JP4808729B2 - 離間した突き当て型コンポーネント構造体 - Google Patents

離間した突き当て型コンポーネント構造体 Download PDF

Info

Publication number
JP4808729B2
JP4808729B2 JP2007541308A JP2007541308A JP4808729B2 JP 4808729 B2 JP4808729 B2 JP 4808729B2 JP 2007541308 A JP2007541308 A JP 2007541308A JP 2007541308 A JP2007541308 A JP 2007541308A JP 4808729 B2 JP4808729 B2 JP 4808729B2
Authority
JP
Japan
Prior art keywords
gap
plate
plates
sensor according
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007541308A
Other languages
English (en)
Other versions
JP2008519702A (ja
Inventor
オリヴァー・キース
ジョン・オドード
ジョン・ウィン
ウィリアム・ハント
エイモン・ハインズ
ピーター・ミーハン
Original Assignee
アナログ デバイシーズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ デバイシーズ インク filed Critical アナログ デバイシーズ インク
Publication of JP2008519702A publication Critical patent/JP2008519702A/ja
Application granted granted Critical
Publication of JP4808729B2 publication Critical patent/JP4808729B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0059—Constitution or structural means for controlling the movement not provided for in groups B81B3/0037 - B81B3/0056
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Micromachines (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、間隙サイズをハンダバンプサイズとは無関係なものとするための、離間した突き当て型(spaced,bumped)コンポーネント構造体に関する。
本出願は、2004年11月12日提出の米国仮出願第60/627,249号(この引用によって本明細書に組み込まれる)の利益を主張する。
離間した突き当て型コンポーネント構造体の製造に関して、ハンダボールサイズとは無関係に、間隙サイズを調整することがしばしば必要になる。たとえば、ある圧力センサー用途では、集積回路チップは基板に対してフリップチップバンプ接合される。チップと基板の向き合う面は、通常、金属被覆される。基板の他の面の穴あるいは凹部によって、金属被覆された面の下方にはダイアフラム構造が形成され、それゆえ気体または液体の圧力によるダイアフラムの動きは、金属被覆された表面間の間隙寸法の変化に起因する、この表面間の静電容量の変化によって検出できる。この穴あるいは凹部を使用せずにダイアフラム層を実現することも可能である。そうした用途においては、ダイアフラムの極めて小さな動きを容易に検出できるように、比較的小さな間隙を有することが好ましい。だが、通常、間隙サイズはハンダバンプのサイズすなわち直径によって規定され、しかもバンプは概して８０〜１２０μｍ以上である。これは、概してチップおよび基板が異なる熱膨張率(ＣＴＥ)を有するためである(たとえばチップはケイ素(３〜５ｐｐｍ／ｄｅｇＣ)であり、基板はアルミナ(６〜８ｐｐｍ／ｄｅｇＣ)である)。温度サイクリング中に生じる応力は、通常、概ね８０〜１２０μｍよりも大きなハンダバンプサイズを必要とする。これはしかしながらバンプサイズとは無関係に間隙サイズを調整する必要性の一例証である。別の事例では、ＣＴＥには差異は存在しないであろうが、所望の間隙サイズはバンプサイズよりも大きくなるかあるいは小さくなることがある。制御間隙に付随する他の問題は公差に関するものである。すなわち、たとえば８０〜１２０μｍのハンダバンプは、通常、±１５μｍの製造公差を有するが、たとえば間隙サイズおよび間隙サイズの小さな変動がダイアフラム動作を検出するのに使用される場合には、この状況は受け容れられない。
したがって本発明の目的は、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、間隙をハンダバンプサイズとは無関係なものとする、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、間隙をバンプサイズより大きなものとすることがあるいは小さなものとすることができる、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、間隙に関する製造公差の影響を低減する、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、間隙公差に関するバンプおよび支持構造体公差の影響を低減する、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、コンポーネントの位置決めを容易なものとすることが可能な、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明のさらなる目的は、コンポーネントの方向決めを容易なものとすることが可能な、改良された、離間した突き当て型コンポーネント構造体を提供することである。
本発明は、その間隙がバンプ(突起部)寸法とは無関係なものである、改良された、離間した突き当て型コンポーネント構造体が、第１の間隙とは異なるサイズを有する第２の間隙を形成するために、隆起したプラットホームまたは凹部のうちの少なくとも一方を含む特異(変則的)セクションを、二つの離間したプレート(これはバンプによって画定される第１の間隙を有する)の少なくとも一方に設けることによって実現できる、という知見に基づくものである。さらなる知見としては、第２の間隙を固定するための支柱およびハンダバンプよりも小さな第１の間隙を設定するためのバンプ(たとえばハンダバンプ)収容用の溝の利用が挙げられる。一般に、その高さを調節可能な導電性相互接続体、たとえばプリント導電ポリマーを、ハンダバンプの代わりに使用できる。
だが、本発明は、他の実施形態では、上記目的の全てを達成する必要はなく、しかもその権利範囲は、上記目的を実現できる構造あるいは方法に限定されるものではない。
本発明は、第１のプレートと、第１の間隙によってこの第１のプレートから離間させられた第２のプレートと、これらプレートを相互接続すると共に第１の間隙を形成する複数のハンダバンプとを具備してなる離間した突き当て型コンポーネント構造体によって特徴付けられる。上記プレートの少なくとも一つは、第１の間隙とは異なるサイズを有する第２の間隙を形成するために、隆起したプラットホームおよび凹部のうちの一方を含む特異セクションを有する。
好ましい実施形態においては、プレートの一つは隆起したプラットホームを含む特異セクションを具備していてもよく、第２の間隙は第１の間隙よりも小さなものである。プレートの一つは凹部を含む特異セクションを具備していてもよく、しかも第２の間隙は第１の間隙よりも大きなものであってもよい。プレートのそれぞれは、隆起したプラットホームあるいは凹部を有していてもよい。プレートの一つは隆起したプラットホームを有しかつその他方は凹部を有していてもよい。バンプは特異セクションの外部に存在していてもよい。バンプは特異セクションの内部に存在していてもよい。バンプは特異セクションを取り囲んでいてもよい。プレートの少なくとも一つは、バンプを部分的に受けるための切欠き部分を含んでいてもよい。プレートは導電プレートおよび基板を含んでいてもよく、しかも導電プレートおよび基板はアルミナを含んでいてもよい。プレートは集積回路チップおよび基板を含んでいてもよい。集積回路チップはケイ素を含みかつ基板はアルミナを含んでいてもよい。第２の間隙におけるプレートの向き合う面は金属で被覆されていてもよい。プレートは、ダイアフラムを構成する、第２の間隙近傍の穴部分を含んでいてもよい。第２の間隙における金属で被覆された、向き合う面は、静電容量センサーをもたらすようになっていてもよい。第２の間隙における金属で被覆された、向き合う面は、一対の連結された誘導子をもたらすようにパターン化されていてもよい。第２の間隙の寸法を固定するために、特異セクションにおいて、プレート間には複数の支柱が存在していてもよい。
本発明はまた、第１のプレートと、第１の間隙によって第１のプレートから離間させられた第２のプレートと、これらプレートの少なくとも一方における溝と、この溝内に配置された複数のハンダバンプであってプレート同士を相互接続すると共に当該バンプよりも小さな第１の間隙を形成する複数のハンダバンプとを具備してなる、離間した突き当て型コンポーネント構造体によって特徴付けられる。
好ましい実施形態においては、プレートの少なくとも一方は、第１の間隙とは異なるサイズを有する第２の間隙を形成するために、隆起したプラットホームおよび凹部のうちの一方を含む特異(変則的)セクションを有していてもよい。プレートの一方は隆起したプラットホームを有する特異セクション含んでいてもよく、しかも第２の間隙は第１の間隙よりも小さなものであってもよい。プレートの一方は凹部を有する特異セクションを含んでいてもよく、しかも第２の間隙は第１の間隙よりも大きなものであってもよい。プレートのそれぞれは隆起したプラットホームを有していてもよい。プレートのそれぞれは凹部を有していてもよい。プレートの一方は隆起したプラットホームを有していてもよく、しかもプレートの他方は凹部を有していてもよい。バンプは特異セクションの外部に存在していてもよい。バンプは特異セクションの内部に存在していてもよい。バンプは特異セクションを取り囲んでいてもよい。プレートの少なくとも一つは、バンプを部分的に受けるための切欠き部を含んでいてもよい。プレートは導電プレートおよび基板を含んでいてもよく、しかも導電プレートおよび基板はアルミナを含んでいてもよい。プレートは集積回路チップおよび基板を含んでいてもよい。集積回路チップはケイ素を含んでいてもよく、しかも基板はアルミナを含んでいてもよい。第２の間隙においてプレートの向き合う面は金属で被覆されていてもよい。プレートは、ダイアフラムを構成する、第２の間隙近傍の穴部分を含んでいてもよい。金属で被覆された、向き合う面は、第２の間隙において、静電容量センサーをもたらすようになっていてもよい。金属で被覆された、向き合う面は、第２の間隙において、一対の連結された誘導子をもたらすようパターン化されていてもよい。第２の間隙の寸法を固定するために、特異セクションにおいて、プレート間には複数の支柱が存在していてもよい。
上記以外の目的、特徴および利点は、好ましい実施形態に関する以下の説明ならびに図面から当業者には明白であろう。
以下で説明する実施形態または実施形態群に加えて、本発明はその他の実施形態を採用することができ、そしてさまざまな様式で実施するか達成することができる。ゆえに、本発明はその適用に関して構造の細部および以下の説明で言及するかあるいは図示するコンポーネントの配置構成に限定されるものではないことを理解されたい。本明細書では、ただ一つの実施形態について説明するが、特許請求の範囲は当該実施形態に限定されるものではない。さらに、明確な除外、限定あるいは否認を明示する明白かつもっともな根拠が存在しない限り、特許請求の範囲を限定的に解釈すべきではない。
図１には、離間した突き当て型コンポーネント構造体１０を示すが、この構造体１０は、第１のプレート１２と、第１の間隙１６によってこの第１のプレートから離間させられた第２のプレート１４と、複数のハンダボールすなわちバンプ１８とを含む。プレート１２および１４の一つ、この例ではプレート１２は、隆起したプラットホームまたは凹部であってもよい特異セクション２２を有する。この例では、特異セクション２２は隆起したプラットホーム２４として具現化されている。これによって第１の間隙１６とは異なるサイズを有する第２の間隙２６が画定され、こうして第２のプレート１４の下面２８とプラットホーム２４の上面３０との間の第２の間隙２６が、ハンダボール１８によってではなく、プラットホーム２４の高さ２３によって形成されかつ調整される。寸法を安定状態で確実に維持するために支柱３２を使用できる。支柱は、それがプラットホーム２４上に載ることになるとき、間隙２６を調整するための調整機構として機能するよう意図されている。プラットホーム２４の高さ２３はこれに対して二次的なものである。第１および第２のプレートは導電プレートを具備してなるものであってもよく、しかもその両方の基板はアルミナを含んでいてもよい。
ある実施形態では、第１のプレートはたとえばアルミナ製の基板であってもよく、そして第２のプレート１４はケイ素からなる集積回路チップであってもよい。表面２８および３０は、間隙２６において作用コンデンサーを形成するために、それぞれ３４および３６において金属で被覆してもよい。金属被覆は連結された誘導子を形成するようパターン化されてもよく、その例を図１Ａに示す。穴３８(図１)をそれがプレート１２を完全に貫通するように形成し、本質的にプラットホーム２４をダイアフラムとすることもでき、あるいは穴３８は、プラットホーム２４との組み合わせによってダイアフラムを形成するために、プレート１２の一部分を残すことによって、部分的にのみ延在させることができる。
採用した支柱３２の有効性は、ハンダバンプ１８は概ね±１５ミクロンの公差で８０ないし１２０ミクロンであることが必要であるが、支柱は１０ミクロン程度の低い高さで製造可能である、という事実から分かる。支柱の主な機能は間隔保持デバイスとして機能することである。これは、いくつかの手法を用いて製造できるが、通常は公差が１ミクロン以内の銅メッキ支柱である。実際には、支柱をウエハ上に胴メッキし、続いてバンプをスクリーン印刷あるいはボールドロップによってウエハに設けてもよい。ウエハは続いて鋸で切断され、これによって個々のＩＣ、たとえばＩＣプレート１４が形成される。これらは続いてアルミナ基板プレート１２の上でひっくり返される。バンプは続いて基板に対して、たとえば乾燥状態で、あるいはフラックスを用いて、あるいはハンダペーストを用いて取り付けることができる。基板プレート１２は続いて炉内でリフローさせられ、これによって(支柱ではなく)ハンダバンプを溶融させて、ハンダ接続部を形成する。この間に、ハンダバンプは潰れ、この結果、プラットホーム２４上の支柱が間隙２６を実際に固定する。図１では、ハンダバンプが特異セクション２２の外部に存在する状況を示したが、これは本発明の必須の限定ではなく、あるいは図２に示すように、一つ以上の特異セクション２２ａおよび２２ａａが存在してもよく、これは隆起したプラットホームあるいは凹部のいずれかであってもよい。この例では、それらは隆起したプラットホーム２４ａおよび２４ａａとして示されている。さらに、ハンダバンプ１８ａは、特異セクションあるいはセクション群の外部にではなく、その内部に存在していてもよい。
本発明による、離間した突き当て型コンポーネント構造体１０ｂ(図３)の別な構造では、そのサイズ２０が所望の間隙１６ｂよりも著しく大きなものであるハンダバンプ１８ｂを収容するために、溝あるいは溝群４２を、いずれか一方のプレートに、この特定の例では第１のプレート１２ｂに設けることができる。この溝または溝群内にハンダバンプ１８ｂを配置することによって、間隙１６ｂのサイズを非常に小さなものへと低減させることができ、同時に、ハンダバンプが大きなままで維持されると共に、ハンダバンプは、それがさらされることになる応力に、より一層耐えることができる。また図３には、下側の金属被覆仕上げ３６ｂと対向する、穴３８ｂの上面側での金属プレート４４の利用を示している。これは、金属被覆仕上げ３６ｂの存在によって、穴３８ｂの上でプレート１２ｂの残部４６に生じ得る応力をバランスさせるためのものである。
図４は、図３に示すものと類似の円形の隆起したプラットホーム２４ｃの周りに堀５０として実際に形成された溝４２あるいは溝群の一配置形態の平面図である。この例では、テザーが隆起したプラットホーム２４ｃから主プレート１２ｃの残部まで延在している。三つのテザー５２,５４および５６の中には、ハンダバンプ１８ｃを収容するための三つの領域５８,６０および６２が形成されている。テザー５２,５４および５６に当接配置された、これらハンダボールすなわちバンプ１８ｃを用いて、衝撃および振動に起因してプレート１４ｃが回転しないようになっている。さらに、テザー５２,５４および５６が、たとえば図４に示すように１２０°間隔で対称配置されず、その一つ、たとえば５２で示すものが５２'の位置まで移動させられた場合、回転対称でなくなることによって、構造体は確実に一つの向きにしか組み立てることができなくなり、これは位置決めに役立つ。
図４では、溝４２を、プラットホーム２４ｃを完全に取り囲む堀５０として示したが、これは本発明に関する必要な限定ではない。一つ以上の別個の溝４２ｄ,４２ｄｄ(図５)が存在してもよい。この例では、穴３８が、集積回路チップ、プレート１４ｄの外側にまで、ある程度広がっていてもよい。
いくつかの例では、特異セクション２２ｅを凹部２４ｅとするによって、間隙１６ｅ(図６)のサイズに対する間隙２６ｅのサイズを増大させることが望ましいであろう。これは、集積回路チップに搭載されたガス分析システムの場合には望ましいであろう。ＩＣ検出面の前方の溝内でガスの流動を可能とすることが必要条件となることがある。これは、図６に示す配置構成を用いることで実現できる。
他の実施形態では、特異セクション２２ｆの隆起したプラットホーム２４ｆ(図７)は間隙２６ｆを調整するために使用され、同時に、穴３８ｆが基板プレート１２ｆに設けられ、この結果、プラットホーム２４ｆは実際にはダイアフラムとなるが、これは、先に提示した適切な金属被覆によって、間隙２６ｆに静電容量センサーを提供できる。
他の構造では、プレート１２ｇ,１４ｇ(図８)の一方には、ハンダバンプ１８ｇを収容するための一つ以上の切欠きセクション７０を設けることができ、この結果、ハンダバンプ１８ｇの直径、逃げ(リリーフ)７０の深さ、およびプラットホーム２４ｇの高さの関係によって所望の間隙２６ｇが形成される。この方策によってまた、間隙２６ｇをハンダバンプ１８ｇの高さよりも小さなものとすることが可能となる。その利点は、一般的な製造法を用いれば、ケイ素プレート１４ｇに関して逃げ７０のケイ素エッチング深さを調整するのが一層容易なことである。
各図に本発明の具体的特徴を示したが、これは便宜的なものであり、各特徴は本発明による他の特徴のいずれかまたは全てと組み合わせることができる。ここで使用した「含む」、「具備する」、「有する」および「備える」という語は、広くかつ包括的に解釈されるべきであり、物理的相互接続を限定するものではない。さらに本願に開示した実施形態は唯一可能な実施形態として理解されるべきではない。
さらに、本件に関する特許出願手続の間になされた補正は出願当初に示された特許請求の範囲に記載の要素を否認するものではなく、当業者が全ての可能な等価物を文字どおり包含するであろう請求の範囲を想起することは合理的には期待できず、さまざまな等価物は補正の時点では予測できないであろうし、しかもそれは(どちらかと言えば)譲渡されるものの適正な解釈を超え、補正の根拠はさまざまな等価物とほとんど無関係であってもよく、かつ／または補正された請求の範囲に記載の要素に関する、ある想像上の代替物を出願人が開示することを期待できない、数多くのそれ以外の理由が存在する。
当業者であればその他の実施形態を考え付くであろうし、それも請求項に記載の範囲内のものである。
本発明による、離間した突き当て型コンポーネント構造体の概略側断面図である。 連結された誘導子を形成するようパターン化された金属被覆を示す概略平面図である。 特異セクション内部にハンダバンプが存在する、図１と類似の図である。 溝すなわち堀内にハンダバンプを備える、図１と類似の図である。 円形溝すなわち堀を備えた、本発明による、離間した突き当て型コンポーネント構造体の概略平面図である。 二つの別個の離間した溝すなわち堀を備えた、本発明による、離間した突き当て型コンポーネント構造体の概略平面図である。 ダイアフラムを形成するのに使用される特異凹部を備えた、本発明による、離間した突き当て型コンポーネント構造体の概略側断面図である。 ダイアフラムを形成するための特異プラットホームに近接した穴を備えた、本発明による、離間した突き当て型コンポーネント構造体の概略側断面図である。 ハンダバンプを部分的に収容するためにプレートの一つに切欠き部を備えた、本発明による、離間した突き当て型コンポーネント構造体の概略側断面図である。
符号の説明
１０ 離間した突き当て型コンポーネント構造体
１２ 第１のプレート
１４ 第２のプレート
１６ 第１の間隙
１８ ハンダボール(バンプ)
２２ 特異セクション
２４ 隆起したプラットホーム
２６ 第２の間隙
２８ 第２のプレートの下面
３０ 隆起したプラットホームの上面
３２ 支柱
３８ 穴
４２ 溝
４４ 金属プレート
４６ プレートの残部
５０ 堀
５２,５４,５６ テザー
５８,６０,６２ ハンダバンプを収容するための領域
７０ 切欠きセクション(逃げ)

Claims (17)

  1. 静電容量センサーであって、
    第１のプレートと、
    第１の間隙によって前記第１のプレートから離間させられた第２のプレートであって、ダイアフラムを具備してなる第２のプレートと、
    前記プレートを相互接続すると共に前記第１の間隙を形成する複数のハンダバンプと、を具備してなり、
    前記プレートの少なくとも一つは、前記第１のプレートと前記ダイアフラムとの間に第２の間隙を形成するために、隆起したプラットホームおよび凹部のうちの一方を含む特異セクションを有し、前記第２の間隙は第１の間隙とは異なるサイズを有し、前記第１のプレートと前記ダイアフラムとは前記第２の間隙においてコンデンサーを形成しており、
    静電容量センサーはさらに、
    前記第２の間隙の寸法を固定するための、前記特異セクションにおける、前記プレート間の、複数の支柱を具備してなることを特徴とする静電容量センサー。
  2. 前記ダイアフラムはアルミナを具備してなることを特徴とする請求項１に記載の静電容量センサー。
  3. 前記プレートの前記一つは凹部を含む特異セクションを具備してなると共に、前記第２の間隙は前記第１の間隙よりも大きなものであることを特徴とする請求項１に記載の静電容量センサー。
  4. 前記プレートのそれぞれは隆起したプラットホームを有することを特徴とする請求項１に記載の静電容量センサー。
  5. 前記プレートのそれぞれは凹部を有することを特徴とする請求項１に記載の静電容量センサー。
  6. 前記プレートの一つは隆起したプラットホームを有しかつその他方は凹部を有することを特徴とする請求項１に記載の静電容量センサー。
  7. 前記バンプは前記特異セクションの外部に存在することを特徴とする請求項１に記載の静電容量センサー。
  8. 前記バンプは前記特異セクションの内部に存在することを特徴とする請求項１に記載の静電容量センサー。
  9. 前記バンプは前記特異セクションを取り囲んでいることを特徴とする請求項１に記載の静電容量センサー。
  10. 前記プレートの前記少なくとも一つは、前記バンプを部分的に受けるための切欠き部分を含むことを特徴とする請求項１に記載の静電容量センサー。
  11. 前記プレートは導電プレートおよび基板を含むことを特徴とする請求項１に記載の静電容量センサー。
  12. 前記導電プレートおよび前記基板はアルミナを含むことを特徴とする請求項１１に記載の静電容量センサー。
  13. 前記プレートは集積回路チップおよび基板を含むことを特徴とする請求項１に記載の静電容量センサー。
  14. 前記集積回路チップはケイ素を含みかつ前記基板はアルミナを含むことを特徴とする請求項１３に記載の静電容量センサー。
  15. 前記第２の間隙における前記プレートの向き合う面は金属で被覆されていることを特徴とする請求項１に記載の静電容量センサー。
  16. 前記プレートの一つは、ダイアフラムを構成する、前記第２の間隙近傍の穴部分を含むことを特徴とする請求項１５に記載の静電容量センサー。
  17. 前記プレートの前記一つは隆起したプラットホームを含む特異セクションを具備してなると共に、前記第２の間隙は前記第１の間隙よりも小さなものであることを特徴とする請求項１に記載の静電容量センサー。
JP2007541308A 2004-11-12 2005-11-10 離間した突き当て型コンポーネント構造体 Expired - Fee Related JP4808729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62724904P 2004-11-12 2004-11-12
US60/627,249 2004-11-12
PCT/US2005/040721 WO2006053118A2 (en) 2004-11-12 2005-11-10 Spaced, bumped component structure

Publications (2)

Publication Number Publication Date
JP2008519702A JP2008519702A (ja) 2008-06-12
JP4808729B2 true JP4808729B2 (ja) 2011-11-02

Family

ID=36337210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007541308A Expired - Fee Related JP4808729B2 (ja) 2004-11-12 2005-11-10 離間した突き当て型コンポーネント構造体

Country Status (5)

Country Link
US (1) US7667323B2 (ja)
JP (1) JP4808729B2 (ja)
CN (1) CN101300913B (ja)
DE (1) DE112005002762T5 (ja)
WO (1) WO2006053118A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401523B2 (en) * 2005-02-25 2008-07-22 Analog Devices, Inc. Capacitive sensor and method of fabricating
US20060191351A1 (en) * 2005-02-25 2006-08-31 Meehan Peter G Sealed capacitive sensor
DE112006002428A5 (de) * 2005-09-14 2008-12-11 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
JP2009246006A (ja) * 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
TWI380413B (en) * 2008-06-19 2012-12-21 Unimicron Technology Corp Pressure sensing device package and manufacturing method thereof
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
DE102015109549A1 (de) * 2014-06-25 2015-12-31 Ford Global Technologies, Llc Näherungsschalteranordnung mit einer Furche zwischen benachbarten Näherungssensoren

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501177A (ja) * 1983-03-24 1985-07-25 ツィ−グラ−、カ−ルハインツ 圧力センサ
JPH07283334A (ja) * 1994-04-11 1995-10-27 Murata Mfg Co Ltd 気密封止電子部品
JPH08236577A (ja) * 1995-02-28 1996-09-13 Nec Corp フェイスダウン実装方法
JPH09503298A (ja) * 1993-09-30 1997-03-31 コミツサリア タ レネルジー アトミーク 物理的量を特徴付けるための集積電子センサおよびかかるセンサを製造するための方法
JPH10256310A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH1187196A (ja) * 1997-07-11 1999-03-30 Micronas Intermetall Gmbh キャパシタ構造およびその製造方法
US20030100200A1 (en) * 2001-11-28 2003-05-29 Franzon Paul D. Buried solder bumps for AC-coupled microelectronic interconnects
JP2005066727A (ja) * 2003-08-21 2005-03-17 Olympus Corp 半導体装置
JP2006084327A (ja) * 2004-09-16 2006-03-30 Denso Corp 容量式力学量センサ装置
JP2006098206A (ja) * 2004-09-29 2006-04-13 Kyocera Corp 圧力検出装置用パッケージおよび圧力検出装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5436795A (en) 1994-03-28 1995-07-25 Texas Instruments Incorporated Pressure transducer apparatus and method for making same
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
DE9417734U1 (de) 1994-11-08 1995-03-16 Zentr Mikroelekt Dresden Gmbh Halbleiteranordnung für Chip-Module
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US6075711A (en) 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
US6175161B1 (en) 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6278379B1 (en) 1998-04-02 2001-08-21 Georgia Tech Research Corporation System, method, and sensors for sensing physical properties
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor
DE19930308B4 (de) 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
US6465786B1 (en) 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
JP3716165B2 (ja) 2000-07-25 2005-11-16 京セラ株式会社 圧力検出装置用パッケージおよび圧力検出装置
US6312974B1 (en) * 2000-10-26 2001-11-06 Industrial Technology Research Institute Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6844606B2 (en) 2002-02-04 2005-01-18 Delphi Technologies, Inc. Surface-mount package for an optical sensing device and method of manufacture
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7095111B2 (en) * 2003-03-31 2006-08-22 Intel Corporation Package with integrated wick layer and method for heat removal
US20040245624A1 (en) * 2003-06-03 2004-12-09 Swanson Leland S. Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device
US20050104187A1 (en) 2003-10-31 2005-05-19 Polsky Cynthia H. Redistribution of substrate interconnects
US6992382B2 (en) * 2003-12-29 2006-01-31 Intel Corporation Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
US7326932B2 (en) 2005-01-26 2008-02-05 Analog Devices, Inc. Sensor and cap arrangement
US7329871B2 (en) 2005-02-04 2008-02-12 Stc.Unm Plasmonic enhanced infrared detector element
US20070108635A1 (en) 2005-04-28 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
US7723146B2 (en) 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501177A (ja) * 1983-03-24 1985-07-25 ツィ−グラ−、カ−ルハインツ 圧力センサ
JPH09503298A (ja) * 1993-09-30 1997-03-31 コミツサリア タ レネルジー アトミーク 物理的量を特徴付けるための集積電子センサおよびかかるセンサを製造するための方法
JPH07283334A (ja) * 1994-04-11 1995-10-27 Murata Mfg Co Ltd 気密封止電子部品
JPH08236577A (ja) * 1995-02-28 1996-09-13 Nec Corp フェイスダウン実装方法
JPH10256310A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH1187196A (ja) * 1997-07-11 1999-03-30 Micronas Intermetall Gmbh キャパシタ構造およびその製造方法
US20030100200A1 (en) * 2001-11-28 2003-05-29 Franzon Paul D. Buried solder bumps for AC-coupled microelectronic interconnects
JP2005066727A (ja) * 2003-08-21 2005-03-17 Olympus Corp 半導体装置
JP2006084327A (ja) * 2004-09-16 2006-03-30 Denso Corp 容量式力学量センサ装置
JP2006098206A (ja) * 2004-09-29 2006-04-13 Kyocera Corp 圧力検出装置用パッケージおよび圧力検出装置

Also Published As

Publication number Publication date
US7667323B2 (en) 2010-02-23
DE112005002762T5 (de) 2007-08-30
WO2006053118A2 (en) 2006-05-18
CN101300913B (zh) 2012-01-25
WO2006053118A3 (en) 2007-05-24
US20060163726A1 (en) 2006-07-27
JP2008519702A (ja) 2008-06-12
CN101300913A (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
JP4808729B2 (ja) 離間した突き当て型コンポーネント構造体
US7696465B2 (en) Image sensor package, camera module having same and manufacturing method for the same
US8344516B2 (en) Integrated chip carrier with compliant interconnects
KR101478524B1 (ko) 반도체장치 및 그 제조방법
TWI654738B (zh) 用於整合式微機電系統互補金氧半導體裝置之方法及結構
JP5103032B2 (ja) 半導体装置
JP2015038962A5 (ja)
US7834453B2 (en) Contact structure having a compliant bump and a test pad
US7247945B2 (en) Semiconductor apparatus
US11437307B2 (en) Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
JP2011146519A (ja) 半導体装置及びその製造方法
WO1993022787A1 (en) Arrangement for mounting a lens to a solid state image sensor
JP2008060135A (ja) センサーユニットおよびその製造方法
JP2009021583A (ja) ダイ装着応力遮断構造
JP2006351935A (ja) 半導体チップ実装基板及びそれを用いた半導体装置
KR101662558B1 (ko) 중공 캐비티를 구비한 반도체 패키지 구조 및 이의 하부기판 및 제조공정
US9633953B2 (en) Methodology to achieve zero warpage for IC package
US7964444B2 (en) Method and apparatus for manufacturing electronic integrated circuit chip
JP2001007473A (ja) 集積回路素子の実装構造および方法
US11282773B2 (en) Enlarged conductive pad structures for enhanced chip bond assembly yield
US20210185815A1 (en) Substrate on substrate structure and electronic device comprising the same
US8507325B2 (en) Co-axial restraint for connectors within flip-chip packages
TWI607327B (zh) 半導體元件
KR101013553B1 (ko) 반도체 패키지 및 이의 제조 방법
JP6303427B2 (ja) 電子部品モジュール及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4808729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees