JP4807451B2 - Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same - Google Patents
Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same Download PDFInfo
- Publication number
- JP4807451B2 JP4807451B2 JP2009288595A JP2009288595A JP4807451B2 JP 4807451 B2 JP4807451 B2 JP 4807451B2 JP 2009288595 A JP2009288595 A JP 2009288595A JP 2009288595 A JP2009288595 A JP 2009288595A JP 4807451 B2 JP4807451 B2 JP 4807451B2
- Authority
- JP
- Japan
- Prior art keywords
- quadrature
- phase
- signal
- output terminal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Description
本発明はデジタル通信における直交復調器に関し、特に直交検出器を用いて直交誤差補償を行う直交復調器および群遅延差補償を行うサンプリング直交復調器に関する。 The present invention relates to a quadrature demodulator in digital communication, and more particularly to a quadrature demodulator that performs quadrature error compensation using a quadrature detector and a sampling quadrature demodulator that performs group delay difference compensation.
従来、変換利得誤差の補償方法として、同相信号と直交信号の振幅の差を演算し、その演算結果が0に等しくなるように同相あるいは直交信号の振幅を増幅するフィードバックループを構成するものがある(例えば、特許文献1参照)。従来、受信機アーキテクチャとして、A/D(アナログ/デジタル)変換器におけるサブサンプリングを利用するものがある(例えば、特許文献2参照)。従来、直交誤差の補償方法として、同相信号(Iとする)と直交信号(Qとする)との積を演算することで相互相関を求めて直交度を検出するものがある(例えば、非特許文献1参照)。 Conventionally, as a compensation method for the conversion gain error, a feedback loop that calculates the difference between the amplitudes of the in-phase signal and the quadrature signal and amplifies the amplitude of the in-phase signal or the quadrature signal so that the calculation result is equal to 0 is used. Yes (see, for example, Patent Document 1). Conventionally, there is a receiver architecture that uses subsampling in an A / D (analog / digital) converter (for example, see Patent Document 2). Conventionally, as a quadrature error compensation method, there is a method in which a cross-correlation is obtained by calculating a product of an in-phase signal (denoted as I) and a quadrature signal (denoted as Q) to detect the degree of orthogonality (for example, non Patent Document 1).
ダイレクトコンバージョン方式による受信機構成のブロック図を図11に示す。アンテナ251で受信された信号は、バンド選択用の帯域通過フィルタ261で受信するバンド以外の周波数成分を除去され、受信機全体の雑音指数を改善するためにLNA(低雑音増幅器)271に入力される。LNA271の出力はチャネル選択用の帯域通過フィルタ263によって所望の周波数帯域外の信号が除去され、AGC(Automatic Gain Control)増幅器281で増幅される。AGC増幅器281の出力は、局部発振器151と固定移相器171、ミキサ142、143、低域通過フィルタ132、133によって構成される直交復調部で同相信号と直交信号に変換される。ミキサ142、143の出力はチャネル選択用の低域通過フィルタ132、133で所望の帯域外の周波数成分が除去される。低域通過フィルタ132、133の出力は局部発振器151の出力に同期してA/D(アナログ/デジタル)変換器201、202でデジタル信号に変換される。その後、A/D変換器201、202の出力はデジタル信号プロセッサで処理される。
FIG. 11 shows a block diagram of a receiver configuration based on the direct conversion method. The signal received by the
一方、ダイレクトコンバージョン方式とは異なる受信機アーキテクチャに、特許文献2で示される方式がある。この方式では、A/D(アナログ/デジタル)変換器におけるサブサンプリングを利用して直交復調を実現している。以後、この受信機アーキテクチャをサンプリング直交復調方式と呼ぶことにする。
On the other hand, as a receiver architecture different from the direct conversion method, there is a method disclosed in
サブサンプリング直交復調方式のブロック図を図12に示す。アンテナ251で受信された信号は、バンド選択用の帯域通過フィルタ261で受信するバンド以外の周波数成分を除去され、受信機全体の雑音指数を改善するためにLNA271に入力される。LNA271の出力は帯域通過フィルタ262によって所定の帯域外の周波数成分が除去され、局部発振器152の出力とともにミキサ141に入力されることで搬送波周波数が変換される。ミキサ141の出力はチャネル選択用の帯域通過フィルタ263によって所望の周波数帯域外の信号が除去され、AGC増幅器281で増幅される。AGC増幅器281の出力は、局部発振器151と固定移相器171、A/D変換器201、202によって構成される直交復調部で同相デジタル信号と直交デジタル信号に変換される。A/D変換器201、202の出力はサンプリングのタイミングが1/4サンプルずれているため、以後のデジタル処理を可能とするためにラッチ211でタイミングの同期が行われる。その後、ラッチ211の出力はデジタル信号プロセッサで処理される。
A block diagram of the sub-sampling quadrature demodulation method is shown in FIG. The signal received by the
ダイレクトコンバージョン方式やサンプリング直交復調方式における直交復調では、理想的には、RF信号から同相信号と直交信号への変換利得が等しくなり、位相が直交するはずである。しかし、装置の性能ばらつきにより変換利得や直交性に誤差が生じる。この誤差によって受信時の符号誤り率が増加するという問題があった。 In the quadrature demodulation in the direct conversion method or the sampling quadrature demodulation method, ideally, the conversion gain from the RF signal to the in-phase signal and the quadrature signal is equal, and the phases should be orthogonal. However, errors occur in conversion gain and orthogonality due to variations in the performance of the apparatus. This error has a problem that the code error rate at the time of reception increases.
QPSK変調信号の受信を例に、この問題を説明する。図13(a)が変換利得に誤差がある場合の受信信号のコンスタレーションを示している。理想的な受信では円上にシンボルが配置されるが、変換利得に誤差がある場合にはシンボルが楕円上に配置されてしまい、この例では直交信号の振幅に誤差が発生する。図13(b)は直交誤差がある場合の受信信号のコンスタレーションを示している。直交誤差がある場合にも楕円上にシンボルが配置されるため、この例では直交信号の振幅に誤差が発生する。この誤差が符号誤り率を増加させるという問題があった。 This problem will be described by taking the reception of a QPSK modulated signal as an example. FIG. 13A shows the constellation of the received signal when there is an error in the conversion gain. In ideal reception, symbols are arranged on a circle, but if there is an error in the conversion gain, the symbols are arranged on an ellipse, and in this example, an error occurs in the amplitude of the orthogonal signal. FIG. 13B shows the constellation of the received signal when there is an orthogonal error. Since symbols are arranged on the ellipse even when there is an orthogonal error, an error occurs in the amplitude of the orthogonal signal in this example. This error has a problem of increasing the code error rate.
変換利得誤差の補償方法には、特許文献1に示される方法が存在する。この方法では、同相信号と直交信号の振幅の差を演算し、その演算結果が0に等しくなるように同相あるいは直交信号の振幅を増幅するフィードバックループを構成する。直交誤差の補償方法には、非特許文献1に示される方法が存在する。この方法では、同相信号(Iとする)と直交信号(Qとする)の積を図9に示す回路で演算することで
相互相関=E[I・Q] (ただし、E[ ]は平均を表す。)を求めることで直交度を検出している。図9の101は直交検出器、121は乗算器、131は低域通過フィルタを表す。前記の相互相関を0にするように直交復調器の移相器を制御するフィードバックを構成して補償を行っている。
As a compensation method for the conversion gain error, there is a method disclosed in
非特許文献1に示される従来方式では、同相、直交信号間の位相の直交度の検出の収束時間が長いという問題があった。これは、ベースバンド信号は直流成分や低周波成分を含んでいるためである。位相の検出には、周波数に反比例した時間が必要とされるためであり、本質的な問題となる。
In the conventional method shown in
サブサンプリング直交復調方式では、この方式に特有なラッチの操作が含まれる。このラッチによって同相信号と直交信号の間に群遅延差(理想的には1/4サンプル時間)が生じる。この差が符号誤り率の増加を招く。しかし、これまで、この群遅延差の補償について考慮されていなかった。また、同相信号と直交信号の間の直交性はサンプリングタイミングをずらすことによって達成されているため、直交誤差とサンプリングタイミングの誤差は同時に生じるものである。従って、直交誤差に応じて、可変な群遅延差の補償を行う必要があった。 The sub-sampling quadrature demodulation system includes a latch operation specific to this system. This latch causes a group delay difference (ideally 1/4 sample time) between the in-phase signal and the quadrature signal. This difference causes an increase in the code error rate. However, so far, compensation for this group delay difference has not been considered. In addition, since the orthogonality between the in-phase signal and the quadrature signal is achieved by shifting the sampling timing, the quadrature error and the sampling timing error occur simultaneously. Accordingly, it is necessary to compensate for a variable group delay difference according to the orthogonal error.
上記の問題点を解決するために、本発明は、同相・直交信号間の位相の直交度を、同相・直交信号の共分散によって検出することにより、収束時間を短縮する。より具体的に本発明の代表的なものの一例を示せば以下のようになる。すなわち、本発明の直交検出器は、入力される第1の信号の低周波成分を除去する第1の高域通過フィルタと、入力される第2の信号の低周波成分を除去する第2の高域通過フィルタと、前記第1および第2の高域通過フィルタそれぞれの出力を互いに乗算する乗算器と、前記乗算器の出力の高周波成分を除去する低域通過フィルタとを具備して成り、前記低域通過フィルタの出力に基づいて、前記第1の信号と前記第2の信号との間の直交性を検出することを特徴とする。 In order to solve the above problems, the present invention reduces the convergence time by detecting the degree of phase orthogonality between the in-phase and quadrature signals by the covariance of the in-phase and quadrature signals. A more specific example of the present invention will be described as follows. That is, the quadrature detector of the present invention includes a first high-pass filter that removes a low-frequency component of the input first signal and a second high-frequency filter that removes the low-frequency component of the input second signal. A high-pass filter, a multiplier that multiplies the outputs of the first and second high-pass filters with each other, and a low-pass filter that removes high-frequency components of the output of the multiplier, An orthogonality between the first signal and the second signal is detected based on the output of the low-pass filter.
本発明によれば、予め低周波成分を除去してから積をとることになるので、直交性検出の高速化が可能となる。 According to the present invention, the product is obtained after removing the low-frequency component in advance, so that the orthogonality detection can be speeded up.
本発明の直交検出器は、入力された2つの信号の共分散を算出し、算出された共分散からその2つの信号の間の直交性を検出するよう構成される。共分散は、2つの信号をそれぞれ高域通過フィルタに入力してその2つの信号から低周波成分を除去し、高域通過フィルタそれぞれの出力を互いに乗算器にて乗算する(積演算をする)ことによって得られる。より厳密に言えば、共分散は、乗算器の出力を更に低域通過フィルタに入力し、乗算器の出力から高周波成分を除去することによって得られる。 The quadrature detector of the present invention is configured to calculate the covariance of two input signals and detect orthogonality between the two signals from the calculated covariance. In the covariance, two signals are input to a high-pass filter, low-frequency components are removed from the two signals, and outputs of the high-pass filters are multiplied with each other by a multiplier (product operation is performed). Can be obtained. More precisely, the covariance is obtained by further inputting the output of the multiplier to a low pass filter and removing high frequency components from the output of the multiplier.
また、本発明の直交検出器は、それ自身によって検出された直交性から2つの信号の間の位相誤差あるいは振幅誤差を検出する。同相および直交信号の直交性を検出する直交検出器において、第1の高域通過フィルタで前記同相信号の低周波成分を除去し、第2の高域通過フィルタで前記直交信号の低周波成分を除去し、乗算器によって前記第1および第2の高域通過フィルタの出力を乗算し、低域通過フィルタによって前記乗算器の出力の高周波成分を除去することで、前記同相信号と前記直交信号の共分散を演算・算出する。 Further, the quadrature detector of the present invention detects a phase error or amplitude error between two signals from the orthogonality detected by itself. In a quadrature detector that detects quadrature of in-phase and quadrature signals, a first high-pass filter removes the low-frequency component of the in-phase signal, and a second high-pass filter removes the low-frequency component of the quadrature signal. And by multiplying the outputs of the first and second high-pass filters by a multiplier and removing the high-frequency component of the output of the multiplier by a low-pass filter, the in-phase signal and the quadrature signal Calculate and calculate the covariance of the signal.
サブサンプリング直交復調方式における群遅延差(理想的には1/4サンプル時間)は、同相および直交信号を、遅延器あるいは群遅延を持つデジタルフィルタによって遅延させ、同相信号と直交信号に遅延差を与えることで補償する。また、直交誤差に依存する群遅延差を、同相および直交信号の片方、あるいは両方を、可変遅延器で遅延させることで補償する。補償する遅延量は、前記共分散に基づいた直交検出器の出力で定める。前記の積演算(乗算器による乗算)は、統計学的には次式によって求められる変数Iと変数Qとの共分散を演算することと等価である。 The group delay difference (ideally 1/4 sample time) in the sub-sampling quadrature demodulation system is the delay difference between the in-phase signal and the quadrature signal by delaying the in-phase and quadrature signals by a delayer or a digital filter having a group delay. To compensate. In addition, the group delay difference depending on the quadrature error is compensated by delaying one or both of the in-phase and quadrature signals with a variable delay device. The amount of delay to be compensated is determined by the output of the quadrature detector based on the covariance. The product operation (multiplication by a multiplier) is statistically equivalent to calculating the covariance between the variable I and the variable Q obtained by the following equation.
共分散=E[(I−E[I])(Q−E[Q])]ここで、IとQとが無相関であれば共分散が0になることは広く知られている。また、IとQとの相関が強くなれば共分散は大きくなる。本発明の発明者らはこの原理に基づき、信号の同相成分(I成分)を変数I、直交成分(Q成分)を変数Qとした場合、同相成分と直交成分とが完全に直交した状態がいわゆる無相関であり共分散が0となり、直交度が低下するに従って共分散が増加する性質を独自に見出した。そして、相互相関と同様に共分散を直交度の指標として用いることが可能であることを独自に見出し、さらに、その性質を用いて直交度を検出する具体的回路構成を本発明の直交検出器として提案するに至った。 Covariance = E [(IE−I [I]) (Q−E [Q])] Here, it is widely known that the covariance becomes zero if I and Q are uncorrelated. Further, if the correlation between I and Q becomes stronger, the covariance becomes larger. Based on this principle, the inventors of the present invention assume that the in-phase component and the quadrature component are completely orthogonal when the in-phase component (I component) of the signal is variable I and the quadrature component (Q component) is variable Q. The inventors have uniquely found the property of so-called non-correlation, the covariance becomes 0, and the covariance increases as the degree of orthogonality decreases. Then, it has been found uniquely that covariance can be used as an index of orthogonality in the same way as cross-correlation, and further, a specific circuit configuration for detecting orthogonality using the property is disclosed. It came to propose as.
同相および直交信号の直交性の検出にあたり、従来は単純な相互相関に基づいていたため、低周波成分も位相検出に寄与し、それが位相検出の時間を長くしていたが、以下に示す本発明の各実施例は、予め低周波成分を除去してから積をとる構成であるため、直交性検出の高速化が可能である。 In the detection of the orthogonality of in-phase and quadrature signals, since the conventional method was based on simple cross-correlation, low-frequency components also contributed to phase detection, which increased the phase detection time. In each of the embodiments, the product is obtained after removing the low frequency components in advance, so that the orthogonality detection can be speeded up.
図1は本発明の第1の実施例である直交検出器のブロック図である。101は直交検出器を示し、111、112は高域通過フィルタ、121は乗算器、131は低域通過フィルタを示している。図9の相互相関に基づく直交検出器とは、高域通過フィルタ111、112が配置されている点で異なる。
FIG. 1 is a block diagram of a quadrature detector according to a first embodiment of the present invention. 101 denotes a quadrature detector, 111 and 112 denote high-pass filters, 121 denotes a multiplier, and 131 denotes a low-pass filter. 9 differs from the quadrature detector based on the cross-correlation in that high-
直交検出器101は、入力される第1の信号の低周波成分を除去する第1の高域通過フィルタ111と、入力される第2の信号の低周波成分を除去する第2の高域通過フィルタ112と、第1および第2の高域通過フィルタ101、102それぞれの出力を互いに乗算する乗算器121と、乗算器121の出力の高周波成分を除去する低域通過フィルタ131とを具備して構成される。第1の信号と第2の信号との間の直交性は、低域通過フィルタ131の出力に基づいて検出される。
The
直交検出器101に入力された2つの信号は、高域通過フィルタによって低周波成分を除去され、乗算器121によって乗算される。これによって共分散が得られる。
乗算器121の出力で得られた共分散は低域通過フィルタ131で高周波成分を除去される。乗算器121の出力では共分散の他に、直交度の指標として不要な、信号変調によって生じる高周波成分をも含む。この高周波成分を除去するために低域通過フィルタ131が必要となる。
The two signals input to the
A high-frequency component is removed from the covariance obtained from the output of the
こうして検出された第1の信号と第2の信号との間の直交性から、第1の信号と第2の信号との間の位相誤差あるいは振幅誤差が検出される。本実施例によれば、低域通過フィルタ131の出力を直交度の指標とすることにより、従来の相互相関に基づく場合に比べ、高速に直交検出することが可能となる。
A phase error or amplitude error between the first signal and the second signal is detected from the orthogonality between the first signal and the second signal thus detected. According to the present embodiment, by using the output of the low-
図2は本発明の第2の実施例を示す図であり、本発明の直交検出器を用いた、同相・直交信号間の直交位相の誤差を補償する直交誤差補償回路を有する直交復調器のブロック図である。101、111、112、121、131は第1の実施例と同様であり、直交検出器を構成する。低域通過フィルタ132、133、ミキサ141、142、局部発振器151、および可変移相器161は直交復調回路部を構成する。本実施例の直交復調器は、直交復調回路部と、直交復調回路部の出力が入力される直交検出器とを具備して構成され、直交検出器101の出力に基づいて、直交復調回路部の出力の同相成分と直交成分との間の直交誤差を補償する回路を備えている。
FIG. 2 is a diagram showing a second embodiment of the present invention, in which a quadrature demodulator having a quadrature error compensation circuit for compensating for a quadrature error between in-phase and quadrature signals using the quadrature detector of the present invention. It is a block diagram.
直交検出器101は、直交復調回路部から入力される信号の同相成分の低周波成分を除去する第1の高域通過フィルタ111と、直交復調回路部から入力される信号の直交成分の低周波成分を除去する第2の高域通過フィルタ112と、第1および第2の高域通過フィルタ111、112の出力を互いに乗算する乗算器121と、乗算器121の出力の高周波成分を除去する低域通過フィルタ131とを具備し、低域通過フィルタ131の出力に基づいて、直交復調回路部から入力される信号の同相成分と直交成分との間の直交性を検出する。こうして検出された2つの信号の直交性に基づいてその直交誤差が補償された直交復調回路部の出力を直交復調器の出力とする。
The
直交復調回路部は、局部発振器151と、直交復調回路部の入力信号の同相成分を出力する第1のミキサ141と、直交復調回路部の入力信号の直交成分を出力する第2のミキサ142と、直交検出器101の出力端子と第1および第2のミキサ141、142のいずれか一方の入力端子との間に接続された可変移相器161とを具備して構成される。可変移相器161は、直交検出器101の出力に基づいて可変移相器161の移相量を変化させ、第1および第2のミキサ141、142のうち可変移相器161の出力端子が接続された方の入力の位相を制御する。
The quadrature demodulation circuit unit includes a
本実施例の可変移相器161は、第1および第2のミキサ141、142のいずれか一方と共通に局部発振器151の出力端子にその入力端子が接続され、第1および第2のミキサ141、142のうちの他方にその出力端子が接続され、第1および第2のミキサ141、142のうち可変移相器161の出力端子が接続された方に、可変移相器161によって位相が制御された局部発振器151の出力を供給する。図2は、局部発振器151の出力端子が第1のミキサ141の入力端子に、可変位相比較器161の出力端子が第2のミキサ142の入力端子に、それぞれ接続された構成例を示すが、本実施例はこの構成に限定されず、例えば、局部発振器151の出力端子と可変位相比較器161の出力端子とを互いに置き換えた構成、すなわち、可変位相比較器161の出力端子が第1のミキサ141の入力端子に、局部発振器151の出力端子が第2のミキサ142の入力端子に、それぞれ接続された構成をも含む。
In the
直交復調されて低域通過フィルタ132、133から出力される同相・直交信号間の直交性を、本発明の直交検出器によって検出する。検出された信号を用いて可変移相器161の移相量を制御し、ミキサ142に入力される発振信号の位相を調整することで、同相・直交信号間の直交性を補償する。本実施例によれば、低域通過フィルタ131の出力を直交度の指標とすることにより、従来の相互相関に基づく場合に比べ、高速に直交検出することが可能であるため、直交誤差補償された同相成分・直交成分からなる信号を高速に出力可能な直交復調器を実現できる。
The quadrature between the in-phase and quadrature signals that are quadrature demodulated and output from the low-
図3は本発明の第3の実施例を示す図であり、直交検出器を用いた、同相・直交信号間の直交位相の誤差を補償する直交誤差補償回路を有する直交復調器の他の例のブロック図である。101、111、112、121、131は第1の実施例と同様であり、直交検出器を構成する。低域通過フィルタ132、133、ミキサ141、142、局部発振器151、および可変移相器161は直交復調回路部を構成する。本実施例の直交復調器は、第2の実施例と同様に、直交復調回路部と、直交復調回路部の出力が入力される直交検出器とを具備して構成され、直交検出器101の出力に基づいて
、直交復調回路部の出力の同相成分と直交成分との間の直交誤差を補償する回路を備えている。
FIG. 3 is a diagram showing a third embodiment of the present invention, and is another example of a quadrature demodulator having a quadrature error compensation circuit that compensates for a quadrature error between in-phase and quadrature signals using a quadrature detector. FIG.
直交検出器101は、直交復調回路部から入力される信号の同相成分の低周波成分を除去する第1の高域通過フィルタ111と、直交復調回路部から入力される信号の直交成分の低周波成分を除去する第2の高域通過フィルタ112と、第1および第2の高域通過フィルタ111、112の出力を互いに乗算する乗算器121と、乗算器121の出力の高周波成分を除去する低域通過フィルタ131とを具備し、低域通過フィルタ131の出力に基づいて、直交復調回路部から入力される信号の同相成分と直交成分との間の直交性を検出する。こうして検出された2つの信号の直交性に基づいてその直交誤差が補償された直交復調回路部の出力を直交復調器の出力とする。
The
直交復調回路部は、局部発振器151と、直交復調回路部の入力信号の同相成分を出力する第1のミキサ141と、直交復調回路部の入力信号の直交成分を出力する第2のミキサ142と、直交検出器101の出力端子と第1および第2のミキサ141、142のいずれか一方の入力端子との間に接続された可変移相器161とを具備して構成される。可変移相器161は、直交検出器101の出力に基づいて可変移相器161の移相量を変化させ、第1および第2のミキサ141、142のうち可変移相器161の出力端子が接続された方の入力の位相を制御する。
The quadrature demodulation circuit unit includes a
可変移相器161は、直交復調回路部の入力端子にその入力端子が接続され、第1および第2のミキサ141、142のいずれか一方の入力端子にその出力端子が接続され、第1および第2のミキサ141、142のうち可変移相器161の出力端子が接続された方に、可変移相器161によって位相が制御された直交復調回路部の入力信号を供給する。図3は、直交復調回路部の入力端子が第1のミキサ141の入力端子に、可変位相比較器161の出力端子が第2のミキサ142の入力端子に、それぞれ接続された構成例を示すが、本実施例はこの構成に限定されず、例えば、直交復調回路部の入力端子と可変位相比較器161の出力端子とを互いに置き換えた構成、すなわち、可変位相比較器161の出力端子が第1のミキサ141の入力端子に、直交復調回路部の入力端子が第2のミキサ142の入力端子に、それぞれ接続された構成をも含む。
The
直交復調されて低域通過フィルタ132、133から出力される同相・直交信号間の直交性を、本発明の直交検出器によって検出する。検出された信号を用いて可変移相器161の移相量を制御することで、ミキサ142に入力される受信信号の位相を調整することで、同相・直交信号間の直交性を補償する。本実施例によれば、低域通過フィルタ131の出力を直交度の指標とすることにより、従来の相互相関に基づく場合に比べ、高速に直交検出することが可能であるため、第2の実施例と同様に、直交誤差補償された同相成分・直交成分からなる信号を高速に出力可能な直交復調器を実現できる。
The quadrature between the in-phase and quadrature signals that are quadrature demodulated and output from the low-
図4は本発明の第4の実施例を示す図であり、直交検出器を用いた、同相・直交信号間の直交位相の誤差を補償する直交誤差補償回路を有する直交復調器の更に他の例のブロック図である。101、111、112、121、131は第1の実施例と同様であり、直交検出器を構成する。低域通過フィルタ132、133、ミキサ141、142、局部発振器151、および固定移相器171は直交復調回路部を構成する。乗算器122および加算器191は位相補償器181を構成する。
FIG. 4 is a diagram showing a fourth embodiment of the present invention, which is another example of a quadrature demodulator having a quadrature error compensation circuit for compensating for a quadrature error between in-phase and quadrature signals using a quadrature detector. It is a block diagram of an example.
直交復調されて低域通過フィルタ132、133から出力される同相、直交信号間の直交性を、本発明の直交検出器によって検出する。検出された信号を用いて位相補償器181を制御することで、同相、直交信号間の直交性を補償している。直交復調器の直交誤差が・度ある場合に得られる同相信号(I)、直交信号(Q)と、理想的な直交復調で得られる同相信号(Iideal)、直交信号(Qideal)との間には[数1]に示す関係が成り立つ。
The quadrature between the in-phase and quadrature signals that are quadrature demodulated and output from the low-
ここで、直交誤差が十分に小さいと考えれば、tan・→・、sec・→1であるので[数2]に示す式に等しくなる。
Here, if it is considered that the orthogonal error is sufficiently small, tan ····, sec ··· 1 and therefore equal to the equation shown in [Expression 2].
これは同相成分と直交成分とに1次変換を施すことによって同相成分と直交成分との間の直交誤差を補償することに相当し、この関係を回路で実現したものが、図4の中で直交検出器101の出力端子と直交復調回路部の出力端子との間に接続された位相補償器181である。以上より、図4の構成でフィードバックループによる直交補償が達成される。
This is equivalent to compensating for the quadrature error between the in-phase component and the quadrature component by performing a first-order transformation on the in-phase component and the quadrature component. A
位相補償器181は、直交検出器101の出力端子と直交復調回路部の同相成分出力端子(低域通過フィルタ132の出力端子)および直交成分出力端子(低域通過フィルタ133の出力端子)のいずれか一方とに入力端子が接続された乗算器122と、乗算器122の出力端子と直交復調回路部の同相成分出力端子および直交成分出力端子のうちの他方とに入力端子が接続された加算器191とを具備して構成される。図4は、直交復調回路部の同相成分出力端子(低域通過フィルタ132の出力端子)が乗算器122の入力端子に、直交成分出力端子(低域通過フィルタ133の出力端子)が加算器191の入力端子に、それぞれ接続された構成例を示すが、本実施例はこの構成に限定されず、例えば、直交復調回路部の直交成分出力端子と同相成分出力端子とを互いに置き換えた構成、すなわち、直交成分出力端子(低域通過フィルタ133の出力端子)が乗算器122の入力端子に、同相成分出力端子(低域通過フィルタ132の出力端子)が加算器191の入力端子に、それぞれ接続された構成をも含む。
The
本実施例によれば、低域通過フィルタ131の出力を直交度の指標とすることにより、従来の相互相関に基づく場合に比べ、高速に直交検出することが可能であるため、第2および第3の実施例と同様に、直交誤差補償された同相成分・直交成分からなる信号を高速に出力可能な直交復調器を実現できる。また、可変移相器を設けることなく上記の効果を有する直交復調器を実現できる。
According to the present embodiment, by using the output of the low-
図5は本発明の第5の実施例を示す図であり、同相・直交信号間の群遅延差の補償を行う回路を具備したサンプリング直交復調方式による直交復調器(サンプリング直交復調器)のブロック図である。151、171、201、202、211は図12の中の構成要素と同様であり、サンプリング直交復調回路部を構成する。固定遅延器221と固定遅延用デジタルフィルタ291とから構成される群遅延差補償器が、同相・直交信号の遅延間に差をつけることで、例えば1/4サンプル時間の群遅延差を補償する。
FIG. 5 is a diagram showing a fifth embodiment of the present invention, and is a block of a quadrature demodulator (sampling quadrature demodulator) based on a sampling quadrature demodulation system having a circuit for compensating for a group delay difference between in-phase and quadrature signals. FIG. 151, 171, 201, 202, 211 are the same as the components in FIG. 12, and constitute a sampling quadrature demodulation circuit unit. A group delay difference compensator composed of a fixed
本実施例のサンプリング直交復調器は、入力信号の搬送波周波数の1/nの周波数でその入力信号をサンプリングし、サンプリングされたその入力信号の同相成分と直交成分との間のタイミングを同期させて、ほぼ同期のとれた同相デジタル信号および直交デジタル信号を出力するサンプリング直交復調回路部と、サンプリング直交復調回路部の出力端子に接続され、同相デジタル信号および直交デジタル信号の遅延間に差をつけて、復調された同相成分と直交成分との間の群遅延差を補償する群遅延差補償器とを具備して構成される。
The sampling quadrature demodulator of this embodiment samples the input signal at a
サンプリング直交復調回路部は、局部発振器151と、局部発振器151の出力端子に接続された固定移相器171と、固定移相器171と共通に局部発振器151の出力端子に接続されていると共にサンプリング直交復調回路部の入力端子に接続され、サンプリング直交復調回路部の入力信号の搬送波周波数の1/nの周波数で入力信号をサンプリングして同相デジタル信号を出力する第1のA/D変換器201と、固定移相器171の出力端子に接続されていると共にサンプリング直交復調回路部の入力端子に接続され、入力信号の搬送波周波数の1/nの周波数で入力信号をサンプリングして直交デジタル信号を出力する第2のA/D変換器202と、局部発振器151の出力端子、第1のA/D変換器201の出力端子、および第2のA/D変換器202の出力端子に接続され、第1のA/D変換器201から供給される同相デジタル信号と第2のA/D変換器202から供給される直交デジタル信号とのタイミングの同期を行うラッチ211とを具備して構成される。
The sampling quadrature demodulation circuit unit is connected to the
群遅延差補償器は、ラッチ211の同相デジタル信号出力端子に接続された固定遅延器221と、ラッチ211の直交デジタル信号出力端子に接続された固定遅延用デジタルフィルタ291とを具備して構成される。同相信号と直交信号とに与える遅延量は、その差が例えば1/4サンプル時間となる組み合わせであれば、どのような組み合わせでも構わない。しかし、小さな遅延時間を持つデジタルフィルタでは、遅延特性や振幅特性に対してリップルを持つため、群遅延補償に用いることは難しい。従って、図5で示すように、固定遅延器や固定遅延用デジタルフィルタの遅延時間を1サンプルより大きくして、同相信号と直交信号とに与える遅延量の差を例えば1/4サンプル時間とするのが、実用的である。
The group delay difference compensator includes a fixed
サンプリング直交器の入力信号は、局部発振器151、固定移相器171、およびA/D変換器201、202を具備して構成されるサンプリング直交復調回路部にて同相デジタル信号および直交デジタル信号に変換される。第1および第2のA/D変換器201、202の出力はサンプリングのタイミングが例えば1/4サンプルずれているため、以後のデジタル処理を可能とするためにラッチ211でタイミングの同期が行われる。その後
、ラッチ211の出力はデジタル信号プロセッサで処理される。ラッチ211の出力が入力される群遅延差補償器にて同相信号および直交信号の遅延間に差がつけられることによって、復調された信号の同相成分と直交成分との間の所定時間(例えば1/4サンプル時間)の群遅延差を補償する。以上の構成で、サンプリング直交復調器に対する同相・直交信号間の群遅延差の補償を行うことができる。
An input signal of the sampling quadrature is converted into an in-phase digital signal and a quadrature digital signal by a sampling quadrature demodulation circuit unit configured to include a
本実施例によれば、サンプリング直交復調方式における同相・直交信号間の群遅延差の補償を行うことが可能となる。また、サンプリング直交復調方式における群遅延差の影響は、GMSK変調波をシンボルレートの8倍の周波数で動作するA/D変換器で受信する場合にEVM(Error Vector Magnitude)が2.6%となるが、本実施例によれば、このEVMを補償することが可能となる。 According to the present embodiment, it becomes possible to compensate for the group delay difference between the in-phase and quadrature signals in the sampling quadrature demodulation system. In addition, the influence of the group delay difference in the sampling quadrature demodulation method is that the EVM (Error Vector Magnitude) is 2.6% when a GMSK modulated wave is received by an A / D converter operating at a frequency eight times the symbol rate. However, according to the present embodiment, this EVM can be compensated.
図6は本発明の第6の実施例を示す図であり、同相・直交信号間の群遅延差と直交誤差とをほぼ同時に補償する回路を有するサンプリング直交復調器のブロック図である。151、171、201、202、211、221、291は図5の中の構成要素と同様であり、群遅延差補償機能を有するサンプリング直交復調方式による直交復調器(サンプリング直交復調器)を構成する。101、111、112、121、131、122、181、191は第4の実施例と同様であり、直交検出器と位相補償器とを具備する直交誤差の補償器を構成する。 FIG. 6 is a diagram showing a sixth embodiment of the present invention, and is a block diagram of a sampling quadrature demodulator having a circuit for compensating for a group delay difference and a quadrature error between in-phase and quadrature signals almost simultaneously. 151, 171, 201, 202, 211, 221, and 291 are the same as those in FIG. 5, and constitute a quadrature demodulator (sampling quadrature demodulator) based on a sampling quadrature demodulation system having a group delay difference compensation function. . 101, 111, 112, 121, 131, 122, 181, and 191 are the same as those in the fourth embodiment, and constitute a quadrature error compensator including a quadrature detector and a phase compensator.
本実施例のサンプリング直交復調器は、第5の実施例の構成に加え、固定遅延器221の出力である同相デジタル信号と固定遅延用デジタルフィルタ291の出力である直交デジタル信号との間の直交性を検出する直交検出器101と、直交検出器101の出力端子と固定遅延器221および固定遅延用デジタルフィルタ291の出力端子との間に接続され、同相デジタル信号と直交デジタル信号とに1次変換を施す位相補償器181とを更に具備して構成される。位相補償器181が同相デジタル信号と直交デジタル信号とに1次変換を施すことによって、サンプリング直交復調器の出力の同相成分と直交成分との間の直交誤差を補償する。
In addition to the configuration of the fifth embodiment, the sampling quadrature demodulator of this embodiment is a quadrature between the in-phase digital signal that is the output of the fixed
位相補償器181は、直交検出器101の出力端子と固定遅延器221の出力端子とに入力端子が接続された乗算器122と、乗算器122の出力端子と固定遅延用デジタルフィルタ291の出力端子とに入力端子が接続された加算器191とを具備して構成される。本実施例によれば、図6のように群遅延差と直交誤差とをほぼ同時に補償することが可能となる。また、これらの補償は全てデジタル処理で行われるため、1つのDSP(Digital Signal Processor)内に集約することが可能となる。さらに、アナログ処理とは異なり
、各回路定数を個別に設定することが容易となる。
The
図7は本発明の第7の実施例を示す図であり、サンプリング直交復調方式における、同相・直交信号間の群遅延差と直交誤差とをほぼ同時に補償する回路を有するサンプリング直交復調器のブロック図である。この実施例では直交誤差に依存した群遅延差まで補償する。図6との相違は、図6中の固定遅延用デジタルフィルタ291が、図7で可変遅延器231に置き換わり、直交検出器101の出力に応じて遅延量が制御されている点のみである。
FIG. 7 is a diagram showing a seventh embodiment of the present invention. In the sampling quadrature demodulation system, a block of the sampling quadrature demodulator having a circuit for compensating for the group delay difference between the in-phase and quadrature signals and the quadrature error almost simultaneously. FIG. In this embodiment, even the group delay difference depending on the orthogonal error is compensated. The only difference from FIG. 6 is that the fixed delay
可変遅延器は以下に記述するように構成することができる。まず、遅延はデジタルフィルタによって与えるものとし、直交誤差とデジタルフィルタのタップ係数の対応を予め設計しておく。これを補償する直交誤差の範囲にわたって行い、対応表を作成し、メモリに保存しておく。実際の動作時には入力される直交誤差の値から、対応表を検索してタップ係数を読み込み、デジタルフィルタにそのタップ係数を設定することで、所望の群遅延特性を得ることができる。 The variable delay can be configured as described below. First, the delay is given by the digital filter, and the correspondence between the orthogonal error and the tap coefficient of the digital filter is designed in advance. This is performed over a range of orthogonal errors to compensate, and a correspondence table is created and stored in the memory. In actual operation, a desired group delay characteristic can be obtained by searching the correspondence table from the input orthogonal error value, reading the tap coefficient, and setting the tap coefficient in the digital filter.
図8は本発明の第8の実施例を示す図であり、サンプリング直交復調方式における、同相・直交信号間の群遅延差、直交誤差、および変換利得誤差をほぼ同時に補償する回路を有するサンプリング直交復調器のブロック図である。図8は図7に乗算器123と低域通過フィルタ132、加算器192、振幅2乗演算器241、242が追加された構成となっている。
FIG. 8 is a diagram showing an eighth embodiment of the present invention. In the sampling quadrature demodulation system, the sampling quadrature having a circuit for compensating for the group delay difference between the in-phase and quadrature signals, the quadrature error, and the conversion gain error almost simultaneously. It is a block diagram of a demodulator. 8 has a configuration in which a
加算器123で、振幅2乗演算器241、242の出力の差を演算することによって、同相信号と直交信号の変換利得の差を検出している。加算器123の出力には信号変調による変動が含まれているため、それを低域通過フィルタ132によって除去し、その結果によって直交成分を増幅している。これによって同相信号と直交信号の変換利得が一致するように、補償が行われる。
The
直交誤差の補償の収束を見るために、搬送波周波数をA/D変換器201、202の動作周波数の8倍としたGMSK変調波を用いたシミュレーションを行った。従来の直交検出器との比較のため、図10に示したブロック図でも合わせてシミュレーションを行った。図10は、広域通過フィルタ111、112が無い点を除いて図8と同じである。つまり、図10は直交検出として相互相関に基づく従来方式をとっている。直交誤差の初期値として10度を与えた際の結果が図14である。相互相関に基づく従来方式では収束後のRMS(Root-Mean-Square)直交誤差が3.4度あるのに比較して、共分散に基づく本発明の方式では収束後のRMS直交誤差が0.3度に抑えられており、本発明の効果を確認することができる。
In order to see the convergence of the quadrature error compensation, a simulation using a GMSK modulated wave in which the carrier frequency is 8 times the operating frequency of the A /
図15は、同じ条件で、高域通過フィルタ111、112のカットオフ周波数によるRMS直交誤差の関係を求めたものである。横軸が変調周波数で規格化したカットオフ周波数、縦軸が収束後のRMS直交誤差である。フィードバックループのループ利得を変化させ、収束にかかる時定数の違いについても考慮した。高域通過フィルタには1次のIIR(Infinite Impulse Response)フィルタを用いた。参考のため、従来方式によって補償した場合のRMS直交誤差も合わせて示した。
FIG. 15 shows the relationship of the RMS orthogonal error depending on the cutoff frequency of the high-
GMSK変調波に対しては、高域通過フィルタのカットオフ周波数を変調周波数の0.5倍から0.6倍に設定するのが最適であるという結果が得られる。ただし、この結果は用いる変調方式によって異なってくる。多種の変調方式の信号を受信する受信機では、受信している信号の変調方式に応じて高域通過フィルタのカットオフ周波数を変更する必要がある。図8に示すように本発明の直交検出器をデジタル回路で構成していれば、カットオフ周波数の変更を柔軟に行うことができる。図16は、変換利得の誤差補償の収束を表す図である。変換利得誤差の初期値として同相
、直交信号間の振幅比1.2を与えた。収束後の誤差が±1%に抑えられていることが確認できる。
For a GMSK modulated wave, it is optimal to set the cutoff frequency of the high-pass filter to 0.5 to 0.6 times the modulation frequency. However, this result varies depending on the modulation method used. In a receiver that receives signals of various modulation methods, it is necessary to change the cutoff frequency of the high-pass filter in accordance with the modulation method of the received signal. If the quadrature detector of the present invention is configured by a digital circuit as shown in FIG. 8, the cut-off frequency can be changed flexibly. FIG. 16 is a diagram illustrating the convergence of conversion gain error compensation. As an initial value of the conversion gain error, an amplitude ratio of 1.2 between in-phase and quadrature signals was given. It can be confirmed that the error after convergence is suppressed to ± 1%.
101 直交検出器111〜112 高域通過フィルタ121〜123 乗算器131〜133 低域通過フィルタ141〜142 ミキサ151〜152 局部発振器161 可変移相器171 固定移相器181 位相補償器191〜192 加算器201〜202 A/D(アナログ/デジタル)変換器211 ラッチ221 固定遅延器231 可変遅延器241 振幅2乗演算251 アンテナ261〜263 帯域通過フィルタ271 低雑音増幅器281 AGC(Automatic Gain Control)増幅器291 固定遅延用デジタルフィルタ。
101
Claims (2)
入力信号の搬送波周波数の1/nの周波数で該入力信号をサンプリングし、サンプリングされた該入力信号の同相成分と直交成分との間のタイミングを同期させて、ほぼ同期のとれた同相デジタル信号および直交デジタル信号を出力するタイミング同期部と、
前記タイミング同期部の出力端子に接続し、前記タイミング同期部から入力される前記同相デジタル信号および前記直交デジタル信号の遅延間に差をつけて前記同相デジタル信号および前記直交デジタル信号を出力する群遅延差補償部と、
を具備して成ることを特徴とする直交復調器。
An orthogonal demodulator,
Sampling the input signal at a frequency 1 / n of the carrier frequency of the input signal, synchronizing the timing between the in-phase and quadrature components of the sampled input signal, and providing a substantially synchronized in-phase digital signal and A timing synchronization unit that outputs an orthogonal digital signal;
A group delay that is connected to the output terminal of the timing synchronization unit and outputs the in-phase digital signal and the quadrature digital signal with a difference between delays of the in-phase digital signal and the quadrature digital signal input from the timing synchronization unit. A difference compensation unit;
An orthogonal demodulator characterized by comprising:
前記タイミング同期部は、
局部発振器と、
前記局部発振器の出力端子に接続された固定移相器と、
前記固定移相器と共通に前記局部発振器の出力端子に接続されていると共に前記サンプリング直交復調回路部の入力端子に接続され、前記サンプリング直交復調回路部の入力信号の搬送波周波数の1/nの周波数で該入力信号をサンプリングして同相デジタル信号を出力する第1のA/D変換器と、
前記固定移相器の出力端子に接続されていると共に前記サンプリング直交復調回路部の入力端子に接続され、前記入力信号の搬送波周波数の1/nの周波数で該入力信号をサンプリングして直交デジタル信号を出力する第2のA/D変換器と、
前記局部発振器の出力端子、前記第1のA/D変換器の出力端子、および前記第2のA/D変換器の出力端子に接続され、前記第1のA/D変換器から供給される同相デジタル信号と前記第2のA/D変換器から供給される直交デジタル信号とのタイミングの同期を行うラッチと、
を具備して成ることを特徴とする直交復調器。 The quadrature demodulator according to claim 1, comprising:
The timing synchronization unit includes:
A local oscillator,
A fixed phase shifter connected to the output terminal of the local oscillator;
In common with the fixed phase shifter, it is connected to the output terminal of the local oscillator and connected to the input terminal of the sampling quadrature demodulation circuit unit, and is 1 / n of the carrier frequency of the input signal of the sampling quadrature demodulation circuit unit A first A / D converter that samples the input signal at a frequency and outputs an in-phase digital signal;
The quadrature digital signal connected to the output terminal of the fixed phase shifter and connected to the input terminal of the sampling quadrature demodulation circuit unit, sampling the input signal at a frequency 1 / n of the carrier frequency of the input signal. A second A / D converter that outputs
Connected to the output terminal of the local oscillator, the output terminal of the first A / D converter, and the output terminal of the second A / D converter, and supplied from the first A / D converter A latch for synchronizing the timing of the in-phase digital signal and the quadrature digital signal supplied from the second A / D converter;
An orthogonal demodulator characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288595A JP4807451B2 (en) | 2009-12-21 | 2009-12-21 | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288595A JP4807451B2 (en) | 2009-12-21 | 2009-12-21 | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264802A Division JP4492264B2 (en) | 2004-09-13 | 2004-09-13 | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114920A JP2010114920A (en) | 2010-05-20 |
JP4807451B2 true JP4807451B2 (en) | 2011-11-02 |
Family
ID=42303052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009288595A Expired - Fee Related JP4807451B2 (en) | 2009-12-21 | 2009-12-21 | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807451B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164949A (en) * | 2000-09-18 | 2002-06-07 | Alps Electric Co Ltd | Digital orthogonal signal detection circuit |
JP3594019B2 (en) * | 2002-03-06 | 2004-11-24 | 日本電気株式会社 | Automatic amplitude control circuit |
JP2003318759A (en) * | 2002-04-25 | 2003-11-07 | Matsushita Electric Ind Co Ltd | Frequency converter |
JP3996494B2 (en) * | 2002-11-13 | 2007-10-24 | 日本電信電話株式会社 | Digital quadrature demodulator |
-
2009
- 2009-12-21 JP JP2009288595A patent/JP4807451B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010114920A (en) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492264B2 (en) | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same | |
US9680674B2 (en) | I/Q calibration techniques | |
RU2308815C1 (en) | Demodulator and phase compensation method for it | |
JP2006148854A (en) | Multicarrier receiver and transmitter with delay correcting function | |
EP2023494A1 (en) | A receiver and method for receiving wireless signal | |
KR100581059B1 (en) | Appratus and its Method for I/Q Imbalance Compensation by using Variable Loop Gain in Demodulator | |
JP2006081045A5 (en) | ||
KR100758302B1 (en) | Apparatus and Method for Phase Recovery and I/Q Imbalance Compensation in a quadrature demodulating receiver | |
JP5655251B2 (en) | Phase error correction configuration and phase error correction method | |
EP2894823A1 (en) | Coefficient estimation for digital IQ calibration | |
JP2006217401A (en) | Communication device | |
US10608846B2 (en) | Receiving device | |
JP5935631B2 (en) | Compensation device and wireless communication device | |
JP3698996B2 (en) | Receiver in communication system | |
EP1388942A2 (en) | Conversion circuit, tuner and demodulator | |
KR100788012B1 (en) | Offset correction in a spread spectrum communication system | |
JP4807451B2 (en) | Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same | |
WO2006078818A2 (en) | Limiter based analog demodulator | |
JP2002290254A (en) | Direct conversion receiver | |
KR100676568B1 (en) | Timing extractor, timing extraction method and demodulator having the timing extractor | |
JP4335125B2 (en) | Timing synchronization circuit | |
JPS61137442A (en) | Digital signal receiving detection system | |
KR100547770B1 (en) | Apparatus and method for detecting symbol synchronization lock of digital receiver | |
KR100913202B1 (en) | Phase change detection apparatus and method for demodulating fm signal | |
JP2005303846A (en) | Digital demodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |