JP4780161B2 - Receiving device, receiving method, and program - Google Patents

Receiving device, receiving method, and program Download PDF

Info

Publication number
JP4780161B2
JP4780161B2 JP2008228162A JP2008228162A JP4780161B2 JP 4780161 B2 JP4780161 B2 JP 4780161B2 JP 2008228162 A JP2008228162 A JP 2008228162A JP 2008228162 A JP2008228162 A JP 2008228162A JP 4780161 B2 JP4780161 B2 JP 4780161B2
Authority
JP
Japan
Prior art keywords
signal
echo
circuit
coefficient
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008228162A
Other languages
Japanese (ja)
Other versions
JP2009153096A (en
Inventor
豪紀 川内
峰志 横川
孝 堀口
直樹 吉持
裕之 鎌田
亮志 池谷
康博 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008228162A priority Critical patent/JP4780161B2/en
Priority to US12/323,650 priority patent/US8139664B2/en
Publication of JP2009153096A publication Critical patent/JP2009153096A/en
Application granted granted Critical
Publication of JP4780161B2 publication Critical patent/JP4780161B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、受信装置、受信方法、およびプログラムに関し、特に、OFDM信号の復調に用いられる適応等化フィルタの係数を、時間域のOFDM信号から容易に生成することができるようにした受信装置、受信方法、およびプログラムに関する。   The present invention relates to a receiving apparatus, a receiving method, and a program, and in particular, a receiving apparatus that can easily generate coefficients of an adaptive equalization filter used for demodulation of an OFDM signal from an OFDM signal in a time domain, The present invention relates to a receiving method and a program.

地上デジタル放送の変調方式として、直交周波数分割多重方式(OFDM(Orthogonal Frequency Division Multiplexing)方式)と呼ばれる変調方式が用いられている。   As a modulation method for terrestrial digital broadcasting, a modulation method called an orthogonal frequency division multiplexing (OFDM) method is used.

OFDM方式は、伝送帯域内に多数の直交する副搬送波(サブキャリア)を設け、それぞれのサブキャリアの振幅および位相にデータを割り当て、PSK(Phase Shift Keying)やQAM(Quadrature Amplitude Modulation)によりデジタル変調する方式である。   In the OFDM method, a large number of orthogonal subcarriers (subcarriers) are provided in the transmission band, data is allocated to the amplitude and phase of each subcarrier, and digital modulation is performed by PSK (Phase Shift Keying) or QAM (Quadrature Amplitude Modulation) It is a method to do.

OFDM方式は、多数のサブキャリアで伝送帯域全体を分割するため、サブキャリア1波あたりの帯域は狭くなり、伝送速度は遅くなるが、トータルの伝送速度は従来の変調方式と変わらないという特徴を有している。また、OFDM方式は、後述するガードインターバルを設けることでマルチパス耐性を向上させることができるという特徴を有している。   Since the OFDM system divides the entire transmission band by a large number of subcarriers, the band per subcarrier wave is narrowed and the transmission speed is slow, but the total transmission speed is the same as the conventional modulation system. Have. In addition, the OFDM scheme has a feature that multipath tolerance can be improved by providing a guard interval to be described later.

さらに、複数のサブキャリアにデータが割り当てられることから、OFDM方式は、逆フーリエ変換を変調時に行うIFFT(Inverse Fast Fourier Transform)演算回路を用いることにより送信回路を構成することができ、フーリエ変換を復調時に行うFFT(Fast Fourier Transform)演算回路を用いることにより受信回路を構成することができるという特徴を有している。   Furthermore, since data is allocated to a plurality of subcarriers, the OFDM system can configure a transmission circuit by using an IFFT (Inverse Fast Fourier Transform) arithmetic circuit that performs inverse Fourier transform at the time of modulation. The reception circuit can be configured by using an FFT (Fast Fourier Transform) arithmetic circuit performed at the time of demodulation.

以上のような特徴から、OFDM方式は、マルチパス妨害の影響を強く受ける地上デジタル放送に適用されることが多い。OFDM方式を採用した地上デジタル放送の規格としては、例えば、DVB-T(Digital Video Broadcasting-Terrestrial)やISDB-T(Integrated Services Digital Broadcasting-Terrestrial)、ISDB-TSBといった規格がある。   Due to the above characteristics, the OFDM system is often applied to terrestrial digital broadcasting that is strongly affected by multipath interference. As terrestrial digital broadcasting standards adopting the OFDM system, for example, there are standards such as DVB-T (Digital Video Broadcasting-Terrestrial), ISDB-T (Integrated Services Digital Broadcasting-Terrestrial), and ISDB-TSB.

図1は、OFDMシンボルを示す図である。   FIG. 1 is a diagram illustrating OFDM symbols.

OFDM方式においては、信号の伝送はOFDMシンボルと呼ばれる単位で行われる。   In the OFDM system, signal transmission is performed in units called OFDM symbols.

図1に示されるように、1OFDMシンボルは、送信時にIFFTが行われる信号区間である有効シンボルと、有効シンボルの後半の一部分の波形がコピーされたガードインターバル(以下、GIという)とから構成される。GIは、時間軸上で有効シンボルの前の位置に挿入される。   As shown in FIG. 1, one OFDM symbol is composed of an effective symbol that is a signal interval in which IFFT is performed at the time of transmission, and a guard interval (hereinafter referred to as GI) in which the waveform of the latter half of the effective symbol is copied. The The GI is inserted at a position before the valid symbol on the time axis.

OFDM方式では、GIを挿入することにより、マルチパス環境下において発生するOFDMシンボル間の干渉を防ぐことが可能になる。   In the OFDM system, it is possible to prevent interference between OFDM symbols that occurs in a multipath environment by inserting a GI.

このようなOFDMシンボルが複数集められて1つのOFDM伝送フレームが形成される。例えば、ISDB-T規格においては、204のOFDMシンボルから1つのOFDM伝送フレームが形成される。このOFDM伝送フレームの単位を基準として、パイロット信号の挿入位置が定められている。   A plurality of such OFDM symbols are collected to form one OFDM transmission frame. For example, in the ISDB-T standard, one OFDM transmission frame is formed from 204 OFDM symbols. The pilot signal insertion position is determined based on the unit of the OFDM transmission frame.

各サブキャリアに対する変調方式としてQAM系の変調方式を用いるOFDM方式においては、伝送時にマルチパス等の影響を受けることにより、サブキャリア毎に、振幅および位相が送信時のものと受信時のものとで異なるものになってしまう。そのため、受信側では、受信信号の振幅および位相が送信されたものと等しくなるように、信号の等化を行う必要がある。   In the OFDM system that uses the QAM modulation system as the modulation system for each subcarrier, the amplitude and phase of each subcarrier are different from those at the time of transmission and at the time of reception due to the influence of multipath, etc. during transmission. It will be different. Therefore, on the receiving side, it is necessary to equalize the signal so that the amplitude and phase of the received signal are equal to those transmitted.

OFDM方式では、送信側で、所定の振幅および所定の位相のパイロット信号を伝送シンボル内に離散的に挿入しておき、受信側で、パイロット信号の振幅および位相に基づいて伝送路の周波数特性を求め、求めた伝送路の特性により受信信号を等化するようにしている。   In the OFDM system, a pilot signal having a predetermined amplitude and a predetermined phase is discretely inserted in a transmission symbol on the transmission side, and the frequency characteristic of the transmission path is determined on the reception side based on the amplitude and phase of the pilot signal. The received signal is equalized according to the obtained characteristics of the transmission path.

このように、伝送路特性を算出するために用いられるパイロット信号のことをスキャッタードパイロット信号(以下、SP信号)という。図2に、DVB-T規格やISDB-T規格で採用されているSP信号のOFDMシンボル内での配置パターンを示す。図2においては、縦方向が時間方向となり、横方向が周波数方向となる。   Thus, the pilot signal used to calculate the transmission path characteristics is referred to as a scattered pilot signal (hereinafter referred to as SP signal). FIG. 2 shows an arrangement pattern of the SP signal employed in the DVB-T standard or the ISDB-T standard in the OFDM symbol. In FIG. 2, the vertical direction is the time direction, and the horizontal direction is the frequency direction.

図3は、従来のOFDM受信装置の構成例を示す図である。   FIG. 3 is a diagram illustrating a configuration example of a conventional OFDM receiver.

図3に示されるように、OFDM受信装置1は、受信アンテナ11、チューナ12、BPF(Band Pass Filter)13、A/D(Analog/Digital)変換回路14、直交復調回路15、FFT回路16、SP利用等化回路17、および誤り訂正回路18から構成される。   As shown in FIG. 3, the OFDM receiver 1 includes a receiving antenna 11, a tuner 12, a BPF (Band Pass Filter) 13, an A / D (Analog / Digital) conversion circuit 14, an orthogonal demodulation circuit 15, an FFT circuit 16, An SP use equalization circuit 17 and an error correction circuit 18 are included.

受信アンテナ11は、放送局から放送された放送波を受信し、RF信号をチューナ12に出力する。   The receiving antenna 11 receives a broadcast wave broadcast from a broadcasting station and outputs an RF signal to the tuner 12.

チューナ12は、乗算回路21と局部発振器22からなり、受信アンテナ11において受信されたRF信号をIF信号に周波数変換し、IF信号をBPF13に出力する。   The tuner 12 includes a multiplication circuit 21 and a local oscillator 22, converts the frequency of the RF signal received by the receiving antenna 11 into an IF signal, and outputs the IF signal to the BPF 13.

BPF13は、チューナ12から供給されたIF信号に対してフィルタリングを施し、フィルタリングを施すことによって得られた信号をA/D変換回路14に出力する。   The BPF 13 performs filtering on the IF signal supplied from the tuner 12 and outputs a signal obtained by performing the filtering to the A / D conversion circuit 14.

A/D変換回路14は、BPF13から供給された信号に対してA/D変換を施し、デジタルのIF信号を直交復調回路15に出力する。   The A / D conversion circuit 14 performs A / D conversion on the signal supplied from the BPF 13 and outputs a digital IF signal to the quadrature demodulation circuit 15.

直交復調回路15は、所定の周波数(搬送波周波数)のキャリア信号を用いて直交復調を行うことによって、A/D変換回路14から供給されたIF信号からベースバンドのOFDM信号を取得する。このベースバンドのOFDM信号は、FFT演算が行われる前の、いわゆる時間領域の信号である。   The orthogonal demodulation circuit 15 obtains a baseband OFDM signal from the IF signal supplied from the A / D conversion circuit 14 by performing orthogonal demodulation using a carrier signal having a predetermined frequency (carrier frequency). This baseband OFDM signal is a so-called time-domain signal before the FFT operation.

以下、FFT演算が行われる前のベースバンドのOFDM信号をOFDM時間域信号という。OFDM時間域信号は、直交復調された結果、実軸成分(Iチャンネル信号)と虚軸成分(Qチャンネル信号)を含んだ複素信号となる。直交復調回路15は、時間領域OFDM信号をFFT回路16に出力する。   Hereinafter, the baseband OFDM signal before the FFT operation is referred to as an OFDM time domain signal. As a result of orthogonal demodulation, the OFDM time domain signal becomes a complex signal including a real axis component (I channel signal) and an imaginary axis component (Q channel signal). The orthogonal demodulation circuit 15 outputs the time domain OFDM signal to the FFT circuit 16.

FFT回路16は、シンボル同期信号に従って、1つのOFDMシンボルの信号からGIの範囲の信号を除くことによって有効シンボル長の範囲の信号を抜き出す。FFT回路16は、抜き出したOFDM時間域信号に対してFFT演算を行うことによって、各サブキャリアに直交変調されているデータを抽出する。   The FFT circuit 16 extracts a signal in the effective symbol length range by removing the signal in the GI range from the signal of one OFDM symbol in accordance with the symbol synchronization signal. The FFT circuit 16 performs an FFT operation on the extracted OFDM time domain signal to extract data orthogonally modulated on each subcarrier.

FFT回路16は、抽出したデータを表すOFDM信号をSP利用等化回路17に出力する。FFT回路16から出力されたOFDM信号は、FFT演算が行われた後の、いわゆる周波数領域の信号である。以下、FFT演算が行われた後のOFDM信号をOFDM周波数域信号という。   The FFT circuit 16 outputs an OFDM signal representing the extracted data to the SP utilization equalization circuit 17. The OFDM signal output from the FFT circuit 16 is a so-called frequency domain signal after the FFT calculation. Hereinafter, the OFDM signal after the FFT operation is referred to as an OFDM frequency band signal.

SP利用等化回路17は、図2に示されるようにして配置されたSP信号を用いて、全てのサブキャリアの伝送路特性を算出し、算出した伝送路特性に基づいて、OFDM周波数域信号の伝送路による歪みを補償する。SP利用等化回路17は、伝送路による歪みを補償して得られた信号を等化信号として誤り訂正回路18に出力する。   The SP utilization equalization circuit 17 calculates the transmission path characteristics of all subcarriers using the SP signal arranged as shown in FIG. 2, and based on the calculated transmission path characteristics, the OFDM frequency domain signal To compensate for distortion caused by the transmission path. The SP utilization equalization circuit 17 outputs a signal obtained by compensating for distortion due to the transmission path to the error correction circuit 18 as an equalization signal.

誤り訂正回路18は、送信側でインタリーブされている信号に対してデインタリーブ処理を施し、さらに、デンパンクチャ、ビタビ復号、拡散信号除去、RS復号などの処理を施す。誤り訂正回路18は、各種の処理を施すことによって得られたデータを復号データとして後段の回路に出力する。   The error correction circuit 18 performs deinterleave processing on the signal interleaved on the transmission side, and further performs processing such as puncture, Viterbi decoding, spread signal removal, and RS decoding. The error correction circuit 18 outputs data obtained by performing various processes as decoded data to a subsequent circuit.

OFDM方式は、GIを有効シンボルの前に挿入することで、遅延広がりがGIに収まるマルチパス環境においても、シンボル間干渉を生じさせることなく、復調処理を行うことができるという特徴を有している。   The OFDM system has a feature that demodulation processing can be performed without causing inter-symbol interference even in a multipath environment in which delay spread falls within GI by inserting GI before an effective symbol. Yes.

ところが、単一周波数ネットワーク(SFN(Single Frequency Network))のような、長遅延マルチパスが生じる可能性のある環境においては、遅延広がりがGIを超えてしまうことがある。この場合、シンボル間干渉やキャリア間干渉が発生し、受信性能が大きく劣化してしまう。   However, in an environment where a long delay multipath may occur, such as a single frequency network (SFN), the delay spread may exceed the GI. In this case, inter-symbol interference and inter-carrier interference occur, and reception performance is greatly degraded.

この問題を解決するために、図4に示されるような構成を有するOFDM受信装置2や、図5に示されるような構成を有するOFDM受信装置3が提案されている。図4と図5において、図3のOFDM受信装置1の構成と同じ構成には同じ符号を付してある。   In order to solve this problem, an OFDM receiver 2 having a configuration as shown in FIG. 4 and an OFDM receiver 3 having a configuration as shown in FIG. 5 have been proposed. 4 and 5, the same reference numerals are given to the same components as those of the OFDM receiver 1 of FIG. 3.

図4のOFDM受信装置2は、図3に示されるOFDM受信装置1の構成に加えて、FFT回路16の前段に適応等化フィルタ31を備える。OFDM受信装置2においては、適応等化フィルタ31の係数を適応的に制御することによって、OFDM時間域信号に含まれるマルチパス成分を除去することが行われる。適応等化フィルタ31の構成については後述する。   4 includes an adaptive equalization filter 31 in front of the FFT circuit 16 in addition to the configuration of the OFDM receiver 1 shown in FIG. In the OFDM receiver 2, multipath components included in the OFDM time domain signal are removed by adaptively controlling the coefficients of the adaptive equalization filter 31. The configuration of the adaptive equalization filter 31 will be described later.

一方、図5のOFDM受信装置3は、図3に示されるOFDM受信装置1の構成に加えて、 FFT回路16の前段に干渉除去回路41を備える。   On the other hand, the OFDM receiver 3 of FIG. 5 includes an interference canceling circuit 41 in front of the FFT circuit 16 in addition to the configuration of the OFDM receiver 1 shown in FIG.

干渉除去回路41は、適応等化フィルタ51、レプリカ生成回路52、および合成回路53から構成される。直交復調回路15から出力されたOFDM時間域信号は適応等化フィルタ51と合成回路53に入力される。   The interference removal circuit 41 includes an adaptive equalization filter 51, a replica generation circuit 52, and a synthesis circuit 53. The OFDM time domain signal output from the orthogonal demodulation circuit 15 is input to the adaptive equalization filter 51 and the synthesis circuit 53.

適応等化フィルタ51は、直交復調回路15から供給されたOFDM時間域信号にフィルタリングを施すことによってマルチパス成分を除去し、マルチパス成分を除去したOFDM時間域信号をレプリカ生成回路52に出力する。   The adaptive equalization filter 51 removes the multipath component by filtering the OFDM time domain signal supplied from the orthogonal demodulation circuit 15 and outputs the OFDM time domain signal from which the multipath component has been removed to the replica generation circuit 52. .

レプリカ生成回路52は、適応等化フィルタ51から供給されたOFDM時間域信号に基づいて、除去されたマルチパス成分を再生し、再生したマルチパス成分の信号を合成回路53に出力する。   The replica generation circuit 52 reproduces the removed multipath component based on the OFDM time domain signal supplied from the adaptive equalization filter 51, and outputs the reproduced multipath component signal to the synthesis circuit 53.

合成回路53は、直交復調回路15から供給されたOFDM時間域信号のうち、FFT区間に含まれるシンボル間干渉成分とキャリア間干渉成分を、レプリカ生成回路52により再生されたマルチパス成分を用いて除去する。合成回路53は、FFT区間に含まれるシンボル間干渉成分とキャリア間干渉成分を除去したOFDM時間域信号をFFT回路16に出力する。   The combining circuit 53 uses the multipath component reproduced by the replica generation circuit 52 for the inter-symbol interference component and the inter-carrier interference component included in the FFT section of the OFDM time domain signal supplied from the orthogonal demodulation circuit 15. Remove. The combining circuit 53 outputs an OFDM time domain signal from which the inter-symbol interference component and the inter-carrier interference component included in the FFT section are removed to the FFT circuit 16.

このように、レプリカを再生して干渉成分を除去する技術については特許文献1に開示されている。   As described above, Patent Document 1 discloses a technique for reproducing the replica and removing the interference component.

ここで、図4の適応等化フィルタ31について説明する。   Here, the adaptive equalization filter 31 of FIG. 4 will be described.

図6は、適応等化フィルタ31の構成例を示す図である。   FIG. 6 is a diagram illustrating a configuration example of the adaptive equalization filter 31.

図6に示されるように、適応等化フィルタ31は、可変係数フィルタ61、SP抽出回路62、IFFT回路63、および主波成分除去回路64から構成される。直交復調回路15から出力されたOFDM時間域信号は可変係数フィルタ61に入力され、FFT回路16から出力されたOFDM周波数域信号はSP抽出回路62に入力される。   As shown in FIG. 6, the adaptive equalization filter 31 includes a variable coefficient filter 61, an SP extraction circuit 62, an IFFT circuit 63, and a main wave component removal circuit 64. The OFDM time domain signal output from the quadrature demodulation circuit 15 is input to the variable coefficient filter 61, and the OFDM frequency domain signal output from the FFT circuit 16 is input to the SP extraction circuit 62.

可変係数フィルタ61は、直交復調回路15から供給されたOFDM時間域信号に対して、主波成分除去回路64から供給された信号に基づいて設定された係数を用いてフィルタリングを施し、OFDM時間域信号に含まれるマルチパス成分を除去する。可変係数フィルタ61は、マルチパス成分を除去したOFDM時間域信号をFFT回路16に出力する。   The variable coefficient filter 61 filters the OFDM time domain signal supplied from the quadrature demodulation circuit 15 using a coefficient set based on the signal supplied from the main wave component removal circuit 64, and provides the OFDM time domain signal. Multipath components contained in the signal are removed. The variable coefficient filter 61 outputs the OFDM time domain signal from which the multipath component is removed to the FFT circuit 16.

SP抽出回路62は、FFT回路16から供給された周波数領域OFDM信号から、図2に示されるような位置に挿入されたSP信号を抽出し、変調成分を除去することによって、周波数域の伝送路特性を算出する。SP抽出回路62は、算出した伝送路特性をIFFT回路63に出力する。   The SP extraction circuit 62 extracts the SP signal inserted at the position shown in FIG. 2 from the frequency domain OFDM signal supplied from the FFT circuit 16 and removes the modulation component, thereby transmitting the frequency domain transmission line. Calculate the characteristics. The SP extraction circuit 62 outputs the calculated transmission path characteristic to the IFFT circuit 63.

IFFT回路63は、IFFT演算を施すことによって、周波数域の伝送路特性を時間域における伝送路のインパルス応答特性に変換する。IFFT回路63は、時間域における伝送路のインパルス応答特性を主波成分除去回路64に出力する。   The IFFT circuit 63 performs IFFT calculation to convert the transmission path characteristic in the frequency domain into the impulse response characteristic of the transmission path in the time domain. The IFFT circuit 63 outputs the impulse response characteristic of the transmission line in the time domain to the main wave component removal circuit 64.

主波成分除去回路64は、IFFT回路63により算出された時間域のインパルス応答から主波成分を除去し、マルチパス成分だけを残し、マルチパス成分の信号を可変係数フィルタ61に出力する。可変係数フィルタ61においては、主波成分除去回路64により取得されたマルチパス成分の遅延時間に対応するタップに、マルチパス成分の振幅と位相に応じた係数が設定され、フィルタリングによりマルチパス成分を除去することが行われる。   The main wave component removal circuit 64 removes the main wave component from the time domain impulse response calculated by the IFFT circuit 63, leaves only the multipath component, and outputs a multipath component signal to the variable coefficient filter 61. In the variable coefficient filter 61, a coefficient corresponding to the amplitude and phase of the multipath component is set in the tap corresponding to the delay time of the multipath component acquired by the main wave component removal circuit 64, and the multipath component is filtered out. Removing is done.

図7は、図6の可変係数フィルタ61の構成例を示す図である。   FIG. 7 is a diagram illustrating a configuration example of the variable coefficient filter 61 of FIG.

図7に示されるように、可変係数フィルタ61は、可変係数FIRフィルタ71と可変係数IIRフィルタ72から構成される。図示せぬ係数更新回路なども可変係数フィルタ61には設けられる。OFDM時間域信号は可変係数FIRフィルタ71に入力される。   As shown in FIG. 7, the variable coefficient filter 61 includes a variable coefficient FIR filter 71 and a variable coefficient IIR filter 72. A coefficient update circuit (not shown) is also provided in the variable coefficient filter 61. The OFDM time domain signal is input to the variable coefficient FIR filter 71.

可変係数FIRフィルタ71は、図示せぬ係数更新回路により生成された係数を用いてフィルタリングを行うことによって、主波よりも早く到来するマルチパス(以下、プリエコーという)成分を除去もしくは抑圧する。   The variable coefficient FIR filter 71 removes or suppresses a multipath (hereinafter referred to as pre-echo) component that arrives earlier than the main wave by performing filtering using a coefficient generated by a coefficient update circuit (not shown).

可変係数FIRフィルタ71は、プリエコー成分を除去もしくは抑圧したOFDM時間域信号であるプリエコー等化後信号を可変係数IIRフィルタ72に出力する。プリエコー成分を完全に除去することは難しいことから、プリエコー成分を除去した信号だけでなく、プリエコー成分を抑圧した信号もプリエコー等化後信号とされる。   The variable coefficient FIR filter 71 outputs a pre-echo equalized signal, which is an OFDM time domain signal with the pre-echo component removed or suppressed, to the variable coefficient IIR filter 72. Since it is difficult to completely remove the pre-echo component, not only the signal from which the pre-echo component has been removed but also the signal in which the pre-echo component has been suppressed is regarded as a signal after pre-echo equalization.

図7に示されるように、可変係数IIRフィルタ72は、可変係数FIRフィルタ81と減算回路82から構成される。可変係数FIRフィルタ71から供給されたプリエコー等化後信号は減算回路82に入力される。   As shown in FIG. 7, the variable coefficient IIR filter 72 includes a variable coefficient FIR filter 81 and a subtraction circuit 82. The pre-echo equalized signal supplied from the variable coefficient FIR filter 71 is input to the subtraction circuit 82.

可変係数FIRフィルタ81は、減算回路82から出力された信号に対して、図示せぬ係数更新回路により生成された係数を用いてフィルタリングを施し、フィルタリングを施すことによって得られた信号を減算回路82に出力する。   The variable coefficient FIR filter 81 filters the signal output from the subtraction circuit 82 using a coefficient generated by a coefficient update circuit (not shown), and subtracts the signal obtained by performing the filtering. Output to.

減算回路82は、プリエコー等化後信号から、可変係数FIRフィルタ81から供給された信号を減算することによって、主波よりも遅く到来するマルチパス(以下、ポストエコーと呼ぶ)成分を除去し、ポストエコー成分を除去して得られた信号である等化時間域信号を出力する。減算回路82から出力された等化時間域信号は、可変係数FIRフィルタ81に入力されるとともに、FFT回路16に入力される。   The subtracting circuit 82 subtracts the signal supplied from the variable coefficient FIR filter 81 from the pre-echo equalized signal to remove a multipath (hereinafter referred to as post-echo) component that arrives later than the main wave, An equalized time domain signal which is a signal obtained by removing the post-echo component is output. The equalization time domain signal output from the subtraction circuit 82 is input to the variable coefficient FIR filter 81 and input to the FFT circuit 16.

図5の適応等化フィルタ51も、このような可変係数フィルタ61の構成と同様の構成を有する。   The adaptive equalization filter 51 in FIG. 5 also has a configuration similar to that of the variable coefficient filter 61.

図4のOFDM受信装置2、図5のOFDM受信装置3のように、マルチパス成分を時間域で除去する装置には可変係数FIRフィルタが設けられており、この可変係数FIRフィルタの係数を制御することによってマルチパス成分を除去するようになされている。   A device that removes multipath components in the time domain, such as the OFDM receiver 2 in FIG. 4 and the OFDM receiver 3 in FIG. 5, is provided with a variable coefficient FIR filter, and controls the coefficient of the variable coefficient FIR filter. By doing so, the multipath component is removed.

従って、係数が適切でないと、マルチパス成分を除去しきれないことに加えて、実際に存在するマルチパスの遅延時間の整数倍の時間を遅延時間として有するマルチパス成分を加えてしまうことになる。このことは、ドップラーなどによる変動に係数の更新が追従しきれない場合などにおいて特に顕著になる。   Therefore, if the coefficient is not appropriate, the multipath component cannot be completely removed, and a multipath component having a time that is an integral multiple of the delay time of the existing multipath is added. . This becomes particularly remarkable when the update of the coefficient cannot follow the fluctuation due to Doppler or the like.

OFDM周波数域信号からSP信号を抽出し、SP信号に基づいて伝送路特性を推定することが行われているから、以上のようなアルゴリズムは、遅延プロファイルを適用したアルゴリズムとなる。   Since the SP signal is extracted from the OFDM frequency band signal and the transmission path characteristic is estimated based on the SP signal, the above algorithm is an algorithm to which the delay profile is applied.

一方、遅延プロファイルを適用しない適応アルゴリズムとして、平均2乗誤差(MSE(Mean Square Error))を最小にする最小平均2乗(LMS(Least Mean Square))アルゴリズムが知られている。LMSアルゴリズムは、既知の参照信号を用いる方法であり、適応性能の良さ、計算量の少なさなどの特徴から、最も広く用いられている。   On the other hand, a least mean square (LMS) algorithm that minimizes a mean square error (MSE (Mean Square Error)) is known as an adaptive algorithm that does not apply a delay profile. The LMS algorithm is a method using a known reference signal, and is most widely used because of features such as good adaptive performance and low calculation amount.

図8は、LMSアルゴリズムを適用した回路構成の例を示す図である。   FIG. 8 is a diagram illustrating an example of a circuit configuration to which the LMS algorithm is applied.

図8の回路は、可変係数FIRフィルタ91と係数算出回路92から構成される。入力信号をx[k]とすると、LMSアルゴリズムは、入力信号x[k]を可変係数FIRフィルタ91においてフィルタリングすることで所望信号d[k]を再生することを目的としている。   The circuit in FIG. 8 includes a variable coefficient FIR filter 91 and a coefficient calculation circuit 92. When the input signal is x [k], the LMS algorithm aims to reproduce the desired signal d [k] by filtering the input signal x [k] in the variable coefficient FIR filter 91.

可変係数FIRフィルタ91は、入力信号x[k]に対して、係数算出回路92により算出された係数を用いてフィルタリングを施し、フィルタリングを施すことによって得られた信号を出力信号y[k]として出力する。出力信号y[k]は、外部に出力されるとともに、係数算出回路92に入力される。   The variable coefficient FIR filter 91 filters the input signal x [k] using the coefficient calculated by the coefficient calculation circuit 92, and uses the signal obtained by the filtering as the output signal y [k]. Output. The output signal y [k] is output to the outside and input to the coefficient calculation circuit 92.

係数算出回路92は、LMSアルゴリズムを用いて係数を算出し、算出した係数を可変係数FIRフィルタ91に出力する。係数算出回路92には入力信号x[k]も入力される。   The coefficient calculation circuit 92 calculates a coefficient using the LMS algorithm, and outputs the calculated coefficient to the variable coefficient FIR filter 91. An input signal x [k] is also input to the coefficient calculation circuit 92.

図8の例においては、係数算出回路92は、減算回路101、乗算回路102、乗算回路103、積分回路104、およびシフトレジスタ105から構成される。   In the example of FIG. 8, the coefficient calculation circuit 92 includes a subtraction circuit 101, a multiplication circuit 102, a multiplication circuit 103, an integration circuit 104, and a shift register 105.

減算回路101は、可変係数FIRフィルタ91の出力である出力信号y[k]から所望信号d[k]を減算し、誤差信号e[k]を生成する。所望信号d[k]は既知の信号であり、LMSアルゴリズムは、このように既知信号がある場合に適用可能なアルゴリズムである。   The subtraction circuit 101 subtracts the desired signal d [k] from the output signal y [k] that is the output of the variable coefficient FIR filter 91 to generate an error signal e [k]. The desired signal d [k] is a known signal, and the LMS algorithm is an algorithm applicable when there is such a known signal.

乗算回路102は複数の乗算器からなり、それぞれの乗算器において、誤差信号e[k]と、シフトレジスタ105のそれぞれの遅延素子において入力信号x[k]を遅延させた信号x[k−i]を乗算する。乗算回路102は、それぞれの乗算器の乗算結果であるサンプル相関値を乗算回路103に出力する。   The multiplier circuit 102 includes a plurality of multipliers. In each multiplier, an error signal e [k] and a signal x [k−i] obtained by delaying the input signal x [k] in each delay element of the shift register 105. ]. The multiplication circuit 102 outputs a sample correlation value, which is a multiplication result of each multiplier, to the multiplication circuit 103.

乗算回路103は複数の乗算器からなり、それぞれの乗算器において、乗算回路102により算出されたサンプル相関値にステップサイズμを乗算し、乗算結果を積分回路104に出力する。   The multiplier circuit 103 includes a plurality of multipliers. In each multiplier, the sample correlation value calculated by the multiplier circuit 102 is multiplied by the step size μ, and the multiplication result is output to the integration circuit 104.

積分回路104は複数の積分器からなり、それぞれの積分器において、乗算回路103の乗算結果を積分することによって係数を生成する。積分回路104においては、例えば、誤差信号e[k]と入力信号x[k]の相関を表すサンプル相関値を打ち消すような係数が生成される。積分回路104は、生成した係数を可変係数FIRフィルタ91の各タップに設定する。   The integration circuit 104 is composed of a plurality of integrators, and in each integrator, a coefficient is generated by integrating the multiplication result of the multiplication circuit 103. In the integration circuit 104, for example, a coefficient that cancels a sample correlation value representing the correlation between the error signal e [k] and the input signal x [k] is generated. The integration circuit 104 sets the generated coefficient to each tap of the variable coefficient FIR filter 91.

係数算出回路92において行われる以上の処理を式で表すと以下のようになる。下式(1)のγj[k]は可変係数FIRフィルタ91の各タップに設定された係数を表す。

Figure 0004780161
Figure 0004780161
Figure 0004780161
The above processing performed in the coefficient calculation circuit 92 is expressed as follows. In the following equation (1), γj [k] represents a coefficient set for each tap of the variable coefficient FIR filter 91.
Figure 0004780161
Figure 0004780161
Figure 0004780161

以上のようなLMSアルゴリズムのバリエーションとして、係数の発散を抑えること等を目的として、積分回路104で積分処理を行う際に、Leak成分を含んだ形でそれを行うようにするアルゴリズムであるLeaky-LMSアルゴリズムも知られている。Leaky-LMSアルゴリズムは、パラメータλを用いて下式(4)のように表される。

Figure 0004780161
As a variation of the LMS algorithm as described above, Leaky- is an algorithm for performing integration processing in the form including a Leak component when performing integration processing in the integration circuit 104 for the purpose of suppressing coefficient divergence or the like. The LMS algorithm is also known. The Leaky-LMS algorithm is expressed by the following equation (4) using the parameter λ.
Figure 0004780161

また、追従性能を良くすることを目的として、誤差信号に応じてステップサイズμを可変にするアルゴリズムであるVSS(Variable Step Size)-LMSアルゴリズムも知られている。ステップサイズμの更新アルゴリズムとしては、下式(5)、(6)で表されるようなアルゴリズムが知られている。

Figure 0004780161
Figure 0004780161
For the purpose of improving the tracking performance, a VSS (Variable Step Size) -LMS algorithm, which is an algorithm that makes the step size μ variable according to an error signal, is also known. As an update algorithm for the step size μ, algorithms represented by the following expressions (5) and (6) are known.
Figure 0004780161
Figure 0004780161

以上のように、LMSアルゴリズムを用いた回路においては、誤差信号e[k]と入力信号x[k]のサンプル相関値が求められ、サンプル相関値を打ち消す方向に更新されるから、係数は、最終的に、誤差信号e[k]と入力信号x[k]が無相関となる値に収束することになる。   As described above, in the circuit using the LMS algorithm, the sample correlation value of the error signal e [k] and the input signal x [k] is obtained and updated in the direction to cancel the sample correlation value. Eventually, the error signal e [k] and the input signal x [k] converge to a value that is uncorrelated.

特開2007−6067号公報JP 2007-6067 A

可変係数FIRフィルタの係数の精度が受信性能に大きな影響を与えることから、適応等化フィルタを用いて時間域でマルチパス成分を除去し、等化信号を生成する以上のアルゴリズムは、係数に誤差が生じると受信性能が劣化してしまうという特徴を有している。   Since the accuracy of the coefficient of the variable coefficient FIR filter has a large effect on the reception performance, the algorithm beyond the generation of the equalized signal by removing the multipath component in the time domain using the adaptive equalization filter has an error in the coefficient. If this occurs, the reception performance deteriorates.

また、伝送路の速い変動に対応するためには、伝送路の変動にできる限り速やかに係数も追従させることが好ましいが、一般的に、係数の追従性と安定性はトレードオフの関係にあり、係数の追従性を向上させようとすると安定性が低下してしまう。   Also, in order to cope with fast fluctuations in the transmission path, it is preferable to follow the coefficient as quickly as possible to the fluctuation in the transmission path, but in general, there is a trade-off relationship between the followability and stability of the coefficient. If the coefficient followability is improved, the stability is lowered.

ところで、図6のOFDM受信装置2に採用されているような、遅延プロファイルを推定し、遅延プロファイルを可変係数フィルタ61の係数に適用するアルゴリズムは、受信性能が遅延プロファイルの推定精度に大きく依存しているといった問題を有している。   By the way, the algorithm that estimates the delay profile and applies the delay profile to the coefficient of the variable coefficient filter 61 as employed in the OFDM receiver 2 of FIG. 6 depends greatly on the estimation accuracy of the delay profile. Have the problem of being.

この問題を解決する方法としてLMSアルゴリズムが考えられるが、上述したように、LMSアルゴリズムは既知の信号がある場合にのみ適用可能なアルゴリズムである。   The LMS algorithm can be considered as a method for solving this problem. As described above, the LMS algorithm is an algorithm that can be applied only when there is a known signal.

従って、DVB-TやISDB-Tといった地上デジタル放送規格においては、OFDM時間域信号に既知の信号が含まれていないため、LMSアルゴリズムをそのまま適用することが出来ない。   Therefore, in the terrestrial digital broadcasting standards such as DVB-T and ISDB-T, since the OFDM time domain signal does not include a known signal, the LMS algorithm cannot be applied as it is.

本発明はこのような状況に鑑みてなされたものであり、例えば既知の信号が含まれていない場合においても、OFDM信号の復調に用いられる適応等化フィルタの係数を、時間域のOFDM信号から容易に生成することができるようにするものである。   The present invention has been made in view of such a situation.For example, even when a known signal is not included, the coefficient of the adaptive equalization filter used for demodulation of the OFDM signal is calculated from the OFDM signal in the time domain. It can be easily generated.

本発明の一側面の受信装置は、OFDM信号を受信するOFDM信号受信手段と、可変の第1の係数が設定される所定の数のタップを有し、前記OFDM信号受信手段により受信された時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分を除去し、プリエコー等化後信号を生成する第1のフィルタ手段と、前記第1のフィルタ手段により生成された前記プリエコー等化後信号からポストエコー成分の信号を減算し、等化後信号を生成する減算手段と、可変の第2の係数が設定される所定の数のタップを有し、前記減算手段により生成された前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号を生成する第2のフィルタ手段と、前記OFDM信号受信手段により受信された時間域のOFDM信号と、前記第1のフィルタ手段により生成された前記プリエコー等化後信号に基づいて、前記第1と第2の係数を生成する係数生成手段と、前記減算手段により生成された前記等化後信号を対象としてFFT演算を行い、周波数域のOFDM信号を生成するFFT演算手段とを備える。前記係数生成手段には、主波のGIを含む区間の信号を前記第1のフィルタ手段により生成された前記プリエコー等化後信号から抽出する第1の抽出手段と、前記第1の抽出手段により抽出された信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号を生成する第3のフィルタ手段と、前記プリエコー等化後信号から、前記第3のフィルタ手段により生成された前記ダミー信号を減算し、前記第2の係数の誤差を表す誤差信号を生成する誤差信号生成手段と、主波のGIのコピー元を含む区間の信号を前記プリエコー等化後信号から抽出し、リファレンス信号として出力する第2の抽出手段と、前記誤差信号生成手段により生成された前記誤差信号と、前記第2の抽出手段により抽出された前記リファレンス信号の相関値に基づいて、前記第2の係数を更新するポストエコー用係数更新手段とを設けることができる。 A receiving apparatus according to an aspect of the present invention includes an OFDM signal receiving unit that receives an OFDM signal, and a predetermined number of taps in which a variable first coefficient is set, and the time received by the OFDM signal receiving unit. A first filter means for removing pre-echo components by applying an adaptive filter to the OFDM signal in the region and generating a pre-echo equalized signal; and a post-echo equalization signal generated by the first filter means Subtracting means for subtracting the echo component signal to generate an equalized signal, and a predetermined number of taps in which a variable second coefficient is set, and the equalized signal generated by the subtracting means By applying an adaptive filter to the second filter means for generating the post-echo component signal, the time-domain OFDM signal received by the OFDM signal receiving means, and the first filter means. Based on the pre-echo equalized signal generated by the above, a coefficient generating means for generating the first and second coefficients, and an FFT operation on the equalized signal generated by the subtracting means, FFT calculation means for generating an OFDM signal in the frequency domain. The coefficient generation means includes a first extraction means for extracting a signal in a section including a GI of the main wave from the pre-echo equalized signal generated by the first filter means, and the first extraction means. From the pre-echo equalization signal, third filter means for generating a dummy signal of a post-echo component by applying an adaptive filter to the extracted signal using the same coefficient as the second coefficient, An error signal generating means for subtracting the dummy signal generated by the third filter means to generate an error signal representing an error of the second coefficient; and a signal in a section including a copy source of the main wave GI. A second extraction unit that extracts the pre-echo equalized signal and outputs it as a reference signal; the error signal generated by the error signal generation unit; and the second extraction unit Post echo coefficient updating means for updating the second coefficient based on the correlation value of the reference signal that has been output can be provided.

前記係数生成手段には、主波のGIのコピー元を含む区間の信号を前記時間域のOFDM信号から抽出し、リファレンス信号として出力する第3の抽出手段と、前記第3の抽出手段により抽出された前記リファレンス信号と、前記プリエコー等化後信号のうちの、主波のGIを含む区間の信号との相関値に基づいて、前記第1の係数を更新するプリエコー用係数更新手段とをさらに設けることができる。   The coefficient generation means extracts a signal in a section including the GI copy source of the main wave from the time-domain OFDM signal and outputs it as a reference signal, and extracts by the third extraction means Pre-echo coefficient updating means for updating the first coefficient based on a correlation value between the reference signal and the pre-echo equalized signal in the section including the main wave GI. Can be provided.

本発明の一側面の受信方法またはプログラムは、OFDM信号を受信し、可変の第1の係数が設定される所定の数のタップを有し、受信した時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分を除去し、プリエコー等化後信号を生成し、生成した前記プリエコー等化後信号からポストエコー成分の信号を減算し、等化後信号を生成し、可変の第2の係数が設定される所定の数のタップを有し、生成した前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号を生成し、受信した時間域のOFDM信号と前記プリエコー等化後信号に基づいて、前記第1と第2の係数を生成し、生成した前記等化後信号を対象としてFFT演算を行い、周波数域のOFDM信号を生成し、主波のGIを含む区間の信号を前記プリエコー等化後信号から抽出し、抽出した信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号を生成し、前記プリエコー等化後信号から前記ダミー信号を減算し、前記第2の係数の誤差を表す誤差信号を生成し、主波のGIのコピー元を含む区間の信号を前記プリエコー等化後信号から抽出し、リファレンス信号として出力し、前記誤差信号と前記リファレンス信号の相関値に基づいて、前記第2の係数を更新するステップを含む。 A receiving method or program according to one aspect of the present invention receives an OFDM signal, has a predetermined number of taps in which a variable first coefficient is set, and applies an adaptive filter to the received time-domain OFDM signal To remove the pre-echo component, generate a pre-echo equalized signal, subtract the post-echo component signal from the generated pre-echo equalized signal, generate an equalized signal, and set a variable second coefficient The post-echo component signal is generated by applying an adaptive filter to the generated post-equalization signal, and the received time-domain OFDM signal and the pre-echo equalization signal Based on the above, the first and second coefficients are generated, an FFT operation is performed on the generated equalized signal, an OFDM signal in the frequency domain is generated, and a signal in a section including the GI of the main wave is generated. Pre-echo equalization A dummy signal of a post-echo component is generated by applying an adaptive filter to the extracted signal using the same coefficient as the second coefficient, and the dummy signal is generated from the pre-echo equalized signal. Is generated, an error signal representing the error of the second coefficient is generated, a signal in a section including the copy source of the main wave GI is extracted from the pre-echo equalized signal, output as a reference signal, and the error Updating the second coefficient based on a correlation value between the signal and the reference signal .

本発明の一側面においては、OFDM信号が受信され、可変の第1の係数が設定される所定の数のタップを有し、受信された時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分が除去され、プリエコー等化後信号が生成される。また、生成された前記プリエコー等化後信号からポストエコー成分の信号が減算し、等化後信号が生成される。可変の第2の係数が設定される所定の数のタップを有し、生成した前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号が生成され、受信した時間域のOFDM信号と前記プリエコー等化後信号に基づいて、前記第1と第2の係数が生成され、生成された前記等化後信号を対象としてFFT演算が行われ、周波数域のOFDM信号が生成される。また、主波のGIを含む区間の信号が前記プリエコー等化後信号から抽出され、抽出された信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号が生成され、前記プリエコー等化後信号から前記ダミー信号が減算され、前記第2の係数の誤差を表す誤差信号が生成され、主波のGIのコピー元を含む区間の信号が前記プリエコー等化後信号から抽出され、リファレンス信号として出力され、前記誤差信号と前記リファレンス信号の相関値に基づいて、前記第2の係数が更新される。 In one aspect of the present invention, a pre-echo component is received by receiving an OFDM signal, having a predetermined number of taps for which a variable first coefficient is set, and applying an adaptive filter to the received time-domain OFDM signal Are removed, and a signal after pre-echo equalization is generated. In addition, a post-echo component signal is subtracted from the generated pre-echo equalized signal to generate an equalized signal. The post-echo component signal is generated by applying an adaptive filter to the generated equalized signal having a predetermined number of taps in which a variable second coefficient is set, and the received time domain OFDM Based on the signal and the pre-echo equalized signal, the first and second coefficients are generated, and an FFT operation is performed on the generated equalized signal to generate a frequency-domain OFDM signal. . Further, a signal in a section including the main wave GI is extracted from the pre-echo equalized signal, and an adaptive filter is applied to the extracted signal using the same coefficient as the second coefficient, thereby performing post-echo. A component dummy signal is generated, the dummy signal is subtracted from the pre-echo equalized signal, an error signal representing the error of the second coefficient is generated, and a signal in a section including the copy source of the main wave GI is obtained. Extracted from the pre-echo equalized signal and output as a reference signal, and the second coefficient is updated based on the correlation value between the error signal and the reference signal.

本発明の一側面によれば、OFDM信号の復調に用いられる適応等化フィルタの係数を、時間域のOFDM信号から容易に生成することができる。   According to one aspect of the present invention, coefficients of an adaptive equalization filter used for demodulation of an OFDM signal can be easily generated from a time-domain OFDM signal.

図9は、本発明の一実施形態に係るOFDM受信装置の構成例を示す図である。   FIG. 9 is a diagram illustrating a configuration example of an OFDM receiving apparatus according to an embodiment of the present invention.

図9に示されるように、OFDM受信装置201は、受信アンテナ211、チューナ212、BPF213、A/D変換回路214、直交復調回路215、適応等化フィルタ231、FFT回路216、SP利用等化回路217、および誤り訂正回路218から構成される。   As shown in FIG. 9, the OFDM receiving apparatus 201 includes a receiving antenna 211, a tuner 212, a BPF 213, an A / D conversion circuit 214, an orthogonal demodulation circuit 215, an adaptive equalization filter 231, an FFT circuit 216, and an SP utilization equalization circuit. 217 and an error correction circuit 218.

受信アンテナ211は、放送局から放送された放送波を受信し、RF信号をチューナ212に出力する。   The reception antenna 211 receives a broadcast wave broadcast from a broadcast station and outputs an RF signal to the tuner 212.

チューナ212は、乗算回路221と局部発振器222からなり、受信アンテナ211において受信されたRF信号をIF信号に周波数変換し、IF信号をBPF213に出力する。   The tuner 212 includes a multiplication circuit 221 and a local oscillator 222, converts the frequency of the RF signal received by the reception antenna 211 into an IF signal, and outputs the IF signal to the BPF 213.

BPF213は、チューナ212から供給されたIF信号に対してフィルタリングを施し、フィルタリングを施すことによって得られた信号をA/D変換回路214に出力する。   The BPF 213 performs filtering on the IF signal supplied from the tuner 212 and outputs a signal obtained by performing the filtering to the A / D conversion circuit 214.

A/D変換回路214は、BPF213から供給された信号に対してA/D変換を施し、デジタルのIF信号を直交復調回路215に出力する。   The A / D conversion circuit 214 performs A / D conversion on the signal supplied from the BPF 213 and outputs a digital IF signal to the quadrature demodulation circuit 215.

直交復調回路215は、所定の周波数(搬送波周波数)のキャリア信号を用いて直交復調を行うことによって、A/D変換回路214から供給されたIF信号からベースバンドのOFDM信号を取得する。直交復調回路215は、時間領域OFDM信号を適応等化フィルタ231に出力する。   The orthogonal demodulation circuit 215 obtains a baseband OFDM signal from the IF signal supplied from the A / D conversion circuit 214 by performing orthogonal demodulation using a carrier signal having a predetermined frequency (carrier frequency). The orthogonal demodulation circuit 215 outputs the time domain OFDM signal to the adaptive equalization filter 231.

適応等化フィルタ231は、可変係数FIRフィルタ241,242、減算回路243、およびフィルタ係数生成回路244から構成される。直交復調回路215から出力されたOFDM時間域信号は可変係数FIRフィルタ241とフィルタ係数生成回路244に入力される。   The adaptive equalization filter 231 includes variable coefficient FIR filters 241 and 242, a subtraction circuit 243, and a filter coefficient generation circuit 244. The OFDM time domain signal output from the orthogonal demodulation circuit 215 is input to the variable coefficient FIR filter 241 and the filter coefficient generation circuit 244.

なお、OFDM受信装置201が想定するプロファイルが例えばポストエコーのみである場合、可変係数FIRフィルタ241が設けられないようにしてもよい。   Note that when the profile assumed by the OFDM receiver 201 is only post-echo, for example, the variable coefficient FIR filter 241 may not be provided.

可変係数FIRフィルタ241は、直交復調回路215から供給されたOFDM時間域信号に対して、フィルタ係数生成回路244により生成されたプリエコー等化用の係数であるプリ用係数を用いてフィルタリングを施し、OFDM時間域信号に含まれるプリエコー成分の除去もしくは抑圧を行う。可変係数FIRフィルタ241は、プリエコー等化後信号を減算回路243とフィルタ係数生成回路244に出力する。   The variable coefficient FIR filter 241 performs filtering on the OFDM time domain signal supplied from the orthogonal demodulation circuit 215 using a pre-coefficient that is a pre-echo equalization coefficient generated by the filter coefficient generation circuit 244, Remove or suppress the pre-echo component contained in the OFDM time domain signal. The variable coefficient FIR filter 241 outputs the pre-echo equalized signal to the subtraction circuit 243 and the filter coefficient generation circuit 244.

可変係数FIRフィルタ242は、減算回路243から供給されたOFDM時間域信号に対して、フィルタ係数生成回路244により生成されたポストエコー等化用の係数であるポスト用係数を用いてフィルタリングを施す。可変係数FIRフィルタ242は、フィルタリングを施すことによって得られたポストエコー成分の信号を減算回路243に出力する。   The variable coefficient FIR filter 242 filters the OFDM time domain signal supplied from the subtraction circuit 243 using a post coefficient that is a post-echo equalization coefficient generated by the filter coefficient generation circuit 244. The variable coefficient FIR filter 242 outputs a post-echo component signal obtained by filtering to the subtraction circuit 243.

減算回路243は、プリエコー等化後信号から、可変係数FIRフィルタ242から供給された信号を減算することによって、プリエコー等化後信号に含まれるポストエコー成分を除去し、ポストエコー成分を除去したOFDM時間域信号を出力する。減算回路243から出力された信号はFFT回路216に入力されると同時に、次の時刻のポストエコー成分の除去に用いられる信号を生成するために可変係数FIRフィルタ242にも入力される。   The subtraction circuit 243 subtracts the signal supplied from the variable coefficient FIR filter 242 from the pre-echo equalized signal to remove the post-echo component included in the pre-echo equalized signal and remove the post-echo component OFDM Output time domain signal. The signal output from the subtraction circuit 243 is input to the FFT circuit 216 and simultaneously input to the variable coefficient FIR filter 242 in order to generate a signal used to remove the post-echo component at the next time.

フィルタ係数生成回路244は、直交復調回路215から供給されたプリエコー除去前のOFDM時間域信号と、可変係数FIRフィルタ241から供給されたプリエコー等化後信号に基づいてプリ用係数とポスト用係数を生成する。フィルタ係数生成回路244は、生成したプリ用係数を可変係数FIRフィルタ241に出力し、ポスト用係数を可変係数FIRフィルタ242に出力する。フィルタ係数生成回路244の詳細については後述する。   The filter coefficient generation circuit 244 generates pre-coefficients and post-coefficients based on the pre-echo removal OFDM time domain signal supplied from the quadrature demodulation circuit 215 and the pre-echo equalization signal supplied from the variable coefficient FIR filter 241. Generate. The filter coefficient generation circuit 244 outputs the generated pre coefficient to the variable coefficient FIR filter 241 and outputs the post coefficient to the variable coefficient FIR filter 242. Details of the filter coefficient generation circuit 244 will be described later.

FFT回路216は、シンボル同期信号に従って、1つのOFDMシンボルの信号からGIの範囲の信号を除くことによって有効シンボル長の範囲の信号を抜き出し、抜き出したOFDM時間域信号に対してFFT演算を行う。FFT回路216は、FFT演算を行うことによって得られたOFDM周波数域信号をSP利用等化回路217に出力する。   The FFT circuit 216 extracts an effective symbol length range signal by excluding a signal in the GI range from one OFDM symbol signal in accordance with the symbol synchronization signal, and performs an FFT operation on the extracted OFDM time domain signal. The FFT circuit 216 outputs the OFDM frequency band signal obtained by performing the FFT operation to the SP use equalization circuit 217.

SP利用等化回路217は、SP信号を用いて全てのサブキャリアの伝送路特性を算出し、算出した伝送路特性に基づいて、OFDM周波数域信号の伝送路による歪みを補償する。SP利用等化回路217は、伝送路による歪みを補償して得られた信号を等化信号として誤り訂正回路218に出力する。   The SP utilization equalization circuit 217 calculates the transmission path characteristics of all subcarriers using the SP signal, and compensates for distortion of the OFDM frequency band signal due to the transmission path based on the calculated transmission path characteristics. The SP utilization equalization circuit 217 outputs a signal obtained by compensating for distortion due to the transmission path to the error correction circuit 218 as an equalization signal.

誤り訂正回路218は、送信側でインタリーブされている信号に対してデインタリーブ処理を施し、さらに、デンパンクチャ、ビタビ復号、拡散信号除去、RS復号などの処理を施す。誤り訂正回路218は、各種の処理を施すことによって得られたデータを復号データとして後段の回路に出力する。   The error correction circuit 218 performs deinterleaving processing on the signal interleaved on the transmission side, and further performs processing such as puncture, Viterbi decoding, spread signal removal, and RS decoding. The error correction circuit 218 outputs data obtained by performing various kinds of processing to the subsequent circuit as decoded data.

図9の例においては、適応等化フィルタ231のみがFFT回路216の前段に設けられるものとしたが、適応等化フィルタを備え、マルチパス干渉を除去する除去回路が図5に示されるようにして設けられるようにしてもよい。   In the example of FIG. 9, only the adaptive equalization filter 231 is provided in front of the FFT circuit 216. However, a removal circuit that includes an adaptive equalization filter and removes multipath interference is shown in FIG. May be provided.

図10は、図9の適応等化フィルタ231の構成例を示す図である。図9に示される構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。   FIG. 10 is a diagram illustrating a configuration example of the adaptive equalization filter 231 in FIG. The same components as those shown in FIG. 9 are denoted by the same reference numerals. The overlapping description will be omitted as appropriate.

図10に示されるように、適応等化フィルタ231のフィルタ係数生成回路244は、主波位置検出回路251、信号抽出回路252、可変係数FIRフィルタ253、減算回路254、遅延回路255、係数更新回路256、信号抽出回路257、遅延回路258、係数更新回路259、および信号抽出回路260から構成される。直交復調回路215から出力されたOFDM時間域信号は信号抽出回路260に入力され、可変係数FIRフィルタ241から出力されたプリエコー等化後信号は、主波位置検出回路251、信号抽出回路252、減算回路254、信号抽出回路257、および遅延回路258に入力される。   As shown in FIG. 10, the filter coefficient generation circuit 244 of the adaptive equalization filter 231 includes a main wave position detection circuit 251, a signal extraction circuit 252, a variable coefficient FIR filter 253, a subtraction circuit 254, a delay circuit 255, and a coefficient update circuit. 256, a signal extraction circuit 257, a delay circuit 258, a coefficient update circuit 259, and a signal extraction circuit 260. The OFDM time domain signal output from the quadrature demodulation circuit 215 is input to the signal extraction circuit 260, and the pre-echo equalized signal output from the variable coefficient FIR filter 241 is subtracted from the main wave position detection circuit 251, the signal extraction circuit 252, and the subtraction. The data is input to the circuit 254, the signal extraction circuit 257, and the delay circuit 258.

ここで、フィルタ係数生成回路244により行われる係数の生成について、適宜、図11乃至図14を参照して説明する。説明の便宜上、はじめに、ポスト用係数の生成について説明し、その後、プリ用係数の生成について説明する。   Here, generation of coefficients performed by the filter coefficient generation circuit 244 will be described with reference to FIGS. 11 to 14 as appropriate. For convenience of explanation, first, generation of a post coefficient will be described, and then generation of a pre coefficient will be described.

ポスト用係数の生成は、基本的に、主波位置検出回路251、信号抽出回路252、可変係数FIRフィルタ253、減算回路254、遅延回路255、係数更新回路256、および信号抽出回路257により行われる。   Generation of the post coefficient is basically performed by the main wave position detection circuit 251, the signal extraction circuit 252, the variable coefficient FIR filter 253, the subtraction circuit 254, the delay circuit 255, the coefficient update circuit 256, and the signal extraction circuit 257. .

図7を参照して説明したように、ポストエコーを除去する処理はIIRフィルタを用いて行われることが多い。ところが、IIRフィルタのフィードバックの経路上に係数算出処理を行う構成を組み込む場合、局所最適点に陥る可能性があるため、そのことを考慮したケアが必要になる。   As described with reference to FIG. 7, the processing for removing the post-echo is often performed using an IIR filter. However, when a configuration for performing coefficient calculation processing is incorporated on the feedback path of the IIR filter, since there is a possibility of falling into a local optimum point, care in consideration of this is necessary.

図10の構成においては、可変係数FIRフィルタ242とは別に可変係数FIRフィルタ253を用いることで、可変係数FIRフィルタ241から減算回路243を介してFFT回路216に向かうラインをオンラインとすると、オフラインで係数の算出を行うようになされている。以下のような係数算出処理を行う構成は、可変係数FIRフィルタと減算回路で構成される可変係数IIRフィルタ中に組み込むことも可能である。   In the configuration of FIG. 10, by using the variable coefficient FIR filter 253 in addition to the variable coefficient FIR filter 242, when the line from the variable coefficient FIR filter 241 to the FFT circuit 216 via the subtraction circuit 243 is brought online, the line is offline. A coefficient is calculated. The configuration for performing the coefficient calculation processing as described below can be incorporated into a variable coefficient IIR filter including a variable coefficient FIR filter and a subtraction circuit.

主波位置検出回路251は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号から、主波のGIの開始位置などの、基準となる主波の所定の位置(時刻)を検出する。主波位置検出回路251の構成と位置の検出については図17、図18を参照して後述する。主波位置検出回路251は、検出した位置を表す信号を信号抽出回路252、信号抽出回路257、および信号抽出回路260に出力する。   The main wave position detection circuit 251 detects a predetermined position (time) of the reference main wave, such as the start position of the main wave GI, from the pre-echo equalized signal supplied from the variable coefficient FIR filter 241. The configuration and position detection of the main wave position detection circuit 251 will be described later with reference to FIGS. Main wave position detection circuit 251 outputs a signal representing the detected position to signal extraction circuit 252, signal extraction circuit 257, and signal extraction circuit 260.

信号抽出回路252は、主波位置検出回路251により検出された位置に従って、可変係数FIRフィルタ241から供給されたプリエコー等化後信号から、主波のGIを含む区間の信号を抽出する。信号抽出回路252は、抽出した主波のGIを含む区間の信号を可変係数FIRフィルタ253に出力する。   The signal extraction circuit 252 extracts a signal in a section including the main wave GI from the pre-echo equalized signal supplied from the variable coefficient FIR filter 241 in accordance with the position detected by the main wave position detection circuit 251. The signal extraction circuit 252 outputs the extracted signal of the section including the main wave GI to the variable coefficient FIR filter 253.

図11は、各部において生成される信号の例を示す図である。   FIG. 11 is a diagram illustrating an example of signals generated in each unit.

図11の最上段に示される信号S1は、2波環境において得られる初期状態(ポスト用係数の生成が行われていない状態)のプリエコー等化後信号である。プリエコー等化後信号S1には、主波成分とポストエコー成分が含まれる。プリエコー等化後信号S1の上側の帯は主波を表し、下側の帯はポストエコーを表す。 The signal S 1 shown at the top of FIG. 11 is a signal after pre-echo equalization in an initial state (a state where no post coefficient is generated) obtained in a two-wave environment. The pre-echo equalized signal S 1 includes a main wave component and a post-echo component. The upper band of the pre-echo equalized signal S 1 represents the main wave, and the lower band represents the post-echo.

図11において、主波を表す帯の幅よりポストエコーを表す帯の幅の方が狭いことは、ポストエコーの振幅が主波の振幅より小さいことを表す。図11の横方向は時間方向を表す。この例においては、矢印A1から矢印A2の間隔に相当する時間だけ遅延が生じている。図11において矢印で区間を示す1つのOFDMシンボルに注目すると、主波で伝送される注目するOFDMシンボルの開始位置は矢印A1の位置となり、ポストエコーで伝送される注目するOFDMシンボルの開始位置は矢印A2の位置となる。 In FIG. 11, the fact that the width of the band representing the post echo is narrower than the width of the band representing the main wave indicates that the amplitude of the post echo is smaller than the amplitude of the main wave. The horizontal direction in FIG. 11 represents the time direction. In this example, a delay occurs for a time corresponding to the interval from the arrow A 1 to the arrow A 2 . Focusing on one OFDM symbol indicating a section by an arrow in FIG. 11, the start position of the OFDM symbol of interest transmitted by the main wave becomes the position of the arrow A 1, the start position of the OFDM symbol of interest transmitted by the post-echo Is the position of arrow A 2 .

図11の上から2段目に示される信号S2は、信号抽出回路252においてプリエコー等化後信号S1から抽出される主波のGIを含む区間W1の信号に、0が所定の数だけ加えられることによって得られた信号である。区間W1の系列に0を加えることは例えば信号抽出回路252において行われる。この信号S2が、信号抽出回路252から可変係数FIRフィルタ253に供給される。0を加えることによって、信号S2は、時間軸上でGI長よりも長い信号になる。 In the signal S 2 shown in the second stage from the top in FIG. 11, the signal extraction circuit 252 has a predetermined number of 0s in the signal in the section W 1 including the main wave GI extracted from the pre-echo equalized signal S 1. It is a signal obtained by adding only. For example, the signal extraction circuit 252 adds 0 to the series of the interval W 1 . This signal S 2 is supplied from the signal extraction circuit 252 to the variable coefficient FIR filter 253. By adding 0, signal S 2 will longer signal than GI length on the time axis.

図10の説明に戻り、可変係数FIRフィルタ253は、信号抽出回路252から供給された信号に対してフィルタリングを施す。初期状態においては、係数更新回路256により生成された所定の係数がフィルタリングに用いられる。可変係数FIRフィルタ253は、フィルタリングを施すことによって得られた信号をマルチパスダミー信号として減算回路254に出力する。   Returning to the description of FIG. 10, the variable coefficient FIR filter 253 performs filtering on the signal supplied from the signal extraction circuit 252. In the initial state, a predetermined coefficient generated by the coefficient update circuit 256 is used for filtering. The variable coefficient FIR filter 253 outputs a signal obtained by performing filtering to the subtraction circuit 254 as a multipath dummy signal.

図11の上から3段目に示される信号S3は、可変係数FIRフィルタ253により生成されたマルチパスダミー信号である。図11に示されるように、マルチパスダミー信号S3は、時間方向に位置を順次ずらした信号S2に対して、それぞれの位置に対応するタップの係数を乗算することによって振幅と位相を変換し、振幅と位相を変換して得られた信号を足し合わせた信号として表される。 A signal S 3 shown in the third row from the top in FIG. 11 is a multipath dummy signal generated by the variable coefficient FIR filter 253. As shown in FIG. 11, the multipath dummy signal S 3 is converted in amplitude and phase by multiplying the signal S 2 whose position is sequentially shifted in the time direction by the coefficient of the tap corresponding to each position. The signal obtained by converting the amplitude and phase is expressed as a signal obtained by adding the signals.

図11の「タップ0出力」として示される信号は、可変係数FIRフィルタ253のタップ番号0のタップから出力された信号を表し、「タップ1出力」として示される信号は可変係数FIRフィルタ253のタップ番号1のタップから出力された信号を表す。図8に示される可変係数FIRフィルタ91の構成と同様の構成を可変係数FIRフィルタ253も有する。1つの遅延素子と1つの乗算器のセットを1タップとすると、図8の左側のタップから順に、タップ番号0のタップ、タップ番号1のタップ1、タップ番号2のタップ、・・・となる。   The signal shown as “tap 0 output” in FIG. 11 represents the signal output from the tap of tap number 0 of the variable coefficient FIR filter 253, and the signal shown as “tap 1 output” is the tap of the variable coefficient FIR filter 253. The signal output from the tap of number 1 is represented. The variable coefficient FIR filter 253 has the same configuration as that of the variable coefficient FIR filter 91 shown in FIG. If a set of one delay element and one multiplier is one tap, the tap number 0, the tap number 1, the tap number 2, the tap number 2, and so on in order from the left tap in FIG. .

このような形で表されるマルチパスダミー信号S3が、可変係数FIRフィルタ253から減算回路254に供給される。 The multipath dummy signal S 3 expressed in this way is supplied from the variable coefficient FIR filter 253 to the subtraction circuit 254.

減算回路254は、プリエコー等化後信号からマルチパスダミー信号を減算し、誤差信号を生成する。減算回路254は、生成した誤差信号を遅延回路255に出力する。   The subtracting circuit 254 subtracts the multipath dummy signal from the pre-echo equalized signal to generate an error signal. The subtraction circuit 254 outputs the generated error signal to the delay circuit 255.

図11の上から4段目に示される信号S4は、プリエコー等化後信号S1のうちの1OFDMシンボルの範囲分の信号から、マルチパスダミー信号S3を減算して得られた誤差信号を表す。誤差信号S4は、主に、項d0乃至d2の3つの信号成分から構成される。 The signal S 4 shown in the fourth stage from the top in FIG. 11 is an error signal obtained by subtracting the multipath dummy signal S 3 from the signal for the range of 1 OFDM symbol in the pre-echo equalized signal S 1. Represents. Error signal S 4 is mainly composed of three signal components of claim d0 to d2.

項0は、プリエコー等化後信号S1からポストエコーのGIを除いた項である。 The term 0 is a term obtained by removing the post-echo GI from the post-echo equalization signal S 1 .

項d1は、マルチパス(ポストエコー)がないタップの係数が非0である場合に発生する、主波のGIとポストエコー成分を含む項である。   The term d1 is a term including a main wave GI and a post-echo component generated when the coefficient of the tap having no multipath (post-echo) is non-zero.

ここで、マルチパスがあるタップとは、マルチパスの遅延時間に相当する時間だけFIRフィルタの遅延素子において遅延させた信号に対して係数の乗算を行うタップのことである。マルチパスがないタップは、FIRフィルタのタップのうち、マルチパスがあるタップ以外のタップとなる。   Here, a tap having a multipath is a tap for multiplying a signal delayed in a delay element of the FIR filter by a time corresponding to a multipath delay time. A tap without a multipath is a tap other than a tap with a multipath among taps of the FIR filter.

項d2は、マルチパスがあるタップ係数と、実際のマルチパスの振幅と位相に応じた最適な係数に差があった場合に、その係数の差と、主波のGIを乗算して得られる項である。この項d2が含まれるから、誤差信号S4は、マルチパスがあるタップの係数と、実際のマルチパスの振幅と位相に応じた最適な係数の差を表す信号となる。 The term d2 is obtained by multiplying the difference between the tap coefficient having a multipath and the optimum coefficient corresponding to the actual multipath amplitude and phase by the difference between the coefficient and the GI of the main wave. Term. Since contains this section d2, the error signal S 4 is a coefficient of the tap there is multipath, a signal representative of the difference between the actual optimal coefficient corresponding to the amplitude and phase of the multipath.

このような成分を含む誤差信号S4が、減算回路254から遅延回路255に供給される。 The error signal S 4 including such a component is supplied from the subtraction circuit 254 to the delay circuit 255.

遅延回路255は、減算回路254から供給された誤差信号を、主波のOFDMシンボルの開始位置から1サンプル分後の位置を基準として、有効シンボル長より1サンプル分少ない間隔に相当する時間だけ遅延させ、遅延させた誤差信号を係数更新回路256に出力する。遅延の基準となる位置と、1サンプル分に相当する時間は伝送路の特性などに応じて適宜設定される。   The delay circuit 255 delays the error signal supplied from the subtraction circuit 254 by a time corresponding to an interval one sample less than the effective symbol length with reference to a position one sample after the start position of the main OFDM symbol. The delayed error signal is output to the coefficient update circuit 256. The position serving as a reference for delay and the time corresponding to one sample are appropriately set according to the characteristics of the transmission line.

図11の上から5段目に示される信号S5は、遅延回路255において遅延させた誤差信号S4を表す。項d0については、太線で示す項d1と同じ長さの範囲が抜き出されている。信号S5の開始位置は、主波のGIのコピー元の区間の開始位置と一致する。 A signal S 5 shown in the fifth stage from the top in FIG. 11 represents the error signal S 4 delayed in the delay circuit 255. For the term d0, a range having the same length as the term d1 indicated by a bold line is extracted. The start position of the signal S 5 coincides with the start position of the section from which the main wave GI is copied.

一方、可変係数FIRフィルタ241から出力されたプリエコー等化後信号が入力された信号抽出回路257は、主波位置検出回路251により検出された位置に従って、プリエコー等化後信号から、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路257は、遅延回路255が信号を出力するのに合わせて、主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路256に出力する。   On the other hand, the signal extraction circuit 257 to which the pre-echo equalized signal output from the variable coefficient FIR filter 241 is input, from the pre-echo equalized signal according to the position detected by the main wave position detection circuit 251, The signal of the section including the copy source of is extracted. The signal extraction circuit 257 outputs the signal in the section including the copy source of the main wave GI to the coefficient update circuit 256 as a reference signal in accordance with the output of the signal by the delay circuit 255.

図11の上から6段目に示される信号S6は、信号抽出回路257により抽出されたリファレンス信号である。図11の例においては、プリエコー等化後信号S1から、主波のGIのコピー元を含む区間W2の信号が抽出されている。 A signal S 6 shown in the sixth stage from the top in FIG. 11 is a reference signal extracted by the signal extraction circuit 257. In the example of FIG. 11, the signal in the section W 2 including the copy source of the main wave GI is extracted from the post-echo equalization signal S 1 .

係数更新回路256は、遅延回路255から供給された誤差信号と、信号抽出回路257から供給されたリファレンス信号に基づいてポスト用係数を生成し、生成したポスト用係数を可変係数FIRフィルタ242と可変係数FIRフィルタ253に出力する。   The coefficient update circuit 256 generates a post coefficient based on the error signal supplied from the delay circuit 255 and the reference signal supplied from the signal extraction circuit 257, and the generated post coefficient is variable with the variable coefficient FIR filter 242. The coefficient FIR filter 253 is output.

図12は、係数更新回路256の構成例を示す図である。   FIG. 12 is a diagram illustrating a configuration example of the coefficient update circuit 256.

図12に示されるように、係数更新回路256は、セレクタ271、シフトレジスタ272、乗算回路273、積分回路274、乗算回路275、および積分回路276から構成される。遅延回路255から出力された誤差信号は乗算回路273の各乗算器に入力され、信号抽出回路257から出力されたリファレンス信号はセレクタ271に入力される。   As shown in FIG. 12, the coefficient update circuit 256 includes a selector 271, a shift register 272, a multiplier circuit 273, an integrator circuit 274, a multiplier circuit 275, and an integrator circuit 276. The error signal output from the delay circuit 255 is input to each multiplier of the multiplication circuit 273, and the reference signal output from the signal extraction circuit 257 is input to the selector 271.

セレクタ271は、遅延信号と同じ長さになるように、リファレンス信号の後半などに0を所定の数だけ加える。セレクタ271は、0を加えたリファレンス信号をシフトレジスタ272に出力する。   The selector 271 adds a predetermined number of 0s to the second half of the reference signal so as to have the same length as the delay signal. The selector 271 outputs a reference signal added with 0 to the shift register 272.

シフトレジスタ272は複数の遅延素子からなり、それぞれの遅延素子において、セレクタ271から供給されたリファレンス信号を順次遅延させる。それぞれの遅延素子に格納されているデータが、対応するタップの係数の更新に使用される。   The shift register 272 includes a plurality of delay elements, and sequentially delays the reference signal supplied from the selector 271 in each delay element. Data stored in each delay element is used to update the coefficient of the corresponding tap.

乗算回路273は複数の乗算器からなり、それぞれの乗算器において、誤差信号と、シフトレジスタ272のそれぞれの遅延素子で遅延させたリファレンス信号を乗算し、サンプル相関値を算出する。乗算回路273は、算出したサンプル相関値を積分回路274に出力する。   The multiplier circuit 273 is composed of a plurality of multipliers, and each multiplier multiplies the error signal and the reference signal delayed by each delay element of the shift register 272 to calculate a sample correlation value. The multiplication circuit 273 outputs the calculated sample correlation value to the integration circuit 274.

積分回路274は複数の積分器からなり、それぞれの積分器において、リファレンス信号の区間の分だけ、乗算回路273により算出されたサンプル相関値を積分する。積分回路274は、サンプル相関値の積分結果を乗算回路275に出力する。このように積分処理を行うことによって、サンプル相関値の精度を向上させることが可能になる。積分回路274による積分処理は、対象のOFDMシンボルが切り替わる毎にリセットされる。   The integrating circuit 274 includes a plurality of integrators, and each of the integrators integrates the sample correlation value calculated by the multiplying circuit 273 for the reference signal interval. The integration circuit 274 outputs the integration result of the sample correlation value to the multiplication circuit 275. By performing the integration process in this manner, the accuracy of the sample correlation value can be improved. The integration process by the integration circuit 274 is reset every time the target OFDM symbol is switched.

乗算回路275は複数の乗算器からなり、それぞれの乗算器において、積分回路274により算出されたサンプル相関値の積分結果にステップサイズμを乗算し、乗算結果を係数更新値として積分回路276に出力する。   The multiplier circuit 275 includes a plurality of multipliers. In each multiplier, the integration result of the sample correlation value calculated by the integration circuit 274 is multiplied by the step size μ, and the multiplication result is output to the integration circuit 276 as a coefficient update value. To do.

積分回路276は複数の積分器からなり、それぞれの積分器において、乗算回路275により算出された係数更新値を積分し、積分結果をポスト用係数として出力する。   The integrating circuit 276 is composed of a plurality of integrators. Each of the integrators integrates the coefficient update value calculated by the multiplying circuit 275, and outputs the integration result as a post coefficient.

例えば、乗算回路273の左端の乗算器、積分回路274の左端の積分器、乗算回路275の左端の乗算器、積分回路276の左端の積分器は可変係数FIRフィルタ242,253のタップ番号0のタップの係数を生成する構成となる。また、乗算回路273の左から2番目の乗算器、積分回路274の左から2番目の積分器、乗算回路275の左から2番目の乗算器、積分回路276の左から2番目の積分器は可変係数FIRフィルタ242,253のタップ番号1のタップの係数を生成する構成となる。乗算器、積分器は、タップの数に応じて設けられる。   For example, the multiplier at the left end of the multiplier circuit 273, the integrator at the left end of the integrator circuit 274, the multiplier at the left end of the multiplier circuit 275, and the integrator at the left end of the integrator circuit 276 have the tap number 0 of the variable coefficient FIR filters 242 and 253. The tap coefficient is generated. The second multiplier from the left of the multiplier circuit 273, the second integrator from the left of the integrator circuit 274, the second multiplier from the left of the multiplier circuit 275, and the second integrator from the left of the integrator circuit 276 are: The tap coefficient of tap number 1 of the variable coefficient FIR filters 242 and 253 is generated. Multipliers and integrators are provided according to the number of taps.

以上のような構成を有する係数更新回路256により行われる係数の生成(更新)の原理について、図13と図14を参照して説明する。   The principle of coefficient generation (updating) performed by the coefficient updating circuit 256 having the above configuration will be described with reference to FIGS.

係数の生成は、OFDM時間域信号の所定の区間を1サンプルとすると、GI内の区間のサンプルとGIのコピー元内の区間のサンプルだけは相関が大きいが、他のサンプル間の相関は極めて小さいというOFDM時間域信号の特徴を利用して行われる。GIとそのコピー元は同じ信号であるため、相関はこのようにして求められる。   Coefficients are generated by assuming that a given interval of the OFDM time domain signal is one sample, but only the sample in the interval in the GI and the sample in the interval in the GI copy source have a large correlation, but the correlation between the other samples is extremely high. This is done using the characteristic of the OFDM time domain signal that it is small. Since the GI and its copy source are the same signal, the correlation is obtained in this way.

図13は、マルチパスがないタップの係数の生成に用いられる信号の例を示す図である。   FIG. 13 is a diagram illustrating an example of a signal used for generating a coefficient of a tap having no multipath.

タップ番号0のタップにマルチパスがなく、しかも、タップに設定されている係数が非0であった場合、誤差信号S5とリファレンス信号S6の間には、矢印A11の先に示されるように、誤差信号S5の項d1の成分に応じた相関が生じる。 When there is no multipath in the tap with tap number 0 and the coefficient set for the tap is non-zero, a point between the error signal S 5 and the reference signal S 6 is indicated at the tip of the arrow A 11. as such, the correlation results in accordance with the component section d1 of the error signal S 5.

誤差信号S5の項d1以外の項は、リファレンス信号S6との相関が平均0となる雑音項と見ることができる。項d11は、雑音項とリファレンス信号S6との相関を表す。 Terms other than the term d1 of the error signal S 5 can be regarded as noise terms whose correlation with the reference signal S 6 is 0 on average. Term d11 represents the correlation between the noise terms and the reference signal S 6.

このようにして求められたサンプル相関値に対して乗算回路273、積分回路274、乗算回路275、積分回路276においてそれぞれ処理が施され、タップ番号0のタップの係数が生成される。   The sample correlation values thus obtained are processed in the multiplier circuit 273, the integrator circuit 274, the multiplier circuit 275, and the integrator circuit 276, respectively, and a tap coefficient with a tap number of 0 is generated.

タップ番号0のタップにマルチパスはないので、LMSアルゴリズムと同様に、サンプル相関値を打ち消す方向に係数が更新されることになる。すなわち、タップ番号0のタップの係数は、常に、0に向かうように制御されることになる。   Since there is no multipath in tap number 0, the coefficient is updated in the direction to cancel the sample correlation value, as in the LMS algorithm. That is, the tap coefficient of tap number 0 is always controlled to go to 0.

タップ番号0のタップに限らず、マルチパスがない全てのタップの係数が同様にして更新される。   Not only the tap with tap number 0, but the coefficients of all taps having no multipath are updated in the same manner.

図14は、マルチパスがあるタップの係数の生成に用いられる信号の例を示す図である。   FIG. 14 is a diagram illustrating an example of a signal used for generating a coefficient of a tap having a multipath.

図13との違いは、誤差信号S5とリファレンス信号S6の間に、図14の矢印A21の先に示されるように、実際のマルチパスの振幅および位相に応じた係数と、設定されている係数の差に依存した項d2の成分に応じた相関が生じる点である。 The difference from FIG. 13 is set between the error signal S 5 and the reference signal S 6 , as shown at the tip of the arrow A 21 in FIG. 14, and a coefficient corresponding to the amplitude and phase of the actual multipath. That is, a correlation corresponding to the component of the term d2 depending on the difference between the coefficients is generated.

このようにして求められたサンプル相関値に対して乗算回路273、積分回路274、乗算回路275、積分回路276においてそれぞれ処理が施され、項d2とリファレンス信号S6の相関を打ち消す方向に係数が更新される。最終的には、実際のマルチパスの振幅と位相に応じた係数が生成されることになる。 In this way, the multiplication circuit 273 to the sample correlation values obtained, the integrating circuit 274, multiplication circuit 275, are subjected to respective processing in the integrator circuit 276, the coefficient in a direction to cancel the correlation term d2 and the reference signal S 6 Updated. Eventually, coefficients corresponding to the amplitude and phase of the actual multipath are generated.

以上のようにして逐次生成される係数を可変係数FIRフィルタ242と可変係数FIRフィルタ253の両方に供給し、更新させることによって、ポストエコーを除去する処理を行いつつ、係数の精度を徐々に上げるような動作が実現される。   Coefficients that are sequentially generated as described above are supplied to both the variable coefficient FIR filter 242 and the variable coefficient FIR filter 253 and updated, thereby performing post-echo removal processing and gradually increasing the coefficient accuracy. Such an operation is realized.

次に、プリ用係数の生成について説明する。   Next, generation of the pre coefficient will be described.

プリ用係数の生成は、基本的に、主波位置検出回路251、遅延回路258、係数更新回路259、および信号抽出回路260により行われる。   The pre-coefficient generation is basically performed by the main wave position detection circuit 251, the delay circuit 258, the coefficient update circuit 259, and the signal extraction circuit 260.

プリ用係数もポスト用係数と同様の手順で生成される。ポスト用係数に関係する構成には係数生成用のフィルタである可変係数FIRフィルタ253とマルチパス除去用のフィルタである可変係数FIRフィルタ242の2つの可変係数FIRフィルタが設けられているのに対して、プリ用係数に関係する構成には可変係数FIRフィルタ241が設けられているだけであるため、その点で手順に違いがある。   The pre coefficient is also generated in the same procedure as the post coefficient. The configuration related to the post coefficient is provided with two variable coefficient FIR filters, a variable coefficient FIR filter 253 that is a coefficient generation filter and a variable coefficient FIR filter 242 that is a multipath removal filter. Since the configuration relating to the pre-use coefficient is merely provided with the variable coefficient FIR filter 241, there is a difference in the procedure.

可変係数FIRフィルタ241の出力信号は係数の生成に用いられるため、図10の可変係数FIRフィルタ241は、係数生成用とマルチパス(プリエコー)除去用のFIRフィルタを共有しているとみなすことができる。ポスト用係数と同様に、係数生成用の可変係数FIRフィルタを別に用いて、オフラインでプリ用係数を生成するようにすることも可能である。   Since the output signal of the variable coefficient FIR filter 241 is used for generating a coefficient, the variable coefficient FIR filter 241 in FIG. 10 can be regarded as sharing the FIR filter for coefficient generation and multipath (pre-echo) removal. it can. Similarly to the post coefficient, it is also possible to generate the pre coefficient off-line by separately using a variable coefficient FIR filter for coefficient generation.

可変係数FIRフィルタ241は図7に示される可変係数FIRフィルタ71の構成と同様の構成を有する。最終タップの係数は1であり、この最終タップから出力される信号に含まれるプリエコー成分を除去するような係数が生成される。   The variable coefficient FIR filter 241 has a configuration similar to that of the variable coefficient FIR filter 71 shown in FIG. The coefficient of the final tap is 1, and a coefficient that removes the pre-echo component included in the signal output from the final tap is generated.

最終タップから出力される信号に含まれるプリエコー成分を除去もしくは抑圧するためには、最終タップの信号から順に各信号について、遅延時間と同じ時間分未来の信号の主波の振幅をマルチパスの振幅と同じ振幅にして合成する。すると、プリエコー成分を除去もしくは抑圧することができるかわりに、減衰された、実際のマルチパスの遅延時間の2倍の時間を遅延時間として有するマルチパス成分が生成されることになる。   In order to remove or suppress the pre-echo component contained in the signal output from the final tap, the amplitude of the main signal of the future signal is set to the multipath amplitude for each signal in order from the final tap signal. Is synthesized with the same amplitude as. Then, instead of removing or suppressing the pre-echo component, an attenuated multipath component having a delay time that is twice the actual multipath delay time is generated.

従って、実際のマルチパスの遅延時間の2倍の時間だけ遅延素子において遅延させた信号を対象とする可変係数FIRフィルタ241のタップにおいて、この新しく生成されたマルチパス成分を除去しなければならない。   Therefore, this newly generated multipath component must be removed at the tap of the variable coefficient FIR filter 241 that targets the signal delayed in the delay element by twice the actual multipath delay time.

以上のことを踏まえて、可変係数FIRフィルタ241の出力について図15を参照して説明する。   Based on the above, the output of the variable coefficient FIR filter 241 will be described with reference to FIG.

図15の最上段に示される信号S11は、プリエコー成分を含むOFDM時間域信号である。このOFDM時間域信号S11が可変係数FIRフィルタ241に入力される。上段の帯がプリエコーを表し、下段の帯が主波を表す。 A signal S 11 shown at the top of FIG. 15 is an OFDM time domain signal including a pre-echo component. This OFDM time domain signal S 11 is input to the variable coefficient FIR filter 241. The upper band represents the pre-echo and the lower band represents the main wave.

信号S12は、マルチパスの遅延時間の2倍の時間だけ遅延素子において遅延させた信号を対象とするタップの出力を表し、信号S13は、マルチパスがあるタップの出力を表す。 The signal S 12 represents the output of a tap intended for a signal delayed in the delay element by a time twice as long as the multipath delay time, and the signal S 13 represents the output of a tap with multipath.

信号S14は、可変係数FIRフィルタ241の最終タップの出力信号を表す。可変係数FIRフィルタ241の最終タップの係数は1であるから、その出力は、単に、OFDM時間域信号S11を遅延させたものになる。図15の矢印A31は、OFDM時間域信号S11を可変係数FIRフィルタ241の全ての遅延素子において遅延させたことを表す。 Signal S 14 represents the output signal of the final tap of the variable coefficient FIR filter 241. Since the coefficient of the final tap of the variable coefficient FIR filter 241 is 1, its output is simply a delayed version of the OFDM time domain signal S 11 . An arrow A 31 in FIG. 15 represents that the OFDM time domain signal S 11 is delayed in all the delay elements of the variable coefficient FIR filter 241.

信号S15は、マルチパスがないタップの係数が非0である場合の出力を表す。 Signal S 15 represents the output when the coefficient of the tap without multipath is non-zero.

図15の最下段に示される信号はプリエコー等化後信号S1を表す。プリエコー等化後信号S1は、最終タップの信号から順に各信号について、遅延時間と同じ時間分未来の信号の主波の振幅をマルチパスの振幅と同じ振幅にして合成したものである。図15の矢印A32,A33は、主波とマルチパスの合成を表す。 The signal shown at the bottom of FIG. 15 represents the post-echo equalization signal S 1 . The pre-echo equalized signal S 1 is obtained by synthesizing each signal in order from the signal of the final tap with the same amplitude as the multipath amplitude of the future signal for the same time as the delay time. Arrows A 32 and A 33 in FIG. 15 represent the combination of the main wave and the multipath.

プリエコー等化後信号S1には、主波の成分、除去しきれずに残ってしまったマルチパス成分、除去しきれなかったマルチパス成分の遅延時間の2倍の時間を遅延時間として有するマルチパス成分、および、マルチパスがないタップの係数が非0である場合に発生する成分からなる。 The post-echo equalization signal S 1 has a delay time of the main wave component, a multipath component that remains without being removed, and a delay time that is twice the delay time of the multipath component that cannot be removed. It consists of components and components that occur when the coefficients of taps without multipath are non-zero.

このような成分を含むプリエコー等化後信号S1が、プリ用係数の生成に用いる信号として主波位置検出回路251、遅延回路258、信号抽出回路260に入力される。信号抽出回路260には、直交復調回路215から出力されたOFDM時間域信号も入力される。 The pre-echo equalized signal S 1 including such components is input to the main wave position detection circuit 251, the delay circuit 258, and the signal extraction circuit 260 as a signal used for generating the pre coefficient. The signal extraction circuit 260 also receives the OFDM time domain signal output from the quadrature demodulation circuit 215.

主波位置検出回路251においては、上述したように、主波の所定の位置が検出される。主波位置検出回路251により検出された位置を表す信号は信号抽出回路260に入力される。   The main wave position detection circuit 251 detects a predetermined position of the main wave as described above. A signal representing the position detected by the main wave position detection circuit 251 is input to the signal extraction circuit 260.

遅延回路258は、プリエコー等化後信号のうちの、主波のGIを基準として定まる可変係数FIRフィルタ241のタップ数分のデータ(タップ数と同じ数のサンプルのデータ)の始点が、信号抽出回路260により抽出された主波のGIのコピー元を含む区間の信号の始点と同時になるように、可変係数FIRフィルタ241から供給されたプリエコー等化後信号を遅延させる。遅延回路258は、遅延させたプリエコー等化後信号を係数更新回路259に出力する。   The delay circuit 258 extracts the signal corresponding to the number of taps of the variable coefficient FIR filter 241 (data of the same number of samples as the number of taps) from the pre-echo equalized signal based on the GI of the main wave. The pre-echo equalized signal supplied from the variable coefficient FIR filter 241 is delayed so as to coincide with the start point of the signal in the section including the GI copy source of the main wave extracted by the circuit 260. The delay circuit 258 outputs the delayed pre-echo equalized signal to the coefficient update circuit 259.

係数更新回路259においては、遅延させたプリエコー等化後信号のうち、主波のGIの開始位置を基準として定まる可変係数FIRフィルタ241のタップ数分のデータの範囲が誤差信号として扱われる。主波のGIの開始位置はプリエコー等化後信号を用いて主波位置検出回路251により検出されるため、誤差信号とする範囲をプリエコー等化後信号から抜き出すためには、このような可変係数FIRフィルタ241の遅延時間分の調整が必要になる。   In the coefficient update circuit 259, the data range corresponding to the number of taps of the variable coefficient FIR filter 241 determined with reference to the start position of the main wave GI among the delayed pre-echo equalization signals is treated as an error signal. Since the main wave GI start position is detected by the main wave position detection circuit 251 using the pre-echo equalized signal, in order to extract the error signal range from the pre-echo equalized signal, such a variable coefficient is used. Adjustment for the delay time of the FIR filter 241 is required.

信号抽出回路260は、直交復調回路215から供給されたOFDM時間域信号から、主波位置検出回路251により検出された位置に従って、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路260は、主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路259に出力する。   The signal extraction circuit 260 extracts, from the OFDM time domain signal supplied from the quadrature demodulation circuit 215, a signal in a section including the GI copy source of the main wave according to the position detected by the main wave position detection circuit 251. The signal extraction circuit 260 outputs the signal in the section including the copy source of the main wave GI to the coefficient update circuit 259 as a reference signal.

係数更新回路259は、図12に示される係数更新回路256の構成と同様の構成を有する。係数更新回路259は、遅延させたプリエコー等化後信号のうちの、主波のGIの開始位置を基準として定まる可変係数FIRフィルタ241のタップ数分のデータの範囲の誤差信号と、信号抽出回路260から供給されたリファレンス信号のサンプル相関値を算出し、プリ用係数を生成する。誤差信号の範囲をプリエコー等化後信号から切り出す際、必要に応じて、主波位置検出回路251により検出された位置が参照されるようにしてもよい。   The coefficient update circuit 259 has a configuration similar to that of the coefficient update circuit 256 shown in FIG. The coefficient update circuit 259 includes an error signal in the range of data corresponding to the number of taps of the variable coefficient FIR filter 241 determined with reference to the start position of the main wave GI in the delayed pre-echo equalization signal, and a signal extraction circuit A sample correlation value of the reference signal supplied from 260 is calculated, and a pre coefficient is generated. When the range of the error signal is cut out from the signal after pre-echo equalization, the position detected by the main wave position detection circuit 251 may be referred to as necessary.

具体的には、係数更新回路259は、マルチパスがあるタップ、および、その定数倍の遅延に相当するタップについては、マルチパス成分をキャンセルするような係数を生成する。また、係数更新回路259は、それ以外のタップについては、0であるべき係数が実際に非0である場合に相関が生じるので、それを打ち消す方向に係数を更新し、係数を0に収束させる。   Specifically, the coefficient update circuit 259 generates a coefficient that cancels the multipath component for a tap having a multipath and a tap corresponding to a delay of a constant multiple thereof. In addition, the coefficient update circuit 259 has a correlation when the coefficient that should be 0 is actually non-zero for the other taps. Therefore, the coefficient update circuit 259 updates the coefficient in a direction to cancel it, and converges the coefficient to 0. .

係数更新回路259は、生成したプリ用係数を可変係数FIRフィルタ241に出力する。   The coefficient update circuit 259 outputs the generated pre coefficient to the variable coefficient FIR filter 241.

図16は、プリ用係数の生成に用いられる信号の例を示す図である。   FIG. 16 is a diagram illustrating an example of a signal used for generating the pre coefficient.

図16の最上段に示される信号はOFDM時間域信号である。信号抽出回路260においては、このOFDM時間域信号から主波のGIのコピー元を含む区間の信号が抽出される。図16の例においては、区間W3で示される範囲が抽出されており、この区間W3の信号が、リファレンス信号として係数更新回路259に入力される。図16の最下段に示される信号S8はリファレンス信号である。 The signal shown at the top of FIG. 16 is an OFDM time domain signal. In the signal extraction circuit 260, a signal in a section including the copy source of the main wave GI is extracted from the OFDM time domain signal. In the example of FIG. 16, the range indicated by the section W 3 is extracted, and the signal of the section W 3 is input to the coefficient update circuit 259 as a reference signal. A signal S 8 shown at the bottom of FIG. 16 is a reference signal.

図16の上から2段目に示される信号はプリエコー等化後信号S1である。遅延回路258においては、このプリエコー等化後信号S1を遅延させることが行われ、遅延させたプリエコー等化後信号S1のうちの、可変係数FIRフィルタ241のタップ数分のデータが誤差信号として係数更新回路259において扱われる。 The signal shown in the second stage from the top in FIG. 16 is the pre-echo equalized signal S 1 . In the delay circuit 258, to delay the pre-echo equalized signal S 1 is performed, among the pre-echo equalized signals S 1 delayed tap number of the data of the variable coefficient FIR filter 241 is an error signal In the coefficient update circuit 259.

図16の上から3段目に示される信号S7は誤差信号である。この例においては、主波のGIの終了位置から1サンプル分だけ時間的に前の位置を基準として、その基準の位置より前にある可変係数FIRフィルタ241のタップ数分のデータの範囲が誤差信号とされている。 A signal S 7 shown in the third row from the top in FIG. 16 is an error signal. In this example, the position of the data corresponding to the number of taps of the variable coefficient FIR filter 241 before the reference position is determined with reference to the position that is one sample earlier than the end position of the main wave GI. It is a signal.

プリ用係数の生成は以上のようにして行われる。   The pre-coefficient is generated as described above.

図17は、主波位置検出回路251の構成例を示す図である。主波のGIの開始位置の検出について、適宜、図18を参照して説明する。   FIG. 17 is a diagram illustrating a configuration example of the main wave position detection circuit 251. The detection of the main wave GI start position will be described with reference to FIG. 18 as appropriate.

図17に示されるように、主波位置検出回路251は、有効シンボル長遅延回路291、複素共役演算回路292、乗算回路293、GI長移動平均計算回路294、絶対値算出回路295、および最大位置探索回路296から構成される。可変係数FIRフィルタ241から出力されたプリエコー等化後信号は有効シンボル長遅延回路291と乗算回路293に入力される。   As shown in FIG. 17, the main wave position detection circuit 251 includes an effective symbol length delay circuit 291, a complex conjugate calculation circuit 292, a multiplication circuit 293, a GI length moving average calculation circuit 294, an absolute value calculation circuit 295, and a maximum position. The search circuit 296 is configured. The pre-echo equalized signal output from the variable coefficient FIR filter 241 is input to the effective symbol length delay circuit 291 and the multiplier circuit 293.

有効シンボル長遅延回路291は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号を有効シンボル長だけ遅延させ、遅延させたプリエコー等化後信号を複素共役演算回路292に出力する。   The effective symbol length delay circuit 291 delays the pre-echo equalization signal supplied from the variable coefficient FIR filter 241 by the effective symbol length, and outputs the delayed pre-echo equalization signal to the complex conjugate arithmetic circuit 292.

図18の最上段に示される信号S21は、有効シンボル長遅延回路291に入力される、主波の成分とポストエコー成分を含むプリエコー等化後信号である。図18は、2波環境における信号の例を示している。 A signal S 21 shown at the top of FIG. 18 is a pre-echo equalized signal including a main wave component and a post-echo component, which is input to the effective symbol length delay circuit 291. FIG. 18 shows an example of a signal in a two-wave environment.

図18の上から2段目に示される信号S22は、有効シンボル長だけ遅延させたプリエコー等化後信号を表す。 A signal S 22 shown in the second row from the top in FIG. 18 represents a pre-echo equalized signal delayed by an effective symbol length.

複素共役演算回路292は、有効シンボル長遅延回路291から供給されたプリエコー等化後信号を用いて共役複素数を算出し、算出した共役複素数を乗算回路293に出力する。   The complex conjugate arithmetic circuit 292 calculates a conjugate complex number using the pre-echo equalized signal supplied from the effective symbol length delay circuit 291, and outputs the calculated conjugate complex number to the multiplier circuit 293.

乗算回路293は、プリエコー等化後信号と、複素共役演算回路292により算出された共役複素数を乗算することによって、主波位置検出回路251の入力信号のサンプル毎の自己相関値を求める。乗算回路293は、サンプル毎の自己相関値をGI長移動平均計算回路294に出力する。   The multiplication circuit 293 obtains an autocorrelation value for each sample of the input signal of the main wave position detection circuit 251 by multiplying the post-echo equalization signal by the conjugate complex number calculated by the complex conjugate arithmetic circuit 292. The multiplication circuit 293 outputs the autocorrelation value for each sample to the GI length moving average calculation circuit 294.

GI長移動平均計算回路294は、サンプル毎の自己相関値のGI長の移動平均を計算する。GI長移動平均計算回路294には、GI長の窓が設定されている。   The GI length moving average calculation circuit 294 calculates a moving average of GI lengths of autocorrelation values for each sample. In the GI length moving average calculation circuit 294, a GI length window is set.

図18の上から3段目に示される信号S23は、GI長移動平均計算回路294により計算された、サンプル毎の自己相関値のGI長の移動平均を示す。このように、サンプル毎の自己相関値のGI長の移動平均は、三角波を合成した信号として求められる。 FIG signal S 23 shown in the third row from the top of the 18 shows calculated by the GI length moving average calculation circuit 294, the moving average of the GI length of the autocorrelation values for each sample. Thus, the moving average of the GI length of the autocorrelation value for each sample is obtained as a signal obtained by synthesizing the triangular wave.

GI長移動平均計算回路294は、計算した移動平均を絶対値算出回路295に出力する。   The GI length moving average calculation circuit 294 outputs the calculated moving average to the absolute value calculation circuit 295.

絶対値算出回路295は、GI長移動平均計算回路294から供給された移動平均の絶対値を算出する。絶対値算出回路295は、算出した絶対値を最大位置探索回路296に出力する。   The absolute value calculation circuit 295 calculates the absolute value of the moving average supplied from the GI length moving average calculation circuit 294. The absolute value calculation circuit 295 outputs the calculated absolute value to the maximum position search circuit 296.

最大位置探索回路296は、絶対値算出回路295により算出された移動平均の絶対値に基づいて、自己相関値が最大となる点を検出する。検出された位置は、主波のGIの開始位置(OFDMシンボルの境界位置)を表す。最大位置探索回路296は、検出した位置を表す信号を各回路に出力する。   The maximum position search circuit 296 detects a point at which the autocorrelation value is maximum based on the absolute value of the moving average calculated by the absolute value calculation circuit 295. The detected position represents the start position of the main wave GI (the boundary position of the OFDM symbol). The maximum position search circuit 296 outputs a signal representing the detected position to each circuit.

最大位置探索回路296から出力された信号により表される位置は、ポスト用係数、プリ用係数の生成に用いられる。   The position represented by the signal output from the maximum position search circuit 296 is used to generate a post coefficient and a pre coefficient.

ここで、以上のような構成を有するOFDM受信装置201の処理について説明する。   Here, processing of the OFDM receiving apparatus 201 having the above configuration will be described.

はじめに、図19のフローチャートを参照して、OFDM受信装置201のOFDM復調処理について説明する。各ステップの処理は、適宜、他の処理と並行して、または他の処理と前後して行われる。図20乃至図22の各ステップの処理も同様である。   First, the OFDM demodulation processing of the OFDM receiver 201 will be described with reference to the flowchart of FIG. The processing of each step is appropriately performed in parallel with other processing or before and after other processing. The processing of each step in FIGS. 20 to 22 is the same.

ステップS1において、チューナ212は、受信アンテナ211において受信されたRF信号をIF信号に周波数変換し、IF信号をBPF213に出力する。   In step S <b> 1, the tuner 212 converts the RF signal received by the receiving antenna 211 into an IF signal and outputs the IF signal to the BPF 213.

ステップS2において、BPF213は、IF信号に対してフィルタリングを施し、フィルタリングを施すことによって得られた信号をA/D変換回路214に出力する。   In step S <b> 2, the BPF 213 performs filtering on the IF signal and outputs a signal obtained by performing the filtering to the A / D conversion circuit 214.

ステップS3において、A/D変換回路214は、BPF213から供給された信号に対してA/D変換を施し、デジタルのIF信号を直交復調回路215に出力する。   In step S <b> 3, the A / D conversion circuit 214 performs A / D conversion on the signal supplied from the BPF 213 and outputs a digital IF signal to the quadrature demodulation circuit 215.

ステップS4において、直交復調回路215は、直交復調を行うことによってOFDM時間域信号を生成し、生成したOFDM時間域信号を適応等化フィルタ231に出力する。   In step S <b> 4, the orthogonal demodulation circuit 215 generates an OFDM time domain signal by performing orthogonal demodulation, and outputs the generated OFDM time domain signal to the adaptive equalization filter 231.

ステップS5において、適応等化フィルタ231は時間域等化処理を行う。時間域等化処理によって得られたOFDM時間域信号は適応等化フィルタ231からFFT回路216に出力される。時間域等化処理については図20のフローチャートを参照して後述する。   In step S5, the adaptive equalization filter 231 performs time domain equalization processing. The OFDM time domain signal obtained by the time domain equalization process is output from the adaptive equalization filter 231 to the FFT circuit 216. The time domain equalization process will be described later with reference to the flowchart of FIG.

ステップS6において、FFT回路216は、適応等化フィルタ231から供給されたOFDM時間域信号に対してFFT演算を行い、OFDM周波数域信号をSP利用等化回路217に出力する。   In step S 6, the FFT circuit 216 performs an FFT operation on the OFDM time domain signal supplied from the adaptive equalization filter 231, and outputs the OFDM frequency domain signal to the SP utilization equalization circuit 217.

ステップS7において、SP利用等化回路217は、SP信号を用いて全てのサブキャリアの伝送路特性を算出し、OFDM周波数域信号に含まれる、伝送路による歪みを補償する。SP利用等化回路217は、伝送路による歪みを補償して得られた等化信号を誤り訂正回路218に出力する。   In step S7, the SP use equalization circuit 217 calculates transmission path characteristics of all subcarriers using the SP signal, and compensates for distortion due to the transmission path included in the OFDM frequency band signal. The SP utilization equalization circuit 217 outputs an equalization signal obtained by compensating for distortion caused by the transmission path to the error correction circuit 218.

ステップS8において、誤り訂正回路218は、SP利用等化回路217から供給された等化信号に対してデインタリーブ処理などの各種の処理を施し、復号データを後段の回路に出力する。以上の処理が、OFDM受信装置201においてOFDM信号の受信が行われている間、繰り返される。   In step S8, the error correction circuit 218 performs various processes such as a deinterleave process on the equalized signal supplied from the SP use equalization circuit 217, and outputs the decoded data to a subsequent circuit. The above processing is repeated while the OFDM receiver 201 is receiving an OFDM signal.

次に、図20のフローチャートを参照して、図19のステップS5において行われる時間域等化処理について説明する。   Next, the time domain equalization process performed in step S5 of FIG. 19 will be described with reference to the flowchart of FIG.

ステップS11において、主波位置検出回路251は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号から主波の所定の位置を検出し、検出した位置を表す信号を信号抽出回路252、信号抽出回路257、および信号抽出回路260に出力する。   In step S11, the main wave position detection circuit 251 detects a predetermined position of the main wave from the pre-echo equalization signal supplied from the variable coefficient FIR filter 241, and a signal representing the detected position is output to the signal extraction circuit 252, the signal The data is output to the extraction circuit 257 and the signal extraction circuit 260.

ステップS12においてプリエコー除去処理が行われる。プリエコー除去処理については図21のフローチャートを参照して後述する。   In step S12, pre-echo removal processing is performed. The pre-echo removal process will be described later with reference to the flowchart of FIG.

ステップS13においてポストエコー除去処理が行われる。ポストエコー除去処理については図22のフローチャートを参照して後述する。ポストエコー除去処理が終了した後、図19のステップS5に戻り、それ以降の処理が行われる。   In step S13, post-echo removal processing is performed. The post-echo removal process will be described later with reference to the flowchart of FIG. After the post-echo removal process is completed, the process returns to step S5 in FIG. 19, and the subsequent processes are performed.

次に、図21のフローチャートを参照して、図20のステップS12において行われるプリエコー除去処理について説明する。   Next, the pre-echo removal process performed in step S12 of FIG. 20 will be described with reference to the flowchart of FIG.

ステップS21において、フィルタ係数生成回路244の遅延回路258は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号を遅延させ、遅延させたプリエコー等化後信号を係数更新回路259に出力する。遅延回路258から出力されたプリエコー等化後信号のうち、主波のGIの開始位置を基準として定まる所定の範囲の信号が誤差信号として係数更新回路259において扱われる。   In step S 21, the delay circuit 258 of the filter coefficient generation circuit 244 delays the pre-echo equalization signal supplied from the variable coefficient FIR filter 241, and outputs the delayed pre-echo equalization signal to the coefficient update circuit 259. Among the pre-echo equalized signals output from the delay circuit 258, a signal within a predetermined range determined with the start position of the main wave GI as a reference is handled as an error signal in the coefficient update circuit 259.

ステップS22において、信号抽出回路260は、直交復調回路215から供給されたOFDM時間域信号から、主波のGIのコピー元を含む区間の信号を抽出し、抽出した主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路259に出力する。   In step S22, the signal extraction circuit 260 extracts a signal in a section including the main GI copy source from the OFDM time domain signal supplied from the quadrature demodulation circuit 215, and determines the extracted main GI copy source. The signal in the included interval is output to the coefficient update circuit 259 as a reference signal.

ステップS23において、係数更新回路259は、誤差信号とリファレンス信号のサンプル相関値を算出し、サンプル相関値を打ち消す方向に更新するようにプリ用係数を生成する。係数更新回路259は、プリ用係数を可変係数FIRフィルタ241に出力する。   In step S23, the coefficient update circuit 259 calculates sample correlation values of the error signal and the reference signal, and generates a pre coefficient so as to update the sample correlation value in a direction to cancel. The coefficient update circuit 259 outputs the pre coefficient to the variable coefficient FIR filter 241.

ステップS24において、可変係数FIRフィルタ241は、係数更新回路259により生成されたプリ用係数を用いて、OFDM時間域信号に対してフィルタリングを施し、OFDM時間域信号に含まれるプリエコー成分の除去もしくは抑圧を行う。可変係数FIRフィルタ241は、プリエコー成分を除去もしくは抑圧したOFDM時間域信号を出力する。その後、図20のステップS12に戻り、それ以降の処理が行われる。   In step S24, the variable coefficient FIR filter 241 performs filtering on the OFDM time domain signal using the pre coefficient generated by the coefficient update circuit 259, and removes or suppresses the pre-echo component included in the OFDM time domain signal. I do. The variable coefficient FIR filter 241 outputs an OFDM time domain signal with the pre-echo component removed or suppressed. Thereafter, the process returns to step S12 in FIG. 20, and the subsequent processing is performed.

次に、図22のフローチャートを参照して、図20のステップS13において行われるポストエコー除去処理について説明する。   Next, the post-echo removal process performed in step S13 of FIG. 20 will be described with reference to the flowchart of FIG.

ステップS31において、フィルタ係数生成回路244の信号抽出回路252は、主波位置検出回路251により検出された位置に従って、プリエコー等化後信号から主波のGIを含む区間の信号を抽出する。信号抽出回路252は、抽出した主波のGIを含む区間の信号を可変係数FIRフィルタ253に出力する。   In step S31, the signal extraction circuit 252 of the filter coefficient generation circuit 244 extracts a signal in a section including the main wave GI from the pre-echo equalized signal according to the position detected by the main wave position detection circuit 251. The signal extraction circuit 252 outputs the extracted signal of the section including the main wave GI to the variable coefficient FIR filter 253.

ステップS32において、可変係数FIRフィルタ253は、信号抽出回路252から供給された信号に対してフィルタリングを施し、マルチパスダミー信号を生成する。可変係数FIRフィルタ253は、マルチパスダミー信号を減算回路254に出力する。   In step S32, the variable coefficient FIR filter 253 performs filtering on the signal supplied from the signal extraction circuit 252 to generate a multipath dummy signal. The variable coefficient FIR filter 253 outputs the multipath dummy signal to the subtraction circuit 254.

ステップS33において、減算回路254は、プリエコー等化後信号からマルチパスダミー信号を減算し、誤差信号を生成する。減算回路254は、生成した誤差信号を遅延回路255に出力する。   In step S33, the subtracting circuit 254 subtracts the multipath dummy signal from the pre-echo equalized signal to generate an error signal. The subtraction circuit 254 outputs the generated error signal to the delay circuit 255.

ステップS34において、遅延回路255は誤差信号を遅延させ、遅延させた誤差信号を係数更新回路256に出力する。   In step S <b> 34, the delay circuit 255 delays the error signal and outputs the delayed error signal to the coefficient update circuit 256.

ステップS35において、信号抽出回路257は、主波位置検出回路251により検出された位置に従って、プリエコー等化後信号から、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路257は、主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路256に出力する。   In step S <b> 35, the signal extraction circuit 257 extracts a signal in a section including the copy source of the main wave GI from the pre-echo equalized signal according to the position detected by the main wave position detection circuit 251. The signal extraction circuit 257 outputs the signal in the section including the copy source of the main wave GI to the coefficient update circuit 256 as a reference signal.

ステップS36において、係数更新回路256は、誤差信号とリファレンス信号に基づいてポスト用係数を生成し、生成したポスト用係数を可変係数FIRフィルタ242と可変係数FIRフィルタ253に出力する。   In step S36, the coefficient update circuit 256 generates a post coefficient based on the error signal and the reference signal, and outputs the generated post coefficient to the variable coefficient FIR filter 242 and the variable coefficient FIR filter 253.

ステップS37において、可変係数FIRフィルタ242は、減算回路243から供給されたOFDM時間域信号に対して、ポスト用係数を用いてフィルタリングを施し、フィルタリングを施すことによって得られた信号を減算回路243に出力する。   In step S <b> 37, the variable coefficient FIR filter 242 filters the OFDM time domain signal supplied from the subtraction circuit 243 using the post coefficient, and outputs the signal obtained by performing the filtering to the subtraction circuit 243. Output.

ステップS38において、減算回路243は、プリエコー等化後信号から、可変係数FIRフィルタ242から供給された信号を減算することによってポストエコー成分を除去する。減算回路243は、ポストエコー成分を除去したOFDM時間域信号を出力する。その後、図20のステップS13に戻り、それ以降の処理が行われる。   In step S38, the subtraction circuit 243 removes the post-echo component by subtracting the signal supplied from the variable coefficient FIR filter 242 from the pre-echo equalized signal. The subtraction circuit 243 outputs an OFDM time domain signal from which the post-echo component has been removed. Thereafter, the process returns to step S13 in FIG. 20, and the subsequent processing is performed.

以上の処理により、遅延プロファイルを推定することなく、また、LMSアルゴリズムでは必要になっている既知信号を用いることなく、精度の高い適応等化フィルタの係数を容易に生成することができる。   With the above processing, it is possible to easily generate highly accurate adaptive equalization filter coefficients without estimating a delay profile and without using a known signal that is required in the LMS algorithm.

また、この係数を適応等化フィルタに適用することによって、時間域のOFDM信号を対象としたマルチパス成分の除去を安定して、かつ、精度よく達成することができ、受信性能を向上させることが可能になる。   Also, by applying this coefficient to the adaptive equalization filter, it is possible to stably and accurately achieve multipath component removal for time-domain OFDM signals, and to improve reception performance. Is possible.

なお、上述した構成に限られるものではなく、回路の構成は適宜変更可能である。ここで、構成のバリエーションの例をいくつか説明する。   Note that the configuration is not limited to the above-described configuration, and the configuration of the circuit can be changed as appropriate. Here, some examples of configuration variations will be described.

主波のGIの開始位置の検出のバリエーションについて説明する。   Variations of detection of the main wave GI start position will be described.

上述した例においてはプリエコー等化後信号を用いて主波のGIの開始位置を検出するものとしたが、位置を検出するのに用いる信号はプリエコー等化後信号に限られない。   In the example described above, the start position of the main wave GI is detected using the pre-echo equalized signal. However, the signal used to detect the position is not limited to the pre-echo equalized signal.

すなわち、各回路での遅延時間を考慮した時間調整さえ行えば、図17の構成を有する主波位置検出回路251において、どのようなOFDM時間域信号からでも主波のGIの開始位置を検出することが可能である。   That is, as long as the time adjustment considering the delay time in each circuit is performed, the main wave position detection circuit 251 having the configuration of FIG. 17 detects the start position of the main wave GI from any OFDM time domain signal. It is possible.

また、OFDM時間域信号ではなく、OFDM周波数域信号を用いて位置を検出することも可能である。   It is also possible to detect the position using the OFDM frequency domain signal instead of the OFDM time domain signal.

この場合、例えば、図6、図7を参照して説明したように、OFDM周波数域信号から抽出されたSP信号の変調成分を除去することによって周波数域の伝送路特性が推定される。また、推定された伝送路特性に対してIFFT演算を施すことによって時間域の伝送路のインパルス応答が算出され、インパルス応答が最大となる位置が探索されることによって主波のGIの開始位置の検出が行われる。   In this case, for example, as described with reference to FIG. 6 and FIG. 7, the channel characteristic of the frequency band is estimated by removing the modulation component of the SP signal extracted from the OFDM frequency band signal. In addition, the IFFT operation is performed on the estimated transmission line characteristics to calculate the impulse response of the transmission line in the time domain, and the position where the impulse response is maximized is searched to determine the start position of the main wave GI. Detection is performed.

OFDM周波数域信号を用いて主波のGIの開始位置を検出し、プリ用係数、ポスト用係数を生成するOFDM受信装置202の構成を図23に示す。図23の例においては、FFT回路216によりFFT演算が行われることによって得られたOFDM周波数域信号が適応等化フィルタ231のフィルタ係数生成回路244に入力されるようになされている。   FIG. 23 shows the configuration of an OFDM receiver 202 that detects the start position of the GI of the main wave using the OFDM frequency band signal and generates the pre-coefficient and the post-coefficient. In the example of FIG. 23, the OFDM frequency band signal obtained by performing the FFT operation by the FFT circuit 216 is input to the filter coefficient generation circuit 244 of the adaptive equalization filter 231.

プリ用係数やポスト用係数の更新のためにリファレンス信号として用いられるGIのコピー元を含む区間の信号の抽出のバリエーションについて説明する。   A variation of signal extraction in a section including a GI copy source used as a reference signal for updating a pre coefficient and a post coefficient will be described.

以上においては、プリ用係数の更新に際してはプリエコーの除去が行われる前のOFDM時間域信号からGIのコピー元を含む区間の信号が抽出されるものとし、ポスト用係数の更新に際してはプリエコー等化後信号からGIのコピー元を含む区間の信号が抽出されるものとしたが、誤差信号に含まれるGI成分とのサンプル相関値を算出することが目的であるため、GIのコピー元が含まれている信号であれば、どの時点の信号からGIのコピー元を含む区間の信号が抽出されるようにしてもよい。   In the above, when updating the pre-coefficient, the signal in the section including the GI copy source is extracted from the OFDM time domain signal before the pre-echo removal is performed, and pre-echo equalization is performed when the post coefficient is updated. It is assumed that the signal of the section including the GI copy source is extracted from the post signal, but since the purpose is to calculate the sample correlation value with the GI component included in the error signal, the GI copy source is included. The signal of the section including the GI copy source may be extracted from the signal at any time.

ポスト用係数の更新のために用いるマルチパスダミー信号の生成のバリエーションについて説明する。   Variations in generating a multipath dummy signal used for updating the post coefficient will be described.

以上においては、可変係数FIRフィルタ253の入力信号として、信号抽出回路252において抽出した主波のGIを含む区間の信号に0を加えた信号を用いるものとしたが、必ずしも0を加える必要はなく、プリエコー等化後信号をそのまま用いることも可能である。この際、係数更新回路256で求められるサンプル相関値に含まれる雑音項が大きくなるため、サンプル相関値に乗算するステップサイズμを小さくするなどの、雑音に対するケアが必要になる。   In the above, a signal obtained by adding 0 to the signal of the section including the main wave GI extracted by the signal extraction circuit 252 is used as the input signal of the variable coefficient FIR filter 253. However, it is not always necessary to add 0. It is also possible to use the pre-echo equalized signal as it is. At this time, since the noise term included in the sample correlation value obtained by the coefficient update circuit 256 is increased, care for noise such as reducing the step size μ multiplied by the sample correlation value is required.

また、以上のような係数の生成は、例えば、IIR型の等化フィルタのループの中に係数更新部を組み込んだような、別の構成を有する適応等化フィルタにも適用可能である。   The generation of coefficients as described above can also be applied to an adaptive equalization filter having another configuration, for example, in which a coefficient update unit is incorporated in a loop of an IIR type equalization filter.

図24は、適応等化フィルタ231の他の構成例を示す図である。   FIG. 24 is a diagram illustrating another configuration example of the adaptive equalization filter 231.

図24の適応等化フィルタ231に設けられるフィルタ係数生成回路244の構成は、図10の構成と較べて遅延回路の位置が異なる。すなわち、図10の例においては、誤差信号を遅延させる位置に遅延回路255、遅延回路258が設けられているのに対して、図24の例においては、リファレンス信号を遅延させる位置に遅延回路307、遅延回路309が設けられている。   The configuration of the filter coefficient generation circuit 244 provided in the adaptive equalization filter 231 in FIG. 24 differs from the configuration in FIG. 10 in the position of the delay circuit. That is, in the example of FIG. 10, the delay circuit 255 and the delay circuit 258 are provided at the position where the error signal is delayed, whereas in the example of FIG. 24, the delay circuit 307 is positioned at the position where the reference signal is delayed. A delay circuit 309 is provided.

図10の例においては、主波のGIを含む区間の信号を利用して誤差信号を生成するとともに、主波のGIのコピー元を含む区間の信号をリファレンス信号としてサンプル相関を求め、係数の生成を行うものとしたが、図24の例においては、サンプル相関値を求めるのに用いられる信号の役割を入れ替えることによって同様の処理が実現される。   In the example of FIG. 10, the error signal is generated using the signal in the section including the main wave GI, and the sample correlation is obtained using the signal in the section including the copy source of the main wave GI as a reference signal. Although the generation is performed, in the example of FIG. 24, the same processing is realized by switching the role of the signal used for obtaining the sample correlation value.

主波位置検出回路301は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号から主波の所定の位置を検出し、検出した位置を表す信号を信号抽出回路302、信号抽出回路306、および信号抽出回路308に出力する。   The main wave position detection circuit 301 detects a predetermined position of the main wave from the pre-echo equalized signal supplied from the variable coefficient FIR filter 241, and a signal representing the detected position is extracted as a signal extraction circuit 302, a signal extraction circuit 306, And output to the signal extraction circuit 308.

信号抽出回路302は、主波位置検出回路301により検出された位置に従って、可変係数FIRフィルタ241から供給されたプリエコー等化後信号から、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路302は、抽出した主波のGIのコピー元を含む区間の信号を可変係数FIRフィルタ303に出力する。   The signal extraction circuit 302 extracts a signal in the section including the copy source of the main wave GI from the pre-echo equalized signal supplied from the variable coefficient FIR filter 241 according to the position detected by the main wave position detection circuit 301. . The signal extraction circuit 302 outputs the signal of the section including the extracted main wave GI copy source to the variable coefficient FIR filter 303.

可変係数FIRフィルタ303は、信号抽出回路302から供給された信号に対して、係数更新回路305により設定されたポスト用係数を用いてフィルタリングを施す。可変係数FIRフィルタ303は、フィルタリングを施すことによって得られたマルチパスダミー信号を減算回路304に出力する。   The variable coefficient FIR filter 303 filters the signal supplied from the signal extraction circuit 302 using the post coefficient set by the coefficient update circuit 305. The variable coefficient FIR filter 303 outputs the multipath dummy signal obtained by performing the filtering to the subtraction circuit 304.

減算回路304は、プリエコー等化後信号からマルチパスダミー信号を減算し、誤差信号を生成する。減算回路254は、生成した誤差信号を係数更新回路305に出力する。   The subtracting circuit 304 subtracts the multipath dummy signal from the pre-echo equalized signal to generate an error signal. The subtraction circuit 254 outputs the generated error signal to the coefficient update circuit 305.

係数更新回路305は、減算回路304から供給された誤差信号と、遅延回路307から供給された、遅延させたリファレンス信号に基づいてポスト用係数を生成し、生成したポスト用係数を可変係数FIRフィルタ242と可変係数FIRフィルタ303に出力する。係数更新回路305は、図12に示される係数更新回路256の構成と同様の構成を有する。   The coefficient update circuit 305 generates a post coefficient based on the error signal supplied from the subtraction circuit 304 and the delayed reference signal supplied from the delay circuit 307, and the generated post coefficient is converted into a variable coefficient FIR filter. 242 and the variable coefficient FIR filter 303. The coefficient update circuit 305 has a configuration similar to that of the coefficient update circuit 256 shown in FIG.

信号抽出回路306は、主波位置検出回路301により検出された位置に従って、プリエコー等化後信号から、主波のGIを含む区間の信号を抽出する。信号抽出回路306は、抽出した主波のGIを含む区間の信号をリファレンス信号として遅延回路307に出力する。   The signal extraction circuit 306 extracts a signal in the section including the main wave GI from the pre-echo equalized signal according to the position detected by the main wave position detection circuit 301. The signal extraction circuit 306 outputs the extracted signal in the section including the main wave GI to the delay circuit 307 as a reference signal.

遅延回路307は、信号抽出回路306から供給されたリファレンス信号を、主波のOFDMシンボルの開始位置から1サンプル分後の位置を基準として、有効シンボル長より1サンプル分少ない間隔に相当する時間だけ遅延させ、遅延させたリファレンス信号を係数更新回路305に出力する。   The delay circuit 307 uses the reference signal supplied from the signal extraction circuit 306 for a time corresponding to an interval one sample less than the effective symbol length with reference to the position one sample after the start position of the main wave OFDM symbol. The delayed reference signal is output to the coefficient update circuit 305.

信号抽出回路308は、直交復調回路215から供給されたOFDM時間域信号から、主波位置検出回路301により検出された位置に従って、主波のGIを含む区間の信号を抽出する。信号抽出回路308は、抽出した主波のGIを含む区間の信号をリファレンス信号として遅延回路309に出力する。   The signal extraction circuit 308 extracts a signal in the section including the GI of the main wave from the OFDM time domain signal supplied from the quadrature demodulation circuit 215 according to the position detected by the main wave position detection circuit 301. The signal extraction circuit 308 outputs the extracted signal in the section including the main wave GI to the delay circuit 309 as a reference signal.

遅延回路309は、信号抽出回路308から供給されたリファレンス信号を遅延させ、遅延させたリファレンス信号を係数更新回路310に出力する。   The delay circuit 309 delays the reference signal supplied from the signal extraction circuit 308 and outputs the delayed reference signal to the coefficient update circuit 310.

係数更新回路310は、可変係数FIRフィルタ241から供給されたプリエコー等化後信号のうち、GIのコピー元を含む所定の区間の信号を誤差信号とみなし、その誤差信号と、遅延回路309から供給されたリファレンス信号に基づいてプリ用係数を生成する。係数更新回路310は、生成したプリ用係数を可変係数FIRフィルタ241に出力する。   The coefficient update circuit 310 regards a signal in a predetermined section including the GI copy source among the pre-echo equalized signals supplied from the variable coefficient FIR filter 241 as an error signal, and supplies the error signal and the delay circuit 309. Based on the reference signal thus generated, a pre coefficient is generated. The coefficient update circuit 310 outputs the generated pre coefficient to the variable coefficient FIR filter 241.

以上のような構成を有する適応等化フィルタ231も、上述したようなバリエーションを有する形で実現することが可能である。   The adaptive equalization filter 231 having the above configuration can also be realized in a form having the above-described variations.

図25は、適応等化フィルタ231のさらに他の構成例を示す図である。   FIG. 25 is a diagram illustrating still another configuration example of the adaptive equalization filter 231.

通常、OFDM信号の復調を適応等化フィルタを用いて実現しようとすると、そのタップ数は非常に大きくなる。GIを超えるような遅延時間を有するマルチパスまで対応しようとするとタップ数はなおさら大きくなる。   Normally, the number of taps becomes very large when an OFDM signal is demodulated using an adaptive equalization filter. The number of taps becomes even larger when trying to cope with multipath having a delay time exceeding GI.

図10などに示される適応等化フィルタ231の可変係数FIRフィルタにおいては、マルチパスのないタップの係数は0になることから、場合によっては、大量にあるタップのほとんどの出力0となり、いわば無駄になることがある。図25の適応等化フィルタ231においては、このようなタップの無駄をなくすことができる。   In the variable coefficient FIR filter of the adaptive equalization filter 231 shown in FIG. 10 and the like, since the coefficient of taps without multipath is 0, in some cases, most of the outputs of a large number of taps are 0. May be. In the adaptive equalization filter 231 of FIG. 25, such a waste of taps can be eliminated.

なお、図25に示される構成は、ポストエコー1波を1つの可変係数FIRフィルタで除去し、プリエコー1波を2つの可変係数FIRフィルタで除去もしくは抑圧させることを想定した構成である。想定するマルチパスの数に応じて、必要な回路は増えることになる。   The configuration shown in FIG. 25 is a configuration assuming that one post-echo wave is removed by one variable coefficient FIR filter and one pre-echo wave is removed or suppressed by two variable coefficient FIR filters. The number of necessary circuits increases according to the number of multipaths assumed.

図25の適応等化フィルタ231は、プリエコーの除去を行う構成と、ポストエコーの除去を行う構成と、係数の生成を行う構成の3つの構成からなる。   The adaptive equalization filter 231 in FIG. 25 has three configurations: a configuration for removing pre-echo, a configuration for removing post-echo, and a configuration for generating coefficients.

プリエコーの除去を行う構成は、可変長遅延回路321,322、可変係数FIRフィルタ323,324、加算回路325,326よりなる。   The configuration for removing the pre-echo includes variable length delay circuits 321 and 322, variable coefficient FIR filters 323 and 324, and addition circuits 325 and 326.

ポストエコーの除去を行う構成は、減算回路327、可変長遅延回路328、および可変係数FIRフィルタ329よりなる。   The configuration for removing post-echo includes a subtraction circuit 327, a variable length delay circuit 328, and a variable coefficient FIR filter 329.

係数の生成を行う構成は、遅延プロファイル推定回路330、プリエコー位置検出回路331、ポストエコー位置検出回路332、主波位置検出回路333、信号抽出回路334,335,336、可変長遅延回路337,338、係数更新回路339,340、信号抽出回路341,342,343、可変係数FIRフィルタ344、可変長遅延回路345、減算回路346、可変長遅延回路347、および係数更新回路348よりなる。   The configuration for generating the coefficients includes a delay profile estimation circuit 330, a pre-echo position detection circuit 331, a post-echo position detection circuit 332, a main wave position detection circuit 333, signal extraction circuits 334, 335, and 336, and variable length delay circuits 337 and 338. , Coefficient update circuits 339 and 340, signal extraction circuits 341, 342, and 343, variable coefficient FIR filter 344, variable length delay circuit 345, subtraction circuit 346, variable length delay circuit 347, and coefficient update circuit 348.

係数の生成を行う構成のうち、遅延プロファイル推定回路330は、直交復調回路215から供給されたOFDM時間域信号を用いて遅延プロファイルを推定する。OFDM時間域信号を用いたプロファイル推定方法としては、例えば、GIを利用した整合フィルタが知られている。遅延プロファイル推定回路330は、推定した遅延プロファイルをプリエコー位置検出回路331とポストエコー位置検出回路332に出力する。   In the configuration for generating the coefficients, the delay profile estimation circuit 330 estimates the delay profile using the OFDM time domain signal supplied from the orthogonal demodulation circuit 215. As a profile estimation method using an OFDM time domain signal, for example, a matched filter using GI is known. The delay profile estimation circuit 330 outputs the estimated delay profile to the pre-echo position detection circuit 331 and the post-echo position detection circuit 332.

プリエコー位置検出回路331は、遅延プロファイル推定回路330により推定された遅延プロファイルからプリエコーを検出し、GIの開始位置などのプリエコーの基準となる所定の位置と、プリエコーの遅延時間を算出する。   The pre-echo position detection circuit 331 detects a pre-echo from the delay profile estimated by the delay profile estimation circuit 330, and calculates a predetermined position serving as a pre-echo reference such as a GI start position and a pre-echo delay time.

プリエコー位置検出回路331は、プリエコーの位置を信号抽出回路335と信号抽出回路336に出力する。また、プリエコー位置検出回路331は、プリエコーの遅延時間を可変長遅延回路337と可変長遅延回路338に出力するとともに、可変長遅延回路321と可変長遅延回路322に出力する。   The pre-echo position detection circuit 331 outputs the pre-echo position to the signal extraction circuit 335 and the signal extraction circuit 336. The pre-echo position detection circuit 331 outputs the pre-echo delay time to the variable-length delay circuit 337 and the variable-length delay circuit 338, and also outputs the pre-echo delay time to the variable-length delay circuit 321 and the variable-length delay circuit 322.

ポストエコー位置検出回路332は、遅延プロファイル推定回路330により推定された遅延プロファイルからポストエコーを検出し、GIの開始位置などのポストエコーの基準となる所定の位置と、ポストエコーの遅延時間を算出する。   The post-echo position detection circuit 332 detects a post-echo from the delay profile estimated by the delay profile estimation circuit 330, and calculates a predetermined position serving as a post-echo reference such as a GI start position and a post-echo delay time. To do.

ポストエコー位置検出回路332は、ポストエコーの位置を信号抽出回路342に出力する。また、ポストエコー位置検出回路332は、ポストエコーの遅延時間を可変長遅延回路345、可変長遅延回路347、および可変長遅延回路328に出力する。   The post-echo position detection circuit 332 outputs the post-echo position to the signal extraction circuit 342. The post-echo position detection circuit 332 outputs the post-echo delay time to the variable-length delay circuit 345, the variable-length delay circuit 347, and the variable-length delay circuit 328.

このように、図25の適応等化フィルタ231においては、遅延プロファイルが推定され、プリエコーとポストエコーについて、それぞれその位置と遅延時間が算出される。   As described above, in the adaptive equalization filter 231 in FIG. 25, the delay profile is estimated, and the position and delay time of the pre-echo and the post-echo are calculated.

主波位置検出回路333は、加算回路326から供給されたプリエコー等化後信号から主波の所定の位置を検出する。主波位置検出回路333は、例えば、図17の構成と同様の構成を有する。主波位置検出回路333は、検出した位置を表す信号を信号抽出回路334、信号抽出回路341、および信号抽出回路343に出力する。   The main wave position detection circuit 333 detects a predetermined position of the main wave from the pre-echo equalized signal supplied from the addition circuit 326. The main wave position detection circuit 333 has, for example, a configuration similar to the configuration of FIG. The main wave position detection circuit 333 outputs a signal representing the detected position to the signal extraction circuit 334, the signal extraction circuit 341, and the signal extraction circuit 343.

図26を適宜参照して、ポスト用係数の生成に関する構成について説明する。   With reference to FIG. 26 as appropriate, a configuration relating to generation of a post coefficient will be described.

信号抽出回路341は、主波位置検出回路333により検出された位置に従って、加算回路326から供給されたプリエコー等化後信号から、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路341は、抽出した主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路348に出力する。   The signal extraction circuit 341 extracts a signal in a section including the copy source of the main wave GI from the pre-echo equalized signal supplied from the adder circuit 326 according to the position detected by the main wave position detection circuit 333. The signal extraction circuit 341 outputs the extracted signal in the section including the main wave GI copy source to the coefficient update circuit 348 as a reference signal.

図26の最下段に示される信号S31は、信号抽出回路341から出力されるリファレンス信号である。 A signal S 31 shown at the bottom of FIG. 26 is a reference signal output from the signal extraction circuit 341.

信号抽出回路342は、ポストエコー位置検出回路332により検出されたポストエコーの位置に従って、加算回路326から供給されたプリエコー等化後信号から、ポストエコーのGIを含む区間の信号を抽出する。信号抽出回路342は、抽出したポストエコーのGIを含む区間の信号を減算回路346に出力する。   The signal extraction circuit 342 extracts a signal in a section including the post echo GI from the pre-echo equalized signal supplied from the addition circuit 326 according to the post echo position detected by the post echo position detection circuit 332. The signal extraction circuit 342 outputs the signal in the section including the extracted post-echo GI to the subtraction circuit 346.

図26の上から5段目に示される信号S32は、信号抽出回路342から出力されるポストエコーのGIを含む区間の信号である。 A signal S 32 shown in the fifth row from the top in FIG. 26 is a signal in a section including the post-echo GI output from the signal extraction circuit 342.

信号抽出回路343は、加算回路326から供給されたプリエコー等化後信号から、主波のGIを含む区間の信号を抽出し、抽出した主波のGIを含む区間の信号を可変係数FIRフィルタ344に出力する。   The signal extraction circuit 343 extracts the signal in the section including the main wave GI from the pre-echo equalized signal supplied from the adder circuit 326, and the variable coefficient FIR filter 344 extracts the signal in the section including the main wave GI. Output to.

図26の上から2段目に示される信号S33は、信号抽出回路343から出力される主波のGIを含む区間の信号である。 The signal S 33 shown in the second stage from the top in FIG. 26 is a signal in a section including the main wave GI output from the signal extraction circuit 343.

可変係数FIRフィルタ344は、係数更新回路348により設定されたポスト用係数を用いて、信号抽出回路343から供給された信号に対してフィルタリングを施す。   The variable coefficient FIR filter 344 filters the signal supplied from the signal extraction circuit 343 using the post coefficient set by the coefficient update circuit 348.

図10の可変係数FIRフィルタ253が、想定する最大の遅延時間に応じた数のタップを有しているのに対して、可変係数FIRフィルタ344は、それよりも十分に少ない数のタップしか有していない。例えば、図10の可変係数FIRフィルタ253が数千個のタップを有しているのに対して、可変係数FIRフィルタ344のタップの数は、数個から数十個となる。   The variable coefficient FIR filter 253 in FIG. 10 has a number of taps corresponding to the assumed maximum delay time, whereas the variable coefficient FIR filter 344 has a sufficiently smaller number of taps. Not done. For example, the variable coefficient FIR filter 253 in FIG. 10 has several thousand taps, whereas the number of taps in the variable coefficient FIR filter 344 is several to several tens.

可変係数FIRフィルタ344は、フィルタリングを施すことによって得られたマルチパスダミー信号を可変長遅延回路345に出力する。   The variable coefficient FIR filter 344 outputs a multipath dummy signal obtained by filtering to the variable length delay circuit 345.

図26の上から3段目に示される信号S34は、可変係数FIRフィルタ344から出力されるマルチパスダミー信号である。図26の例においては、可変係数FIRフィルタ344のタップの数は1とされている。 A signal S 34 shown in the third stage from the top in FIG. 26 is a multipath dummy signal output from the variable coefficient FIR filter 344. In the example of FIG. 26, the number of taps of the variable coefficient FIR filter 344 is 1.

可変長遅延回路345は、ポストエコーのGIを含む区間の信号が信号抽出回路342から減算回路346に出力されるまで、可変係数FIRフィルタ344から供給されたマルチパスダミー信号を、ポストエコー位置検出回路332により算出された遅延時間に従って遅延させる。可変長遅延回路345は、遅延させたマルチパスダミー信号を減算回路346に出力する。   The variable-length delay circuit 345 detects the post-echo position of the multipath dummy signal supplied from the variable coefficient FIR filter 344 until the signal in the section including the post-echo GI is output from the signal extraction circuit 342 to the subtraction circuit 346. The delay is performed according to the delay time calculated by the circuit 332. The variable length delay circuit 345 outputs the delayed multipath dummy signal to the subtraction circuit 346.

図26の上から4段目に示される信号S35は、可変長遅延回路345から出力される、遅延させたマルチパスダミー信号である。 The signal S 35 shown in the fourth stage from the top in FIG. 26 is a delayed multipath dummy signal output from the variable length delay circuit 345.

減算回路346は、信号抽出回路342から供給された信号から、可変長遅延回路345から供給されたマルチパスダミー信号を減算し、誤差信号を生成する。減算回路346は、生成した誤差信号を可変長遅延回路347に出力する。   The subtraction circuit 346 subtracts the multipath dummy signal supplied from the variable length delay circuit 345 from the signal supplied from the signal extraction circuit 342 to generate an error signal. The subtraction circuit 346 outputs the generated error signal to the variable length delay circuit 347.

図26の上から6段目に示される信号S36は、減算回路346から出力される誤差信号である。 A signal S 36 shown in the sixth stage from the top in FIG. 26 is an error signal output from the subtraction circuit 346.

可変長遅延回路347は、ポストエコー位置検出回路332により算出された遅延時間に従って、リファレンス信号の始点と誤差信号の始点が同時になるように、減算回路346から供給された誤差信号を遅延させる。可変長遅延回路347は、遅延させた誤差信号を係数更新回路348に出力する。   The variable length delay circuit 347 delays the error signal supplied from the subtraction circuit 346 according to the delay time calculated by the post-echo position detection circuit 332 so that the start point of the reference signal and the start point of the error signal are the same. The variable length delay circuit 347 outputs the delayed error signal to the coefficient update circuit 348.

図26の上から7段目に示される信号S37は、可変長遅延回路347から出力される誤差信号である。 A signal S 37 shown in the seventh stage from the top in FIG. 26 is an error signal output from the variable length delay circuit 347.

係数更新回路348は、セレクタ271を有していない点を除いて、図12に示される係数更新回路256の構成と同様の構成を有する。すなわち、図25の構成においては、可変係数FIRフィルタ344での遅延時間がGI長よりも十分短いので、図12のセレクタ271は不要になる。   The coefficient update circuit 348 has the same configuration as that of the coefficient update circuit 256 shown in FIG. 12 except that the selector 271 is not provided. That is, in the configuration of FIG. 25, the delay time in the variable coefficient FIR filter 344 is sufficiently shorter than the GI length, so the selector 271 of FIG. 12 is not necessary.

係数更新回路348は、信号抽出回路341から供給されたリファレンス信号と、可変長遅延回路347から供給された誤差信号を用いてポスト用係数を生成し、生成したポスト用係数を可変係数FIRフィルタ329と可変係数FIRフィルタ344に出力する。   The coefficient update circuit 348 generates a post coefficient using the reference signal supplied from the signal extraction circuit 341 and the error signal supplied from the variable length delay circuit 347, and uses the generated post coefficient as a variable coefficient FIR filter 329. And output to the variable coefficient FIR filter 344.

ポストエコーの除去に関する構成について説明する。   A configuration relating to post-echo removal will be described.

減算回路327は、加算回路326から供給されたプリエコー等化後信号から、可変係数FIRフィルタ329から供給されたポストエコー除去用の信号を減算することによって、プリエコー等化後信号に含まれるポストエコー成分を除去する。減算回路327は、ポストエコー成分を除去して得られた信号を適応等化フィルタ231の外部に出力するとともに、可変長遅延回路328に出力する。   The subtraction circuit 327 subtracts the post-echo removal signal supplied from the variable coefficient FIR filter 329 from the pre-echo equalization signal supplied from the addition circuit 326 to thereby add a post-echo signal included in the post-echo equalization signal. Remove ingredients. The subtraction circuit 327 outputs a signal obtained by removing the post-echo component to the outside of the adaptive equalization filter 231 and also outputs it to the variable length delay circuit 328.

可変長遅延回路328は、減算回路327から供給された信号を、ポストエコー位置検出回路332により算出された遅延時間だけ遅延させ、遅延させた信号を可変係数FIRフィルタ329に出力する。   The variable length delay circuit 328 delays the signal supplied from the subtraction circuit 327 by the delay time calculated by the post-echo position detection circuit 332, and outputs the delayed signal to the variable coefficient FIR filter 329.

可変係数FIRフィルタ329は、係数更新回路348により生成されたポスト用係数を用いて、可変長遅延回路328から供給された信号に対してフィルタリングを施す。可変係数FIRフィルタ329は、フィルタリングを施すことによって得られたポストエコー除去用の信号を減算回路327に出力する。   The variable coefficient FIR filter 329 performs filtering on the signal supplied from the variable length delay circuit 328 using the post coefficient generated by the coefficient update circuit 348. The variable coefficient FIR filter 329 outputs a post-echo removal signal obtained by filtering to the subtraction circuit 327.

このように、遅延プロファイルを推定し、それによりポストエコーの位置を検出し、検出したポストエコーの位置のみにフォーカスして処理を行うことによって、可変係数FIRフィルタのタップ数を減らすことができ、同時に、係数更新回路の規模を小さくすることができる。   In this way, by estimating the delay profile, thereby detecting the post-echo position, and focusing on only the detected post-echo position, the number of taps of the variable coefficient FIR filter can be reduced, At the same time, the scale of the coefficient update circuit can be reduced.

次に、図27を適宜参照して、プリエコーに関する構成について説明する。   Next, a configuration related to pre-echo will be described with reference to FIG.

信号抽出回路334は、図10の信号抽出回路260と同様に、主波位置検出回路333により検出された位置に従って、プリエコー成分を除去する前のOFDM時間域信号から、主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路334は、主波のGIのコピー元を含む区間の信号をリファレンス信号として係数更新回路339と係数更新回路340に出力する。   Similarly to the signal extraction circuit 260 of FIG. 10, the signal extraction circuit 334 copies the main wave GI from the OFDM time domain signal before removing the pre-echo component according to the position detected by the main wave position detection circuit 333. The signal of the section including is extracted. The signal extraction circuit 334 outputs a signal in a section including the copy source of the main wave GI to the coefficient update circuit 339 and the coefficient update circuit 340 as a reference signal.

図27の最下段に示される信号S41は、信号抽出回路334から出力されるリファレンス信号である。 A signal S 41 shown at the bottom of FIG. 27 is a reference signal output from the signal extraction circuit 334.

信号抽出回路335は、プリエコー位置検出回路331により検出された位置に従って、加算回路326から供給されたプリエコー等化後信号から、プリエコーのGIを含む区間の信号を抽出する。信号抽出回路335は、抽出したプリエコーのGIを含む区間の信号を誤差信号として可変長遅延回路337に出力する。   The signal extraction circuit 335 extracts a signal in a section including the pre-echo GI from the pre-echo equalized signal supplied from the addition circuit 326 according to the position detected by the pre-echo position detection circuit 331. The signal extraction circuit 335 outputs the extracted signal including the pre-echo GI to the variable length delay circuit 337 as an error signal.

図27の上から3段目に示される信号S42は、信号抽出回路335から出力される誤差信号である。 A signal S 42 shown in the third row from the top in FIG. 27 is an error signal output from the signal extraction circuit 335.

信号抽出回路336は、プリエコー位置検出回路331により検出された位置に従って、加算回路326から供給されたプリエコー等化後信号から、実際の遅延時間の2倍の時間を遅延時間として有するプリエコー成分のGIを含む区間の信号を抽出する。信号抽出回路336は、抽出したプリエコーのGIを含む区間の信号を誤差信号として可変長遅延回路338に出力する。   Based on the position detected by the pre-echo position detection circuit 331, the signal extraction circuit 336 uses a pre-echo component GI having a delay time that is twice the actual delay time from the pre-echo equalized signal supplied from the addition circuit 326. The signal of the section including is extracted. The signal extraction circuit 336 outputs the extracted signal in the section including the pre-echo GI to the variable length delay circuit 338 as an error signal.

図27の上から4段目に示される信号S43は、信号抽出回路336から出力される誤差信号である。 A signal S 43 shown in the fourth stage from the top in FIG. 27 is an error signal output from the signal extraction circuit 336.

可変長遅延回路337は、プリエコー位置検出回路331により算出された遅延時間に従って、信号抽出回路335から供給された誤差信号を、その始点が、信号抽出回路334から出力されたリファレンス信号の始点と同時になるように遅延させる。可変長遅延回路337は、遅延させた誤差信号を係数更新回路339に出力する。   The variable length delay circuit 337 generates the error signal supplied from the signal extraction circuit 335 according to the delay time calculated by the pre-echo position detection circuit 331, and the start point of the error signal is the same as the start point of the reference signal output from the signal extraction circuit 334. Delay to be. The variable length delay circuit 337 outputs the delayed error signal to the coefficient update circuit 339.

図27の上から5段目に示される信号S44は、可変長遅延回路337から出力される誤差信号である。この誤差信号S44が、リファレンス信号S41とともに係数更新回路339に入力される。 A signal S 44 shown in the fifth stage from the top in FIG. 27 is an error signal output from the variable length delay circuit 337. The error signal S 44 is input to the coefficient updating circuit 339 with a reference signal S 41.

可変長遅延回路338は、プリエコー位置検出回路331により算出された遅延時間に従って、信号抽出回路336から供給された誤差信号を、その始点が、信号抽出回路334から出力されたリファレンス信号の始点と同時になるように遅延させる。可変長遅延回路338は、遅延させた誤差信号を係数更新回路340に出力する。   The variable length delay circuit 338 generates the error signal supplied from the signal extraction circuit 336 according to the delay time calculated by the pre-echo position detection circuit 331, and the start point of the error signal is the same as the start point of the reference signal output from the signal extraction circuit 334. Delay to be. The variable length delay circuit 338 outputs the delayed error signal to the coefficient update circuit 340.

図27の上から6段目に示される信号S45は、可変長遅延回路338から出力される誤差信号である。この誤差信号S45が、リファレンス信号S41とともに係数更新回路340に入力される。 A signal S 45 shown in the sixth stage from the top in FIG. 27 is an error signal output from the variable length delay circuit 338. This error signal S 45 is input to the coefficient update circuit 340 together with the reference signal S 41 .

係数更新回路339は、図12に示される係数更新回路256の構成と同様の構成を有する。係数更新回路339は、信号抽出回路334から供給されたリファレンス信号と、可変長遅延回路337から供給された誤差信号に基づいてプリ用係数を生成する。係数更新回路339は、生成したプリ用係数を可変係数FIRフィルタ323に出力する。   The coefficient update circuit 339 has a configuration similar to that of the coefficient update circuit 256 shown in FIG. The coefficient update circuit 339 generates a pre coefficient based on the reference signal supplied from the signal extraction circuit 334 and the error signal supplied from the variable length delay circuit 337. The coefficient update circuit 339 outputs the generated pre coefficient to the variable coefficient FIR filter 323.

係数更新回路340も、図12に示される係数更新回路256の構成と同様の構成を有する。係数更新回路340は、信号抽出回路334から供給されたリファレンス信号と、可変長遅延回路338から供給された誤差信号に基づいてプリ用係数を生成する。係数更新回路340は、生成したプリ用係数を可変係数FIRフィルタ324に出力する。   The coefficient update circuit 340 has the same configuration as that of the coefficient update circuit 256 shown in FIG. The coefficient update circuit 340 generates a pre coefficient based on the reference signal supplied from the signal extraction circuit 334 and the error signal supplied from the variable length delay circuit 338. The coefficient update circuit 340 outputs the generated pre coefficient to the variable coefficient FIR filter 324.

このように、図10の構成によってプリエコーを除去する場合には、想定する最大の遅延時間の定数倍の時間に応じた数のタップが必要になるのに対して、図25の構成によってプリエコーを除去する場合には、ポストエコーの場合と同様に、タップ数を劇的に減らすことができる。   Thus, when removing the pre-echo with the configuration of FIG. 10, the number of taps corresponding to a constant multiple of the assumed maximum delay time is required, whereas with the configuration of FIG. In the case of removal, the number of taps can be dramatically reduced as in the case of post-echo.

プリエコーの除去もしくは抑圧に関する構成について説明する。   A configuration related to removal or suppression of pre-echo will be described.

可変長遅延回路321は、直交復調回路215から供給されたOFDM時間域信号を、プリエコー位置検出回路331により算出された遅延時間だけ遅延させ、遅延させたOFDM時間域信号を可変長遅延回路322と可変係数FIRフィルタ324に出力する。   The variable length delay circuit 321 delays the OFDM time domain signal supplied from the orthogonal demodulation circuit 215 by the delay time calculated by the pre-echo position detection circuit 331, and the delayed OFDM time domain signal is combined with the variable length delay circuit 322. Output to the variable coefficient FIR filter 324.

可変長遅延回路322は、可変長遅延回路321から供給されたOFDM時間域信号を、プリエコー位置検出回路331により算出された遅延時間だけさらに遅延させ、遅延させたOFDM時間域信号を加算回路326に出力する。   The variable length delay circuit 322 further delays the OFDM time domain signal supplied from the variable length delay circuit 321 by the delay time calculated by the pre-echo position detection circuit 331, and sends the delayed OFDM time domain signal to the adder circuit 326. Output.

可変係数FIRフィルタ323は、直交復調回路215から供給されたOFDM時間域信号に対して、係数更新回路339により生成されたプリ用係数を用いてフィルタリングを施す。可変長遅延回路322は、フィルタリングを施して得られた信号を加算回路325に出力する。   The variable coefficient FIR filter 323 performs filtering on the OFDM time domain signal supplied from the orthogonal demodulation circuit 215 using the pre coefficient generated by the coefficient update circuit 339. The variable length delay circuit 322 outputs a signal obtained by performing filtering to the addition circuit 325.

可変係数FIRフィルタ324は、可変長遅延回路321から供給されたOFDM時間域信号に対して、係数更新回路340により生成されたプリ用係数を用いてフィルタリングを施す。可変係数FIRフィルタ324は、フィルタリングを施して得られた信号を加算回路325に出力する。   The variable coefficient FIR filter 324 filters the OFDM time domain signal supplied from the variable length delay circuit 321 using the pre coefficient generated by the coefficient update circuit 340. The variable coefficient FIR filter 324 outputs a signal obtained by performing filtering to the adder circuit 325.

加算回路325は、可変係数FIRフィルタ323から供給された信号と可変係数FIRフィルタ324から供給された信号を加算することによってプリエコーの一部を除去もしくは抑圧し、得られた信号を加算回路326に出力する。   The adder circuit 325 removes or suppresses part of the pre-echo by adding the signal supplied from the variable coefficient FIR filter 323 and the signal supplied from the variable coefficient FIR filter 324, and sends the obtained signal to the adder circuit 326. Output.

加算回路326は、可変長遅延回路322から供給された信号と加算回路325から供給された信号を加算することによってプリエコーの残りの一部を除去もしくは抑圧し、得られた信号をプリエコー等化後信号として出力する。   The adder circuit 326 removes or suppresses the remaining part of the pre-echo by adding the signal supplied from the variable length delay circuit 322 and the signal supplied from the adder circuit 325, and after pre-echo equalizing the obtained signal Output as a signal.

以上のように、遅延プロファイルの推定を行ない、遅延プロファイルの推定値からマルチパス成分が存在する位置と遅延時間のみを検出し、対象とする位置にフォーカスした形で可変係数FIRフィルタを構成することによって、演算量と回路規模を小さくすることが可能になる。   As described above, the delay profile is estimated, only the position where the multipath component exists and the delay time are detected from the estimated value of the delay profile, and the variable coefficient FIR filter is configured in a form focused on the target position. Therefore, it is possible to reduce the calculation amount and the circuit scale.

上述したように、図25に示される適応等化フィルタ231の構成は、プリエコー1波、ポストエコー1波の干渉を除去することを想定した構成である。環境によってはプリエコーとポストエコーのいずれか一方が2波以上、または、プリエコーとポストエコーがいずれも2波以上あることもあり、この場合、干渉の除去対象とするマルチパスを制限する必要がある。   As described above, the configuration of the adaptive equalization filter 231 shown in FIG. 25 is a configuration assuming that the interference of one pre-echo wave and one post-echo wave is removed. Depending on the environment, either pre-echo or post-echo may have two or more waves, or both pre-echo and post-echo may have two or more waves. In this case, it is necessary to limit the multipath to be subjected to interference removal. .

すなわち、どのマルチパスの干渉を除去するのかを選択する必要がある。干渉除去を効率的に行うためには、干渉の大きいマルチパスを選択し、その成分を除去することが好ましい。   That is, it is necessary to select which multipath interference is to be removed. In order to efficiently perform interference removal, it is preferable to select a multipath with large interference and remove the component.

図28は、適応等化フィルタ231の構成例を示す図である。   FIG. 28 is a diagram illustrating a configuration example of the adaptive equalization filter 231.

図28の構成のうち、図25の構成と同じ構成には同じ符号を付してある。図28に示される適応等化フィルタ231の構成は、プリエコー位置検出回路331とポストエコー位置検出回路332の出力側にパス選択回路351が設けられている点で、図25の構成と異なる。重複する説明については適宜省略する。   28, the same reference numerals are given to the same components as those in FIG. The configuration of the adaptive equalization filter 231 shown in FIG. 28 is different from the configuration of FIG. 25 in that a path selection circuit 351 is provided on the output side of the pre-echo position detection circuit 331 and the post-echo position detection circuit 332. The overlapping description will be omitted as appropriate.

図28の適応等化フィルタ231においては、想定するマルチパスの数(プリエコー1波、ポストエコー1波)より多いマルチパスがある場合、干渉の除去対象とするマルチパスが選択され、選択されたマルチパスの干渉を除去するように係数が生成される。   In the adaptive equalization filter 231 shown in FIG. 28, when there are more multipaths than the number of assumed multipaths (one pre-echo wave and one post-echo wave), the multipath to be subjected to interference removal is selected and selected. Coefficients are generated to remove multipath interference.

係数の生成を行う構成について説明する。   A configuration for generating coefficients will be described.

遅延プロファイル推定回路330は、直交復調回路215から供給されたOFDM時間域信号を用いて遅延プロファイルを推定し、推定した遅延プロファイルをプリエコー位置検出回路331とポストエコー位置検出回路332に出力する。   The delay profile estimation circuit 330 estimates a delay profile using the OFDM time domain signal supplied from the orthogonal demodulation circuit 215 and outputs the estimated delay profile to the pre-echo position detection circuit 331 and the post-echo position detection circuit 332.

プリエコー位置検出回路331は、遅延プロファイル推定回路330により推定された遅延プロファイルに基づいてプリエコーを検出し、GIの開始位置などのプリエコーの基準となる所定の位置と、プリエコーの遅延時間の他に、プリエコーの電力を算出する。プリエコー位置検出回路331は、プリエコーの位置と遅延時間と電力をパス選択回路351に出力する。   The pre-echo position detection circuit 331 detects a pre-echo based on the delay profile estimated by the delay profile estimation circuit 330, and in addition to a predetermined position serving as a pre-echo reference such as a GI start position and a pre-echo delay time, Calculate pre-echo power. The pre-echo position detection circuit 331 outputs the pre-echo position, delay time, and power to the path selection circuit 351.

ポストエコー位置検出回路332は、遅延プロファイル推定回路330により推定された遅延プロファイルに基づいてポストエコーを検出し、GIの開始位置などのポストエコーの基準となる所定の位置と、ポストエコーの遅延時間の他に、ポストエコーの電力を算出する。ポストエコー位置検出回路332は、位置と遅延時間と電力をパス選択回路351に出力する。   The post-echo position detection circuit 332 detects a post-echo based on the delay profile estimated by the delay profile estimation circuit 330, a predetermined position serving as a post-echo reference, such as a GI start position, and a post-echo delay time. In addition, the post-echo power is calculated. The post-echo position detection circuit 332 outputs the position, delay time, and power to the path selection circuit 351.

パス選択回路351は、プリエコー位置検出回路331から供給されたプリエコーの位置と遅延時間と電力に基づいて、干渉の除去対象とするプリエコーを選択する。パス選択回路351は、干渉の除去対象として選択したプリエコーの位置を信号抽出回路335,336に出力し、遅延時間を可変長遅延回路321,322,337,338に出力する。   The path selection circuit 351 selects a pre-echo to be subjected to interference removal based on the pre-echo position, delay time, and power supplied from the pre-echo position detection circuit 331. The path selection circuit 351 outputs the pre-echo position selected as the interference removal target to the signal extraction circuits 335 and 336 and outputs the delay time to the variable length delay circuits 321, 322, 337 and 338.

また、パス選択回路351は、ポストエコー位置検出回路332から供給されたポストエコーの位置と遅延時間と電力に基づいて、干渉の除去対象とするポストエコーを選択する。パス選択回路351は、干渉の除去対象として選択したポストエコーの位置を信号抽出回路342に出力し、遅延時間を可変長遅延回路328,345,347に出力する。パス選択回路351によるマルチパスの選択については後述する。   Further, the path selection circuit 351 selects a post-echo to be subject to interference removal based on the post-echo position, delay time, and power supplied from the post-echo position detection circuit 332. The path selection circuit 351 outputs the position of the post-echo selected as the interference removal target to the signal extraction circuit 342 and outputs the delay time to the variable length delay circuits 328, 345 and 347. Multipath selection by the path selection circuit 351 will be described later.

図28に示される、係数の生成を行う他の構成は上述した構成と基本的に同様である。   Other configurations for generating coefficients shown in FIG. 28 are basically the same as those described above.

すなわち、主波位置検出回路333は、加算回路326から供給されたプリエコー等化後信号から主波の位置を検出し、検出した位置を表す信号を信号抽出回路334,341,343に出力する。   That is, the main wave position detection circuit 333 detects the position of the main wave from the pre-echo equalized signal supplied from the addition circuit 326 and outputs signals representing the detected positions to the signal extraction circuits 334, 341, and 343.

ポストエコーに関する処理を行う構成のうちの信号抽出回路341は、プリエコー等化後信号から主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路341は、主波のGIのコピー元を含む区間の信号をリファレンス信号(図26の信号S31)として係数更新回路348に出力する。 The signal extraction circuit 341 in the configuration that performs processing related to the post-echo extracts a signal in a section including the main wave GI copy source from the pre-echo equalized signal. The signal extraction circuit 341 outputs the signal in the section including the GI copy source of the main wave to the coefficient update circuit 348 as a reference signal (signal S 31 in FIG. 26).

信号抽出回路342は、パス選択回路351から供給されたポストエコーの位置に従って、プリエコー等化後信号からポストエコーのGIを含む区間の信号を抽出する。信号抽出回路342は、ポストエコーのGIを含む区間の信号(図26の信号S32)を減算回路346に出力する。 The signal extraction circuit 342 extracts a signal in a section including the post-echo GI from the post-echo equalized signal according to the post-echo position supplied from the path selection circuit 351. The signal extraction circuit 342 outputs the signal in the section including the post-echo GI (signal S 32 in FIG. 26) to the subtraction circuit 346.

信号抽出回路343は、プリエコー等化後信号から主波のGIを含む区間の信号(図26の信号S33)を抽出し、主波のGIを含む区間の信号を可変係数FIRフィルタ344に出力する。 The signal extraction circuit 343 extracts the signal in the section including the main wave GI (signal S 33 in FIG. 26) from the pre-echo equalized signal, and outputs the signal in the section including the main wave GI to the variable coefficient FIR filter 344. To do.

可変係数FIRフィルタ344は、係数更新回路348により設定されたポスト用係数を用いて、信号抽出回路343から供給された信号に対してフィルタリングを施し、マルチパスダミー信号(図26の信号S34)を可変長遅延回路345に出力する。 Variable coefficient FIR filter 344, by using the post coefficient set by the coefficient updating circuit 348 performs filtering on the signal supplied from the signal extraction circuit 343, multi-path dummy signal (signal S 34 of FIG. 26) Is output to the variable length delay circuit 345.

可変長遅延回路345は、ポストエコーのGIを含む区間の信号が信号抽出回路342から減算回路346に出力されるまで、可変係数FIRフィルタ344から供給されたマルチパスダミー信号を、パス選択回路351から供給された遅延時間に従って遅延させる。可変長遅延回路345は、遅延させたマルチパスダミー信号(図26の信号S35)を減算回路346に出力する。 The variable length delay circuit 345 uses the multipath dummy signal supplied from the variable coefficient FIR filter 344 as the path selection circuit 351 until the signal in the interval including the post-echo GI is output from the signal extraction circuit 342 to the subtraction circuit 346. Delay according to the delay time supplied from The variable length delay circuit 345 outputs the delayed multipath dummy signal (signal S 35 in FIG. 26) to the subtraction circuit 346.

減算回路346は、信号抽出回路342から供給された信号から、可変長遅延回路345から供給されたマルチパスダミー信号を減算することによって誤差信号(図26の信号S36)を生成し、可変長遅延回路347に出力する。 The subtraction circuit 346 generates an error signal (signal S 36 in FIG. 26) by subtracting the multipath dummy signal supplied from the variable length delay circuit 345 from the signal supplied from the signal extraction circuit 342, and generates a variable length. Output to the delay circuit 347.

可変長遅延回路347は、パス選択回路351から供給された遅延時間に従って、リファレンス信号の始点と誤差信号の始点が同時になるように、減算回路346から供給された誤差信号を遅延させる。可変長遅延回路347は、遅延させた誤差信号(図26の信号S37)を係数更新回路348に出力する。 The variable length delay circuit 347 delays the error signal supplied from the subtraction circuit 346 so that the start point of the reference signal and the start point of the error signal are simultaneously according to the delay time supplied from the path selection circuit 351. The variable length delay circuit 347 outputs the delayed error signal (signal S 37 in FIG. 26) to the coefficient update circuit 348.

係数更新回路348は、信号抽出回路341から供給されたリファレンス信号と、可変長遅延回路347から供給された誤差信号を用いてポスト用係数を生成し、生成したポスト用係数を可変係数FIRフィルタ329,344に出力する。   The coefficient update circuit 348 generates a post coefficient using the reference signal supplied from the signal extraction circuit 341 and the error signal supplied from the variable length delay circuit 347, and uses the generated post coefficient as a variable coefficient FIR filter 329. , 344.

プリエコーに関する処理を行う構成のうちの信号抽出回路334は、主波位置検出回路333により検出された主波の位置に従って、プリエコー成分を除去する前のOFDM時間域信号から主波のGIのコピー元を含む区間の信号を抽出する。信号抽出回路334は、主波のGIのコピー元を含む区間の信号をリファレンス信号(図27の信号S41)として係数更新回路339,340に出力する。 The signal extraction circuit 334 in the configuration for performing the processing related to the pre-echo is based on the main wave position detected by the main wave position detection circuit 333, and the GI copy source of the main wave from the OFDM time domain signal before the pre-echo component is removed. The signal of the section including is extracted. The signal extraction circuit 334 outputs the signal in the section including the copy source of the main wave GI to the coefficient update circuits 339 and 340 as a reference signal (signal S 41 in FIG. 27).

信号抽出回路335は、パス選択回路351から供給されたプリエコーの位置に従って、プリエコー等化後信号からプリエコーのGIを含む区間の信号を抽出する。信号抽出回路335は、プリエコーのGIを含む区間の信号を誤差信号(図27の信号S42)として可変長遅延回路337に出力する。 The signal extraction circuit 335 extracts a signal in a section including the pre-echo GI from the pre-echo equalized signal according to the pre-echo position supplied from the path selection circuit 351. The signal extraction circuit 335 outputs the signal in the section including the pre-echo GI to the variable length delay circuit 337 as an error signal (signal S 42 in FIG. 27).

信号抽出回路336は、パス選択回路351から供給されたプリエコーの位置に従って、プリエコー等化後信号から、実際の遅延時間の2倍の時間を遅延時間として有するプリエコー成分のGIを含む区間の信号を抽出する。信号抽出回路336は、プリエコーのGIを含む区間の信号を誤差信号(図27の信号S43)として可変長遅延回路338に出力する。 In accordance with the pre-echo position supplied from the path selection circuit 351, the signal extraction circuit 336 extracts a signal in a section including a pre-echo component GI having a delay time that is twice the actual delay time from the pre-echo equalization signal. Extract. The signal extraction circuit 336 outputs the signal in the section including the pre-echo GI to the variable length delay circuit 338 as an error signal (signal S 43 in FIG. 27).

可変長遅延回路337は、パス選択回路351から供給されたプリエコーの遅延時間に従って、信号抽出回路335から供給された誤差信号を、その始点が、信号抽出回路334から出力されたリファレンス信号の始点と同時になるように遅延させる。可変長遅延回路337は、遅延させた誤差信号(図27の信号S44)を係数更新回路339に出力する。 The variable length delay circuit 337 determines the error signal supplied from the signal extraction circuit 335 according to the delay time of the pre-echo supplied from the path selection circuit 351, and the start point of the error signal is the start point of the reference signal output from the signal extraction circuit 334. Delay to be simultaneous. The variable length delay circuit 337 outputs the delayed error signal (signal S 44 in FIG. 27) to the coefficient update circuit 339.

可変長遅延回路338は、パス選択回路351から供給されたプリエコーの遅延時間に従って、信号抽出回路336から供給された誤差信号を、その始点が、信号抽出回路334から出力されたリファレンス信号の始点と同時になるように遅延させる。可変長遅延回路338は、遅延させた誤差信号(図27の信号S45)を係数更新回路340に出力する。 The variable length delay circuit 338 determines the error signal supplied from the signal extraction circuit 336 according to the delay time of the pre-echo supplied from the path selection circuit 351, and the start point of the error signal is the start point of the reference signal output from the signal extraction circuit 334. Delay to be simultaneous. The variable length delay circuit 338 outputs the delayed error signal (signal S 45 in FIG. 27) to the coefficient update circuit 340.

係数更新回路339は、信号抽出回路334から供給されたリファレンス信号と、可変長遅延回路337から供給された誤差信号に基づいてプリ用係数を生成し、可変係数FIRフィルタ323に出力する。   The coefficient update circuit 339 generates a pre coefficient based on the reference signal supplied from the signal extraction circuit 334 and the error signal supplied from the variable length delay circuit 337 and outputs the pre coefficient to the variable coefficient FIR filter 323.

係数更新回路340は、信号抽出回路334から供給されたリファレンス信号と、可変長遅延回路338から供給された誤差信号に基づいてプリ用係数を生成し、可変係数FIRフィルタ324に出力する。   The coefficient update circuit 340 generates a pre coefficient based on the reference signal supplied from the signal extraction circuit 334 and the error signal supplied from the variable length delay circuit 338 and outputs the pre coefficient to the variable coefficient FIR filter 324.

ここで、干渉除去の対象とするマルチパスの選択について説明する。   Here, selection of a multipath to be subjected to interference removal will be described.

上述したように、プリエコー位置検出回路331からパス選択回路351に対しては、各プリエコーの位置、遅延時間、電力の情報が供給される。また、ポストエコー位置検出回路332からパス選択回路351に対しては、各ポストエコーの位置、遅延時間、電力の情報が供給される。   As described above, information on the position, delay time, and power of each pre-echo is supplied from the pre-echo position detection circuit 331 to the path selection circuit 351. Further, the post-echo position detection circuit 332 supplies information on the position, delay time, and power of each post-echo to the path selection circuit 351.

パス選択回路351においては、各プリエコーについて、その位置、遅延時間、電力に基づいて、干渉除去を行わなかった場合にFFT演算後に残留することになるシンボル間干渉量が推定され、干渉量を基準として干渉除去の対象とするプリエコーが選択される。   In the path selection circuit 351, for each pre-echo, based on the position, delay time, and power, the amount of intersymbol interference that will remain after the FFT calculation when interference removal is not performed is estimated, and the interference amount is used as a reference. A pre-echo to be subject to interference cancellation is selected.

また、各ポストエコーについて、その位置、遅延時間、電力に基づいて、干渉除去を行わなかった場合にFFT演算後に残留することになるシンボル間干渉量が推定され、干渉量を基準として干渉除去の対象とするポストエコーが選択される。   For each post-echo, based on the position, delay time, and power, the amount of intersymbol interference that will remain after the FFT calculation when interference cancellation is not performed is estimated. The target post-echo is selected.

主波に対する各マルチパス(各プリエコー、ポストエコー)の干渉量は、下式のように表される。
(各マルチパスの干渉量)=(FFT区間に入り込む前後のシンボルの区間)×(電力)
The amount of interference of each multipath (each pre-echo and post-echo) with respect to the main wave is expressed by the following equation.
(Interference amount of each multipath) = (symbol interval before and after entering the FFT interval) x (power)

FFT区間に入り込む前後のシンボルの区間は、FFT区間が決まれば、マルチパスの位置と遅延時間から特定される。   If the FFT interval is determined, the symbol interval before and after entering the FFT interval is identified from the multipath position and the delay time.

図29は、干渉量の具体例を示す図である。   FIG. 29 is a diagram illustrating a specific example of the interference amount.

図29の横方向は時間方向を表す。上の帯から順に、プリエコー、主波、ポストエコーを表し、各帯の幅は、各パスの電力を表す。主波の電力を1として、プリエコーの電力がα、ポストエコーの電力がβとされている。   The horizontal direction in FIG. 29 represents the time direction. In order from the upper band, pre-echo, main wave, and post-echo are represented, and the width of each band represents the power of each path. The main wave power is 1, the pre-echo power is α, and the post-echo power is β.

各パスで伝送される同じシンボルには同じ模様を付している。ドットの付されているシンボルを復号対象として図29に示されるような区間にFFT区間が設定されるとした場合、このFFT区間には、プリエコーによって伝送される1つ後ろのシンボルの一部が時間t1に相当する分だけ入り込む。また、ポストエコーによって伝送される1つ前のシンボルの一部が時間t2に相当する分だけ入り込む。   The same symbol is attached to the same symbol transmitted in each path. When an FFT section is set in a section as shown in FIG. 29 with a dot-attached symbol as a decoding target, a part of the next symbol transmitted by the pre-echo is included in this FFT section. Enter only the amount corresponding to time t1. In addition, a part of the previous symbol transmitted by the post-echo enters only as much as time t2.

プリエコーの干渉量の大きさはt1×αで表され、ポストエコーの干渉量の大きさはt2×βで表される。   The amount of pre-echo interference is represented by t1 × α, and the amount of post-echo interference is represented by t2 × β.

プリエコー1波、ポストエコー1波の干渉を除去する図28の構成の場合、パス選択回路351においては、このようにして算出される干渉量を基準として、干渉の除去対象とするプリエコーとポストエコーが1波ずつ選択される。   In the case of the configuration shown in FIG. 28 in which the interference of one pre-echo wave and one post-echo wave is removed, the path selection circuit 351 uses the interference amount calculated in this way as a reference to pre-echo and post-echo to be subjected to interference removal. Are selected one by one.

図30は、パス選択回路351の構成例を示すブロック図である。   FIG. 30 is a block diagram illustrating a configuration example of the path selection circuit 351.

図30に示されるように、パス選択回路351は、FFT区間推定部351A、干渉量計算部351B、および選択部351Cから構成される。プリエコー位置検出回路331から出力された各プリエコーの位置、遅延時間、電力の情報と、ポストエコー位置検出回路332から出力された各ポストエコーの位置、遅延時間、電力の情報は、FFT区間推定部351A、干渉量計算部351B、および選択部351Cにそれぞれ入力される。   As shown in FIG. 30, the path selection circuit 351 includes an FFT interval estimation unit 351A, an interference amount calculation unit 351B, and a selection unit 351C. Information on the position, delay time, and power of each pre-echo output from the pre-echo position detection circuit 331 and information on the position, delay time, and power of each post-echo output from the post-echo position detection circuit 332 include an FFT interval estimation unit. 351A, the interference amount calculation unit 351B, and the selection unit 351C are input.

FFT区間推定部351Aは、パスの構成から、後段のFFT演算において設定されるFFT区間を推定する。   The FFT interval estimation unit 351A estimates the FFT interval set in the subsequent FFT calculation from the path configuration.

図31は、パスの構成がプリエコーと主波のみからなる場合に推定されるFFT区間の例を示す図である。   FIG. 31 is a diagram illustrating an example of an FFT interval estimated when the path configuration includes only a pre-echo and a main wave.

図31の例においてはプリエコーが2波あるものとされている。プリエコー1の電力はα、プリエコー2の電力はβとされている。   In the example of FIG. 31, it is assumed that there are two pre-echo waves. The power of the pre-echo 1 is α, and the power of the pre-echo 2 is β.

この場合、図31に示されるように、主波で伝送される他のシンボル(復調対象のシンボル以外のシンボル)が干渉にならない範囲内で、時間的に最も前寄りの区間がFFT区間として推定される。GIの開始位置がFFT区間の開始位置と同じ位置になる。   In this case, as shown in FIG. 31, the most forward section in time is estimated as the FFT section within a range in which other symbols transmitted on the main wave (symbols other than the symbol to be demodulated) do not interfere. Is done. The start position of GI is the same position as the start position of the FFT section.

図32は、パスの構成がポストエコーと主波のみからなる場合に推定されるFFT区間の例を示す図である。   FIG. 32 is a diagram illustrating an example of an FFT interval estimated when the path configuration includes only a post-echo and a main wave.

図32の例においてはポストエコーが2波あるものとされている。ポストエコー1の電力はα、ポストエコー2の電力はβとされている。   In the example of FIG. 32, it is assumed that there are two post-echo waves. The power of the post echo 1 is α, and the power of the post echo 2 is β.

この場合、図32に示されるように、主波で伝送される他のシンボルが干渉にならない範囲内で、時間的に最も後ろ寄りの区間がFFT区間として推定される。1つ後ろのシンボルとの境界位置がFFT区間の終了位置と同じ位置になる。   In this case, as shown in FIG. 32, the section that is the most backward in time is estimated as the FFT section within a range in which other symbols transmitted by the main wave do not interfere. The boundary position with the next symbol is the same as the end position of the FFT interval.

図33は、パスの構成がプリエコーと主波とポストエコーからなる場合に推定されるFFT区間の例を示す図である。   FIG. 33 is a diagram illustrating an example of an FFT interval estimated when the path configuration includes a pre-echo, a main wave, and a post-echo.

図33の例においてはプリエコー、ポストエコーともに2波あるものとされている。プリエコー1の電力はα、プリエコー2の電力はβ、ポストエコー1の電力はγ、ポストエコー2の電力はδとされている。   In the example of FIG. 33, there are two pre-echoes and post-echoes. The power of the pre-echo 1 is α, the power of the pre-echo 2 is β, the power of the post-echo 1 is γ, and the power of the post-echo 2 is δ.

この場合、主波で伝送される他のシンボルが干渉にならない範囲内に設定されるものとしか予想できないため、プリエコーとポストエコーそれぞれについて、ワーストケースの干渉量を計算することになるような区間がFFT区間として推定される。   In this case, since it can only be expected that other symbols transmitted in the main wave are set within a range that does not cause interference, the interval in which the worst-case interference amount is calculated for each of the pre-echo and the post-echo. Is estimated as the FFT interval.

すなわち、図33に示されるように、プリエコーについては、主波で伝送される他のシンボルが干渉にならない範囲内で、時間的に最も後ろ寄りの区間がFFT区間として推定される。   That is, as shown in FIG. 33, with regard to the pre-echo, an interval that is the rearmost in time is estimated as an FFT interval within a range in which other symbols transmitted on the main wave do not interfere.

また、ポストエコーについては、主波で伝送される他のシンボルが干渉にならない範囲内で、時間的に最も前寄りの区間がFFT区間として推定される。   As for the post-echo, the most temporal interval in time is estimated as the FFT interval within a range where other symbols transmitted by the main wave do not interfere.

FFT区間推定部351Aは、以上のようにして推定したFFT区間を表す信号を干渉量計算部351Bに出力する。   The FFT interval estimation unit 351A outputs a signal representing the FFT interval estimated as described above to the interference amount calculation unit 351B.

干渉量計算部351Bは、FFT区間推定部351Aにより推定されたFFT区間と、プリエコー位置検出回路331、ポストエコー位置検出回路332から供給された情報に基づいて各マルチパスの干渉量を計算する。干渉量計算部351Bは、計算した干渉量を表す信号を選択部351Cに出力する。   The interference amount calculation unit 351B calculates the interference amount of each multipath based on the FFT section estimated by the FFT section estimation unit 351A and information supplied from the pre-echo position detection circuit 331 and the post-echo position detection circuit 332. The interference amount calculation unit 351B outputs a signal representing the calculated interference amount to the selection unit 351C.

選択部351Cは、干渉量計算部351Bにより計算された干渉量を基準として、干渉量がより大きいプリエコー1波とポストエコー1波を干渉除去対象のマルチパスとして選択する。   The selection unit 351C selects one pre-echo wave and one post-echo wave having a larger interference amount as multipaths to be interference-removed based on the interference amount calculated by the interference amount calculation unit 351B.

例えば、パスの構成がプリエコーと主波のみからなり、図31に示されるように、主波で伝送される他のシンボルが干渉にならない範囲内で最も前寄りの区間がFFT区間として推定された場合、干渉量計算部351Bにより、プリエコー1の干渉量はt1×αとして計算される。また、プリエコー2の干渉量はt2×βとして計算される。   For example, the path configuration consists only of a pre-echo and a main wave, and as shown in FIG. 31, the forefront section is estimated as the FFT section within a range where other symbols transmitted by the main wave do not interfere with each other. In this case, the interference amount calculation unit 351B calculates the interference amount of the pre-echo 1 as t1 × α. Further, the interference amount of the pre-echo 2 is calculated as t2 × β.

選択部351Cにおいては、干渉量t1×αとt2×βを比較して、プリエコー1と2のうちの、大きい干渉量が求められた方のプリエコーが干渉除去対象のプリエコーとして選択される。   In the selection unit 351C, the interference amounts t1 × α and t2 × β are compared, and the pre-echo of the pre-echoes 1 and 2 in which the larger interference amount is obtained is selected as the pre-echo to be subjected to interference removal.

また、パスの構成がポストエコーと主波のみからなり、図32に示されるように、主波で伝送される他のシンボルが干渉にならない範囲内で最も後ろ寄りの区間がFFT区間として推定された場合、干渉量計算部351Bにより、ポストエコー1の干渉量はt1×αとして計算される。また、ポストエコー2の干渉量はt2×βとして計算される。   Also, as shown in FIG. 32, the path configuration consists of only the post-echo and the main wave, and as shown in FIG. 32, the rearmost interval is estimated as the FFT interval within a range where other symbols transmitted by the main wave do not interfere. In this case, the interference amount calculation unit 351B calculates the interference amount of the post-echo 1 as t1 × α. Further, the interference amount of the post-echo 2 is calculated as t2 × β.

選択部351Cにおいては、干渉量t1×αとt2×βを比較して、ポストエコー1と2のうちの、大きい干渉量が求められた方のポストエコーが干渉除去対象のポストエコーとして選択される。   In the selection unit 351C, the amount of interference t1 × α and t2 × β are compared, and the post-echo for which the larger amount of interference is obtained among the post-echoes 1 and 2 is selected as the post-echo for interference removal. The

パスの構成がプリエコーと主波とポストエコーからなり、図33に示されるように、プリエコーについて、主波で伝送される他のシンボルが干渉にならない範囲内で最も後ろ寄りの区間がFFT区間として推定された場合、プリエコー1の干渉量はt1×αとして計算され、プリエコー2の干渉量はt2×βとして計算される。   The path configuration is composed of pre-echo, main wave, and post-echo. As shown in FIG. 33, the most backward section of the pre-echo within the range in which other symbols transmitted on the main wave do not interfere is the FFT section. When estimated, the interference amount of the pre-echo 1 is calculated as t1 × α, and the interference amount of the pre-echo 2 is calculated as t2 × β.

また、ポストエコーについて、主波で伝送される他のシンボルが干渉にならない範囲内で最も前寄りの区間がFFT区間として推定された場合、ポストエコー1の干渉量はt3×γとして計算され、ポストエコー2の干渉量はt4×δとして計算される。   For the post-echo, when the most forward section is estimated as the FFT section within the range where other symbols transmitted in the main wave do not interfere, the interference amount of the post-echo 1 is calculated as t3 × γ, The interference amount of the post-echo 2 is calculated as t4 × δ.

選択部351Cにおいては、干渉量t1×αとt2×βを比較して、プリエコー1と2のうちの、大きい干渉量が求められた方のプリエコーが干渉除去対象のプリエコーとして選択される。   In the selection unit 351C, the interference amounts t1 × α and t2 × β are compared, and the pre-echo of the pre-echoes 1 and 2 in which the larger interference amount is obtained is selected as the pre-echo to be subjected to interference removal.

また、干渉量t3×γとt4×δを比較して、ポストエコー1と2のうちの、大きい干渉量が求められた方のポストエコーが干渉除去対象のポストエコーとして選択される。   Also, comparing the amount of interference t3 × γ and t4 × δ, the post-echo for which the larger amount of interference is obtained among the post-echoes 1 and 2 is selected as the post-echo to be subject to interference removal.

以上のようにして選択されたマルチパスの位置、遅延時間が、選択部351Cから出力される。選択部351Cから出力されたプリエコーの位置は信号抽出回路335,336に供給され、遅延時間は可変長遅延回路321,322,337,338に供給される。また、選択部351Cから出力されたポストエコーの位置は信号抽出回路342に供給され、遅延時間は可変長遅延回路328,345,347に供給される。   The multipath position and delay time selected as described above are output from the selection unit 351C. The position of the pre-echo output from the selection unit 351C is supplied to the signal extraction circuits 335 and 336, and the delay time is supplied to the variable length delay circuits 321, 322, 337, and 338. Further, the position of the post-echo output from the selection unit 351C is supplied to the signal extraction circuit 342, and the delay time is supplied to the variable length delay circuits 328, 345, and 347.

以上のように、パスの電力と、主波との到来時間差の両方を適切に利用してマルチパスを選択し、選択したマルチパスの成分から優先的に除去するようにしたため、効率的に干渉を除去することができる。   As described above, the multipath is selected by appropriately using both the path power and the arrival time difference from the main wave, and is preferentially removed from the selected multipath components. Can be removed.

仮に、主波との到来時間差の大きいマルチパスから順に選択するとした場合、到来時間差の大きいマルチパスの電力が小さいときには、到来時間差は小さいが電力の大きいマルチパスを選択した方が効率的であるといったこともあるが、そのようなことが起きるのを防ぐことができる。   If the multipath with the large arrival time difference from the main wave is selected in order, when the power of the multipath with the large arrival time difference is small, it is more efficient to select the multipath with the small arrival time difference but the large power. However, it can be prevented from happening.

また、電力の大きいマルチパスから順に選択するとした場合、電力の大きいマルチパスの主波との到来時間差が小さいときには、電力は小さいが到来時間差の大きいマルチパスを選択した方が効率的であるといったこともあるが、そのようなことが起きるのも防ぐことができる。   In addition, when selecting multipaths in descending order of power, it is more efficient to select multipaths with low power but large arrival time differences when the arrival time difference from the main wave of the multipath with large power is small. Sometimes this can be prevented.

以上においては、プリエコー1波、ポストエコー1波の干渉を除去することを想定した場合について説明したが、回路実装を大きくして、2波以上の干渉を除去することを想定した場合にも同様にして干渉除去対象とするマルチパスを選択することが可能である。   In the above description, the case where it is assumed that the interference of one pre-echo wave and one post-echo wave is removed has been described. However, the same applies to the case where it is assumed that the circuit implementation is increased and interference of two or more waves is removed. Thus, it is possible to select a multipath as an interference removal target.

例えば、プリエコー2波の干渉を除去することを想定した回路実装がなされており、プリエコーが3波以上ある場合、干渉量が大きいものから順に、2波のプリエコーが干渉除去対象のプリエコーとして選択される。   For example, a circuit implementation is made assuming that the interference of two pre-echo waves is removed. When there are three or more pre-echoes, the two pre-echoes are selected as the pre-echoes for interference removal in order from the largest interference amount. The

また、ポストエコー2波の干渉を除去することを想定した回路実装がなされており、ポストエコーが3波以上ある場合、干渉量が大きいものから順に、2波のポストエコーが干渉除去対象のポストエコーとして選択される。   In addition, circuit implementation is made assuming that the interference of two post-echo waves is removed. When there are three or more post-echoes, the post-echoes of two waves are the post-interference-removed posts in descending order of the amount of interference. Selected as an echo.

さらに、以上においては、FFT区間をパス選択回路351が自ら推定して各マルチパスの干渉量を計算するものとしたが、FFT区間については、パス選択回路351が推定するのではなく後段のFFT回路216(図9)から通知されるようにしてもよい。   Further, in the above description, the path selection circuit 351 estimates the FFT section by itself and calculates the interference amount of each multipath. However, the FFT selection is not estimated by the path selection circuit 351 but is performed in the subsequent stage. You may make it notify from the circuit 216 (FIG. 9).

パス選択回路351においては、FFT回路216から通知されたFFT区間と、プリエコー位置検出回路331、ポストエコー位置検出回路332から供給された情報に基づいてマルチパスの選択が行われることになる。   In the path selection circuit 351, multipath selection is performed based on the FFT section notified from the FFT circuit 216 and information supplied from the pre-echo position detection circuit 331 and the post-echo position detection circuit 332.

図34は、係数更新回路の他の構成例を示す図である。図34において、図12に示される構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。   FIG. 34 is a diagram illustrating another configuration example of the coefficient update circuit. 34, the same reference numerals are given to the same components as those shown in FIG. The overlapping description will be omitted as appropriate.

図34に示される構成と同じ構成を有する回路が、係数更新回路256,259として図10の適応等化フィルタ231に設けられる。係数更新回路305,310として図24の適応等化フィルタ231に設けられるようにしてもよいし、係数更新回路339,340,348として図25、図28の適応等化フィルタ231に設けられるようにしてもよい。   A circuit having the same configuration as that shown in FIG. 34 is provided in the adaptive equalization filter 231 of FIG. 10 as coefficient update circuits 256 and 259. The coefficient update circuits 305 and 310 may be provided in the adaptive equalization filter 231 in FIG. 24, and the coefficient update circuits 339, 340, and 348 may be provided in the adaptive equalization filter 231 in FIGS. May be.

通常、OFDM信号の引き込み時や伝送路の変動があった時など、誤差信号が大きな時にはステップサイズμを大きくし、誤差信号が収束した後は、安定化のため、ステップサイズμを小さくしたいという要求がある。この要求を満たす方法としてVSS-LMSアルゴリズムが従来よりあるが、この方法と同じようにしてステップサイズμを調整することは、上述したように、図12の係数更新回路256に入力される誤差信号には雑音項が多く含まれているため困難である。   Usually, when the error signal is large, such as when the OFDM signal is pulled in or when the transmission path fluctuates, the step size μ is increased. After the error signal has converged, the step size μ is desired to be reduced for stabilization. There is a request. The VSS-LMS algorithm has been conventionally used as a method for satisfying this requirement. However, adjusting the step size μ in the same manner as this method, as described above, is an error signal input to the coefficient update circuit 256 of FIG. Is difficult because it contains many noise terms.

従って、図34の係数更新回路361においては、ステップサイズμの調整を誤差信号に応じて行うのではなく、サンプル相関値に応じて行うようになされている。これにより、安定して、ステップサイズμの調整を行うことが可能になる。   Therefore, in the coefficient update circuit 361 in FIG. 34, the step size μ is not adjusted according to the error signal, but according to the sample correlation value. As a result, the step size μ can be adjusted stably.

図34に示されるように、係数更新回路361には、セレクタ371、可変μ更新回路372、および最大タップ判定回路373がさらに設けられる。   As shown in FIG. 34, the coefficient update circuit 361 further includes a selector 371, a variable μ update circuit 372, and a maximum tap determination circuit 373.

セレクタ371は、積分回路274の各積分器から出力された雑音項除去後のサンプル相関値の中から、最大タップ判定回路373により判定されたタップ番号のタップに設定する係数の元になるサンプル相関値を抽出する。セレクタ371は、抽出したサンプル相関値を可変μ更新回路372に出力する。   The selector 371 selects the sample correlation that is the basis of the coefficient set for the tap of the tap number determined by the maximum tap determination circuit 373 from the sample correlation values after removal of the noise term output from each integrator of the integration circuit 274. Extract the value. The selector 371 outputs the extracted sample correlation value to the variable μ update circuit 372.

可変μ更新回路372は、上式(5)または(6)に従って計算を行うことによってステップサイズμを更新する。式(5)または(6)中、e[k]で表される誤差信号に替えて、セレクタ371により抽出されたサンプル相関値が用いられる。   The variable μ update circuit 372 updates the step size μ by performing calculation according to the above equation (5) or (6). In equation (5) or (6), the sample correlation value extracted by the selector 371 is used instead of the error signal represented by e [k].

最大タップ判定回路373は、積分回路276の各積分器からの出力に基づいて、タップ係数が最大となるタップ番号を判定し、そのタップ番号を表す信号をセレクタ371に出力する。   The maximum tap determination circuit 373 determines the tap number that maximizes the tap coefficient based on the output from each integrator of the integration circuit 276 and outputs a signal representing the tap number to the selector 371.

これにより、誤差信号と較べて変動が少ないサンプル相関値に応じて、ステップサイズμを適切に調整することが可能になる。   This makes it possible to appropriately adjust the step size μ in accordance with the sample correlation value that is less varied than the error signal.

上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。   The series of processes described above can be executed by hardware or can be executed by software. When a series of processing is executed by software, a program constituting the software executes various functions by installing a computer incorporated in dedicated hardware or various programs. The program is installed from a program recording medium on a general-purpose personal computer capable of processing.

図35は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。   FIG. 35 is a block diagram illustrating a hardware configuration example of a computer that executes the above-described series of processing by a program.

CPU(Central Processing Unit)501、ROM(Read Only Memory)502、RAM(Random Access Memory)503は、バス504により相互に接続されている。   A CPU (Central Processing Unit) 501, a ROM (Read Only Memory) 502, and a RAM (Random Access Memory) 503 are connected to each other by a bus 504.

バス504には、さらに、入出力インターフェース505が接続されている。入出力インターフェース505には、キーボード、マウス、マイクロホンなどよりなる入力部506、ディスプレイ、スピーカなどよりなる出力部507、ハードディスクや不揮発性のメモリなどよりなる記憶部508、ネットワークインタフェースなどよりなる通信部509、光ディスクや半導体メモリなどのリムーバブルメディア511を駆動するドライブ510が接続されている。   An input / output interface 505 is further connected to the bus 504. The input / output interface 505 includes an input unit 506 made up of a keyboard, mouse, microphone, etc., an output unit 507 made up of a display, a speaker, etc., a storage unit 508 made up of a hard disk or nonvolatile memory, and a communication unit 509 made up of a network interface. A drive 510 for driving a removable medium 511 such as an optical disk or a semiconductor memory is connected.

以上のように構成されるコンピュータでは、CPU501が、例えば、記憶部508に記憶されているプログラムを入出力インタフェース505及びバス504を介してRAM503にロードして実行することにより、上述した一連の処理が行われる。   In the computer configured as described above, the CPU 501 loads the program stored in the storage unit 508 to the RAM 503 via the input / output interface 505 and the bus 504 and executes the program, for example. Is done.

CPU501が実行するプログラムは、例えばリムーバブルメディア511に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部508にインストールされる。   The program executed by the CPU 501 is recorded in the removable medium 511 or provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital broadcasting, and is installed in the storage unit 508.

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。   The program executed by the computer may be a program that is processed in time series in the order described in this specification, or in parallel or at a necessary timing such as when a call is made. It may be a program for processing.

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

OFDMシンボルを示す図である。It is a figure which shows an OFDM symbol. SP信号のOFDMシンボル内での配置パターンを示す図である。It is a figure which shows the arrangement pattern in the OFDM symbol of SP signal. 従来のOFDM受信装置の構成例を示す図である。It is a figure which shows the structural example of the conventional OFDM receiver. 従来のOFDM受信装置の他の構成例を示す図である。It is a figure which shows the other structural example of the conventional OFDM receiver. 従来のOFDM受信装置のさらに他の構成例を示す図である。It is a figure which shows the further another structural example of the conventional OFDM receiver. 適応等化フィルタの構成例を示す図である。It is a figure which shows the structural example of an adaptive equalization filter. 図6の可変係数フィルタの構成例を示す図である。It is a figure which shows the structural example of the variable coefficient filter of FIG. LMSアルゴリズムを適用した回路構成の例を示す図である。It is a figure which shows the example of the circuit structure to which the LMS algorithm is applied. 本発明の一実施形態に係るOFDM受信装置の構成例を示す図である。It is a figure which shows the structural example of the OFDM receiver which concerns on one Embodiment of this invention. 図9の適応等化フィルタの構成例を示す図である。It is a figure which shows the structural example of the adaptive equalization filter of FIG. ポスト用係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the coefficient for posting. 係数更新回路の構成例を示す図である。It is a figure which shows the structural example of a coefficient update circuit. マルチパスがないタップの係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the coefficient of the tap without multipath. マルチパスがあるタップの係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the coefficient of a tap with a multipath. プリエコー等化後信号の例を示す図である。It is a figure which shows the example of the signal after pre-echo equalization. プリ用係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the pre coefficient. 主波位置検出回路の構成例を示す図である。It is a figure which shows the structural example of a main wave position detection circuit. 主波位置の検出に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the detection of a main wave position. OFDM受信装置のOFDM復調処理について説明するフローチャートである。5 is a flowchart for explaining OFDM demodulation processing of the OFDM receiver. 図19のステップS5において行われる時間域等化処理について説明するフローチャートである。It is a flowchart explaining the time-domain equalization process performed in step S5 of FIG. 図20のステップS12において行われるプリエコー除去処理について説明するフローチャートである。FIG. 21 is a flowchart for describing pre-echo removal processing performed in step S12 of FIG. 図20のステップS13において行われるポストエコー除去処理について説明するフローチャートである。21 is a flowchart for describing post-echo removal processing performed in step S13 of FIG. OFDM受信装置の他の構成例を示す図である。It is a figure which shows the other structural example of an OFDM receiver. 適応等化フィルタの他の構成例を示す図である。It is a figure which shows the other structural example of an adaptive equalization filter. 適応等化フィルタのさらに他の構成例を示す図である。It is a figure which shows the further another structural example of an adaptive equalization filter. ポスト用係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the coefficient for posting. ポスト用係数の生成に用いられる信号の例を示す図である。It is a figure which shows the example of the signal used for the production | generation of the coefficient for posting. 適応等化フィルタの構成例を示す図である。It is a figure which shows the structural example of an adaptive equalization filter. 干渉量の具体例を示す図である。It is a figure which shows the specific example of interference amount. パス選択回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of a path selection circuit. FFT区間の例を示す図である。It is a figure which shows the example of a FFT area. FFT区間の他の例を示す図である。It is a figure which shows the other example of an FFT area. FFT区間のさらに他の例を示す図である。It is a figure which shows the further another example of a FFT area. 係数更新回路の構成例を示す図である。It is a figure which shows the structural example of a coefficient update circuit. コンピュータのハードウェア構成例を示す図である。It is a figure which shows the hardware structural example of a computer.

符号の説明Explanation of symbols

201 OFDM受信装置, 231 適応等化フィルタ, 241 可変係数FIRフィルタ, 242 可変係数FIRフィルタ, 243 減算回路, 244 フィルタ係数生成回路, 251 主波位置検出回路, 252 信号抽出回路, 253 可変係数FIRフィルタ, 254 減算回路, 255 遅延回路, 256 係数更新回路, 257 信号抽出回路, 258 遅延回路, 259 係数更新回路, 260 信号抽出回路, 351 パス選択回路, 351A FFT区間推定部, 351B 干渉量計算部, 351C 選択部   201 OFDM receiver, 231 adaptive equalization filter, 241 variable coefficient FIR filter, 242 variable coefficient FIR filter, 243 subtraction circuit, 244 filter coefficient generation circuit, 251 main wave position detection circuit, 252 signal extraction circuit, 253 variable coefficient FIR filter , 254 subtraction circuit, 255 delay circuit, 256 coefficient update circuit, 257 signal extraction circuit, 258 delay circuit, 259 coefficient update circuit, 260 signal extraction circuit, 351 path selection circuit, 351A FFT interval estimation unit, 351B interference amount calculation unit, 351C selector

Claims (4)

OFDM信号を受信するOFDM信号受信手段と、
可変の第1の係数が設定される所定の数のタップを有し、前記OFDM信号受信手段により
受信された時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分を除去
し、プリエコー等化後信号を生成する第1のフィルタ手段と、
前記第1のフィルタ手段により生成された前記プリエコー等化後信号からポストエコー
成分の信号を減算し、等化後信号を生成する減算手段と、
可変の第2の係数が設定される所定の数のタップを有し、前記減算手段により生成され
た前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号を
生成する第2のフィルタ手段と、
前記OFDM信号受信手段により受信された時間域のOFDM信号と、前記第1のフィルタ手段
により生成された前記プリエコー等化後信号に基づいて、前記第1と第2の係数を生成す
る係数生成手段と、
前記減算手段により生成された前記等化後信号を対象としてFFT演算を行い、周波数域
のOFDM信号を生成するFFT演算手段と
を備え、
前記係数生成手段は、
主波のGIを含む区間の信号を前記第1のフィルタ手段により生成された前記プリエコー等化後信号から抽出する第1の抽出手段と、
前記第1の抽出手段により抽出された信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号を生成する第3のフィルタ手段と、
前記プリエコー等化後信号から、前記第3のフィルタ手段により生成された前記ダミー信号を減算し、前記第2の係数の誤差を表す誤差信号を生成する誤差信号生成手段と、
主波のGIのコピー元を含む区間の信号を前記プリエコー等化後信号から抽出し、リファレンス信号として出力する第2の抽出手段と、
前記誤差信号生成手段により生成された前記誤差信号と、前記第2の抽出手段により抽出された前記リファレンス信号の相関値に基づいて、前記第2の係数を更新するポストエコー用係数更新手段と
を備える
受信装置。
OFDM signal receiving means for receiving an OFDM signal;
A pre-echo component is removed by applying an adaptive filter to a time-domain OFDM signal received by the OFDM signal receiving means, having a predetermined number of taps in which a variable first coefficient is set, and after pre-echo equalization First filter means for generating a signal;
Subtracting means for subtracting a post-echo component signal from the pre-echo equalized signal generated by the first filter means to generate an equalized signal;
A second number of taps having a predetermined number of taps set with a variable second coefficient and generating a signal of the post-echo component by applying an adaptive filter to the equalized signal generated by the subtracting means; Filter means,
Coefficient generating means for generating the first and second coefficients based on the time domain OFDM signal received by the OFDM signal receiving means and the pre-echo equalized signal generated by the first filter means When,
FFT calculation means for performing the FFT calculation on the equalized signal generated by the subtraction means, and generating an OFDM signal in the frequency domain;
With
The coefficient generating means includes
First extraction means for extracting a signal in a section including the GI of the main wave from the pre-echo equalized signal generated by the first filter means;
Third filter means for generating a dummy signal of a post-echo component by applying an adaptive filter to the signal extracted by the first extraction means using the same coefficient as the second coefficient;
Error signal generating means for subtracting the dummy signal generated by the third filter means from the pre-echo equalized signal and generating an error signal representing an error of the second coefficient;
A second extraction means for extracting a signal of a section including a copy source of the main wave GI from the pre-echo equalized signal and outputting it as a reference signal;
Post-echo coefficient updating means for updating the second coefficient based on the correlation value between the error signal generated by the error signal generating means and the reference signal extracted by the second extracting means;
With
Receiver device.
前記係数生成手段は、
主波のGIのコピー元を含む区間の信号を前記時間域のOFDM信号から抽出し、リファレンス信号として出力する第3の抽出手段と、
前記第3の抽出手段により抽出された前記リファレンス信号と、前記プリエコー等化後信号のうちの、主波のGIを含む区間の信号との相関値に基づいて、前記第1の係数を更新するプリエコー用係数更新手段と
をさらに備える請求項1に記載の受信装置。
The coefficient generating means includes
A third extracting means for extracting a signal in a section including a copy source of the main wave GI from the time-domain OFDM signal and outputting the extracted signal as a reference signal;
The first coefficient is updated based on a correlation value between the reference signal extracted by the third extraction unit and a signal in a section including the main wave GI in the pre-echo equalized signal. The receiving apparatus according to claim 1 , further comprising: a pre-echo coefficient updating unit.
OFDM信号を受信し、
可変の第1の係数が設定される所定の数のタップを有し、受信した時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分を除去し、プリエコー等化後信号を生成し、
生成した前記プリエコー等化後信号からポストエコー成分の信号を減算し、等化後信号を生成し、
可変の第2の係数が設定される所定の数のタップを有し、生成した前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号を生成し、
受信した時間域のOFDM信号と前記プリエコー等化後信号に基づいて、前記第1と第2の係数を生成し、
生成した前記等化後信号を対象としてFFT演算を行い、周波数域のOFDM信号を生成し、
主波のGIを含む区間の信号を前記プリエコー等化後信号から抽出し、
抽出した信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号を生成し、
前記プリエコー等化後信号から前記ダミー信号を減算し、前記第2の係数の誤差を表す誤差信号を生成し、
主波のGIのコピー元を含む区間の信号を前記プリエコー等化後信号から抽出し、リファレンス信号として出力し、
前記誤差信号と前記リファレンス信号の相関値に基づいて、前記第2の係数を更新する
ステップを含む受信方法。
Receive the OFDM signal,
A predetermined number of taps in which a variable first coefficient is set, and a pre-echo component is removed by applying an adaptive filter to the received time-domain OFDM signal to generate a pre-echo equalized signal;
Subtract the post-echo component signal from the generated pre-echo equalized signal to generate an equalized signal,
Generating a signal of the post-echo component by applying an adaptive filter to the generated equalized signal having a predetermined number of taps in which a variable second coefficient is set;
Based on the received time-domain OFDM signal and the pre-echo equalized signal, the first and second coefficients are generated,
Perform an FFT operation on the generated equalized signal to generate an OFDM signal in the frequency domain ,
Extract the signal of the section including the main wave GI from the pre-echo equalized signal,
A dummy signal of a post-echo component is generated by applying an adaptive filter to the extracted signal using the same coefficient as the second coefficient,
Subtracting the dummy signal from the pre-echo equalized signal to generate an error signal representing the error of the second coefficient;
The signal of the section including the copy source of the main wave GI is extracted from the pre-echo equalized signal and output as a reference signal.
A receiving method comprising: updating the second coefficient based on a correlation value between the error signal and the reference signal .
OFDM信号を受信し、
可変の第1の係数が設定される所定の数のタップを有し、受信した時間域のOFDM信号に適応フィルタを掛けることによってプリエコー成分を除去し、プリエコー等化後信号を生成し、
生成した前記プリエコー等化後信号からポストエコー成分の信号を減算し、等化後信号を生成し、
可変の第2の係数が設定される所定の数のタップを有し、生成した前記等化後信号に適応フィルタを掛けることによって、前記ポストエコー成分の信号を生成し、
受信した時間域のOFDM信号と前記プリエコー等化後信号に基づいて、前記第1と第2の係数を生成し、
生成した前記等化後信号を対象としてFFT演算を行い、周波数域のOFDM信号を生成し、
主波のGIを含む区間の信号を前記プリエコー等化後信号から抽出し、
抽出した信号に対して、前記第2の係数と同じ係数を用いて適応フィルタをかけることによって、ポストエコー成分のダミー信号を生成し、
前記プリエコー等化後信号から前記ダミー信号を減算し、前記第2の係数の誤差を表す誤差信号を生成し、
主波のGIのコピー元を含む区間の信号を前記プリエコー等化後信号から抽出し、リファレンス信号として出力し、
前記誤差信号と前記リファレンス信号の相関値に基づいて、前記第2の係数を更新する
ステップを含む処理をコンピュータに実行させるプログラム。
Receive the OFDM signal,
A predetermined number of taps in which a variable first coefficient is set, and a pre-echo component is removed by applying an adaptive filter to the received time-domain OFDM signal to generate a pre-echo equalized signal;
Subtract the post-echo component signal from the generated pre-echo equalized signal to generate an equalized signal,
Generating a signal of the post-echo component by applying an adaptive filter to the generated equalized signal having a predetermined number of taps in which a variable second coefficient is set;
Based on the received time-domain OFDM signal and the pre-echo equalized signal, the first and second coefficients are generated,
Perform an FFT operation on the generated equalized signal to generate an OFDM signal in the frequency domain ,
Extract the signal of the section including the main wave GI from the pre-echo equalized signal,
A dummy signal of a post-echo component is generated by applying an adaptive filter to the extracted signal using the same coefficient as the second coefficient,
Subtracting the dummy signal from the pre-echo equalized signal to generate an error signal representing the error of the second coefficient;
The signal of the section including the copy source of the main wave GI is extracted from the pre-echo equalized signal and output as a reference signal.
A program that causes a computer to execute processing including a step of updating the second coefficient based on a correlation value between the error signal and the reference signal .
JP2008228162A 2007-11-28 2008-09-05 Receiving device, receiving method, and program Expired - Fee Related JP4780161B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008228162A JP4780161B2 (en) 2007-11-28 2008-09-05 Receiving device, receiving method, and program
US12/323,650 US8139664B2 (en) 2007-11-28 2008-11-26 Reception apparatus, reception method and program

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007306806 2007-11-28
JP2007306806 2007-11-28
JP2008228162A JP4780161B2 (en) 2007-11-28 2008-09-05 Receiving device, receiving method, and program

Publications (2)

Publication Number Publication Date
JP2009153096A JP2009153096A (en) 2009-07-09
JP4780161B2 true JP4780161B2 (en) 2011-09-28

Family

ID=40921641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228162A Expired - Fee Related JP4780161B2 (en) 2007-11-28 2008-09-05 Receiving device, receiving method, and program

Country Status (1)

Country Link
JP (1) JP4780161B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349206B2 (en) * 2009-08-28 2013-11-20 三菱電機株式会社 Intercarrier interference canceling apparatus and intercarrier interference canceling method
JP5644475B2 (en) * 2010-02-18 2014-12-24 富士通株式会社 Receiver
JP5515975B2 (en) * 2010-03-31 2014-06-11 富士通株式会社 Receiver
KR101210013B1 (en) 2011-02-16 2012-12-10 고려대학교 산학협력단 Adaptive equalizer and Method for Elimination of Phase Noise in the Orthogonal Frequency Division Multiplexing communication system
JP5732318B2 (en) * 2011-05-27 2015-06-10 富士通株式会社 Receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961194B2 (en) * 1990-04-04 1999-10-12 日本フィリップス株式会社 Ghost removal circuit
KR20040041182A (en) * 2002-11-08 2004-05-17 삼성전자주식회사 Equalizier for single carrier recevier and a method equalizing thereof
JP4177708B2 (en) * 2003-05-16 2008-11-05 日本放送協会 OFDM signal demodulator
JP4454473B2 (en) * 2004-11-15 2010-04-21 日本放送協会 Equalizer, device and program using the same
JP4450725B2 (en) * 2004-11-15 2010-04-14 日本放送協会 Delay profile measuring apparatus, method and program

Also Published As

Publication number Publication date
JP2009153096A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5072199B2 (en) Digital modulation signal receiving apparatus and receiving method thereof
US8135058B2 (en) Adaptive known signal canceller
US8437426B2 (en) Receiving apparatus, receiving method, and program
KR101025698B1 (en) Ofdm receiver and ofdm receiving method
JP4600559B2 (en) Receiving device, receiving method, and program
JP2010158003A (en) Method and system to estimate channel frequency response in multi-carrier signal
JP2008537415A (en) Initial parameter estimation in OFDM systems
JP4780161B2 (en) Receiving device, receiving method, and program
JP2004080731A (en) Ofdm receiving system and ofdm signal correcting method
US20060146690A1 (en) Methods, circuits and computer program products for estimating frequency domain channel in a DVB-T receiver using transform domain complex filtering
JP4569695B2 (en) Equalizer, equalization method, program, receiver
US7986615B2 (en) Demodulating circuit, demodulating method, program, and receiving device
US8139664B2 (en) Reception apparatus, reception method and program
JP5023007B2 (en) OFDM signal receiving apparatus and relay apparatus
JP4877765B2 (en) Wireless device
JP2001308820A (en) Device for receiving orthogonal frequency division multiple signal
JP4486008B2 (en) Receiver
JP5331583B2 (en) Multipath equalizer
JP2005167594A (en) Signal generator and signal generating method
JP5023006B2 (en) OFDM signal receiving apparatus and relay apparatus
JP5099148B2 (en) Receiving device, receiving method, and program
JP5812827B2 (en) Receiver
JP4342208B2 (en) Digital broadcast receiver

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees