JP4760407B2

JP4760407B2 - Distributed power system

Info

Publication number: JP4760407B2
Application number: JP2006024324A
Authority: JP
Inventors: 文凱邵; 孝明畠内
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2011-08-31
Anticipated expiration: 2026-02-01
Also published as: JP2007208597A

Description

本発明は、スイッチング電源を有する主電源と、該主電源に接続された複数の分散電源を有する分散型電源システムに関し、特に、上記主電源のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源から各分散電源に通信データを伝送することが可能な分散型電源システムに関する。 The present invention relates to a distributed power supply system having a main power supply having a switching power supply and a plurality of distributed power supplies connected to the main power supply, and in particular, using switching noise superimposed on the output of the switching power supply of the main power supply. Thus, the present invention relates to a distributed power supply system capable of transmitting communication data from the main power supply to each distributed power supply.

従来、バッテリに接続された単一の電源バスに複数の分散電源を接続し、該各分散電源に内蔵されたスイッチング電源の出力をそれらの分散電源に接続された負荷に供給するように構成された電源供給装置が提案されている。
この電源供給装置では、上記電源バスに流れる電流を検出し、この検出した電流が許容電流を越えないように専用の信号パスを介して上記分散電源を制御している（例えば、特許文献１参照）。 Conventionally, a plurality of distributed power supplies are connected to a single power supply bus connected to a battery, and an output of a switching power supply built in each of the distributed power supplies is supplied to a load connected to the distributed power supplies. A power supply device has been proposed.
In this power supply device, the current flowing through the power bus is detected, and the distributed power supply is controlled through a dedicated signal path so that the detected current does not exceed the allowable current (see, for example, Patent Document 1). ).

特開平９−３７４８２号公報Japanese Patent Laid-Open No. 9-37482

しかし、上記電源供給装置は、各分散電源に制御信号を伝送するための専用の信号伝送路を設けているので、例えば、携帯機器に適用した場合、分散電源の数が増えるにつれて、プリント基板上の配線面積が増えることになり、これは携帯機器の小型化を図る上での支障になる。
そこで、本発明は、複数の分散電源に対して専用の通信線を使用することなく通信データを伝送し、かつ、各分散電源においてこの通信データを精度よくすることが可能な分散型電源システムを提供することを目的としている。 However, since the power supply apparatus has a dedicated signal transmission path for transmitting a control signal to each distributed power supply, for example, when applied to a portable device, as the number of distributed power supplies increases, This increases the wiring area, which is an obstacle to miniaturization of portable devices.
Therefore, the present invention provides a distributed power supply system capable of transmitting communication data to a plurality of distributed power supplies without using dedicated communication lines and making the communication data accurate in each distributed power supply. It is intended to provide.

本発明は、上記目的を達成するため、各ビットの論理値が所定のパターンで変化する３ビット以上のシリアルデータを少なくとも１つ含む通信データを発生する通信データ発生手段と、２つのスイッチング周波数ｆ _１、ｆ _２で動作するものであって、それらの動作を前記シリアルデータの論理値に対応して切り替えるように構成されたスイッチング電源を有する主電源と、前記主電源の出力に接続された複数の分散電源と、を備え、該各分散電源は、負荷に電力を供給する電力供給手段と、前記主電源の出力に重畳されたスイッチングノイズを検波して、該スイッチングノイズの発生タイミングに同期したノイズ対応信号を出力する検波手段と、前記ノイズ対応信号を前記シリアルデータのビット転送周期に同期させる同期手段と、前記ビット転送周期に同期した前記ノイズ対応信号の周波数変化パターンに基づいて、前記通信データを復調するデータ復調手段と、を備え、前記同期手段は、前記シリアルデータのビット転送周期に相当する時間幅のタイミング信号を該シリアルデータのビット数ｎだけ順次発生するタイミング信号発生手段と、前記各タイミング信号の発生期間にそれぞれ前記ノイズ対応信号をカウントするｎ個のカウンタと、前記各カウンタのカウント値を比較して、前記各タイミング信号と前記ノイズ対応信号との間の位相の進み遅れを検出し、この位相の進み遅れが補正されるように前記各タイミング信号の位相を変化させる同期調整手段と、前記各カウンタの内の２つのカウンタのカウント値の差が所定の範囲になった時点を同期完了時点として判断する同期検出手段と、を備えることを特徴としている。 In order to achieve the above object, the present invention provides communication data generating means for generating communication data including at least one serial data of 3 bits or more in which the logical value of each bit changes in a predetermined pattern, and two switching frequencies f ₁ , f ₂ , a main power supply having a switching power supply configured to switch these operations corresponding to the logical value of the serial data, and a plurality of power supplies connected to the output of the main power supply Each of the distributed power supplies, the power supply means for supplying power to the load, and the switching noise superimposed on the output of the main power supply is detected and synchronized with the generation timing of the switching noise. Detecting means for outputting a noise-corresponding signal; synchronizing means for synchronizing the noise-corresponding signal with a bit transfer period of the serial data; Data demodulating means for demodulating the communication data based on a frequency change pattern of the noise corresponding signal synchronized with a bit transfer period, and the synchronizing means has a time width corresponding to a bit transfer period of the serial data Timing signal generating means for sequentially generating n timing signals of the number of bits of the serial data, n counters for counting the noise-corresponding signals during each timing signal generation period, and count values of the counters In comparison, a synchronization adjustment unit that detects a phase advance / delay between each timing signal and the noise-corresponding signal and changes the phase of each timing signal so that the phase advance / delay is corrected, The time point when the difference between the count values of the two counters within the respective counters falls within a predetermined range is determined as the synchronization completion time point. It is characterized in that it comprises a synchronization detection means.

前記分散電源の電力供給手段は、スイッチング電源で構成しても良い。 The power supply means of the distributed power source may be a switching power source .

前記データ復調手段は、前記同期完了時点での前記各カウンタのカウント値に基づいて前記ノイズ対応信号の周波数変化パターンを検出し、その周波数変化パターンに基づいて前記通信データを復調するように構成される。 The data demodulating means is configured to detect a frequency change pattern of the noise corresponding signal based on a count value of each counter at the time when the synchronization is completed, and to demodulate the communication data based on the frequency change pattern. The

本発明に係る分散型電源システムよれば、主電源のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源から各分散電源に通信データを伝送することが可能であるので、上記通信データを伝送するための専用の伝送路を設ける必要がない。したがって、小型化が要求される携帯機器に適用して特に有効である。
また、非同期通信であるにもかかわらず、同期通信と同等な信頼性の高い通信を実行することができる。 According to the distributed power supply system of the present invention, it is possible to transmit communication data from the main power supply to each distributed power supply by using switching noise superimposed on the output of the switching power supply of the main power supply. There is no need to provide a dedicated transmission path for transmitting communication data. Therefore, the present invention is particularly effective when applied to a portable device that is required to be downsized.
Moreover, despite the asynchronous communication, highly reliable communication equivalent to the synchronous communication can be executed.

図１は、本発明に係る分散型電源システムの実施形態を示すブロック図である。
この分散型電源システムは、主電源１０と、電源ライン２０を介して該主電源１０に接続された複数の分散電源３０（３０−１〜３０−ｎ）と、通信データ発生部４０とを備えている。 FIG. 1 is a block diagram showing an embodiment of a distributed power supply system according to the present invention.
This distributed power supply system includes a main power supply 10, a plurality of distributed power supplies 30 (30-1 to 30-n) connected to the main power supply 10 via a power supply line 20, and a communication data generating unit 40. ing.

図２に示すように、主電源１０は、変調制御部１１およびスイッチング電源１２を備えている。変調制御部１１は、後述するように、通信データ発生部４０から与えられる通信データに基づいてスイッチング電源１２のスイッチング周波数を変調させる。 As shown in FIG. 2, the main power supply 10 includes a modulation control unit 11 and a switching power supply 12. As will be described later, the modulation control unit 11 modulates the switching frequency of the switching power supply 12 based on communication data provided from the communication data generation unit 40.

スイッチング電源１２は、図３に例示するような発振部１２０を備えている。この発振部１２０において、例えば、スイッチＳ_a1，Ｓ_b1がオンされると、抵抗Ｒ_a1、スイッチＳ_a1及び一方の開閉素子（例えば、ＰチャンネルＭＯＳ）１２３ａを介してコンデンサＣが充電される。そして、このコンデンサＣの充電電圧が所定の基準電圧Ｖ_aを超えると、コンパレータ１２１ａによってフリップフロップ１２２がセットされ、その結果、前記一方の開閉素子１２３ａがオフされると共に、他方の開閉素子（例えば、ｎチャンネルＭＯＳ）１２３ｂがオンされる。 The switching power supply 12 includes an oscillation unit 120 as illustrated in FIG. In the oscillating unit 120, for example, when the switches S _a1 and S _b1 are turned on, the capacitor C is charged via the resistor R _a1 , the switch S _a1 and one switching element (for example, P channel MOS) 123a. When the charging voltage of the capacitor C exceeds _a predetermined reference voltage Va, the comparator 121a sets the flip-flop 122. As a result, the one switching element 123a is turned off and the other switching element (for example, , N-channel MOS) 123b is turned on.

これにより、上記コンデンサＣの電荷が前記他方の開閉素子１２３ｂ、抵抗Ｒ_b1及びスイッチＳ_b1を介して放電される。この放電によってコンデンサＣの電圧が基準電圧Ｖ_bまで低下すると、コンパレータ１２１ｂによってフリップフロップ１２２がリセットされるので、上記一方の開閉素子１２３ａがオンし、他方の開閉素子１２３ｂがオフされる。以後、このような動作が繰り返され、その結果、この発振部１２０からは図示のような三角波が出力される。 Thus, the charge of the capacitor C is discharged through the other switching element 123b, resistors R _b1 and switch S _b1. When the voltage of the capacitor C decreases to the reference voltage _Vb due to this discharge, the flip-flop 122 is reset by the comparator 121b, so that the one switching element 123a is turned on and the other switching element 123b is turned off. Thereafter, such an operation is repeated, and as a result, the oscillating unit 120 outputs a triangular wave as illustrated.

一方、スイッチＳ_a2，Ｓ_b2がオンされると、抵抗Ｒ_a2，Ｒ_b2がそれぞれ選択されて、上記と同様の発振動作が実行される。この実施形態では、抵抗Ｒ_a1，Ｒ_b1が選択されたときにスイッチング電源１２の発振周波数がｆ₁（例えば、４ＭＨｚ）に設定され、抵抗Ｒ_a2，Ｒ_b2が選択されたときに該スイッチング電源１２の発振周波数がｆ₂（例えば、２ＭＨｚ）に設定される。 On the other hand, when the switches S _a2 and S _b2 are turned on, the resistors R _a2 and R _b2 are selected, and the same oscillation operation as described above is executed. In this embodiment, the oscillation frequency of the switching power supply 12 when the resistor R _a1, R _b1 is selected is set to f ₁ (e.g., 4 MHz), the switching power supply when the resistor R _a2, R _b2 is selected The oscillation frequency of 12 is set to f ₂ (for example, 2 MHz).

上記通信データ発生部４０は、各ビットの論理値が第１のパターンで変化する３ビット以上の第１のシリアルデータおよび／または各ビットの論理値が第２のパターンで変化する３ビット以上の第２のシリアルデータを含んでなる通信データを発生する。
以下に、この実施形態において用いた３ビット構成の上記第１、第２のシリアルデータを示す。
（データ）（論理値の変化パターン）
第１のデータ “１”，“０”，“０”
第２のデータ “０”，“０”，“１” The communication data generation unit 40 includes the first serial data of 3 bits or more in which the logical value of each bit changes in the first pattern and / or the 3 bits or more of which the logical value of each bit changes in the second pattern. Communication data including the second serial data is generated.
The first and second serial data having the 3-bit configuration used in this embodiment are shown below.
(Data) (Change pattern of logical value)
First data “1”, “0”, “0”
Second data “0”, “0”, “1”

前記通信データ発生部４０が、例えば、上記第１のデータを発生すると、該第１のデータを構成する論理値“１”，“０”，“０”が所定のビット転送周期で順次、図２に示す変調制御部１１に入力される。これに伴い、変調制御部１１は、上記論理値“１”に基づいて図３に示す発振部１２０のスイッチＳ_a1，Ｓ_b1をオンさせ、上記論理値“０”に基づいて同発振部１２０のスイッチＳ_a2，Ｓ_b2をオンさせる。従って、発振部１２０は、第１のデータの論理値の変化パターン“１”，“０”，“０”に基づいて、その発振周波数がｆ₁，ｆ₂，ｆ₂という形態で順次変化される。そして、論理値“１”，“０”に基づく周波数ｆ₁，ｆ₂の発振時間は、上記ビット転送周期をＴとすると、この周期Ｔ（≫周期１／ｆ₁，１／ｆ₂）に相当する時間となる。
なお、通信データ発生部４０が論理値“０”，“０”，“１”で構成された上記第２のデータを発生する場合には、発振部１２０の発振周波数がｆ₂，ｆ₂，ｆ₁という形態で順次変化されることになる。 For example, when the communication data generation unit 40 generates the first data, the logical values “1”, “0”, and “0” constituting the first data are sequentially displayed in a predetermined bit transfer cycle. 2 is input to the modulation control unit 11 shown in FIG. Accordingly, the modulation control unit 11 turns on the switches S _a1 and S _b1 of the oscillation unit 120 shown in FIG. 3 based on the logical value “1”, and the oscillation unit 120 based on the logical value “0”. The switches S _a2 and S _b2 are turned on. Accordingly, the oscillation unit 120 sequentially changes its oscillation frequency in the form of f ₁ , f ₂ , f ₂ based on the change pattern “1”, “0”, “0” of the logical value of the first data. The The oscillation times of the frequencies f ₁ and f ₂ based on the logical values “1” and “0” are set to the period T (>> period 1 / f ₁ , 1 / f ₂ ), where T is the bit transfer period. It will be equivalent time.
When the communication data generator 40 generates the second data composed of logical values “0”, “0”, “1”, the oscillation frequency of the oscillator 120 is f ₂ , f ₂ , It is sequentially changed in the form of f ₁ .

図３に示す平滑部１２４は、発振部１２０から出力される三角波を平滑して、所定の直流電圧を電源ライン２０に出力する。平滑部１２４の出力電圧には、図４に示すように、発振部１２０の発振周波数（ｆ₁もしくはｆ₂）で規定される周期で発生したスイッチングノイズ（開閉素子１２３ａ，１２３ｂのオンオフに伴って生じるノイズ）が重畳している。 The smoothing unit 124 illustrated in FIG. 3 smoothes the triangular wave output from the oscillation unit 120 and outputs a predetermined DC voltage to the power supply line 20. As shown in FIG. 4, the output voltage of the smoothing unit 124 includes switching noise (with switching elements 123a and 123b on / off) generated at a period defined by the oscillation frequency (f ₁ or f ₂ ) of the oscillation unit 120. The resulting noise is superimposed.

図５に示すように、分散電源３０は、上記電源ライン２０にノイズ除去用のインダクタ３１を介して接続されたレギュレータ部３２、このレギュレータ部３２から給電されるノイズ検出部３３、同期・復調部３４およびスイッチング電源３５を備えている。 As shown in FIG. 5, the distributed power source 30 includes a regulator unit 32 connected to the power line 20 via a noise removing inductor 31, a noise detection unit 33 fed from the regulator unit 32, and a synchronization / demodulation unit. 34 and a switching power supply 35 are provided.

レギュレータ部３２は、電源ライン２０から供給される直流電圧を安定化するために設けられている。
ノイズ検出部３３は、図６に示すように、電源ライン２０上の直流電圧に重畳された前記スイッチングノイズ（図４参照）を入力して増幅する高周波増幅回路３３１と、この高周波増幅回路３３１で増幅された上記スイッチングノイズを包絡線検波する検波回路３３２と、検波された個々のスイッチングノイズを２値化する２値化回路３３３とを備えている。 The regulator unit 32 is provided to stabilize the DC voltage supplied from the power supply line 20.
As shown in FIG. 6, the noise detection unit 33 includes a high-frequency amplification circuit 331 that receives and amplifies the switching noise (see FIG. 4) superimposed on the DC voltage on the power supply line 20, and the high-frequency amplification circuit 331. A detection circuit 332 for detecting an envelope of the amplified switching noise is provided, and a binarization circuit 333 for binarizing each detected switching noise.

ここで、図２に示す変調制御部１１に第１のデータ“１”，“０”，“０”が入力された場合を考えると、この場合、主電源１０の出力ライン２０には、周期１／ｆ₁，１／ｆ₂，１／ｆ₂のスイッチングノイズが重畳することになる。
これに伴い、分散電源３０の上記２値化回路３３３からは、図７（ａ）に示すパルス信号、つまり、周波数ｆ₁，ｆ₂，ｆ₂のノイズ対応信号Ｓ₀がそれぞれ前記第１のデータのビット転送周期Ｔに対応する時間だけ出力される。
一方、上記変調制御部１１に第２のデータ“０”，“０”，“１”が入力された場合には、図７（ｂ）に示すように、周波数ｆ₂，ｆ₂，ｆ₁のノイズ対応信号Ｓ₀が２値化回路３３３からそれぞれ出力される。
ここで、論理値“１”に対応する上記周波数ｆ₁のノイズ対応信号Ｓ₀をＨ（密）と定義し、論理値“０”に対応する上記周波数ｆ₂のノイズ対応信号Ｓ₀をＬ（疎）と定義すれば、図７（ａ）に示すパターンのノイズ対応信号Ｓ₀は「HLL」と、また、図７（ａ）に示すパターンのノイズ対応信号Ｓ₀は「ＬＬＨ」とそれぞれ表記することができる。 Here, considering the case where the first data “1”, “0”, “0” is input to the modulation control unit 11 illustrated in FIG. 2, in this case, the output line 20 of the main power supply 10 includes a period. Switching noise of 1 / f ₁ , 1 / f ₂ , 1 / f ₂ is superimposed.
Accordingly, from the binarizing circuit 333 of the dispersed power supply 30, a pulse signal shown in FIG. 7 (a), i.e., frequencies f _1, f _2, noise corresponding signal S ₀ of f ₂ is the first respectively It is output for a time corresponding to the bit transfer period T of data.
On the other hand, when the second data “0”, “0”, “1” is input to the modulation control unit 11, as shown in FIG. 7B, the frequencies f ₂ , f ₂ , f ₁ Noise corresponding signal S ₀ is output from the binarization circuit 333.
Here, the noise corresponding signal S ₀ of the frequency f ₁ corresponding to the logical value “1” is defined as H (fine), and the noise corresponding signal S ₀ of the frequency f ₂ corresponding to the logical value “0” is defined as L. If defined as (sparse), the noise corresponding signal S ₀ having the pattern shown in FIG. 7A is “HLL”, and the noise corresponding signal S ₀ having the pattern shown in FIG. 7A is “LLH”. Can be written.

図５に示す同期・復調部３４は、図８に例示するように、タイミング信号発生部３４１、上記ノイズ対応信号Ｓ₀を入力するカウンタ３４２Ａ〜カウンタ３４２Ｃ、同期調整・同期完了検出部３４３およびデータ復調部３４４を備えている。
タイミング信号発生部３４１は、前記第１、第２のデータのビット数ｎ（この実施の形態では３）と同数のタイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cを順次発生するものである。信号Ｐ_Aのリアエッジと信号Ｐ_Bのフロントエッジは一致し、信号Ｐ_Bのリアエッジと信号Ｐ_Cのフロントエッジは一致している。また、信号Ｓ_A，Ｓ_B，Ｓ_Cの時間幅は、前記第１、第２のデータのビット転送周期Ｔと等しくなるように設定されている。
このタイミング信号発生部３４１は、同期調整・同期完了検出部３４３から与えられる後述の同期調整信号が入力される度に、所定時間Δｔだけタイミングパルス
信号Ｓ_A，Ｓ_B，Ｓ_Cの位相を変化させるように構成されている。 Synchronization and demodulation unit 34 shown in FIG. 5, as illustrated in FIG. 8, a timing signal generating unit 341, the noise to enter the corresponding signal S ₀ counter 342A~ counter 342C, synchronization adjustment and synchronization completion detecting section 343 and the data A demodulator 344 is provided.
The timing signal generator 341 sequentially generates the same number of timing pulse signals S _A , S _B and S _C as the number of bits n of the first and second data (3 in this embodiment). The rear edge of the signal P _A and the front edge of the signal P _B coincide, and the rear edge of the signal P _{B and} the front edge of the signal P _C coincide. The time widths of the signals S _A , S _B and S _C are set to be equal to the bit transfer period T of the first and second data.
The timing signal generator 341 changes the phase of the timing pulse signals S _A , S _B , and S _C for a predetermined time Δt each time a synchronization adjustment signal (described later) supplied from the synchronization adjustment / synchronization completion detection unit 343 is input. It is configured to let you.

同期調整・同期完了検出部３４３は、タイミング信号発生部３４１からタイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cを入力し、該信号Ｓ _A ，Ｓ _B およびＳ _Cの発生期間におけるカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値Ａ、ＢおよびＣをそれぞれ取り込む。
図９〜図１４は、それぞれノイズ対応信号Ｓ₀に対するタイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cの発生タイミングを例示したものである。上記カウント値Ａ、ＢおよびＣの関係は、図９の場合にＡ＞Ｂ＞Ｃ、図１０の場合にＡ＞Ｃ＞Ｂ、図１１の場合にＣ＞Ｂ＞Ａ、図１２の場合にＣ＞Ａ＞Ｂ、図１３の場合にＢ＞Ａ＞Ｃ、図１４の場合にＢ＞Ｃ＞Ａとなる。 Synchronization adjustment and synchronization completion detecting section 343, a timing pulse signal from the timing signal generator 341 S _A, enter the S _B and S _C, the signal S _A, the counter 342A in the period of generation of S _B and S _C, 342B and The count values A, B and C of 342C are taken in, respectively.
9 to 14 exemplify timings of generation of timing pulse signals S _A , S _B and S _C with respect to the noise corresponding signal S ₀ , respectively. The relationship between the count values A, B and C is as follows: A>B> C in the case of FIG. 9, A>C> B in the case of FIG. 10, C>B> A in the case of FIG. C>A> B, B>A> C in the case of FIG. 13, and B>C> A in the case of FIG.

そこで、同期調整・同期完了検出部３４３は、上記カウント値Ａ、ＢおよびＣの各関係に基づいて、タイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cに対するノイズ対応信号Ｓ₀の位相の進み遅れを以下のように判定する。なお、図９〜図１４から明らかなように、上記位相の進み遅れは、信号Ｓ_Bの発生期間におけるノイズ対応信号Ｓ₀の粗密分布から認識することができる。
(表１)
関係位相合わせるパターン
Ａ＞Ｂ＞Ｃ進みＨＬＬ
Ａ＞Ｃ＞Ｂ遅れＨＬＬ
Ｃ＞Ｂ＞Ａ遅れＬＬＨ
Ｃ＞Ａ＞Ｂ進みＬＬＨ
Ｂ＞Ａ＞Ｃ進みＨＬＬ
Ｂ＞Ｃ＞Ａ遅れＬＬＨ Therefore, the synchronization adjustment / synchronization completion detection unit 343 determines the phase delay of the noise corresponding signal S _{0 with} respect to the timing pulse signals S _A , S _B , S _C based on the relationship between the count values A, B, and C. Judgment is made as follows. As is apparent from FIGS. 9-14, the phase lead lag can be recognized from the density distribution of the noise corresponding signal S ₀ in the generation period of the signal S _B.
(Table 1)
Relation Phase Matching pattern A>B> C Advance HLL
A>C> B Delay HLL
C>B> A Delay LLH
C>A> B Advance LLH
B>A> C Advance HLL
B>C> A Delay LLH

同期調整・同期完了検出部３４３は、上記位相の進みおよび遅れに基づいて、その進みおよび遅れが補正されるように同期調整信号（タイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cの位相を所定の微小時間Δｔだけ変化させる信号）をタイミング信号発
生部３４１に出力する。なお、同期調整・同期完了検出部３４３は、例えば、タイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cのフロントエッジに同期したリセット信号によってカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃをそれぞれリセットする。 The synchronization adjustment / synchronization completion detection unit 343 sets the phases of the synchronization adjustment signals (timing pulse signals S _A , S _B , S _C to a predetermined value so that the advance and delay are corrected based on the advance and delay of the phase. A signal that is changed by the minute time Δt) is output to the timing signal generator 341. Note that the synchronization adjustment / synchronization completion detection unit 343 resets the counters 342A, 342B, and 342C, for example, with a reset signal synchronized with the front edges of the timing pulse signals S _A , S _B, and S _C , respectively.

例えば、上記カウント値Ａ、ＢおよびＣの関係がＡ＞Ｂ＞Ｃの場合には、上記位相補正処理に伴ってタイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cの発生期間におけるノイズ対応信号Ｓ₀の粗密パターンがＨＬＬパターンに近づくことになる。そして、このことは、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃが近づくことを意味する。
そこで、同期調整・同期完了検出部３４３は、前記カウンタ３４２Ａ、３４２Ｂおよび３４２Ｃの内の２つのカウンタのカウント値の差が所定値以下になった時点を同期完了時点として判断し、その時点で同期完了信号を前記データ復調部３４４に出力する。もちろん、上記の例では、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃの差が所定値以下になることに基づいて同期完了が判断される。 For example, when the relationship between the count values A, B, and C is A>B> C, the noise corresponding signal S ₀ in the generation period of the timing pulse signals S _A , S _B , S _C is accompanied by the phase correction process. The coarse / dense pattern becomes closer to the HLL pattern. This means that the count values B and C of the counters 342 B and 342C are approaching.
Therefore, the synchronization adjustment / synchronization completion detection unit 343 determines the time when the difference between the count values of the two counters 342A, 342B, and 342C is equal to or less than a predetermined value as the synchronization completion time, and the synchronization is performed at that time. The completion signal is output to the data demodulator 344. Of course, in the above example, the completion of synchronization is determined based on the difference between the count values B and C of the counters 342 B and 342 C being equal to or less than a predetermined value.

データ復調部３４４は、上記同期完了信号の入力時点でのカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値に基づいて前記ノイズ対応信号Ｓ₀の周波数変化パターンを検出し、そのパターンに基づいて前記通信データを復調する。
すなわち、例えば、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃの差が所定値以下になったことに基づいて上記同期完了信号が発生した場合には、この同期完了信号の入力時点でのカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値Ａ，ＢおよびＣは、周波数ｆ₁，ｆ₂およびｆ₂をそれぞれ示すものとなるので、このカウント値Ａ，ＢおよびＣに基づいてノイズ対応信号Ｓ₀の周波数変化パターンＨＬＬを検出する。そして、この周波数変化パターンＨＬＬから前記通信データである第１のデータ“１”，“０”，“０”を復調する。 The data demodulator 344 detects the frequency change pattern of the noise corresponding signal S ₀ based on the count values of the counters 342A, 342B, and 342C at the time when the synchronization completion signal is input, and the communication data is detected based on the pattern. Demodulate.
That is, for example, when the synchronization completion signal is generated based on the difference between the count values B and C of the counters 342 B and 342 C being equal to or less than a predetermined value, the counter 342 A at the time when the synchronization completion signal is input. , 342B and 342C indicate the frequencies f ₁ , f ₂ and f ₂ , respectively, and therefore the frequency change of the noise corresponding signal S ₀ based on the count values A, B and C A pattern HLL is detected. Then, the first data “1”, “0”, “0”, which is the communication data, is demodulated from the frequency change pattern HLL.

上記表１から明らかなように、上記カウント値Ａ、ＢおよびＣの関係がＡ＞Ｃ＞Ｂ、Ｃ＞Ｂ＞Ａ、Ｃ＞Ａ＞Ｂ、Ｂ＞Ａ＞ＣおよびＢ＞Ｃ＞Ａの場合には、上記した位相補正・復調手順によって、それぞれ第１のデータ（“１”，“０”，“０”）、第２のデータ（“０”，“０”，“１”）、第２のデータ、第１のデータおよび第２のデータが復調されることになる。 As is apparent from Table 1 above, the relationship between the count values A, B, and C is A>C> B, C>B> A, C>A> B, B>A> C, and B>C> A. In this case, the first data (“1”, “0”, “0”), the second data (“0”, “0”, “1”), The second data, the first data, and the second data are demodulated.

なお、図５に示す分散電源３０のスイッチング電源３５は、図３に示したスイッチング電源１２とほぼ同様に構成することができる。ただし、このスイッチング電源３５は、単一のスイッチング周波数でスイッチング動作するように構成されている点でスイッチング電源１２と相違する。
このスイッチング電源３５から出力される所定の直流電力は、図示していない負荷（例えばＣＰＵ、メモリ等）に供給される。図１に示す各分散電源３０−１，３０−２，・・・の直流出力の電圧値は、それらに接続される負荷に適合するように設定される。 Note that the switching power supply 35 of the distributed power supply 30 shown in FIG. 5 can be configured in substantially the same manner as the switching power supply 12 shown in FIG. However, this switching power supply 35 is different from the switching power supply 12 in that it is configured to perform a switching operation at a single switching frequency.
The predetermined DC power output from the switching power supply 35 is supplied to a load (eg, CPU, memory, etc.) not shown. The voltage value of the DC output of each of the distributed power sources 30-1, 30-2,... Shown in FIG. 1 is set so as to match the load connected to them.

上記のようにしてデータ復調部３４４で復調された通信データ（第１のデータ、第２のデータ）は、例えば、上記スイッチング電源３５の出力のオン、オフ制御や、該スイッチング電源３５の出力電圧の制御等に使用することができる。スイッチング電源３５の出力電圧の制御は、上記通信データによって図３に示すコンパレータ１２１ａ，１２１ｂの基準電圧Ｖ_a，Ｖ_bを変化することによって実現することができる。 The communication data (first data, second data) demodulated by the data demodulator 344 as described above is, for example, on / off control of the output of the switching power supply 35 or the output voltage of the switching power supply 35. It can be used for the control of Control of the output voltage of the switching power supply 35 can be realized by changing the reference voltages V _a and V _b of the comparators 121a and 121b shown in FIG. 3 according to the communication data.

かくして、この実施形態に係る分散型電源システムよれば、図１に示す主電源１０のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源１０から各分散電源３０−１〜３０−ｎに通信データを伝送することが可能であるので、上記通信データを伝送するための専用の伝送路を設ける必要がない。したがって、この分散型電源システムは、特に、小型化が要求される携帯機器に適用して特に有効である。
また、非同期通信であるにもかかわらず、同期通信と同等な信頼性の高い通信を実行することができる。 Thus, according to the distributed power supply system according to this embodiment, each of the distributed power supplies 30-1 to 30-30 is supplied from the main power supply 10 using the switching noise superimposed on the output of the switching power supply of the main power supply 10 shown in FIG. Since it is possible to transmit communication data to -n, there is no need to provide a dedicated transmission path for transmitting the communication data. Therefore, this distributed power supply system is particularly effective when applied to portable devices that are required to be downsized.
Moreover, despite the asynchronous communication, highly reliable communication equivalent to the synchronous communication can be executed.

本発明は、上記実施の形態に限定されず、種々の変形態様を含むものである。すなわち、上記実施形態では、通信データである第１のデータおよび第２のデータの各ビットの論理値がそれぞれ“１”，“０”，“０”および“０”，“０”，“１”に設定されているが、第１のデータおよび第２のデータの各ビットの論理値を“０”，“１”，“１”および“１”，“１”，“０”に設定した場合でも、上記した位相補正・復調手順によって該第１および第２のデータを復調することができる。また、上記第１および第２のデータは、３ビットよりも多いビットで構成することができる。この場合、これらのデータの冗長度が増すので、通信の信頼性が一層向上する。 The present invention is not limited to the above-described embodiment, and includes various modifications. That is, in the above-described embodiment, the logical values of the bits of the first data and the second data, which are communication data, are “1”, “0”, “0”, “0”, “0”, “1”, respectively. , But the logical value of each bit of the first data and the second data is set to “0”, “1”, “1” and “1”, “1”, “0” Even in this case, the first and second data can be demodulated by the above-described phase correction / demodulation procedure. The first and second data can be composed of more than 3 bits. In this case, since the redundancy of these data is increased, the reliability of communication is further improved.

更に、上記実施形態では、通信データとして第１および第２のデータを使用しているが、この通信データを第１および第２のデータを複数組み合わせて構成することも可能である。この場合、より多くの情報の通信が可能になるので、例えば、上記分散電源３０−１〜３０−ｎの内の特定の分散電源を選択するデータを通信データに含ませて、この特定の分散電源にのみに所定の動作を命令することが可能になる。もちろん、この場合には、自身のみに対する通信データであることを認識する機能を分散電源３０の前記同期・復調部３４に持たせておく必要がある。 Furthermore, in the above-described embodiment, the first and second data are used as the communication data. However, the communication data may be configured by combining a plurality of first and second data. In this case, since more information can be communicated, for example, data for selecting a specific distributed power source among the distributed power sources 30-1 to 30-n is included in the communication data, and this specific distributed power source is included. A predetermined operation can be commanded only to the power supply. Of course, in this case, the synchronization / demodulation unit 34 of the distributed power supply 30 needs to have a function of recognizing that it is communication data only for itself.

本発明に係る分散型電源システムの実施形態を示すブロック図である。1 is a block diagram showing an embodiment of a distributed power supply system according to the present invention. 主電源の構成を例示したブロック図である。It is the block diagram which illustrated the composition of the main power supply. スイッチング電源の構成を例示した回路図である。It is the circuit diagram which illustrated the composition of the switching power supply. スイッチング電源のスイッチングノイズを示す波形図である。It is a wave form diagram which shows the switching noise of a switching power supply. 分散電源の構成を例示したブロック図である。It is the block diagram which illustrated the composition of the distributed power supply. ノイズ検出部の構成を例示したブロック図である。It is the block diagram which illustrated the composition of the noise detection part. ノイズ対応信号を例示した波形図である。It is a wave form diagram which illustrated a noise correspondence signal. 同期・復調部の構成を例示したブロック図である。It is the block diagram which illustrated the composition of the synchronizer / demodulator. ノイズ対応信号とタイミングパルス信号の位相ずれの第１の形態を示した波形図である。It is the wave form diagram which showed the 1st form of the phase shift of a noise corresponding signal and a timing pulse signal. ノイズ対応信号とタイミングパルス信号の位相ずれの第２の形態を示した波形図である。It is the wave form diagram which showed the 2nd form of the phase shift of a noise corresponding | compatible signal and a timing pulse signal. ノイズ対応信号とタイミングパルス信号の位相ずれの第３の形態を示した波形図である。It is the wave form diagram which showed the 3rd form of the phase shift of a noise corresponding | compatible signal and a timing pulse signal. ノイズ対応信号とタイミングパルス信号の位相ずれの第４の形態を示した波形図である。It is the wave form diagram which showed the 4th form of the phase shift of a noise corresponding | compatible signal and a timing pulse signal. ノイズ対応信号とタイミングパルス信号の位相ずれの第５の形態を示した波形図である。It is the wave form diagram which showed the 5th form of the phase shift of a noise corresponding signal and a timing pulse signal. ノイズ対応信号とタイミングパルス信号の位相ずれの第６の形態を示した波形図である。It is the wave form diagram which showed the 6th form of the phase shift of a noise corresponding | compatible signal and a timing pulse signal.

Explanation of symbols

１０主電源
１１変調制御部
１２スイッチング電源
２０電源ライン
３０−１〜３０−ｎ分散電源
３３ノイズ検出部
３４同期・復調部
３５スイッチング電源
４０通信データ発生部
３４１タイミング信号発生部
３４２Ａ〜３４２Ｂカウンタ
３４３同期調整・同期完了検出部
３４4 データ復調部 DESCRIPTION OF SYMBOLS 10 Main power supply 11 Modulation control part 12 Switching power supply 20 Power supply line 30-1-30-n Distributed power supply 33 Noise detection part 34 Synchronization / demodulation part 35 Switching power supply 40 Communication data generation part 341 Timing signal generation part 342A-342B Counter 343 Synchronization Adjustment / synchronization completion detection unit 344 Data demodulation unit

Claims

Communication data generating means for generating communication data including at least one serial data of 3 bits or more in which the logical value of each bit changes in a predetermined pattern;
A main power source having a switching power source that operates at two switching frequencies f ₁ and f ₂ and is configured to switch the operations in accordance with the logical value of the serial data ;
A plurality of distributed power sources connected to the output of the main power source;
Each distributed power source comprises:
Power supply means for supplying power to the load;
Detection means for detecting switching noise superimposed on the output of the main power supply, and outputting a noise corresponding signal synchronized with the generation timing of the switching noise;
Synchronization means for synchronizing the noise corresponding signal to a bit transfer period of the serial data;
Data demodulating means for demodulating the communication data based on a frequency change pattern of the noise corresponding signal synchronized with the bit transfer period ,
The synchronization means includes
Timing signal generating means for sequentially generating a timing signal having a time width corresponding to the bit transfer period of the serial data by the number n of bits of the serial data;
N counters for counting the noise-corresponding signal during each timing signal generation period;
The counter value of each counter is compared to detect the phase advance / delay between each timing signal and the noise corresponding signal, and the phase of each timing signal is adjusted so that the phase advance / delay is corrected. Synchronous adjustment means for changing,
Synchronization detection means for determining a time when a difference between count values of two of the counters is within a predetermined range as a synchronization completion time;
A distributed power supply system comprising:

The distributed power supply system according to claim 1, wherein the power supply means of the distributed power supply is configured by a switching power supply.

The data demodulating means is configured to detect a frequency change pattern of the noise corresponding signal based on a count value of each counter at the time when the synchronization is completed, and to demodulate the communication data based on the frequency change pattern. The distributed power supply system according to claim 1, wherein: