JP4730533B2 - Substrate treatment method - Google Patents
Substrate treatment method Download PDFInfo
- Publication number
- JP4730533B2 JP4730533B2 JP2005274457A JP2005274457A JP4730533B2 JP 4730533 B2 JP4730533 B2 JP 4730533B2 JP 2005274457 A JP2005274457 A JP 2005274457A JP 2005274457 A JP2005274457 A JP 2005274457A JP 4730533 B2 JP4730533 B2 JP 4730533B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- processing method
- resist
- ion milling
- substrate processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、レジストパターンを介して基材をイオンによりドライエッチング処理する基材処理方法に関する。 The present invention relates to a substrate processing method in which a substrate is dry-etched with ions through a resist pattern.
シリコンウェハや電極膜などの基材を微細加工する基材処理方法として、基材上にフォトレジスト材料からなるレジストパターンを所定形状に設け、このレジストパターンをマスクとして、不活性ガスイオンを衝撃させて基材をエッチングするイオンミリングによる方法が知られている(特許文献1参照)。 As a substrate processing method for finely processing substrates such as silicon wafers and electrode films, a resist pattern made of a photoresist material is provided in a predetermined shape on the substrate, and inert gas ions are bombarded using this resist pattern as a mask. A method by ion milling for etching a substrate is known (see Patent Document 1).
このようなイオンミリングでは、アルゴンイオン等を基材及びレジストパターンに衝撃させるため、この衝撃によりイオンミリング中にレジストパターンからガスが発生しレジストパターンが発泡してしまう傾向がある。このようにレジストパターンが発泡すると、レジストパターンに穴が開き、穴が開いた部分の基材はマスクされなくなるため、望まない領域がエッチングされてしまい、基材を所望のパターン形状に加工できないという問題が生じる。また、発泡により、レジストパターンの一部が基材上のレジストパターンが形成されていない箇所へと飛散した場合、飛散したレジストパターンが新たなマスクとなるため、基材を所望のパターンにエッチングできないという問題がある。さらに、発泡により飛散したレジストパターンが、イオンミリング装置内を汚染するという問題がある。 In such ion milling, argon ions and the like are bombarded on the base material and the resist pattern, and therefore, the impact tends to generate gas from the resist pattern and foam the resist pattern during ion milling. When the resist pattern is foamed in this way, a hole is opened in the resist pattern, and the base material in the holed portion is not masked. Therefore, an undesired region is etched, and the base material cannot be processed into a desired pattern shape. Problems arise. In addition, when a part of the resist pattern is scattered due to foaming to a portion where the resist pattern on the substrate is not formed, the scattered resist pattern becomes a new mask, so the substrate cannot be etched into a desired pattern. There is a problem. Furthermore, there is a problem that the resist pattern scattered by foaming contaminates the inside of the ion milling apparatus.
なお、基材を処理する際にレジストパターンからガスが発生し発泡してしまうという問題は、上述のイオンミリングだけではなく、例えば、レジストパターンをマスクとして基材にイオン注入を行うイオンによる処理においても同様に存在する。 In addition, the problem that gas is generated from the resist pattern and foams when the substrate is processed is not limited to the above-described ion milling, for example, in the treatment with ions that perform ion implantation on the substrate using the resist pattern as a mask. Exist as well.
本発明は、このような事情に鑑み、レジストパターンからのガスの発生を抑制しレジストパターンの発泡を防止して基材をイオンにより処理することができる基材処理方法を提供することを課題とする。 In view of such circumstances, an object of the present invention is to provide a substrate processing method that can suppress the generation of gas from a resist pattern, prevent foaming of the resist pattern, and treat the substrate with ions. To do.
上記課題を解決する本発明の第1の態様は、フォトレジストを基材上に塗布してレジスト膜を形成するレジスト膜形成工程と、このレジスト膜を所望のパターンに合わせて選択的に露光するパターン露光工程と、露光後の前記レジスト膜を現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンを110〜170℃で120〜600秒間加熱するポストベーク工程と、ポストベーク工程後のレジストパターンに140〜200℃で100〜300秒間UV照射するUVキュア工程と、UVキュア工程後に前記レジストパターンを介して前記基材をイオンにより処理するドライエッチング工程とを具備することを特徴とする基材処理方法にある。
かかる第1の態様では、所定の温度及び時間で、ポストベーク工程及びUVキュア工程を行うことにより、ドライエッチング工程でレジストパターンからのガスの発生が抑制されてレジストパターンの発泡を防止することができる。
The first aspect of the present invention that solves the above problems is a resist film forming step of forming a resist film by applying a photoresist on a substrate, and selectively exposing the resist film in accordance with a desired pattern. A pattern exposure step, a resist pattern formation step of forming a resist pattern by developing the exposed resist film, a post-bake step of heating the resist pattern at 110 to 170 ° C. for 120 to 600 seconds, and a post-bake step A UV curing step of irradiating the subsequent resist pattern with UV at 140 to 200 ° C. for 100 to 300 seconds, and a dry etching step of treating the substrate with ions through the resist pattern after the UV curing step. In the substrate processing method.
In the first aspect, by performing the post-bake process and the UV cure process at a predetermined temperature and time, the generation of gas from the resist pattern is suppressed in the dry etching process, thereby preventing the resist pattern from foaming. it can.
本発明の第2の態様は、第1の態様において、前記UVの波長が200〜400nmであることを特徴とする基材処理方法にある。
かかる第2の態様では、波長が200〜400nmのUV(紫外線)を用いてUVキュア工程を行うことにより、その後のドライエッチング工程でレジストパターンの発泡を防止することができる。
According to a second aspect of the present invention, there is provided the substrate processing method according to the first aspect, wherein the UV wavelength is 200 to 400 nm.
In the second aspect, by performing the UV curing process using UV (ultraviolet light) having a wavelength of 200 to 400 nm, it is possible to prevent foaming of the resist pattern in the subsequent dry etching process.
本発明の第3の態様は、第1又は2の態様において、前記UVの照度が100〜150mW/cm2であることを特徴とする基材処理方法にある。
かかる第3の態様では、照度が100〜150mW/cm2のUVを照射してUVキュア工程を行うことにより、その後のドライエッチング工程でレジストパターンの発泡を防止することができる。
According to a third aspect of the present invention, in the first or second aspect, the UV illuminance is 100 to 150 mW / cm 2 .
In the third aspect, the UV curing process is performed by irradiating UV having an illuminance of 100 to 150 mW / cm 2 , whereby foaming of the resist pattern can be prevented in the subsequent dry etching process.
本発明の第4の態様は、第1〜3の何れかの態様において、前記フォトレジストがノボラック系レジストであることを特徴とする基材処理方法にある。
かかる第4の態様では、ノボラック系レジストからなるレジストパターンの発泡を防止することができる。
According to a fourth aspect of the present invention, there is provided the substrate processing method according to any one of the first to third aspects, wherein the photoresist is a novolak resist.
In the fourth aspect, foaming of a resist pattern made of a novolak resist can be prevented.
本発明の第5の態様は、第1〜4の何れかの態様において、前記ドライエッチングが、イオンミリングであることを特徴とする基材処理方法にある。
かかる第5の態様では、イオンミリングでエッチングする際のレジストパターンの発泡を防止することができる。
According to a fifth aspect of the present invention, there is provided the substrate processing method according to any one of the first to fourth aspects, wherein the dry etching is ion milling.
In the fifth aspect, it is possible to prevent foaming of the resist pattern when etching is performed by ion milling.
本発明の第6の態様は、第5の態様において、前記イオンミリングが、アルゴンイオンによるイオンミリングであることを特徴とする基材処理方法にある。
かかる第6の態様では、アルゴンイオンを衝撃させてイオンミリングを行った場合の、レジストパターンの発泡を防止することができる。
A sixth aspect of the present invention is the substrate processing method according to the fifth aspect, wherein the ion milling is ion milling with argon ions.
In the sixth aspect, it is possible to prevent foaming of the resist pattern when ion milling is performed by bombarding argon ions.
本発明の第7の態様は、第5又は6の態様において、前記イオンミリングのエッチング時間が20分以上であることを特徴とする基材処理方法にある。
かかる第7の態様では、イオンミリングによる基材の処理時間が長くても、レジストパターンの発泡を防止することができる。
According to a seventh aspect of the present invention, there is provided the substrate processing method according to the fifth or sixth aspect, wherein the ion milling etching time is 20 minutes or more.
In the seventh aspect, even if the processing time of the base material by ion milling is long, the resist pattern can be prevented from foaming.
本発明の第8の態様は、第1〜7の何れかの態様において、前記ポストベーク工程では、110〜170℃で240〜600秒間又は170℃で120〜600秒間で行うことを特徴とする基材処理方法にある。
かかる第8の態様では、UVキュア工程でのレジストパターンの発泡も防止することができる。
According to an eighth aspect of the present invention, in any one of the first to seventh aspects, the post-baking step is performed at 110 to 170 ° C. for 240 to 600 seconds or 170 ° C. for 120 to 600 seconds. In the substrate processing method.
In the eighth aspect, foaming of the resist pattern in the UV curing process can be prevented.
以下に本発明を実施形態に基づいて詳細に説明する。
(実施形態1)
本発明の基材処理方法を、図1に基づいて説明する。なお、図1は、本発明の基材処理方法の概略を示す断面図である。
Hereinafter, the present invention will be described in detail based on embodiments.
(Embodiment 1)
The substrate processing method of the present invention will be described with reference to FIG. In addition, FIG. 1 is sectional drawing which shows the outline of the base-material processing method of this invention.
まず、図1(a)に示すように、シリコンウェハ又は金属膜等の基材10上にフォトレジストをスピンコート法等により塗布した後乾燥して、例えば、膜厚2〜4μm程度のレジスト膜11を形成する(レジスト膜形成工程)。次に、所定パターンのマスクを介してレジスト膜11を露光した後(パターン露光工程)、現像液で現像することにより、図1(b)に示すように、レジストパターン12を形成する(レジストパターン形成工程)。
First, as shown in FIG. 1A, a photoresist is applied on a
なお、フォトレジストの種類としては、ポジ型レジスト及びネガ型レジストが挙げられる。また、フォトレジストの材料としては、例えば、ノボラック樹脂と感光剤等を溶剤に溶解したノボラック系レジストなど様々なレジストを用いることができる。さらに、フォトレジストの溶剤としては、例えば水酸化カリウム等のアルカリや、有機溶媒などが挙げられる。また、パターン露光工程で用いる光源としては、例えば、X線、電子線、エキシマレーザー及び高圧水銀灯などが挙げられる。 In addition, as a kind of photoresist, a positive resist and a negative resist are mentioned. As the photoresist material, for example, various resists such as a novolak resist in which a novolak resin and a photosensitive agent are dissolved in a solvent can be used. Furthermore, examples of the solvent for the photoresist include alkalis such as potassium hydroxide and organic solvents. Moreover, as a light source used at a pattern exposure process, an X-ray, an electron beam, an excimer laser, a high pressure mercury lamp etc. are mentioned, for example.
次に、レジストパターン12を110〜170℃で120〜600秒間加熱する(ポストベーク工程)。その後、図1(c)に示すように、レジストパターン12に140〜200℃で100〜300秒間UV(紫外線)を照射することにより、レジストパターン12を硬化する(UVキュア工程)。このような所定条件でポストベーク工程及びUVキュア工程を行うことにより、後述する基材10をイオンにより処理するドライエッチング工程でレジストパターン12の発泡を防止することができる。
Next, the
なお、ポストベーク工程の加熱は110〜170℃で120秒以上行う必要があるが、600秒よりも長く加熱するとスループットが悪くなるため、600秒以内とするのが好ましい。また、ドライエッチング工程のレジストパターン12の発泡を防止するためには、UVキュア工程のUV照射は、140〜200℃で100秒以上行う必要がある。特に、UVキュア工程のUV照射を140℃で180秒以上行うことで、確実にドライエッチング工程のレジストパターンの発泡を防止することができると共に、レジストパターン12の形状の変化も防止することができる。なお、300秒よりも長くUVを照射するとスループットが悪くなるため、300秒以内とするのが好ましい。
In addition, although it is necessary to perform the heating of a post-baking process at 110-170 degreeC for 120 second or more, since throughput will worsen if it heats longer than 600 second, it is preferable to make it within 600 second. In order to prevent foaming of the
また、UVキュア工程時にもレジストパターン12が発泡する虞があるが、ポストベーク工程において、110〜170℃で240〜600秒間、又は、170℃で120〜600秒間加熱を行うことにより、UVキュア工程時の発泡を確実に防止することができる。なお、本実施形態では、UVキュア工程で照射するUVは、波長は200〜400nm、照度は100〜150mW/cm2とした。
In addition, the
次いで、図1(d)に示すように、基材10をUVキュア工程後のレジストパターン12を介して、例えば、アルゴン(Ar)イオンを用いたイオンミリングによりドライエッチングする(ドライエッチング工程)。これにより、図1(e)に示すように、所望のパターン形状に基材10が加工される。
Next, as shown in FIG. 1D, the
ここで、イオンミリングでは、Arなどの不活性ガスイオンを加速して試料基材10に衝撃させて基材10をエッチングする。このとき、アルゴンイオン等が基材10上のレジストパターン12にも衝撃するため、イオンミリング中にレジストパターン12からガスが発生して、レジストパターン12が発泡してしまう。しかしながら、本発明では、イオンミリングを行う前に所定条件のポストベーク工程及びUVキュア工程を行うことにより、イオンミリングの際のレジストパターン12からのガスの発生を抑制することができるため、レジストパターン12の発泡を防止することができる。このように、本発明の基材処理方法によれば、イオンミリングの際にレジストパターン12が発泡しなくなるため、レジストパターン12の穴あきによりマスクが不十分となって望まない領域がエッチングされてしまうことや、発泡により飛散したレジストパターン12が基材10上のレジストパターン12が形成されていない箇所へと飛散して余計なマスクとなることを防止して、所望のパターン形状に基材10をエッチングすることができる。また、発泡により飛散したレジストパターン12が、イオンミリング装置内を汚染することもない。なお、イオンミリングを長時間、例えば20分以上行う場合であっても、本発明の基材処理方法では所定条件のポストベーク工程及びUVキュア工程を経ているため、レジストパターン12の発泡を防止できる。
Here, in ion milling, an inert gas ion such as Ar is accelerated and bombarded on the
ここで、試験例に基づき、本実施形態についてさらに詳述する。
(試験例)
シリコンウェハに同時に数十個のデバイスを作成した。詳しくは、シリコンウェハ上に、ノボラック系レジストを塗布・パターン露光・現像してレジストパターンを形成後、ポストベーク及びUVキュア(UV照度:100〜150mW/cm2、UV波長:200〜400nm)を行った。このレジストパターンを介してシリコンウェハに対して、アルゴンイオンを用いたイオンミリングを20分間行ってシリコンウェハをエッチングすることにより、1枚のシリコンウェハに同じ数十個のデバイスを形成した。なお、粘度の異なる二種類のノボラック系レジスト(ノボラック系レジスト1及びノボラック系レジスト2)について、それぞれ表1のポストベーク及びUVキュア条件で、サンプル1〜13を作成した。
Here, the present embodiment will be described in more detail based on test examples.
(Test example)
Dozens of devices were made simultaneously on a silicon wafer. Specifically, a novolak resist is applied on a silicon wafer, pattern exposure is performed, and development is performed to form a resist pattern, followed by post-baking and UV curing (UV illuminance: 100 to 150 mW / cm 2 , UV wavelength: 200 to 400 nm). went. The silicon wafer was etched by performing ion milling using argon ions for 20 minutes with respect to the silicon wafer through this resist pattern, thereby forming the same tens of devices on one silicon wafer. Samples 1 to 13 were prepared for two types of novolak resists (novolak resist 1 and novolak resist 2) having different viscosities under the post-bake and UV cure conditions shown in Table 1, respectively.
このときのUVキュア後及びイオンミリング後のデバイス内について、レジストパターンの発泡の発生状況を観察した。この結果を表1に示す。なお、発泡発生状況は、デバイス内のレジストパターンに発生した気泡の数(発泡個数)/観察したウェハの枚数(ウェハ数)で示す。また、レジスト膜の膜厚もあわせて表1に示す。 At this time, the occurrence of foaming of the resist pattern was observed in the device after UV curing and after ion milling. The results are shown in Table 1. The state of occurrence of foaming is indicated by the number of bubbles generated in the resist pattern in the device (number of foams) / the number of observed wafers (number of wafers). The thickness of the resist film is also shown in Table 1.
表1に示すように、ポストベーク条件を110〜170℃で120〜600秒間、UV照射を140〜200℃で100〜300秒間とした場合は(サンプル番号4,5,8,10,12及び13)、イオンミリングでレジストパターンに気泡が全く発生しなかった。また、240秒以上ポストベークを行った場合(サンプル番号11及び12)及び170℃でポストベークを行った場合(サンプル番号8)は、UVキュア時も気泡が全く発生しなかった。
As shown in Table 1, when post-baking conditions were 110 to 170 ° C. for 120 to 600 seconds, and UV irradiation was 140 to 200 ° C. for 100 to 300 seconds (
(他の実施形態)
上述した実施形態では、イオンミリングにより基材をドライエッチングする基材処理方法について説明したが、本発明の基材処理方法は、イオンミリングに限定されず、様々なイオンにより基材を処理する方法に適用することができる。例えば、半導体等の製造におけるイオン注入による基材処理にも用いることができる。イオン注入でも上記イオンミリングと同様に、マスクとするレジストパターンからガスが発生する虞があるが、本発明の基材処理方法を適用する、すなわち、所定のポストベーク工程及びUVキュア工程を経ることにより、レジストパターンからのガスの発生を抑制することができる。このようにガスの発生を抑制することができるため、ガスの発生による真空低下も防止することができる。
(Other embodiments)
In the above-described embodiment, the base material processing method for dry etching the base material by ion milling has been described. However, the base material processing method of the present invention is not limited to ion milling, and a method for processing a base material with various ions. Can be applied to. For example, it can be used for substrate processing by ion implantation in the manufacture of semiconductors and the like. Even in ion implantation, gas may be generated from the resist pattern used as a mask, as in the case of the above-described ion milling. Thus, generation of gas from the resist pattern can be suppressed. Thus, since generation | occurrence | production of gas can be suppressed, the vacuum fall by generation | occurrence | production of gas can also be prevented.
10 基材、11 レジスト膜、12 レジストパターン
10 substrate, 11 resist film, 12 resist pattern
Claims (8)
The substrate processing method according to claim 1, wherein the post-baking step is performed at 110 to 170 ° C. for 240 to 600 seconds or 170 ° C. for 120 to 600 seconds.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274457A JP4730533B2 (en) | 2005-09-21 | 2005-09-21 | Substrate treatment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005274457A JP4730533B2 (en) | 2005-09-21 | 2005-09-21 | Substrate treatment method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007086353A JP2007086353A (en) | 2007-04-05 |
JP4730533B2 true JP4730533B2 (en) | 2011-07-20 |
Family
ID=37973406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005274457A Expired - Fee Related JP4730533B2 (en) | 2005-09-21 | 2005-09-21 | Substrate treatment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730533B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2447773B1 (en) * | 2010-11-02 | 2013-07-10 | Fujifilm Corporation | Method for producing a pattern, method for producing a MEMS structure, use of a cured film of a photosensitive composition as a sacrificial layer or as a component of a MEMS structure |
TWI680358B (en) | 2014-10-31 | 2019-12-21 | 日商東京應化工業股份有限公司 | A resist pattern forming apparatus, a resist pattern forming method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60145616A (en) * | 1984-01-10 | 1985-08-01 | Fujitsu Ltd | Forming method of resist pattern |
JPS62215265A (en) * | 1986-03-17 | 1987-09-21 | Ushio Inc | Treatment of photoresist |
JPS63115337A (en) * | 1986-11-04 | 1988-05-19 | Matsushita Electronics Corp | Processing of photoresist |
JPS63261834A (en) * | 1987-04-20 | 1988-10-28 | Fujitsu Ltd | Resist hardening method |
GB2339479B (en) * | 1998-07-02 | 2003-02-26 | Samsung Electronics Co Ltd | Method of forming a semiconductor device pattern |
JP2000194143A (en) * | 1998-10-23 | 2000-07-14 | Nippon Zeon Co Ltd | Pattern forming method of light emitter vapor deposited film |
-
2005
- 2005-09-21 JP JP2005274457A patent/JP4730533B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007086353A (en) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW556266B (en) | Process for removal of photoresist after post ion implantation | |
US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
TWI261880B (en) | Photolithography method to prevent photoresist pattern collapse | |
US6713236B2 (en) | Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer | |
JP6816083B2 (en) | Manufacturing method of semiconductor devices | |
JP4730533B2 (en) | Substrate treatment method | |
JP4413880B2 (en) | Manufacturing method of semiconductor device | |
JP2011176218A (en) | Substrate processing method, method of manufacturing euv mask, the euv mask, and method of manufacturing semiconductor device | |
US20030222345A1 (en) | Stabilization of resist material through ion implantation | |
US20050074703A1 (en) | Exposure apparatus and method for forming fine patterns of semiconductor device using the same | |
KR100544970B1 (en) | Method of photoresist ash residue removal | |
JP3310202B2 (en) | Method of forming resist pattern | |
KR100645835B1 (en) | Method for forming photoresist patern in semiconductor device | |
US8053148B2 (en) | Method for fabricating photomask | |
KR20090088796A (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
KR100924342B1 (en) | Method for reparing defect in photomask | |
US7413848B2 (en) | Method of removing photoresist and photoresist rework method | |
KR20040002491A (en) | Method for manufacturing resist pattern | |
JP2011014696A (en) | Organic substance removing method | |
JP2004191833A (en) | Method for manufacturing semiconductor device | |
JP4322482B2 (en) | Method for forming fine resist pattern and method for manufacturing semiconductor device | |
JP3139718B2 (en) | How to remove resist | |
KR20060047051A (en) | Method for forming a photoresist pattern | |
JP3035535B1 (en) | Pattern forming method and pattern forming apparatus | |
TW201248685A (en) | Method for via formation in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4730533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |