JP4718890B2 - MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE - Google Patents

MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE Download PDF

Info

Publication number
JP4718890B2
JP4718890B2 JP2005131304A JP2005131304A JP4718890B2 JP 4718890 B2 JP4718890 B2 JP 4718890B2 JP 2005131304 A JP2005131304 A JP 2005131304A JP 2005131304 A JP2005131304 A JP 2005131304A JP 4718890 B2 JP4718890 B2 JP 4718890B2
Authority
JP
Japan
Prior art keywords
main surface
wiring board
base
substrate
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005131304A
Other languages
Japanese (ja)
Other versions
JP2006310544A (en
Inventor
健二 鈴木
六郎 神戸
幸広 木村
訓 平野
一詠 肥後
晃一郎 下上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005131304A priority Critical patent/JP4718890B2/en
Publication of JP2006310544A publication Critical patent/JP2006310544A/en
Application granted granted Critical
Publication of JP4718890B2 publication Critical patent/JP4718890B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、フレキシブル基板と接着シートとを積層してなる積層部を備える多層配線基板及びその製造方法、多層配線基板と機能モジュールとを備えた多層配線基板構造体に関するものである。   The present invention relates to a multilayer wiring board having a laminated portion formed by laminating a flexible substrate and an adhesive sheet, a manufacturing method thereof, and a multilayer wiring board structure including a multilayer wiring board and a functional module.

近年、パーソナルコンピュータ、デジタル家電などの電気製品分野や、自動車分野などにおいては、製品の小型化、高機能化、高付加価値化が益々進んでいる。それに伴い、この種の製品における重要な電気的部品であるマザーボードの小型化や高密度化が望まれており、マザーボード上に実装される各種部品の小型化も同様に望まれている。各種部品の小型化を実現するものとしては、例えば、複数のLSIを単一のパッケージに封止してシステム化した、いわゆるシステム・イン・パッケージ(SIP)を挙げることができる。なお、このようなパッケージにおいて、ICチップ等の能動素子は、例えば回路基板などに埋設される(例えば、特許文献1参照)。
特開2004−221525号公報(図4など)
In recent years, in the field of electrical products such as personal computers and digital home appliances, and in the field of automobiles, the miniaturization, high functionality, and high added value of products have been increasing. Accordingly, miniaturization and high density of the mother board, which is an important electrical component in this type of product, are desired, and miniaturization of various components mounted on the motherboard is also desired. As what realizes miniaturization of various parts, for example, a so-called system-in-package (SIP) in which a plurality of LSIs are sealed and systemized can be cited. In such a package, an active element such as an IC chip is embedded in, for example, a circuit board (see, for example, Patent Document 1).
JP 2004-221525A (FIG. 4 etc.)

ところで、上記特許文献1記載の回路基板は、複数の積層部材を積層してそれらを互いに熱圧着することにより形成される。このため、各積層部材は、加熱時に軟化することで接着性を生じる材料であることが好ましく、例えば熱可塑性樹脂を主体とすることが好ましい。   By the way, the circuit board described in Patent Document 1 is formed by laminating a plurality of laminated members and thermocompressing them together. For this reason, it is preferable that each laminated member is a material which produces adhesiveness by being softened during heating. For example, it is preferable to mainly use a thermoplastic resin.

しかしながら、熱可塑性樹脂を主体とする積層部材は、加熱した際に塑性変形する。また、回路基板に埋設されたICチップは比較的発熱しやすいため、積層部材は、ICチップからの熱によっても塑性変形する。このため、回路基板の寸法安定性が低くなる可能性が高い。しかも、積層部材の塑性変形に伴い、積層部材上に形成される導体パターンが平面方向に位置ずれしやすくなるため、導体パターンに実装されているICチップの接続信頼性が低下する。よって、積層部材とICチップとの導通を図ることが困難になる。その結果、完成した回路基板が不良品となる確率が高くなり、歩留まりの低下につながってしまう。   However, a laminated member mainly composed of a thermoplastic resin is plastically deformed when heated. Further, since the IC chip embedded in the circuit board is relatively easy to generate heat, the laminated member is also plastically deformed by heat from the IC chip. For this reason, there is a high possibility that the dimensional stability of the circuit board is lowered. In addition, since the conductor pattern formed on the laminated member is likely to be displaced in the plane direction with plastic deformation of the laminated member, the connection reliability of the IC chip mounted on the conductor pattern is lowered. Therefore, it becomes difficult to achieve electrical connection between the laminated member and the IC chip. As a result, the probability that the completed circuit board becomes a defective product increases, leading to a decrease in yield.

この問題を解決するために、ICチップを回路基板の主面上にフリップチップで実装することが考えられる。しかし、回路基板を構成するフレキシブル基板は、そもそも撓みやすい基板であるため、主面のコプラナリティが低い。このため、回路基板とICチップとの間に接続不良が生じやすく、高い接続信頼性を得ることができない。   In order to solve this problem, it is conceivable to mount the IC chip on the main surface of the circuit board by flip chip. However, the flexible substrate constituting the circuit substrate is a substrate that is easily bent in the first place, and therefore has a low coplanarity on the main surface. For this reason, poor connection is likely to occur between the circuit board and the IC chip, and high connection reliability cannot be obtained.

本発明は上記の課題に鑑みてなされたものであり、その第1の目的は、寸法安定性及び接続信頼性が高い多層配線基板及び多層配線基板構造体を提供することにある。また、第2の目的は、不良品となる確率が低くて歩留まりが高い多層配線基板の製造方法を提供することにある。   The present invention has been made in view of the above problems, and a first object thereof is to provide a multilayer wiring board and a multilayer wiring board structure having high dimensional stability and connection reliability. A second object is to provide a method for manufacturing a multilayer wiring board with a low probability of being a defective product and a high yield.

そして、上記課題を解決するための手段(手段1)としては、第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを交互に積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内にリジッド基体が埋設され、前記第1主における前記リジッド基体の真上の領域に、能動素子であるICチップが搭載される素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねており、前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面の両方にそれぞれ複数の外部端子を有し、セラミック誘電体層と内部電極層とを交互に積層した構造を有し、前記ICチップの動作性向上に関与する受動部品であるセラミックキャパシタであり、前記基体第1主面の面積は、前記素子搭載領域の面積よりも大きく設定され、前記基体第1主面にある前記複数の外部端子は、前記第1ビア導体及び前記第2ビア導体のうちの少なくとも一方を介して、前記複数の端子接続部に電気的に接続され、前記基体第2主面にある前記複数の外部端子は、前記第1ビア導体及び前記第2ビア導体のうちの少なくとも一方を介して、前記第2主面上にある複数の端子に電気的に接続されていることを特徴とする多層配線基板がある。 And as a means (means 1) for solving the above-mentioned problem, a flexible substrate having a first via conductor and a conductor pattern extending in the substrate plane direction and an adhesive sheet having a second via conductor are alternately laminated. becomes, a multilayer wiring board comprising a laminate portion having a first major surface and second major surface, wherein the rigid base is embedded in the laminated portion, region directly above the contact Keru the rigid substrate to the first main surface In addition, an element mounting area in which an IC chip as an active element is mounted is set, and a plurality of terminal connection portions are formed in the element mounting area, and the first via conductor, the second via conductor, and the conductor pattern At least one of them also serves as the plurality of terminal connection portions, and the rigid base body is a base body first main surface located on the first main surface side and a base body second located on the second main surface side. Has a main surface, The IC chip has a plurality of external terminals on both the first main surface of the substrate and the second main surface of the substrate, and has a structure in which ceramic dielectric layers and internal electrode layers are alternately stacked. The ceramic capacitor is a passive component involved in the improvement, the area of the first main surface of the substrate is set larger than the area of the element mounting region, the plurality of external terminals on the first main surface of the substrate, The plurality of external terminals that are electrically connected to the plurality of terminal connection portions via at least one of the first via conductor and the second via conductor, There is a multilayer wiring board characterized in that it is electrically connected to a plurality of terminals on the second main surface through at least one of one via conductor and the second via conductor .

また、上記課題を解決するための他の手段(手段2)としては、ビア導体及びシート平面方向に延びる導体パターンのうちの少なくとも一方を有する複数の接着シートを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内にリジッド基体が埋設され、前記第1主における前記リジッド基体の真上の領域に、能動素子であるICチップが搭載される素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねており、前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面の両方にそれぞれ複数の外部端子を有し、セラミック誘電体層と内部電極層とを交互に積層した構造を有し、前記ICチップの動作性向上に関与する受動部品であるセラミックキャパシタであり、前記基体第1主面の面積は、前記素子搭載領域の面積よりも大きく設定され、前記基体第1主面にある前記複数の外部端子は、前記ビア導体を介して、前記複数の端子接続部に電気的に接続され、前記基体第2主面にある前記複数の外部端子は、前記ビア導体を介して、前記第2主面上にある複数の端子に電気的に接続されていることを特徴とする多層配線基板がある。 Further, as another means (means 2) for solving the above-mentioned problem, a plurality of adhesive sheets having at least one of a via conductor and a conductor pattern extending in the sheet plane direction are laminated, and the first main surface and a multilayer wiring board having a multilayer portion having a second major surface, wherein the rigid base is embedded in the laminated portion in the region directly above the contact Keru the rigid substrate to the first main surface, is an active element An element mounting area on which the IC chip is mounted is set, and a plurality of terminal connection portions are formed in the element mounting area, and at least one of the via conductor and the conductor pattern includes the plurality of terminal connection sections. The rigid base includes a base first main surface located on the first main surface side and a base second main surface located on the second main surface side, and the base first main surface and the base Both base 2nd main surface A ceramic capacitor having a plurality of external terminals, having a structure in which ceramic dielectric layers and internal electrode layers are alternately laminated, and being a passive component involved in improving the operability of the IC chip, An area of one main surface is set larger than an area of the element mounting region, and the plurality of external terminals on the first main surface of the base are electrically connected to the plurality of terminal connection portions via the via conductors. And the plurality of external terminals on the second main surface of the base body are electrically connected to the plurality of terminals on the second main surface via the via conductors. There is a multilayer wiring board.

従って、上記手段1,2の多層配線基板によれば、素子搭載領域が積層部の外面に設定されているため、素子を搭載した場合であってもその熱が積層部の外部に放散されやすい。このため、熱の影響による積層部の塑性変形が防止される。よって、寸法安定性の高い多層配線基板を得ることができる。また、機械的強度が高いリジッド基体の埋設により、部分的に積層部が補強されて撓みにくくなるため、素子搭載領域のコプラナリティが高くなる。よって、端子接続部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Therefore, according to the multilayer wiring board of the above means 1 and 2, since the element mounting area is set on the outer surface of the laminated part, even when the element is mounted, the heat is easily dissipated outside the laminated part. . For this reason, plastic deformation of the laminated portion due to the influence of heat is prevented. Therefore, a multilayer wiring board with high dimensional stability can be obtained. In addition, since the rigid base having a high mechanical strength is embedded, the laminated portion is partially reinforced to make it difficult to bend, so that the coplanarity of the element mounting region is increased. Therefore, poor connection at the terminal connection portion is less likely to occur, and high connection reliability can be obtained.

手段1にかかるフレキシブル基板は、1層のみ存在していてもよいが、2層以上(多層)存在することが好ましい。このようにすれば、フレキシブル基板が多層ではない(1層しかない)場合に比べて、さらに多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。しかも、前記フレキシブル基板は基板第1主面及び基板第2主面を有し、前記導体パターンは前記基板第1主面及び前記基板第2主面の両方に形成されていることが好ましい。このようにすれば、導体パターンが基板第1主面及び基板第2主面のいずれか一方に形成されている場合に比べて、さらに多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。   The flexible substrate according to the means 1 may be present in only one layer, but preferably present in two or more layers (multilayers). In this way, compared to the case where the flexible substrate is not multi-layered (only one layer), it is possible to configure more circuits inside, and the added value can be increased. In addition, it is preferable that the flexible substrate has a first substrate main surface and a second substrate main surface, and the conductor pattern is formed on both the first substrate main surface and the second substrate main surface. In this way, compared to the case where the conductor pattern is formed on either the first main surface of the substrate or the second main surface of the substrate, it becomes possible to configure more circuits inside, and the like. Value can be increased.

また、熱圧着によって積層部を形成する場合、フレキシブル基板同士は、加熱により接着性を生じる接着シートを介して接着されることが好ましい。この際、フレキシブル基板間には、接着シートが1層のみ存在していてもよいし、2層以上(多層)存在していてもよい。なお、前記フレキシブル基板が非熱可塑性樹脂を主体として構成され、前記接着シートが熱可塑性樹脂を主体として構成されている場合、接着シートは1層のみ存在することが好ましい。このようにすれば、接着シートが2層以上存在している場合に比べて、熱圧着の際に接着シートが塑性変形しにくいため、積層部の寸法安定性が低くなりにくい。ゆえに、前記フレキシブル基板及び前記接着シートは、交互に積層されていることが好ましい。なお、素子搭載領域に搭載されうる素子が肉厚である場合、部分的に積層部が補強されて寸法安定性が高くなる。よって、積層方向において素子搭載領域に対応する部分は、接着シートのみを積層した構造であってもよい。このようにすれば、接着性が高くなる。また、導体パターンを有しない接着シートが多く用いられるため、低コストで積層部を形成できる。なお、前記フレキシブル基板の一部が、屈曲されるとともに、前記積層部において上層側に位置する前記接着シート上に積層されていてもよい。 Moreover, when forming a laminated part by thermocompression bonding, it is preferable that flexible substrates are adhere | attached through the adhesive sheet which produces adhesiveness by heating. At this time, only one layer of the adhesive sheet may exist between the flexible substrates, or two or more layers (multilayers) may exist. In addition, when the flexible substrate is mainly composed of a non-thermoplastic resin and the adhesive sheet is mainly composed of a thermoplastic resin, it is preferable that only one layer of the adhesive sheet exists. In this way, compared to the case where there are two or more adhesive sheets, the adhesive sheet is less likely to be plastically deformed at the time of thermocompression bonding, so that the dimensional stability of the laminated portion is unlikely to be lowered. Therefore, the flexible substrate and the adhesive sheet are preferably laminated alternately. In addition, when the element which can be mounted in an element mounting area | region is thick, a lamination | stacking part is partially reinforced and dimensional stability becomes high. Therefore, the portion corresponding to the element mounting region in the stacking direction may have a structure in which only adhesive sheets are stacked. If it does in this way, adhesiveness will become high. Moreover, since many adhesive sheets which do not have a conductor pattern are used, a laminated part can be formed at low cost. A part of the flexible substrate may be bent and laminated on the adhesive sheet located on the upper layer side in the laminated portion.

また、フレキシブル基板を形成する樹脂材料は、コスト性、加工性、絶縁性、可撓性、機械的強度などを考慮して、非熱可塑性樹脂の中から適宜選択することができる。このような樹脂を用いた基板であれば、微細な配線層を比較的簡単にかつ正確に形成することができ、端子数の非常に多い素子を接続可能な端子接続部を容易に形成することができる。即ち、このような基板は素子実装用の基板として適している。   The resin material for forming the flexible substrate can be appropriately selected from non-thermoplastic resins in consideration of cost, workability, insulation, flexibility, mechanical strength, and the like. With such a resin substrate, a fine wiring layer can be formed relatively easily and accurately, and a terminal connection portion that can connect an element with a very large number of terminals can be easily formed. Can do. That is, such a substrate is suitable as a device mounting substrate.

また、フレキシブル基板を形成する材料は耐熱性を有することが好ましい。具体的に言うと、樹脂材料は、ガラス転移温度(Tg)が220℃以上であることが好ましい。また、樹脂材料は、耐熱性が例えば260℃,10分のレベル以上であることが好ましく、特には耐熱性300℃,10分のレベル以上であることがより好ましい。さらに、樹脂材料は、はんだ耐熱性が250℃,20秒のレベル以上であることが好ましく、特には、はんだ耐熱性が260℃,120秒のレベル以上であることが好ましく、さらには、はんだ耐熱性300℃,180秒のレベル以上であることがより好ましい。このようにすれば、例えば熱圧着によって積層部を形成する場合であっても、フレキシブル基板の変形を防止できるからである。   Moreover, it is preferable that the material which forms a flexible substrate has heat resistance. Specifically, the resin material preferably has a glass transition temperature (Tg) of 220 ° C. or higher. The resin material preferably has a heat resistance of, for example, 260 ° C. and a level of 10 minutes or more, and more preferably a heat resistance of 300 ° C. and a level of 10 minutes or more. Further, the resin material preferably has a solder heat resistance of 250 ° C. and a level of 20 seconds or more, and particularly preferably has a solder heat resistance of 260 ° C. and a level of 120 seconds or more. It is more preferable that the properties are 300 ° C. and 180 seconds or more. This is because even if the laminated portion is formed by thermocompression bonding, for example, deformation of the flexible substrate can be prevented.

フレキシブル基板の絶縁部分を形成する非熱可塑性樹脂の好適例としては、ポリイミド樹脂、ポリアミドイミド樹脂、ポリアミド樹脂などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。   Preferable examples of the non-thermoplastic resin that forms the insulating portion of the flexible substrate include polyimide resin, polyamideimide resin, and polyamide resin. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used.

手段1,2にかかる前記接着シートは、積層部の形成時にフレキシブル基板同士の熱圧着を可能とするために、熱可塑性樹脂からなる有機材料を主体として形成されることが好ましい。また、接着シートは、フレキシブル基板と同様にフレキシブルであることが好ましい。このようにすれば、前記リジッド基体の埋設部分に対応した領域以外の領域については、積層部の可撓性を維持することができる。接着シートの絶縁部分を形成する熱可塑性樹脂としては、例えば液晶ポリマー、熱可塑性ポリイミド、ポリエーテルエーテルケトンなどが好適である。このような材料を使用すれば、高温での接続信頼性などに優れた多層配線基板を実現しやすくなるからである。さらに、前記接着シートは、前記フレキシブル基板のカバーレイとしても機能することが好ましい。ここでカバーレイとは、通常、導体パターンの一部を除いてフレキシブル基板の表面を絶縁被覆する絶縁被覆層(保護膜)のことをいう。このようにすれば、接着シートとは別々に、フレキシブル基板の保護膜を形成しなくても済む。その結果、多層配線基板を厚み方向(Z方向)に小型化することができる。また、多層配線基板を構成する部品点数や工数が少なくなり、生産効率の向上及び製造コストの低減が達成しやすくなる。さらに、多層配線基板の構造を簡単にすることができる。なお、フレキシブル基板のカバーレイとしても機能する接着シートは、積層部の最外層に位置することが好ましい。このようにすれば、積層部において最も破損しやすい表面導体部分を保護することができる。   The adhesive sheets according to the means 1 and 2 are preferably formed mainly of an organic material made of a thermoplastic resin so that the flexible substrates can be thermocompression bonded at the time of forming the laminated portion. Moreover, it is preferable that an adhesive sheet is flexible like a flexible substrate. If it does in this way, the flexibility of a lamination part can be maintained about fields other than the field corresponding to the embedding part of the rigid base. As the thermoplastic resin forming the insulating portion of the adhesive sheet, for example, liquid crystal polymer, thermoplastic polyimide, polyether ether ketone, and the like are suitable. If such a material is used, it becomes easy to realize a multilayer wiring board excellent in connection reliability at a high temperature. Furthermore, it is preferable that the adhesive sheet also functions as a cover lay for the flexible substrate. Here, the coverlay generally refers to an insulating coating layer (protective film) that covers the surface of the flexible substrate except a part of the conductor pattern. In this way, it is not necessary to form a protective film for the flexible substrate separately from the adhesive sheet. As a result, the multilayer wiring board can be reduced in size in the thickness direction (Z direction). Further, the number of parts and man-hours constituting the multilayer wiring board are reduced, and it becomes easy to achieve improvement in production efficiency and reduction in manufacturing cost. Furthermore, the structure of the multilayer wiring board can be simplified. The adhesive sheet that also functions as a cover lay for the flexible substrate is preferably located in the outermost layer of the laminated portion. If it does in this way, the surface conductor part which is most easily damaged in the laminated part can be protected.

なお、前記フレキシブル基板の第1ビア導体及び導体パターン、前記接着シートの第2ビア導体は、例えば導電性金属により形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。   The first via conductor and conductive pattern of the flexible substrate and the second via conductor of the adhesive sheet are formed of, for example, a conductive metal. Although it does not specifically limit as said conductive metal, For example, 1 type, or 2 or more types of metals selected from copper, gold | metal | money, silver, platinum, palladium, nickel, tin, lead, titanium, tungsten, molybdenum, tantalum, niobium etc. Can be mentioned. Examples of the conductive metal composed of two or more metals include solder that is an alloy of tin and lead. Lead-free solder (for example, Sn-Ag solder, Sn-Ag-Cu solder, Sn-Ag-Bi solder, Sn-Ag-Bi-Cu solder) as a conductive metal composed of two or more metals Of course, Sn—Zn solder, Sn—Zn—Bi solder, etc.) may be used.

前記リジッド基体は、フレキシブル性を有しておらず、フレキシブル基板及び接着シートよりも機械的強度が高い材料を主体とする部材である。このため、リジッド基体のヤング率は、例えば0.1GPa以上に設定されることが好ましく、1GPa以上500GPa以下に設定されることがより好ましい。また、リジッド基体の平面方向における熱膨張係数は、積層部の平面方向における熱膨張係数よりも低く設定されることが好ましく、例えば5ppm/℃以上13ppm/℃以下に設定されることが好ましい。熱膨張係数が13ppm/℃以下であれば、リジッド基体が熱により塑性変形しにくくなり、積層部が撓みにくくなるため、素子搭載領域のコプラナリティを維持することができる。さらに、素子搭載領域に搭載されうる素子がシリコン(熱膨張係数が3ppm/℃前後)によって形成されている場合、リジッド基体の平面方向における熱膨張係数と素子の平面方向における熱膨張係数との差は、例えば3ppm/℃以上8ppm/℃以下に設定されることが好ましい。このようなリジッド基体としては、例えばガラスセラミック配線基板などが挙げられる。   The rigid base is a member mainly composed of a material that does not have flexibility and has higher mechanical strength than the flexible substrate and the adhesive sheet. For this reason, the Young's modulus of the rigid substrate is preferably set to 0.1 GPa or more, for example, and more preferably set to 1 GPa or more and 500 GPa or less. The thermal expansion coefficient in the planar direction of the rigid base is preferably set lower than the thermal expansion coefficient in the planar direction of the laminated portion, and is preferably set to, for example, 5 ppm / ° C. or more and 13 ppm / ° C. or less. If the thermal expansion coefficient is 13 ppm / ° C. or less, the rigid base is less likely to be plastically deformed by heat, and the laminated portion is less likely to be bent, so that the coplanarity of the element mounting region can be maintained. Further, when the element that can be mounted in the element mounting area is formed of silicon (thermal expansion coefficient is around 3 ppm / ° C.), the difference between the thermal expansion coefficient in the plane direction of the rigid substrate and the thermal expansion coefficient in the plane direction of the element. Is preferably set to 3 ppm / ° C. or more and 8 ppm / ° C. or less, for example. An example of such a rigid substrate is a glass ceramic wiring board.

リジッド基体の形成材料は、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記リジッド基体としては、金属、樹脂、セラミックなどを主体とする略平板状の部材などが挙げられる。   The material for forming the rigid substrate can be appropriately selected in consideration of cost, workability, insulation, mechanical strength, and the like. Examples of the rigid base include substantially flat members mainly made of metal, resin, ceramic, and the like.

また、前記リジッド基体は、能動素子(例えば、素子搭載領域に搭載される素子)の動作性向上に関与する受動部品などであってもよく、例えば素子に供給すべき電源を安定化させるための受動部品であることが好ましい。この種の受動部品の具体例としては、ダイオード、抵抗、インダクタ、キャパシタ、コイルなどを挙げることができる。なお、これらの受動部品は、略平板状をなし、フレキシブル基板及び接着シートよりも機械的強度が高い部品であることがよい。   The rigid base may be a passive component involved in improving the operability of an active element (for example, an element mounted in an element mounting area), for example, for stabilizing a power supply to be supplied to the element. It is preferably a passive component. Specific examples of this type of passive component include a diode, a resistor, an inductor, a capacitor, and a coil. Note that these passive components are preferably substantially flat and have higher mechanical strength than the flexible substrate and the adhesive sheet.

さらに、前記リジッド基体は、配線層が設けられ、能動素子の動作性向上に関与する受動部品を備える配線基板などであってもよい。このようにすれば、リジッド基体が配線層を有しない場合とは異なり、内部に回路を構成すること等が可能となり、多層配線基板の付加価値を高めることができるからである。配線基板としては、例えば、セラミック配線基板、樹脂配線基板、金属配線基板、Si配線基板などが挙げられる。特に、前記リジッド基体は、無機材料を主体とするセラミック配線基板であることが好ましい。セラミックは剛性に優れるため、積層部の機械的強度を高くすることができるからである。しかも、セラミック材料は一般的に金属や樹脂に比べて熱膨張係数が低いため、リジッド基体の材料として好適だからである。前記セラミック配線基板の具体例としては、例えば、アルミナ配線基板、窒化アルミニウム配線基板、ベリリア配線基板、ガラスセラミック配線基板、結晶化ガラス等の低温焼成材料からなる配線基板などがあるが、これらに限ることはない。   Furthermore, the rigid substrate may be a wiring board provided with a passive component that is provided with a wiring layer and is involved in improving the operability of the active element. This is because, unlike the case where the rigid base does not have a wiring layer, it is possible to configure a circuit therein, and the added value of the multilayer wiring board can be increased. Examples of the wiring board include a ceramic wiring board, a resin wiring board, a metal wiring board, and a Si wiring board. In particular, the rigid substrate is preferably a ceramic wiring substrate mainly composed of an inorganic material. This is because ceramic is excellent in rigidity, so that the mechanical strength of the laminated portion can be increased. Moreover, since ceramic materials generally have a lower coefficient of thermal expansion than metals and resins, they are suitable as materials for rigid substrates. Specific examples of the ceramic wiring board include, but are not limited to, an alumina wiring board, an aluminum nitride wiring board, a beryllia wiring board, a glass ceramic wiring board, and a wiring board made of a low-temperature fired material such as crystallized glass. There is nothing.

また、前記積層部内にリジッド基体を埋設する態様としては、例えばリジッド基体全体を埋設(つまり内蔵)することが考えられる。このように構成した場合、積層部によってリジッド基体を確実に保護することができる。これとは別の方法としては、リジッド基体の一部分のみが露出した状態でリジッド基体を埋設することが考えられる。このように構成した場合、リジッド基体から発生した熱を積層部の外部に放散しやすくなる。   Further, as an aspect of embedding the rigid base in the laminated portion, for example, it is conceivable to embed (that is, incorporate) the entire rigid base. When comprised in this way, a rigid base | substrate can be reliably protected by a laminated part. As another method, it is conceivable to embed the rigid substrate with only a part of the rigid substrate exposed. When configured in this manner, it becomes easy to dissipate the heat generated from the rigid base to the outside of the laminated portion.

なお、リジッド基体において前記第1主面側に位置する基体第1主面の面積は、前記素子搭載領域の面積と同一、または、素子搭載領域の面積よりもやや大きいことが好ましい。仮に、基体第1主面の面積が素子搭載領域の面積よりも小さいと、積層部における素子搭載領域の部分を確実に補強しにくい。一方、基体第1主面の面積が素子搭載領域の面積に比べて大きすぎる(例えば10倍以上)と、積層部に占めるリジッド基体の体積比が大きくなりすぎるため、積層部内に多くの回路を構成しにくくなる。また、リジッド基体の埋設によって積層部全体が補強されるため、積層部のフレキシブル性が失われやすくなる。   In addition, it is preferable that the area of the first substrate main surface located on the first main surface side in the rigid substrate is the same as or slightly larger than the area of the element mounting region. If the area of the first main surface of the substrate is smaller than the area of the element mounting area, it is difficult to reliably reinforce the element mounting area in the stacked portion. On the other hand, if the area of the first main surface of the substrate is too large (for example, 10 times or more) compared to the area of the element mounting region, the volume ratio of the rigid substrate in the stacked portion becomes too large. It becomes difficult to compose. Further, since the entire laminated portion is reinforced by embedding the rigid base, the flexibility of the laminated portion is easily lost.

また、リジッド基体の厚さは、積層部の厚さにもよるが、50μm以上200μm以下に設定されることが好ましい。このようにすれば、リジッド基体の高い機械的強度を確保することができるとともに、積層部の厚み方向(Z方向)への大型化を防止することができる。   The thickness of the rigid substrate is preferably set to 50 μm or more and 200 μm or less, although it depends on the thickness of the laminated portion. If it does in this way, while being able to ensure the high mechanical strength of a rigid base, the enlargement to the thickness direction (Z direction) of a lamination part can be prevented.

なお、素子搭載領域は、前記第1主面及び前記第2主面の少なくとも一方において自由に設定されることが可能であるが、前記リジッド基体の埋設部分に対応した領域に設定されることが好ましい。このようにすれば、素子搭載領域に搭載可能な素子がリジッド基体によってより直接的に支持されるため、素子がより確実に固定され接続信頼性がより高くなる。なお、このような素子搭載領域は、第1主面及び第2主面の少なくとも一方において1つのみ設定されていてもよいが、複数設定されていてもよい。   The element mounting region can be freely set on at least one of the first main surface and the second main surface, but can be set to a region corresponding to the embedded portion of the rigid base. preferable. In this way, since the elements that can be mounted in the element mounting area are supported more directly by the rigid base, the elements are more reliably fixed and the connection reliability is higher. Note that only one element mounting region may be set in at least one of the first main surface and the second main surface, but a plurality of device mounting regions may be set.

また、前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面のうちの少なくとも一方に複数の外部端子を有することが好ましい。このようにすれば、リジッド基体の内部に複雑な回路を構成することが可能となるため、付加価値を高めることができる。また、前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面の両方にそれぞれ複数の外部端子を有することが好ましい。このようにすれば、基体第1主面及び基体第2主面のいずれか一方に複数の外部端子を有する場合に比べ、配線の自由度が大きくなる。   The rigid base includes a base first main surface located on the first main surface side and a base second main surface located on the second main surface side, and the base first main surface and the base first It is preferable to have a plurality of external terminals on at least one of the two main surfaces. In this way, it is possible to configure a complicated circuit inside the rigid base, so that added value can be increased. The rigid base includes a base first main surface located on the first main surface side and a base second main surface located on the second main surface side, and the base first main surface and the base first It is preferable to have a plurality of external terminals on each of the two main surfaces. In this way, the degree of freedom of wiring is increased as compared with the case where a plurality of external terminals are provided on either the first main surface of the base or the second main surface of the base.

また、前記基体第1主面にある前記複数の外部端子は、前記第1ビア導体及び前記第2ビア導体のうちの少なくとも一方を介して、前記複数の端子接続部に電気的に接続されていることが好ましい。このようにすれば、リジッド基体と素子搭載領域とを繋ぐ配線長が短縮されるため、リジッド基体−素子搭載領域間での信号の高速化を図ることができる。さらに、リジッド基体がキャパシタである場合、キャパシタ−素子搭載領域間の低インダクタンス化による電源の安定化を図ることができる。   The plurality of external terminals on the first main surface of the base are electrically connected to the plurality of terminal connection portions via at least one of the first via conductor and the second via conductor. Preferably it is. In this way, the length of the wiring connecting the rigid base and the element mounting area is shortened, so that the signal speed between the rigid base and the element mounting area can be increased. Further, when the rigid base is a capacitor, the power supply can be stabilized by reducing the inductance between the capacitor and the element mounting region.

また、上記課題を解決するためのさらに別の手段(手段3)としては、上記手段1,2の多層配線基板と、前記多層配線基板の一部に接合された機能モジュールとを備えたことを特徴とする多層配線基板構造体がある。   Further, as another means (means 3) for solving the above problems, the multilayer wiring board of means 1 and 2 and a functional module bonded to a part of the multilayer wiring board are provided. There is a multilayer wiring board structure characterized.

従って、上記手段3の多層配線基板構造体によれば、素子搭載領域が積層部の外面に設定されているため、素子を搭載した場合であってもその熱が積層部の外部に放散されやすい。このため、熱の影響による積層部の塑性変形が防止される。よって、寸法安定性の高い多層配線基板を得ることができる。また、機械的強度が高いリジッド基体の埋設により、部分的に積層部が補強されて撓みにくくなるため、素子搭載領域のコプラナリティが高くなる。よって、端子接続部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Therefore, according to the multilayer wiring board structure of the above means 3, since the element mounting region is set on the outer surface of the laminated part, even when the element is mounted, the heat is easily dissipated outside the laminated part. . For this reason, plastic deformation of the laminated portion due to the influence of heat is prevented. Therefore, a multilayer wiring board with high dimensional stability can be obtained. In addition, since the rigid base having a high mechanical strength is embedded, the laminated portion is partially reinforced to make it difficult to bend, so that the coplanarity of the element mounting region is increased. Therefore, poor connection at the terminal connection portion is less likely to occur, and high connection reliability can be obtained.

また、本発明の多層配線基板構造体は、多層配線基板に加えて機能モジュールを有するため、機能モジュールを有しない場合に比べて、多機能化を図ることができる。ゆえに、1つのシステム化された多層配線基板構造体(いわゆるシステム・イン・パッケージ:SIP)を実現しやすくなり、付加価値も高くなる。   In addition, since the multilayer wiring board structure of the present invention has a functional module in addition to the multilayer wiring board, it can be multi-functional as compared with a case where no functional module is provided. Therefore, it becomes easy to realize a single systemized multilayer wiring board structure (so-called system-in-package: SIP), and the added value is also increased.

また、素子搭載領域に搭載される素子は積層部の外側に位置するため、素子から生じた熱が積層部の外部に放散されやすくなる。よって、熱の影響による素子の誤作動を防止できる。   In addition, since the element mounted in the element mounting region is located outside the stacked portion, heat generated from the element is easily dissipated outside the stacked portion. Therefore, malfunction of the element due to the influence of heat can be prevented.

素子搭載領域に搭載されるべき素子としては、キャパシタなどの受動素子や、半導体回路素子などの能動素子が挙げられる。半導体回路素子とは、半導体集積回路素子の他、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子等が挙げられる。半導体集積回路素子の例としては、シリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。また、MEMS素子とは、半導体IC製造プロセスを基盤としたマイクロマシニング技術により製造される微細回路素子をいい、通常シリコンを主体とするものである。さらに、MEMSとは、IC製造プロセスを基盤としたマイクロマシニング技術により製造されるマイクロサイズのセンサ、アクチュエータ及び制御回路を集積化した微細システムの総称である。なお、前記素子の大きさ及び形状は特に限定されないが、素子搭載領域の面積が、前記リジッド基体の基体第1主面及び基体第2主面の面積よりも小さく設定されることが好ましい。このようにすれば、積層部における素子搭載領域の部分がリジッド基体により確実に補強されるため、素子を確実に支持することができる。   Examples of elements to be mounted in the element mounting region include passive elements such as capacitors and active elements such as semiconductor circuit elements. Examples of the semiconductor circuit element include a semiconductor integrated circuit element, a MEMS (Micro Electro Mechanical Systems) element manufactured by a semiconductor manufacturing process, and the like. Examples of the semiconductor integrated circuit element include a semiconductor integrated circuit chip (IC chip) made of silicon. The MEMS element refers to a fine circuit element manufactured by a micromachining technique based on a semiconductor IC manufacturing process, and is usually composed mainly of silicon. Furthermore, MEMS is a general term for a micro system in which micro-sized sensors, actuators, and control circuits manufactured by a micromachining technology based on an IC manufacturing process are integrated. The size and shape of the element are not particularly limited, but the area of the element mounting region is preferably set smaller than the areas of the first main surface and the second main surface of the rigid substrate. In this way, the element mounting region in the stacked portion is reliably reinforced by the rigid base, so that the element can be reliably supported.

なお、前記リジッド基体の大きさは、リジッド基体を収容する収容空間よりも小さければ特に限定されないが、収容空間と略同じ大きさであることが好ましい。このようにすれば、リジッド基体が収容空間の内面に接触して支持されるため、リジッド基体の位置が固定され接続信頼性を維持しやすくなる。また、前記リジッド基体は、前記第1主面側に位置する基体第1主面を有し、基体第1主面は、前記接着シートに面接触することが好ましい。基体第1主面に複数の外部端子を有する場合、前記接着シートにおいて前記基体第1主面に対向する部分には、前記複数の端子接続部が形成されていることが好ましい。同様に、前記リジッド基体は、前記第2主面側に位置する基体第2主面を有し、基体第2主面は、前記接着シートに面接触することが好ましい。基体第2主面に複数の外部端子を有する場合、前記接着シートにおいて前記基体第2主面に対向する部分には、前記複数の端子接続部が形成されていることが好ましい。このようにすれば、リジッド基体の基体第1主面及び基体第2主面が接着シートによって固定されるため、リジッド基体が端子接続部に対して安定的に接続される。よって、リジッド基体の接続信頼性を維持しやすくなる。さらに、複数の端子接続部が形成されている接着シートは、前記リジッド基体との接続と前記フレキシブル基板との接合とを同時に行うことが好ましい。このようにすれば、多層配線基板を構成する工数が少なくなり、生産効率の向上及び製造コストの低減が達成しやすくなる。また、前記リジッド基体は、基体第1主面及び基体第2主面に直交する側面を有し、その側面が前記収容空間の内面の一部を構成するフレキシブル基板及び接着シートに面接触することがより好ましい。このようにすれば、リジッド基体の側面がフレキシブル基板及び接着シートによって固定されるため、リジッド基体が端子接続部に対してより安定的に接続される。よって、リジッド基体の接続信頼性をよりいっそう維持しやすくなる。なお、リジッド基体は、収容空間内に1つのみ収容されていてもよいし、収容空間内に2つ以上収容されていてもよい。   The size of the rigid base is not particularly limited as long as it is smaller than the housing space for housing the rigid base, but is preferably substantially the same size as the housing space. In this way, since the rigid base is supported in contact with the inner surface of the housing space, the position of the rigid base is fixed and the connection reliability is easily maintained. Moreover, it is preferable that the said rigid base | substrate has a base | substrate 1st main surface located in the said 1st main surface side, and a base | substrate 1st main surface is surface-contacted to the said adhesive sheet. In the case where a plurality of external terminals are provided on the first main surface of the base, it is preferable that the plurality of terminal connection portions are formed in a portion of the adhesive sheet that faces the first main surface of the base. Similarly, it is preferable that the rigid substrate has a second substrate main surface located on the second main surface side, and the second substrate main surface is in surface contact with the adhesive sheet. In the case where a plurality of external terminals are provided on the second main surface of the base, it is preferable that the plurality of terminal connection portions are formed on a portion of the adhesive sheet that faces the second main surface of the base. According to this configuration, since the base first main surface and the base second main surface of the rigid base are fixed by the adhesive sheet, the rigid base is stably connected to the terminal connection portion. Therefore, it becomes easy to maintain the connection reliability of the rigid base. Furthermore, it is preferable that the adhesive sheet on which a plurality of terminal connection portions are formed simultaneously perform connection with the rigid base and bonding with the flexible substrate. In this way, the number of steps for configuring the multilayer wiring board is reduced, and it becomes easy to achieve improvement in production efficiency and reduction in manufacturing cost. The rigid substrate has side surfaces orthogonal to the first substrate main surface and the second substrate main surface, and the side surfaces are in surface contact with a flexible substrate and an adhesive sheet constituting a part of the inner surface of the housing space. Is more preferable. According to this configuration, the side surface of the rigid base is fixed by the flexible substrate and the adhesive sheet, so that the rigid base is more stably connected to the terminal connection portion. Therefore, it becomes easier to maintain the connection reliability of the rigid base. Note that only one rigid base may be accommodated in the accommodating space, or two or more rigid bases may be accommodated in the accommodating space.

なお、前記機能モジュールの接合箇所としては、前記フレキシブル基板上または前記接着シート上などが挙げられる。機能モジュールは、複数種類の電子部品を含んで構成された回路を有するモジュール配線基板であってもよく、MEMS等の機能部材を含むことも可能である。このようにすれば、配線層を有しない単なる基板である場合に比べて、内部に回路を構成すること等が可能となり、付加価値を高めることができる。機能モジュールの具体例としては、無線通信機能を有するRFモジュールや、電源電圧を制御する機能などを有する電源モジュールなどを挙げることができる。機能モジュールを構成する電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイル、MEMS素子などがある。これらの電子部品は基本的に能動部品であっても受動部品であってもよく、モジュールが実現すべき機能の内容に応じて適宜選択される。   In addition, as a joining location of the said functional module, on the said flexible substrate or the said adhesive sheet etc. are mentioned. The functional module may be a module wiring board having a circuit including a plurality of types of electronic components, and may include a functional member such as a MEMS. In this way, compared to a simple substrate having no wiring layer, it is possible to configure a circuit therein and increase the added value. Specific examples of the functional module include an RF module having a wireless communication function, a power supply module having a function of controlling a power supply voltage, and the like. Specific examples of the electronic components constituting the functional module include a chip transistor, a chip diode, a chip resistor, a chip capacitor, a chip coil, and a MEMS element. These electronic components may basically be active components or passive components, and are appropriately selected according to the contents of functions to be realized by the module.

手段1に記載の多層配線基板を比較的簡単にかつ確実に製造するための好ましい方法(手段4)としては、前記フレキシブル基板と前記接着シートと前記リジッド基体とを個別に作製する個別作製工程と、前記フレキシブル基板と前記接着シートとを積層して接合することにより積層部を形成するとともに、その際に前記第2ビア導体を前記第1ビア導体及び前記導体パターンのうちの少なくともいずれか一方に電気的に接続し、かつ、前記積層部内に前記リジッド基体を埋設する接合工程とを含むことを特徴とする多層配線基板の製造方法がある。   As a preferable method (means 4) for producing the multilayer wiring board according to means 1 relatively easily and surely, an individual production step of individually producing the flexible substrate, the adhesive sheet, and the rigid substrate, And forming the laminated portion by laminating and bonding the flexible substrate and the adhesive sheet, and at that time, the second via conductor is formed on at least one of the first via conductor and the conductor pattern. There is a manufacturing method of a multilayer wiring board characterized by including a joining step of electrically connecting and embedding the rigid base in the laminated portion.

従って、上記手段4によれば、積層部を形成する前に、個別作製工程にてフレキシブル基板と接着シートとリジッド基体とを個別に作製するため、これらの電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格したフレキシブル基板、接着シート及びリジッド基体のみを接合して積層部を形成することができる。従って、多層配線基板が不良品となる確率が低くなり、歩留まりの向上につながる。   Therefore, according to the means 4, the flexible substrate, the adhesive sheet, and the rigid base are individually manufactured in the individual manufacturing process before the stacked portion is formed, so that these electrical inspections can be performed individually. Therefore, since a defective product can be found and removed in advance before bonding, only the flexible substrate, the adhesive sheet, and the rigid substrate that have passed the electrical inspection can be bonded to form a laminated portion. Therefore, the probability that the multilayer wiring board becomes a defective product is reduced, leading to an improvement in yield.

また、素子搭載領域が積層部の外面に設定されているため、素子を搭載した場合であってもその熱が積層部の外部に放散されやすい。このため、熱の影響による積層部の塑性変形が防止される。よって、寸法安定性の高い多層配線基板を得ることができる。また、機械的強度が高いリジッド基体の埋設により、部分的に積層部が補強されて撓みにくくなるため、素子搭載領域内のコプラナリティが高くなる。よって、端子接続部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Further, since the element mounting area is set on the outer surface of the laminated portion, even when the element is mounted, the heat is easily dissipated to the outside of the laminated portion. For this reason, plastic deformation of the laminated portion due to the influence of heat is prevented. Therefore, a multilayer wiring board with high dimensional stability can be obtained. In addition, since the rigid base having a high mechanical strength is embedded, the laminated portion is partially reinforced to make it difficult to bend, so that the coplanarity in the element mounting region is increased. Therefore, poor connection at the terminal connection portion is less likely to occur, and high connection reliability can be obtained.

また、接合工程を実施する際に、フレキシブル基板と接着シートとが接合され、それと同時にリジッド基体が埋設されるため、効率良く多層配線基板を製造することができる。   Further, when performing the joining step, the flexible substrate and the adhesive sheet are joined, and at the same time, the rigid base is embedded, so that the multilayer wiring board can be efficiently manufactured.

また、手段2に記載の多層配線基板を比較的簡単にかつ確実に製造するための好ましい方法(手段5)としては、前記複数の接着シートと前記リジッド基体とを個別に作製する個別作製工程と、前記複数の接着シートを積層して接合することにより積層部を形成するとともに、その際に前記ビア導体同士を電気的に接続し、かつ、前記積層部内に前記リジッド基体を埋設する接合工程とを含むことを特徴とする多層配線基板の製造方法がある。   Further, as a preferable method (means 5) for producing the multilayer wiring board described in the means 2 relatively easily and surely, an individual production process for individually producing the plurality of adhesive sheets and the rigid substrate, A bonding step of forming a laminated portion by laminating and bonding the plurality of adhesive sheets, electrically connecting the via conductors at that time, and embedding the rigid base in the laminated portion; There is a manufacturing method of a multilayer wiring board characterized by including:

従って、上記手段5によれば、積層部を形成する前に、個別作製工程にて接着シートとリジッド基体とを個別に作製するため、両者の電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格した接着シート及びリジッド基体のみを接合して積層部を形成することができる。従って、多層配線基板構造体が不良品となる確率が低くなり、歩留まりの向上につながる。   Therefore, according to the above means 5, since the adhesive sheet and the rigid base are individually manufactured in the individual manufacturing process before the stacked portion is formed, both electrical inspections can be performed individually. Therefore, since a defective product can be found and removed in advance before joining, only the adhesive sheet and the rigid substrate that have passed the electrical inspection can be joined to form a laminated portion. Therefore, the probability that the multilayer wiring board structure becomes a defective product is reduced, leading to an improvement in yield.

また、素子搭載領域が積層部の外面に設定されているため、素子を搭載した場合であってもその熱が積層部の外部に放散されやすい。このため、熱の影響による積層部の塑性変形が防止される。よって、寸法安定性の高い多層配線基板を得ることができる。また、機械的強度が高いリジッド基体の埋設により、部分的に積層部が補強されて撓みにくくなるため、素子搭載領域内のコプラナリティが高くなる。よって、端子接続部での接続不良が生じにくくなり、高い接続信頼性を得ることができる。   Further, since the element mounting area is set on the outer surface of the laminated portion, even when the element is mounted, the heat is easily dissipated to the outside of the laminated portion. For this reason, plastic deformation of the laminated portion due to the influence of heat is prevented. Therefore, a multilayer wiring board with high dimensional stability can be obtained. In addition, since the rigid base having a high mechanical strength is embedded, the laminated portion is partially reinforced to make it difficult to bend, so that the coplanarity in the element mounting region is increased. Therefore, poor connection at the terminal connection portion is less likely to occur, and high connection reliability can be obtained.

また、接合工程を実施する際に、複数の接着シートが接合され、それと同時にリジッド基体が埋設されるため、効率良く多層配線基板を製造することができる。   Further, when the bonding step is performed, a plurality of adhesive sheets are bonded, and at the same time, the rigid base is embedded, so that a multilayer wiring board can be manufactured efficiently.

以下、手段4に記載の多層配線基板の製造方法について説明する。   Hereinafter, a method for manufacturing the multilayer wiring board described in Means 4 will be described.

まず、個別作製工程を実施して、フレキシブル基板と接着シートとリジッド基体とを個別に作製する。   First, an individual production process is performed to individually produce a flexible substrate, an adhesive sheet, and a rigid base.

個別作製工程におけるフレキシブル基板の作製は、基本的には従来周知の手法に従って行われる。具体的にいうと、例えば、片面または両面に銅箔を有する銅張積層板を基材とし、その両面を貫通するビア孔を形成する。さらに、各ビア孔内に導電性金属ペーストの充填または銅めっき等の手法により第1ビア導体を形成した後、表面の銅箔をエッチングして導体パターンをパターニングする。   Fabrication of the flexible substrate in the individual fabrication process is basically performed according to a conventionally known method. Specifically, for example, a copper-clad laminate having a copper foil on one side or both sides is used as a base material, and via holes penetrating both sides are formed. Further, after forming a first via conductor by filling the via hole with a conductive metal paste or copper plating, the surface copper foil is etched to pattern the conductor pattern.

個別作製工程における接着シートの作製は、以下のように実施する。例えば、接着シートとなる接着シート用基材における所定位置に、接着シート用基材を連通するビア孔を形成する(ビア孔形成工程)。さらに、各ビア孔内に、導電性金属からなるペーストを充填して第2ビア導体を形成する(第2ビア導体形成工程)。そして、ペーストを加熱して溶剤等を蒸発させ、固形化させることにより、接着シートが完成する。なお、導電性金属からなるペーストの充填に代えて、例えばめっき等により第2ビア導体を形成してもよい。また、導体金属柱をビア孔内に埋め込んでもよい。   The production of the adhesive sheet in the individual production process is performed as follows. For example, a via hole communicating with the adhesive sheet base material is formed at a predetermined position on the adhesive sheet base material to be an adhesive sheet (via hole forming step). Furthermore, a second via conductor is formed by filling each via hole with a paste made of a conductive metal (second via conductor forming step). And an adhesive sheet is completed by heating a paste, evaporating a solvent etc. and solidifying. Note that the second via conductor may be formed by plating, for example, instead of filling the paste made of a conductive metal. In addition, a conductive metal column may be embedded in the via hole.

また、前記リジッド基体が、例えば、誘電体層と電極層とを有するセラミック製のキャパシタである場合、個別作製工程におけるリジッド基体の作製も、基本的には従来周知の手法に従って行われる。例えば、誘電体グリーンシートを焼結させてセラミック誘電体層を形成し、その誘電体層上に金属材料を付着させて電極を形成する。また、誘電体グリーンシートに金属ペーストの塗布または金属シートの積層を行い、同時に焼結させる。   Further, when the rigid base is, for example, a ceramic capacitor having a dielectric layer and an electrode layer, the manufacture of the rigid base in the individual manufacturing process is basically performed according to a conventionally known method. For example, a dielectric green sheet is sintered to form a ceramic dielectric layer, and a metal material is deposited on the dielectric layer to form an electrode. In addition, a metal paste is applied to the dielectric green sheet or a metal sheet is laminated and sintered simultaneously.

次に、接合工程を実施する。接合工程では、フレキシブル基板及び接着シートを積層配置するとともに、リジッド基体を配置し、この状態で例えば加熱を行いながら積層方向に押圧力を加える。その結果、フレキシブル基板と接着シートとが接合されるとともに、その際に、接着シートの第2ビア導体がフレキシブル基板の第1ビア導体及び導体パターンのうちの少なくともいずれか一方に電気的に接続される。なお、このときの加熱温度は、フレキシブル基板の材料の種類、使用する接着シートの種類、接着シートの硬化度などに応じて適宜設定される。また、加熱温度は、接合工程後に用いられるはんだの融点よりも高く設定されることがよい。さらに、フレキシブル基板及び接着シートのはんだ耐熱性も、上記はんだの融点よりも高い温度に設定されることがよい。このようにすれば、接合工程後にはんだを用いる際に、フレキシブル基板や接着シートの変形を防止できる。   Next, a joining process is performed. In the joining step, a flexible substrate and an adhesive sheet are laminated and a rigid substrate is placed, and in this state, for example, a pressing force is applied in the lamination direction while heating. As a result, the flexible substrate and the adhesive sheet are joined, and at this time, the second via conductor of the adhesive sheet is electrically connected to at least one of the first via conductor and the conductor pattern of the flexible substrate. The In addition, the heating temperature at this time is suitably set according to the kind of material of the flexible substrate, the kind of the adhesive sheet to be used, the degree of curing of the adhesive sheet, and the like. Further, the heating temperature is preferably set higher than the melting point of the solder used after the joining step. Furthermore, the solder heat resistance of the flexible substrate and the adhesive sheet is preferably set to a temperature higher than the melting point of the solder. If it does in this way, when using solder after a joining process, deformation of a flexible substrate or an adhesive sheet can be prevented.

その結果、フレキシブル基板及び接着シートからなる積層部が形成されると同時に、積層部にリジッド基体が埋設される。なお、素子搭載領域内に形成された複数の端子接続部に素子の有する複数の端子を接続する作業は、接合工程を実施すると同時に行ってもよいし、接合工程の実施後に行ってもよいが、接合工程を実施すると同時に行うことが好ましい。このようにすれば、工数が少なくなるため、製造コストの低減を達成することができる。   As a result, a laminated portion composed of the flexible substrate and the adhesive sheet is formed, and at the same time, a rigid base is embedded in the laminated portion. The operation of connecting the plurality of terminals of the element to the plurality of terminal connection portions formed in the element mounting region may be performed simultaneously with the bonding process or after the bonding process. It is preferable to perform the bonding process at the same time. In this way, since the number of steps is reduced, the manufacturing cost can be reduced.

以下、本発明を具体化した一実施形態を図1〜図13に基づき詳細に説明する。図1は、積層部12を備える多層配線基板11などからなる本実施形態の多層配線基板構造体10を示す概略断面図である。図2は、多層配線基板11の構成を示す分解断面図である。図3は、積層部12のセラミックキャパシタ131(リジッド基体、受動部品)付近を示す拡大断面図である。図4,図5は、セラミックキャパシタ131の内層における接続を説明するための概略説明図である。図6は、フレキシブル配線基板(フレキシブル基板)51a及び基板本体95などからなる構造体の構成を示す分解断面図である。図7は、接着性有機材料シート60を示す概略断面図である。図8,図9は、接着シート61bを作製するときの状態を示す概略断面図である。図10,図11は、接着シート61cを作製するときの状態を示す概略断面図である。図12は、フレキシブル配線基板51a,51b及び接着シート61a〜61dを接合して積層部12を形成するときの様子を示す概略断面図である。図13は、フレキシブル配線基板51a,51b及び基板本体95を互いに接合するときの様子を示す概略断面図である。   DESCRIPTION OF EMBODIMENTS Hereinafter, an embodiment embodying the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing a multilayer wiring board structure 10 of the present embodiment including a multilayer wiring board 11 having a laminated portion 12 and the like. FIG. 2 is an exploded cross-sectional view showing the configuration of the multilayer wiring board 11. FIG. 3 is an enlarged cross-sectional view showing the vicinity of the ceramic capacitor 131 (rigid substrate, passive component) of the multilayer portion 12. 4 and 5 are schematic explanatory views for explaining connections in the inner layer of the ceramic capacitor 131. FIG. FIG. 6 is an exploded cross-sectional view illustrating a configuration of a structure including a flexible wiring board (flexible board) 51a, a board body 95, and the like. FIG. 7 is a schematic cross-sectional view showing the adhesive organic material sheet 60. 8 and 9 are schematic cross-sectional views showing a state when the adhesive sheet 61b is produced. 10 and 11 are schematic cross-sectional views showing a state when the adhesive sheet 61c is produced. FIG. 12 is a schematic cross-sectional view showing a state where the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d are joined to form the laminated portion 12. FIG. 13 is a schematic cross-sectional view showing a state when the flexible wiring boards 51a and 51b and the board body 95 are joined to each other.

図1,図2に示されるように、本実施形態の多層配線基板構造体10は、積層部12を備える多層配線基板11を有している。積層部12は、上面13(第1主面)及び下面14(第2主面)を有している。積層部12は、フレキシブル性を有しており、2枚のフレキシブル配線基板51a,51bと4枚の接着シート61a,61b,61c,61dとを積層した構造を有している。具体的に言うと、接着シート61a、フレキシブル配線基板51a、接着シート61b、フレキシブル配線基板51b、接着シート61cが順番に積層されている。そして、フレキシブル配線基板51a,51b及び接着シート61b,61cの右側部分が上側に180°屈曲され、その右側部分が接着シート61c上に積層されている。さらに、フレキシブル配線基板51aにおいて上側に屈曲された右側部分上に、接着シート61dが積層されている。   As shown in FIGS. 1 and 2, the multilayer wiring board structure 10 of the present embodiment has a multilayer wiring board 11 including a laminated portion 12. The stacked portion 12 has an upper surface 13 (first main surface) and a lower surface 14 (second main surface). The laminated portion 12 has flexibility, and has a structure in which two flexible wiring boards 51a and 51b and four adhesive sheets 61a, 61b, 61c, and 61d are laminated. Specifically, the adhesive sheet 61a, the flexible wiring board 51a, the adhesive sheet 61b, the flexible wiring board 51b, and the adhesive sheet 61c are laminated in order. The right side portions of the flexible wiring boards 51a and 51b and the adhesive sheets 61b and 61c are bent upward by 180 °, and the right side portions thereof are stacked on the adhesive sheet 61c. Further, an adhesive sheet 61d is laminated on the right side portion bent upward in the flexible wiring board 51a.

フレキシブル配線基板51a,51bは、耐熱性の非熱可塑性樹脂(本実施形態では非熱可塑性のポリイミド)からなる絶縁基材を主体として形成されている。なお、フレキシブル配線基板51a,51bのガラス転移温度(Tg)は、270℃であって、積層部12を形成する際の加熱温度よりも高くなっている。また、耐熱性(長期耐熱性)は300℃,30分であって、はんだ耐熱性は300℃,180秒である。   The flexible wiring boards 51a and 51b are mainly formed of an insulating base material made of a heat-resistant non-thermoplastic resin (non-thermoplastic polyimide in this embodiment). In addition, the glass transition temperature (Tg) of flexible wiring board 51a, 51b is 270 degreeC, Comprising: It is higher than the heating temperature at the time of forming the laminated part 12. FIG. The heat resistance (long-term heat resistance) is 300 ° C. for 30 minutes, and the solder heat resistance is 300 ° C. for 180 seconds.

また、フレキシブル配線基板51a,51bは、基板第1主面52及び基板第2主面53を有している。基板第1主面52には、基板平面方向に延びる第1主面側配線層54(導体パターン)が形成され、基板第2主面53には、同じく基板平面方向に延びる第2主面側配線層55(導体パターン)が形成されている。また、フレキシブル配線基板51a,51bには、基板第1主面52及び基板第2主面53を貫通する複数の第1ビア導体57が設けられている。各第1ビア導体57の第1端面は第1主面側配線層54に電気的に接続され、各第1ビア導体57の第2端面は第2主面側配線層55に電気的に接続されている。これにより、第1主面側配線層54及び第2主面側配線層55は第1ビア導体57と導通するようになっている。なお、積層部12の内層側に位置するフレキシブル配線基板51bは、収容空間130の上面を構成するとともに、収容空間130の側面の一部を構成している。積層部12の外層側に位置するフレキシブル配線基板51aは、収容空間130の下面を構成している。   Further, the flexible wiring boards 51 a and 51 b have a substrate first main surface 52 and a substrate second main surface 53. A first main surface side wiring layer 54 (conductor pattern) extending in the substrate plane direction is formed on the substrate first main surface 52, and a second main surface side that also extends in the substrate plane direction is formed on the substrate second main surface 53. A wiring layer 55 (conductor pattern) is formed. The flexible wiring boards 51 a and 51 b are provided with a plurality of first via conductors 57 that penetrate the substrate first main surface 52 and the substrate second main surface 53. The first end surface of each first via conductor 57 is electrically connected to the first main surface side wiring layer 54, and the second end surface of each first via conductor 57 is electrically connected to the second main surface side wiring layer 55. Has been. Accordingly, the first main surface side wiring layer 54 and the second main surface side wiring layer 55 are electrically connected to the first via conductor 57. Note that the flexible wiring board 51 b located on the inner layer side of the stacked portion 12 constitutes the upper surface of the accommodation space 130 and constitutes part of the side surface of the accommodation space 130. The flexible wiring board 51 a located on the outer layer side of the stacked unit 12 constitutes the lower surface of the accommodation space 130.

図1,図2に示されるように、積層部12の最上層に位置する前記接着シート61dは、積層部12の最上層に位置するフレキシブル配線基板51aの基板第1主面52側を覆っている。また、積層部12の最下層に位置する接着シート61aは、積層部12の最下層に位置するフレキシブル配線基板51aの基板第1主面52側を覆っている。よって、最上層及び最下層に位置する接着シート61a,61dは、第1主面側配線層54を埃や水分から保護している。このため、積層部12の最上層及び最下層に位置する接着シート61a,61dは、フレキシブル配線基板51aのカバーレイとしても機能している。また、接着シート61a〜61dは、第1主面側配線層54の一部を露出させるためのビア孔66を有している。なお、積層部12の内層に位置する接着シート61cは、収容空間130の側面の一部を構成している。また、接着シート61bは、フレキシブル配線基板51a,51b同士を接着する機能を有しており、接着シート61cは、フレキシブル配線基板51b同士を接着する機能を有している。   As shown in FIGS. 1 and 2, the adhesive sheet 61 d located in the uppermost layer of the laminated portion 12 covers the substrate first main surface 52 side of the flexible wiring board 51 a located in the uppermost layer of the laminated portion 12. Yes. Further, the adhesive sheet 61 a located in the lowermost layer of the laminated portion 12 covers the substrate first main surface 52 side of the flexible wiring substrate 51 a located in the lowermost layer of the laminated portion 12. Therefore, the adhesive sheets 61a and 61d located in the uppermost layer and the lowermost layer protect the first main surface side wiring layer 54 from dust and moisture. For this reason, the adhesive sheets 61a and 61d located in the uppermost layer and the lowermost layer of the laminated portion 12 also function as a cover lay for the flexible wiring board 51a. Further, the adhesive sheets 61 a to 61 d have via holes 66 for exposing a part of the first main surface side wiring layer 54. Note that the adhesive sheet 61 c located in the inner layer of the stacked portion 12 constitutes a part of the side surface of the accommodation space 130. The adhesive sheet 61b has a function of bonding the flexible wiring boards 51a and 51b, and the adhesive sheet 61c has a function of bonding the flexible wiring boards 51b.

図1,図2に示されるように、接着シート61a〜61dは、耐熱性の熱可塑性樹脂からなる絶縁基材を主体として形成されている。本実施形態において、かかる絶縁基材は、熱可塑性ポリイミド(三井化学株式会社製 AURUM)によって形成されている。また、接着シート61a〜61dは、第1主面側配線層54や第2主面側配線層55よりも肉厚に形成されており、厚さ10〜30μm程度に設定されている。なお、接着シート61a〜61dのガラス転移温度(Tg)は250℃であり、フレキシブル配線基板51a,51bのガラス転移温度よりも低くなっている。接着シート61a〜61dを構成する接着シート本体63は、シート第1主面64及びシート第2主面65を有している。また、接着シート61a〜61dには、シート第1主面64及びシート第2主面65を連通する複数のビア孔66(図8参照)が格子状に形成されている。そして、かかるビア孔66内には、表面に銀をコートした銅粉を含む導電ペーストの充填により形成された第2ビア導体62(ビア導体)が設けられている。なお、本実施形態の接着シート61a〜61dは、シート平面方向に延びる導体パターンを有していない。   As shown in FIGS. 1 and 2, the adhesive sheets 61 a to 61 d are mainly formed of an insulating base material made of a heat-resistant thermoplastic resin. In this embodiment, the insulating base material is formed of thermoplastic polyimide (AURUM, manufactured by Mitsui Chemicals, Inc.). The adhesive sheets 61a to 61d are formed thicker than the first main surface side wiring layer 54 and the second main surface side wiring layer 55, and are set to a thickness of about 10 to 30 μm. In addition, the glass transition temperature (Tg) of adhesive sheet 61a-61d is 250 degreeC, and is lower than the glass transition temperature of flexible wiring board 51a, 51b. The adhesive sheet main body 63 constituting the adhesive sheets 61 a to 61 d has a sheet first main surface 64 and a sheet second main surface 65. The adhesive sheets 61a to 61d are formed with a plurality of via holes 66 (see FIG. 8) communicating with the sheet first main surface 64 and the sheet second main surface 65 in a lattice shape. The via hole 66 is provided with a second via conductor 62 (via conductor) formed by filling a conductive paste containing copper powder whose surface is coated with silver. In addition, the adhesive sheets 61a to 61d of the present embodiment do not have a conductor pattern extending in the sheet plane direction.

図1,図2に示されるように、接着シート61dにおいて、各第2ビア導体62の基端面は、積層部12の最上層に位置するフレキシブル配線基板51aの第1主面側配線層54に電気的に接続されている。積層部12の内層に位置する接着シート61cにおいて、各第2ビア導体62の先端面及び基端面は、フレキシブル配線基板51bの第2主面側配線層55に電気的に接続されている。積層部12の内層に位置する接着シート61bにおいて、各第2ビア導体62の先端面は、フレキシブル配線基板51aの第2主面側配線層55に電気的に接続されている。また、接着シート61bにおいて、各第2ビア導体62の基端面は、積層部12の内層に位置するフレキシブル配線基板51bの第1主面側配線層54に電気的に接続されている。積層部12の最下層に位置する接着シート61aにおいて、各第2ビア導体62の先端面は、フレキシブル配線基板51aの第1主面側配線層54に電気的に接続されている。また、接着シート61aにおいて、各第2ビア導体62の下端面には、マザーボード81の複数の端子82との電気的な接続を図るための複数のはんだバンプ49が格子状に配設されている。はんだバンプ49は、90Pb/10Snという組成の錫鉛はんだからなっている。   As shown in FIGS. 1 and 2, in the adhesive sheet 61 d, the base end surface of each second via conductor 62 is connected to the first main surface side wiring layer 54 of the flexible wiring substrate 51 a located in the uppermost layer of the laminated portion 12. Electrically connected. In the adhesive sheet 61c located in the inner layer of the laminated portion 12, the distal end surface and the proximal end surface of each second via conductor 62 are electrically connected to the second main surface side wiring layer 55 of the flexible wiring substrate 51b. In the adhesive sheet 61b located in the inner layer of the laminated portion 12, the front end surface of each second via conductor 62 is electrically connected to the second main surface side wiring layer 55 of the flexible wiring substrate 51a. Further, in the adhesive sheet 61 b, the base end surface of each second via conductor 62 is electrically connected to the first main surface side wiring layer 54 of the flexible wiring substrate 51 b located in the inner layer of the laminated portion 12. In the adhesive sheet 61a located in the lowermost layer of the laminated portion 12, the front end surface of each second via conductor 62 is electrically connected to the first main surface side wiring layer 54 of the flexible wiring substrate 51a. Further, in the adhesive sheet 61a, a plurality of solder bumps 49 for electrical connection with the plurality of terminals 82 of the mother board 81 are arranged in a lattice pattern on the lower end surface of each second via conductor 62. . The solder bump 49 is made of tin-lead solder having a composition of 90 Pb / 10 Sn.

そして、各はんだバンプ49により、図1に示される多層配線基板構造体10はマザーボード81上に実装される。なお、多層配線基板構造体10は、積層部12及びモジュール配線基板91(機能モジュール)からなるBGA(ボールグリッドアレイ)である。多層配線基板構造体10の形態は、BGAのみに限定されず、例えばLGA(ランドグリッドアレイ)やPGA(ピングリッドアレイ)等であってもよい。   The multilayer wiring board structure 10 shown in FIG. 1 is mounted on the mother board 81 by the solder bumps 49. The multilayer wiring board structure 10 is a BGA (ball grid array) composed of the laminated portion 12 and the module wiring board 91 (functional module). The form of the multilayer wiring board structure 10 is not limited to only BGA, but may be LGA (land grid array), PGA (pin grid array), or the like.

図1,図3に示されるように、積層部12にはセラミックキャパシタ131が埋設されている。セラミックキャパシタ131は、平面視で略矩形状の収容空間130内に配置されている。なお、本実施形態のセラミックキャパシタ131は、縦6.0mm×横6.0mm×厚さ0.5mmの矩形平板状であり、いわゆるビアアレイタイプの積層セラミックキャパシタである。セラミックキャパシタ131は、積層部12の上面13側に位置するキャパシタ上面23(基体第1主面)と、積層部12の下面14側に位置するキャパシタ下面24(基体第2主面)とを有する板状物である。キャパシタ上面23は、収容空間130の上面を構成するフレキシブル配線基板51bに面接触している。一方、キャパシタ下面24は、収容空間130の底面を構成する接着シート61bに面接触している。セラミックキャパシタ131は、多数のセラミック誘電体層136と多数の内部電極層141,142とを交互に積層した構造を有している。セラミック誘電体層136は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、内部電極層141,142間の誘電体(絶縁体)として機能する。セラミック誘電体層136の厚さは5μm程度に設定されている。セラミック誘電体層136の平面方向における熱膨張係数は8.3〜11.6ppm/℃であり、例えば、30〜300℃の熱膨張係数は10.2ppm/℃である。また、セラミック誘電体層136のヤング率は107.5GPaである。よって、本実施形態のセラミックキャパシタ131は、比較的高い剛性を有している。また、内部電極層141,142は、いずれもニッケルを主成分として形成された厚さ1.5μm〜1.8μm程度の層であって、セラミックキャパシタ131の内部において一層おきに配置されている。なお、本実施形態において、寸法、ヤング率、熱膨張係数が異なるセラミックキャパシタ131を使用してもよい。例えば、寸法が縦1.0cm×横1.0cm×厚さ0.5mm、セラミック誘電体層136の平面方向における熱膨張係数が9.2〜11.6ppm/℃、ヤング率が107.0GPaのセラミックキャパシタ131を使用してもよい。   As shown in FIGS. 1 and 3, a ceramic capacitor 131 is embedded in the multilayer portion 12. The ceramic capacitor 131 is disposed in the accommodating space 130 having a substantially rectangular shape in plan view. The ceramic capacitor 131 of the present embodiment is a so-called via array type multilayer ceramic capacitor having a rectangular flat plate shape of 6.0 mm long × 6.0 mm wide × 0.5 mm thick. The ceramic capacitor 131 has a capacitor upper surface 23 (base first main surface) located on the upper surface 13 side of the multilayer portion 12 and a capacitor lower surface 24 (base second main surface) located on the lower surface 14 side of the multilayer portion 12. It is a plate. The capacitor upper surface 23 is in surface contact with the flexible wiring board 51b that forms the upper surface of the accommodation space 130. On the other hand, the capacitor lower surface 24 is in surface contact with the adhesive sheet 61 b constituting the bottom surface of the accommodation space 130. The ceramic capacitor 131 has a structure in which a large number of ceramic dielectric layers 136 and a large number of internal electrode layers 141 and 142 are alternately stacked. The ceramic dielectric layer 136 is made of a sintered body of barium titanate, which is a kind of high dielectric constant ceramic, and functions as a dielectric (insulator) between the internal electrode layers 141 and 142. The thickness of the ceramic dielectric layer 136 is set to about 5 μm. The thermal expansion coefficient in the plane direction of the ceramic dielectric layer 136 is 8.3 to 11.6 ppm / ° C. For example, the thermal expansion coefficient at 30 to 300 ° C. is 10.2 ppm / ° C. The Young's modulus of the ceramic dielectric layer 136 is 107.5 GPa. Therefore, the ceramic capacitor 131 of this embodiment has relatively high rigidity. Each of the internal electrode layers 141 and 142 is a layer formed of nickel as a main component and having a thickness of about 1.5 μm to 1.8 μm, and is disposed every other layer inside the ceramic capacitor 131. In the present embodiment, ceramic capacitors 131 having different dimensions, Young's modulus, and thermal expansion coefficients may be used. For example, the dimensions are 1.0 cm length × 1.0 cm width × 0.5 mm thickness, the thermal expansion coefficient in the plane direction of the ceramic dielectric layer 136 is 9.2 to 11.6 ppm / ° C., and the Young's modulus is 107.0 GPa. A ceramic capacitor 131 may be used.

図1,図3に示されるように、セラミックキャパシタ131には、内径が約100μmのビア孔143が多数形成されている。各ビア孔143内には、キャパシタ上面23及びキャパシタ下面24間を貫通する196個のビア導体134,137が、ニッケルを主材料として形成されている。これらのビア導体134,137は、キャパシタ上面23及びキャパシタ下面24の全面にわたって格子状(アレイ状)に配置されている。隣接するビア導体134,137の中心間距離(ピッチ)は、約300μmに設定されている。なお、本実施形態において、ビア導体134,137間のピッチは、セラミックキャパシタ131の縦方向(図1では紙面厚さ方向)においても横方向(図1では左右方向)においても等しくなっている。各ビア導体134は、各内部電極層141を貫通しており、それら同士を互いに電気的に接続している。一方、図5等に示されるように、各ビア導体134は、各内部電極層142に設けられたクリアランスホール144を貫通することにより、各内部電極層142とは電気的に絶縁されている。各ビア導体137は、各内部電極層142を貫通しており、それら同士を互いに電気的に接続している。一方、図4等に示されるように、各ビア導体137は、内部電極層141に設けられたクリアランスホール145を貫通することにより、内部電極層141とは電気的に絶縁されている。   As shown in FIGS. 1 and 3, the ceramic capacitor 131 is formed with a large number of via holes 143 having an inner diameter of about 100 μm. In each via hole 143, 196 via conductors 134 and 137 penetrating between the capacitor upper surface 23 and the capacitor lower surface 24 are formed using nickel as a main material. These via conductors 134 and 137 are arranged in a lattice shape (array shape) over the entire upper surface 23 and lower surface 24 of the capacitor. The distance (pitch) between the centers of the adjacent via conductors 134 and 137 is set to about 300 μm. In this embodiment, the pitch between the via conductors 134 and 137 is equal both in the vertical direction (the thickness direction in FIG. 1) of the ceramic capacitor 131 and in the horizontal direction (the horizontal direction in FIG. 1). Each via conductor 134 passes through each internal electrode layer 141 and electrically connects them to each other. On the other hand, as shown in FIG. 5 and the like, each via conductor 134 is electrically insulated from each internal electrode layer 142 by passing through a clearance hole 144 provided in each internal electrode layer 142. Each via conductor 137 penetrates each internal electrode layer 142 and electrically connects them to each other. On the other hand, as shown in FIG. 4 and the like, each via conductor 137 is electrically insulated from the internal electrode layer 141 by passing through a clearance hole 145 provided in the internal electrode layer 141.

そして、マザーボード81側からフレキシブル配線基板51aの第2主面側配線層55、接着シート61bの第2ビア導体62などを介して通電を行う。なお、本実施形態では、ビア導体134,137の下端部分が、セラミックキャパシタ131の外部端子となっている。そして、内部電極層141−内部電極層142間に電圧を加えると、例えば内部電極層141にプラスの電荷が蓄積し、内部電極層142にマイナスの電荷が蓄積する。その結果、セラミックキャパシタ131がキャパシタとして機能する。本実施形態において、このセラミックキャパシタ131は、ノイズを除去してICチップ21に供給すべき電源を安定化させる機能を有しており、ICチップ21の動作性向上に関与している。   Then, energization is performed from the mother board 81 side through the second main surface side wiring layer 55 of the flexible wiring board 51a, the second via conductor 62 of the adhesive sheet 61b, and the like. In the present embodiment, the lower end portions of the via conductors 134 and 137 serve as external terminals of the ceramic capacitor 131. When a voltage is applied between the internal electrode layer 141 and the internal electrode layer 142, for example, positive charges are accumulated in the internal electrode layer 141, and negative charges are accumulated in the internal electrode layer 142. As a result, the ceramic capacitor 131 functions as a capacitor. In the present embodiment, the ceramic capacitor 131 has a function of removing noise and stabilizing the power to be supplied to the IC chip 21, and is involved in improving the operability of the IC chip 21.

図1,図2に示されるように、積層部12の上面13における所定領域(具体的にはセラミックキャパシタ131の真上の領域)には、第1主面側配線層54の一部である複数のフリップチップ接続パッドが配置された素子搭載領域50が設定されている。この素子搭載領域50内には、複数の端子接続部56が設定されている。なお、フレキシブル配線基板51aが有する第1主面側配線層54の一部と、接着シート61dが有する第2ビア導体62とが、複数の端子接続部56を兼ねている。各端子接続部56は、MPUとしての機能を有するICチップ21(能動素子)の面接続端子22と電気的に接続されている。本実施形態のICチップ21は、縦4.0mm×横4.0mm×厚さ0.7mmの矩形平板状であって、シリコンからなる。即ち、ICチップ21(素子搭載領域50)の面積は、セラミックキャパシタ131のキャパシタ上面23の面積よりもやや小さくなっている。かかるICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の面接続端子22が格子状に設けられている。   As shown in FIGS. 1 and 2, a predetermined region (specifically, a region directly above the ceramic capacitor 131) on the upper surface 13 of the multilayer portion 12 is a part of the first main surface side wiring layer 54. An element mounting region 50 in which a plurality of flip chip connection pads are arranged is set. In the element mounting region 50, a plurality of terminal connection portions 56 are set. A part of the first main surface side wiring layer 54 included in the flexible wiring substrate 51 a and the second via conductor 62 included in the adhesive sheet 61 d also serve as a plurality of terminal connection portions 56. Each terminal connection portion 56 is electrically connected to the surface connection terminal 22 of the IC chip 21 (active element) having a function as an MPU. The IC chip 21 of the present embodiment is a rectangular flat plate of 4.0 mm long × 4.0 mm wide × 0.7 mm thick, and is made of silicon. That is, the area of the IC chip 21 (element mounting region 50) is slightly smaller than the area of the capacitor upper surface 23 of the ceramic capacitor 131. Circuit elements (not shown) are formed on the lower surface layer of the IC chip 21. A plurality of surface connection terminals 22 are provided in a lattice pattern on the lower surface side of the IC chip 21.

図1,図6に示されるように、積層部12の最上層に位置するフレキシブル配線基板51aは、積層部12の平面方向に張り出した部分(張出部58)を有している。この張出部58の上面側には、前記モジュール配線基板91が接合されている。本実施形態において、モジュール配線基板91は、電源電圧を制御する機能を有する電源モジュールとして成立している。この電源モジュールは、複数種類の電子部品92を含んで構成された回路からなっている。詳述すると、モジュール配線基板91は、上面93及び下面94を有する基板本体95を有している。本実施形態においてこの基板本体95は、エポキシ樹脂からなる樹脂製基板である。基板本体95には、モジュール配線基板91の厚さ方向に延びる複数のビア孔(貫通孔)が格子状に形成されており、それらビア孔内に銅めっきからなる導体柱96が設けられている。上面93において各々の導体柱96の上端面がある位置には、上面側パッド97が配置されている。各上面側パッド97は、電子部品92側に設けられたバンプ状の面接続端子98に対して接続されている。なお、電子部品92は、チップトランジスタやチップ抵抗などの部品である。一方、下面94において各々の導体柱96の下端面がある位置には、下面側パッド99が配置されている。   As shown in FIGS. 1 and 6, the flexible wiring board 51 a located at the uppermost layer of the stacked unit 12 has a portion (projected portion 58) that projects in the planar direction of the stacked unit 12. The module wiring board 91 is bonded to the upper surface side of the projecting portion 58. In the present embodiment, the module wiring board 91 is established as a power supply module having a function of controlling the power supply voltage. This power supply module is composed of a circuit including a plurality of types of electronic components 92. More specifically, the module wiring board 91 has a board body 95 having an upper surface 93 and a lower surface 94. In the present embodiment, the substrate body 95 is a resin substrate made of an epoxy resin. A plurality of via holes (through holes) extending in the thickness direction of the module wiring substrate 91 are formed in the substrate body 95 in a lattice shape, and conductor columns 96 made of copper plating are provided in the via holes. . An upper surface side pad 97 is disposed at a position where the upper end surface of each conductor pillar 96 exists on the upper surface 93. Each upper surface side pad 97 is connected to a bump-shaped surface connection terminal 98 provided on the electronic component 92 side. The electronic component 92 is a component such as a chip transistor or a chip resistor. On the other hand, a lower surface side pad 99 is disposed at a position where the lower end surface of each conductor pillar 96 is present on the lower surface 94.

また、モジュール配線基板91は、前記接着シート61dを介して前記フレキシブル配線基板51aの基板第1主面52側に接合されている。なお、モジュール配線基板91は、前記接着シート61bを介してフレキシブル配線基板51aの基板第2主面53側に接合されていてもよい。図1に示されるように、各第2ビア導体62の先端面は基板本体95の下面側パッド99に電気的に接続され、各第2ビア導体62の基端面はフレキシブル配線基板51aの前記第1主面側配線層54に電気的に接続されている。   Further, the module wiring board 91 is joined to the substrate first main surface 52 side of the flexible wiring board 51a through the adhesive sheet 61d. The module wiring board 91 may be joined to the substrate second main surface 53 side of the flexible wiring board 51a via the adhesive sheet 61b. As shown in FIG. 1, the distal end surface of each second via conductor 62 is electrically connected to the lower surface side pad 99 of the substrate body 95, and the proximal end surface of each second via conductor 62 is the above-described second wiring conductor 51 a. The first main surface side wiring layer 54 is electrically connected.

その結果、上面側パッド97〜導体柱96〜下面側パッド99〜第2ビア導体62という経路(またはこれと逆の経路)を経て電流が流れるようになっている。従って、このような構造の多層配線基板構造体10では、基板本体95の導体柱96を介して、フレキシブル配線基板51a側と電子部品92側とが電気的に接続される。ゆえに、モジュール配線基板91を介して、フレキシブル配線基板51a−電子部品92間で信号の入出力が行われるようになっている。   As a result, a current flows through a path (or a path opposite thereto) of the upper surface side pad 97 to the conductor pillar 96 to the lower surface side pad 99 to the second via conductor 62. Therefore, in the multilayer wiring board structure 10 having such a structure, the flexible wiring board 51 a side and the electronic component 92 side are electrically connected via the conductor pillar 96 of the board body 95. Therefore, signal input / output is performed between the flexible wiring board 51 a and the electronic component 92 via the module wiring board 91.

従って、このような構造の多層配線基板構造体10では、素子搭載領域50にICチップ21を実装した場合に、ICチップ21の面接続端子22が、第1主面側配線層54(フリップチップ接続パッド)を介して、フレキシブル配線基板51aの第1ビア導体57に電気的に接続される。ゆえに、積層部12−ICチップ21間で信号の入出力が行われるとともに、ICチップ21をMPUとして動作させるための電源が供給されるようになっている。   Therefore, in the multilayer wiring board structure 10 having such a structure, when the IC chip 21 is mounted in the element mounting region 50, the surface connection terminals 22 of the IC chip 21 are connected to the first main surface side wiring layer 54 (flip chip). It is electrically connected to the first via conductor 57 of the flexible wiring board 51a via the connection pad). Therefore, signals are input / output between the stacked unit 12 and the IC chip 21 and power for operating the IC chip 21 as an MPU is supplied.

次に、上記の多層配線基板構造体10を製造する手順について説明する。   Next, a procedure for manufacturing the multilayer wiring board structure 10 will be described.

まず、個別作製工程を実施して、フレキシブル配線基板51a,51b、接着シート61a〜61d及びセラミックキャパシタ131を個別に作製する。個別作製工程におけるフレキシブル配線基板51a,51bの作製は、基本的には従来周知の手法によって行われる。即ち、銅張積層板に対してメカニカルドリル、YAGレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、銅張積層板を貫通するビア孔(図示略)を所定位置にあらかじめ形成しておく。また、銅張積層板の所定位置に、後に収容空間130となる貫通孔132(図2参照)をあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでビア孔内に第1ビア導体57を形成する。さらに、銅張積層板の両面のエッチングを行って第1主面側配線層54及び第2主面側配線層55を形成する。その結果、フレキシブル配線基板51a,51bを得る。   First, an individual manufacturing process is performed, and the flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d, and the ceramic capacitor 131 are individually manufactured. The flexible wiring boards 51a and 51b in the individual manufacturing process are basically manufactured by a conventionally known method. That is, a drilling process is performed on the copper-clad laminate using a mechanical drill, a YAG laser, or a carbon dioxide gas laser, and via holes (not shown) penetrating the copper-clad laminate are formed in advance at predetermined positions. Further, a through hole 132 (see FIG. 2) that will later become the accommodation space 130 is formed in advance at a predetermined position of the copper clad laminate. Then, the first via conductor 57 is formed in the via hole by performing electroless copper plating and electrolytic copper plating according to a conventionally known method. Further, the first main surface side wiring layer 54 and the second main surface side wiring layer 55 are formed by etching both surfaces of the copper clad laminate. As a result, flexible wiring boards 51a and 51b are obtained.

また、個別作製工程において接着シート61a〜61dを作製する。具体的には、接着シート61a〜61dとなる接着性有機材料シート60(図7参照)に対してメカニカルドリル、YAGレーザー、COレーザー、パンチング装置等を用いて孔あけ加工を行い、接着性有機材料シート60を貫通するビア孔66(図8,図10参照)を所定位置にあらかじめ形成しておく(ビア孔形成工程)。また、図10に示されるように、接着性有機材料シート60の所定位置に、後に収容空間130となる貫通孔133をあらかじめ形成しておく。なお、ビア孔66は、上側開口部の直径が約117μmとなり、下側開口部の直径が約113μmとなる。 Moreover, the adhesive sheets 61a-61d are produced in an individual production process. Specifically, the adhesive organic material sheet 60 (see FIG. 7) to be the adhesive sheets 61a to 61d is punched using a mechanical drill, YAG laser, CO 2 laser, punching device, etc. A via hole 66 (see FIGS. 8 and 10) penetrating the organic material sheet 60 is formed in advance at a predetermined position (via hole forming step). Further, as shown in FIG. 10, a through-hole 133 that will later become the accommodation space 130 is formed in advance at a predetermined position of the adhesive organic material sheet 60. The via hole 66 has an upper opening having a diameter of approximately 117 μm and a lower opening having a diameter of approximately 113 μm.

次に、従来周知の印刷法により、導電ペーストをビア孔66に充填し第2ビア導体62を形成する。具体的には、接着性有機材料シート60を支持台(図示略)に載置する。次に、ビア孔66に対応した位置に開口部を有する印刷マスクを用い、印圧を2kgf/cm、印刷スピードを50mm/secに設定して、表面に銀をコートした銅粉を含む導電ペーストを印刷し、ペースト充填層を形成する。そして、印刷装置から取り外した後、導電ペーストを加熱して溶剤等を蒸発させ、固形化させる。次いで、100℃程度の温度で約30分間加熱して仮硬化を行う。これにより、導電ペーストからなる第2ビア導体62が少しだけ硬化し、接着シート61a〜61dが完成する。その結果、ビア孔66内に第2ビア導体62が形成される(第2ビア導体形成工程)。このとき、第2ビア導体62の先端部分が、接着性有機材料シート60の上面から突出する(図9,図11参照)。このような構造にすれば、接着シート61a及びフレキシブル配線基板51aを接合する際に、第2ビア導体62の先端部分とフレキシブル配線基板51aの第1主面側配線層54とが圧接し、接着シート61b,61c及びフレキシブル配線基板51a,51bを接合する際に、第2ビア導体62の先端部分とフレキシブル配線基板51a,51bの第2主面側配線層55とが圧接する。また、フレキシブル配線基板51aに基板本体95を接合する際に、第2ビア導体62の先端部分と基板本体95の下面側パッド99とが圧接する。よって、例えば先端部分がフラットである場合に比べて他基板の導体部との接合強度が高くなり、接続信頼性の向上が図りやすくなる。 Next, the second via conductor 62 is formed by filling the via hole 66 with a conductive paste by a conventionally known printing method. Specifically, the adhesive organic material sheet 60 is placed on a support base (not shown). Next, using a printing mask having an opening at a position corresponding to the via hole 66, the printing pressure is set to 2 kgf / cm 2 , the printing speed is set to 50 mm / sec, and the surface contains copper powder coated with silver on the surface. The paste is printed to form a paste filling layer. And after removing from a printing apparatus, a conductive paste is heated and a solvent etc. are evaporated and it solidifies. Next, temporary curing is performed by heating at about 100 ° C. for about 30 minutes. As a result, the second via conductor 62 made of the conductive paste is slightly cured, and the adhesive sheets 61a to 61d are completed. As a result, the second via conductor 62 is formed in the via hole 66 (second via conductor forming step). At this time, the tip portion of the second via conductor 62 protrudes from the upper surface of the adhesive organic material sheet 60 (see FIGS. 9 and 11). With such a structure, when the adhesive sheet 61a and the flexible wiring board 51a are joined, the distal end portion of the second via conductor 62 and the first main surface side wiring layer 54 of the flexible wiring board 51a are in pressure contact with each other and bonded. When the sheets 61b and 61c and the flexible wiring boards 51a and 51b are joined, the tip portion of the second via conductor 62 and the second main surface side wiring layer 55 of the flexible wiring boards 51a and 51b are pressed into contact with each other. Further, when the substrate main body 95 is joined to the flexible wiring substrate 51a, the tip end portion of the second via conductor 62 and the lower surface side pad 99 of the substrate main body 95 are in pressure contact. Therefore, for example, compared with the case where the tip portion is flat, the bonding strength with the conductor portion of the other substrate is increased, and the connection reliability is easily improved.

また、個別作製工程におけるセラミックキャパシタ131の作製も、基本的には従来周知の手法によって行われる。具体的には、積層体形成工程を実施して、内部電極が印刷された複数枚の誘電体グリーンシートを積層する。そして、従来周知のラミネート装置を用いて、所定温度条件下でシート積層方向に押圧力を付与することにより、各誘電体グリーンシートを圧着して一体化させる。その結果、厚さ1mm程度のグリーンシート積層体が得られる。本実施形態では、積層圧着時の温度を60℃〜80℃に設定し、押圧力を300kg/cm〜1000kg/cmに設定することとしている。また、積層数を100層〜120層程度に設定している。積層数については、要求されるスペック等に応じて任意に変更可能である。 In addition, the ceramic capacitor 131 in the individual manufacturing process is basically manufactured by a conventionally known method. Specifically, a multilayer body forming step is performed to stack a plurality of dielectric green sheets on which internal electrodes are printed. Then, using a conventionally known laminating apparatus, a pressing force is applied in the sheet stacking direction under a predetermined temperature condition, whereby the respective dielectric green sheets are pressed and integrated. As a result, a green sheet laminate having a thickness of about 1 mm is obtained. In the present embodiment, to set the temperature at the time of stacking crimped 60 ° C. to 80 ° C., has decided to set the pressing force to 300kg / cm 2 ~1000kg / cm 2 . Further, the number of stacked layers is set to about 100 to 120 layers. About the number of lamination | stacking, it can change arbitrarily according to the specification etc. which are requested | required.

次に、レーザー加工機を用いてレーザービームを照射することにより、グリーンシート積層体に直径約120μmのビア孔143を多数個貫通形成する。さらに、ペースト圧入充填装置を用いて、ビア孔143内にビア導体用ニッケルペーストを充填し、ビア導体134を形成する。   Next, by irradiating a laser beam using a laser processing machine, a large number of via holes 143 having a diameter of about 120 μm are formed through the green sheet laminate. Further, using a paste press-fitting and filling device, the via hole 143 is filled with a nickel paste for via conductor to form a via conductor 134.

そして、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体となる。そして、セラミック焼結体をブレークすれば、セラミックキャパシタ131を得ることができる。   Then, the green sheet laminate is degreased and further fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic sintered body. If the ceramic sintered body is broken, the ceramic capacitor 131 can be obtained.

さらに、モジュール配線基板91(基板本体95)の作製も、基本的には従来周知の手法によって行われる。即ち、銅張積層板に対してメカニカルドリルを用いて孔あけ加工を行い、銅張積層板を貫通するビア孔(図示略)を所定位置にあらかじめ形成しておく。なお、銅張積層板に対してYAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行うことで、ビア孔を形成してもよい。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行い、ビア孔内に導体柱96を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って上面側パッド97及び下面側パッド99を例えばサブトラクティブ法によって形成する。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去する。その後、ドライフィルムを剥離することにより、基板本体95を得る。なお、上面側パッド97及び下面側パッド99を、セミアディティブ法によって形成してもよい。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層及び銅箔をエッチングで除去する。その結果、基板本体95を得る。   Further, the module wiring substrate 91 (substrate body 95) is basically manufactured by a conventionally known method. That is, drilling is performed on the copper clad laminate using a mechanical drill, and via holes (not shown) penetrating the copper clad laminate are formed in advance at predetermined positions. In addition, you may form a via hole by performing a laser drilling process with respect to a copper clad laminated board using a YAG laser or a carbon dioxide gas laser. Then, electroless copper plating and electrolytic copper plating are performed according to a conventionally known method to form the conductive pillar 96 in the via hole. Further, the copper foil on both sides of the copper clad laminate is etched to form the upper surface side pad 97 and the lower surface side pad 99 by, for example, a subtractive method. Specifically, after the electroless copper plating, electrolytic copper plating is performed using the electroless copper plating layer as a common electrode. Further, the dry film is laminated, and the dry film is exposed and developed to form a dry film in a predetermined pattern. In this state, unnecessary electrolytic copper plating layer, electroless copper plating layer and copper foil are removed by etching. Thereafter, the substrate main body 95 is obtained by peeling the dry film. The upper surface side pad 97 and the lower surface side pad 99 may be formed by a semi-additive method. Specifically, after electroless copper plating, exposure and development are performed to form a predetermined pattern of plating resist. In this state, after electrolytic copper plating is performed using the electroless copper plating layer as a common electrode, the resist is first dissolved and removed, and unnecessary electroless copper plating layer and copper foil are removed by etching. As a result, a substrate body 95 is obtained.

次に、電気検査工程(個別検査工程)を実施し、完成したフレキシブル配線基板51a,51b、接着シート61a〜61d及びセラミックキャパシタ131に対する電気検査を個別に行う。それとともに、完成したモジュール配線基板91に対する電気検査も行う。なお、本実施形態における電気検査とは、例えば、インサーキットテスタを用いて行う一般的なインサーキットテストを指す。さらに、完成したフレキシブル配線基板51a,51b、接着シート61a〜61d、セラミックキャパシタ131及びモジュール配線基板91に対し、この時点で併せて外観検査を個別に行ってもよい。このとき、不良品を発見した場合には、その不良品を事前に除去する。そして、電気検査や外観検査に合格したフレキシブル配線基板51a,51b、接着シート61a〜61d、セラミックキャパシタ131及びモジュール配線基板91のみを用いて位置決め工程(第1位置決め工程、第2位置決め工程)以降の工程を行う。従って、多層配線基板構造体10が不良品となる確率が低くなり、歩留まりの向上につながる。   Next, an electrical inspection process (individual inspection process) is performed, and electrical inspection is individually performed on the completed flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d, and the ceramic capacitor 131. At the same time, an electrical inspection is performed on the completed module wiring board 91. The electrical inspection in the present embodiment refers to a general in-circuit test performed using an in-circuit tester, for example. Further, the completed flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d, the ceramic capacitor 131, and the module wiring board 91 may be individually inspected at this time. At this time, if a defective product is found, the defective product is removed in advance. And after the positioning step (first positioning step, second positioning step) using only the flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d, the ceramic capacitor 131, and the module wiring board 91 that have passed the electrical inspection and the appearance inspection. Perform the process. Therefore, the probability that the multilayer wiring board structure 10 becomes a defective product is reduced, leading to an improvement in yield.

そして、第1位置決め工程では、まず、平板状の下治具101上に、接着シート61a、フレキシブル配線基板51a、接着シート61b、フレキシブル配線基板51b、接着シート61cを順番に重ねる。また、積層部12において収容空間130となる部分(貫通孔132,133内)に、セラミックキャパシタ131を配置する。次に、フレキシブル配線基板51a,51b及び接着シート61b,61cの右側部分を上側に180°屈曲させる。そして、その右側部分を、接着シート61cのシート第1主面64及びセラミックキャパシタ131のキャパシタ上面23に接触させる。さらに、フレキシブル配線基板51aにおいて上側に屈曲された右側部分上に、接着シート61dを重ねる。これにより、接着シート61a,61b間及び接着シート61b,61d間に、フレキシブル配線基板51aが位置するようになる。また、接着シート61b,61c間に、フレキシブル配線基板51bが位置するようになる。そして、下治具101の上にスペーサ102を載置する。なお、スペーサ102の板厚の最大値は、2枚のフレキシブル配線基板51a,51bと4枚の接着シート61a〜61dとからなる積層物の高さと略等しくなっている。また、スペーサ102には、下治具101に突設された複数の位置決めピン105が挿通される。このため、スペーサ102及び積層物の平面方向への位置ずれが防止される。その後、接着シート61d及びスペーサ102上に平板状の上治具104を載置する(図12参照)。なお、上治具104は、同上治具104の下面側に、クッション材103を貼り付けた構造となっている。従って、接着シート61dから突出する第2ビア導体62は、弾性体であるクッション材103に接触するようになっている。このとき、クッション材103は弾性変形して接着シート61d側の凹凸形状に追従する。これにより、接着シート61dに対して均等に押圧力を付加することができる。なお、上記のような治具を用いて位置決めを行う代わりに、基板などの位置を検出する画像認識装置を有する、いわゆるダイマウンタ装置を用いて位置決めを行うことも可能である。   In the first positioning step, first, the adhesive sheet 61a, the flexible wiring board 51a, the adhesive sheet 61b, the flexible wiring board 51b, and the adhesive sheet 61c are sequentially stacked on the flat lower jig 101. In addition, the ceramic capacitor 131 is disposed in a portion (in the through holes 132 and 133) that becomes the accommodation space 130 in the stacked portion 12. Next, the flexible wiring boards 51a and 51b and the right side portions of the adhesive sheets 61b and 61c are bent 180 ° upward. Then, the right side portion is brought into contact with the sheet first main surface 64 of the adhesive sheet 61 c and the capacitor upper surface 23 of the ceramic capacitor 131. Furthermore, the adhesive sheet 61d is overlaid on the right side portion bent upward in the flexible wiring board 51a. As a result, the flexible wiring board 51a is positioned between the adhesive sheets 61a and 61b and between the adhesive sheets 61b and 61d. Further, the flexible wiring board 51b is positioned between the adhesive sheets 61b and 61c. Then, the spacer 102 is placed on the lower jig 101. The maximum value of the thickness of the spacer 102 is substantially equal to the height of the laminate composed of the two flexible wiring boards 51a and 51b and the four adhesive sheets 61a to 61d. A plurality of positioning pins 105 protruding from the lower jig 101 are inserted into the spacer 102. For this reason, the position shift to the plane direction of the spacer 102 and a laminated body is prevented. Thereafter, the flat upper jig 104 is placed on the adhesive sheet 61d and the spacer 102 (see FIG. 12). The upper jig 104 has a structure in which a cushion material 103 is attached to the lower surface side of the upper jig 104. Therefore, the second via conductor 62 protruding from the adhesive sheet 61d comes into contact with the cushion material 103 which is an elastic body. At this time, the cushion material 103 is elastically deformed to follow the uneven shape on the adhesive sheet 61d side. Thereby, a pressing force can be equally applied to the adhesive sheet 61d. In addition, it is also possible to perform positioning using what is called a die mounter apparatus which has an image recognition apparatus which detects the position of a board | substrate etc. instead of performing positioning using the above jig | tools.

そして次に、下記の要領で第1接合工程(接合工程)を実施する。本実施形態において具体的には、20Torr(≒2666Pa)以下の真空下で260℃以上の温度となるように加熱を行いながら積層方向(接合方向)に押圧力(4MPa)を加える(真空熱プレス)。これに伴い、フレキシブル配線基板51a,51b及び接着シート61a〜61dが積層方向に沿って押圧されるとともに、熱により接着シート61a〜61dの可塑性が大きくなる。そして、フレキシブル配線基板51a,51b及び接着シート61a〜61dが接合(熱圧着)される。この際、フレキシブル配線基板51aの第1主面側配線層54が接着シート61aの第2ビア導体62に圧接するとともに、フレキシブル配線基板51aの第2主面側配線層55が接着シート61bの第2ビア導体62に圧接する。また、フレキシブル配線基板51bの第2主面側配線層55が接着シート61cの第2ビア導体62に圧接する。よって、第2ビア導体62、第1ビア導体57、第1主面側配線層54及び第2主面側配線層55が互いに電気的に接続され、積層部12が形成される。即ち、フレキシブル配線基板51a,51b及び接着シート61a〜61dの接合は真空雰囲気下での接合となるため、エアの巻き込みによるボイドの発生を効果的に抑制できる。また、積層部12内にセラミックキャパシタ131が埋設される。   Next, the first joining step (joining step) is performed in the following manner. Specifically, in this embodiment, a pressing force (4 MPa) is applied in the laminating direction (joining direction) while heating to a temperature of 260 ° C. or higher under a vacuum of 20 Torr (≈2666 Pa) or less (vacuum hot press ). Accordingly, the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d are pressed along the stacking direction, and the plasticity of the adhesive sheets 61a to 61d is increased by heat. And flexible wiring board 51a, 51b and the adhesive sheets 61a-61d are joined (thermocompression bonding). At this time, the first main surface side wiring layer 54 of the flexible wiring substrate 51a is in pressure contact with the second via conductor 62 of the adhesive sheet 61a, and the second main surface side wiring layer 55 of the flexible wiring substrate 51a is in contact with the second via conductor 62 of the adhesive sheet 61b. The two via conductors 62 are in pressure contact. Further, the second main surface side wiring layer 55 of the flexible wiring board 51b is in pressure contact with the second via conductor 62 of the adhesive sheet 61c. Therefore, the second via conductor 62, the first via conductor 57, the first main surface side wiring layer 54, and the second main surface side wiring layer 55 are electrically connected to each other, and the stacked portion 12 is formed. That is, since the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d are joined in a vacuum atmosphere, generation of voids due to air entrainment can be effectively suppressed. A ceramic capacitor 131 is embedded in the laminated portion 12.

次に、下記の要領で第2位置決め工程及び第2接合工程を実施する。なお、第2位置決め工程及び第2接合工程は、第1位置決め工程及び第1接合工程の前に行ってもよい。また、第1位置決め工程及び第1接合工程と同時に行うようにすれば、工数が少なくなり、確実に低コスト化を達成することができる。   Next, a 2nd positioning process and a 2nd joining process are implemented in the following way. In addition, you may perform a 2nd positioning process and a 2nd joining process before a 1st positioning process and a 1st joining process. Moreover, if it is performed simultaneously with the first positioning step and the first joining step, the number of steps can be reduced and the cost can be reliably reduced.

第2位置決め工程では、まず、平板状の下治具151上に、積層部12の最上層に位置するフレキシブル配線基板51a及び接着シート61dを載置する。このとき、接着シート61dが上側となるように載置する。この場合、フレキシブル配線基板51aの外周部分には、下治具151に突設された複数の位置決めピン155が挿通される。これにより、フレキシブル配線基板51aの平面方向への位置ずれが防止される。次に、フレキシブル配線基板51a上に基板本体95を載置する。このとき、互いに対向したフレキシブル配線基板51aの第1主面側配線層54と、基板本体95の下面側パッド99との間に、接着シート61dが位置するようになる。そして、下治具151の上にスペーサ152を載置する。なお、スペーサ152の板厚は、基板本体95の高さと略等しくなっている。また、スペーサ152には複数の位置決めピン155が挿通されている。このため、基板本体95の平面方向への位置ずれが防止される。その後、基板本体95及びスペーサ152上に平板状の上治具154を載置する(図13参照)。   In the second positioning step, first, the flexible wiring board 51a and the adhesive sheet 61d positioned on the uppermost layer of the laminated portion 12 are placed on the flat lower jig 151. At this time, the adhesive sheet 61d is placed on the upper side. In this case, a plurality of positioning pins 155 protruding from the lower jig 151 are inserted into the outer peripheral portion of the flexible wiring board 51a. Thereby, the position shift to the plane direction of the flexible wiring board 51a is prevented. Next, the substrate body 95 is mounted on the flexible wiring substrate 51a. At this time, the adhesive sheet 61 d is positioned between the first main surface side wiring layer 54 of the flexible wiring substrate 51 a facing each other and the lower surface side pad 99 of the substrate body 95. Then, the spacer 152 is placed on the lower jig 151. Note that the thickness of the spacer 152 is substantially equal to the height of the substrate body 95. A plurality of positioning pins 155 are inserted through the spacer 152. For this reason, displacement of the substrate body 95 in the planar direction is prevented. Thereafter, a flat upper jig 154 is placed on the substrate body 95 and the spacer 152 (see FIG. 13).

そして次に、第2接合工程を実施する。本実施形態において具体的には、20Torr(≒2666Pa)以下の真空下で260℃以上の温度となるように加熱を行いながら積層方向に押圧力(4MPa)を加える(真空熱プレス)。これに伴い、基板本体95がフレキシブル配線基板51a側に押圧されるとともに、熱により接着シート61dの可塑性が大きくなる。そして、このような状態の接着シート61dを介して、フレキシブル配線基板51aの基板第1主面52側に対して基板本体95が接合(熱圧着)される。この際、接着シート61dの第2ビア導体62と基板本体95の下面側パッド99とが圧接するとともに、第2ビア導体62とフレキシブル配線基板51aの第1主面側配線層54とが圧接する。よって、基板本体95の導体柱96とフレキシブル配線基板51aの第1主面側配線層54とが、接着シート61dの第2ビア導体62を介して互いに電気的に接続される。即ち、フレキシブル配線基板51aに対する基板本体95の接合は真空雰囲気下での接合となるため、エアの巻き込みによるボイドの発生を効果的に抑制できる。   Next, a second joining step is performed. Specifically, in this embodiment, a pressing force (4 MPa) is applied in the laminating direction while heating to a temperature of 260 ° C. or higher under a vacuum of 20 Torr (≈2666 Pa) or less (vacuum hot press). Accordingly, the substrate body 95 is pressed toward the flexible wiring substrate 51a, and the plasticity of the adhesive sheet 61d is increased by heat. And the board | substrate body 95 is joined (thermocompression bonding) with respect to the board | substrate 1st main surface 52 side of the flexible wiring board 51a through the adhesive sheet 61d of such a state. At this time, the second via conductor 62 of the adhesive sheet 61d and the lower surface side pad 99 of the substrate body 95 are in pressure contact with each other, and the second via conductor 62 and the first main surface side wiring layer 54 of the flexible wiring substrate 51a are in pressure contact with each other. . Therefore, the conductor pillar 96 of the board body 95 and the first main surface side wiring layer 54 of the flexible wiring board 51a are electrically connected to each other via the second via conductor 62 of the adhesive sheet 61d. That is, since the bonding of the substrate main body 95 to the flexible wiring substrate 51a is performed in a vacuum atmosphere, generation of voids due to air entrainment can be effectively suppressed.

なお、上記の上治具154は、同上治具154の下面側に、クッション材153を貼り付けた構造となっている。従って、基板本体95の上面93に突出する上面側パッド97は、弾性体であるクッション材153に接触するようになっている。このとき、クッション材153は弾性変形して基板本体95側の凹凸形状に追従する。これにより、基板本体95に対して均等に押圧力を付加することができる。   The upper jig 154 has a structure in which a cushion material 153 is attached to the lower surface side of the same jig 154. Therefore, the upper surface side pad 97 protruding from the upper surface 93 of the substrate body 95 comes into contact with the cushion material 153 which is an elastic body. At this time, the cushion material 153 is elastically deformed to follow the uneven shape on the substrate body 95 side. Thereby, a pressing force can be applied evenly to the substrate body 95.

次に、積層部12の下面14側に対するはんだペースト印刷を行い、はんだバンプ49を形成する。このようにすれば、第1接合工程を実施する際にはんだバンプ49が邪魔にならなくて済む。また、前記第1接合工程後にはんだバンプ形成を行うと、前記第1接合工程前にはんだバンプ形成を行う場合とは異なり、はんだバンプ49が260℃以上の高温に遭遇しにくくなる。従って、必ずしも高融点はんだを選択しなくてもよくなり、はんだ材料の選択の自由度が大きくなる。   Next, solder paste printing is performed on the lower surface 14 side of the laminated portion 12 to form solder bumps 49. In this way, the solder bumps 49 do not need to get in the way when the first joining step is performed. In addition, when solder bump formation is performed after the first bonding step, the solder bump 49 is unlikely to encounter a high temperature of 260 ° C. or higher, unlike when solder bump formation is performed before the first bonding step. Therefore, it is not always necessary to select a high melting point solder, and the degree of freedom in selecting a solder material is increased.

もっとも、接着シート61aを作製する時点で、はんだバンプ49を同時に形成し、その後で第1接合工程を実施するようにしてもよい。このようにすれば、電気検査工程にて接着シート61aを検査する際に、はんだバンプ49も含めて検査できるため、はんだバンプ49に不良が生じた状態で多層配線基板構造体10が製造されることを防止できる。   However, the solder bumps 49 may be formed at the same time when the adhesive sheet 61a is manufactured, and then the first joining step may be performed. In this way, when the adhesive sheet 61a is inspected in the electrical inspection step, the inspection including the solder bumps 49 can be performed, so that the multilayer wiring board structure 10 is manufactured in a state where the solder bumps 49 are defective. Can be prevented.

また、基板本体95の上面93側に複数の電子部品92を載置する。このとき、電子部品92側の面接続端子98と、基板本体95側の上面側パッド97とを位置合わせするようにする。そして、加熱して各面接続端子98をリフローすることにより、面接続端子98と上面側パッド97とを接合する。   In addition, a plurality of electronic components 92 are placed on the upper surface 93 side of the substrate body 95. At this time, the surface connection terminal 98 on the electronic component 92 side and the upper surface side pad 97 on the substrate body 95 side are aligned. And by heating and reflowing each surface connection terminal 98, the surface connection terminal 98 and the upper surface side pad 97 are joined.

その後、積層部12の端子接続部56にICチップ21を載置する。このとき、ICチップ21側の面接続端子22と、フレキシブル配線基板51a側の第1主面側配線層54とを位置合わせするようにする。そして、加熱を行いながら積層方向(接合方向)に押圧力を加える。これに伴い、ICチップ21及び接着シート61dが積層方向に沿って押圧されるとともに、熱により接着シート61dの可塑性が大きくなる。そして、接着シート61dのシート第1主面64上にICチップ21の下面が接着(熱圧着)される。この際、面接続端子22と第1主面側配線層54とが接着シート61dの第2ビア導体62を介して電気的に接続される。するとこの段階で、複数の機能が集積してシステム化された多層配線基板構造体10(いわゆるシステム・イン・パッケージ:SIP)が完成する。   Thereafter, the IC chip 21 is placed on the terminal connection portion 56 of the stacked portion 12. At this time, the surface connection terminals 22 on the IC chip 21 side and the first main surface side wiring layer 54 on the flexible wiring board 51a side are aligned. Then, a pressing force is applied in the stacking direction (bonding direction) while heating. Accordingly, the IC chip 21 and the adhesive sheet 61d are pressed along the stacking direction, and the plasticity of the adhesive sheet 61d is increased by heat. Then, the lower surface of the IC chip 21 is bonded (thermocompression bonding) onto the sheet first main surface 64 of the adhesive sheet 61d. At this time, the surface connection terminal 22 and the first main surface side wiring layer 54 are electrically connected via the second via conductor 62 of the adhesive sheet 61d. At this stage, a multilayer wiring board structure 10 (so-called system in package: SIP) in which a plurality of functions are integrated and systematized is completed.

さらに、積層部12のはんだバンプ49と、マザーボード81側の端子82とを位置合わせして、マザーボード81上に多層配線基板構造体10を載置する。そして、加熱して各はんだバンプ49をリフローすることにより、はんだバンプ49と端子82とを接合する。これにより、多層配線基板構造体10がマザーボード81上に搭載される。   Furthermore, the solder bumps 49 of the laminated portion 12 and the terminals 82 on the mother board 81 side are aligned, and the multilayer wiring board structure 10 is placed on the mother board 81. Then, the solder bumps 49 and the terminals 82 are joined by heating and reflowing the solder bumps 49. As a result, the multilayer wiring board structure 10 is mounted on the mother board 81.

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

(1)本実施形態の多層配線基板構造体10では、積層部12の上面13に素子搭載領域50が設定されることから、素子搭載領域50に搭載されたICチップ21は積層部12の外側に位置している。このため、ICチップ21から生じた熱が積層部12の外部に放散されやすくなる。よって、熱の影響による積層部12の塑性変形が防止されるため、寸法安定性の高い多層配線基板11を得ることができる。また、熱の影響によるICチップ21の誤作動を防止できる。   (1) In the multilayer wiring board structure 10 of the present embodiment, since the element mounting area 50 is set on the upper surface 13 of the stacked portion 12, the IC chip 21 mounted in the element mounting area 50 is outside the stacked section 12. Is located. For this reason, the heat generated from the IC chip 21 is easily dissipated to the outside of the laminated portion 12. Therefore, since the plastic deformation of the laminated portion 12 due to the influence of heat is prevented, the multilayer wiring board 11 having high dimensional stability can be obtained. Further, malfunction of the IC chip 21 due to the influence of heat can be prevented.

また、機械的強度が高いセラミックキャパシタ131の埋設により、部分的に積層部12が補強されて撓みにくくなるため、素子搭載領域50のコプラナリティが高くなる。よって、ICチップ21の面接続端子22と端子接続部56との接続不良が生じにくくなり、高い接続信頼性を得ることができる。   In addition, since the laminated portion 12 is partially reinforced by the embedding of the ceramic capacitor 131 having high mechanical strength, the coplanarity of the element mounting region 50 is increased. Therefore, poor connection between the surface connection terminals 22 and the terminal connection portions 56 of the IC chip 21 is less likely to occur, and high connection reliability can be obtained.

(2)本実施形態の多層配線基板構造体10は、多層配線基板11に加えてモジュール配線基板91を有するため、モジュール配線基板91を有しない場合に比べて、多機能化を図ることができる。ゆえに、1つのシステム化された多層配線基板構造体10(いわゆるシステム・イン・パッケージ:SIP)を実現しやすくなり、付加価値も高くなる。   (2) Since the multilayer wiring board structure 10 of the present embodiment includes the module wiring board 91 in addition to the multilayer wiring board 11, the multi-layered wiring board structure 10 can be multifunctional compared to the case where the module wiring board 91 is not provided. . Therefore, it becomes easy to realize one systemized multilayer wiring board structure 10 (so-called system-in-package: SIP), and the added value is also increased.

(3)本実施形態のフレキシブル配線基板51a,51bは、基板第1主面52及び基板第2主面53の両方に導体パターン(第1主面側配線層54、第2主面側配線層55)が形成されている。このため、導体パターンが何ら形成されていない接着シート61a〜61dを用いたとしても、多くの回路を内部に構成すること等が可能となり、付加価値を高めることができる。   (3) The flexible wiring boards 51a and 51b of the present embodiment have conductor patterns (first main surface side wiring layer 54, second main surface side wiring layer) on both the substrate first main surface 52 and the substrate second main surface 53. 55) is formed. For this reason, even if the adhesive sheets 61a to 61d on which no conductor pattern is formed are used, it is possible to configure many circuits inside, and the added value can be increased.

(4)本実施形態の接着シート61a〜61dは、熱可塑性樹脂(熱可塑性ポリイミド)からなる絶縁基材を主体として形成されている。よって、例えば、フレキシブル配線基板51a,51b及び接着シート61a〜61dが互いに位置ずれした状態で接合されたとしても、接着シート61a〜61dを再度加熱すれば、フレキシブル配線基板51a,51bから接着シート61a〜61dを剥離できる。このため、フレキシブル配線基板51a,51b及び接着シート61a〜61dを容易に接合し直すことが可能となる。同様に、フレキシブル配線基板51aに基板本体95が位置ずれした状態で接合されたとしても、接着シート61dを再度加熱すれば、基板本体95を接着シート61dから剥離できる。このため、フレキシブル配線基板51aに基板本体95を容易に接合し直すことが可能となる。   (4) The adhesive sheets 61a to 61d of the present embodiment are mainly formed of an insulating base material made of a thermoplastic resin (thermoplastic polyimide). Therefore, for example, even if the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d are joined in a state of being displaced from each other, if the adhesive sheets 61a to 61d are heated again, the adhesive sheets 61a from the flexible wiring boards 51a and 51b. ~ 61d can be peeled off. For this reason, the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d can be easily joined again. Similarly, even if the substrate main body 95 is bonded to the flexible wiring substrate 51a in a state of being displaced, the substrate main body 95 can be peeled from the adhesive sheet 61d by heating the adhesive sheet 61d again. For this reason, the board body 95 can be easily joined to the flexible wiring board 51a.

(5)本実施形態の製造方法では、積層部12を形成する前に、個別作製工程にてフレキシブル配線基板51a,51bと接着シート61a〜61dとセラミックキャパシタ131とを個別に作製するため、これらの電気検査を個別に行うことができる。よって、接合前に不良品を発見してそれを事前に除去できるため、電気検査に合格したフレキシブル配線基板51a,51b、接着シート61a〜61d及びセラミックキャパシタ131のみを接合して積層部12を形成することができる。従って、多層配線基板11が不良品となる確率が低くなり、歩留まりの向上につながる。   (5) In the manufacturing method of this embodiment, before forming the laminated portion 12, the flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d, and the ceramic capacitor 131 are individually manufactured in the individual manufacturing process. The electrical inspection can be performed individually. Therefore, since a defective product can be found and removed in advance before joining, only the flexible wiring boards 51a and 51b, the adhesive sheets 61a to 61d and the ceramic capacitor 131 that have passed the electrical inspection are joined to form the laminated portion 12. can do. Therefore, the probability that the multilayer wiring board 11 becomes a defective product is reduced, leading to an improvement in yield.

また、接合工程を実施する際に、フレキシブル配線基板51a,51b及び接着シート61a〜61dが接合され、それと同時にセラミックキャパシタ131が埋設されるため、効率良く多層配線基板11を製造することができる。   Further, when the bonding process is performed, the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d are bonded, and at the same time, the ceramic capacitor 131 is embedded, so that the multilayer wiring board 11 can be manufactured efficiently.

(6)本実施形態の製造方法では、フレキシブル配線基板51aの端子接続部56にICチップ21を実装する前の時点で第1接合工程を実施しているため、上治具104の荷重がICチップ21に加わることがない。ゆえに、ICチップ21のクラックの発生を確実に防止することができる。また、本実施形態では、基板本体95の上面側パッド97に電子部品92を実装する前の時点で第2接合工程を実施しているため、上治具154の荷重が電子部品92に加わることがない。ゆえに、電子部品92のクラックの発生を確実に防止することができる。   (6) In the manufacturing method of the present embodiment, the first bonding step is performed before the IC chip 21 is mounted on the terminal connection portion 56 of the flexible wiring board 51a. It does not join the chip 21. Therefore, the occurrence of cracks in the IC chip 21 can be reliably prevented. In the present embodiment, since the second bonding step is performed before the electronic component 92 is mounted on the upper surface side pad 97 of the substrate body 95, the load of the upper jig 154 is applied to the electronic component 92. There is no. Therefore, the occurrence of cracks in the electronic component 92 can be reliably prevented.

なお、本発明の実施形態は以下のように変更してもよい。   In addition, you may change embodiment of this invention as follows.

・上記実施形態のセラミックキャパシタ131は、キャパシタ下面24に外部端子(ビア導体134の下端部分)を有していた。しかし、図14に示されるように、セラミックキャパシタ131は、キャパシタ上面23にも外部端子を有していてもよい。この場合、キャパシタ上面23にある外部端子(ビア導体134の上端部分)は、フレキシブル配線基板51a,51bの第1ビア導体57及び接着シート61b,61dの第2ビア導体62を介して端子接続部56に電気的に接続される。このようにすれば、セラミックキャパシタ131と素子搭載領域50とを繋ぐ配線長が短縮されるため、セラミックキャパシタ131−素子搭載領域50間での信号の高速化を図ることができる。   The ceramic capacitor 131 of the above embodiment has the external terminal (the lower end portion of the via conductor 134) on the capacitor lower surface 24. However, as shown in FIG. 14, the ceramic capacitor 131 may have an external terminal also on the capacitor upper surface 23. In this case, the external terminal (the upper end portion of the via conductor 134) on the capacitor upper surface 23 is connected to the terminal connecting portion via the first via conductor 57 of the flexible wiring boards 51a and 51b and the second via conductor 62 of the adhesive sheets 61b and 61d. 56 is electrically connected. By doing so, the length of the wiring connecting the ceramic capacitor 131 and the element mounting region 50 is shortened, so that the signal speed between the ceramic capacitor 131 and the element mounting region 50 can be increased.

・上記実施形態では、ビア導体134の下端部分が、セラミックキャパシタ131の外部端子となっていた。しかし、例えば、キャパシタ上面23やキャパシタ下面24に、ビア導体134と導通する外部端子電極を形成し、この外部端子電極をセラミックキャパシタ131の外部端子としてもよい。   In the above embodiment, the lower end portion of the via conductor 134 is an external terminal of the ceramic capacitor 131. However, for example, an external terminal electrode that is electrically connected to the via conductor 134 may be formed on the capacitor upper surface 23 and the capacitor lower surface 24, and this external terminal electrode may be used as the external terminal of the ceramic capacitor 131.

・上記実施形態では、積層部12にはセラミックキャパシタ131(リジッド基体)が埋設されていたが、図15に示されるように、積層部12にはガラスセラミック配線基板31(リジッド基体、配線基板)が埋設されていてもよい。このようにすれば、リジッド基体が配線層を有しない場合に比べて、内部に回路を構成すること等が可能となり、付加価値を高めることができる。また、このガラスセラミック配線基板31は、極めて高い剛性を有しているため、ICチップ21をより確実に支持することができる。なお、ガラスセラミック配線基板31は、上面32と、同上面32の反対側に位置する下面33とを有している。ガラスセラミック配線基板31は、複数のセラミック層30と複数の配線層37とを交互に積層した構造を有している。セラミック層30は、ガラス及びアルミナを主成分とするグリーンシートを焼成することによって形成され、配線層37は、銀または銅を主成分として形成されている。また、ガラスセラミック配線基板31には、上面32及び下面33を貫通する複数のビア孔34が格子状に形成されている。そして、かかるビア孔34内には、銀または銅を主材料とするビア導体35が設けられている。各ビア導体35の上端面には、銀または銅からなる上側端子電極36が設けられている。一方、各ビア導体35の下端面は、接着シート61bの第2ビア導体62に電気的に接続されている。なお、ガラスセラミック配線基板31は、セラミックキャパシタ131などの受動部品を備えていてもよい。   In the above-described embodiment, the ceramic capacitor 131 (rigid base) is embedded in the multilayer portion 12, but as shown in FIG. 15, the glass ceramic wiring substrate 31 (rigid base, wiring substrate) is disposed in the multilayer portion 12. May be buried. In this way, compared to the case where the rigid base does not have a wiring layer, it is possible to configure a circuit therein, and the added value can be increased. Further, since the glass ceramic wiring substrate 31 has extremely high rigidity, the IC chip 21 can be supported more reliably. The glass ceramic wiring board 31 has an upper surface 32 and a lower surface 33 located on the opposite side of the upper surface 32. The glass ceramic wiring board 31 has a structure in which a plurality of ceramic layers 30 and a plurality of wiring layers 37 are alternately stacked. The ceramic layer 30 is formed by firing a green sheet mainly composed of glass and alumina, and the wiring layer 37 is formed mainly of silver or copper. Further, a plurality of via holes 34 penetrating the upper surface 32 and the lower surface 33 are formed in the glass ceramic wiring substrate 31 in a lattice shape. In the via hole 34, a via conductor 35 whose main material is silver or copper is provided. An upper terminal electrode 36 made of silver or copper is provided on the upper end surface of each via conductor 35. On the other hand, the lower end surface of each via conductor 35 is electrically connected to the second via conductor 62 of the adhesive sheet 61b. The glass ceramic wiring board 31 may include passive components such as a ceramic capacitor 131.

・上記実施形態では、積層部12には、ICチップ21の動作性向上に関与する受動部品(セラミックキャパシタ131)が埋設されていたが、受動部品が埋設されていなくてもよい。例えば、図16に示されるように、積層部12に金属板135(リジッド基体)が埋設されていてもよい。   In the above embodiment, the passive component (ceramic capacitor 131) involved in improving the operability of the IC chip 21 is embedded in the stacked unit 12, but the passive component may not be embedded. For example, as shown in FIG. 16, a metal plate 135 (rigid substrate) may be embedded in the stacked portion 12.

・上記実施形態の積層部12において、最上層及び最下層に位置する接着シート61a,61dはなくてもよい。この場合、積層部12の最上層に位置するフレキシブル配線基板51aの第1主面側配線層54と基板本体95の下面側パッド99との接続は、例えば、下面側パッド99上にはんだバンプを設け、そのはんだバンプをリフローさせることなどによって行われる。また、多層配線基板構造体10のマザーボード81への搭載は、積層部12の最下層に位置するフレキシブル配線基板51aの第1主面側配線層54上にはんだバンプ49を設け、そのはんだバンプ49をリフローさせることなどによって行われる。   -In the lamination | stacking part 12 of the said embodiment, the adhesive sheets 61a and 61d located in the uppermost layer and the lowest layer may not be. In this case, the connection between the first main surface side wiring layer 54 of the flexible wiring substrate 51 a located in the uppermost layer of the laminated portion 12 and the lower surface side pad 99 of the substrate body 95 is performed by, for example, solder bumps on the lower surface side pad 99. It is performed by providing and reflowing the solder bump. For mounting the multilayer wiring board structure 10 on the mother board 81, solder bumps 49 are provided on the first main surface side wiring layer 54 of the flexible wiring board 51a located at the lowermost layer of the laminated portion 12, and the solder bumps 49 are provided. This is done by reflowing.

・上記実施形態では、フレキシブル配線基板51a,51b及び接着シート61b,61cの右側部分を上側に180°屈曲させることにより、積層部12が形成されていた。しかし、例えば図17に示されるように、フレキシブル配線基板51a,51b及び接着シート61b,61cを屈曲させずに、積層部12を形成してもよい。   In the above embodiment, the laminated portion 12 is formed by bending the right side portions of the flexible wiring boards 51a and 51b and the adhesive sheets 61b and 61c upward by 180 °. However, for example, as shown in FIG. 17, the laminated portion 12 may be formed without bending the flexible wiring boards 51a and 51b and the adhesive sheets 61b and 61c.

・図17に示されるように、積層部12は、積層部12の側面から平面方向に張り出した張出部59を有していてもよい。そして、この張出部59に形成された第1主面側配線層54は、その先端部にコネクタ接続端子71を有していてもよい。このような構造であれば、コネクタ接続端子71を介して容易に他基板との接続を図ることができる。また、張出部59に形成された第1主面側配線層54に対して別の構造物を実装することもできる。加えて、張出部59の途中で屈曲させて使用することもできるため、多層配線基板11の小型化を図ることができる。ゆえに、多層配線基板11が収容される空間が狭い場合であっても、フレキシブル配線基板51bを屈曲させることで上手く収容できる可能性が高くなる。   As shown in FIG. 17, the stacked portion 12 may have a protruding portion 59 that protrudes from the side surface of the stacked portion 12 in the planar direction. And the 1st main surface side wiring layer 54 formed in this overhang | projection part 59 may have the connector connection terminal 71 in the front-end | tip part. With such a structure, it is possible to easily connect to another substrate via the connector connection terminal 71. Further, another structure can be mounted on the first main surface side wiring layer 54 formed on the overhang portion 59. In addition, the multilayer wiring board 11 can be miniaturized because it can be bent and used in the middle of the overhang portion 59. Therefore, even when the space in which the multilayer wiring board 11 is accommodated is narrow, there is a high possibility that the flexible wiring board 51b can be accommodated well by bending it.

・上記実施形態では、フレキシブル配線基板51a,51b同士が1枚の接着シート61bを介して接合(熱圧着)され、フレキシブル配線基板51bの右側部分と左側部分とが1枚の接着シート61cを介して接合(熱圧着)されていた。しかし、フレキシブル基板同士を2枚以上の接着シートを介して接合してもよい。例えば図18に示されるように、積層部12の下層側に位置するフレキシブル配線基板51aと上層側に位置するフレキシブル配線基板51aとを、5枚の接着シート61bを介して接合してもよい。   In the above embodiment, the flexible wiring boards 51a and 51b are joined (thermocompression bonding) via one adhesive sheet 61b, and the right and left portions of the flexible wiring board 51b are joined via one adhesive sheet 61c. Were joined (thermocompression bonding). However, the flexible substrates may be joined to each other via two or more adhesive sheets. For example, as shown in FIG. 18, the flexible wiring board 51a located on the lower layer side of the laminated portion 12 and the flexible wiring board 51a located on the upper layer side may be joined via five adhesive sheets 61b.

・上記実施形態では、フレキシブル配線基板51a,51b及び接着シート61a〜61dを全て積層した状態で接合することにより、積層部12を形成していた。即ち、積層部12は、接合工程を1回実施するだけで形成されていた。しかし、フレキシブル配線基板51a,51b及び接着シート61a〜61dを1枚ずつ積層して接合する工程を繰り返すことにより、積層部12を形成してもよい。   In the above embodiment, the laminated portion 12 is formed by joining the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d in a laminated state. That is, the laminated part 12 was formed only by performing the joining process once. However, the laminated portion 12 may be formed by repeating the process of laminating and bonding the flexible wiring boards 51a and 51b and the adhesive sheets 61a to 61d one by one.

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, the technical ideas grasped by the embodiment described above are listed below.

(1)第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有するフレキシブルな接着シートとを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内に略平板状のリジッド基体が埋設され、前記第1主面及び前記第2主面の少なくとも一方において前記リジッド基体の埋設部分に対応した領域に、半導体回路素子が搭載可能な素子搭載領域が設定され、その素子搭載領域内に、前記半導体回路素子の有する複数の端子が接続可能な複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねていることを特徴とする多層配線基板。   (1) A laminate having a first main surface and a second main surface, which is formed by laminating a flexible substrate having a first via conductor and a conductor pattern extending in the substrate plane direction, and a flexible adhesive sheet having a second via conductor. A substantially flat plate-like rigid base is embedded in the laminated portion, and at least one of the first main surface and the second main surface is a region corresponding to the embedded portion of the rigid base. An element mounting area in which a semiconductor circuit element can be mounted is set, and in the element mounting area, a plurality of terminal connection portions to which a plurality of terminals of the semiconductor circuit element can be connected are formed, and the first via conductor, The multilayer wiring board, wherein at least one of the second via conductor and the conductor pattern also serves as the plurality of terminal connection portions.

(2)第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内にリジッド基体が埋設され、前記接着シートは、前記フレキシブル基板間に配置されることにより、前記フレキシブル基板同士を接着するとともに、前記フレキシブル基板が有する前記第1ビア導体と前記リジッド基体が有する外部端子とを、前記第2ビア導体を介して電気的に接続し、前記第1主面及び前記第2主面の少なくとも一方において素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねていることを特徴とする多層配線基板。   (2) A laminated portion having a first main surface and a second main surface, wherein a flexible substrate having a first via conductor and a conductor pattern extending in a plane direction of the substrate and an adhesive sheet having a second via conductor are laminated. A multilayer wiring board comprising: a rigid substrate embedded in the laminated portion; and the adhesive sheet is disposed between the flexible boards to bond the flexible boards to each other, and the flexible board has the first Electrically connecting one via conductor and an external terminal included in the rigid base via the second via conductor, and an element mounting region is set on at least one of the first main surface and the second main surface; A plurality of terminal connection portions are formed in the element mounting region, and at least one of the first via conductor, the second via conductor, and the conductor pattern is Multi-layer wiring board, characterized in that also serves as a plurality of terminal connections.

(3)第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内に、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有するリジッド基体が埋設され、前記基体第1主面の面積が、前記素子搭載領域の面積の1倍以上5倍以下に設定されており、前記第1主面及び前記第2主面の少なくとも一方において素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねていることを特徴とする多層配線基板。   (3) A laminated portion having a first main surface and a second main surface, which is formed by laminating a flexible substrate having a first via conductor and a conductor pattern extending in the plane direction of the substrate, and an adhesive sheet having a second via conductor. In the multilayer wiring board, a rigid substrate having a substrate first main surface located on the first main surface side and a substrate second main surface located on the second main surface side is embedded in the stacked portion, The area of the first main surface of the base is set to be not less than 1 and not more than 5 times the area of the element mounting region, and an element mounting region is set on at least one of the first main surface and the second main surface. A plurality of terminal connection portions are formed in the element mounting region, and at least one of the first via conductor, the second via conductor, and the conductor pattern also serves as the plurality of terminal connection portions. Multilayer wiring board characterized by

(4)第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内に、ヤング率が0.1GPa以上500GPa以下に設定されたセラミックからなるリジッド基体が埋設され、前記第1主面及び前記第2主面の少なくとも一方において素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねていることを特徴とする多層配線基板。   (4) A laminated portion having a first main surface and a second main surface, which is formed by laminating a flexible substrate having a first via conductor and a conductor pattern extending in the substrate plane direction, and an adhesive sheet having a second via conductor. In the multilayer wiring board, a rigid substrate made of ceramic whose Young's modulus is set to 0.1 GPa or more and 500 GPa or less is embedded in the laminated portion, and at least one of the first main surface and the second main surface An element mounting area is set, a plurality of terminal connection portions are formed in the element mounting area, and at least one of the first via conductor, the second via conductor, and the conductor pattern is connected to the plurality of terminal connections. A multilayer wiring board characterized by also serving as a part.

(5)第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、前記積層部内に、平面方向における熱膨張係数が5ppm/℃以上13ppm/℃以下に設定されたセラミックからなるリジッド基体が埋設され、前記第1主面及び前記第2主面の少なくとも一方において素子搭載領域が設定され、その素子搭載領域内に複数の端子接続部が形成され、前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねていることを特徴とする多層配線基板。   (5) A laminated portion having a first main surface and a second main surface, wherein a flexible substrate having a first via conductor and a conductor pattern extending in the substrate plane direction and an adhesive sheet having a second via conductor are laminated. A rigid substrate made of a ceramic having a thermal expansion coefficient in the plane direction set to 5 ppm / ° C. or more and 13 ppm / ° C. or less is embedded in the laminated portion, and the first main surface and the second An element mounting area is set on at least one of the main surfaces, a plurality of terminal connection portions are formed in the element mounting area, and at least one of the first via conductor, the second via conductor, and the conductor pattern is A multilayer wiring board characterized by also serving as the plurality of terminal connection portions.

本実施形態において、多層配線基板などからなる多層配線基板構造体を示す概略断面図。1 is a schematic cross-sectional view showing a multilayer wiring board structure including a multilayer wiring board in the present embodiment. 多層配線基板構造体の構成を示す分解断面図。The exploded sectional view showing the composition of a multilayer wiring board structure. 積層部のセラミックキャパシタ付近を示す拡大断面図。The expanded sectional view which shows the ceramic capacitor vicinity of a laminated part. セラミックキャパシタの内層における接続を説明するための概略説明図。Schematic explanatory drawing for demonstrating the connection in the inner layer of a ceramic capacitor. セラミックキャパシタの内層における接続を説明するための概略説明図。Schematic explanatory drawing for demonstrating the connection in the inner layer of a ceramic capacitor. フレキシブル配線基板及び基板本体からなる構造体の構成を示す分解断面図。The exploded sectional view showing the composition of the structure which consists of a flexible wiring board and a substrate main part. 接着シートの作製過程において、接着性有機材料シートを示す概略断面図。The schematic sectional drawing which shows an adhesive organic material sheet in the preparation process of an adhesive sheet. 接着シートの作製過程において、接着性有機材料シートにビア孔を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a via hole in an adhesive organic material sheet in the preparation process of an adhesive sheet. 接着シートの作製過程において、ビア孔内に第2ビア導体を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a 2nd via conductor in a via hole in the preparation process of an adhesive sheet. 接着シートの作製過程において、接着性有機材料シートにビア孔及び貫通孔を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a via hole and a through-hole in an adhesive organic material sheet in the preparation process of an adhesive sheet. 接着シートの作製過程において、ビア孔内に第2ビア導体を形成する工程を示す概略断面図。The schematic sectional drawing which shows the process of forming a 2nd via conductor in a via hole in the preparation process of an adhesive sheet. 多層配線基板構造体の製造過程において、フレキシブル配線基板及び接着シートを接合して積層部を形成するときの様子を示す概略断面図。The schematic sectional drawing which shows a mode when a flexible wiring board and an adhesive sheet are joined and a laminated part is formed in the manufacture process of a multilayer wiring board structure. 多層配線基板構造体の製造過程において、フレキシブル配線基板及び基板本体を互いに接合するときの様子を示す概略断面図。The schematic sectional drawing which shows a mode when a flexible wiring board and a board | substrate main body are mutually joined in the manufacture process of a multilayer wiring board structure. 他の実施形態における多層配線基板構造体を示す概略断面図。The schematic sectional drawing which shows the multilayer wiring board structure in other embodiment. 他の実施形態における多層配線基板構造体を示す概略断面図。The schematic sectional drawing which shows the multilayer wiring board structure in other embodiment. 他の実施形態における多層配線基板構造体を示す概略断面図。The schematic sectional drawing which shows the multilayer wiring board structure in other embodiment. 他の実施形態における多層配線基板構造体を示す概略断面図。The schematic sectional drawing which shows the multilayer wiring board structure in other embodiment. 他の実施形態における多層配線基板構造体を示す概略断面図。The schematic sectional drawing which shows the multilayer wiring board structure in other embodiment.

符号の説明Explanation of symbols

10…多層配線基板構造体
11…多層配線基板
12…積層部
13…第1主面としての上面
14…第2主面としての下面
21…能動素子としてのICチップ
23…基体第1主面としてのキャパシタ上面
24…基体第2主面としてのキャパシタ下面
31…リジッド基体及び配線基板としてのガラスセラミック配線基板
50…素子搭載領域
51a,51b…フレキシブル基板としてのフレキシブル配線基板
54…導体パターンとしての第1主面側配線層
55…導体パターンとしての第2主面側導体層
56…端子接続部
57…第1ビア導体
61a,61b,61c,61d…接着シート
62…ビア導体としての第2ビア導体
91…機能モジュールとしてのモジュール配線基板
131…リジッド基体及び受動部品としてのセラミックキャパシタ
135…リジッド基体としての金属板
DESCRIPTION OF SYMBOLS 10 ... Multilayer wiring board structure 11 ... Multilayer wiring board 12 ... Laminated | stacking part 13 ... Upper surface 14 as 1st main surface ... Lower surface 21 as 2nd main surface ... IC chip 23 as an active element ... As base | substrate 1st main surface Capacitor upper surface 24... Capacitor lower surface 31 as a substrate second main surface... Rigid substrate and glass ceramic wiring substrate 50 as a wiring substrate... Device mounting regions 51 a and 51 b. Flexible wiring substrate 54 as a flexible substrate. 1 main surface side wiring layer 55 ... 2nd main surface side conductor layer 56 as a conductor pattern ... terminal connection part 57 ... 1st via conductor 61a, 61b, 61c, 61d ... adhesive sheet 62 ... 2nd via conductor as a via conductor 91 ... Module wiring board 131 as a functional module ... Rigid base and ceramic capacitor 135 as a passive component ... Metal plate as Gide base

Claims (7)

第1ビア導体及び基板平面方向に延びる導体パターンを有するフレキシブル基板と、第2ビア導体を有する接着シートとを交互に積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、
前記積層部内にリジッド基体が埋設され、
前記第1主における前記リジッド基体の真上の領域に、能動素子であるICチップが搭載される素子搭載領域が設定され、
その素子搭載領域内に複数の端子接続部が形成され、
前記第1ビア導体、前記第2ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねており、
前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面の両方にそれぞれ複数の外部端子を有し、セラミック誘電体層と内部電極層とを交互に積層した構造を有し、前記ICチップの動作性向上に関与する受動部品であるセラミックキャパシタであり、
前記基体第1主面の面積は、前記素子搭載領域の面積よりも大きく設定され、
前記基体第1主面にある前記複数の外部端子は、前記第1ビア導体及び前記第2ビア導体のうちの少なくとも一方を介して、前記複数の端子接続部に電気的に接続され、
前記基体第2主面にある前記複数の外部端子は、前記第1ビア導体及び前記第2ビア導体のうちの少なくとも一方を介して、前記第2主面上にある複数の端子に電気的に接続されている
ことを特徴とする多層配線基板。
A flexible substrate having a first via conductor and a conductor pattern extending in a plane direction of the substrate and an adhesive sheet having a second via conductor are alternately laminated, and includes a laminated portion having a first main surface and a second main surface. A multilayer wiring board,
A rigid base is embedded in the laminated portion,
In the region directly above the contact Keru the rigid substrate to the first main surface, the element mounting region on which the IC chip is an active element is mounted is set,
A plurality of terminal connection portions are formed in the element mounting region,
At least one of the first via conductor, the second via conductor, and the conductor pattern also serves as the plurality of terminal connection portions ,
The rigid base includes a base first main surface located on the first main surface side and a base second main surface located on the second main surface side, and the base first main surface and the base second main surface. A ceramic capacitor which has a plurality of external terminals on both sides and has a structure in which ceramic dielectric layers and internal electrode layers are alternately stacked, and is a passive component involved in improving the operability of the IC chip. ,
The area of the base first main surface is set larger than the area of the element mounting region,
The plurality of external terminals on the first main surface of the base are electrically connected to the plurality of terminal connection portions via at least one of the first via conductor and the second via conductor,
The plurality of external terminals on the second main surface of the base is electrically connected to the plurality of terminals on the second main surface via at least one of the first via conductor and the second via conductor. A multilayer wiring board characterized by being connected .
前記フレキシブル基板の一部が、屈曲されるとともに、前記積層部において上層側に位置する前記接着シート上に積層されていることを特徴とする請求項1に記載の多層配線基板。2. The multilayer wiring board according to claim 1, wherein a part of the flexible substrate is bent and laminated on the adhesive sheet positioned on an upper layer side in the laminated portion. 前記フレキシブル基板は、非熱可塑性樹脂を主体として構成され、前記接着シートは、熱可塑性樹脂を主体として構成されていることを特徴とする請求項1または2に記載の多層配線基板。 The flexible substrate is mainly constituted by a non-thermoplastic resin, the adhesive sheet, a multilayer wiring board according to claim 1 or 2, characterized by being composed of a thermoplastic resin as a main component. ビア導体及びシート平面方向に延びる導体パターンのうちの少なくとも一方を有する複数の接着シートを積層してなり、第1主面及び第2主面を有する積層部を備える多層配線基板であって、
前記積層部内にリジッド基体が埋設され、
前記第1主における前記リジッド基体の真上の領域に、能動素子であるICチップが搭載される素子搭載領域が設定され、
その素子搭載領域内に複数の端子接続部が形成され、
前記ビア導体及び前記導体パターンのうちの少なくとも1種が、前記複数の端子接続部を兼ねており、
前記リジッド基体は、前記第1主面側に位置する基体第1主面及び前記第2主面側に位置する基体第2主面を有し、前記基体第1主面及び前記基体第2主面の両方にそれぞれ複数の外部端子を有し、セラミック誘電体層と内部電極層とを交互に積層した構造を有し、前記ICチップの動作性向上に関与する受動部品であるセラミックキャパシタであり、
前記基体第1主面の面積は、前記素子搭載領域の面積よりも大きく設定され、
前記基体第1主面にある前記複数の外部端子は、前記ビア導体を介して、前記複数の端子接続部に電気的に接続され、
前記基体第2主面にある前記複数の外部端子は、前記ビア導体を介して、前記第2主面上にある複数の端子に電気的に接続されている
ことを特徴とする多層配線基板。
A multilayer wiring board comprising a plurality of adhesive sheets having at least one of via conductors and a conductor pattern extending in a sheet plane direction, and comprising a laminated portion having a first main surface and a second main surface,
A rigid base is embedded in the laminated portion,
In the region directly above the contact Keru the rigid substrate to the first main surface, the element mounting region on which the IC chip is an active element is mounted is set,
A plurality of terminal connection portions are formed in the element mounting region,
At least one of the via conductor and the conductor pattern also serves as the plurality of terminal connection portions ,
The rigid base includes a base first main surface located on the first main surface side and a base second main surface located on the second main surface side, and the base first main surface and the base second main surface. A ceramic capacitor which has a plurality of external terminals on both sides and has a structure in which ceramic dielectric layers and internal electrode layers are alternately stacked, and is a passive component involved in improving the operability of the IC chip. ,
The area of the base first main surface is set larger than the area of the element mounting region,
The plurality of external terminals on the first main surface of the base are electrically connected to the plurality of terminal connection portions via the via conductors,
The plurality of external terminals on the second main surface of the base body are electrically connected to the plurality of terminals on the second main surface via the via conductors. Multilayer wiring board.
請求項1乃至のいずれか1項に記載の多層配線基板と、前記多層配線基板の一部に接合された機能モジュールとを備えたことを特徴とする多層配線基板構造体。 Multilayer wiring board and a multilayer wiring board structure is characterized in that a functional module which is bonded to a portion of the multilayer wiring board according to any one of claims 1 to 4. 請求項1乃至のいずれか1項に記載の多層配線基板の製造方法であって、
前記フレキシブル基板と前記接着シートと前記リジッド基体とを個別に作製する個別作製工程と、
前記フレキシブル基板と前記接着シートとを積層して接合することにより積層部を形成するとともに、その際に前記第2ビア導体を前記第1ビア導体及び前記導体パターンのうちの少なくともいずれか一方に電気的に接続し、かつ、前記積層部内に前記リジッド基体を埋設する接合工程と
を含むことを特徴とする多層配線基板の製造方法。
A method for manufacturing a multilayer wiring board according to any one of claims 1 to 3 ,
An individual production step of individually producing the flexible substrate, the adhesive sheet, and the rigid base;
The flexible substrate and the adhesive sheet are laminated and bonded to form a laminated portion, and at that time, the second via conductor is electrically connected to at least one of the first via conductor and the conductor pattern. And a bonding step of burying the rigid base in the laminated portion. A method for manufacturing a multilayer wiring board, comprising:
請求項に記載の多層配線基板の製造方法であって、
前記複数の接着シートと前記リジッド基体とを個別に作製する個別作製工程と、
前記複数の接着シートを積層して接合することにより積層部を形成するとともに、その際に前記ビア導体同士を電気的に接続し、かつ、前記積層部内に前記リジッド基体を埋設する接合工程と
を含むことを特徴とする多層配線基板の製造方法。
It is a manufacturing method of the multilayer wiring board according to claim 4 ,
An individual production step of individually producing the plurality of adhesive sheets and the rigid substrate;
A lamination step of laminating and bonding the plurality of adhesive sheets to form a laminated portion, electrically connecting the via conductors at that time, and embedding the rigid base in the laminated portion. A method for producing a multilayer wiring board, comprising:
JP2005131304A 2005-04-28 2005-04-28 MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE Expired - Fee Related JP4718890B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005131304A JP4718890B2 (en) 2005-04-28 2005-04-28 MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005131304A JP4718890B2 (en) 2005-04-28 2005-04-28 MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE

Publications (2)

Publication Number Publication Date
JP2006310544A JP2006310544A (en) 2006-11-09
JP4718890B2 true JP4718890B2 (en) 2011-07-06

Family

ID=37477099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131304A Expired - Fee Related JP4718890B2 (en) 2005-04-28 2005-04-28 MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE

Country Status (1)

Country Link
JP (1) JP4718890B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2180772A4 (en) * 2007-08-24 2013-08-28 Sumitomo Bakelite Co Multilayered wiring board and semiconductor device
JP4798237B2 (en) * 2009-03-09 2011-10-19 株式会社デンソー IC mounting board and multilayer printed wiring board
JP5574071B1 (en) 2012-12-26 2014-08-20 株式会社村田製作所 Component built-in board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238971A (en) * 1997-12-19 1999-08-31 Robert Bosch Gmbh Multilayer interconnection board
JP2001024333A (en) * 1999-07-12 2001-01-26 Sony Chem Corp Multilayer board and module
JP2003017859A (en) * 2001-07-04 2003-01-17 Denso Corp Manufacturing method of printed circuit board and printed circuit board formed thereby
JP2003303938A (en) * 2002-02-05 2003-10-24 Sony Corp Multilayer wiring board with built-in semiconductor device and manufacturing method thereof
JP2005019572A (en) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd Intermediate substrate
JP2005045150A (en) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064780B2 (en) * 1993-01-12 2000-07-12 イビデン株式会社 Manufacturing method of flex-rigid multilayer printed wiring board
JPH1184355A (en) * 1997-09-11 1999-03-26 Hitachi Ltd Liquid crystal display device
JP3867593B2 (en) * 2001-06-13 2007-01-10 株式会社デンソー Printed circuit board manufacturing method and printed circuit board formed by the manufacturing method
JP2005109299A (en) * 2003-10-01 2005-04-21 Fujikura Ltd Multilayer wiring board and its manufacturing method
JP3956851B2 (en) * 2003-01-21 2007-08-08 凸版印刷株式会社 Passive element embedded substrate and manufacturing method thereof
JP2005109298A (en) * 2003-10-01 2005-04-21 Fujikura Ltd Multilayer wiring board and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238971A (en) * 1997-12-19 1999-08-31 Robert Bosch Gmbh Multilayer interconnection board
JP2001024333A (en) * 1999-07-12 2001-01-26 Sony Chem Corp Multilayer board and module
JP2003017859A (en) * 2001-07-04 2003-01-17 Denso Corp Manufacturing method of printed circuit board and printed circuit board formed thereby
JP2003303938A (en) * 2002-02-05 2003-10-24 Sony Corp Multilayer wiring board with built-in semiconductor device and manufacturing method thereof
JP2005019572A (en) * 2003-06-24 2005-01-20 Ngk Spark Plug Co Ltd Intermediate substrate
JP2005045150A (en) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof

Also Published As

Publication number Publication date
JP2006310544A (en) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4718889B2 (en) Multilayer wiring board and manufacturing method thereof, multilayer wiring board structure and manufacturing method thereof
KR100987688B1 (en) Printed wiring board and method for manufacturing printed wiring board
JP3709882B2 (en) Circuit module and manufacturing method thereof
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP4201436B2 (en) Manufacturing method of multilayer wiring board
JPH05267402A (en) Thin film multilayer printed circuit board and its manufacture
JP2008288298A (en) Method for manufacturing printed-wiring board with built-in electronic part
JP4509550B2 (en) Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board
KR100747022B1 (en) Imbedded circuit board and fabricating method therefore
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP5192865B2 (en) Manufacturing method of wiring board with built-in components
JP4718890B2 (en) MULTILAYER WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, MULTILAYER WIRING BOARD STRUCTURE
JP2006237232A (en) Compound wiring board structure and manufacturing method thereof
JP4786914B2 (en) Composite wiring board structure
JP2006237233A (en) Compound wiring board structure and its production process
JP2006310543A (en) Wiring board and its production process, wiring board with semiconductor circuit element
JPH10335528A (en) Semiconductor package and manufacture thereof
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP6315681B2 (en) Component-embedded substrate, manufacturing method thereof, and mounting body
JP4711757B2 (en) Wiring board
JP2006237230A (en) Compound wiring board structure and its production process
JP2005045228A (en) Circuit board with built-in electronic component and its manufacturing method
JP2006310542A (en) Wiring substrate, manufacturing method thereof, and wiring substrate with semiconductor circuit element
JP4598573B2 (en) Manufacturing method of passive component built-in module
JP2008098202A (en) Multilayer wiring circuit board, multilayer wiring circuit board structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees