JP4712332B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistor Download PDFInfo
- Publication number
- JP4712332B2 JP4712332B2 JP2004246503A JP2004246503A JP4712332B2 JP 4712332 B2 JP4712332 B2 JP 4712332B2 JP 2004246503 A JP2004246503 A JP 2004246503A JP 2004246503 A JP2004246503 A JP 2004246503A JP 4712332 B2 JP4712332 B2 JP 4712332B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- pattern
- layer
- composition containing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims description 128
- 239000004065 semiconductor Substances 0.000 claims description 123
- 239000010410 layer Substances 0.000 claims description 112
- 239000000203 mixture Substances 0.000 claims description 64
- 239000012535 impurity Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 41
- 238000007599 discharging Methods 0.000 claims description 29
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000004642 Polyimide Substances 0.000 claims description 19
- 229920001721 polyimide Polymers 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 7
- 239000004952 Polyamide Substances 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 229920002647 polyamide Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 230000008569 process Effects 0.000 description 23
- 238000005401 electroluminescence Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 21
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 239000002904 solvent Substances 0.000 description 11
- 229920000642 polymer Polymers 0.000 description 10
- 125000001424 substituent group Chemical group 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 125000000217 alkyl group Chemical group 0.000 description 5
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- HYZJCKYKOHLVJF-UHFFFAOYSA-N 1H-benzimidazole Chemical compound C1=CC=C2NC=NC2=C1 HYZJCKYKOHLVJF-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000004372 Polyvinyl alcohol Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005281 excited state Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000005283 ground state Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000003504 photosensitizing agent Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229920002451 polyvinyl alcohol Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 229910017073 AlLi Inorganic materials 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229910017911 MgIn Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- -1 naphthoquinonediazide compound Chemical class 0.000 description 3
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910004261 CaF 2 Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- OLLFKUHHDPMQFR-UHFFFAOYSA-N dihydroxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](O)(O)C1=CC=CC=C1 OLLFKUHHDPMQFR-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- DKPFZGUDAPQIHT-UHFFFAOYSA-N Butyl acetate Natural products CCCCOC(C)=O DKPFZGUDAPQIHT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004693 Polybenzimidazole Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- MTHSVFCYNBDYFN-UHFFFAOYSA-N diethylene glycol Chemical compound OCCOCCO MTHSVFCYNBDYFN-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-M hexanoate Chemical compound CCCCCC([O-])=O FUZZWVXGSFPDMH-UHFFFAOYSA-M 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920002480 polybenzimidazole Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本発明は、液滴組成物を吐出して所定のパターンを形成するパターニング技術を利用した薄膜トランジスタ及びそれを用いた表示装置の作製方法に関する。 The present invention relates to a thin film transistor using a patterning technique for forming a predetermined pattern by discharging a droplet composition and a method for manufacturing a display device using the same.
薄膜トランジスタ（以下、「ＴＦＴ」という。）及びそれを用いた電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターンを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。 A thin film transistor (hereinafter referred to as “TFT”) and an electronic circuit using the thin film transistor are manufactured by laminating various thin films such as a semiconductor, an insulator, and a conductor on a substrate and appropriately forming a predetermined pattern by a photolithography technique. Has been. Photolithographic technology is a technology that uses a light to transfer a circuit pattern or other pattern formed on a transparent flat plate called a photomask onto a target substrate. It is widely used in the manufacturing process.
従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してＴＦＴを製造することが試みられている（例えば、特許文献１参照。）。 In the manufacturing process using the conventional photolithography technology, a multi-step process such as exposure, development, baking, and peeling is required only for handling a mask pattern formed using a photosensitive organic resin material called a photoresist. Become. Therefore, the manufacturing cost inevitably increases as the number of photolithography processes increases. In order to improve such problems, attempts have been made to manufacture TFTs by reducing the photolithography process (see, for example, Patent Document 1).
しかし、上記特許文献１に記載された技術は、ＴＦＴの製造工程で複数回行われるフォトリソグラフィ工程の一部を印刷法で置き替えただけのものであり、抜本的に工程数の削減に寄与できるものではない。また、フォトリソグラフィ技術においてマスクマスクパターンを転写するために用いる露光装置は、等倍投影露光若しくは縮小投影露光により、数ミクロンから１ミクロン以下のパターンを転写するものであり、原理的にみて、一辺が１メートルを越えるような大面積基板を一括で露光することは技術的に困難である。
本発明は、ＴＦＴ及びそれを用いる電子回路並びにＴＦＴによって形成される表示装置の製造工程においてフォトリソグラフィ工程の回数を削減し、或いはその工程自体を無くすことで製造工程を簡略化し、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる技術を提供することを目的とする。 The present invention simplifies the manufacturing process by reducing the number of photolithography processes in the manufacturing process of the TFT, the electronic circuit using the TFT, and the display device formed by the TFT, or eliminating the process itself. It is an object of the present invention to provide a technique capable of manufacturing a substrate having a large area exceeding 1 mm with a high yield at a low cost.
本発明のＴＦＴは、ゲート電極上にソース領域、ドレイン領域及びチャネル形成領域を含む半導体膜を有し、半導体膜のゲート電極とは反対側の面であり、かつチャネル形成領域が位置するところに有機物からなる保護層が形成されていることを特徴としている。 The TFT of the present invention has a semiconductor film including a source region, a drain region, and a channel formation region on a gate electrode, is a surface opposite to the gate electrode of the semiconductor film, and is located where the channel formation region is located. A protective layer made of an organic material is formed.
本発明のＴＦＴにおいて、半導体膜は、アモルファス半導体（代表的には水素化アモルファスシリコン）、結晶性半導体（代表的にはポリシリコン）を素材として用いている。ポリシリコンには、８００℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成される多結晶シリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶シリコンなどを含んでいる。 In the TFT of the present invention, the semiconductor film uses an amorphous semiconductor (typically hydrogenated amorphous silicon) or a crystalline semiconductor (typically polysilicon) as a material. For polysilicon, so-called high-temperature polysilicon using polycrystalline silicon formed at a process temperature of 800 ° C. or higher as a main material, or polycrystalline silicon formed at a process temperature of 600 ° C. or lower as a main material is used. It includes so-called low-temperature polysilicon and crystalline silicon that is crystallized by adding an element that promotes crystallization.
また、他の物質として、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体であり、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。典型的にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている半導体膜である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは、このような半導体をセミアモルファス半導体（以下「ＳＡＳ」と呼ぶ。）と呼ぶ。このＳＡＳは所謂微結晶（マイクロクリスタル）半導体（代表的には微結晶シリコン）とも呼ばれている。 As another substance, a semi-amorphous semiconductor or a semiconductor including a crystal phase in part of a semiconductor film can be used. A semi-amorphous semiconductor is a semiconductor having an intermediate structure between amorphous and crystalline (including single crystal and polycrystal), and has a third state that is stable in terms of free energy, and has a short distance. It is crystalline with order and lattice distortion. Typically, it is a semiconductor film containing silicon as a main component and having a Raman spectrum shifted to a lower wave number side than 520 cm −1 with lattice distortion. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Here, such a semiconductor is referred to as a semi-amorphous semiconductor (hereinafter referred to as “SAS”). This SAS is also called a so-called microcrystalline semiconductor (typically microcrystalline silicon).
このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、若しくは水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は、例えば流量比で５倍〜１０００倍とすることが好ましい。勿論、グロー放電分解によるＳＡＳの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成することができる。代表的には、０．１Ｐａ〜１３３Ｐａの圧力範囲で行えば良い。グロー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０20ｃｍ-3以下とすることが望ましく、特に、酸素濃度は５×１０19ｃｍ-3以下、好ましくは１×１０19ｃｍ-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。 This SAS can be obtained by glow discharge decomposition of a silicide gas. A typical silicide gas is SiH 4 , and in addition, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4 and the like can be used. The formation of the SAS can be facilitated by diluting the silicide gas with hydrogen or one or plural kinds of rare gas elements selected from hydrogen and helium, argon, krypton, and neon. The dilution ratio of hydrogen with respect to the silicide gas is preferably 5 to 1000 times as a flow rate ratio, for example. Of course, formation of the SAS by glow discharge decomposition is preferably performed under reduced pressure, but it can also be formed by utilizing discharge at atmospheric pressure. Typically, it may be performed in a pressure range of 0.1 Pa to 133 Pa. The power supply frequency for forming the glow discharge is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. What is necessary is just to set high frequency electric power suitably. The substrate heating temperature is preferably 300 ° C. or lower, and can be formed even at a substrate heating temperature of 100 to 200 ° C. Here, as an impurity element mainly taken in at the time of film formation, it is desirable that impurities derived from atmospheric components such as oxygen, nitrogen, and carbon be 1 × 10 20 cm −3 or less, and in particular, the oxygen concentration is 5 × 10 5. It is preferable to be 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained.
また、上記した半導体膜は、シリコン又はシリコンを主成分とした半導体材料で形成したものであることが好ましい。シリコンを主成分とする半導体材料としてはシリコンに炭素又はゲルマニウムを０．１原子％以上の割合で含ませたものが適用できる。 The above-described semiconductor film is preferably formed of silicon or a semiconductor material containing silicon as a main component. As a semiconductor material containing silicon as a main component, a silicon material containing carbon or germanium in a proportion of 0.1 atomic% or more can be used.
本発明において、有機物からなる保護層は、代表的には、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、ベンゾイミダゾール、シロキサンから選ばれた一種又は複数種の高分子物質を含むものであり、電気絶縁性の保護層を形成できる有機物であれば他の物質であっても良い。 In the present invention, the protective layer made of an organic material typically contains one or more kinds of polymer materials selected from polyimide, acrylic, benzocyclobutene, polyamide, benzimidazole, and siloxane, and is electrically insulated. Other materials may be used as long as they are organic substances that can form a protective layer.
本発明は、ＴＦＴ又は電子回路のパターンを有機物又は無機物、或いはその両者を含む組成物の液滴を基板上に選択的に吐出する方法（以下「液滴吐出法」という。）により形成することを特徴としている。上記液滴吐出法とは、調製された組成物を、電気信号に応じてノズルから噴出して微少な液滴を作り、所定の位置に付着させる方法であり、インクジェット法とも呼ばれる。この液滴吐出法により形成されるパターンは、液滴組成物に含ませる物質を選択することにより、電気絶縁性、導電性又は半導電性を有するパターンを形成することができる。 In the present invention, a pattern of a TFT or an electronic circuit is formed by a method of selectively discharging droplets of a composition containing an organic substance, an inorganic substance, or both onto a substrate (hereinafter referred to as “droplet discharge method”). It is characterized by. The droplet discharge method is a method in which a prepared composition is ejected from a nozzle in accordance with an electrical signal to form a minute droplet and adhere to a predetermined position, and is also called an ink jet method. As a pattern formed by this droplet discharge method, a pattern having electrical insulation, conductivity, or semiconductivity can be formed by selecting a substance to be included in the droplet composition.
本発明は、液滴吐出法を用いることで、従来のフォトリソグラフィ工程を不要としている。この液滴吐出法は、所定のパターンを形成するために、それを構成する電気絶縁性、導電性、又は半導電性の物質を含んだ組成物を直接描画することができるので、所望の領域に選択的に形成することができる。この方法では、フォトマスクが不要となるため、大型基板にも応用が容易であり、原材料の利用効率が高い等の多くの利点を有している。すなわち、この液滴吐出法は、液滴組成物を必要なところに必要な量だけ塗布することが可能であり、上記のように所謂インクジェット法とも呼ばれている。 The present invention eliminates the conventional photolithography process by using the droplet discharge method. In this droplet discharge method, in order to form a predetermined pattern, a composition containing an electrically insulating, conductive, or semiconductive material constituting the predetermined pattern can be directly drawn. Can be selectively formed. Since this method eliminates the need for a photomask, it can be easily applied to a large substrate and has many advantages such as high utilization efficiency of raw materials. That is, this droplet discharge method can apply a droplet composition in a necessary amount where necessary, and is also called a so-called inkjet method as described above.
液滴吐出法で形成可能であり保護層に用いる有機物としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、ベンゾイミダゾール、ポリビニルアルコール、若しくはシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され置換基に少なくとも水素を含む材料若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）から選ばれた一種又は複数種の高分子物質を含む組成物である。この組成物を液滴吐出法により連続又は不連続的に吐出して保護層を形成する。 Organic materials that can be formed by the droplet discharge method and used for the protective layer include polyimide, acrylic, benzocyclobutene, polyamide, benzimidazole, polyvinyl alcohol, or a skeleton structure formed by a bond of silicon (Si) and oxygen (O). One or a plurality of materials selected from a material comprising at least hydrogen as a substituent or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon (typically a siloxane polymer) as a substituent A composition containing a polymer substance. This composition is discharged continuously or discontinuously by a droplet discharge method to form a protective layer.
また、液滴吐出法で形成可能であり配線等の導電性パターンを形成するために用いる組成物としては、保護層に用いる有機物としては、銀、金、銅及びインジウム錫酸化物から選ばれた一種又はこれらの物質を含む合金若しくは化合物を含むものが挙げられる。この組成物を液滴吐出法により連続又は不連続的に吐出して導電性のパターンを形成することで、例えばＴＦＴなどの素子を複数個接続する配線として機能させることができる。 In addition, as a composition that can be formed by a droplet discharge method and used to form a conductive pattern such as a wiring, the organic material used for the protective layer was selected from silver, gold, copper, and indium tin oxide The thing containing the alloy or compound containing 1 type or these substances is mentioned. By discharging the composition continuously or discontinuously by a droplet discharge method to form a conductive pattern, it can function as a wiring for connecting a plurality of elements such as TFTs.
これらの液滴吐出法で形成される電気絶縁性、導電性又は半導電性のパターンの幅や膜厚は、液滴の吐出口であるノズルの大きさや、液滴の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって調整することができる。液滴の吐出量は、それを制御する振動子に加えるパルス周波数、波形、電圧などにより詳細に制御することが可能である。 The width and film thickness of the electrically insulating, conductive, or semiconductive pattern formed by these droplet discharge methods are the size of the nozzle that is the droplet discharge port, the droplet discharge amount, and the nozzle and discharge. It can be adjusted by the relative relationship of the moving speed with the substrate on which the object is formed. The discharge amount of the droplet can be controlled in detail by the pulse frequency, waveform, voltage, etc. applied to the vibrator that controls the droplet.
本発明のＴＦＴの作製方法の一は、第１の導電体を形成し、第１の導電体上に第１の絶縁体と半導体を積層形成した後、第１のパターンを用いて半導体をパターニングし、そのパターニングされた半導体上に第２のパターンを形成し、第２のパターンをマスクとして半導体に不純物を導入し不純物領域を形成し、不純物領域に接するように第２の導電体を形成する工程を含み、第１及び第２のパターンは有機樹脂を含む組成物を選択的に吐出して形成し、第１及び第２の導電体は導電性材料を含む組成物を選択的に吐出して形成する。 According to one method for manufacturing a TFT of the present invention, a first conductor is formed, a first insulator and a semiconductor are stacked over the first conductor, and then the semiconductor is patterned using the first pattern. Then, a second pattern is formed on the patterned semiconductor, an impurity is introduced into the semiconductor using the second pattern as a mask, an impurity region is formed, and a second conductor is formed so as to be in contact with the impurity region. The first and second patterns are formed by selectively discharging a composition containing an organic resin, and the first and second conductors are selectively discharging a composition containing a conductive material. Form.
本発明のＴＦＴの作製方法の一は、第１の導電体を形成し、第１の導電体上に第１のパターンを形成し、第１のパターンを用いて第１の導電体をパターニングし、パターニングされた第１の導電体上に、第１の絶縁体と半導体を積層形成し、半導体上に第２のパターンを形成し、第２のパターンを用いて半導体をパターニングし、パターニングされた半導体上に第３のパターンを形成し、第３のパターンをマスクとして半導体に不純物を導入し不純物領域を形成し、不純物領域上に接するように第２の導電体を形成する工程を含み、第１乃至第３のパターンは有機樹脂を含む組成物を選択的に吐出して形成し、第２の導電体は導電性材料を含む組成物を選択的に吐出して形成する。 According to one method for manufacturing a TFT of the present invention, a first conductor is formed, a first pattern is formed on the first conductor, and the first conductor is patterned using the first pattern. The first insulator and the semiconductor are stacked on the patterned first conductor, the second pattern is formed on the semiconductor, the semiconductor is patterned using the second pattern, and the patterned Forming a third pattern on the semiconductor, introducing an impurity into the semiconductor using the third pattern as a mask to form an impurity region, and forming a second conductor in contact with the impurity region; The first to third patterns are formed by selectively discharging a composition containing an organic resin, and the second conductor is formed by selectively discharging a composition containing a conductive material.
本発明のＴＦＴの作製方法の一は、第１の導電体を形成し、第１の導電体上に第１のパターンを形成し、第１のパターンを用いて第１の導電体をパターニングし、パターニングされた第１の導電体上に第１の絶縁体と半導体を積層形成し、半導体上に第２のパターンを形成し、第２のパターンを用いて半導体をパターニングし、パターニングされた半導体上に第３のパターンを形成し、第３のパターンをマスクとして半導体に不純物を導入し不純物領域を形成し、不純物領域上に接するように第２の導電体を形成し、第２の導電体上に第４のパターンを形成し、第４のパターンを用いて第２の導電体をパターニングする工程を含み、第１乃至第４のパターンは、有機樹脂を含む組成物を選択的に吐出して形成する。 According to one method for manufacturing a TFT of the present invention, a first conductor is formed, a first pattern is formed on the first conductor, and the first conductor is patterned using the first pattern. The first insulator and the semiconductor are stacked on the patterned first conductor, the second pattern is formed on the semiconductor, the semiconductor is patterned using the second pattern, and the patterned semiconductor is formed. A third pattern is formed thereon, an impurity is introduced into the semiconductor using the third pattern as a mask, an impurity region is formed, a second conductor is formed so as to be in contact with the impurity region, and the second conductor is formed. Forming a fourth pattern thereon and patterning the second conductor using the fourth pattern, wherein the first to fourth patterns selectively eject a composition containing an organic resin. Form.
上記した本発明において、チャネル形成領域のゲート電極と反対側の面に形成された有機樹脂材料からなる保護層をドーピングにおけるマスクとして用い、半導体膜にソース及びドレイン領域の形成を可能としている。すなわち、一導電型を付与する価電子制御用の不純物元素のイオン化されたものを電界で加速して半導体膜に注入するイオンドープ法におけるマスクをした保護層が兼ねることができ、半導体膜にｐ型又はｎ型の不純物領域を形成することができる。 In the present invention described above, the source and drain regions can be formed in the semiconductor film by using a protective layer made of an organic resin material formed on the surface of the channel formation region opposite to the gate electrode as a mask for doping. That is, a protective layer that serves as a mask in an ion doping method in which an ionized impurity element for controlling valence electrons imparting one conductivity type is accelerated by an electric field and injected into a semiconductor film can also serve as a semiconductor film. A n-type or n-type impurity region can be formed.
本発明の表示装置の作製方法の一は、第１の基板上に、第１の半導体素子を複数配置した画素領域を形成し、第１の基板と第２の基板との間に、液晶素子又は発光素子を挟持して貼り合わせ、第３の基板上に第２の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端子とを含むドライバＩＣを複数個形成した後、複数個のドライバＩＣを各々に分割し、信号線駆動回路または走査線駆動回路としてドライバＩＣを第１の基板上に形成された画素領域の周辺に貼り合わせることを特徴とする表示装置の作製方法であって、第１の半導体素子を構成する半導体をパターニングするパターンを、有機樹脂を含む組成物を選択的に吐出して形成し、第１の半導体素子のチャネル保護層を、有機樹脂を含む組成物を選択的に吐出して形成する。 According to one method for manufacturing a display device of the present invention, a pixel region in which a plurality of first semiconductor elements are arranged is formed over a first substrate, and a liquid crystal element is formed between the first substrate and the second substrate. Alternatively, a plurality of driver ICs including a driving circuit in which a plurality of second semiconductor elements are arranged on a third substrate and an input terminal and an output terminal subordinate to the driving circuit are formed by sandwiching and attaching the light emitting elements. Then, a plurality of driver ICs are divided into each of them, and the driver ICs as signal line driving circuits or scanning line driving circuits are bonded to the periphery of the pixel region formed on the first substrate. In the manufacturing method, a pattern for patterning a semiconductor constituting the first semiconductor element is formed by selectively discharging a composition containing an organic resin, and the channel protective layer of the first semiconductor element is formed using the organic resin. Selective composition containing The discharge to be formed.
本発明では、チャネル保護層をマスクとして第１の半導体素子に不純物領域を形成することができる。不純物はｎ型を付与するリン（Ｐ）等の不純物を、イオンドープ法またはイオン注入法などのドーピング処理によって不純物領域を形成しても良い。 In the present invention, the impurity region can be formed in the first semiconductor element using the channel protective layer as a mask. As the impurity, an impurity region such as phosphorus (P) imparting n-type conductivity may be formed by doping treatment such as ion doping or ion implantation.
また、本発明は、ＴＦＴを接続する配線も液滴吐出法により形成することができる。配線は、導電体材料を含む組成物を選択的に吐出することにより形成する。詳しくは、導電体材料として銀、金、銅又はインジウム錫酸化物を含むことをから選ばれた一種、または複数種を含む組成物を選択的に吐出する。その配線の幅や厚さは、液滴の吐出口であるノズルの大きさや、液滴の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって調整することができる。 In the present invention, a wiring connecting TFTs can also be formed by a droplet discharge method. The wiring is formed by selectively discharging a composition containing a conductor material. Specifically, a composition containing one kind or a plurality of kinds selected from containing silver, gold, copper, or indium tin oxide as a conductive material is selectively discharged. The width and thickness of the wiring can be adjusted depending on the size of the nozzle, which is a droplet discharge port, and the relative relationship between the droplet discharge amount and the moving speed between the nozzle and the substrate on which the discharge is formed. it can.
本発明は、ＴＦＴ及びそれを用いる電子回路並びにＴＦＴを表示手段の一部として用いる表示装置の製造に、液滴吐出法を用いることにより、従来のフォトリソグラフィ工程で必要であった露光、現像、焼成、剥離といった多段階の工程が不要となり、製造工程を簡略化することができる。すなわち、工程時間が短縮され、工程数が削減されるので、低コスト化を図ることができ、製造歩留まりを向上させることができる。 The present invention uses a droplet discharge method for manufacturing a TFT, an electronic circuit using the TFT, and a display device using the TFT as a part of the display means, thereby exposing, developing, and developing the conventional photolithography process. A multi-step process such as firing and peeling is not necessary, and the manufacturing process can be simplified. That is, since the process time is shortened and the number of processes is reduced, the cost can be reduced and the manufacturing yield can be improved.
また、液滴吐出法は、液滴の吐出口であるノズルと基板との相対的な位置を変化させることで任意の場所に液滴を吐出でき、ノズル径、液滴の吐出量及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。 In addition, the droplet discharge method can discharge a droplet to any place by changing the relative position between the nozzle which is a droplet discharge port and the substrate, and the nozzle diameter, the droplet discharge amount and the nozzle The thickness and thickness of the pattern to be formed can be adjusted according to the relative relationship of the moving speed with the substrate on which the ejected material is formed. Therefore, even on a large area substrate with a side exceeding 1 meter, the yield is low. Can be manufactured well.
［実施の形態１］
図１は本発明の一実施態様を説明する図であり、逆スタガ型（ボトムゲート型）のＴＦＴである。１００は基板、１０３はゲート電極、１１０はゲート絶縁膜、１０４は半導体層のチャネル形成領域、１０５、１０６はソース、ドレイン領域、１０７はチャネル保護層、１０８、１０９はソース、ドレイン電極である。
[Embodiment 1]
FIG. 1 is a diagram for explaining an embodiment of the present invention, which is an inverted stagger type (bottom gate type) TFT. 100 is a substrate, 103 is a gate electrode, 110 is a gate insulating film, 104 is a channel formation region of a semiconductor layer, 105 and 106 are source and drain regions, 107 is a channel protective layer, and 108 and 109 are source and drain electrodes.
次に、本発明の逆スタガ型ＴＦＴの作製工程を図３及び図４を用いて説明する。 Next, a manufacturing process of the inverted staggered TFT of the present invention will be described with reference to FIGS.
絶縁表面を有する基板３００としては、ガラス、石英、プラスチック、アルミナなど絶縁物質で形成される基板、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板などを適用することができる。また、プラスチックやアルミナなどの基板表面には、酸化シリコン、窒化シリコン、酸化窒化シリコンなど、基板側から不純物などが拡散することを防ぐことができる絶縁膜を形成しておくことが望ましい。
As the
基板３００の上に、導電膜３０２を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また単層構造に限定されず、２層構造、３層構造など複数構造でもよい（図３（Ａ）参照。）。
A
導電膜３０２のパターニングに際し液滴吐出法を用いる。液滴吐出法は、選択的に組成物を吐出してパターンを形成することができる。液滴吐出法を用いることで、所望の領域のみに描画されたマスクパターン３０３を用いて、導電膜３０２のパターニングを行うことができる。マスクパターン３０３は、液滴吐出法を用いて、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの有機物を含む組成物を導電膜３０２の上に、ノズル３０１より選択的に吐出させることで形成することができる（図３（Ｂ）参照。）。
A droplet discharge method is used for patterning the
また、感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。その他、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。 In addition, a composition containing a photosensitizer may be used. A novolak resin that is a positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, an acid generator, and the like are used in a known solvent. You may use what was melt | dissolved or disperse | distributed. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. A material (typically a siloxane polymer) may be used.
液滴吐出法で形成されるマスクパターン３０３は、導電膜３０２をエッチング加工できるように焼成して硬化させておくことが好ましい。そして、マスクパターン３０３を利用して導電膜３０２をエッチング加工し、所定の電極及び配線パターンを形成する。すなわち、この工程でゲート電極３０４が形成される。そして、マスクパターン３０３は、パターニング後除去する（図３（Ｃ）参照。）。
The
なお、ゲート電極３０４は、液滴吐出法を用いて形成することもできる。基板３００の上に、導電性材料を含む組成物を選択的に吐出することで形成可能である。この場合、液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）に設定し、該ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。
Note that the
吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体はＡｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いればよい。または、透明導電膜として用いられるインジウム錫酸化物（Indium Tin Oxide、以下「ＩＴＯ」という。）、有機インジウム、有機スズ、ＺｎＯ(Zinc Oxide)、ＴｉＮ(Titanium Nitride)等を用いることができる。なお、好適には、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。 A composition in which a conductor is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. Conductors are metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, metal sulfides of Cd, Zn, oxides such as Fe, Ti, Si, Ge, Zr, Ba, Silver halide fine particles or the like, or dispersible nanoparticles may be used. Alternatively, indium tin oxide (hereinafter referred to as “ITO”), organic indium, organic tin, ZnO (Zinc Oxide), TiN (Titanium Nitride), or the like used as a transparent conductive film can be used. In addition, it is preferable to use a composition in which any one of gold, silver, and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value as the composition discharged from the discharge port. More preferably, low resistance silver or copper may be used. However, when copper is used, a barrier film may be provided as a countermeasure against impurities. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone may be used.
銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタルなど窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。 As a barrier film in the case of using copper as a wiring, an insulating or conductive substance containing nitrogen such as silicon nitride, silicon oxynitride, aluminum nitride, titanium nitride, or tantalum nitride is preferably used. It may be formed.
なお、液滴吐出法に用いる組成物の粘度は３００ｃｐ以下が好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓである。 Note that the viscosity of the composition used for the droplet discharge method is preferably 300 cp or less, which is to prevent drying and to smoothly discharge the composition from the discharge port. Note that the viscosity, surface tension, and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is 10 to 20 mPa · S.
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。 Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. 1 μm or less is preferable. The composition is formed by a known method such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.5 to 10 μm. However, when formed by a gas evaporation method, the nanomolecules protected by the dispersant are as fine as about 7 nm, and these nanoparticles are aggregated in the solvent when the surface of each particle is covered with a coating agent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.
次に、絶縁層３０５を形成する（図３（Ｄ）参照。）。絶縁層３０５はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他のシリコンを含む絶縁膜で形成することが好ましい。
Next, the insulating
絶縁層３０５上に、半導体層３０６を形成する（図３（Ｅ）参照。）。半導体層３０６としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれにしてもシリコン又はシリコンを主成分とする半導体膜を形成する。
A
半導体層３０６の上に、マスクパターン３０３と同様に、マスクパターン３０７を液滴吐出法により形成する（図３（Ｆ）参照。）。このマスクパターン３０７は、耐熱性高分子物質を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズル３０１から半導体層３０６上に吐出し、２００℃で３０分焼成して形成することができる。その後、このマスクパターン３０７を用いて、半導体層３０６をパターニングし、半導体層３０８を形成する（図４（Ｇ）参照。）。マスクパターン３０７もマスクパターン３０３と同様に、パターニング後除去する。
A
次に、半導体層３０８に接して保護層３０９をゲート電極３０４と重なる位置に形成する。この保護層３０９は液滴吐出法により半導体層３０８上に直接描画するようにして形成する。液滴組成物は、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコールなどの電気絶縁性の膜のうち、形成可能なものを選択する。好適には、ポリイミドから成る保護層を形成すると良い。この保護層３０９を利用して、半導体層３０８に不純物元素をドーピングするので、その厚さは１μｍ以上、好ましくは５μｍ以上の厚さとなるようにする（図４（Ｈ）参照。）。
Next, a
ドーピング処理により、半導体層３０８には保護層３０９に覆われていない領域に、一導電型の不純物領域が形成される。不純物元素としては、ｐ型を付与する硼素（Ｂ）や、ｎ型を付与する砒素（Ａｓ）や燐（Ｐ）を用いれば良い。ドーピング処理はイオンドープ法、若しくはイオン注入法で行うことができる。このドーピング処理により、半導体層３０８にはチャネル形成領域３１０、一導電型不純物が添加されたソース領域である不純物領域３１１、ドレイン領域である不純物領域３１２を形成する（図４（Ｉ）参照。）。
By doping treatment, an impurity region of one conductivity type is formed in the
また、保護層３０９は剥離せず、チャネル保護膜として用いることができる。これにより、ＴＦＴの信頼性を損なうことがなく、工程を簡略化することができる。その後、ソース領域である不純物領域３１１、ドレイン領域である不純物領域３１２上にソース電極３１３、ドレイン電極３１４を液滴吐出法により形成する（図４（Ｊ）参照。）。導電体としては、前述のゲート電極で示したものを用いると良く、一例としてはＡｇを含む組成物を選択的に吐出し、熱処理をして焼成して膜厚６００〜８００ｎｍの電極を形成する。
Further, the
以上説明したように、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。 As described above, by forming a mask pattern by a droplet discharge method, steps such as resist coating, resist baking, exposure, development, and baking after development can be omitted. As a result, the cost can be significantly reduced by simplifying the process.
また、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。 In addition, since a pattern can be formed at an arbitrary place and the thickness and thickness of the pattern to be formed can be adjusted, a substrate having a large area with one side exceeding 1 meter can be manufactured at a low cost and with a high yield.
［実施の形態２］
図２は、本発明により得られる順スタガ型（トップゲート型）のＴＦＴを説明する図である。２００は基板、２０１は下地膜、２０２ａはソース電極、２０２ｂはドレイン電極、２０４は半導体層のチャネル形成領域、２０５、２０６はソース、ドレイン領域、２０７はゲート絶縁膜、２０８はゲート電極である。
[Embodiment 2]
FIG. 2 is a diagram illustrating a forward stagger type (top gate type) TFT obtained by the present invention.
以下、図５及び図６を用いて、その順スタガ型のＴＦＴの作製工程を説明する。 Hereinafter, a manufacturing process of the forward stagger type TFT will be described with reference to FIGS.
絶縁表面を有する基板５００の上に下地膜５０１を形成する。基板５００は、ガラス、石英、アルミナなど絶縁物質で形成される基板、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板などを適用することができる。また、液滴吐出法で形成したパターンの焼成温度、或いは半導体層のソース及びドレイン領域に添加した一導電型不純物の活性化処理における熱処理温度などこの工程における最高処理温度に耐えうる耐熱性を有する可撓性、非可撓性のプラスチック基板を用いることもできる。また、下地膜としては、酸化窒化シリコン膜や窒化酸化シリコン膜などを用いればよく、単層膜又は２層以上積層させた構造を用いてもよい。
A
下地膜５０１の上に、導電膜５０２を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた一種又は複数種を含む合金材料若しくは化合物材料で形成すればよい。また、導電膜５０２は単層構造に限定されず、２層構造、３層構造など複数層を積層させた構造としても良い（図５（Ａ）参照。）。
A
次に、この導電膜５０２をパターニングするために、マスクパターン５０３ａ、５０３ｂを液滴吐出法を用いて形成する。マスクパターン５０３ａ、５０３ｂは有機樹脂を含む組成物を、ノズル５２０より導電膜５０２に吐出し描画することにより直接的に形成する（図５（Ｂ）参照。）。
Next, in order to pattern the
このマスクパターン５０３ａ、５０３ｂには、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミドなどの有機樹脂を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。本実施の形態ではポリイミドを用いる。また感光剤を含む組成物でもよく、ポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いてもよい。
For the
マスクパターン５０３ａ、５０３ｂを用いて、導電膜５０２をエッチングして、ソース電極５０４ａ、ドレイン電極５０４ｂを形成する（図５（Ｃ）参照。）。エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6もしくはＮＦ3などを代表とするフッ素系ガス又はＯ2を適宜用いることができる。マスクパターン５０３ａ、５０３ｂは、その後剥離して除去する。
The
なお、ソース電極５０４ａ、ドレイン電極５０４ｂは、液滴吐出法を用いて形成することもできる。この場合、下地膜５０１の上に、導電性材料を含む組成物を選択的に吐出することで形成することができる。
Note that the
液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）に設定し、該ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。吐出口から吐出する組成物は、実施の形態１と同様に、導電体を溶媒に溶解又は分散させたものを用いる。 The diameter of the nozzle used for the droplet discharge means is set to 0.1 to 50 μm (preferably 0.6 to 26 μm), and the discharge amount of the composition discharged from the nozzle is 0.00001 pl to 50 pl (preferably Is set to 0.0001 to 10 pl). This discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle discharge port is preferably as close as possible in order to drop it at a desired location, and is preferably set to about 0.1 to 2 mm. As the composition discharged from the discharge port, a solution obtained by dissolving or dispersing a conductor in a solvent is used as in the first embodiment.
ソース電極５０４ａ、ドレイン電極５０４ｂ上に、半導体層５０５を形成する（図５（Ｄ）参照。）。半導体層５０５としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれにしてもシリコン又はシリコンを主成分とする半導体膜、例えばシリコン・ゲルマニウム（ＳｉＧｅ）を用いて形成する。
A
半導体層５０５の上に、マスクパターン５０６を液滴吐出法により形成する。マスクパターン５０６は有機樹脂を含む組成物を、ノズル５２１より半導体層５０５に吐出し描画することにより直接的に形成する（図５（Ｅ）参照。）。マスクパターン５０６を用いて、半導体層５０５をパターニングし、半導体層５０７を形成する（図６（Ｆ）参照。）。
A
次に、絶縁層５１２を形成する（図６（Ｇ）参照。）。絶縁層５１２はプラズマＣＶＤ法またはスパッタリング法を用い、シリコンを含む絶縁膜で形成する。この絶縁層５１２は、半導体層５０７上に形成してＴＦＴのゲート絶縁膜として機能させるものである。
Next, the insulating
絶縁層５１２の上に、ゲート電極５１３を液滴吐出法により形成する。ゲート電極５１３は導電性材料を含む組成物を、ノズル５２２より絶縁層５１２に吐出し描画することにより直接的に形成する（図６（Ｈ）参照。）。導電性材料としては、前述のゲート電極で示したものを用いることができる。
A
次にゲート電極５１３をマスクとして、半導体層５０７に不純物元素をドーピングすることにより、一導電型の不純物領域を形成する（図６（Ｉ）参照。）。
Next, an impurity element of one conductivity type is formed by doping the
ゲート電極５１３をマスクとして、ドーピングを行い、チャネル形成領域５０９、ｎ型不純物領域であるソース領域５１０、ドレイン領域５１１を形成し、本発明の順スタガ型ＴＦＴが完成する（図６（Ｊ）参照。）。ドーピング後熱処理によって活性化を行っても良い。
Using the
また図示しないが、ゲート電極と接続する配線、ソース電極、ドレイン電極に接続する他の配線を液滴吐出法を利用して作製することができる。すなわち、液滴吐出法によりマスクパターンを形成してエッチング加工をしても良いし、導電性の組成物を直接描画して配線を形成しても良い。液滴吐出法により配線を作製する時は、その配線の幅により、吐出口を付け変えて、吐出物の量を調節すればよい。例えばゲート線と、ゲート電極とでは、ゲート線は太いパターンで、ゲート電極ではより細いパターンでそれぞれ所望な形状に形成すればよい。 Although not illustrated, a wiring connected to the gate electrode, another wiring connected to the source electrode, and the drain electrode can be manufactured using a droplet discharge method. That is, etching may be performed by forming a mask pattern by a droplet discharge method, or wiring may be formed by directly drawing a conductive composition. When a wiring is manufactured by a droplet discharge method, the discharge port may be changed depending on the width of the wiring to adjust the amount of discharged material. For example, the gate line and the gate electrode may be formed in a desired shape with a thick pattern, and the gate electrode may be formed with a narrower pattern.
以上説明したように、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。 As described above, by forming a mask pattern by a droplet discharge method, steps such as resist coating, resist baking, exposure, development, and baking after development can be omitted. As a result, the cost can be significantly reduced by simplifying the process.
また、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。 In addition, since a pattern can be formed at an arbitrary place and the thickness and thickness of the pattern to be formed can be adjusted, a substrate having a large area with one side exceeding 1 meter can be manufactured at a low cost and with a high yield.
本実施例では、実施の形態１で説明した逆スタガ型ＴＦＴの作製工程について、図３及び図４を用いて説明する。
In this example, a manufacturing process of the inverted staggered TFT described in
基板３００の上にＷ膜を導電膜３０２として１００ｎｍの厚さでスパッタリング法を用いて形成する（図３（Ａ）参照。）。
A W film is formed as a
次に、導電膜３０２をパターニングするために、液滴吐出法によりマスクパターン３０３を形成する。このマスクパターン３０３はポリイミドを含む組成物を導電膜３０２の上に選択的に吐出することで形成する（図３（Ｂ）参照。）。導電膜３０２上に吐出されたポリイミドを含む組成物は、２００℃で３０分焼成することにより硬化させる。本実施例では６００ｎｍの膜厚でマスクパターンを形成する。
Next, in order to pattern the
マスクパターン３０３を用いて、導電膜３０２をＣｌ2、ＳＦ6、Ｏ2の混合ガスをエッチングガスとして用いてドライエッチングを行い、ゲート電極３０４を形成する（図３（Ｃ）参照。）。
Using the
次に、ＳｉＨ4、ＮＨ3、およびＮ2Ｏを反応ガスとしてプラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜を絶縁層３０５として形成する（図３（Ｄ）参照。）。この酸化窒化シリコン膜は本実施例の逆スタガ型のＴＦＴにおいてゲート絶縁膜として機能させるものである。また、成膜条件として基板温度６０〜８５度、成膜ガスは、シラン（ＳｉＨ4）、窒素（Ｎ2）及びＡｒを、それぞれガス流量をシラン（ＳｉＨ4）２ＳＣＣＭ、窒素（Ｎ2）３００ＳＣＣＭ、Ａｒ５００ＳＣＣＭ用いて形成した窒化珪素を用いても良い。
Next, a silicon oxynitride film is formed as the insulating
絶縁層３０５上には、プラズマＣＶＤ法により水素化非晶質シリコン層を半導体層３０６として５０ｎｍの厚さで形成する（図３（Ｅ）参照。）。
A hydrogenated amorphous silicon layer is formed as a
半導体層３０６の上には、液滴吐出法によりポリイミドを含む組成物を吐出し、所定のパターンに描画した後、２００℃にて３０分の熱処理を行い焼成する。こうしてマスクパターン３０７を形成する（図３（Ｆ）参照。）。
A composition containing polyimide is discharged onto the
半導体層３０６は、ＣＦ4、Ｏ2混合ガスによりドライエッチングして水素化非晶質シリコン層である半導体層３０８を形成する（図４（Ｇ）参照。）。その後、マスクパターン３０７は、２−アミノエタノールＨＯＣ2Ｈ4ＮＨ2（３０ｗｔ％）、グライコールエーテルＲ−（ＯＣＨ2）2ＯＨ（７０ｗｔ％）を成分とする剥離液を用いて除去する。
The
次に、半導体層３０８上に、液滴吐出法によりポリイミドから成る保護層（チャネル保護膜）３０９を形成する。その後、この保護層３０９をマスクとして、半導体層３０８にリンをドーピングして不純物領域３１１、３１２を形成する（図４（Ｈ）〜（Ｉ）参照。）。この不純物領域３１１、３１２は、本実施例の逆スタガ型のＴＦＴにおいてソース及びドレイン領域を形成するものとなる。
Next, a protective layer (channel protective film) 309 made of polyimide is formed over the
このソース及びドレイン領域を形成する不純物領域３１１、３１２に対して、それに接続する電極３１３、３１４を形成する。この電極３１３、３１４はＡｇを含む組成物を選択的に吐出し、不純物領域３１１、３１２と電気的な接続ができるように、６００〜８００ｎｍの厚さで所定のパターンを形成し、その後２３０℃で１時間の熱処理をして焼成する。このようにして、逆スタガ型のＴＦＴが完成する。
図１２に、本実施例で作製したＴＦＴの断面ＳＥＭ像を示す。これは、収束イオンビーム加工観察装置（ＦＩＢ）により加工を行った。１２０はＷ膜からなるゲート電極、１２１はＳｉＯＮ膜からなるゲート絶縁膜、１２２が珪素膜からなるアモルファス半導体中の不純物領域、１２３がＡｌ−Ｓｉ合金からなる電極である。図１２（ａ）に示すＴＦＴの領域１を図１２（ｂ１）に、領域２を図１２（ｂ２）に、領域３を図１２（ｂ３）にそれぞれ示す。
FIG. 12 shows a cross-sectional SEM image of the TFT manufactured in this example. This was processed by a focused ion beam processing observation apparatus (FIB). 120 is a gate electrode made of a W film, 121 is a gate insulating film made of a SiON film, 122 is an impurity region in an amorphous semiconductor made of a silicon film, and 123 is an electrode made of an Al-Si alloy.
また、本発明の逆スタガ型ＴＦＴの電気特性を図１３（Ａ）（Ｂ）に示す。図１３（Ａ）は、ゲート電圧（Ｖｇ）―ドレイン電流（Ｉｄ）特性で、ドレイン電圧（Ｖｄ）が５Ｖ、１０Ｖ、１５Ｖの時を示す。図１３（Ｂ）は、ドレイン電圧（Ｖｄ）―ドレイン電流（Ｉｄ）特性で、ゲート電圧（Ｖｇ）が５Ｖ、１０Ｖ、１５Ｖの時を示す。電界効果移動度（μ）は、０．３１３cm2/Vsecであり、しきい値電圧は、３．１０Ｖである。 The electrical characteristics of the inverted staggered TFT of the present invention are shown in FIGS. FIG. 13A shows gate voltage (Vg) -drain current (Id) characteristics, and shows when drain voltage (Vd) is 5V, 10V, and 15V. FIG. 13B shows drain voltage (Vd) -drain current (Id) characteristics and shows when the gate voltage (Vg) is 5V, 10V, and 15V. The field effect mobility (μ) is 0.313 cm 2 / Vsec, and the threshold voltage is 3.10 V.
本実施例では、実施の形態２で説明した順スタガ型ＴＦＴの作製工程について、図５及び図６を用いて説明する。
In this example, a manufacturing process of the forward staggered TFT described in
まず、ガラス基板である基板５００の上に下地膜５０１として酸化窒化シリコン膜を１００ｎｍ形成する。本実施例では、ＳｉＨ4およびＮ2Ｏを反応ガスとしてプラズマＣＶＤにより成膜する。
First, a 100-nm-thick silicon oxynitride film is formed as a
下地膜５０１の上に、Ｗ膜を導電膜５０２としてスパッタリング法で１００ｎｍの厚さに形成する（図５（Ａ）参照。）。
A W film is formed as a
導電膜５０２のパターニングは、液滴吐出法によりマスクパターン５０３ａ、５０３ｂをポリビニルアルコールを含む組成物を吐出し直接描画して形成する（図５（Ｂ）参照。）。
For patterning the
このマスクパターン５０３ａ、５０３ｂを利用して、導電膜５０２をＣｌ2、ＳＦ6、Ｏ2混合ガスを用いてドライエッチングを行う。マスクパターン５０３ａ、５０３ｂは、パターニング後、水洗によりにより除去可能である。こうして、ソース電極５０４ａ、ドレイン電極５０４ｂが形成される（図５（Ｃ）参照。）。
Using the
次に、ソース電極５０４ａ、ドレイン電極５０４ｂ上に、プラズマＣＶＤ法で水素化非晶質シリコン膜を半導体層５０５として５０ｎｍの厚さで形成する（図５（Ｄ）参照。）。
Next, a hydrogenated amorphous silicon film is formed as a
半導体層５０５の上に、マスクパターン５０６を液滴吐出法により形成する。このマスクパターン５０６はポリイミドを含む組成物を半導体層５０５上に直接吐出し、クリーンオーブンを用いて２００℃、３０分の熱処理により硬化させる（図５（Ｅ）参照。）。半導体層５０５は、ＣＦ4、Ｏ2混合ガスによりエッチングして、水素化非晶質シリコン層を半導体層５０７として形成する（図６（Ｆ）参照。）。
A
次に、プラズマＣＶＤ法により１１０ｎｍの厚さで窒化シリコン膜を絶縁層５１２としてを形成する（図６（Ｇ）参照。）。成膜条件は基板温度６０〜８５度、成膜ガスとしてシラン（ＳｉＨ4）、窒素（Ｎ2）、Ａｒをガス流量比ＳｉＨ4：Ｎ2：Ａｒ＝２：３００：５００としてプラズマＣＶＤ法で形成する。この窒化シリコン膜は本実施例の順スタガ型のＴＦＴにおいてゲート絶縁膜として機能させるものである。
Next, a silicon nitride film is formed as an insulating
絶縁層５１２の上に、Ａｇを含む組成物を液滴吐出法で選択的に吐出し、２３０℃で１時間熱処理をしてゲート電極５１３を液滴吐出法により形成する（図６（Ｈ）参照。）。
A composition containing Ag is selectively discharged over the insulating
次にゲート電極５１３をマスクとして、半導体層５０７に、ｎ型の不純物元素であるフォスフィン（ＰＨ3）をグロー放電分解して、イオン種を発生させ、そのイオン種を電界で加速して注入する（図６（Ｉ）。）。
Next, using the
この工程によって、半導体層５０７には、リンが添加されたｎ型の不純物領域が形成される。すなわち、半導体層５０７のゲート電極５１３と重畳する領域に、チャネル形成領域５０９形成され、ｎ型不純物領域であるソース領域５１０、ドレイン領域５１１が形成される（図６（Ｈ）参照。）。以上のようにして、順スタガ型ＴＦＴが完成する。
Through this step, an n-type impurity region to which phosphorus is added is formed in the
本実施例では、実施例１と同じ工程で作製可能な逆スタガ型ＴＦＴを具備した表示用パネルの一例を説明する。
In this embodiment, an example of a display panel including an inverted staggered TFT that can be manufactured in the same process as that of
図１４はその逆スタガ型ＴＦＴ７５１を用いて作製される液晶表示用パネルにおける画素の上面図を示している。逆スタガ型ＴＦＴ７５１はマルチゲート構造としている。水素化非晶質シリコン膜などの半導体層７５１３が形成されている。ゲート電極７５１１と半導体層７５１３とが重なる領域には、液滴吐出法で直接形成された保護層７５１４が設けられている。ソース電極７５１６はゲート電極７５１１と交差するように形成されている。画素電極７５２は透過型液晶表示用パネルである場合には、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、ＺｎＯ(Zinc Oxide)、ＴｉＮ(Titanium Nitride)などの透明導電性材料で形成し、ドレイン電極７５１７を介して、又は半導体層７５１３と直接接するように形成されている。反射型液晶表示用パネルである場合には、画素電極７５２をアルミニウム又はアルミニウムを主成分とする導電性材料でドレイン電極７５１７と同時に形成することもできる。保持容量７５１９は、半導体層７５１３とゲート電極７５１１と同じ工程で形成される容量線７５１２によって形成されている。
FIG. 14 shows a top view of a pixel in a liquid crystal display panel manufactured using the inverted staggered
図７はそれに対応する縦断面図であり、逆スタガ型ＴＦＴ７５１が形成された一方の基板７５０と、絶縁層７６０を介して対向電極７５６と着色層７５７が形成された対向基板７５８との間にスペーサ７５９を介して液晶７５４が封入された状態を示している。逆スタガ型ＴＦＴ７５１に接続する画素電極７５２の上には配向膜７５３が形成されている。
FIG. 7 is a corresponding vertical cross-sectional view between one
対向基板７５８の上に着色層７５７を形成し、絶縁層７６０を形成する。絶縁層７６０は保護層としても平坦化層としても機能する。対向電極７５６は透明導電性材料で形成し、その上側には配向膜７５５が形成されている。また、対向電極７５６や着色層７５７を液滴吐出法を用いて形成することも可能であり、それにより工程数を削減することができる。
A
本実施例は、液晶素子を用いた透過型液晶表示用パネルを作製したが、本発明はそれに限定されず、発光素子を用いた発光装置にも適用できる。なお本実施例では、実施例１で示す逆スタガ型ＴＦＴで液晶表示用パネルを構成する一例を示したが、実施例２で示す順スタガ型ＴＦＴを用いても同様に実施することができる。 In this example, a transmissive liquid crystal display panel using a liquid crystal element was manufactured. However, the present invention is not limited thereto, and can be applied to a light-emitting device using a light-emitting element. In this embodiment, an example in which the liquid crystal display panel is configured by the inverted staggered TFT shown in the first embodiment has been described. However, the present invention can be similarly implemented by using the forward staggered TFT shown in the second embodiment.
本実施例では、実施例１と同じ工程で作製可能な逆スタガ型ＴＦＴを具備した表示用パネルの他の一例を説明する。 In this example, another example of a display panel including an inverted staggered TFT that can be manufactured in the same process as Example 1 will be described.
図１１はその逆スタガ型ＴＦＴ７５１を用いて作製されるエレクトロルミネセンス（ＥＬ）表示用パネルにおける画素の上面図を示している。このＥＬ表示用パネルの映像などを表示する画素部には、それを構成する各画素にＥＬ素子とその発光を制御する第１ＴＦＴ９００１、第２ＴＦＴ９００２が備えられている。これらのＴＦＴはいずれも実施例１で示す逆スタガ型ＴＦＴで形成することができる。第１ＴＦＴ９００１及び第２ＴＦＴ９００２の上にはパッシベーション膜９０１０が形成される。本実施例では、パッシベーション膜９０１０はスパッタリング法によって形成した窒化珪素を用いる。膜中のＡｒは、濃度５×１０18〜５×１０20ａｔｏｍｓ／ｃｍ3程度である。
FIG. 11 is a top view of a pixel in an electroluminescence (EL) display panel manufactured using the inverted staggered
第１ＴＦＴ９００１は画素電極９００９に接続し、これを使って形成されるＥＬ素子の発光を制御するものである。第２ＴＦＴ９００２は、第１ＴＦＴ９００１の動作を制御するものであり、第２ＴＦＴ９００２のゲート電極を兼ねる走査線９００３と、信号線９００７との信号に応じて第１ＴＦＴ９００１のオンオフを制御することができる。第１ＴＦＴ９００１のゲート電極９００４は第２ＴＦＴ９００２と接続し、ゲート電極のオンオフに応じて、電源線９００８からの電力を画素電極９００９側に供給するものである。流れる電流量に応じて発光輝度が変化するＥＬ素子の動作に対応するために、第１ＴＦＴのチャネル幅はチャネル長に対して５〜１００倍、好ましくは１０〜５０倍の長さに設定されている。また、第２ＴＦＴ９００２はスイッチング動作に対してオフリーク電流を低減させるため、マルチゲート構造としている。
The
ＥＬ素子は、一重項励起状態から基底状態に戻る際の発光（蛍光）又は／及び三重項励起状態から基底状態に戻る際の発光（リン光）をする有機化合物を含む層（以下、「ＥＬ層」という。）が一対の電極（陽極と陰極に挟まれた構造を有している。ＥＬ層を形成する有機化合物は、低分子系有機発光物質、中分子系有機発光物質（昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光物質）、高分子系有機発光物質を用いることができる。このＥＬ層は、単層で形成しても良いし、複数の機能の異なる層を積層させて形成しても良い。複数の層を積層させる場合には、正孔注入輸送層、発光層、電子注入輸送層、正孔又は電子ブロック層などを適宜組み合わせれば良い。なお、正孔注入輸送層とは、電極より正孔の注入が可能で、正孔の移動度が高い材料であり、この２つの機能を分離したものでも良い。また、電子注入輸送層についても同様な意味とする。 An EL element includes a layer containing an organic compound that emits light (fluorescence) when returning from a singlet excited state to a ground state and / or emits light (phosphorescence) when returning from a triplet excited state to a ground state (hereinafter referred to as “EL”). The organic compound forming the EL layer is composed of a low molecular weight organic light-emitting substance and a medium molecular weight organic light-emitting substance (sublimation property). And an organic light-emitting material having a molecule number of 20 or less or a chained molecule length of 10 μm or less, and a polymer organic light-emitting material. Alternatively, a plurality of layers having different functions may be laminated to form a hole injecting and transporting layer, a light emitting layer, an electron injecting and transporting layer, a hole or an electron blocking layer. The hole injection / transport layer may be combined as appropriate. Possible hole injection from the electrode, a hole mobility higher material may be one to separate these two functions. In addition, the same meaning for the electron injection transport layer.
図９は、図１１に対応する縦断面図であり、第１ＴＦＴ９００１及び第２ＴＦＴ９００２などが形成された一方の基板９００と、封止基板９０６との間にＥＬ素子９０８が形成されているアクティブマトリクス型のＥＬ表示用パネルを示している。第１ＴＦＴ９００１に接続して画素電極９００９が設けられ、絶縁物９０１１がが形成される。その上にＥＬ層９０３、対向電極９０４からなるＥＬ素子９０８が形成されている。ＥＬ素子９０８の上にパッシベーション膜９０５が形成され、封止基板９０６とシール材によって封止される。パッシベーション膜９０５と封止基板９０６の間には、絶縁物９０１２が充填されている。
FIG. 9 is a longitudinal sectional view corresponding to FIG. 11, and an active matrix type in which an
絶縁物９０１１、絶縁物９０１２としては窒化珪素、酸化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）から選ばれた一種、または複数種からなる膜を用いることができる。
The
他の絶縁性材料としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種の材料を含む膜を用いればよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。封止基板９０６側から光を取り出す場合は、絶縁物９０１２は透光性を有する材料を用いる必要がある。
As another insulating material, a film containing one kind or plural kinds of materials selected from polyimide, acrylic, benzocyclobutene, and polyamide may be used. In addition, a skeleton structure is formed by a bond of silicon (Si) and oxygen (O), and at least one of a material containing at least hydrogen as a substituent, or fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. A material (typically a siloxane polymer) may be used. In the case where light is extracted from the sealing
なお、図９及び図１１では一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ素子を備えた画素を組み合わせて多色表示を可能としても良い。また、それぞれの発光は、全て一重項励起状態から基底状態に戻る際の発光（蛍光）であっても、全て三重項励起状態から基底状態に戻る際の発光（リン光）でもよいし、一色が蛍光（又はリン光）あとの２色がリン光（又は蛍光）というように組み合わせでも良い。Ｒのみをリン光を用いて、Ｇ、Ｂを蛍光を用いてもよい。例えば、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造とすることができる。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。 Although only one pixel is shown in FIGS. 9 and 11, multicolor display is possible by combining pixels having EL elements corresponding to each color of R (red), G (green), and B (blue). It is also good. In addition, each emission may be emission (fluorescence) when returning from the singlet excited state to the ground state, or emission (phosphorescence) when returning from the triplet excited state to the ground state. May be combined such that the two colors after fluorescence (or phosphorescence) are phosphorescence (or fluorescence). Only R may be phosphorescent, and G and B may be fluorescent. For example, a 20 nm thick copper phthalocyanine (CuPc) film is provided as a hole injection layer, and a 70 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided thereon as a light emitting layer. Can do. The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene, or DCM1 to Alq 3 .
パッシベーション膜９０５としては、窒化シリコン、酸化シリコン、酸化窒シリコン、窒化アルミニウム、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン、窒素含有炭素などその他の絶縁物質を用いて形成することができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料（代表的にはシロキサン系ポリマー）を用いてもよい。
The
本発明は、光が発光表示用パネル両面から出射する両面出射型の発光表示用パネルでも、片面出射型の発光表示用パネルにも適用することができる。対向電極側のみから光を出射する場合、画素電極は陽極に相当し反射性を有する金属膜であり、反射性を有する金属膜としては、陽極として機能させるために白金（Ｐｔ）や金（Ａｕ）といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。また、対向電極は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、またはＣａＮなど）を用いる。さらに、対向電極に積層して酸化物導電膜（代表的にはＩＴＯ膜）を設ける。この場合、発光素子から発した光は、画素電極で反射され、対向電極を透過して、封止基板９０６側から出射される。
The present invention can be applied to a dual emission type light emitting display panel in which light is emitted from both sides of a light emitting display panel or a single emission type light emitting display panel. When light is emitted only from the counter electrode side, the pixel electrode corresponds to an anode and is a reflective metal film. As the reflective metal film, platinum (Pt) or gold (Au ) Is used. In addition, since these metals are expensive, they may be stacked on an appropriate metal film such as an aluminum film or a tungsten film to form a pixel electrode in which platinum or gold is exposed at least on the outermost surface. The counter electrode is a thin metal film (preferably 10 to 50 nm), and a material containing an element belonging to
画素電極側のみから光を出射する場合、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極はＡｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉからなる金属膜（膜厚５０ｎｍ〜２００ｎｍ）を用いることが好ましい。この場合、発光素子から発した光は、画素電極を透過して基板９００側から出射される。
When light is emitted only from the pixel electrode side, a transparent conductive film is used for the pixel electrode corresponding to the anode. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. The counter electrode is preferably a metal film (film thickness: 50 nm to 200 nm) made of Al, Ag, Li, Ca, or an alloy thereof MgAg, MgIn, AlLi. In this case, light emitted from the light emitting element passes through the pixel electrode and is emitted from the
画素電極側、対向電極側両方から光が出射する両面出射型の場合、陽極に相当する画素電極には透明導電膜を用いる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、対向電極は光が通過するように膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり、陰極として機能させるために金属膜仕事関数の小さい周期表の１族もしくは２族に属する元素を含む材料（例えば、Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、またはＣａＮなど）を用いる。さらに、対向電極に積層して透明な酸化物導電膜（代表的にはＩＴＯ膜）を設ける。この場合、発光素子から出射した光は基板９００側、封止基板９０６側両方から出射される。
In the case of a dual emission type in which light is emitted from both the pixel electrode side and the counter electrode side, a transparent conductive film is used for the pixel electrode corresponding to the anode. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Further, the counter electrode is a thin metal film (preferably 10 to 50 nm) so that light can pass through, and an element belonging to
以上に示したＥＬ表示用パネルは、液滴吐出法を用いてＴＦＴを作製できるので、工程数が削減され、製造コストの大幅な低減を図ることができる。なお本実施例では、実施例１で示す逆スタガ型ＴＦＴで液晶表示用パネルを構成する一例を示したが、実施例２で示す順スタガ型ＴＦＴを用いても同様に実施することができる。 In the above-described EL display panel, a TFT can be manufactured using a droplet discharge method, so that the number of steps can be reduced and the manufacturing cost can be significantly reduced. In this embodiment, an example in which the liquid crystal display panel is configured by the inverted staggered TFT shown in the first embodiment has been described. However, the present invention can be similarly implemented by using the forward staggered TFT shown in the second embodiment.
本実施例は、実施例３の液晶表示用パネル、又は実施例４のＥＬ表示用パネルをモジュール化した状態を図８を参照して説明する。
In this embodiment, a state in which the liquid crystal display panel of
図８で示すモジュールは、画素部７０１の周辺に駆動回路が形成されたドライバＩＣをＣＯＧ(Chip On Glass)方式で実装している。勿論、ドライバＩＣは、ＴＡＢ(Tape Automated Bonding)方式で実装しても良い。 In the module shown in FIG. 8, a driver IC in which a driver circuit is formed around the pixel portion 701 is mounted by a COG (Chip On Glass) method. Of course, the driver IC may be mounted by a TAB (Tape Automated Bonding) method.
基板７００は対向基板７０３とシール材７０２によって固着されている。画素部７０１は、実施例３で示すように液晶を表示媒体として利用したものであっても良いし、実施例４で示すようにＥＬ素子を表示媒体として利用するものであっても良い。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃは、単結晶の半導体を用いて形成した集積回路の他に、多結晶の半導体を用いたＴＦＴで同様なものを形成しても良い。ドライバＩＣ７０５ａ、７０５ｂ及びドライバＩＣ７０７ａ、７０７ｂ、７０７ｃには、ＦＰＣ７０４ａ、７０４ｂ、７０４ｃまたはＦＰＣ７０６ａ、７０６ｂを介して信号や電源が供給される。
The
実施例５のモジュールを用いた電子機器の一例として、図１０に示すテレビ受像器を完成させることができる。
As an example of an electronic device using the module of
このテレビ受像器は、筐体２００１に液晶又はＥＬ素子を利用した表示用モジュール２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
In this television receiver, a
また、テレビ受像器にも、主画面２００３の他にサブ画面２００８を第２の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用モジュールで形成し、サブ画面をＥＬ表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
In addition, the television receiver may have a configuration in which a
いずれにしても、本発明により、工程数が大幅に削減されるので、大画面で、かつ、低コストでテレビ受像器を製造可能となる。それにより、廉価なテレビ受像器を供給することのみでなく、上述のように新たな機能を追加して、テレビ受像器の利便性を向上させることができる。 In any case, according to the present invention, the number of processes is greatly reduced, so that a television receiver can be manufactured with a large screen and at a low cost. Thereby, not only an inexpensive television receiver can be supplied, but a new function can be added as described above to improve the convenience of the television receiver.
本発明を適用した薄膜トランジスタの他の一例を図１５及び図１６を用いて説明する。 Another example of a thin film transistor to which the present invention is applied will be described with reference to FIGS.
本実施の形態の薄膜トランジスタは、非晶質半導体層を用いたボトムゲート型の薄膜トランジスタである。図１５（A）に作製した薄膜トランジスタの光学顕微鏡写真による上面図、図１５（B）に図１５（A）の線E-Fにおける断面図を示す。基板６００上に導電膜を形成し、マスクパターンにを用いて、パターニングし、ゲート電極６０１を形成した。導電膜はスパッタ法によるタングステン膜を作製し、マスクパターンは液滴吐出法によりポリイミドを含む組成物を選択的に吐出することで作製した。
The thin film transistor of this embodiment is a bottom-gate thin film transistor using an amorphous semiconductor layer. FIG. 15A is a top view of the thin film transistor manufactured using an optical micrograph, and FIG. 15B is a cross-sectional view taken along line E-F in FIG. A conductive film was formed over the
ゲート電極６０１上に、絶縁層６０２を形成した。絶縁層６０２はＣＶＤ法によって形成した酸化窒化珪素膜を用いた。絶縁層６０２上に半導体層及び一導電型の半導体層としてＮ型半導体層を形成し、パターニングにより半導体層６０３及びＮ型半導体層６０４ａ、Ｎ型半導体層６０４ｂを形成した。半導体層、Ｎ型半導体層とも、ゲート電極と同様にマスクパターンは液滴吐出法によりポリイミドを含む組成物を選択的に吐出することで作製した。
An insulating
絶縁層６０２、半導体層６０３、Ｎ型半導体層６０４ａ、Ｎ型半導体層６０４ｂ上に、ソース電極又はドレイン電極６０５ａ、ソース電極又はドレイン電極６０５ｂを、銀を導電性材料として含んだ組成物を吐出して液滴吐出法により形成した。このようにして本発明を適用した薄膜トランジスタが作製された。
A composition containing silver as a conductive material is discharged over the insulating
本実施の形態において作製された薄膜トランジスタは、Ｎ型半導体層６０４ａ及びＮ型半導体層６０４ｂ、ソース電極又はドレイン電極６０５ａ及びソース電極又はドレイン電極６０５ｂがゲート電極６０１とオーバーラップしている。
In the thin film transistor manufactured in this embodiment, the N-
上記のように作製した薄膜トランジスタの電気特性を図１６（Ａ）（Ｂ）に示す。図１６（Ａ）は、ゲート電圧（Ｖｇ）―ドレイン電流（Ｉｄ）特性で、ドレイン電圧（Ｖｄ）が５Ｖ、１０Ｖ、１５Ｖの時を示す。図１６（Ｂ）は、ドレイン電圧（Ｖｄ）―ドレイン電流（Ｉｄ）特性で、ゲート電圧（Ｖｇ）が５Ｖ、１０Ｖ、１５Ｖの時を示す。オフ電流は１×１０-10以下であり比較的良好なＴＦＴ特性が得られた。電界効果移動度（μ）は、０．２cm2/Vsecであり、しきい値電圧は、３．９７Ｖである。 The electrical characteristics of the thin film transistor manufactured as described above are shown in FIGS. FIG. 16A shows the gate voltage (Vg) -drain current (Id) characteristics when the drain voltage (Vd) is 5V, 10V, and 15V. FIG. 16B shows drain voltage (Vd) -drain current (Id) characteristics, and shows when the gate voltage (Vg) is 5V, 10V, and 15V. The off current was 1 × 10 −10 or less, and relatively good TFT characteristics were obtained. The field effect mobility (μ) is 0.2 cm 2 / Vsec, and the threshold voltage is 3.97 V.
本発明を用いると、マスクパターンを液滴吐出法により形成することにより、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。その結果、工程の簡略化によるコストの大幅な低減を図ることができる。 When the present invention is used, steps such as resist coating, resist baking, exposure, development, and baking after development can be omitted by forming a mask pattern by a droplet discharge method. As a result, the cost can be significantly reduced by simplifying the process.
また、任意の場所に導電層などを所望のパターンに形成でき、形成する導電層の厚さや太さを調整できるので、一辺が１メートルを越えるような大面積の基板にも、低いコストで歩留まり良く製造することができる。 In addition, a conductive layer can be formed in a desired pattern at an arbitrary location, and the thickness and thickness of the conductive layer to be formed can be adjusted. Therefore, even on a large area substrate with a side exceeding 1 meter, the yield is low. Can be manufactured well.
Claims (7)
前記第１の導電層上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に半導体膜を形成し、
前記半導体膜上に、第１の有機樹脂を含む組成物を選択的に吐出することによってパターンを形成し、
前記パターンを用いて前記半導体膜をパターニングすることによって半導体層を形成し、
前記パターンを除去し、
前記半導体層上に、第２の有機樹脂を含む組成物を選択的に吐出することによって保護層を形成し、
前記保護層をマスクとして前記半導体層に不純物を導入することによってソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域の上面に、第２の導電性材料を含む組成物を選択的に吐出することによって第２の導電層を形成することを特徴とする薄膜トランジスタの作製方法。 Forming a first conductive layer by selectively discharging a composition containing the first conductive material;
Forming a first insulating film on the first conductive layer;
Forming a semiconductor film on the first insulating film;
On the semiconductor film, a pattern is formed by selectively discharging a composition containing a first organic resin,
Forming a semiconductor layer by patterning the semiconductor film using the pattern;
Removing the pattern,
A protective layer is formed on the semiconductor layer by selectively discharging a composition containing a second organic resin,
A source region and a drain region are formed by introducing impurities into the semiconductor layer using the protective layer as a mask,
A method for manufacturing a thin film transistor and forming the second conductive layer by the top surface of the source region and the drain region, selectively discharging a composition containing a second conductive material.
前記第１の導電膜上に、第１の有機樹脂を含む組成物を選択的に吐出することによって第１のパターンを形成し、
前記第１のパターンを用いて前記第１の導電膜をパターニングすることによって第１の導電層を形成し、
前記第１のパターンを除去し、
前記第１の導電層上に、第１の絶縁膜を形成し、
前記絶縁膜上に半導体膜を形成し、
前記半導体膜上に、第２の有機樹脂を含む組成物を選択的に吐出することによって第２のパターンを形成し、
前記第２のパターンを用いて前記半導体膜をパターニングすることによって半導体層を形成し、
前記第２のパターンを除去し、
前記半導体層上に、第３の有機樹脂を含む組成物を選択的に吐出することによって保護層を形成し、
前記保護層をマスクとして前記半導体層に不純物を導入することによってソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域の上面に、第２の導電性材料を含む組成物を選択的に吐出することによって第２の導電層を形成することを特徴とする薄膜トランジスタの作製方法。 Forming a first conductive film containing a first conductive material;
On the first conductive film, a first pattern is formed by selectively discharging a composition containing a first organic resin,
Forming a first conductive layer by patterning the first conductive film using the first pattern;
Removing the first pattern;
Forming a first insulating film on the first conductive layer;
Forming a semiconductor film on the insulating film;
A second pattern is formed on the semiconductor film by selectively discharging a composition containing a second organic resin,
Forming a semiconductor layer by patterning the semiconductor film using the second pattern;
Removing the second pattern;
A protective layer is formed on the semiconductor layer by selectively discharging a composition containing a third organic resin,
A source region and a drain region are formed by introducing impurities into the semiconductor layer using the protective layer as a mask,
A method for manufacturing a thin film transistor and forming the second conductive layer by the top surface of the source region and the drain region, selectively discharging a composition containing a second conductive material.
前記半導体膜は、アモルファス半導体またはセミアモルファス半導体で形成されることを特徴とする薄膜トランジスタの作製方法。 In claim 1 or 2 ,
The method for manufacturing a thin film transistor, wherein the semiconductor film is formed of an amorphous semiconductor or a semi-amorphous semiconductor.
前記第１の導電性材料は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする薄膜トランジスタの作製方法。 In any one of Claims 1 thru | or 3 ,
The method for manufacturing a thin film transistor, wherein the first conductive material contains silver, gold, copper, or indium tin oxide.
前記第２の導電性材料は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする薄膜トランジスタの作製方法。 In any one of Claims 1 thru | or 4 ,
The method for manufacturing a thin film transistor, wherein the second conductive material contains silver, gold, copper, or indium tin oxide.
前記保護層は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミドから選ばれた一種、または複数種を含むことを特徴とする薄膜トランジスタの作製方法。 In any one of Claims 1 thru | or 5 ,
The method for manufacturing a thin film transistor, wherein the protective layer includes one kind or plural kinds selected from polyimide, acrylic, benzocyclobutene, and polyamide.
前記不純物は、ｎ型を付与する不純物であることを特徴とする薄膜トランジスタの作製方法。 In any one of Claims 1 thru | or 6 ,
The method for manufacturing a thin film transistor, wherein the impurity is an impurity imparting n-type conductivity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004246503A JP4712332B2 (en) | 2003-08-28 | 2004-08-26 | Method for manufacturing thin film transistor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003305364 | 2003-08-28 | ||
| JP2003305364 | 2003-08-28 | ||
| JP2004246503A JP4712332B2 (en) | 2003-08-28 | 2004-08-26 | Method for manufacturing thin film transistor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005101578A JP2005101578A (en) | 2005-04-14 |
| JP2005101578A5 JP2005101578A5 (en) | 2007-10-04 |
| JP4712332B2 true JP4712332B2 (en) | 2011-06-29 |
Family
ID=34467330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004246503A Expired - Fee Related JP4712332B2 (en) | 2003-08-28 | 2004-08-26 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4712332B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105515B2 (en) | 2005-05-12 | 2012-01-31 | Nitto Denko Corporation | Method of manufacturing polytetrafluoroethylene particle aggregate and method of manufacturing polytetrafluoroethylene product |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100454121C (en) * | 2005-06-21 | 2009-01-21 | 财团法人工业技术研究院 | Thin film transistor display making method |
| TWI464510B (en) | 2007-07-20 | 2014-12-11 | Semiconductor Energy Lab | Liquid crystal display device |
| KR101452204B1 (en) * | 2007-11-05 | 2014-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Thin film transistor and display device having the thin film transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163581A (en) * | 1992-11-27 | 1994-06-10 | Toshiba Corp | Thin-film transistor and its manufacture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340129A (en) * | 1998-05-28 | 1999-12-10 | Seiko Epson Corp | Method and device for manufacturing pattern |
| GB2373095A (en) * | 2001-03-09 | 2002-09-11 | Seiko Epson Corp | Patterning substrates with evaporation residues |
| GB2379083A (en) * | 2001-08-20 | 2003-02-26 | Seiko Epson Corp | Inkjet printing on a substrate using two immiscible liquids |
| JP3980312B2 (en) * | 2001-09-26 | 2007-09-26 | 株式会社日立製作所 | Liquid crystal display device and manufacturing method thereof |
-
2004
- 2004-08-26 JP JP2004246503A patent/JP4712332B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163581A (en) * | 1992-11-27 | 1994-06-10 | Toshiba Corp | Thin-film transistor and its manufacture |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8105515B2 (en) | 2005-05-12 | 2012-01-31 | Nitto Denko Corporation | Method of manufacturing polytetrafluoroethylene particle aggregate and method of manufacturing polytetrafluoroethylene product |
| US8226864B2 (en) | 2005-05-12 | 2012-07-24 | Nitto Denko Corporation | Method of manufacturing polytetrafluoroethylene particle aggregate and method of manufacturing polytetrafluoroethylene product |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101578A (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6677785B2 (en) | Video camera | |
| KR101192973B1 (en) | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device | |
| US7655499B2 (en) | Forming method of contact hole and manufacturing method of semiconductor device, liquid crystal display device and EL display device | |
| KR101072412B1 (en) | Display device method for manufacturing the same and television apparatus | |
| KR101127889B1 (en) | Thin film transistor and display device, and method for manufacturing thereof | |
| US20080012076A1 (en) | Display device, method for manufacturing thereof, and television device | |
| JP4969041B2 (en) | Method for manufacturing display device | |
| US7374977B2 (en) | Droplet discharge device, and method for forming pattern, and method for manufacturing display device | |
| KR101065600B1 (en) | Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device | |
| JP4879496B2 (en) | Pattern formation method | |
| JP4712332B2 (en) | Method for manufacturing thin film transistor | |
| JP4583904B2 (en) | Method for manufacturing display device | |
| JP4877868B2 (en) | Method for manufacturing display device | |
| JP5201791B2 (en) | Display device and electronic device | |
| JP4877867B2 (en) | Method for manufacturing display device | |
| JP4986391B2 (en) | Method for manufacturing display device | |
| JP2005167229A (en) | Light-emitting device and its manufacturing method | |
| JP5025208B2 (en) | Method for manufacturing thin film transistor | |
| JP4718818B2 (en) | Method for manufacturing thin film transistor | |
| JP4656916B2 (en) | Method for manufacturing light emitting device | |
| JP4683898B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |