JP4671173B2 - Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program - Google Patents

Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program Download PDF

Info

Publication number
JP4671173B2
JP4671173B2 JP2005332984A JP2005332984A JP4671173B2 JP 4671173 B2 JP4671173 B2 JP 4671173B2 JP 2005332984 A JP2005332984 A JP 2005332984A JP 2005332984 A JP2005332984 A JP 2005332984A JP 4671173 B2 JP4671173 B2 JP 4671173B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
cable
ground
design support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005332984A
Other languages
Japanese (ja)
Other versions
JP2007140839A (en
Inventor
健 森下
小林  直樹
高志 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005332984A priority Critical patent/JP4671173B2/en
Publication of JP2007140839A publication Critical patent/JP2007140839A/en
Application granted granted Critical
Publication of JP4671173B2 publication Critical patent/JP4671173B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、接続されるケーブルからの不要電磁放射を抑制することの出来るプリント回路基板のプリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラムに関する。   The present invention relates to a printed circuit board design support apparatus, a printed circuit board design support method, and a printed circuit board design support program for a printed circuit board that can suppress unnecessary electromagnetic radiation from a connected cable.

LSIやICを搭載したプリント回路基板は、不要な電磁波を放射する。この不要電磁放射は、他の電子機器に誤動作を生じさせる原因となることから、その放射強度を規格で定められた値よりも小さく抑制する必要がある。また、プリント回路基板製造後に、不要電磁放射を抑制するための設計変更や、対策部品の追加が生じることを避けるためには、設計段階でその電気特性を解析し、不要電磁放射を抑制する対策を講じる必要がある。   A printed circuit board on which an LSI or IC is mounted emits unnecessary electromagnetic waves. Since this unnecessary electromagnetic radiation causes a malfunction in other electronic devices, it is necessary to suppress the radiation intensity to a value smaller than the value determined by the standard. In addition, to avoid the need to change the design to suppress unwanted electromagnetic radiation or add countermeasure parts after the printed circuit board is manufactured, measure the electrical characteristics at the design stage to prevent unwanted electromagnetic radiation. It is necessary to take.

プリント回路基板の電気特性を解析する方法としては、SPICEなどの回路解析手法や、FDTD法やモーメント法、有限要素法などの電磁界解析手法があり、これらはプリント回路基板の設計に広く使用されている。   There are circuit analysis methods such as SPICE and electromagnetic field analysis methods such as the FDTD method, the moment method, and the finite element method as methods for analyzing the electrical characteristics of the printed circuit board, which are widely used in the design of printed circuit boards. ing.

ところで、プリント回路基板に接続されたケーブルは、ケーブル自身がアンテナとして動作し、高レベルの不要電磁放射を発生する。   By the way, the cable connected to the printed circuit board itself operates as an antenna, and generates a high level of unnecessary electromagnetic radiation.

このケーブルからの放射は、ケーブルを流れるコモンモード電流が原因であるため、不要電磁放射を計算するためにはコモンモード電流を取り扱うことのできる解析手法を使用する必要がある。 Since radiation from this cable is caused by a common mode current flowing through the cable, it is necessary to use an analysis method that can handle the common mode current in order to calculate unwanted electromagnetic radiation.

ここで、SPICEなどの回路解析手法では、コモンモード電流を取り扱うことができない。このため、ケーブルからの不要電磁放射を計算することはできない。一方、FDTD法やモーメント法などの電磁界解析手法では、コモンモード電流を取り扱うことができる。しかし、一般にケーブルを含めたプリント回路基板全体をモデル化し、電磁界解析を行うには膨大な時間を必要とする。このため、プリント回路基板の設計段階でケーブルからの不要電磁放射を計算することや、その抑制対策を検討する目的で使用するには実用的ではない。   Here, a circuit analysis method such as SPICE cannot handle a common mode current. For this reason, the unwanted electromagnetic radiation from the cable cannot be calculated. On the other hand, electromagnetic field analysis methods such as the FDTD method and the moment method can handle common mode currents. However, in general, it takes an enormous amount of time to model an entire printed circuit board including a cable and perform an electromagnetic field analysis. For this reason, it is not practical to use it for the purpose of calculating unnecessary electromagnetic radiation from the cable at the design stage of the printed circuit board or examining the suppression measures.

以上のことから、プリント回路基板の設計段階で不要電磁放射を抑制するため、ケーブルからの不要電磁放射を短時間で計算することのできる解析方法、およびケーブルからの不要電磁放射を抑制するプリント回路基板の設計方法が必要とされている。 Based on the above, in order to suppress unnecessary electromagnetic radiation at the design stage of the printed circuit board, an analysis method that can calculate unnecessary electromagnetic radiation from the cable in a short time, and a printed circuit that suppresses unnecessary electromagnetic radiation from the cable There is a need for a substrate design method.

このようなケーブルからの不要電磁放射を抑制するプリント回路基板設計方法として、特許文献1に示される技術がある。特許文献1では、プリント回路基板のレイアウト情報から、電子デバイスと配線とグラウンドプレーンとを電磁界解析用のモデルに変換し、電子デバイスの動作に伴いグラウンドプレーン近傍に発生する電界強度の分布を算出している。そして、この電界強度が弱い部分にケーブルを接続することによってケーブルからの不要電磁放射を抑制している。このように特許文献1では、プリント回路基板を簡略化し、なおかつケーブルを含めない解析モデルを使用して電磁界解析することにより、短時間でケーブルからの不要電磁放射を抑制する設計指針を得ていた。上記した技術に関連して、以下に示すような報告がなされている。   As a printed circuit board design method for suppressing unnecessary electromagnetic radiation from such a cable, there is a technique disclosed in Patent Document 1. In Patent Document 1, the electronic device, wiring, and ground plane are converted into an electromagnetic field analysis model from the printed circuit board layout information, and the distribution of the electric field strength generated near the ground plane as the electronic device operates is calculated. is doing. And the unnecessary electromagnetic radiation from a cable is suppressed by connecting a cable to the part with this weak electric field strength. As described above, Patent Document 1 obtains a design guideline that suppresses unnecessary electromagnetic radiation from a cable in a short time by simplifying a printed circuit board and performing an electromagnetic field analysis using an analysis model that does not include a cable. It was. In relation to the above technology, the following reports have been made.

特開平7−234890号公報に開示されている「電磁界強度算出装置」では、電気回路装置の放射する電磁界強度を算出する電磁界強度算出装置において、解析対象となる電気回路装置の各装置部分を、分布定数線路近似法の適用可能な装置部分と、適用不可能な装置部分とに区分けする区分手段(11)と、区分手段(11)が適用可能と区分けする装置部分に対して分布定数線路近似法を施すことで、該装置部分の電流分布を算出する第1の算出手段(12)と、第1の算出手段(12)の算出する電流分布を用いつつ、区分手段(11)が適用不可能と区分けする装置部分に対してモーメント法を施すことで、該装置部分の電流分布を算出する第2の算出手段(13)と、第1の算出手段(12)の算出する電流分布と、第2の算出手段(13)の算出する電流分布とから、電気回路装置の放射する電磁界強度を算出する第3の算出手段(14)とを備える電磁界強度算出装置が提案されている。   In the “electromagnetic field strength calculating device” disclosed in Japanese Patent Application Laid-Open No. 7-234890, each device of the electric circuit device to be analyzed in the electromagnetic field strength calculating device that calculates the electromagnetic field strength radiated by the electric circuit device. The section is divided into a device part to which the distributed constant line approximation method can be applied and a device part to which the distributed constant line approximation method is not applicable, and a distribution is performed with respect to the device part that the section means (11) classifies as applicable. By applying the constant line approximation method, the first calculation means (12) for calculating the current distribution of the device portion and the current distribution calculated by the first calculation means (12), the sorting means (11) Is applied to a device part that is classified as unapplicable, whereby a second calculation means (13) for calculating a current distribution of the device part and a current calculated by the first calculation means (12) Distribution and second calculation And a current distribution calculating stage (13), the electromagnetic field intensity calculation apparatus and a third calculation means for calculating the electromagnetic field intensity (14) for radiating the electric circuit device has been proposed.

また、特開平7−302278号公報で開示されている「電磁界強度算出装置」では、モーメント法に基づいて電気回路装置の放射する電磁界強度を算出する電磁界強度算出装置において、電気回路装置の持つプリント板類/ケーブル類/リード類/金属筐体類の構造体を正確に入力する入力手段(10)と、入力手段(10)の入力する電気回路装置の構造体に従い、プリント板類/ケーブル類/リード類/金属筐体類に流れる電流と、プリント板類や他の類の持つ誘電体に流れる等価電流及び等価磁流とを未知数とするモーメント法の連立方程式を導出する導出手段(111) と、導出手段(111) の導出するモーメント法の連立方程式を解くことで、プリント板類/ケーブル類/リード類/金属筐体類に流れる電流と、プリント板類や他の類の持つ誘電体に流れる等価電流及び等価磁流とを算出する算出手段(112)と、算出手段(112) の算出する算出値から、電気回路装置の放射する電磁界強度を計算する計算手段(113) とを備える電磁界強度算出装置が提案されている。   In addition, in the “electromagnetic field strength calculating device” disclosed in Japanese Patent Application Laid-Open No. 7-302278, in the electromagnetic field strength calculating device for calculating the electromagnetic field strength radiated by the electric circuit device based on the moment method, the electric circuit device According to the structure of the input circuit (10) for accurately inputting the structure of the printed boards / cables / leads / metal casings of the electronic circuit board and the structure of the electric circuit device to be input by the input means (10) / Derivation means for deriving simultaneous equations of the moment method with unknown currents flowing in cables / leads / metal casings and equivalent currents and equivalent magnetic currents flowing in dielectrics of printed boards and other types (111) and the simultaneous equations of the moment method derived by the deriving means (111), the current flowing in the printed boards / cables / leads / metal casings, and the printed board A calculation means (112) for calculating an equivalent current and an equivalent magnetic current flowing in a dielectric having a class or another class, and an electromagnetic field intensity radiated by the electric circuit device from a calculation value calculated by the calculation means (112). There has been proposed an electromagnetic field intensity calculating device including a calculating means (113) for calculating.

また、特開平11−161690号公報で開示されている「電磁界強度算出装置、電磁界強度算出方法、及び電磁界強度算出手段を有するプログラムを格納した記録媒体」では、入力データを設定することにより電磁界強度算出のための電気回路機器のモデルを作成するモデル作成手段を備え、モデル作成手段により得られたモデルに基づいて得られる解析入力データに基づいて電気回路機器から放射される電磁界の強度を算出する装置において、電気回路機器の外形寸法を入力させる手順と電気回路機器をメッシュ化して解析するための解析周波数を入力させる手順とを少なくとも含む複数の手順を格納するナビゲーションファイルと、該ナビゲーションファイルに格納されている手順を順次表示する表示手段とを備え、該表示手段に表示される手順にしたがって利用者が会話的に入力データを設定するようにした電磁界強度算出装置が提案されている。   In addition, in “a recording medium storing a program having an electromagnetic field intensity calculating device, an electromagnetic field intensity calculating method, and an electromagnetic field intensity calculating unit” disclosed in Japanese Patent Laid-Open No. 11-161690, input data is set. An electromagnetic field radiated from the electrical circuit device based on the analysis input data obtained based on the model obtained by the model creation unit. A navigation file storing a plurality of procedures including at least a procedure for inputting an outer dimension of an electric circuit device and a procedure for inputting an analysis frequency for meshing and analyzing the electric circuit device; Display means for sequentially displaying the procedures stored in the navigation file, and display on the display means Electromagnetic field intensity calculation apparatus utilized in accordance with the procedures is to set the input data interactively that has been proposed.

特開2001−318961号公報JP 2001-318961 A 特開平7−234890号公報JP-A-7-234890 特開平7−302278号公報JP-A-7-302278 特開平11−161690号公報Japanese Patent Laid-Open No. 11-161690

プリント回路基板に接続されたケーブルに不要電磁放射の原因となる電流が流れる経路としては、グラウンドプレーンを流れるコモンモード電流、電源−グラウンドプレーン間の電圧変動などがある。特許文献1では、グラウンドプレーンを流れるコモンモード電流に起因して、ケーブルから発生する不要電磁放射を抑制することはできるが、電源−グラウンドプレーン間の電圧変動に起因する不要電磁放射を抑制することはできない。   A path through which a current causing unnecessary electromagnetic radiation flows in a cable connected to the printed circuit board includes a common mode current flowing through the ground plane and a voltage fluctuation between the power supply and the ground plane. In Patent Document 1, unnecessary electromagnetic radiation generated from the cable due to the common mode current flowing through the ground plane can be suppressed, but unnecessary electromagnetic radiation due to voltage fluctuation between the power source and the ground plane is suppressed. I can't.

本発明の目的は、プリント回路基板の電源−グラウンドプレーン間の電圧変動に起因して、ケーブルをアンテナとして発生する不要電磁放射を抑えたプリント回路基板の設計に使用することができる、プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援プログラムを提供することにある。   An object of the present invention is to provide a printed circuit board that can be used for designing a printed circuit board that suppresses unnecessary electromagnetic radiation generated by using a cable as an antenna due to voltage fluctuation between a power source and a ground plane of the printed circuit board. The object is to provide a design support apparatus, a printed circuit board design support method, and a printed circuit board design support program.

以下に、[発明を実施するための最良の形態]で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために付加されたものであるが、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。   In the following, means for solving the problem will be described using reference numerals with parentheses used in [Best Mode for Carrying Out the Invention]. These symbols are added in order to clarify the correspondence between the description of [Claims] and the description of the best mode for carrying out the invention. ] Should not be used for interpretation of the technical scope of the invention described in the above.

本発明のプリント回路基板設計支援装置は、設計対象であるプリント回路基板に接続されるケーブル(140)から放射される不要電磁波の電界強度を求めるためのプリント回路基板設計支援装置(1)であって、ケーブルが接続される設計対象であるプリント回路基板のレイアウト情報のうち、電源プレーン(101)とグラウンドプレーン(100)とからなる電源―グラウンド系のレイアウトを1つもしくは複数のセル(120)に分割する電源―グラウンド系セル生成部(4)と、分割された1つもしくは複数のセルのうち、電源プレーンの端部(103)を含むセルのみを抽出する電源−グラウンド系端部セル抽出部(5)と、設計対象であるプリント回路基板に搭載されるLSIのスイッチング時に、LSIの電源電流特性に対応して電源プレーンの端部を含むセルにおけるLSIのクロック周波数毎の電圧変動ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出部(8)と、算出された伝達アドミタンスに基づいて、ケーブルから放射される不要電磁波の電界強度を算出する電界強度算出部(10)とを備える。比例係数は、セルにおける電圧をケーブルに発生するコモン電圧で除算した商である。 The printed circuit board design support apparatus of the present invention is a printed circuit board design support apparatus (1) for obtaining the electric field strength of unnecessary electromagnetic waves radiated from a cable (140) connected to a printed circuit board to be designed. Among the layout information of the printed circuit board to be connected to the cable, one or a plurality of cells (120) has a power-ground layout composed of the power plane (101) and the ground plane (100). Power supply-ground cell generation unit (4) and power supply-ground system edge cell extraction that extracts only the cell including the edge (103) of the power plane among one or a plurality of divided cells Part (5) and the power supply current characteristics of the LSI when switching the LSI mounted on the printed circuit board to be designed. Transfer admittance calculation unit that calculates a transfer admittance is the product obtained by multiplying a proportional coefficient a voltage variation to the quotient obtained by dividing by the current induced in the cable for each clock frequency of the LSI in the cell including the end portion of the power plane and (8 ) And an electric field strength calculation unit (10) that calculates the electric field strength of the unnecessary electromagnetic wave radiated from the cable based on the calculated transfer admittance. The proportionality coefficient is a quotient obtained by dividing the voltage in the cell by the common voltage generated in the cable.

また、本発明のプリント回路基板設計支援装置は、ケーブル(140)が接続されたプリント回路基板における不要電磁波放射の電界強度を予測するプリント回路基板設計支援装置(1)であって、プリント回路基板のレイアウト情報を入力するためのプリント回路基板レイアウト情報入力部(2)と、プリント回路基板のレイアウト情報のうち、電源プレーン(101)とグラウンドプレーン(100)とからなる電源−グラウンド系のレイアウトを抽出する電源−グラウンド系レイアウト抽出部(3)と、電源−グラウンド系のレイアウトを一つもしくは複数のセルに分割する電源−グラウンド系セル生成部(4)と、電源プレーンの端部を含むセルのみを抽出する電源−グラウンド系端部セル抽出部(5)と、プリント基板に搭載されるLSIのスイッチング時に電源系に流れる電流の値を入力するためのLSI電源電流特性入力部(6)と、LSIの動作に関与するクロック周波数とその整数倍の周波数において、LSI電源電流特性入力部から入力される電源系に流れる電流の値に基づいて、プリント回路基板の電源プレーンの端部を含むセルにおけるLSIのクロック周波数毎の電圧変動を算出する電源−グラウンド系電圧変動算出部(7)と、電源プレーンの端部を含むセルにおけるLSIのクロック周波数毎の電圧変動ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出部(8)と、電源プレーンの端部を含むセルにおける電圧と算出された伝達アドミタンスとに基づいてケーブルに誘起される電流を算出するケーブル電流算出部(9)と、ケーブルに流れる電流から、ケーブルから放射される電界強度を算出する放射電界強度算出部(10)と、算出された放射電界強度を周波数毎に表示する電界強度表示部(11)とを備える。比例係数は、セルにおける電圧をケーブルに発生するコモン電圧で除算した商である。 A printed circuit board design support apparatus according to the present invention is a printed circuit board design support apparatus (1) for predicting the electric field strength of unnecessary electromagnetic radiation in a printed circuit board to which a cable (140) is connected. A printed circuit board layout information input unit (2) for inputting the layout information of the circuit board, and of the printed circuit board layout information, a power-ground layout comprising a power plane (101) and a ground plane (100) A power source-ground system layout extraction unit (3) to extract, a power source-ground system cell generation unit (4) that divides the power source-ground system layout into one or a plurality of cells, and a cell including an end of the power plane Power supply-ground system end cell extraction unit (5) that extracts only, and mounted on the printed circuit board An LSI power supply current characteristic input unit (6) for inputting a value of a current flowing in the power supply system at the time of switching of the LSI, and an LSI power supply current characteristic input unit at a clock frequency involved in the operation of the LSI and an integer multiple thereof. A power-ground voltage fluctuation calculation unit (7) for calculating voltage fluctuation for each LSI clock frequency in a cell including the end of the power plane of the printed circuit board based on the value of the current flowing in the power supply system; A transmission admittance calculation unit (8) that calculates a transmission admittance that is a product obtained by multiplying a voltage coefficient at each clock frequency of the LSI in a cell including the end of the power plane by a current induced in the cable and a proportional coefficient. And induced in the cable based on the voltage in the cell including the end of the power plane and the calculated transfer admittance. A cable current calculation unit (9) for calculating a current to be generated, a radiation field intensity calculation unit (10) for calculating an electric field intensity radiated from the cable from a current flowing in the cable, and the calculated radiated electric field intensity for each frequency. And an electric field intensity display section (11) for displaying. The proportionality coefficient is a quotient obtained by dividing the voltage in the cell by the common voltage generated in the cable.

また、本発明のプリント回路基板設計支援装置(1)における放射電界強度算出部(10)は、プリント回路基板が複数の電源−グラウンド系で構成される場合には、ケーブル(140)からの放射電界強度を電源−グラウンド系ごとに算出する。   Further, the radiation electric field intensity calculation unit (10) in the printed circuit board design support apparatus (1) of the present invention emits from the cable (140) when the printed circuit board is composed of a plurality of power-ground systems. The electric field strength is calculated for each power-ground system.

また、本発明のプリント回路基板設計支援装置(1)における伝達アドミタンス算出部(8)は、プリント回路基板の電源プレーンの端部を含むセル(120)における電圧をグラウンドプレーン(100)もしくはケーブル(140)上にコモンモード電圧として変換し、伝達アドミタンスを算出する。   Further, the transfer admittance calculation unit (8) in the printed circuit board design support device (1) of the present invention converts the voltage in the cell (120) including the end of the power plane of the printed circuit board to the ground plane (100) or the cable ( 140) is converted into a common mode voltage and the transfer admittance is calculated.

また、本発明のプリント回路基板設計支援装置(1)において、プリント回路基板の電源プレーンの端部(103)を含むセルにおける電圧と、グラウンドプレーン(100)もしくはケーブル(140)上のコモンモード電圧の変換係数は0.5である。   In the printed circuit board design support apparatus (1) of the present invention, the voltage in the cell including the end portion (103) of the power plane of the printed circuit board and the common mode voltage on the ground plane (100) or the cable (140). The conversion coefficient is 0.5.

また、本発明のプリント回路基板設計支援装置(1)において、プリント回路基板の電源プレーンの端部(103)を含むセルにおける電圧と、グラウンドプレーン(100)もしくはケーブル(140)上のコモンモード電圧の変換係数は0.35〜0.7のいずれかの値である。   In the printed circuit board design support apparatus (1) of the present invention, the voltage in the cell including the end portion (103) of the power plane of the printed circuit board and the common mode voltage on the ground plane (100) or the cable (140). The conversion coefficient is any value from 0.35 to 0.7.

また、本発明のプリント回路基板設計支援装置(21)は、さらに、プリント回路基板のレイアウト情報を変更するためのレイアウト情報変更部(12)を備える。   The printed circuit board design support apparatus (21) of the present invention further includes a layout information changing unit (12) for changing the layout information of the printed circuit board.

また、本発明のプリント回路基板設計支援装置(21)は、さらに、伝達アドミタンスを記憶する伝達アドミタンス記憶部(13)を備える。   The printed circuit board design support apparatus (21) of the present invention further includes a transmission admittance storage unit (13) for storing the transmission admittance.

また、本発明のプリント回路基板設計支援方法は、設計対象であるプリント回路基板に接続されるケーブル(140)から放射される不要電磁波の電界強度を求めるためのプリント回路基板設計支援方法であって、電源―グラウンド系セル生成部が、ケーブルが接続される設計対象であるプリント回路基板のレイアウト情報のうち、電源プレーン(101)とグラウンドプレーン(100)とからなる電源―グラウンド系のレイアウトを1つもしくは複数のセル(120)に分割する電源―グラウンド系セル生成ステップと、電源−グラウンド系端部セル抽出部が、分割された1つもしくは複数のセルのうち、電源プレーンの端部(103)を含むセルのみを抽出する電源−グラウンド系端部セル抽出ステップと、伝達アドミタンス算出部が、設計対象であるプリント回路基板に搭載されるLSIのスイッチング時に、LSIの電源電流特性に対応して電源プレーンの端部を含むセルにおけるLSIのクロック周波数毎の電圧変動ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出ステップと、電界強度算出部が、算出された伝達アドミタンスに基づいて、ケーブルから放射される不要電磁波の電界強度を算出する電界強度算出ステップとを備える。比例係数は、セルにおける電圧をケーブルに発生するコモン電圧で除算した商である。 The printed circuit board design support method of the present invention is a printed circuit board design support method for determining the electric field strength of unnecessary electromagnetic waves radiated from a cable (140) connected to a printed circuit board to be designed. The power-ground cell generator generates a power-ground layout 1 consisting of a power plane (101) and a ground plane (100) in the layout information of the printed circuit board that is the design target to which the cable is connected. The power-ground system cell generation step for dividing the cell into one or a plurality of cells (120) and the power-ground system end cell extraction unit include the end (103) of the power plane among the one or a plurality of divided cells. ) power to extract only the cell comprising - a ground-based end cell extraction step, the transfer admittance calculator When switching LSI mounted on a printed circuit board to be designed by the current induced in response to the power supply current characteristic of the LSI voltage variation for each LSI clock frequency in the cell including the end portion of the power plane to a cable The transmission admittance calculation step for calculating the transfer admittance, which is a product obtained by multiplying the divided quotient by the proportional coefficient, and the electric field intensity calculation unit calculate the electric field intensity of the unnecessary electromagnetic wave radiated from the cable based on the calculated transfer admittance. And an electric field intensity calculating step. The proportionality coefficient is a quotient obtained by dividing the voltage in the cell by the common voltage generated in the cable.

また、本発明のプリント回路基板設計支援方法において、プリント回路基板が複数の電源−グラウンド系で構成される場合には、電源―グラウンド系セル生成ステップと、電源−グラウンド系端部セル抽出ステップと、伝達アドミタンス算出ステップと、電界強度算出ステップとにより、ケーブル(140)から放射される電界強度を、電源−グラウンド系ごとに、放射電界強度算出部が算出する。 Further, in the printed circuit board design support method of the present invention, when the printed circuit board is composed of a plurality of power supply-ground systems, a power supply-ground system cell generation step, a power supply-ground system end cell extraction step, The radiated electric field intensity calculating unit calculates the electric field intensity radiated from the cable (140) for each power supply-ground system through the transfer admittance calculating step and the electric field intensity calculating step.

また、本発明のプリント回路基板設計支援方法において、伝達アドミタンス算出ステップは、前記伝達アドミタンス算出部が、プリント回路基板の電源プレーンの端部(103)を含むセルにおける電圧をグラウンドプレーン(100)もしくはケーブル(140)上にコモンモード電圧として変換し、伝達アドミタンスを算出する。 In the printed circuit board design support method of the present invention, in the transfer admittance calculation step , the transfer admittance calculation unit calculates the voltage in the cell including the end portion (103) of the power plane of the printed circuit board to the ground plane (100). Or it converts as a common mode voltage on a cable (140), and calculates transfer admittance.

また、本発明のプリント回路基板設計支援方法において、プリント回路基板の電源プレーンの端部(103)を含むセルにおける電圧と、グラウンドプレーン(100)もしくはケーブル(140)上のコモンモード電圧の変換係数は0.5である。   Further, in the printed circuit board design support method of the present invention, the conversion coefficient between the voltage in the cell including the end (103) of the power plane of the printed circuit board and the common mode voltage on the ground plane (100) or the cable (140). Is 0.5.

また、本発明のプリント回路基板設計支援方法において、プリント回路基板の電源プレーンの端部(103)を含むセルにおける電圧と、グラウンドプレーン(100)もしくはケーブル(140)上のコモンモード電圧の変換係数は0.35〜0.7のいずれかの値である。   Further, in the printed circuit board design support method of the present invention, the conversion coefficient between the voltage in the cell including the end (103) of the power plane of the printed circuit board and the common mode voltage on the ground plane (100) or the cable (140). Is any value from 0.35 to 0.7.

また、本発明のプリント回路基板設計支援方法は、さらに、算出された伝達アドミタンスを伝達アドミタンス記憶部が記憶する伝達アドミッタンス記憶ステップを備え、プリント回路基板のレイアウト情報の変更前後において伝達アドミタンスが同一となる場合には、電源プレーンの端部を含むセルにおける電圧変動を再度算出し、再度算出された電圧変動と記憶された伝達アドミタンスとに基づいて、電界強度算出ステップで、電界強度算出部が、ケーブルから放射される不要電磁波の電界強度を算出する。 The printed circuit board design support method of the present invention further includes a transmission admittance storage step in which the transmission admittance storage unit stores the calculated transmission admittance, and the transmission admittance is the same before and after the layout information of the printed circuit board is changed. In this case, the voltage fluctuation in the cell including the end of the power plane is calculated again , and the electric field intensity calculation unit in the electric field intensity calculation step based on the calculated voltage fluctuation and the stored transfer admittance, Calculate the electric field strength of unwanted electromagnetic waves radiated from the cable.

また、本発明のプリント回路基板設計支援プログラムは、コンピュータに読み込み可能であり、請求項9〜14のいずれかに記載のプリント回路基板設計支援方法を実現させる。   The printed circuit board design support program of the present invention can be read by a computer, and realizes the printed circuit board design support method according to any one of claims 9 to 14.

本発明により、プリント回路基板の電源−グラウンドプレーン間の電圧変動に起因して、上記プリント回路基板に接続されるケーブルをアンテナとして放射される不要電磁波を抑制することのできるプリント回路基板のプリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラムを提供することができる。   According to the present invention, a printed circuit board printed circuit board capable of suppressing unnecessary electromagnetic waves radiated by using a cable connected to the printed circuit board as an antenna due to voltage fluctuation between a power source and a ground plane of the printed circuit board. A board design support device, a printed circuit board design support method, and a printed circuit board design support program can be provided.

以下、本発明のプリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラムについて添付の図面を参照して具体的に説明する。   Hereinafter, a printed circuit board design support apparatus, a printed circuit board design support method, and a printed circuit board design support program according to the present invention will be described in detail with reference to the accompanying drawings.

(実施の形態1)
図1に、本発明の実施の形態1に係わるプリント回路基板設計支援装置1の機能ブロックを示す。本実施の形態1に係わる回路基板設計支援装置1は、その機能構成として、プリント回路基板のレイアウト情報が入力されるプリント回路基板レイアウト情報入力部2と、このレイアウト情報から電源−グラウンド系に関係するレイアウトを抽出する電源−グラウンド系レイアウト抽出部3と、この電源−グラウンド系のレイアウトを一つもしくは複数のセルに分割する電源−グラウンド系セル生成部4と、電源−グラウンド系レイアウトの周辺セルのみを抽出する電源−グラウンド系端部セル抽出部5と、LSIスイッチング時に電源系に流れる電流を表すLSI電源電流特性入力部6と、このLSIの動作に関与するクロック周波数とその整数倍の周波数において、LSIの電源電流特性に対する電源−グラウンド系端部セルにおける各周波数の電圧変動を算出する電源−グラウンド系電圧変動算出部7と、電源−グラウンド系端部セルにおける電圧変動とケーブルに誘起される電流との関係である伝達アドミタンスを算出する伝達アドミタンス算出部8と、電源−グラウンド系端部セルの電圧と伝達アドミタンスを用いてケーブルに誘起される電流を算出するケーブル電流算出部9と、ケーブルに流れる電流から放射電界強度を算出する電界強度算出部10と、得られた電界強度を周波数ごとに表示する電界強度表示部11とを備えている。
(Embodiment 1)
FIG. 1 shows functional blocks of a printed circuit board design support apparatus 1 according to Embodiment 1 of the present invention. The circuit board design support apparatus 1 according to the first embodiment has, as its functional configuration, a printed circuit board layout information input unit 2 to which printed circuit board layout information is input, and a power-ground system based on the layout information. A power source-ground system layout extraction unit 3 for extracting a layout to be generated, a power source-ground system cell generation unit 4 for dividing the power source-ground system layout into one or a plurality of cells, and peripheral cells of the power source-ground system layout Power supply-ground system end cell extraction section 5 for extracting only the power, LSI power supply current characteristic input section 6 representing the current flowing in the power supply system at the time of LSI switching, and the clock frequency involved in the operation of this LSI and its integral multiple frequency In the power supply-ground system end cell for the power supply current characteristics of LSI A power supply-ground system voltage fluctuation calculation unit 7 that calculates voltage fluctuations of the wave number, and a transmission admittance calculation unit 8 that calculates transmission admittance that is a relationship between the voltage fluctuations in the power supply-ground system end cell and the current induced in the cable. A cable current calculation unit 9 that calculates the current induced in the cable using the voltage of the power-ground system end cell and the transfer admittance, and an electric field strength calculation unit 10 that calculates the radiation electric field strength from the current flowing in the cable, And an electric field intensity display unit 11 for displaying the obtained electric field intensity for each frequency.

また、図21に、本実施の形態に係わる上記機能ブロックを実現するためのハードウェア構成を示す。図21に示される設計支援装置31は、プリント回路基板設計支援プログラム、または、この設計支援プログラムにおける計算に必要な各種データが記憶された記録媒体32と、設計支援装置本体33とを備えている。記録媒体32には、電源−グラウンド系レイアウトの抽出、電源−グラウンド系のセル生成、電源−グラウンド系の端部セル抽出、電源−グラウンド系の電圧変動の算出、伝達アドミタンスの算出、ケーブル電流の算出、放射電界強度の算出に使用するプログラムが格納されている。また、設計支援装置本体33は、データの入出力を行う入出力装置34、記録媒体32から読み込まれたプログラムまたはデータを記憶する記憶装置35、全体の制御および計算を行う演算装置36、および計算結果を表示する表示装置37を備えており、これらはバス38により相互に接続されている。上記したプリント回路基板レイアウト情報入力部2、およびLSI電源電流特性入力部6は、入出力装置34に設けられている。また、電源−グラウンド系レイアウト抽出部3、電源−グラウンド系セル生成部4、電源−グラウンド系端部セル抽出部5、電源−グラウンド系電圧変動算出部7、伝達アドミタンス算出部8、ケーブル電流算出部9、放射電界強度算出部10は、それぞれ演算装置36に設けられている。また、放射電界強度表示部11は表示装置37である。上記したハードウェア構成において、入力装置34からバス38を介して記憶装置35に入力されたプリント回路基板のレイアウト情報、LSIの電源電流特性に関するデータ、および記録媒体32から読み込んだプログラムを使用し、演算装置36によりケーブルからの放射電界強度が計算されて、表示装置37に結果が表示される。   FIG. 21 shows a hardware configuration for realizing the functional blocks according to the present embodiment. The design support apparatus 31 shown in FIG. 21 includes a printed circuit board design support program or a recording medium 32 in which various data necessary for calculation in the design support program are stored, and a design support apparatus main body 33. . The recording medium 32 includes power source / ground system layout extraction, power source / ground system cell generation, power source / ground system end cell extraction, power source / ground system voltage fluctuation calculation, transfer admittance calculation, cable current A program used for calculation and calculation of the radiation electric field strength is stored. The design support device main body 33 includes an input / output device 34 for inputting / outputting data, a storage device 35 for storing a program or data read from the recording medium 32, an arithmetic device 36 for performing overall control and calculation, and a calculation. A display device 37 for displaying the results is provided, and these are connected to each other by a bus 38. The printed circuit board layout information input unit 2 and the LSI power supply current characteristic input unit 6 described above are provided in the input / output device 34. In addition, the power source / ground system layout extraction unit 3, the power source / ground system cell generation unit 4, the power source / ground system end cell extraction unit 5, the power source / ground system voltage fluctuation calculation unit 7, the transfer admittance calculation unit 8, and the cable current calculation The unit 9 and the radiated electric field intensity calculation unit 10 are provided in the arithmetic device 36, respectively. The radiated electric field intensity display unit 11 is a display device 37. In the hardware configuration described above, the layout information of the printed circuit board input to the storage device 35 via the bus 38 from the input device 34, the data relating to the power supply current characteristics of the LSI, and the program read from the recording medium 32 are used. The radiated electric field intensity from the cable is calculated by the arithmetic device 36 and the result is displayed on the display device 37.

(実施の形態1の動作原理)
次に、実施の形態1に係わるプリント回路基板設計支援装置1の動作について図2を参照して説明する。図2は、本実施の形態の動作を示すフローチャートである。
(Operation principle of Embodiment 1)
Next, the operation of the printed circuit board design support apparatus 1 according to the first embodiment will be described with reference to FIG. FIG. 2 is a flowchart showing the operation of the present embodiment.

本実施の形態に係わるプリント回路基板設計支援装置1が起動すると、図21に示される演算装置36が記憶媒体32、および記憶装置35に予め記憶されているプログラムを読み込んで実行する。これにより、演算装置36により、図1に示される各機能ブロックが実現される。プリント回路基板設計支援装置1が起動した後、電源プレーンとグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置、接続されるケーブルの構造、接続位置などのプリント回路基板のレイアウトに関するデータがプリント回路基板レイアウト情報入力部2から入力され(ステップS10)、電源−グラウンド系レイアウト抽出部3に出力される。電源−グラウンド系レイアウト抽出部3では、このプリント回路基板のレイアウトに関するデータから、図3に示すように電源プレーン101−グラウンドプレーン100、および誘電体基板110に関係するレイアウトを抽出し(ステップS11)、そのデータを電源−グラウンド系セル生成部4に出力する。電源−グラウンド系セル生成部4では、電源プレーン101−グラウンドプレーン100、および誘電体基板110に関係するレイアウト情報に基づき、図4に示すように電源プレーン101−グラウンドプレーン100を1つまたは複数のセル120に分割し(ステップS12)、そのデータを電源系端部セル抽出部5に出力する。なお、図4では誘電体基板110が描かれていないが、誘電体基板110も同様にセル分割する。電源系端部セル抽出部5は、図4に示す電源−グラウンドプレーン端部103のセルを抽出し(ステップS13)、そのデータを電源電圧変動算出部7に出力する。ここで図5に示すように、電源プレーン101とグランドプレーン100の端部が重なる場合には、同図に点線で示すように、この両プレーンの端部が重なる箇所は電源−グラウンドプレーン端部103のセルには含まない。ただし、図中丸印で示すように、この両プレーンの端部が重なる箇所がケーブル接続部130を含む場合には、このセルは電源−グラウンドプレーン端部103のセルとして扱う。   When the printed circuit board design support apparatus 1 according to the present embodiment is activated, the arithmetic device 36 shown in FIG. 21 reads and executes programs stored in advance in the storage medium 32 and the storage device 35. Thereby, each functional block shown in FIG. 1 is realized by the arithmetic unit 36. After the printed circuit board design support device 1 is activated, the printed circuit board includes the structure of the power plane and the ground plane, the mounting position of electronic devices such as LSI and IC and the decoupling capacitor, the structure of the cable to be connected, and the connection position. Is input from the printed circuit board layout information input unit 2 (step S10), and is output to the power-ground layout extraction unit 3. The power supply / ground layout extraction unit 3 extracts a layout related to the power supply plane 101-ground plane 100 and the dielectric substrate 110 from the data relating to the layout of the printed circuit board as shown in FIG. 3 (step S11). The data is output to the power-ground cell generator 4. In the power supply-ground system cell generation unit 4, one or a plurality of power supply planes 101-ground planes 100 are arranged based on layout information related to the power supply plane 101-ground plane 100 and the dielectric substrate 110, as shown in FIG. The data is divided into cells 120 (step S12), and the data is output to the power system end cell extraction unit 5. Although the dielectric substrate 110 is not illustrated in FIG. 4, the dielectric substrate 110 is also divided into cells in the same manner. The power supply system end cell extraction unit 5 extracts the cell at the power supply / ground plane end 103 shown in FIG. 4 (step S13), and outputs the data to the power supply voltage fluctuation calculation unit 7. Here, as shown in FIG. 5, when the end portions of the power plane 101 and the ground plane 100 overlap, as shown by the dotted line in FIG. It is not included in the cell 103. However, as shown by a circle in the figure, when the portion where the ends of both planes overlap includes the cable connecting portion 130, this cell is handled as a cell of the power-ground plane end 103.

電源電圧変動算出部7は、LSI電源電流特性入力部6から出力されたLSIのスイッチングに伴う電源電流波形に関するデータと、電源系端部セル抽出部5から出力された電源−グラウンド系に関するデータに基づいて、LSIの動作に関与するクロック周波数とその整数倍の周波数において、電源系端部各セルiにおける電源電圧の変動VDM(i)を算出し(ステップS14)、そのデータを伝達アドミタンス算出部8に出力する。この電圧変動の計算には、電源−グラウンドプレーンを等価回路で表現し、SPICEなどの回路シミュレータで計算する手法を用いると、短時間で電圧変動を算出することができる。伝達アドミタンス算出部8では、図6に示すようにセル分割されたグラウンドプレーン100にケーブル140を接続した解析モデルを使用して、後述する方法により電源−グラウンドプレーン端部の各セルiにおける電圧VDM(i)と、ケーブル上に1つまたは複数設けた電流観測点jに誘起される電流の関係である伝達アドミタンスY(i,j)を算出し(ステップS15)、そのデータをケーブル電流算出部9に出力する。ケーブル電流算出部9では、伝達アドミタンスY(i,j)と、電源電圧変動算出部から出力された電源−グラウンド系端部の電圧変動VDM(i)から、ケーブル上の電流観測点jに流れる電流ICM(i,j)を求める。これを数式1に基づいて、電圧観測点iについて合計することにより、電流観測点jに流れる電流ICABLE(j)を算出し(ステップS16)、その結果を電界強度算出部10に出力する。

Figure 0004671173
なお、プリント回路基板に電源プレーンが2つ以上存在する場合には、ケーブルに流れる電流を電源−グラウンドプレーン対ごとに算出し、それぞれを電界強度算出部10に出力する。 The power supply voltage fluctuation calculation unit 7 converts the power supply current waveform associated with LSI switching output from the LSI power supply current characteristic input unit 6 and the power supply-ground system data output from the power supply end cell extraction unit 5. Based on the clock frequency involved in the operation of the LSI and an integer multiple thereof, the power supply voltage fluctuation VDM (i) in each cell i at each end of the power supply system is calculated (step S14), and the data is transmitted to the transfer admittance calculation unit. 8 is output. The voltage fluctuation can be calculated in a short time by using a technique in which the power supply-ground plane is expressed by an equivalent circuit and is calculated by a circuit simulator such as SPICE. The transfer admittance calculation unit 8 uses the analysis model in which the cable 140 is connected to the cell-divided ground plane 100 as shown in FIG. 6, and the voltage VDM in each cell i at the end of the power-ground plane by a method described later. (I) and a transfer admittance Y (i, j) which is a relation between currents induced at one or a plurality of current observation points j provided on the cable is calculated (step S15), and the data is calculated as a cable current calculation unit. Output to 9. The cable current calculation unit 9 flows from the transfer admittance Y (i, j) and the voltage fluctuation VDM (i) at the power supply-ground system end output from the power supply voltage fluctuation calculation unit to the current observation point j on the cable. The current ICM (i, j) is obtained. Based on Equation 1, the voltage observation point i is summed to calculate the current ICABLE (j) flowing through the current observation point j (step S16), and the result is output to the electric field strength calculation unit 10.
Figure 0004671173
When there are two or more power supply planes on the printed circuit board, the current flowing through the cable is calculated for each power supply-ground plane pair, and each is output to the electric field strength calculation unit 10.

電界強度算出部10では、ケーブルを流れる電流分布から放射電界強度を算出し(ステップS17)、その結果を電界強度表示部11に出力する。プリント回路基板に電源プレーンが2つ以上存在する場合には、各電源−グラウンドプレーン対の電圧変動に起因する放射電界強度を個別に算出するとともに、これらを合計した全ての電源−グラウンドプレーン対の電圧変動に起因する放射電界強度も算出する。   The electric field strength calculation unit 10 calculates the radiated electric field strength from the current distribution flowing through the cable (step S17), and outputs the result to the electric field strength display unit 11. When there are two or more power planes on the printed circuit board, the radiated electric field strength due to the voltage fluctuation of each power-ground plane pair is calculated individually, and all the power-ground plane pairs summed up are calculated. The radiation electric field intensity resulting from the voltage fluctuation is also calculated.

ここで、電界強度算出部10において、電流分布から放射電界強度を算出する方法について説明する。図7に示す座標系の原点に配置された、長さΔz、電流Iの電流素片が周囲に放射する電磁界は、多くの電磁気学に関する文献に示されているが、例えばKai Fong Leeが著した「PRINCIPLES of ANTENNA THEORY」(JOHN WILEY & SONS,1984,pp.27−31)によれば、数式2で表される。

Figure 0004671173
ここで、ηは周囲媒質のインピーダンスであり、空間の誘電率、透磁率をそれぞれε、μとして、
Figure 0004671173
で表される。 Here, a method for calculating the radiated electric field intensity from the current distribution in the electric field intensity calculation unit 10 will be described. The electromagnetic field radiated to the surroundings by a current element of length Δz and current I arranged at the origin of the coordinate system shown in FIG. 7 is shown in many literatures on electromagnetism, for example, Kai Fong Lee According to the book “PRINCIPLES of ANTENNA THEORY” (John Wiley & Sons, 1984, pp. 27-31), it is expressed by Equation 2.
Figure 0004671173
Where η is the impedance of the surrounding medium, and the permittivity and permeability of the space are ε and μ, respectively.
Figure 0004671173
It is represented by

また、jは虚数単位、κは波数、rは原点から電磁界の観測点までの距離を示す。さらに、電磁界の観測点がκr>>1を満足する場合には、[数式2]は以下の[数式4]で近似できる。

Figure 0004671173
電界強度算出部10では、ケーブル上の観測点jにおいて間隔Δ(j)でサンプリングした電流から、プリント回路基板レイアウト上の任意の点を原点とし、電流の方向、各電流観測点から原点および放射電界強度観測点との距離を考慮し、上述した微小電流素片が発生する電磁界に関する式を用いて放射電界強度を計算する。これをケーブルに沿って積分することにより、任意形状のケーブルからの放射電界強度を算出することができる。また、このような計算方法を使用することにより、プリント回路基板からの放射を除外し、ケーブルからの放射電磁界のみを計算することができる。電界強度表示部11では、電界強度算出部10で計算されたケーブルからの放射電界強度を表示する。プリント回路基板に電源プレーンが2つ以上ある場合には、各電源−グラウンドプレーン対の電圧変動に起因する放射電界強度を個別に表示するとともに、これらを合計した全ての電源−グラウンドプレーン対の電圧変動に起因する放射電界強度も表示する(ステップS18)。 Further, j is an imaginary unit, κ is a wave number, and r is a distance from the origin to the observation point of the electromagnetic field. Further, when the observation point of the electromagnetic field satisfies κr >> 1, [Equation 2] can be approximated by the following [Equation 4].
Figure 0004671173
The electric field strength calculation unit 10 uses an arbitrary point on the printed circuit board layout as an origin from the current sampled at the interval Δ (j) at the observation point j on the cable, and the current direction, the origin and the radiation from each current observation point. In consideration of the distance to the field strength observation point, the radiation field strength is calculated using the above-described formula relating to the electromagnetic field generated by the minute current element. By integrating this along the cable, the radiated electric field intensity from the cable having an arbitrary shape can be calculated. Also, by using such a calculation method, it is possible to exclude radiation from the printed circuit board and calculate only the radiated electromagnetic field from the cable. The field strength display unit 11 displays the radiation field strength from the cable calculated by the field strength calculation unit 10. When there are two or more power planes on the printed circuit board, the radiated electric field strength due to the voltage fluctuation of each power source-ground plane pair is individually displayed, and the voltage of all power source-ground plane pairs summed up. The radiated electric field intensity resulting from the fluctuation is also displayed (step S18).

このような表示方法を使用することにより、設計者は、より多くの放射電界を生じさせる電源−グラウンドプレーン対を特定することができる。このため、放射に寄与する割合の大きな電源−グラウンドプレーン対から優先的に対策することができるようになり、設計を効率化することができる。   By using such a display method, a designer can identify power-ground plane pairs that produce more radiated electric fields. For this reason, it becomes possible to preferentially take countermeasures from the power supply-ground plane pair that contributes to radiation, and the design can be made more efficient.

ここで、伝達アドミタンス算出部8において、電源−グラウンドプレーン端部の各セルiにおける電圧VDM(i)と、ケーブルに流れる電流ICM(i)(ここでは説明を簡単にするため、ケーブル上に設けた電流観測点jは省略する)の関係を表す伝達アドミタンスY(i)を算出する方法について説明する。まず、図8に示すように、電源−グラウンドプレーンの端部に発生した電圧VDM(i)により、この電源−グラウンドプレーン端部の境界線103aと垂直をなす方向において導体上にコモンモード電流を誘起するコモンモード電圧VCM(i)が発生する。すなわち、図8(a)ではグラウンドプレーン100、(b)ではグラウンドプレーンに接続されたケーブル140にコモンモード電圧VCM(i)が発生する。この関係を比例係数Kとして[数式5]で表すことにする。

Figure 0004671173
このグラウンドプレーン上に発生したコモンモード電圧VCM(i)と、ケーブルに流れる電流ICM(i)の関係をアドミタンスYCM(i)とすると、これらの関係は[数式6]で表される。したがって、電圧VDM(i)とアドミタンスY(i)の関係は[数式7]で表すことができる。
Figure 0004671173
Figure 0004671173
伝達アドミタンス算出部8では、電源−グラウンドプレーン端部の各セルiにおける伝達アドミタンスYCM(i)を算出し、比例係数Kを乗じたデータをケーブル電流算出部9に出力する。ここではグラウンドプレーンとケーブルのみで構成される簡易な解析モデルでアドミタンスを算出できるため、プリント回路基板全体をモデル化するよりも解析に要する時間を大幅に短縮できる。ここで、比例係数Kは理論的に求められていないため、本発明では以下に示す方法で数値実験的にその値を決定した。 Here, in the transfer admittance calculation unit 8, the voltage VDM (i) in each cell i at the end of the power supply-ground plane and the current ICM (i) flowing through the cable (in this case, provided on the cable for simplicity of explanation) The method for calculating the transfer admittance Y (i) representing the relationship of the current observation point j will be described. First, as shown in FIG. 8, a voltage VDM (i) generated at the end of the power-ground plane causes a common mode current to be generated on the conductor in a direction perpendicular to the boundary 103a at the end of the power-ground plane. An induced common mode voltage VCM (i) is generated. That is, the common mode voltage VCM (i) is generated in the ground plane 100 in FIG. 8A and in the cable 140 connected to the ground plane in FIG. This relationship is expressed by [Formula 5] as a proportional coefficient K.
Figure 0004671173
If the relationship between the common mode voltage VCM (i) generated on the ground plane and the current ICM (i) flowing through the cable is admittance YCM (i), these relationships are expressed by [Formula 6]. Therefore, the relationship between the voltage VDM (i) and the admittance Y (i) can be expressed by [Formula 7].
Figure 0004671173
Figure 0004671173
The transmission admittance calculation unit 8 calculates the transmission admittance YCM (i) in each cell i at the end of the power-ground plane, and outputs the data multiplied by the proportional coefficient K to the cable current calculation unit 9. Here, since the admittance can be calculated with a simple analysis model composed of only a ground plane and a cable, the time required for the analysis can be greatly reduced compared to modeling the entire printed circuit board. Here, since the proportionality coefficient K is not theoretically obtained, in the present invention, the value was determined by numerical experiment by the following method.

図9は、比例係数Kを決定するために作成したケーブルが接続されたプリント回路基板の電磁界解析モデルである。誘電体基板110の基板サイズは、100mm×100mm×3mmとした。誘電体基板110の基板材は、FR−4(ガラスエポキシ基板)を想定し、その比誘電率を4.3とした。電源プレーン101は、50mm×50mmとし、グラウンドプレーン100は、100mm×100mm、電源−グラウンドプレーンの間隔は1mmとした。また、グランドプレーンには直径0.1mm、長さ500mmのケーブル140を接続した。この解析モデルの図中に示す信号入力位置150において、電源−グラウンド系に電圧変動を誘起する波源として1Ωの内部抵抗を有する電圧源を接続し、1Wの電力を供給した。この解析モデルをFDTD法によりシミュレーションし、ケーブルのグラウンドプレーンへの接続部に流れる電流ICABLEを1GHzまで25MHzごとに観測した。   FIG. 9 is an electromagnetic field analysis model of a printed circuit board to which a cable created to determine the proportionality coefficient K is connected. The substrate size of the dielectric substrate 110 was 100 mm × 100 mm × 3 mm. As the substrate material of the dielectric substrate 110, FR-4 (glass epoxy substrate) is assumed, and the relative dielectric constant thereof is set to 4.3. The power plane 101 was 50 mm × 50 mm, the ground plane 100 was 100 mm × 100 mm, and the power-ground plane interval was 1 mm. A cable 140 having a diameter of 0.1 mm and a length of 500 mm was connected to the ground plane. At the signal input position 150 shown in the drawing of this analysis model, a voltage source having an internal resistance of 1Ω was connected as a wave source for inducing voltage fluctuations in the power supply-ground system, and 1 W of power was supplied. This analysis model was simulated by the FDTD method, and the current ICABLE flowing through the connection portion of the cable to the ground plane was observed every 25 MHz up to 1 GHz.

次に、同図の解析モデルからケーブルを取り除き、電源系のみの解析モデルを用いてシミュレーションし、電源−グラウンドプレーン端部の電圧VDM(i)を5mm間隔で観測した。次に、グラウンドプレーン上のコモンモード電圧VCM(i)とケーブルに流れる電流の関係であるYCM(i)を算出するため、図10に示すセル分割されたグラウンドプレーン100とケーブル140からなる解析モデルを作成した。この解析モデルを使用して、電源−グラウンド系端部に対応する位置のコモンモード電圧VCM(i)と、ケーブルに流れる電流の関係YCM(i)をモーメント法により1GHzまで25MHzごとに計算した。そして、先の解析で得られたVDM(i)を用いて、ケーブルのグラウンドプレーンへの接続部に流れる電流ICMを[数式8]により計算した。

Figure 0004671173
以上により算出したICABLEとICMの絶対値の差が最小となるよう、最小自乗法により比例係数Kを決定した。また、図11、図12に示すように、電源プレーンの配置位置を変化させた解析モデルにおいても同様の解析を行った。さらに、電源−グラウンドプレーン間隔を0.5mmとして、計6種類の解析モデルにおいて同様の解析を行った。 Next, the cable was removed from the analysis model of the figure, and a simulation was performed using an analysis model of only the power supply system, and the voltage VDM (i) at the end of the power supply-ground plane was observed at intervals of 5 mm. Next, in order to calculate YCM (i) which is the relationship between the common mode voltage VCM (i) on the ground plane and the current flowing in the cable, an analysis model including the ground plane 100 and the cable 140 divided into cells shown in FIG. It was created. Using this analysis model, the common mode voltage VCM (i) at the position corresponding to the end of the power supply-ground system and the relationship YCM (i) of the current flowing through the cable were calculated every 25 MHz up to 1 GHz by the moment method. Then, using VDM (i) obtained in the previous analysis, the current ICM flowing through the connection portion of the cable to the ground plane was calculated by [Equation 8].
Figure 0004671173
The proportionality coefficient K was determined by the method of least squares so that the difference between the absolute values of ICABLE and ICM calculated above was minimized. Further, as shown in FIGS. 11 and 12, the same analysis was performed on an analysis model in which the position of the power plane is changed. Furthermore, the same analysis was performed on a total of six types of analysis models, with the distance between the power source and the ground plane being 0.5 mm.

この結果、これら3種類の電源プレーンの配置に対して、Kの値はそれぞれ、電源−グラウンドプレーン間隔が1mmのときには、0.52、0.49、0.48となり、電源−グラウンドプレーン間隔が0.5mmのときには、0.49、0.47、0.49となった。このときケーブルに流れる電流ICABLEとICMの計算結果を図13〜図18に示す。これらの図は、実線がICABLE、点線がICMを示しており、両者は周波数特性を含めて良好に一致している。これらの結果から、Kは電源−グラウンドプレーンの厚さには依存せずに0.5程度の値となることが分かった。また、Kを0.5とすれば、上記算出されたKの値(0.47〜0.52)に対する誤差は0.6dB以内となり、十分に高い精度でケーブルに流れる電流を算出することができる。さらに、EMI測定では測定結果に通常3dB程度の変動幅を有することを考慮すると、Kは0.35〜0.7の範囲内とすることが望ましい。   As a result, for these three types of power plane arrangements, the values of K are 0.52, 0.49, and 0.48 when the power-ground plane spacing is 1 mm, and the power-ground plane spacing is At 0.5 mm, the values were 0.49, 0.47, and 0.49. The calculation results of the currents ICABLE and ICM flowing through the cable at this time are shown in FIGS. In these figures, the solid line indicates ICABLE and the dotted line indicates ICM, and both are well matched including the frequency characteristics. From these results, it was found that K has a value of about 0.5 without depending on the thickness of the power-ground plane. Further, if K is 0.5, the error with respect to the calculated K value (0.47 to 0.52) is within 0.6 dB, and the current flowing through the cable can be calculated with sufficiently high accuracy. it can. Furthermore, considering that the measurement result usually has a fluctuation range of about 3 dB in the EMI measurement, it is desirable that K is in the range of 0.35 to 0.7.

本実施の形態に係わるプリント回路基板設計支援装置によれば、プリント回路基板の電源−グラウンドプレーン間の電圧変動に起因して、ケーブルをアンテナとする不要電磁放射を、電源−グラウンド系端部の電圧変動を算出する工程と、この電圧変動とケーブルに誘起される電流の関係を表す伝達アドミタンスを算出する工程と、ケーブルに誘起される電流から放射電界強度を算出する工程に分割して算出する。これらの工程はそれぞれ、プリント回路基板とケーブルを一体的にモデル化して計算する電磁界解析手法に比べて短時間で計算することができる。このため、電源−グラウンドプレーン間の電圧変動を抑制するためのデカップリングコンデンサの配置や、電源−グラウンドプレーンの構造を変更するなどの対策の効果を短時間で確認することが可能となり、不要電磁放射を抑制したプリント回路基板を設計することができる。   According to the printed circuit board design support apparatus according to the present embodiment, due to voltage fluctuation between the power supply and the ground plane of the printed circuit board, unwanted electromagnetic radiation using the cable as an antenna is reduced at the end of the power supply and ground system. The calculation is divided into a step for calculating voltage fluctuation, a step for calculating transfer admittance representing the relationship between the voltage variation and the current induced in the cable, and a step for calculating the radiated electric field intensity from the current induced in the cable. . Each of these processes can be calculated in a shorter time than an electromagnetic field analysis method in which a printed circuit board and a cable are modeled and calculated integrally. For this reason, it is possible to confirm the effects of measures such as the arrangement of decoupling capacitors to suppress voltage fluctuations between the power supply and the ground plane and changes in the structure of the power supply and ground plane in a short time. A printed circuit board with suppressed radiation can be designed.

(実施の形態2)
本発明の実施の形態2に係わるプリント回路基板設計支援装置について説明する。図19は、本実施の形態に係わるプリント回路基板設計支援装置21の機能ブロックを示す。図19においては、図1に示すプリント回路基板設計支援装置1の機能ブロックと同じものには同じ符号を付し、その詳細な説明は省略する。図19に示すように、本実施の形態に係わるプリント回路基板設計支援装置21は、図1に示すプリント回路基板設計支援装置1に、プリント回路基板のレイアウト情報を変更するためのプリント回路基板レイアウト情報変更部12、および伝達アドミタンス算出部8で算出された伝達アドミタンスを記憶する伝達アドミタンス記憶部13といった機能部をそれぞれ追加したものである。プリント回路基板レイアウト情報変更部12は、プリント回路基板レイアウト情報入力部2から出力されたプリント回路基板のレイアウトに関する情報を変更し、そのデータを電源−グラウンド系レイアウト抽出部3に出力する。伝達アドミタンス記憶部13は、伝達アドミタンス算出部8で算出された伝達アドミタンスを記憶し、プリント回路基板レイアウト情報変更部12でなされたレイアウト情報の変更において、電源−グラウンドプレーンの構造、ケーブルの構造または接続位置、電源−グラウンドプレーンを分割するセルサイズに関するデータに変更が無ければ、再度伝達アドミタンスを計算する工程を省略するために備えられている。
(Embodiment 2)
A printed circuit board design support apparatus according to Embodiment 2 of the present invention will be described. FIG. 19 shows functional blocks of the printed circuit board design support apparatus 21 according to the present embodiment. 19, the same functional blocks as those of the printed circuit board design support apparatus 1 shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. As shown in FIG. 19, the printed circuit board design support apparatus 21 according to the present embodiment changes the printed circuit board layout for changing the layout information of the printed circuit board to the printed circuit board design support apparatus 1 shown in FIG. 1. Functional units such as an information change unit 12 and a transfer admittance storage unit 13 that stores the transfer admittance calculated by the transfer admittance calculation unit 8 are added. The printed circuit board layout information changing unit 12 changes information related to the layout of the printed circuit board output from the printed circuit board layout information input unit 2 and outputs the data to the power-ground layout extraction unit 3. The transmission admittance storage unit 13 stores the transmission admittance calculated by the transmission admittance calculation unit 8, and in the layout information change performed by the printed circuit board layout information change unit 12, the structure of the power supply-ground plane, the structure of the cable, If there is no change in the data regarding the cell size for dividing the connection position and the power-ground plane, it is provided to omit the process of calculating the transfer admittance again.

また、本実施の形態に係わるプリント回路基板設計支援装置のハードウェア構成は、実施の形態1と同様に図21となる。本実施の形態では、プリント回路基板レイアウト情報変更部12は入出力装置34に備えられ、伝達アドミタンス記憶部13は記憶装置35に備えられる。他の構成は第1の実施形態と同様なので省略する。   The hardware configuration of the printed circuit board design support apparatus according to the present embodiment is as shown in FIG. 21 as in the first embodiment. In the present embodiment, the printed circuit board layout information changing unit 12 is provided in the input / output device 34, and the transfer admittance storage unit 13 is provided in the storage device 35. Other configurations are the same as those in the first embodiment, and thus are omitted.

(実施の形態2の動作原理)
次に、実施の形態2に係わるプリント回路基板設計支援装置21の動作について、図20を参照して説明する。図20は、本実施形態の動作を示すフローチャートである。
(Operation Principle of Embodiment 2)
Next, the operation of the printed circuit board design support apparatus 21 according to the second embodiment will be described with reference to FIG. FIG. 20 is a flowchart showing the operation of the present embodiment.

本実施の形態に係わるプリント回路基板設計支援装置21が起動すると、図21に示される演算装置36が記憶媒体32、および記憶装置35に予め記憶されているプログラムを読み込んで実行する。これにより、演算装置36により、図19に示される各機能ブロックが実現される。プリント回路基板設計支援装置21が起動した後、電源プレーンとグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置、ケーブルの構造と接続位置などのプリント回路基板のレイアウトに関するデータがプリント回路基板レイアウト情報入力部2に入力され(ステップS20)、プリント回路基板レイアウト情報変更部12に出力される。プリント回路基板レイアウト情報変更部12は、電源−グラウンド系の電圧変動を抑制するため、電源プレーンやグラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置、ケーブルの構造や接続位置の変更、またはデカップリングコンデンサの追加など、レイアウトに関する情報に変更を施し(ステップS21)、そのデータを電源−グラウンド系レイアウト情報抽出部3に出力する。電源−グラウンド系レイアウト抽出部3では、プリント回路基板のレイアウトに関するデータから、電源−グラウンド系に関係するレイアウトを抽出し(ステップS22)、そのデータを電源−グラウンド系セル生成部4に出力する。電源−グラウンド系セル生成部4では、電源−グラウンド系に関するレイアウト情報に基づき、電源−グラウンド系を1つまたは複数のセルに分割し(ステップS23)、そのデータを電源系端部セル抽出部5に出力する。電源系端部セル抽出部5は、電源−グラウンドプレーン端部のセルを抽出し(ステップS24)、そのデータを電源電圧変動算出部7に出力する。電源電圧変動算出部7は、LSI電源電流特性入力部6から出力されたLSIのスイッチングに伴う電源電流波形に関するデータと、電源系端部セル抽出部から出力された電源−グラウンド系に関するデータに基づいて、LSIの動作に関与するクロック周波数とその整数倍の周波数において、電源系端部各セルにおける電源電圧の変動を算出し(ステップS25)、そのデータを伝達アドミタンス算出部8に出力する。   When the printed circuit board design support device 21 according to the present embodiment is activated, the arithmetic device 36 shown in FIG. 21 reads and executes a program stored in advance in the storage medium 32 and the storage device 35. Thereby, each functional block shown in FIG. 19 is realized by the arithmetic unit 36. After the printed circuit board design support device 21 is activated, it relates to the layout of the printed circuit board such as the structure of the power plane and ground plane, the mounting position of electronic devices such as LSI and IC and decoupling capacitors, the structure and connection position of the cable, etc. Data is input to the printed circuit board layout information input unit 2 (step S20) and output to the printed circuit board layout information change unit 12. The printed circuit board layout information change unit 12 suppresses voltage fluctuations in the power supply-ground system, the structure of the power supply plane and the ground plane, the mounting position of electronic devices such as LSI and IC and decoupling capacitors, the structure of the cable, The layout information is changed, such as changing the connection position or adding a decoupling capacitor (step S21), and the data is output to the power-ground layout information extraction unit 3. The power supply / ground system layout extraction unit 3 extracts a layout related to the power supply / ground system from the data relating to the layout of the printed circuit board (step S22), and outputs the data to the power supply / ground system cell generation unit 4. The power supply / ground system cell generation unit 4 divides the power supply / ground system into one or a plurality of cells based on the layout information regarding the power supply / ground system (step S23), and the data is stored in the power supply end cell extraction unit 5. Output to. The power system end cell extraction unit 5 extracts a cell at the end of the power supply-ground plane (step S24), and outputs the data to the power supply voltage fluctuation calculation unit 7. The power supply voltage fluctuation calculation unit 7 is based on the data on the power supply current waveform accompanying the switching of the LSI output from the LSI power supply current characteristic input unit 6 and the data on the power supply-ground system output from the power supply system end cell extraction unit. Thus, the fluctuation of the power supply voltage in each cell at the power supply system end is calculated at the clock frequency involved in the operation of the LSI and the integer multiple thereof (step S25), and the data is output to the transfer admittance calculation unit 8.

本発明のプリント回路基板設計支援装置で使用する伝達アドミタンスは、プリント回路基板のレイアウト情報が変更されても、電源プレーンやグラウンドプレーンの構造、ケーブルの構造または接続位置、電源−グラウンドプレーンを分割するセルサイズに変更がなければ、レイアウト情報の変更前後で同じデータを使用することができる。伝達アドミタンス算出部8は、同じデータを使用することが出来るかどうかを確認し、これにより、伝達アドミッタンスの計算が必要かどうかを判断する(ステップS26)。伝達アドミタンス算出部8において、計算が必要であると判断された場合、伝達アドミタンス算出部8では、電源−グラウンドプレーン端部の各セルにおける電圧と、ケーブルに誘起される電流の関係である伝達アドミタンスを算出し(ステップS27)、そのデータを伝達アドミタンス記憶部13と、ケーブル電流算出部9に出力する(ステップS34)。一方、伝達アドミタンス記憶部13に記憶されている伝達アドミタンスが使用できる場合には、伝達アドミタンスを算出する工程は省略され、伝達アドミタンス記憶部13のデータが読み出され(ステップS33)、ケーブル電流算出部9に出力される。これは、上述した伝達アドミタンス算出部8で伝達アドミタンスを算出する工程からも明らかなように、電源プレーンやグラウンドプレーンの構造、ケーブルの構造または接続位置、電源−グラウンドプレーンを分割するセルサイズが同一であれば、伝達アドミタンスを算出する解析モデルも同一となり、従って算出される伝達アドミタンスも同一となるためである。プリント回路基板レイアウト情報変更部12において、LSIやICなどの電子部品、デカップリングコンデンサの搭載位置の変更、または、これらの部品を追加するという変更がなされた場合、電源−グラウンドプレーンを分割するセルサイズが同一であれば、伝達アドミタンスを再度計算する必要は無く、伝達アドミタンス記憶部13に記憶されたデータを再度使用することができる。このため、ケーブルからの放射電界強度を算出する時間が大幅に短縮される。   The transfer admittance used in the printed circuit board design support apparatus of the present invention divides the power plane and ground plane structure, cable structure or connection position, and power-ground plane even if the layout information of the printed circuit board is changed. If the cell size is not changed, the same data can be used before and after the layout information is changed. The transfer admittance calculation unit 8 confirms whether or not the same data can be used, and thereby determines whether it is necessary to calculate the transfer admittance (step S26). When the transfer admittance calculation unit 8 determines that the calculation is necessary, the transfer admittance calculation unit 8 determines the transfer admittance that is the relationship between the voltage at each cell at the end of the power supply-ground plane and the current induced in the cable. Is calculated (step S27), and the data is output to the transmission admittance storage unit 13 and the cable current calculation unit 9 (step S34). On the other hand, when the transfer admittance stored in the transfer admittance storage unit 13 can be used, the step of calculating the transfer admittance is omitted, the data in the transfer admittance storage unit 13 is read (step S33), and the cable current calculation is performed. Is output to the unit 9. As apparent from the step of calculating the transfer admittance by the transfer admittance calculation unit 8 described above, the structure of the power plane and ground plane, the structure or connection position of the cable, and the cell size for dividing the power-ground plane are the same. If so, the analysis model for calculating the transfer admittance is the same, and thus the calculated transfer admittance is also the same. When the printed circuit board layout information changing unit 12 changes an electronic component such as an LSI or IC, a mounting position of a decoupling capacitor, or a change in which these components are added, a cell that divides a power-ground plane If the sizes are the same, there is no need to calculate the transfer admittance again, and the data stored in the transfer admittance storage unit 13 can be used again. For this reason, the time for calculating the radiation electric field intensity from the cable is greatly shortened.

次に、ケーブル電流算出部9では、伝達アドミタンス算出部8から出力された伝達アドミタンスと、電源電圧変動算出部7から出力された電源−グラウンド系端部の電圧変動から、ケーブルに流れる電流を算出し(ステップS28)、その結果を電界強度算出部10に出力する。電界強度算出部10では、ケーブル上の電流分布から放射電界強度を算出し(ステップS29)、この結果を電界強度表示部11に出力する。電界強度表示部11では、電界強度算出部10で計算されたケーブルからの放射電界強度を表示する(ステップS30)。電界強度表示部11に表示された放射電界強度に基づいて、レイアウトの変更が必要かどうかの判断が行われる(ステップS31)。そして、放射電界強度が十分に抑制されると判断される場合には、全ての工程を終了する。一方、放射電界強度が十分に抑制されていないと判断される場合には、再度ステップS21に遡って、プリント回路基板のレイアウト情報の変更が行われ、上記ステップS22からステップS31までの工程が行われる。   Next, the cable current calculation unit 9 calculates the current flowing through the cable from the transfer admittance output from the transfer admittance calculation unit 8 and the voltage fluctuation at the power supply-ground system end output from the power supply voltage fluctuation calculation unit 7. (Step S28), and the result is output to the electric field strength calculation unit 10. The electric field intensity calculation unit 10 calculates the radiated electric field intensity from the current distribution on the cable (step S29), and outputs the result to the electric field intensity display unit 11. The electric field strength display unit 11 displays the radiated electric field strength from the cable calculated by the electric field strength calculation unit 10 (step S30). Based on the radiated electric field intensity displayed on the electric field intensity display unit 11, it is determined whether or not the layout needs to be changed (step S31). Then, when it is determined that the radiation field intensity is sufficiently suppressed, all the steps are finished. On the other hand, when it is determined that the radiated electric field intensity is not sufficiently suppressed, the layout information of the printed circuit board is changed back to step S21, and the processes from step S22 to step S31 are performed. Is called.

以上のようなフロー構成とすることにより、ケーブルからの放射電界強度を抑制するために、電源プレーン、グラウンドプレーンの構造、LSIやICなどの電子デバイスとデカップリングコンデンサなどの搭載位置、接続されるケーブルの構造、接続位置などを変更することが可能となる。また、レイアウト情報の変更前後において、電源プレーンやグラウンドプレーンの構造、ケーブルの構造または接続位置、電源−グラウンドプレーンを分割するセルサイズが同一である場合には、伝達アドミタンス記憶部13記憶された伝達アドミタンスを使用することで、ケーブルからの放射電界強度を短時間で算出することが可能となる。   With the above flow configuration, in order to suppress the electric field intensity radiated from the cable, the structure of the power plane and ground plane, the mounting position of the electronic device such as LSI and IC and the decoupling capacitor, etc. are connected. It becomes possible to change the structure and connection position of the cable. Further, before and after the layout information is changed, when the power plane or ground plane structure, the cable structure or connection position, and the cell size for dividing the power-ground plane are the same, the transmission stored in the transmission admittance storage unit 13 is stored. By using the admittance, it is possible to calculate the intensity of the electric field radiated from the cable in a short time.

このように、プリント回路基板レイアウト情報変更部12を設けることにより、ケーブルからの放射電界強度を抑制する対策を施すことができる。さらに、伝達アドミタンス記憶部13を設けることにより、放射電界強度の計算を大幅に短縮することで、放射電界強度を抑制する対策の効果を短時間で確認できるようになるため、不要電磁放射を抑制したプリント回路基板を設計することができる。   Thus, by providing the printed circuit board layout information changing unit 12, it is possible to take measures to suppress the intensity of the radiated electric field from the cable. Furthermore, by providing the transfer admittance storage unit 13, the calculation of the radiated electric field strength can be greatly shortened so that the effect of the countermeasure for suppressing the radiated electric field strength can be confirmed in a short time, thereby suppressing unnecessary electromagnetic radiation. Printed circuit boards can be designed.

(実施例)
次に、本発明を具体的なプリント回路基板レイアウト情報に適用した実施例について説明する。図22は、本実施例の対象となるプリント回路基板を模式的に表す斜視図(a)および上面図(b)である。本実施例においては、実施の形態1に係わるプリント回路基板設計支援装置1を用いて、図22に示す1つのLSIを搭載するプリント回路基板について、ケーブル140からの放射電界強度を算出した。
(Example)
Next, an embodiment in which the present invention is applied to specific printed circuit board layout information will be described. FIG. 22 is a perspective view (a) and a top view (b) schematically showing a printed circuit board which is a subject of the present embodiment. In this example, using the printed circuit board design support apparatus 1 according to the first embodiment, the radiated electric field intensity from the cable 140 was calculated for the printed circuit board on which one LSI shown in FIG. 22 is mounted.

まず、プリント回路基板設計支援装置1のプリント回路基板レイアウト情報入力部2において、プリント回路基板のサイズ200mm×200mm×1.5mm、誘電体基板110の基板材の比誘電率4.3、電源プレーン101のサイズ100mm×150mm、グラウンドプレーン100のサイズ200mm×200mm、電源−グラウンドプレーンの間隔0.5mm、ケーブルの直径0.1mm、長さ1m、およびこれらの位置関係と、LSIの搭載位置200を示すレイアウト情報が入力される。次に、図23に示す20MHzで動作するLSIの電源電流特性が入力される。図23(a)は、横軸に時間、縦軸に電流値をとり、LSIの動作に伴い発生する電源電流の特性を示している。また、図23(b)は、図23(a)に示す電源電流の時間波形を周波数領域に変換したものである。そして、上述した実施の形態1における放射電界強度の算出工程(ステップS17)により、ケーブルからの放射電界強度を算出した。ここでは、ケーブルの中心を原点として、3m離れた点での最大電界強度を算出し、その結果を図24に示すように放射電界強度表示部11に表示した。図24は、横軸に周波数、縦軸に放射電界強度の最大値をとり、入力されたLSIの電源電流特性に対するケーブルからの放射電界強度を示している。図24によると、LSIの動作周波数20MHzの整数倍の周波数において、ケーブル140から放射される電界強度が最大となっていることが判る。   First, in the printed circuit board layout information input unit 2 of the printed circuit board design support apparatus 1, the size of the printed circuit board is 200 mm × 200 mm × 1.5 mm, the relative permittivity of the substrate material of the dielectric substrate 110 is 4.3, and the power plane 101 size 100 mm × 150 mm, ground plane 100 size 200 mm × 200 mm, power supply-ground plane spacing 0.5 mm, cable diameter 0.1 mm, length 1 m, and their positional relationship and LSI mounting position 200 The layout information shown is input. Next, the power supply current characteristic of the LSI operating at 20 MHz shown in FIG. 23 is input. FIG. 23A shows the characteristics of the power supply current generated along with the operation of the LSI, with time on the horizontal axis and current value on the vertical axis. FIG. 23B is a graph obtained by converting the time waveform of the power supply current shown in FIG. 23A into the frequency domain. And the radiation electric field strength from a cable was computed by the calculation process (step S17) of the radiation electric field strength in Embodiment 1 mentioned above. Here, the maximum electric field strength at a point 3 m away from the center of the cable was calculated, and the result was displayed on the radiated electric field strength display unit 11 as shown in FIG. In FIG. 24, the horizontal axis represents the frequency, the vertical axis represents the maximum value of the radiated electric field intensity, and the radiated electric field intensity from the cable with respect to the input power supply current characteristic of the LSI is shown. According to FIG. 24, it can be seen that the electric field intensity radiated from the cable 140 is maximum at a frequency that is an integral multiple of the LSI operating frequency of 20 MHz.

本発明の実施の形態1に係わるプリント回路基板設計支援装置の機能構成を示す図である。It is a figure which shows the function structure of the printed circuit board design assistance apparatus concerning Embodiment 1 of this invention. 本発明の実施の形態1に係わるプリント回路基板設計支援装置の動作フローを示す図である。It is a figure which shows the operation | movement flow of the printed circuit board design assistance apparatus concerning Embodiment 1 of this invention. プリント回路基板の電源プレーン−グラウンドプレーンの位置関係を説明するための図である。It is a figure for demonstrating the positional relationship of the power supply plane-ground plane of a printed circuit board. プリント回路基板の電源プレーン−グラウンドプレーンそれぞれのセル分割および電源プレーン端部−グラウンドプレーン端部の位置関係を説明するための図であり、(a)は斜視図、(b)は上面図を示す。It is a figure for demonstrating the positional relationship of each cell division | segmentation of a power supply plane-ground plane of a printed circuit board, and a power plane plane edge part-ground plane edge part, (a) is a perspective view, (b) shows a top view. . 電源プレーン端部−グラウンドプレーン端部の位置関係を説明するための図であり、(a)は斜視図、(b)は上面図を示す。It is a figure for demonstrating the positional relationship of a power plane end part-a ground plane end part, (a) is a perspective view, (b) shows a top view. 伝達アドミタンスの解析モデルを説明するための図である。It is a figure for demonstrating the analysis model of transmission admittance. 微小電流素片からの放射電界を説明するための図である。It is a figure for demonstrating the radiation electric field from a microcurrent element piece. 電源プレーン端部−グラウンドプレーン端部間に生じる電圧により発生するコモンモード電圧を説明するための図であり、(a)はグラウンドプレーン上に、(b)はケーブル上にコモンモード電圧が発生することを示す図である。It is a figure for demonstrating the common mode voltage which generate | occur | produces with the voltage which arises between a power plane plane edge part-a ground plane edge part, (a) is generated on a ground plane, (b) generates a common mode voltage on a cable. FIG. 電源プレーン端部−グラウンドプレーン端部間に生じる電圧とコモンモード電圧との関係をあらわす比例係数Kを決定するためのプリント回路基板の解析モデルを示す図であり、(a)は斜視図、(b)は上面図を示す。It is a figure which shows the analysis model of the printed circuit board for determining the proportionality coefficient K showing the relationship between the voltage produced between a power plane plane edge part-a ground plane edge part, and a common mode voltage, (a) is a perspective view, ( b) shows a top view. 図9のプリント回路基板においてグラウンドプレーンに発生するコモンモード電圧とケーブルに流れる電流の関係である伝達アドミタンスを算出するための解析モデルを示す図である。FIG. 10 is a diagram illustrating an analysis model for calculating transfer admittance that is a relationship between a common mode voltage generated on the ground plane and a current flowing in the cable in the printed circuit board of FIG. 9. 図9のプリント回路基板において電源プレーンの配置を変更した解析モデルを示す上面図である。FIG. 10 is a top view showing an analysis model in which the arrangement of power planes is changed in the printed circuit board of FIG. 9. 図9のプリント回路基板において電源プレーンの配置を変更した解析モデルを示す上面図である。FIG. 10 is a top view showing an analysis model in which the arrangement of power planes is changed in the printed circuit board of FIG. 9. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、ケーブルに流れる電流を比較した図である。It is the figure which compared the electric current which flows through a cable in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、図10に示す電源プレーンの配置においてケーブルに流れる電流を比較した図である。FIG. 11 is a diagram comparing currents flowing in cables in the arrangement of the power supply plane shown in FIG. 10 in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 9. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、図11に示す電源プレーンの配置においてケーブルに流れる電流を比較した図である。FIG. 12 is a diagram comparing the current flowing through the cable in the arrangement of the power supply plane shown in FIG. 11 in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 9. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、電源プレーン−グラウンドプレーン間を0.5mmとしてケーブルに流れる電流を比較した図である。FIG. 10 is a diagram comparing the current flowing in the cable with the distance between the power plane and the ground plane being 0.5 mm in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 9. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、図10に示す電源プレーンの配置において、電源プレーン−グラウンドプレーン間を0.5mmとしてケーブルに流れる電流を比較した図である。FIG. 11 is a diagram comparing the current flowing through the cable with the space between the power supply plane and the ground plane being 0.5 mm in the arrangement of the power supply plane shown in FIG. 10 in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 9. 図9に示すプリント回路基板を用いて比例係数Kを決定するため、図11に示す電源プレーンの配置において、電源プレーン−グラウンドプレーン間を0.5mmとしてケーブルに流れる電流を比較した図である。FIG. 12 is a diagram comparing the current flowing in the cable with the space between the power plane and the ground plane being 0.5 mm in the arrangement of the power plane shown in FIG. 11 in order to determine the proportionality coefficient K using the printed circuit board shown in FIG. 9. 本発明の実施の形態2に係わるプリント回路基板設計支援装置の構成を示すブロック図である。It is a block diagram which shows the structure of the printed circuit board design assistance apparatus concerning Embodiment 2 of this invention. 本発明の実施の形態2に係わるプリント回路基板設計支援装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the printed circuit board design assistance apparatus concerning Embodiment 2 of this invention. 本発明のプリント回路基板設計支援装置のハードウェア構成を示す図である。It is a figure which shows the hardware constitutions of the printed circuit board design assistance apparatus of this invention. 本発明の実施例で使用したプリント回路基板を示す図である。It is a figure which shows the printed circuit board used in the Example of this invention. 本発明の実施例で使用したLSI電源電流の(a)時間領域での特性、(b)周波数領域での特性を示す図である。It is a figure which shows the characteristic in the (a) time domain of the LSI power supply current used in the Example of this invention, and the characteristic in the (b) frequency domain. 本発明の実施例で算出されたケーブルからの放射電界強度を示す図である。It is a figure which shows the radiation electric field intensity | strength from the cable calculated in the Example of this invention.

符号の説明Explanation of symbols

1、21…プリント回路基板設計支援装置
2…プリント回路基板レイアウト情報入力部
3…電源−グラウンド系レイアウト抽出部
4…電源−グラウンド系セル生成部
5…電源系端部セル抽出部
6…LSI電源電流特性入力部
7…電源電圧変動算出部
8…伝達アドミタンス算出部
9…ケーブル電流算出部
10…電界強度算出部
11…電界強度表示部
12…プリント回路基板レイアウト情報変更部
13…伝達アドミタンス記憶部
31…設計支援装置
32…記録媒体
33…設計支援装置本体
34…入出力装置
35…記憶装置
36…演算装置
37…表示装置
100…グラウンドプレーン
101…電源プレーン
103…電源―グラウンドプレーン端部
103a…電源―グラウンドプレーン端部境界線
110…誘電体基板
120…分割セル
130…ケーブル接続箇所
140…ケーブル
150…信号入力位置
200…LSI搭載位置
DESCRIPTION OF SYMBOLS 1, 21 ... Printed circuit board design support apparatus 2 ... Printed circuit board layout information input part 3 ... Power supply-ground system layout extraction part 4 ... Power supply-ground system cell generation part 5 ... Power supply system end cell extraction part 6 ... LSI power supply Current characteristic input unit 7 ... power supply voltage fluctuation calculation unit 8 ... transmission admittance calculation unit 9 ... cable current calculation unit 10 ... electric field strength calculation unit 11 ... electric field strength display unit 12 ... printed circuit board layout information change unit 13 ... transmission admittance storage unit 31 ... Design support device 32 ... Recording medium 33 ... Design support device main body 34 ... Input / output device 35 ... Storage device 36 ... Computing device 37 ... Display device 100 ... Ground plane 101 ... Power plane 103 ... Power supply-ground plane end 103a ... Power supply-ground plane edge boundary line 110 ... dielectric substrate 120 ... divided cell 130 ... cave Connection point 140 ... cable 150 ... signal input location 200 ... LSI mounting position

Claims (15)

設計対象であるプリント回路基板に接続されるケーブルから放射される不要電磁波の電界強度を求めるためのプリント回路基板設計支援装置であって、
ケーブルが接続される設計対象であるプリント回路基板のレイアウト情報のうち、電源プレーンとグラウンドプレーンとからなる電源―グラウンド系のレイアウトを1つもしくは複数のセルに分割する電源―グラウンド系セル生成部と、
分割された前記1つもしくは複数のセルのうち、前記電源プレーンの端部を含むセルのみを抽出する電源−グラウンド系端部セル抽出部と、
前記設計対象であるプリント回路基板に搭載されるLSIのスイッチング時に、前記LSIの電源電流特性に対応して前記電源プレーンの端部を含むセルにおける前記LSIのクロック周波数毎の電圧変動前記ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出部と、前記比例係数は、前記セルにおける電圧を前記ケーブルに発生するコモン電圧で除算した商であり、
算出された前記伝達アドミタンスに基づいて、前記ケーブルから放射される不要電磁波の電界強度を算出する電界強度算出部と
を備えるプリント回路基板設計支援装置。
A printed circuit board design support device for determining the electric field strength of an unnecessary electromagnetic wave radiated from a cable connected to a printed circuit board to be designed,
Among the layout information of the printed circuit board that is the design target to which the cable is connected, the power source composed of the power plane and the ground plane—the power source that divides the ground layout into one or more cells—the ground cell generator ,
A power source-ground system end cell extracting unit that extracts only cells including the end of the power plane among the one or a plurality of divided cells;
When switching the LSI mounted on the printed circuit board to be designed, voltage fluctuations at each clock frequency of the LSI in the cell including the end of the power plane corresponding to the power supply current characteristics of the LSI are applied to the cable. A transmission admittance calculating unit that calculates a transmission admittance that is a product obtained by multiplying a quotient divided by an induced current and a proportional coefficient; and the proportional coefficient is a quotient obtained by dividing the voltage in the cell by the common voltage generated in the cable. Yes,
A printed circuit board design support device comprising: an electric field strength calculation unit that calculates an electric field strength of an unnecessary electromagnetic wave radiated from the cable based on the calculated transfer admittance.
ケーブルが接続されたプリント回路基板における不要電磁波放射の電界強度を予測するプリント回路基板設計支援装置であって、
プリント回路基板のレイアウト情報を入力するためのプリント回路基板レイアウト情報入力部と、
前記プリント回路基板のレイアウト情報のうち、電源プレーンとグラウンドプレーンとからなる電源−グラウンド系のレイアウトを抽出する電源−グラウンド系レイアウト抽出部と、
前記電源−グラウンド系のレイアウトを一つもしくは複数のセルに分割する電源−グラウンド系セル生成部と、
前記電源プレーンの端部を含むセルのみを抽出する電源−グラウンド系端部セル抽出部と、
前記プリント基板に搭載されるLSIのスイッチング時に電源系に流れる電流の値を入力するためのLSI電源電流特性入力部と、
前記LSIの動作に関与するクロック周波数とその整数倍の周波数において、前記LSI電源電流特性入力部から入力される前記電源系に流れる前記電流の値に基づいて、前記プリント回路基板の前記電源プレーンの端部を含むセルにおける前記LSIのクロック周波数毎の電圧変動を算出する電源−グラウンド系電圧変動算出部と、
前記電源プレーンの端部を含むセルにおける前記LSIのクロック周波数毎の電圧変動前記ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出部と、前記比例係数は、前記セルにおける電圧を前記ケーブルに発生するコモン電圧で除算した商であり、
前記電源プレーンの端部を含むセルにおける電圧と算出された前記伝達アドミタンスとに基づいて前記ケーブルに誘起される電流を算出するケーブル電流算出部と、
前記ケーブルに流れる電流から、前記ケーブルから放射される電界強度を算出する放射電界強度算出部と、
算出された前記放射電界強度を周波数毎に表示する電界強度表示部と
を備えることを特徴とするプリント回路基板設計支援装置。
A printed circuit board design support apparatus for predicting the electric field strength of unnecessary electromagnetic radiation in a printed circuit board to which a cable is connected,
A printed circuit board layout information input unit for inputting printed circuit board layout information;
A power supply-ground layout extraction unit that extracts a power-ground layout including a power plane and a ground plane out of the printed circuit board layout information;
A power-ground cell generator for dividing the power-ground layout into one or a plurality of cells;
A power source-ground system end cell extraction unit that extracts only cells including an end of the power plane; and
An LSI power supply current characteristic input unit for inputting a value of a current flowing in the power supply system at the time of switching of the LSI mounted on the printed circuit board;
Based on the value of the current flowing through the power supply system that is input from the LSI power supply current characteristic input unit at a clock frequency involved in the operation of the LSI and a frequency that is an integral multiple of the clock frequency, the power plane of the printed circuit board A power supply-ground voltage fluctuation calculating section for calculating voltage fluctuation for each clock frequency of the LSI in a cell including an end; and
A transfer admittance calculation unit that calculates a transfer admittance is the product of the voltage variation of each clock frequency of the LSI has been multiplied by the proportional coefficient to the quotient obtained by dividing by the current induced in the cable in a cell including an end portion of the power supply plane The proportional coefficient is a quotient obtained by dividing the voltage in the cell by the common voltage generated in the cable,
A cable current calculation unit that calculates a current induced in the cable based on a voltage in a cell including an end of the power plane and the calculated transfer admittance;
From the current flowing through the cable, a radiated electric field strength calculating unit that calculates the electric field strength radiated from the cable,
A printed circuit board design support apparatus, comprising: an electric field intensity display unit that displays the calculated radiated electric field intensity for each frequency.
前記放射電界強度算出部は、前記プリント回路基板が複数の電源−グラウンド系で構成される場合には、前記ケーブルからの放射電界強度を前記電源−グラウンド系ごとに算出することを特徴とする請求項2に記載のプリント回路基板設計支援装置。 The radiated electric field intensity calculation unit calculates the radiated electric field intensity from the cable for each of the power supply-ground systems when the printed circuit board includes a plurality of power supply-ground systems. Item 3. A printed circuit board design support apparatus according to Item 2. 前記伝達アドミタンス算出部は、前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧を前記グラウンドプレーンもしくは前記ケーブル上にコモンモード電圧として変換し、前記伝達アドミタンス算出部により前記伝達アドミタンスを算出することを特徴とする請求項2または請求項3のいずれかに記載のプリント回路基板設計支援装置。 The transfer admittance calculation unit converts a voltage in a cell including an end of the power plane of the printed circuit board as a common mode voltage on the ground plane or the cable, and calculates the transfer admittance by the transfer admittance calculation unit. The printed circuit board design support apparatus according to claim 2, wherein the printed circuit board design support apparatus is configured as described above. 前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧と、前記グラウンドプレーンもしくは前記ケーブル上のコモンモード電圧の変換係数は0.5であることを特徴とする請求項4に記載のプリント回路基板設計支援装置。 The printed circuit board according to claim 4, wherein a conversion coefficient between a voltage in a cell including an end of the power plane of the printed circuit board and a common mode voltage on the ground plane or the cable is 0.5. Circuit board design support device. 前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧と、前記グラウンドプレーンもしくは前記ケーブル上のコモンモード電圧の変換係数は0.35〜0.7のいずれかの値であることを特徴とする請求項4に記載のプリント回路基板設計支援装置。 A conversion coefficient between a voltage in a cell including an end portion of the power plane of the printed circuit board and a common mode voltage on the ground plane or the cable has a value of 0.35 to 0.7. The printed circuit board design support apparatus according to claim 4. 前記プリント回路基板のレイアウト情報を変更するためのレイアウト情報変更部をさらに備えることを特徴とする請求項2〜6のいずれかに記載のプリント回路基板設計支援装置。 The printed circuit board design support apparatus according to claim 2, further comprising a layout information changing unit for changing layout information of the printed circuit board. 前記伝達アドミタンスを記憶する伝達アドミタンス記憶部をさらに備えることを特徴とする請求項2〜7のいずれかに記載のプリント回路基板設計支援装置。 The printed circuit board design support apparatus according to claim 2, further comprising a transmission admittance storage unit that stores the transmission admittance. 設計対象であるプリント回路基板に接続されるケーブルから放射される不要電磁波の電界強度を求めるためのプリント回路基板設計支援方法であって、
電源―グラウンド系セル生成部が、ケーブルが接続される設計対象であるプリント回路基板のレイアウト情報のうち、電源プレーンとグラウンドプレーンとからなる電源―グラウンド系のレイアウトを1つもしくは複数のセルに分割する電源―グラウンド系セル生成ステップと、
電源−グラウンド系端部セル抽出部が、分割された前記1つもしくは複数のセルのうち、前記電源プレーンの端部を含むセルのみを抽出する電源−グラウンド系端部セル抽出ステップと、
伝達アドミタンス算出部が、前記設計対象であるプリント回路基板に搭載されるLSIのスイッチング時に、前記LSIの電源電流特性に対応して前記電源プレーンの端部を含むセルにおける前記LSIのクロック周波数毎の電圧変動前記ケーブルに誘起される電流で除算した商に比例係数を乗算した積である伝達アドミタンスを算出する伝達アドミタンス算出ステップと、前記比例係数は、前記セルにおける電圧を前記ケーブルに発生するコモン電圧で除算した商であり、
電界強度算出部が、算出された前記伝達アドミタンスに基づいて、前記ケーブルから放射される不要電磁波の電界強度を算出する電界強度算出ステップと
を備えるプリント回路基板設計支援方法。
A printed circuit board design support method for obtaining the electric field strength of unnecessary electromagnetic waves radiated from a cable connected to a printed circuit board to be designed,
The power-ground cell generator divides the power-ground layout consisting of the power plane and ground plane into one or more cells in the layout information of the printed circuit board that is the design target to which the cable is connected. Power supply-ground cell generation step,
A power-ground system end cell extraction unit that extracts only the cell including the end of the power plane among the one or more divided cells;
The transfer admittance calculation unit, for switching the LSI mounted on the printed circuit board that is the design target, corresponds to the power supply current characteristic of the LSI for each LSI clock frequency in the cell including the end of the power supply plane. a transfer admittance calculation step of calculating a transfer admittance to the quotient obtained by dividing by the current induced voltage fluctuations in the cable is the product obtained by multiplying a proportional coefficient, the proportional coefficient is common for generating a voltage in said cell to said cable The quotient divided by the voltage,
A printed circuit board design support method comprising: an electric field strength calculation unit that calculates an electric field strength of an unnecessary electromagnetic wave radiated from the cable based on the calculated transfer admittance.
前記プリント回路基板が複数の電源−グラウンド系で構成される場合には、前記電源―グラウンド系セル生成ステップと、前記電源−グラウンド系端部セル抽出ステップと、前記伝達アドミタンス算出ステップと、電界強度算出ステップとにより、前記ケーブルから放射される電界強度を、前記電源−グラウンド系ごとに、放射電界強度算出部が算出することを特徴とする請求項9に記載のプリント回路基板設計支援方法。 When the printed circuit board includes a plurality of power supply-ground systems, the power supply-ground system cell generation step, the power supply-ground system end cell extraction step, the transfer admittance calculation step, and the electric field strength 10. The printed circuit board design support method according to claim 9, wherein, in the calculating step , the radiated electric field intensity calculation unit calculates the electric field intensity radiated from the cable for each power supply-ground system. 前記伝達アドミタンス算出ステップは、前記伝達アドミタンス算出部が、前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧を前記グラウンドプレーンもしくは前記ケーブル上にコモンモード電圧として変換し、前記伝達アドミタンスを算出することを特徴とする請求項9または請求項10のいずれかに記載のプリント回路基板設計支援方法。 In the transfer admittance calculation step , the transfer admittance calculation unit converts a voltage in a cell including an end of the power plane of the printed circuit board as a common mode voltage on the ground plane or the cable, and transmits the transfer admittance. The printed circuit board design support method according to claim 9, wherein the printed circuit board design support method is calculated. 前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧と、前記グラウンドプレーンもしくは前記ケーブル上のコモンモード電圧の変換係数は0.5であることを特徴とする請求項11に記載のプリント回路基板設計支援方法。 The printed circuit board according to claim 11, wherein a conversion coefficient between a voltage in a cell including an end portion of the power plane of the printed circuit board and a common mode voltage on the ground plane or the cable is 0.5. Circuit board design support method. 前記プリント回路基板の前記電源プレーンの端部を含むセルにおける電圧と、前記グラウンドプレーンもしくは前記ケーブル上のコモンモード電圧の変換係数は0.35〜0.7のいずれかの値であることを特徴とする請求項11に記載のプリント回路基板設計支援方法。 A conversion coefficient between a voltage in a cell including an end portion of the power plane of the printed circuit board and a common mode voltage on the ground plane or the cable has a value of 0.35 to 0.7. The printed circuit board design support method according to claim 11. さらに、算出された前記伝達アドミタンスを伝達アドミタンス記憶部が記憶する伝達アドミッタンス記憶ステップを備え、
前記プリント回路基板のレイアウト情報の変更前後において前記伝達アドミタンスが同一となる場合には、前記電源プレーンの端部を含むセルにおける電圧変動を再度算出し、再度算出された前記電圧変動と記憶された前記伝達アドミタンスとに基づいて、前記電界強度算出ステップで、前記電界強度算出部が、前記ケーブルから放射される不要電磁波の電界強度を算出することを特徴とする請求項9〜13のいずれかに記載のプリント回路基板設計支援方法。
Furthermore, a transmission admittance storage step in which the transmission admittance storage unit stores the calculated transmission admittance,
When the transfer admittance is the same before and after the layout information change of the printed circuit board, the voltage variation in the cell including the end of the power plane is recalculated, and the recalculated voltage variation is stored. The electric field intensity calculation unit calculates an electric field intensity of an unnecessary electromagnetic wave radiated from the cable based on the transmission admittance, in the electric field intensity calculation step. The printed circuit board design support method described.
コンピュータに請求項9〜14のいずれかに記載のプリント回路基板設計支援方法を実現させるためのプリント回路基板設計支援プログラム。 A printed circuit board design support program for causing a computer to realize the printed circuit board design support method according to any one of claims 9 to 14.
JP2005332984A 2005-11-17 2005-11-17 Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program Expired - Fee Related JP4671173B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332984A JP4671173B2 (en) 2005-11-17 2005-11-17 Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332984A JP4671173B2 (en) 2005-11-17 2005-11-17 Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program

Publications (2)

Publication Number Publication Date
JP2007140839A JP2007140839A (en) 2007-06-07
JP4671173B2 true JP4671173B2 (en) 2011-04-13

Family

ID=38203624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332984A Expired - Fee Related JP4671173B2 (en) 2005-11-17 2005-11-17 Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program

Country Status (1)

Country Link
JP (1) JP4671173B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760622B2 (en) * 2006-09-01 2011-08-31 日本電気株式会社 Electromagnetic radiation analysis apparatus, analysis method, and analysis program
JP5082793B2 (en) * 2007-11-19 2012-11-28 日本電気株式会社 Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP5143052B2 (en) * 2009-02-24 2013-02-13 株式会社日立製作所 Noise analysis design method and noise analysis design apparatus
JP4786732B2 (en) * 2009-06-30 2011-10-05 株式会社東芝 Design support apparatus and design support method
JP5537627B2 (en) * 2012-10-01 2014-07-02 株式会社日立製作所 Noise analysis design method and noise analysis design apparatus
US20160253448A1 (en) * 2012-11-21 2016-09-01 Nec Corporation Circuit board design system, circuit board design method and program recording medium
JP5705349B2 (en) * 2014-04-25 2015-04-22 株式会社日立製作所 Noise analysis design method and noise analysis design apparatus
JP2020143898A (en) * 2019-03-04 2020-09-10 日本電信電話株式会社 Common mode noise transmission path estimation device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305968A (en) * 1999-04-21 2000-11-02 Nec Corp Device and method for evaluating characteristic of printed circuit board and storage medium
JP2001318961A (en) * 2000-02-28 2001-11-16 Nec Corp Design supporting tool and design supporting method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768900B2 (en) * 1994-05-10 1998-06-25 富士通株式会社 Electromagnetic field strength calculator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305968A (en) * 1999-04-21 2000-11-02 Nec Corp Device and method for evaluating characteristic of printed circuit board and storage medium
JP2001318961A (en) * 2000-02-28 2001-11-16 Nec Corp Design supporting tool and design supporting method

Also Published As

Publication number Publication date
JP2007140839A (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4671173B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
US8352233B2 (en) Electromagnetic field simulation apparatus
US7643980B2 (en) Electromagnetic field analysis apparatus, method and computer program
JP2768900B2 (en) Electromagnetic field strength calculator
US20110082681A1 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
EP2402875A1 (en) Noise analysis design method
US10690517B2 (en) Sensor Coil optimization
US9536033B2 (en) Board design method and board design device
JP2016521873A (en) Design support system, design support method, and design support program
JP4803127B2 (en) Differential line EMI analysis system, differential line EMI analysis method and program
Su et al. Overview of electromagnetic modeling software
JP6822100B2 (en) Via model generation program, via model generation method and information processing device
JP5082793B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP6152106B2 (en) Noise source visualization system, noise source visualization device, noise source visualization program, and noise source visualization method
JP4684188B2 (en) Circuit model creation program, computer-readable recording medium storing circuit model creation program, and circuit model creation device
JP4760622B2 (en) Electromagnetic radiation analysis apparatus, analysis method, and analysis program
JP4614094B2 (en) Resonance frequency calculation device and resonance frequency calculation method
JPH10319069A (en) Simulation device and method using moment method, and program storage medium
US20160253448A1 (en) Circuit board design system, circuit board design method and program recording medium
JP2010146096A (en) Electromagnetic field simulator
JP2006337029A (en) Electrostatic discharge analysis system and method
JP2010038559A (en) Apparatus, method and program for evaluating performance of electromagnetic wave shielding structure
JP2008158565A (en) Simulation device, simulation program, record medium storing simulation program and simulation method
Park et al. Field source extraction of an ESD generator and its application to system-level ESD analysis in a solid-state storage system
JP2008021008A (en) Simulation device, simulation program, recording medium with simulation program stored and simulation method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4671173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees