JP4656311B2 - Electronic module - Google Patents

Electronic module Download PDF

Info

Publication number
JP4656311B2
JP4656311B2 JP2005201799A JP2005201799A JP4656311B2 JP 4656311 B2 JP4656311 B2 JP 4656311B2 JP 2005201799 A JP2005201799 A JP 2005201799A JP 2005201799 A JP2005201799 A JP 2005201799A JP 4656311 B2 JP4656311 B2 JP 4656311B2
Authority
JP
Japan
Prior art keywords
wiring
adhesive
electronic module
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005201799A
Other languages
Japanese (ja)
Other versions
JP2007019409A (en
Inventor
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005201799A priority Critical patent/JP4656311B2/en
Publication of JP2007019409A publication Critical patent/JP2007019409A/en
Application granted granted Critical
Publication of JP4656311B2 publication Critical patent/JP4656311B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子モジュールに関する。   The present invention relates to an electronic module.

配線基板に半導体装置が実装されたタイプの電子モジュールが知られている。この電子モジュールでは、半導体装置と配線基板とを、接着剤によって接着することが知られている。この電子モジュールでは、接着剤の内側で、マイグレーションを原因とする電気的なショートの発生を防止することができれば、電子モジュールの信頼性を高めることができる。   An electronic module of a type in which a semiconductor device is mounted on a wiring board is known. In this electronic module, it is known to bond a semiconductor device and a wiring board with an adhesive. In this electronic module, the reliability of the electronic module can be improved if an electrical short circuit caused by migration can be prevented inside the adhesive.

本発明の目的は、信頼性の高い電子モジュールを提供することにある。
特開平２−２７２７３７号公報 An object of the present invention is to provide a highly reliable electronic module.
JP-A-2-272737

（１）本発明に係る電子モジュールは、電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、を含む半導体装置と、
前記半導体装置が搭載された、配線パターンを有する配線基板と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が前記配線パターンの電気的接続部と接触するように搭載されてなり、
前記接着剤は、前記半導体装置と前記配線基板との間であって、前記樹脂突起及び前記配線と接触しない範囲に形成され、
前記配線は、隣り合う２つの前記樹脂突起上に形成された第1の配線と第２の配線とを含み、
前記接着剤は、前記半導体チップの中央部であって、前記第1の配線と前記第２の配線との間に形成された第１の接着剤を含む。本発明によると、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い電子モジュールを提供することができる。
（２）この電子モジュールにおいて、
前記接着剤は、前記半導体チップの前記電極が形成された面の周縁部と前記配線基板とを接着するように形成された第２の接着剤を含んでいてもよい。
（３）この電子モジュールにおいて、
前記半導体基板と前記配線基板との間には、前記接着剤によって区画された空間が形成されてなり、
前記空間は減圧されていてもよい。 (1) An electronic module according to the present invention includes a semiconductor chip having an electrode, a resin protrusion formed on a surface of the semiconductor chip on which the electrode is formed, and the resin electrically connected to the electrode. A semiconductor device including a wiring formed so as to reach the protrusion;
A wiring board having a wiring pattern on which the semiconductor device is mounted;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The semiconductor device is mounted on the wiring board such that a portion of the wiring that overlaps the resin protrusion is in contact with an electrical connection portion of the wiring pattern,
The adhesive is formed between the semiconductor device and the wiring board in a range not in contact with the resin protrusion and the wiring ,
The wiring includes a first wiring and a second wiring formed on two adjacent resin protrusions,
The adhesive is a central portion of the semiconductor chip and includes a first adhesive formed between the first wiring and the second wiring . According to the present invention, it is possible to provide a highly reliable electronic module that is unlikely to cause an electrical short circuit due to migration.
( 2 ) In this electronic module,
The adhesive may include a second adhesive formed so as to adhere the peripheral portion of the surface of the semiconductor chip on which the electrode is formed and the wiring board.
( 3 ) In this electronic module,
A space partitioned by the adhesive is formed between the semiconductor substrate and the wiring substrate,
The space may be decompressed.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の実施形態及び変形例を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention includes what combined the following embodiment and modifications freely.

本発明を適用した実施の形態に係る電子モジュール１は、半導体装置１００を含む。図１（Ａ）及び図１（Ｂ）を参照して、半導体装置１００の構成について説明する。   An electronic module 1 according to an embodiment to which the present invention is applied includes a semiconductor device 100. With reference to FIGS. 1A and 1B, a structure of the semiconductor device 100 will be described.

半導体装置１００は、半導体チップ１０を含む。半導体チップ１０は、例えばシリコン基板であってもよい。半導体チップ１０には、集積回路１２が形成されていてもよい（図１（Ｂ）参照）。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ１０の集積回路１２が形成された面（能動面）は、長方形をなしていてもよい。ただし、半導体チップ１０の能動面は、正方形をなしていてもよい（図示せず）。   The semiconductor device 100 includes a semiconductor chip 10. The semiconductor chip 10 may be a silicon substrate, for example. An integrated circuit 12 may be formed on the semiconductor chip 10 (see FIG. 1B). The configuration of the integrated circuit 12 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor. The surface (active surface) on which the integrated circuit 12 of the semiconductor chip 10 is formed may be rectangular. However, the active surface of the semiconductor chip 10 may be square (not shown).

半導体チップ１０は、図１（Ｂ）に示すように、電極１４を有する。電極１４は、半導体チップ１０の内部と電気的に接続されていてもよい。電極１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない導電体を含めて、電極１４と称してもよい。電極１４は、半導体チップの内部配線の一部であってもよい。このとき、電極１４は、半導体チップの内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１４は、アルミニウム又は銅等の金属で形成されていてもよい。   The semiconductor chip 10 has an electrode 14 as shown in FIG. The electrode 14 may be electrically connected to the inside of the semiconductor chip 10. The electrode 14 may be electrically connected to the integrated circuit 12. Alternatively, a conductor that is not electrically connected to the integrated circuit 12 may be referred to as the electrode 14. The electrode 14 may be a part of the internal wiring of the semiconductor chip. At this time, the electrode 14 may be a portion used for electrical connection with the outside of the internal wiring of the semiconductor chip. The electrode 14 may be formed of a metal such as aluminum or copper.

半導体チップ１０は、図１（Ｂ）に示すように、パッシベーション膜１６を有していてもよい。パッシベーション膜１６は、電極１４を露出させるように形成されていてもよい。パッシベーション膜１６は、電極１４を露出させる開口を有していてもよい。パッシベーション膜１６は、電極１４を部分的に覆うように形成されていてもよい。パッシベーション膜１６は、電極１４の周囲を覆うように形成されていてもよい。パッシベーション膜１６は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１６は、ポリイミド樹脂などの有機絶縁膜であってもよい。 The semiconductor chip 10 may have a passivation film 16 as shown in FIG. The passivation film 16 may be formed so as to expose the electrode 14. The passivation film 16 may have an opening that exposes the electrode 14. The passivation film 16 may be formed so as to partially cover the electrode 14. The passivation film 16 may be formed so as to cover the periphery of the electrode 14. The passivation film 16 may be an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

半導体装置１００は、図１（Ａ）及び図１（Ｂ）に示すように、半導体チップ１０上に形成された樹脂突起２０を含む。樹脂突起２０は、半導体チップ１０の電極１４が形成された面に形成されてなる。樹脂突起２０は、パッシベーション膜１６上に形成されていてもよい。樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。樹脂突起２０の形状も特に限定されるものではない。例えば、樹脂突起２０は、直線状に形成されていてもよい（図１（Ａ）参照）。半導体チップ１０が長方形をなす場合、樹脂突起２０は、半導体チップ１０の長辺に沿って延びるように形成されていてもよい。樹脂突起２０の表面は、曲面になっていてもよい。このとき、樹脂突起２０の断面形状は、図１（Ｂ）に示すように、半円状をなしていてもよい。ただし、樹脂突起２０は、半球状をなしていてもよい（図示せず）。   As shown in FIGS. 1A and 1B, the semiconductor device 100 includes a resin protrusion 20 formed on the semiconductor chip 10. The resin protrusion 20 is formed on the surface of the semiconductor chip 10 on which the electrode 14 is formed. The resin protrusion 20 may be formed on the passivation film 16. The material of the resin protrusion 20 is not particularly limited, and any known material may be applied. For example, the resin protrusion 20 may be formed of a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. The shape of the resin protrusion 20 is not particularly limited. For example, the resin protrusion 20 may be formed linearly (see FIG. 1A). When the semiconductor chip 10 is rectangular, the resin protrusion 20 may be formed so as to extend along the long side of the semiconductor chip 10. The surface of the resin protrusion 20 may be a curved surface. At this time, the cross-sectional shape of the resin protrusion 20 may be a semicircular shape as shown in FIG. However, the resin protrusion 20 may have a hemispherical shape (not shown).

半導体装置１００は、図１（Ａ）及び図１（Ｂ）に示すように、配線３０を含む。配線３０は、電極１４と電気的に接続されてなる。配線３０は、樹脂突起２０上に至るように形成されてなる。配線３０の構造は、特に限定されるものではない。例えば、配線３０は複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、配線３０は、単層で形成されていてもよい。配線３０を、パッシベーション膜１６と接触するように形成してもよい。このとき、配線３０を、樹脂突起２０の両側で、パッシベーション膜１６に接触するように形成してもよい。また、配線３０は、電極１４と接触するように形成してもよい。これにより、配線３０と電極１４とを電気的に接続させてもよい。   As shown in FIGS. 1A and 1B, the semiconductor device 100 includes a wiring 30. The wiring 30 is electrically connected to the electrode 14. The wiring 30 is formed so as to reach the resin protrusion 20. The structure of the wiring 30 is not particularly limited. For example, the wiring 30 may be formed of a plurality of layers. At this time, the wiring 30 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown). Alternatively, the wiring 30 may be formed of a single layer. The wiring 30 may be formed so as to be in contact with the passivation film 16. At this time, the wiring 30 may be formed so as to contact the passivation film 16 on both sides of the resin protrusion 20. Further, the wiring 30 may be formed so as to be in contact with the electrode 14. Thereby, the wiring 30 and the electrode 14 may be electrically connected.

なお、半導体装置１００では、図１（Ａ）に示すように、１つの樹脂突起２０に複数の配線３０が形成されていてもよい。ただし、これとは別に、１つの樹脂突起２０には、１つの配線３０のみが形成されていてもよい。   In the semiconductor device 100, a plurality of wirings 30 may be formed on one resin protrusion 20, as shown in FIG. However, apart from this, only one wiring 30 may be formed on one resin protrusion 20.

半導体装置１００は、以上の構成をなしていてもよい。   The semiconductor device 100 may have the above configuration.

本実施の形態に係る電子モジュール１は、配線基板４０を含む（図２参照）。配線基板４０は、ベース基板４２と、ベース基板４２に設けられた配線パターン４４とを有していてもよい。ベース基板４２の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板４２として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、ベース基板４２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板４２として、例えばセラミックス基板やガラス基板が挙げられる。ベース基板４２がガラス基板である場合、配線基板４０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。配線パターン４４の材料についても、特に限定されるものではない。例えば、配線パターン４４は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかを積層して形成されていてもよい。あるいは、配線基板４０が液晶パネルの場合、配線パターン４４は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、配線パターン４４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。配線パターン４４は、その一部がベース基板４２の内側を通るように形成されていてもよい。そして、配線パターン４４は、電気的接続部４５を含む。電気的接続部４５は、配線パターン４４のうち、他の部材との電気的な接続に利用される部分である。電気的接続部４５は、例えば、ベース基板４２の表面に形成されていてもよい。   The electronic module 1 according to the present embodiment includes a wiring board 40 (see FIG. 2). The wiring substrate 40 may include a base substrate 42 and a wiring pattern 44 provided on the base substrate 42. The material of the base substrate 42 is not particularly limited, and may be any organic or inorganic material, or may be composed of a composite structure thereof. As the base substrate 42, for example, a substrate or a film made of polyethylene terephthalate (PET) may be used. Alternatively, a flexible substrate made of polyimide resin may be used as the base substrate 42. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used. Examples of the base substrate 42 formed from an inorganic material include a ceramic substrate and a glass substrate. When the base substrate 42 is a glass substrate, the wiring substrate 40 may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). The material of the wiring pattern 44 is not particularly limited. For example, the wiring pattern 44 may be formed by stacking any one of copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), and titanium tungsten (Ti-W). Alternatively, when the wiring board 40 is a liquid crystal panel, the wiring pattern 44 may be formed of a metal film such as ITO (Indium Tin Oxide), Cr, or Al, a metal compound film, or a composite film thereof. At this time, the wiring pattern 44 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, etc.) that drives the liquid crystal. The wiring pattern 44 may be formed so that a part thereof passes inside the base substrate 42. The wiring pattern 44 includes an electrical connection portion 45. The electrical connection portion 45 is a portion used for electrical connection with other members in the wiring pattern 44. The electrical connection portion 45 may be formed on the surface of the base substrate 42, for example.

本実施の形態に係る電子モジュール１は、配線基板４０に半導体装置１００が搭載された構造をなす。すなわち、図２に示すように、配線基板４０には、半導体装置１００が搭載されてなる。このとき、半導体装置１００は、配線３０における樹脂突起２０とオーバーラップする部分が、配線パターン４４の電気的接続部４５と接触するように搭載されてなる。すなわち、半導体装置１００は、半導体チップ１０の電極１４が形成された面が配線基板４０と対向するように搭載されているといえる。なお、電子モジュール１では、樹脂突起２０は、弾性変形していてもよい。すなわち、樹脂突起２０は、半導体チップ１０と配線基板４０とによって押しつぶされていてもよい。これにより、樹脂突起２０の弾性力によって、配線３０と配線パターン４４の電気的接続部４５とを押し付けることができるため、電気的な接続信頼性の高い電子モジュールを提供することができる。なお、後述する接着剤５０によって、半導体装置１００を、配線基板４０に固定してもよい。すなわち、接着剤５０によって、半導体装置１００と配線基板４０との間隔を保ってもよい。これにより、樹脂突起２０が弾性変形した状態を維持してもよい。   The electronic module 1 according to the present embodiment has a structure in which the semiconductor device 100 is mounted on the wiring board 40. That is, as shown in FIG. 2, the semiconductor device 100 is mounted on the wiring board 40. At this time, the semiconductor device 100 is mounted such that the portion of the wiring 30 that overlaps with the resin protrusion 20 contacts the electrical connection portion 45 of the wiring pattern 44. That is, it can be said that the semiconductor device 100 is mounted so that the surface of the semiconductor chip 10 on which the electrode 14 is formed faces the wiring substrate 40. In the electronic module 1, the resin protrusion 20 may be elastically deformed. That is, the resin protrusion 20 may be crushed by the semiconductor chip 10 and the wiring substrate 40. Thereby, since the wiring 30 and the electrical connection part 45 of the wiring pattern 44 can be pressed by the elastic force of the resin protrusion 20, an electronic module with high electrical connection reliability can be provided. The semiconductor device 100 may be fixed to the wiring board 40 with an adhesive 50 described later. That is, the distance between the semiconductor device 100 and the wiring board 40 may be maintained by the adhesive 50. Thereby, you may maintain the state which the resin protrusion 20 elastically deformed.

本実施の形態に係る電子モジュール１は、図２に示すように、半導体装置１００と配線基板４０とを接着する接着剤５０を含む。接着剤５０は、図２に示すように、樹脂突起２０と接触しないように形成されてなる。このとき、接着剤５０は、樹脂突起２０の周囲を避けて形成されていてもよい。言い換えると、接着剤５０は、樹脂突起２０と間隔をあけて形成されていてもよい。接着剤５０は、樹脂突起２０に接着（固着）されないように形成されていてもよい。半導体チップ１０と配線基板４０との間には、接着剤５０によって区画された空間５２が形成されていてもよい。このとき、樹脂突起２０は、空間５２の内側に配置されていてもよい。また、空間５２は減圧されていてもよい。すなわち、空間５２は、大気圧よりも圧力が低くなっていてもよい。半導体装置１００を配線基板４０に搭載する工程及び接着剤５０を形成する工程を、減圧環境下で行うことで、空間５２を、大気圧よりも圧力が低くなるように形成してもよい。なお、接着剤５０は、配線３０における樹脂突起２０上に形成された部分と接触しないように形成されていてもよい。   The electronic module 1 according to the present embodiment includes an adhesive 50 that bonds the semiconductor device 100 and the wiring board 40 as shown in FIG. As shown in FIG. 2, the adhesive 50 is formed so as not to contact the resin protrusion 20. At this time, the adhesive 50 may be formed avoiding the periphery of the resin protrusion 20. In other words, the adhesive 50 may be formed at a distance from the resin protrusion 20. The adhesive 50 may be formed so as not to be bonded (fixed) to the resin protrusion 20. A space 52 partitioned by the adhesive 50 may be formed between the semiconductor chip 10 and the wiring board 40. At this time, the resin protrusion 20 may be disposed inside the space 52. The space 52 may be decompressed. That is, the space 52 may have a pressure lower than the atmospheric pressure. The step of mounting the semiconductor device 100 on the wiring substrate 40 and the step of forming the adhesive 50 may be performed under a reduced pressure environment, so that the space 52 may be formed so that the pressure is lower than the atmospheric pressure. Note that the adhesive 50 may be formed so as not to contact a portion formed on the resin protrusion 20 in the wiring 30.

また、接着剤５０は、半導体チップ１０の電極１４が形成された面の周縁部と配線基板４０とを接着するように形成されていてもよい。すなわち、接着剤５０は、半導体チップ１０の周縁部と配線基板４０との空隙をふさぐように形成されていてもよい。これにより、半導体装置１００とオーバーラップする領域内に、外部から水分が浸入することを防止することができる。そのため、樹脂突起２０や配線３０が劣化しにくい、信頼性の高い電子モジュールを提供することができる。なお、接着剤５０は、半導体チップ１０を囲むように形成されていてもよい。このとき、接着剤５０は、半導体チップ１０の外側に至るように形成されていてもよい。また、接着剤５０は、図２に示すように、半導体チップ１０の電極１４が形成された面の中央領域を避けて、周縁部のみに形成されていてもよい。   Further, the adhesive 50 may be formed so as to adhere the peripheral portion of the surface of the semiconductor chip 10 on which the electrode 14 is formed and the wiring board 40. That is, the adhesive 50 may be formed so as to close the gap between the peripheral edge of the semiconductor chip 10 and the wiring substrate 40. Thereby, it is possible to prevent moisture from entering the region overlapping with the semiconductor device 100 from the outside. Therefore, it is possible to provide a highly reliable electronic module in which the resin protrusion 20 and the wiring 30 are not easily deteriorated. The adhesive 50 may be formed so as to surround the semiconductor chip 10. At this time, the adhesive 50 may be formed so as to reach the outside of the semiconductor chip 10. Further, as shown in FIG. 2, the adhesive 50 may be formed only in the peripheral portion, avoiding the central region of the surface on which the electrode 14 of the semiconductor chip 10 is formed.

接着剤５０を形成する方法は特に限定されるものではない。例えば、半導体装置１００を配線基板４０に搭載した後に、接着剤５０を設ける工程を行ってもよい。例えば、半導体装置１００を配線基板４０に搭載した後に、半導体チップ１０と配線基板４０との間に接着剤５０の材料を設け、これを硬化させることによって接着剤５０を形成してもよい。このとき、接着剤５０の材料の粘度や量を調整することで、接着剤５０を、所定の領域に形成してもよい。   The method for forming the adhesive 50 is not particularly limited. For example, after the semiconductor device 100 is mounted on the wiring board 40, the step of providing the adhesive 50 may be performed. For example, after mounting the semiconductor device 100 on the wiring board 40, the adhesive 50 may be formed by providing a material of the adhesive 50 between the semiconductor chip 10 and the wiring board 40 and curing the material. At this time, the adhesive 50 may be formed in a predetermined region by adjusting the viscosity or amount of the material of the adhesive 50.

本実施の形態に係る電子モジュール１は、以上の構成をなしていてもよい。電子モジュール１によると、隣り合う２つの配線３０（電気的接続部４５）の間で、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い電子モジュールを提供することができる。以下、この効果について説明する。   The electronic module 1 according to the present embodiment may have the above configuration. According to the electronic module 1, it is possible to provide a highly reliable electronic module in which an electrical short circuit due to migration is unlikely to occur between two adjacent wirings 30 (electrical connection portions 45). Hereinafter, this effect will be described.

一般的に、樹脂の内部には水分が含まれている。そして、温度変化などの影響を受けて、樹脂中の水分は、気化して樹脂の外側に発散されることがあった。樹脂を含む電子モジュールでは、この水分が樹脂の外側で液化することで、電子モジュール内に液体（水滴）が生じることがあった。水分が液化する理由として、例えば、樹脂から発散した水分が密閉空間内に充填されることによって密閉空間内の水蒸気圧が高まり、これが飽和蒸気圧を超えることで、該密閉空間内で水分が凝結することが考えられる。そして、隣り合う２つの配線が当該液体に接触すると、電気的なショートが起こることがあった。これを防止するためには、電子モジュール内に液体を発生させないか、あるいは、液体が発生した場合でも、隣り合う２つの配線に接触させないことが重要である。   Generally, moisture is contained inside the resin. Then, under the influence of temperature change or the like, moisture in the resin may be vaporized and diffused to the outside of the resin. In an electronic module including a resin, liquid (water droplets) may be generated in the electronic module because the moisture is liquefied outside the resin. The reason for the liquefaction of water is, for example, that the water vapor emanating from the resin is filled in the sealed space to increase the water vapor pressure in the sealed space, which exceeds the saturated vapor pressure, so that the water condenses in the sealed space. It is possible to do. When two adjacent wirings come into contact with the liquid, an electrical short circuit may occur. In order to prevent this, it is important that no liquid is generated in the electronic module, or even if liquid is generated, it is not brought into contact with two adjacent wires.

ところで、先に説明したように、電子モジュール１では、接着剤５０は、樹脂突起２０と接触しないように形成されてなる。言い換えると、接着剤５０は、樹脂突起２０と間隔をあけて形成されてなる。すなわち、樹脂突起２０と接着剤５０との間には、空間５２が形成される。そのため、電子モジュール１では、空間５２に分散された水分が液化しにくくなる。詳しくは、樹脂（樹脂突起２０や接着剤５０等）中の水分は、樹脂の外側に発散されて、樹脂突起２０と接着剤５０とによって区画される空間中に分散される。これが凝結すると電子モジュール１の内部に液体が発生し、電気的なショートを発生させる恐れがある。しかし、電子モジュール１によると、空間５２を予め広くすることが可能である。そのため、空間５２の蒸気圧を低く抑えることが可能になり、空間５２の圧力が飽和水蒸気圧を超えないようにすることができる。そのため、空間５２中で液体が発生する（水蒸気が凝結する）ことを防止することができる。このことから、電子モジュール１によると、内部に液体が発生しにくい電子モジュールを提供することができる。   Incidentally, as described above, in the electronic module 1, the adhesive 50 is formed so as not to contact the resin protrusion 20. In other words, the adhesive 50 is formed at a distance from the resin protrusion 20. That is, a space 52 is formed between the resin protrusion 20 and the adhesive 50. Therefore, in the electronic module 1, the water dispersed in the space 52 is difficult to liquefy. Specifically, moisture in the resin (resin protrusion 20, adhesive 50, etc.) is diffused to the outside of the resin and dispersed in a space defined by the resin protrusion 20 and the adhesive 50. If this condenses, liquid may be generated inside the electronic module 1 and an electrical short circuit may occur. However, according to the electronic module 1, the space 52 can be widened in advance. Therefore, the vapor pressure in the space 52 can be kept low, and the pressure in the space 52 can be prevented from exceeding the saturated water vapor pressure. Therefore, it is possible to prevent liquid from being generated in the space 52 (water vapor condenses). For this reason, according to the electronic module 1, it is possible to provide an electronic module in which liquid is hardly generated.

なお、空間５２が減圧された空間である場合、空間５２内で、水分の凝結がさらに起きにくくなる。そのため、さらに信頼性の高い電子モジュールを提供することができる。   When the space 52 is a decompressed space, moisture condensation is less likely to occur in the space 52. Therefore, an electronic module with higher reliability can be provided.

また、接着剤５０が、半導体チップ１０の中央領域を避けて、周縁部のみに形成されてなる場合、空間５２の容積を、さらに大きくすることが可能になる。これによると、電子モジュール１の内部には、さらに液体が発生しにくくなる。そのため、さらに信頼性の高い電子モジュールを提供することができる。   Further, when the adhesive 50 is formed only on the peripheral edge, avoiding the central region of the semiconductor chip 10, the volume of the space 52 can be further increased. According to this, it becomes more difficult to generate liquid inside the electronic module 1. Therefore, an electronic module with higher reliability can be provided.

また、電子モジュール１によると、内部に水分が発生した場合でも、この水分が隣り合う２つの配線３０と接触することを防止することができる。   Moreover, according to the electronic module 1, even when moisture is generated inside, it is possible to prevent the moisture from coming into contact with two adjacent wirings 30.

すなわち、樹脂突起２０と接着剤５０とが接触するように形成されている場合には、両者の間隔は非常に狭くなるため、この界面に発生した液体は、非常に広い範囲に拡がることになる。そのため、微量の液体であっても、隣り合う２つの配線３０と接触する恐れがある。   That is, when the resin protrusion 20 and the adhesive 50 are formed so as to come into contact with each other, the distance between the two becomes very narrow, so that the liquid generated at the interface spreads over a very wide range. . Therefore, even a very small amount of liquid may come into contact with two adjacent wirings 30.

これに対して、電子モジュール１によると、接着剤５０は、樹脂突起２０と接触しないように形成されてなる。すなわち、樹脂突起２０と接着剤５０とは間隔をあけて配置されてなる。そのため、樹脂突起２０及び接着剤５０の表面に微量の液体が付着した場合にも、これが大きく拡がることを防止することができる。そのため、液体が、隣り合う２つの配線３０と接触することを防止することができる。   On the other hand, according to the electronic module 1, the adhesive 50 is formed so as not to contact the resin protrusion 20. That is, the resin protrusion 20 and the adhesive 50 are arranged with a space therebetween. Therefore, even when a very small amount of liquid adheres to the surfaces of the resin protrusion 20 and the adhesive 50, it can be prevented that this greatly expands. Therefore, the liquid can be prevented from coming into contact with two adjacent wirings 30.

このことから、本発明によると、隣り合う２つの配線３０間で電気的なショートの発生しにくい、信頼性の高い電子モジュールを提供することができる。   Therefore, according to the present invention, it is possible to provide a highly reliable electronic module in which an electrical short circuit hardly occurs between two adjacent wirings 30.

図３には、電子モジュール１の具体例の一つとして、表示デバイス１０００を示す。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１００（半導体チップ１０）は、表示デバイスを制御するドライバＩＣであってもよい。   FIG. 3 shows a display device 1000 as one specific example of the electronic module 1. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 100 (semiconductor chip 10) may be a driver IC that controls the display device.

図４は、本発明を適用した実施の形態の変形例に係る電子モジュールについて説明するための図である。   FIG. 4 is a diagram for explaining an electronic module according to a modification of the embodiment to which the present invention is applied.

本実施の形態に係る電子モジュール２は、接着剤６０を含む。接着剤６０は、図４に示すように、配線３０と接触しないように形成されていてもよい。これによると、接着剤６０の表面に微量な液体が付着した場合に、これが隣り合う２つの配線３０と接触することを防止することができる。そのため、隣り合う２つの配線３０間で、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い電子モジュールを提供することができる。また、これによると、空間６２を広くすることができるため、信頼性の高い電子モジュールを提供することができる。なお、接着剤６０は、半導体チップ１０とオーバーラップする領域内のみに形成されていてもよい。これにより、半導体装置１００の実装面積の小さい電子モジュールを提供することができる。また、接着剤６０は、半導体チップ１０の中央部と配線基板４０とを接着させる部分を有していてもよい。これにより、接着剤６０の接着力を確保することができる。   The electronic module 2 according to the present embodiment includes an adhesive 60. As shown in FIG. 4, the adhesive 60 may be formed so as not to contact the wiring 30. According to this, when a very small amount of liquid adheres to the surface of the adhesive 60, it can be prevented that it contacts the two adjacent wirings 30. Therefore, it is possible to provide a highly reliable electronic module in which an electrical short caused by migration between two adjacent wirings 30 hardly occurs. Further, according to this, since the space 62 can be widened, a highly reliable electronic module can be provided. The adhesive 60 may be formed only in a region overlapping with the semiconductor chip 10. Thereby, an electronic module having a small mounting area of the semiconductor device 100 can be provided. Further, the adhesive 60 may have a portion for bonding the central portion of the semiconductor chip 10 and the wiring substrate 40. Thereby, the adhesive force of the adhesive agent 60 can be ensured.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る電子モジュールについて説明するための図である。FIG. 1A and FIG. 1B are diagrams for explaining an electronic module according to an embodiment to which the present invention is applied. 図２は、本発明を適用した実施の形態に係る電子モジュールについて説明するための図である。FIG. 2 is a diagram for explaining an electronic module according to an embodiment to which the present invention is applied. 図３は、本発明を適用した実施の形態に係る電子モジュールについて説明するための図である。FIG. 3 is a diagram for explaining an electronic module according to an embodiment to which the present invention is applied. 図４は、本発明を適用した実施の形態の変形例に係る電子モジュールについて説明するための図である。FIG. 4 is a diagram for explaining an electronic module according to a modification of the embodiment to which the present invention is applied.

符号の説明Explanation of symbols

１…電子モジュール、 ２…電子モジュール、 １０…半導体チップ、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 ２０…樹脂突起、 ３０…配線、 ４０…配線基板、 ４２…ベース基板、 ４４…配線パターン、 ４５…電気的接続部、 ５０…接着剤、 ５２…空間、 ６０…接着剤、 １００…半導体装置   DESCRIPTION OF SYMBOLS 1 ... Electronic module, 2 ... Electronic module, 10 ... Semiconductor chip, 12 ... Integrated circuit, 14 ... Electrode, 16 ... Passivation film | membrane, 20 ... Resin protrusion, 30 ... Wiring, 40 ... Wiring board, 42 ... Base board, 44 ... Wiring pattern 45 ... electrical connection part 50 ... adhesive 52 ... space 60 ... adhesive 100 ... semiconductor device

Claims (3)

電極を有する半導体チップと、前記半導体チップの前記電極が形成された面に形成された樹脂突起と、前記電極と電気的に接続されてなり、前記樹脂突起上に至るように形成された配線と、を含む半導体装置と、
前記半導体装置が搭載された、配線パターンを有する配線基板と、
前記半導体装置と前記配線基板とを接着する接着剤と、
を含み、
前記半導体装置は、前記配線基板に、前記配線における前記樹脂突起とオーバーラップする部分が前記配線パターンの電気的接続部と接触するように搭載されてなり、
前記接着剤は、前記半導体装置と前記配線基板との間であって、前記樹脂突起及び前記配線と接触しない範囲に形成され、
前記配線は、隣り合う２つの前記樹脂突起上に形成された第1の配線と第２の配線とを含み、
前記接着剤は、前記半導体チップの中央部であって、前記第1の配線と前記第２の配線との間に形成された第１の接着剤を含む電子モジュール。 A semiconductor chip having an electrode; a resin protrusion formed on the surface of the semiconductor chip on which the electrode is formed; and a wiring formed to be electrically connected to the electrode and to reach the resin protrusion. A semiconductor device comprising:
A wiring board having a wiring pattern on which the semiconductor device is mounted;
An adhesive that bonds the semiconductor device and the wiring board;
Including
The semiconductor device is mounted on the wiring board such that a portion of the wiring that overlaps the resin protrusion is in contact with an electrical connection portion of the wiring pattern,
The adhesive is formed between the semiconductor device and the wiring board in a range not in contact with the resin protrusion and the wiring ,
The wiring includes a first wiring and a second wiring formed on two adjacent resin protrusions,
The electronic module includes a first adhesive formed in a central portion of the semiconductor chip and between the first wiring and the second wiring . 請求項１記載の電子モジュールにおいて、
前記接着剤は、前記半導体チップの前記電極が形成された面の周縁部と前記配線基板とを接着するように形成された第２の接着剤を含む電子モジュール。 In claim 1 Symbol mounting electronic modules,
The said adhesive is an electronic module containing the 2nd adhesive agent formed so that the peripheral part of the surface in which the said electrode of the said semiconductor chip was formed, and the said wiring board may be adhere | attached. 請求項１または請求項２に記載の電子モジュールにおいて、
前記半導体基板と前記配線基板との間には、前記接着剤によって区画された空間が形成されてなり、
前記空間は減圧されてなる電子モジュール。 The electronic module according to claim 1 or 2 ,
A space partitioned by the adhesive is formed between the semiconductor substrate and the wiring substrate,
An electronic module in which the space is decompressed.
JP2005201799A 2005-07-11 2005-07-11 Electronic module Expired - Fee Related JP4656311B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005201799A JP4656311B2 (en) 2005-07-11 2005-07-11 Electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005201799A JP4656311B2 (en) 2005-07-11 2005-07-11 Electronic module

Publications (2)

Publication Number Publication Date
JP2007019409A JP2007019409A (en) 2007-01-25
JP4656311B2 true JP4656311B2 (en) 2011-03-23

Family

ID=37756268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005201799A Expired - Fee Related JP4656311B2 (en) 2005-07-11 2005-07-11 Electronic module

Country Status (1)

Country Link
JP (1) JP4656311B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548459B2 (en) 2007-08-21 2010-09-22 セイコーエプソン株式会社 Electronic component mounting structure
JP5223383B2 (en) * 2008-03-05 2013-06-26 セイコーエプソン株式会社 Quartz crystal unit, crystal unit package, electronic component, electronic device, mounting method for electronic component
JP5167870B2 (en) * 2008-03-05 2013-03-21 セイコーエプソン株式会社 Electronic component mounting substrate, electronic component mounting structure, and crystal resonator package
JP4888462B2 (en) * 2008-09-24 2012-02-29 セイコーエプソン株式会社 Electronic component mounting structure
JP5414622B2 (en) * 2010-05-27 2014-02-12 パナソニック株式会社 Semiconductor mounting substrate and mounting structure using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964095A (en) * 1995-08-24 1997-03-07 Matsushita Electric Ind Co Ltd Work with bump and its mounting method
JP2001015641A (en) * 1999-07-02 2001-01-19 Nec Corp Connection structure and connection method of electronic component
JP2001298102A (en) * 2000-04-13 2001-10-26 Nec Corp Packaging structure of functional element and its manufacturing method
JP2002043558A (en) * 2000-07-24 2002-02-08 Nippon Hoso Kyokai <Nhk> Laminated solid-state imaging device
JP2003092465A (en) * 2001-09-19 2003-03-28 Fujitsu Ltd Method for mounting electronic part and electronic part unit
JP2005101527A (en) * 2003-08-21 2005-04-14 Seiko Epson Corp Electronic component mounting structure, electrooptic device, electronic equipment, and method of mounting electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964095A (en) * 1995-08-24 1997-03-07 Matsushita Electric Ind Co Ltd Work with bump and its mounting method
JP2001015641A (en) * 1999-07-02 2001-01-19 Nec Corp Connection structure and connection method of electronic component
JP2001298102A (en) * 2000-04-13 2001-10-26 Nec Corp Packaging structure of functional element and its manufacturing method
JP2002043558A (en) * 2000-07-24 2002-02-08 Nippon Hoso Kyokai <Nhk> Laminated solid-state imaging device
JP2003092465A (en) * 2001-09-19 2003-03-28 Fujitsu Ltd Method for mounting electronic part and electronic part unit
JP2005101527A (en) * 2003-08-21 2005-04-14 Seiko Epson Corp Electronic component mounting structure, electrooptic device, electronic equipment, and method of mounting electronic component

Also Published As

Publication number Publication date
JP2007019409A (en) 2007-01-25

Similar Documents

Publication Publication Date Title
JP4235835B2 (en) Semiconductor device
JP4656311B2 (en) Electronic module
JP4645832B2 (en) Semiconductor device and manufacturing method thereof
US7671476B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
US20070057371A1 (en) Semiconductor device
JP4305667B2 (en) Semiconductor device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
JP4273347B2 (en) Semiconductor device
JP4296434B2 (en) Semiconductor device
JP4968424B2 (en) Semiconductor device
JP5098204B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4720992B2 (en) Semiconductor device
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
JP4894999B2 (en) Semiconductor device
JP4858161B2 (en) Semiconductor device and method for manufacturing electronic device
KR100773408B1 (en) Semiconductor device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2008091691A (en) Semiconductor device, electronic device, and manufacturing method of electronic device
JP2010171191A (en) Semiconductor device, and semiconductor module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4656311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees