JP4625913B2 - 有用層で被覆された一対の基板の同時製造方法 - Google Patents

有用層で被覆された一対の基板の同時製造方法 Download PDF

Info

Publication number
JP4625913B2
JP4625913B2 JP2006508351A JP2006508351A JP4625913B2 JP 4625913 B2 JP4625913 B2 JP 4625913B2 JP 2006508351 A JP2006508351 A JP 2006508351A JP 2006508351 A JP2006508351 A JP 2006508351A JP 4625913 B2 JP4625913 B2 JP 4625913B2
Authority
JP
Japan
Prior art keywords
substrate
layer
useful layer
silicon
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508351A
Other languages
English (en)
Other versions
JP2006527478A (ja
Inventor
ギゼルン、ブルーノ
オーネット、セシル
バタヨー、ベヌワ
マズル、カルロ
モリショー、ウベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006527478A publication Critical patent/JP2006527478A/ja
Application granted granted Critical
Publication of JP4625913B2 publication Critical patent/JP4625913B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、電子工学、光電子工学又は光学分野における利用のために基板に移載された少なくとも一つの有用層をそれぞれ備えた少なくとも二つの構造体を同時に製造する方法に関するものである。
最新技術によれば種々の層移載方法が公知である。
その一つは、原材料基板の表面下に原子種を注入して脆弱ゾーンを形成し、この脆弱ゾーンによって薄層の境界となすものである。次工程ではこの薄層の自由表面を支持基板に接合し、その後、薄層を原材料基板の残余部分から分離させて支持基板上に移載する。
このような方法の説明については、スマート・カット（Smart Cut：登録商標）として知られている方法に関する文献を参照することができる。
この形式の方法では原材料基板の残余部分が生じるが、この残余部分は更なる薄層の移載に再利用すべくリサイクルする必要がある。
リサイクルには長時間を要する高コストの研磨及び仕上げ処理が必要であり、それに費やす時間に応じて使用材料コストが相応に高くなる。更に、炭化シリコンのような極めて硬度の高い材料については、上記リサイクルの処理工程が極めて長時間を要する緻密な作業となる。
「BESOI(Bond and Etch Back Silicon on Insulator)」と称する別の層移載方法も知られており、この方法によれば、分子結合によって原材料基板を支持基板上にボンディングした後、次工程でバーン・イン及び／又は化学的腐食によるエッチングを実行し、次いで支持基板の自由表面（又は背面）側を所要厚みの薄層が得られるまで研磨するというものである。
この方法で注目しなければならいことは、個々の構造体を製作するたびに原材料基板の大部分が破壊されることであり、従って経済的に引き合わず、特に移載すべき薄層を構成する材料が高価な場合はなおさらである。
最後に、二酸化シリコン(Si02)の埋め込み層内に覆われた厚膜シリコンと移載されたシリコン表皮層とを有するＳＯＩタイプ材料の特別な場合においては、移載シリコン表皮層の形成に用いられたシリコン材料についてリサイクルに関する同様の問題が生じる。
加えて、上述のリサイクルの問題以上に上述のスマート・カット法を用いて１００ｎｍ未満の厚さの極薄層を移載することも困難である。実際、この方法で移載された薄層は、例えば該薄層と支持基板との間の接合界面を強化するために実行される処理による膨れなどの多数の欠陥を有している。
このような良品質の極薄層を移載する場合の問題点はＳＯＩ基板についても存在し、この場合、特に埋め込まれた二酸化シリコンの或る厚さ、例えば２０ｎｍ程度の部分の下部で移載シリコン層に欠陥が生じることに注意すべきであり、これは高温の熱処理を併用する場合は更に顕著となる。これに関しては下記の非特許文献１を参照されたい。
キュー・ワイ・トン(Q.-Y. Tong)、ジー・チャー(G. Cha)、アール・ギャフィトー(R. Gafiteau)及びウー・ゴーゼル(U. Gosele)共著「低温ウエハ直接ボンディング("Low temperature wafer direct bonding")」ジャーナル・オブ・マイクロエレクトロメカニック・システム(J. Microelectomech Syst.)、第3巻、第29号（1994年）
この熱処理、例えば接合界面の強度増強のために分離処理後に行われる安定化処理として知られている熱処理中には接合界面にガスが発生する。厚いＳＯＩ基板の場合は移載層が厚く、補強部材として機能する。
薄いＳＯＩ基板では移載層及び/又は酸化物層が薄く、この場合は上述の吸収及び硬化現象は起きず、脱ガスが接合界面のボンディング強度低下を招く。
また、原子種の注入工程と分離工程が欠陥を形成すること、及びこれらの欠陥は基本的には移載すべき層の内部に集まることも特許文献１により公知である。従って、この層が薄ければ薄いほど品質が劣化する。
国際公開第０１／１１５２１８号パンフレット
第１の基板から第２の基板へ層を移載する工程を含むＳＯＩ基板の製造法は特許文献２によって公知である。しかしながら、この公知の方法は二対の構造体を一工程で得るためのものではない。
欧州特許出願公開第０８６７９２１号明細書
また、特許文献３により、層間剥離すべき二面の境界を画定するために酸化物層で被覆された原材料基板の前面側と後面側に水素を注入する方法も知られている。この場合、注入工程の後に原材料基板の両面にそれぞれ受け取り用基板が接合され、次いで二枚のＳＯＩ基板を得るべく層間剥離面に沿って分離が行われる。
米国特許出願公開第２００２／０６８４１８号明細書
しかしながら、この方法では注入工程の間に亘って原材料基板を支持具で保持する必要がある。この支持は、プロセスの継続に好ましくない汚染物質の存在に起因して原材料基板の前面又は後面の少なくとも一方に汚染をもたらすものである。
本発明の課題は、上述の不都合を解消して、リサイクルに返送される原材料基板の数を少数に制限することのできる経済的な層移載方法を提供することである。
従って本発明は、電子工学、光電子工学又は光学分野における利用のために基板に移載された少なくとも一つの有用層をそれぞれ備えた少なくとも一対の構造体を同時に製造する方法に関するものである。
本発明による方法は、以下の工程、即ち、
ａ）支持基板に移載された有用層を有する第１段階の構造体を準備する工程、
ｂ）第１段階の構造体の有用層の内部に原子種の注入により脆弱ゾーンを形成して前面有用層及び該前面有用層と支持基板との間に位置する後面有用層の二層の境界を定める工程、
ｃ）前面有用層の自由表面に固定用基板を貼着する工程、及び
ｄ）工程ｃで得られた積層体に応力を適用することにより脆弱ゾーンに沿って分離させ、少なくとも支持基板と後面有用層とを有する第１構造体及び少なくとも固定用基板と前面有用層とを有する第２構造体の二つの第２段階の構造体を得る工程、
を備えたことを特徴とする。
本発明の一つの選択肢によれば、第２段階の構造体の少なくとも一つを出発構造体として用いると共に複数の固定用基板を用いて工程ｂ〜ｄによる操作サイクルが繰り返され、更には第２段階に続く後続段階の構造体の少なくとも一つから上記操作サイクルが少なくとも１回選択的に繰り返される。
工程ａにおける移載操作はボンディング工程を含むことが好ましく、この場合、有用層を支持基板に直接的に接合するか、或いは一層以上の中間層を有用層と支持基板との間に挿入するとよい。
また、工程ｃの貼着操作はボンディングによって行うことが好ましく、この場合、固定用基板を前面有用層の自由表面に直接的に接合するか、或いは少なくとも一層の介在層を固定用基板と前面有用層の自由表面との間に挿入するとよい。
好ましくは、上記ボンディングは分子結合によるものとする。
本発明のその他の有利且つ限定を意図しない特徴によれば、以下に列挙する諸形態を単独又は組み合わせて採用することができる。即ち、
・中間層を二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体、ダイアモンド及び歪シリコンのうちから選ばれたいずれか一つの材料製のものとする。
・介在層を二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体及びダイアモンドのうちから選ばれたいずれか一つの材料製のものとする。
・支持基板、固定用基板及び有用層のうちの少なくとも一つを半導体材料製のものとする。
・支持基板がシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、石英、イットリウム安定化ジルコニア及び炭化シリコン合金から選ばれた少なくとも一つの材料層を有する。
・固定用基板がシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、石英、イットリウム安定化ジルコニア及び炭化シリコン合金のうちから選ばれた少なくとも一つの材料層を有する。
・有用層をシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、シリコン−ゲルマニウム、III−V化合物及びII−VI化合物のうちから選ばれた材料製のものとする。
・特に好ましくは支持基板を単結晶又は多結晶シリコン製のものとし、有用層を単結晶シリコン製のものとし、固定用基板を単結晶又は多結晶シリコン製のものとし、中間層と介在層を二酸化シリコン製のものとする。
・第１段階の構造体の有用層を原材料基板内における初期脆弱ゾーンの形成によって得ると共に、この原材料基板を支持基板上に移載してから初期脆弱ゾーンに沿って原材料基板の残余部分を分離することにより初期脆弱ゾーンで有用層を原材料基板の残余部分から分離する。
・初期脆弱ゾーンを原子種の注入によって形成し、或いは初期脆弱ゾーンを多孔質ゾーンとする。
本発明のその他の特徴と利点を一層明確にするために本発明の幾つかの実勢形態を図面と共に詳述すれば以下の通りである。
本発明による方法は、例えば図１Ａ〜図１Ｃ又は図２Ａ〜図２Ｃに示す一連の工程によって得られる基板５又は５’から行われるが、これらの基板を第１段階の基板と称する。
図１Ａは原材料基板１を示しており、その内部には脆弱ゾーン４が形成され、該脆弱ゾーンが二部分、即ち有用層１１と原材料基板背部の残余部分１２との境界を定めている。この脆弱ゾーン４は、以下の説明及び特許請求の範囲の記載においては初期脆弱ゾーンと称している。
原材料基板１の一方の表面１３を前面と称し、この前面が後述するように支持基板２に接合されるべき面である。
原材料基板１は、特に電子工学、光電子工学或いは光学の利用分野で通常用いられているような半導体材料から選ばれた基板とすることが好ましい。
単なる参考のためであるが、原材料基板は、例えばシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、シリコン−ゲルマニウム、III−V化合物、又はII−VI化合物からなる基板とすることができる。
ここで、III−V化合物とは、例えば窒化ガリウム(GaN)、ガリウム・ヒ素(AsGa)、或いはリン化インジウム(InP)など、構成元素の一方が元素周期律表で第III族に属し、他方が第V族に属する化合物である。
またII−VI化合物とは、例えばテルル化カドミウム(CdTe)など、構成元素の一方が元素周期律表で第II族に属し、他方が第VI族に属する化合物である。
原材料基板１は複合基板であっても良く、これは例えばシリコンからなる一体ボディ部の上に例えばシリコン−ゲルマニウム(SiGe)のバッファー層が被覆されているような基板を指す。
第１の実施形態によれば、初期脆弱ゾーン４は原子種の注入で得ることができる。
ここで、原子種の注入とは、原子、分子、或いはイオン種の打ち込みのいずれも指すものであり、これら種を打ち込み表面１３から予め定められた深さ位置で最高濃度となるように材料中に導入することのできる全ての操作を意味する。
原材料基板１への原子種の注入は例えばイオン・ビーム注入装置又はプラズマ浸漬注入装置を用いて行うことができる。
好ましくは、この注入操作はイオン打ち込み法によって行う。更に好ましくは、注入イオン種は水素である。その他のイオン種、例えば希ガス（ヘリウムなど）も単独又は水素と混合して有利に使用することができる。
この注入によって原材料基板１の内部におけるイオン貫入平均深さ位置に初期脆弱ゾーン４が形成され、この初期脆弱ゾーンは前面１３とほぼ平行に拡がる層である。従って有用層１１は、この前面１３と初期脆弱ゾーン４との間に延在する層である。
この工程を行うことについては、スマート・カット（Smart Cut：登録商標）として知られている方法に関する文献を参照されたい。
初期脆弱ゾーン４は、例えば欧州特許出願公開第０８４９７８８号明細書に述べられているような多孔質ゾーン（層）で構成することもできる。この場合、有用層１１はエピタキシによって得ることができる。
支持基板２は機械的支持体として機能し、従って通常は約３００μｍ以上の厚さを有する。
支持基板は、前述の利用分野で多く用いられている単結晶又は多結晶半導体材料で構成することが好ましい。
この支持基板２は、例えばシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、石英、イットリウム安定化ジルコニア(Zr02(Y03))、及び炭化シリコン合金から選ばれた単一層のソリッド基板とすることができる。
支持基板２は一つの面（前面）２０を有し、この面が原材料基板１の前面１３との接合のための面である。
次いで、図１Ｂに示すように、有用層１１の前面１３が支持基板２に直接的に、即ち中間的な層の介在なしにボンディング接合される。このボンディングは分子結合によって行うことが好ましい。
予定の焼鈍処理の後、応力の付与によって残余部分１２を初期脆弱ゾーン４に沿って分離する操作が行われる（図１Ｃ）。
これを行うには、以下の技法のどれかを用いる。即ち、機械的又は電気的に誘起される応力の印加、化学的エッチング、或いはエネルギーの印加、例えばレーザーの使用、マイクロ波の使用、誘導加熱装置の使用、オーブン内での熱処理などである。これらの分離操作技法は当業者に知られており、従ってこれ以上は詳述しない。これらの技法は単独又は組み合わせて使用することができる。
このようにして、支持基板２に移載された有用層１１を有する第１段階の構造体５が得られる。
図２Ａ〜図２Ｃは、図１Ａ〜１Ｃを参照して述べた方法の変形形態を示しており、相違点は少なくとも一層の中間層３が有用層１１と支持基板２との間に挿入されている点にある。
図２Ａ〜２Ｃ及び図５Ａ〜５Ｆにおいては、簡略化のため、いずれにせよ一層のみの中間層３を示してある。
これらの中間層３は、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体、ダイアモンドのうちから選ばれたいずれか一つの材料製のものとすることが好ましい。
また、平衡状態とされたシリコン−ゲルマニウム(SiGe)の有用層の上に歪シリコンの中間層を持たせることも可能である。複数層の中間層３が存在する場合、これらは同一又は異なる性質のものとすることができる。
中間層３は気相中での化学メッキ法又は当業者に公知のその他の方法で形成することができ、これらの成膜法を予め支持基板２の前面２０、原材料基板１の前面１３、或いはこれら両者の各前面に対して実行し、その後にこれら両基板を互いに接合して一体化すればよい。
この中間層３を酸化物層とする場合は、原材料基板１又は支持基板２の少なくともいずれか一方を加熱酸化処理に付すことにより中間層を形成することができる。
中間層３が如何なる方法で得られたかにかかわらず、最上層の中間層の自由表面は好ましくは分子結合によって原材料基板１又は支持基板２の自由表面と接合される。
最終的にこの変形形態による方法では、支持基板２と、有用層１１と、これらの間に挿入された中間層３とを有する第１段階の構造体５’が得られることになる。
本願明細書と特許請求の範囲において、第１段階の構造体に関して「移載された」なる用語は、中間層３の有無にかかわらず有用層が少なくとも１回のボンディング工程で支持基板上に移し替えられていることを意味する。
図示しない別の実施形態によれば、有用層１１は前述のＢＥＳＯＩ技法によって中間層と共に或いは中間層無しに支持基板２上に移載可能である。
図３Ａ〜図３Ｃは、それぞれ基板に移載された有用層を有する一対の構造体を同時に得ることのできる本発明の第１実施形態に係る全操作サイクルを示している。
図３Ａに示すように、既に得た第１段階の構造体５の有用層１１内には、前述の初期脆弱ゾーン４を得るために用いた技法と同様の原子種の注入によって脆弱ゾーン６が形成される。
これにより二つの層、即ち前面有用層１１０と、この前面有用層１１０と支持基板２との間に位置する後面有用層１２０との境界が画定される。
図３Ｂに示す次工程では、ボンディング操作、好ましくは分子結合による直接接合によって前面有用層１１０の自由表面１３０に固定用基板７１が貼着される。
図３Ｃに示す最終工程では、前工程で得られた積層体に対して前述の図１Ｃ及び図２Ｃと共に説明した当業者に公知の技法に従って応力を印加することにより、この積層体を脆弱ゾーン６に沿って分離する操作が行われる。
かくして第１と第２の二つの第２段階の構造体５１及び５２が得られる。第１構造体５１は支持基板２と後面有用層１２０とを備え、第２構造体５２は固定用基板７１と前面有用層１１０とを備えている。
ここで、第１段階の構造体の有用層１１は、上述の分離操作の後に得られた二つの有用層１１０及び１２０が何ら欠陥乃至ブリスターを有することのないように充分な厚さでなければならない点に注意すべきである。二つの有用層１１０と１２０の各厚さは原子種の注入深さ、従って脆弱ゾーン６の位置により互いに同一又は異なるものとすることができる。
この後、第２段階の構造体５１と５２の少なくとも一方或いは双方について、上述の操作サイクル、即ち脆弱ゾーンの形成、固定用基板の貼着、そして脆弱ゾーンに沿った分離の各操作を繰り返せば、必要に応じて一対以上の第３段階の構造体５１１、５１２、５２１、５２２を得ることもできる（図３Ｆ）。
この場合、図３Ｄに示すように第２段階の構造体５２の有用層１１０の前面１４０に対して、後面有用層１１１と前面有用層１１２との境界を画定するように原子種の注入による脆弱ゾーン６の形成操作が行われる。
同様の操作がもう一つの第２段階の構造体５１に対しても行われ、それによってこの構造体中にも前面有用層１２２と後面有用層１２１が形成される。
次の工程は、分子結合によるボンディングにより、固定用基板７２を前面有用層１１２の前面１４０に、そして固定用基板７３を後面有用層１２２の前面１５０にそれぞれ貼着する工程である（図３Ｅ）。
その後、図３Ｆに示すように、得られた二つの積層体に対してそれぞれ脆弱ゾーン６に沿った分離が行われ、これにより合計四つの第３段階の構造体が得られることになる。
第２段階の構造体５２から形成された二つの第３段階の構造体５２１と５２２は、構造体５２１では固定用基板７１と後面有用層１１１を、構造体５２２では固定用基板７２と前面有用層１２２をそれぞれ備えており、一方、第２段階の構造体５１から形成された二つの第３段階の構造体５１１と５１２は、構造体５１１では固定用基板７３と前面有用層１２２を、構造体５１２では支持基板２と後面有用層１２１をそれぞれ備えている。
必要な場合は、更に第３段階又はそれ以降の段階で得られる構造体を出発構造体に用いて上述の三操作のサイクルを繰り返すこともでき、これは、基板上に移載された有用層がそれ以上の操作サイクルを行うと欠陥やブリスターのある低品質の有用層の形成に至るような厚さに達するまで繰り返すことができる。
図4Ａ〜４Ｆは、図３Ａ〜３Ｆで述べた例による方法とは異なる変形形態に係る方法を示すものであり、この場合、それぞれ少なくとも一層の介在層８又は８”が固定用基板７１又は７３とそれに対面する有用層との間に挿入されている。
尚、これらの図では、簡略化のために単一の介在層８又は８”が示されている点に注意されたい。
この介在層８又は８”は、気相中での化学メッキ法又はその他の当業者に公知の技法によって得ることもできる。
また、介在層８と８”は、それぞれ固定用基板７１又は７３の酸化処理で得ることもできる。
このメッキは、有用層へ貼着する前の固定用基板の表面、或いは好ましくは脆弱ゾーン６を形成するための原子種の注入工程以前の有用層の表面のいずれに実行してもよい。
その後に介在層８又は８”をそれと対面する層にボンディングするが、これは好ましくは分子結合によって接合する。
例えば、介在層８、８”は二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体及びダイアモンドのうちから選ばれた材料製のものとする。
複数層の介在層８、８”を設ける場合、各介在層は同一又は異なる物性のものとしてもよい。
図４Ｅは固定用基板７２が有用層１１２に直接的に、即ち介在層無しにボンディングされていることを示している。
このようにして四つの第３段階の構造体が得られ、そのうちの二つの構造体５２１’と５１１’だけが固定用基板と有用層と介在層とを備えている。
図５Ａ〜５Ｆは図４Ａ〜４Ｆで述べた例による方法とは異なる第２の変形形態に係る方法を示すものであり、この場合、一方では有用層１１と支持基板２との間に中間層３が挿入された第１段階の構造体５’を出発基板に用い、他方では介在層８’を固定用基板７２と前面有用層１１２との間に用いている。
この介在層８’は、前述の介在層８又は８”と同じ性質のもので同様の操作で得られたものである。
得られた二つの第２段階の構造体５１’及び５２’と、四つの第３段階の構造体のうちの三つ５２１’、５２２’及び５１１’とは、それぞれ固定用基板と、介在層８、８’又は８”と、有用層とを備え、残りの一つの第３段階の構造体５１２’は支持基板２と中間層３と有用層１２１とを備えている。
本願明細書及び特許請求の範囲において、「有用層に固定用基板を貼着する」なる記述の意味は、固定用基板と有用層との密接な接合が存在する場合も、或いはこれらの間に少なくとも一層の介在層８、８’又は８”が存在する場合も包含するものである。
以上に述べた各形態による方法において、固定用基板とは、機械的支持体として機能すると共に有用層の母体基板からの分離を可能とする全ての基板を指す。
固定用基板７１、７２、７３の性状の選択は、得られる構造体の最終的な目標用途による。
固定用基板７１、７２、７３は、支持基板２のために先に掲げた例のうちから選定することができる。
前述の各実施形態及び変形形態による各方法では、リサイクルされるべき単一の原材料基板１の各操作サイクルの終わりに少なくとも一対の構造体を得ることができ、従って個々の構造体が得られるたびに原材料基板のリサイクルが必要であった公知の方法よりも経済的で商業的な実現可能性も高いことが明らかである。
また製造工程の操作サイクルを繰り返すことにより、操作員は採用する固定用基板として同一又は異なる物性のもの或いは介在層８、８’、８”の有無を選択可能である。その結果、異なる積層構造をもつ複数の第１段階の構造体１を得ることも可能となる。
更に、原子種の注入のパラメータにより、例えば後面有用層１２０、１１１又は１２１が５０ｎｍのように極めて薄く、隣接する前面有用層１１０、１１２又は１２２が充分に厚くなるように脆弱ゾーン６を形成することも可能である。この前面有用層の厚みはそれに接合される固定用基板の厚みと相俟って後工程における焼鈍処理を有用層の変形やブリスター発生無しに行えるようにするのに有用である。かくして移載後には、今日までのスマート・カット法などの原子種注入法で得られるものよりも遙かに薄い後面有用層を得ることができる。
尚、第１段階及びそれ以降の構造体に対して実行した原子種の注入工程は前面有用層１１０又は１２２内に欠陥を集め、一方、注入に直接曝されなかった後面有用層１２０又は１２１は注入と分離による欠陥を含むゾーンを前面有用層よりも薄い厚みで分離ゾーン中に有するだけとなる。
以下に図５A〜５Fに従って本発明による方法の実施例を説明する。
ここで用いた第１段階の構造体はＳＯＩ基板タイプの構造体５’であり、単結晶シリコンの支持基板２と、厚さ２０ｎｍの二酸化シリコン(SiO2)中間層３と、厚さ１．５μｍの単結晶シリコン有用層１１とからなるものである。
次工程で有用層内に脆弱ゾーン６を形成し、これは注入エネルギー約１５０ｋｅＶ及び注入照射量約６×1016H+／cm2での水素イオンの注入によって行った。これにより形成された後面有用層１２０の厚さは２０ｎｍであった。
その上に厚さ２０ｎｍの二酸化シリコン（SiO2）介在層８で被覆された単結晶シリコンからなる固定用基板７１を該介在層側で接合し、その後、脆弱ゾーン６に沿って分離した。
これにより一対のＳＯＩ基板５１’及び５２’が同時に得られた。
同様の操作サイクルを、第２段階のＳＯＩ基板５２’を出発構造体として繰り返した。
各表面を仕上処理した後の前面有用層１１２は厚み約０．６μｍであり、後面有用層１１１は厚み約０．６μｍであった。厚み２０ｎｍの二酸化シリコン(SiO2)層８’で被覆された単結晶シリコンからなる固定用基板７２を用いて二枚の第３段階のＳＯＩ基板５２１’及び５２２’を得たが、それぞれの分離後の有用層１１１及び１１２は約０．６μｍの厚みであった。
支持基板に移載された有用層を有する構造体の製造法の一工程を示す模式図である。 図１Ａの工程の後の別の一工程を示す模式図である。 図１Ｂの工程の後の別の一工程を示す模式図である。 図１Ａ〜図１Ｃに示した方法の一変形形態として支持基板に中間層を介して移載された有用層を有する構造体の製造法の一工程を示す模式図である。 図２Ａの工程の後の別の一工程を示す模式図である。 図２Ｂの工程の後の別の一工程を示す模式図である。 少なくとも一対の構造体を同時に製造するための本発明による第１の実施形態の一工程を示す模式図である。 図３Ａの工程の後の別の一工程を示す模式図である。 図３Ｂの工程の後の別の一工程を示す模式図である。 図３Ｃの工程の後の別の一工程を示す模式図である。 図３Ｄの工程の後の別の一工程を示す模式図である。 図３Ｅの工程の後の別の一工程を示す模式図である。 図３Ａ〜図３Ｆに示した方法の変形形態の一工程を示す模式図である。 図４Ａの工程の後の別の一工程を示す模式図である。 図４Ｂの工程の後の別の一工程を示す模式図である。 図４Ｃの工程の後の別の一工程を示す模式図である。 図４Ｄの工程の後の別の一工程を示す模式図である。 図４Ｅの工程の後の別の一工程を示す模式図である。 本発明による第２実施形態の一工程を示す模式図である。 図５Ａの工程の後の別の一工程を示す模式図である。 図５Ｂの工程の後の別の一工程を示す模式図である。 図５Ｃの工程の後の別の一工程を示す模式図である。 図５Ｄの工程の後の別の一工程を示す模式図である。 図５Ｅの工程の後の別の一工程を示す模式図である。

Claims (17)

  1. 電子工学、光電子工学又は光学分野における利用のために基板(71, 2)に移載された少なくとも一つの有用層(110, 120)をそれぞれ備えた少なくとも一対の構造体を同時に製造する方法であって、
    ａ）単一の原材料基板(1)から支持基板(2)に移載された有用層(11)を有する第１段階の構造体(5, 5')を準備する工程、
    ｂ）第１段階の構造体の有用層(11)の内部に原子種の注入により脆弱ゾーン(6)を形成して、二つの層、即ち前面有用層(110)と、この前面有用層(110)と支持基板(2)との間に位置する後面有用層(120)との二層(110, 120)の境界を定める工程、
    ｃ）前面有用層(110)の自由表面(130)に固定用基板(71)を貼着する工程、及び
    ｄ）工程ｃで得られた積層体に応力を適用することにより脆弱ゾーン(6)に沿って分離させ、少なくとも支持基板(2)と後面有用層(120)とを有する第１構造体(51, 51')及び少なくとも固定用基板(71)と前面有用層(110)とを有する第２構造体(52, 52')の二つの第２段階の構造体(51, 51', 52, 52')を得る工程、
    を備え、更に前記第２段階の構造体の少なくとも一方を出発構造体として用いると共に別の固定用基板(72, 73)を用いて工程ｂ〜ｄによる操作サイクルを繰り返すことにより一対以上の第３段階の構造体(511, 511', 512, 512', 521, 521', 522, 522')を得ることを特徴とする、有用層で被覆された少なくとも一対の基板の同時製造方法。
  2. 一つの基板(2, 71, 72, 73)に移載された少なくとも一つの有用層(111, 112, 121, 122)をそれぞれ有する複数対の構造体(511, 511', 512, 512', 521, 521', 522, 522')を同時に得るための請求項１に記載の方法であって、第２段階の構造体(51, 51', 52, 52')の両方を出発構造体として用いると共に複数の別の固定用基板(72, 73)を用いて工程ｂ〜ｄによる操作サイクルを繰り返すことにより一対以上の第３段階の構造体(511, 511', 512, 512', 521, 521', 522, 522')を得ることを特徴とする方法。
  3. 工程ａにおける移載操作がボンディング工程を含み、その際に有用層(11)を支持基板(2)に直接的に接合することを特徴とする請求項１又は２に記載の方法。
  4. 工程ａにおける移載操作がボンディング工程を含み、その際に一層以上の中間層(3)を有用層(11)と支持基板(2)との間に挿入することを特徴とする請求項１又は２に記載の方法。
  5. 工程ｃの貼着操作をボンディングによって行い、その際に固定用基板(71, 72, 73)を前面有用層(110, 112, 122)の自由表面(130, 140, 150)に直接的に接合することを特徴とする請求項１〜４のいずれか１項に記載の方法。
  6. 工程ｃの貼着操作をボンディングによって行い、その際に少なくとも一層の介在層(8, 8', 8")を固定用基板(71, 72, 73)と前面有用層(110, 112, 122)の自由表面(130, 140, 150)との間に挿入することを特徴とする請求項１〜５のいずれか１項に記載の方法。
  7. ボンディングを分子結合によって行うことを特徴とする請求項３〜６のいずれか１項に記載の方法。
  8. 中間層(3)を二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体、ダイアモンド及び歪シリコンのうちから選ばれたいずれか一つの材料製のものとすることを特徴とする請求項４に記載の方法。
  9. 介在層(8, 8', 8")を二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率絶縁体及びダイアモンドのうちから選ばれたいずれか一つの材料製のものとすることを特徴とする請求項６に記載の方法。
  10. 支持基板(2)、固定用基板(71, 72, 73)及び有用層(11, 110, 120, 111, 112, 121, 122)のうちの少なくとも一つを半導体材料製のものとすることを特徴とする請求項１〜９のいずれか１項に記載の方法。
  11. 支持基板(2)がシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、石英、イットリウム安定化ジルコニア及び炭化シリコン合金から選ばれた少なくとも一つの材料層を有することを特徴とする請求項１〜１０のいずれか１項に記載の方法。
  12. 固定用基板(71, 72, 73)がシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、石英、イットリウム安定化ジルコニア及び炭化シリコン合金のうちから選ばれた少なくとも一つの材料層を有することを特徴とする請求項１〜１１のいずれか１項に記載の方法。
  13. 有用層(11, 110, 120, 111, 112, 121, 122)をシリコン、炭化シリコン、サファイア、ダイアモンド、ゲルマニウム、シリコン−ゲルマニウム、III−V化合物及びII−VI化合物のうちから選ばれた材料製のものとすることを特徴とする請求項１〜１２のいずれか１項に記載の方法。
  14. 支持基板(2)を単結晶又は多結晶シリコン製のものとし、有用層(11, 110, 120, 111, 112, 121, 122)を単結晶シリコン製のものとし、固定用基板(71, 72, 73)を単結晶又は多結晶シリコン製のものとし、中間層(3)と介在層(8, 8', 8")を二酸化シリコン製のものとすることを特徴とする請求項１〜１３のいずれか１項に記載の方法。
  15. 第１段階の構造体の有用層(11)を原材料基板(1)内における初期脆弱ゾーン(4)の形成によって得ると共に、この原材料基板(1)を支持基板(2)上に移載してから初期脆弱ゾーン(4)に沿って原材料基板(1)の残余部分(12)を分離することにより初期脆弱ゾーン(4)で有用層(11)を原材料基板(1)の残余部分(12)から分離することを特徴とする請求項１〜１４のいずれか１項に記載の方法。
  16. 初期脆弱ゾーン(4)を原子種の注入によって形成することを特徴とする請求項１５に記載の方法。
  17. 初期脆弱ゾーン(4)を多孔質ゾーンとすることを特徴とする請求項１５に記載の方法。
JP2006508351A 2003-06-06 2004-06-03 有用層で被覆された一対の基板の同時製造方法 Expired - Fee Related JP4625913B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0306845A FR2855909B1 (fr) 2003-06-06 2003-06-06 Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
PCT/FR2004/001368 WO2005004232A1 (fr) 2003-06-06 2004-06-03 Procede d'obtention concomitante d'une paire de substrats recouverts d'une couche utile

Publications (2)

Publication Number Publication Date
JP2006527478A JP2006527478A (ja) 2006-11-30
JP4625913B2 true JP4625913B2 (ja) 2011-02-02

Family

ID=33443190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508351A Expired - Fee Related JP4625913B2 (ja) 2003-06-06 2004-06-03 有用層で被覆された一対の基板の同時製造方法

Country Status (7)

Country Link
US (2) US7115481B2 (ja)
EP (1) EP1631983A1 (ja)
JP (1) JP4625913B2 (ja)
KR (1) KR100751150B1 (ja)
CN (1) CN100358124C (ja)
FR (1) FR2855909B1 (ja)
WO (1) WO2005004232A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US9889635B2 (en) 2012-12-13 2018-02-13 Corning Incorporated Facilitated processing for controlling bonding between sheet and carrier
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US11097509B2 (en) 2016-08-30 2021-08-24 Corning Incorporated Siloxane plasma polymers for sheet bonding
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11192340B2 (en) 2014-04-09 2021-12-07 Corning Incorporated Device modified substrate article and methods for making
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US11535553B2 (en) 2016-08-31 2022-12-27 Corning Incorporated Articles of controllably bonded sheets and methods for making same
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
US11999135B2 (en) 2018-08-20 2024-06-04 Corning Incorporated Temporary bonding using polycationic polymers

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
IL174844A (en) 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
EP1950803B1 (en) 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) * 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2934924B1 (fr) * 2008-08-06 2011-04-22 Soitec Silicon On Insulator Procede de multi implantation dans un substrat.
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5404135B2 (ja) * 2009-03-31 2014-01-29 株式会社ブリヂストン 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
FR2940852A1 (fr) * 2009-04-22 2010-07-09 Commissariat Energie Atomique Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation
US8546238B2 (en) 2009-04-22 2013-10-01 Commissariat A L'energie Atomique Et Aux Energies Method for transferring at least one micro-technological layer
FR2944914B1 (fr) * 2009-04-22 2011-05-20 Commissariat Energie Atomique Procede de transfert d'au moins une couche micro-technologique
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
CN102652354B (zh) * 2009-12-15 2015-02-18 索泰克公司 用于重复利用衬底的处理
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JP3697052B2 (ja) * 1997-03-26 2005-09-21 キヤノン株式会社 基板の製造方法及び半導体膜の製造方法
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
EP1199920A1 (de) 1999-07-19 2002-05-02 Maschinenfabrik Bernard Krone GmbH Erntegerät
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9889635B2 (en) 2012-12-13 2018-02-13 Corning Incorporated Facilitated processing for controlling bonding between sheet and carrier
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10538452B2 (en) 2012-12-13 2020-01-21 Corning Incorporated Bulk annealing of glass sheets
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US11192340B2 (en) 2014-04-09 2021-12-07 Corning Incorporated Device modified substrate article and methods for making
US11660841B2 (en) 2015-05-19 2023-05-30 Corning Incorporated Articles and methods for bonding sheets with carriers
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
US11097509B2 (en) 2016-08-30 2021-08-24 Corning Incorporated Siloxane plasma polymers for sheet bonding
US11535553B2 (en) 2016-08-31 2022-12-27 Corning Incorporated Articles of controllably bonded sheets and methods for making same
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
US11999135B2 (en) 2018-08-20 2024-06-04 Corning Incorporated Temporary bonding using polycationic polymers

Also Published As

Publication number Publication date
FR2855909B1 (fr) 2005-08-26
FR2855909A1 (fr) 2004-12-10
US7407867B2 (en) 2008-08-05
CN100358124C (zh) 2007-12-26
CN1781188A (zh) 2006-05-31
US20060286770A1 (en) 2006-12-21
US7115481B2 (en) 2006-10-03
KR100751150B1 (ko) 2007-08-22
WO2005004232A1 (fr) 2005-01-13
EP1631983A1 (fr) 2006-03-08
US20040248378A1 (en) 2004-12-09
JP2006527478A (ja) 2006-11-30
KR20060017615A (ko) 2006-02-24

Similar Documents

Publication Publication Date Title
JP4625913B2 (ja) 有用層で被覆された一対の基板の同時製造方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) Method for the transfer of thin layers monocrystalline material onto a desirable substrate
EP1522097B1 (en) Transfer of a thin layer from a wafer comprising a buffer layer
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
JP2007526644A (ja) 採取薄膜の品質改善熱処理方法
JP5284576B2 (ja) 半導体基板の製造方法
EP1702357B1 (en) Substrate with determinate thermal expansion coefficient
JP2017508280A (ja) 層状半導体構造体の製造方法
KR100787261B1 (ko) 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JP2000349267A (ja) 半導体部材の作製方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
US8778777B2 (en) Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
JP5577456B2 (ja) 少なくとも１層のマイクロテクノロジカル層の移行方法
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
KR100842848B1 (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees