JP4621631B2 - Error correction device - Google Patents
Error correction device Download PDFInfo
- Publication number
- JP4621631B2 JP4621631B2 JP2006161034A JP2006161034A JP4621631B2 JP 4621631 B2 JP4621631 B2 JP 4621631B2 JP 2006161034 A JP2006161034 A JP 2006161034A JP 2006161034 A JP2006161034 A JP 2006161034A JP 4621631 B2 JP4621631 B2 JP 4621631B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- correction
- prepit
- pit
- code string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Description
本発明は、誤り訂正装置に関する。 The present invention relates to an error correction apparatus.
デジタルバーサタイルディスク(Digital Versatile Disc、以下、DVDという)には、DVD−RAM、DVD−R/RW等の規格が存在する。 There are standards such as DVD-RAM and DVD-R / RW for digital versatile discs (hereinafter referred to as DVDs).
例えばDVD−R/RWによる光ディスクには、光ディスク装置のピックアップをガイドするためのグルーブと称される案内溝(記録ガイド)が予めフォーマットされている。このグルーブは、ウォブル(wobble)と称されるように、半径方向にわずかに蛇行している。そして、DVD−R/RWでは、グルーブ間における突出した部分であるランドに、予めプリピット(Prepit)が刻み込まれている。 For example, on an optical disc by DVD-R / RW, a guide groove (recording guide) called a groove for guiding the pickup of the optical disc apparatus is pre-formatted. This groove is slightly meandering in the radial direction, so-called wobble. In DVD-R / RW, prepits are preliminarily carved into lands that are protruding portions between grooves.
このような光ディスクの再生において、プリピットの影響によりプリピットの位置に相当する訂正ブロック上のデータにエラーが発生し、例えば第1符号列(PI)−第2符号列(PO)の2回訂正ではエラーを訂正できずにPO−PI−POの3回訂正を行わなければならず、訂正処理の回数が増加して再生パフォーマンスが低下するという問題があった。 In reproduction of such an optical disc, an error occurs in data on the correction block corresponding to the position of the prepit due to the influence of the prepit. For example, in the second correction of the first code string (PI) -second code string (PO), There was a problem that the error could not be corrected and correction of PO-PI-PO had to be performed three times, and the number of correction processes increased and the reproduction performance deteriorated.
以下、従来の光ディスクの誤り訂正技術を開示した文献名を記載する。
本発明は、訂正処理の回数を減少させ再生パフォーマンスを向上させることができる誤り訂正装置を提供することを目的とする。 An object of the present invention is to provide an error correction apparatus that can reduce the number of correction processes and improve reproduction performance.
本発明の一態様による誤り訂正装置は、光ディスクの記録部に、記録情報の順序と同一方向に誤り符号が付加された第1符号列データと、前記第1符号列データを前記光ディスクに記録するための記録ガイドとして、前記第1符号列が記録される前に消去不可能な状態で予め記録されている記録ガイド情報とが記録された光ディスクから記録情報を再生する誤り訂正装置であって、前記記録ガイド情報における物理構造上の特異点を第1位置として検出する第1位置検出部と、前記第1位置検出部により検出された前記第1位置を前記第1符号列データの位置に、置き換えた第2位置を生成する第2位置生成部と、前記第2位置のデータの誤りを検出する誤り検出部と、前記誤り検出部が検出した誤りの数を計測する誤り計測部と、前記誤り計測部が所定期間計測した誤りの数が所望の値を満たした時に、前記第1符号列データにおける前記第2位置にイレージャ訂正用のポインタを予め付与して前記第2位置を特定し、前記第2位置における前記第1符号列データのイレージャ訂正処理を強制的に行う誤り訂正部と、を備えることを特徴とする。 An error correction apparatus according to an aspect of the present invention records, on a recording unit of an optical disc, first code string data to which an error code is added in the same direction as the order of recording information, and the first code string data on the optical disc. An error correction apparatus for reproducing recorded information from an optical disc on which recording guide information recorded in advance in a state in which the first code string is not erasable as a recording guide for recording, A first position detector that detects a singular point on the physical structure in the recording guide information as a first position, and the first position detected by the first position detector is the position of the first code string data. A second position generation unit that generates the replaced second position; an error detection unit that detects an error in the data at the second position; an error measurement unit that measures the number of errors detected by the error detection unit; error When the number of errors measured portion has a predetermined period measurement satisfies a desired value, the previously granted pointer for erasure correction in the second position in the first code string data to identify the second position, wherein And an error correction unit that forcibly performs erasure correction processing of the first code string data at the second position .
以上説明した本発明の誤り訂正装置によれば、訂正処理の回数を増やさずに再生パフォーマンスを向上させることができる。 According to the error correction apparatus of the present invention described above, reproduction performance can be improved without increasing the number of correction processes.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(1)実施の形態1
本発明の実施の形態1による光ディスクの誤り訂正装置の構成を図1に示す。
(1)
FIG. 1 shows the configuration of an optical disk error correction apparatus according to
光ディスク1に記録された情報がピックアップ2により読み出され、マトリクスアンプ3においてRF信号、ウォブル信号及びプリピット信号が求められて出力される。RF信号は復調回路4に、ウォブル信号はウォブルPLL回路12に、プリピット信号はプリピットデコーダ13にそれぞれ供給される。
Information recorded on the
再生時において、RF信号が復調回路4により復調され、復調されたRF信号がエラー訂正回路5を介して訂正RAM6に格納される。訂正RAM6に格納されたデータは、データバッファ回路7を介してホストコンピュータ8に出力される。
At the time of reproduction, the RF signal is demodulated by the
記録時において、記録データがホストコンピュータ8から与えられてデータバッファ回路7を介してパリティ生成回路9に与えられ、パリティが生成されて記録データに付加される。
At the time of recording, recording data is supplied from the
ウォブルPLL回路12にウォブル信号が入力されて、ウォブルクロックが生成され、プリピット信号と共にプリピットデコーダ13に与えられる。プリピットデコーダ13は、光ディスク1上のアドレス情報等が記録された記録ガイド情報(プリフォーマット情報)を検出し、記録タイミング信号を生成して変調回路10に出力する。
A wobble signal is input to the
変調回路10は、記録タイミング信号に基づいて、パリティ生成回路9により生成されたパリティが付加された記録データを変調して変調信号を生成し、変調信号をレーザ制御回路11に出力する。レーザ制御回路11によって、ピックアップ2の記録レーザが駆動されて光ディスク1に記録データが書き込まれる。
The
ところで、DVDでは内符号のパリティ(Parity of the Inner code、以下PIという)と外符号のパリティ(Parity of the Outer code、以下POという)とを要素とした積符号が採用されている。DVDのような積符号の誤り訂正においては、「内符号:PI(外符号:PO)の誤り位置情報を基に外符号:PO(内符号:PI)でイレージャ訂正を行なうことが可能である」という特徴がある。光ディスクにおいて、連続的に再生されるデータ列と同一の行方向(PI符号のデータ配列方向)に発生する連続的なエラーであるバーストエラーを訂正する際には、先ずPI符号の誤り訂正処理を行い、次にこれと直行する列方向(PO符号のデータ配列の方向)のPO符号の訂正処理を行うのが一般的である。 By the way, the DVD employs a product code having an inner code parity (Parity of the Inner code, hereinafter referred to as PI) and an outer code parity (Parity of the Outer code, hereinafter referred to as PO) as elements. In error correction of a product code such as a DVD, “erasure correction can be performed with outer code: PO (inner code: PI) based on error position information of inner code: PI (outer code: PO). ”. When correcting a burst error, which is a continuous error occurring in the same row direction (PI code data arrangement direction) as a continuously reproduced data string, on an optical disc, first, PI code error correction processing is performed. In general, the correction processing of the PO code in the column direction (the direction of the data array of the PO code) is performed next.
DVD−R/RWには、グルーブに情報を記録するために、グルーブ間のランドに予めアドレス等の情報が設定されたランドプリピットと称されるピットが形成されている。このピットは、光ディスクの記録部(記録領域)において予め人為的に形成した物理構造上の特異点であり、プリピットデコーダ13はこのプリピットを検出するものである。
In the DVD-R / RW, in order to record information in the grooves, pits called land pre-pits in which information such as addresses is set in advance in lands between the grooves are formed. This pit is a singular point on the physical structure that is artificially formed in advance in the recording portion (recording area) of the optical disc, and the
グルーブに記録されている情報をビームスポットで走査して読み取る際に、プリピットからの反射光の光量に比較してプリピットからの反射光成分が雑音として作用し、グルーブの情報を高精度で検出することが困難となる場合がある。 When scanning and reading the information recorded in the groove with a beam spot, the reflected light component from the prepit acts as noise compared to the amount of reflected light from the prepit, and the groove information is detected with high accuracy. May be difficult.
従って、一般にプリピット信号が存在すると光ディスクからの再生信号が乱れ易くなる。そこで本実施の形態1では、訂正ブロックにおけるプリピットの位置にイレージャ訂正用のポインタを予め付加してからPI訂正を行うことによって、PI−POの2回訂正を実現し、再生パフォーマンスを向上させている。 Therefore, generally, when a pre-pit signal is present, a reproduction signal from the optical disk is likely to be disturbed. Therefore, in the first embodiment, PI-PO is corrected twice by adding a pointer for erasure correction in advance to the pre-pit position in the correction block, thereby improving reproduction performance. Yes.
ここで、イレージャ訂正用のポインタとは、ある特定の位置(ここでは、訂正ブロック上におけるプリピット位置)にエラーが実際に存在するか否かにかかわらず、エラーが存在すると仮定し、この位置におけるエラー訂正処理を強制的に行うように指示するものとする。 Here, the erasure correction pointer assumes that an error exists regardless of whether or not an error actually exists at a specific position (here, the pre-pit position on the correction block). It is instructed to forcibly perform error correction processing.
エラーの位置が不明な状態で自符号列内のみでエラー訂正を行う際(ここでは、検出訂正という)には、パリティ数の1/2のエラー数しか訂正することはできない。しかし、予めエラーの位置が与えられている場合(ここでは、イレージャ訂正という)には、パリティ数と同数のエラーを訂正することができる。 When error correction is performed only within the own code string in a state where the error position is unknown (here, referred to as detection correction), it is possible to correct only the error number that is ½ of the parity number. However, when error positions are given in advance (herein referred to as erasure correction), the same number of errors as the number of parity can be corrected.
ここで、エラーの位置が不明な自符号列内のみで訂正可能なエラー数Xと、エラーの位置が与えられているイレージャ訂正による訂正可能なエラー数Yと、パリティ数Zとの間には、以下の関係式(1)が成立する。
2*X + Y ≦ Z (1)
Here, between the error number X that can be corrected only within the own code sequence in which the error position is unknown, the error number Y that can be corrected by the erasure correction to which the error position is given, and the parity number Z The following relational expression (1) is established.
2 * X + Y ≦ Z (1)
このようなポインタを付加することにより、エラーの発生しやすいプリピット位置にはエラーが存在するものと仮定してイレージャ訂正を行うことで、訂正可能なエラー数を増やして訂正処理の回数を減らし再生パフォーマンスを向上させることができる。 By adding such a pointer, it is assumed that there is an error at the pre-pit position where error is likely to occur, and erasure correction is performed to increase the number of correctable errors and reduce the number of correction processes. Performance can be improved.
偶数シンクフレームにプリピット(プリピットシンク)が存在する場合の記録データとウォブル信号とプリピット信号は図2に示されるような関係にあり、プリピットが存在する場合の1つ目のプリピットと記録データのシンク(32チャネルビット長(以下、チャネル長をTと称する))との関係は図3に示されるような関係にある。 The recording data, the wobble signal, and the prepit signal when the prepit (prepit sync) exists in the even sync frame have a relationship as shown in FIG. 2, and the first prepit and the recording data of the prepit exist. The relationship with the sync (32 channel bit length (hereinafter, channel length is referred to as T)) is as shown in FIG.
ここで、プリピットには後述するように、その位置や数により、プリピットシンク(Prepit SYNC)、プリピットデータ(Prepit data)「1」、プリピットデータ「0」の3種類が規格上存在する。 Here, as will be described later, there are three types of prepits in the standard, depending on the position and number thereof, prepit sync (Prepit SYNC), prepit data (Prepit data) “1”, and prepit data “0”. .
また、1訂正ブロック(ECCブロック)は、図4に示されるように、POパリティがインターリーブされる構成となっている。1セクタは26のシンクフレームで構成され、1訂正ブロックは16のセクタで構成されている。 Further, one correction block (ECC block) is configured such that PO parity is interleaved as shown in FIG. One sector is composed of 26 sync frames, and one correction block is composed of 16 sectors.
1シンボルは1バイトのデータから成り、1バイトのデータは記録情報を記録する際の記録フォーマットにより規定されるチャネルビット長の16倍、即ち16Tに相当する。シンクフレームは1488Tの長さを有しており、1シンクフレームの先頭の32Tの長さを有する部分は、シンクフレーム毎の同期をとるための情報として用いられる。 One symbol consists of 1-byte data, and 1-byte data corresponds to 16 times the channel bit length defined by the recording format when recording information is recorded, that is, 16T. The sync frame has a length of 1488T, and the portion having the length of 32T at the head of one sync frame is used as information for synchronizing each sync frame.
PI符号列における訂正可能なエラー数は、1行のPIパリティ数が10シンボルゆえ、エラーの位置が不明な自符号列内のみで訂正可能な数Xと、エラーの位置が与えられているイレージャ訂正による訂正可能な数Yとは、
2*X + Y ≦ 10 (2)
という関係が成立する。
Since the number of errors that can be corrected in the PI code string is 10 symbols for the number of PI parity in one row, the number X that can be corrected only within the own code string where the error position is unknown, and an erasure given the error position The number Y that can be corrected by correction is
2 * X + Y ≦ 10 (2)
The relationship is established.
PO符号列における訂正可能なエラー数は、1列のPOパリティ数が16シンボルであるため、エラーの位置が不明な自符号列内のみで訂正可能な数Xと、エラーの位置が与えられているイレージャ訂正による訂正可能な数Yとは、
2*X + Y ≦ 16 (3)
という関係が成立する。
Since the number of errors that can be corrected in the PO code string is 16 symbols, the number of PO parities in one column is 16 symbols, and the number X that can be corrected only within the own code string where the error position is unknown, and the error position are given. The correctable number Y by the erasure correction
2 * X + Y ≦ 16 (3)
The relationship is established.
図5のフローチャートを用いて、本実施の形態における訂正動作の手順について説明する。 The procedure of the correction operation in this embodiment will be described using the flowchart of FIG.
ステップS11において、エラー訂正回路5による訂正処理が開始される。
In step S11, the correction process by the
ステップS12において、エラー訂正回路5により、訂正RAM6からPI符号データが読み出される。
In step S <b> 12, the PI code data is read from the correction RAM 6 by the
ステップS13において、システムコントローラ14により、光ディスク1がDVD−R/RWかどうかが判断される。これにより、規格上のプリピットの有無が明らかとなる。
In step S13, the
光ディスク1がDVD−R/RWでない場合は、プリピットが存在しないため、ステップS18においてPI符号単独での誤り訂正、即ちエラーの存在位置に関する情報を外部から与えられることなく自符号列内のみで訂正が可能な検出訂正がエラー訂正回路5により行われ、ステップS20へ移行する。
If the
光ディスク1がDVD−R/RWである場合はステップS14へ移行し、プリピットの位置情報が更新される。これにより、エラー訂正回路5により現在の訂正ブロックにおけるプリピットの位置が認識される。
When the
ステップS15において、後述するプリピット位置をイレージャ訂正するポインタを付加する条件を満たしているかどうかが、プリピット位置のエラー検出計測情報を用いて判断される。例えば、1つ前の訂正ブロックあるいは1つ以上前の複数の連続する訂正ブロックの訂正処理により、当該光ディスク1にはプリピット位置にエラーが多く存在することが判明している場合は、初めからプリピットにエラーが存在することを前提としてイレージャ訂正を行った方が、訂正可能なエラー数を増やすことができるため、イレージャ訂正用のポインタを予め付加しておく。
In step S15, whether or not a condition for adding a pointer for erasure correction of a prepit position to be described later is satisfied is determined using prepit position error detection measurement information. For example, if it is found that there are many errors in the prepit position in the
この判断は、システムコントローラ14、あるいは図1に示されていない外部のコントローラが行う。満たしていない場合はステップS17においてPI符号単独での誤り訂正が行われる。
This determination is made by the
ここで、PI符号単独での検出訂正は上述したように、図4に示されたPI符号データの1列当たり5個まで可能であり、6個以上存在する場合は検出訂正は不能でありこの列のいずれに誤りが存在するか不明な状態でこのステップを終了する。 Here, as described above, the detection correction with the PI code alone can be up to 5 per column of the PI code data shown in FIG. 4, and the detection correction cannot be performed when there are 6 or more. This step is terminated when it is unknown whether any of the columns contain errors.
イレージャ訂正を行う条件を満たしている場合は、ステップS16においてPI符号単独での誤り訂正処理と共に、即ちプリピット位置以外においてランダムに存在する検出訂正と、プリピット位置情報を用いてプリピット位置におけるエラー訂正を強制的に行うイレージャ訂正が行われる。 If the conditions for erasure correction are satisfied, in step S16, the error correction process using only the PI code is performed, that is, detection correction that exists at random other than the pre-pit position, and error correction at the pre-pit position using the pre-pit position information. Forced erasure correction is performed.
ステップS20において、エラー訂正回路5により、訂正RAM6に格納された情報データの訂正が行われ、さらにこのPI符号列に存在したエラーの位置に関するPI符号の誤り位置情報が生成される。
In step S20, the
ステップS21において、PI符号列の訂正処理が全列終了したかどうかを判断し、終了していない場合はステップS12へ戻り、終了した場合はステップS22へ移行する。 In step S21, it is determined whether or not the PI code string correction process has been completed. If not, the process returns to step S12. If completed, the process proceeds to step S22.
ステップS22において、エラー訂正回路5により、訂正RAM6からPO符号データが読み出される。
In step S <b> 22, the PO code data is read from the correction RAM 6 by the
ステップS23において、エラーの存在位置に関する情報を与えられずにPO符号単独での検出訂正と共に、生成されたPI符号の誤り位置情報を用いたイレージャ訂正がエラー訂正回路5により行われる。
In step S23, the
ステップS24において、PO符号列の訂正処理が全列終了したかどうかが判断され、終了していない場合はステップS22へ戻り、終了した場合はステップS25において訂正処理を終了する。 In step S24, it is determined whether or not the PO code string correction process has been completed. If not, the process returns to step S22. If completed, the correction process is terminated in step S25.
次に、プリピット位置をイレージャ訂正する条件を満たしているか否かを判断する際に使用するプリピット位置のエラー検出及び計測情報を生成するルーチンについて説明する。 Next, a routine for generating pre-pit position error detection and measurement information used when determining whether or not the pre-pit position erasure correction condition is satisfied will be described.
ステップS101として、システムコントローラがプリピット位置のエラー検出及び計測開始を制御する。 In step S101, the system controller controls error detection and measurement start of the prepit position.
ステップS102として、プリピット位置のエラー検出計測結果Qを初期化する(Qn="L"、Qn-1="L"、Qn-2="L")。 In step S102, the error detection measurement result Q at the pre-pit position is initialized (Qn = “L”, Qn−1 = “L”, Qn−2 = “L”).
ステップS103において、プリピット位置のエラー検出及び計測処理を開始する。 In step S103, pre-pit position error detection and measurement processing is started.
ステップS104において、1符号列(PI符号列)のデータを読み出し、プリピット位置及び誤り位置を検出する。 In step S104, data of one code string (PI code string) is read, and a pre-pit position and an error position are detected.
ステップS105において、プリピット位置は、プリピット位置情報生成回路が生成するプリピット位置情報に基づいて、誤位置検出は1符号列のエラー訂正回路の訂正処理の情報を基づいて行う。 In step S105, the prepit position is based on the prepit position information generated by the prepit position information generation circuit, and the erroneous position detection is performed based on the correction processing information of the error correction circuit for one code string.
ステップS106において、誤り位置がプリピット位置の場合、ステップS107として、プリピット位置のエラー検出計測結果にプリピット位置のイレージャ訂正を許可する旨をセットする(Qn="H")。 In step S106, if the error position is the pre-pit position, in step S107, the fact that pre-pit position erasure correction is permitted is set in the error detection measurement result of the pre-pit position (Qn = “H”).
誤り位置がプリピット位置ではない場合、ステップS108として、プリピット位置のエラー検出計測結果にプリピット位置のイレージャ訂正を許可しない旨をセットする(Qn="L")。 If the error position is not the pre-pit position, in step S108, the fact that pre-pit position erasure correction is not permitted is set in the pre-pit position error detection measurement result (Qn = "L").
ステップS109において、プリピット位置にイレージャ訂正用のポインタを付加する条件を満たす場合(連続するPI符号列2列でプリピット位置のイレージャ訂正を許可された(Qn-1Qn="HH")場合)、ステップS112として、プリピット位置にイレージャ訂正を実行する旨のプリピット位置のエラー検出計測情報を生成する。 If the condition for adding an erasure correction pointer to the pre-pit position is satisfied in step S109 (when erasure correction of the pre-pit position is permitted in two consecutive PI code strings (Qn-1Qn = "HH")), step In S112, pre-pit position error detection measurement information for executing erasure correction on the pre-pit position is generated.
ステップS110において、プリピット位置にイレージャ訂正用のポインタを削除する条件を満たす場合(連続するPI符号列3列でプリピット位置のイレージャ訂正を許可されなかった(Qn-2Qn-1Qn="LLL")場合)、ステップS113として、プリピット位置にイレージャ訂正を実行しない旨のプリピット位置のエラー検出計測情報を生成する。 In step S110, when the condition for deleting the pointer for erasure correction at the prepit position is satisfied (when erasure correction of the prepit position is not permitted in three consecutive PI code strings (Qn-2Qn-1Qn = "LLL") In step S113, pre-pit position error detection measurement information indicating that erasure correction is not performed on the pre-pit position is generated.
プリピット位置にイレージャ訂正用のポインタを付加する条件とプリピット位置にイレージャ訂正用のポインタを削除する条件のどちらも満たさない場合、ステップS111として、プリピット位置にイレージャ訂正については前の状態を維持する旨のプリピット位置のエラー検出計測情報を生成する。 If neither the condition for adding the erasure correction pointer to the prepit position nor the condition for deleting the erasure correction pointer at the prepit position is satisfied, the previous state of erasure correction at the prepit position is maintained as step S111. The error detection measurement information of the pre-pit position is generated.
ステップS114において、システムコントローラ14により設定された計測終了条件を満たしていればステップS115において計測を終了し、満たしていなければステップS104へ戻り、計測処理を開始する。
In step S114, if the measurement end condition set by the
上記ルーチンは1つのプリピット位置におけるエラー検出及び計測についての処理であるが、その他のプリピット位置についても同様の処理を行う。 The above routine is processing for error detection and measurement at one prepit position, but the same processing is performed for other prepit positions.
本実施の形態1では、プリピット位置のエラー検出及び計測開始をシステムコントローラ14から制御しているが、エラー訂正回路5の訂正処理と連動させてもよい。
In the first embodiment, the error detection and measurement start of the prepit position are controlled from the
本実施の形態1では、誤り位置検出において1符号列のエラー訂正回路5の訂正処理の情報を基にしているが誤り位置検出用に専用回路を設けてもよい。
In the first embodiment, error position detection is based on information of correction processing of the
図6に、訂正処理ブロック毎のエラー発生状況、プリピットエラー位置のイレージャ訂正用のポインタの有無、プリピットエラー位置のエラー情報計測結果、訂正処理後のデータ、1訂正ブロックにおけるイレージャ訂正用のポインタ付加条件、連続する複数の訂正ブロックにおけるイレージャ訂正用のポインタ付加条件、1訂正ブロックにおけるイレージャ訂正用のポインタ削除条件、連続する複数の訂正ブロックにおけるイレージャ訂正用のポインタ削除条件の一例を示す。 FIG. 6 shows the error occurrence status for each correction processing block, the presence / absence of a pointer for erasure correction at the prepit error position, the error information measurement result at the prepit error position, the data after correction processing, and the erasure correction for one correction block. Examples of pointer addition conditions, pointer addition conditions for erasure correction in a plurality of consecutive correction blocks, pointer deletion conditions for erasure correction in one correction block, and pointer deletion conditions for erasure correction in a plurality of consecutive correction blocks are shown.
イレージャ訂正用のポインタを削除する処理を行う訂正ブロックには「n−2、n−1、n、n+1、…」の符号、イレージャ訂正用のポインタを付加する処理を行う訂正ブロックには「m−2、m−1、m、m+1、…」の符号を用いている。 The code “n−2, n−1, n, n + 1,...” Is applied to the correction block that performs processing for deleting the pointer for erasure correction, and “m” is applied to the correction block that performs processing for adding the pointer for erasure correction. -2, m-1, m, m + 1, ... ".
エラー発生状況として、「E−1」は図7に示されるようなエラーが発生した状況、「E−2」は図8に示されるようなエラーが発生した状況、「E−3」は図9に示されるようにエラーが発生していない状況をそれぞれ示すものとする。 As the error occurrence status, “E-1” is a situation where an error as shown in FIG. 7 has occurred, “E-2” is a situation where an error is shown as shown in FIG. 8, and “E-3” is a figure. As shown in FIG. 9, the situation where no error has occurred is shown.
図中、「プリピットエラー位置のポインタの有無」における「有り」は、イレージャ訂正用のポインタの付加を示し、「無し」はイレージャ訂正用のポインタの削除を示す。 In the figure, “present” in “presence / absence of pointer at prepit error position” indicates addition of a pointer for erasure correction, and “absence” indicates deletion of the pointer for erasure correction.
「訂正処理後のデータ」は、PI−POの2回訂正を行った後に含まれるエラーの有無を示す。 “Data after correction processing” indicates the presence or absence of an error included after two corrections of PI-PO.
「1訂正ブロックにおける付加条件」又は「1訂正ブロックにおける削除条件」における「○」は、1訂正ブロックにおける付加条件又は削除条件を満たすブロックであることを示し、「×」は条件を満たさないブロックであることを示す。 “◯” in “addition condition in one correction block” or “deletion condition in one correction block” indicates that the block satisfies the addition condition or deletion condition in one correction block, and “×” indicates a block that does not satisfy the condition Indicates that
また、「ポインタ付加条件」又は「ポインタ削除条件」における「○」は、各条件を満たしたことを示し、「×」は条件を満たしていないことを示す。 In the “pointer addition condition” or “pointer deletion condition”, “◯” indicates that each condition is satisfied, and “x” indicates that the condition is not satisfied.
図7に示されるエラーは、プリピットによりエラーが縦(PO列)方向に沿って連続的に発生している。 The errors shown in FIG. 7 are continuously generated in the longitudinal (PO row) direction due to pre-pits.
図中、「○」は、プリピットシンクによる1シンボルのエラー、「△」はプリピットデータ「1」による1シンボルのエラー、「×」はランダムに発生したエラーを示す。 In the figure, “◯” indicates one symbol error due to pre-pit sync, “Δ” indicates one symbol error due to pre-pit data “1”, and “x” indicates a randomly generated error.
PI列−1から16までは、プリピットシンクの位置、即ちPO列−1及びPO列−2の位置と、プリピットシンクの位置の隣、即ちPO列−3及びPO列−4の位置のシンボルにエラーが発生し、さらに他のランダムな2カ所においてエラーが発生し、合計6個のシンボルがエラーであることを示している。 PI columns -1 to 16 are the positions of the prepit sync, that is, the positions of PO column-1 and PO column-2, and the positions of the prepit sync, that is, the positions of PO column-3 and PO column-4. An error occurs in the symbol, and errors occur in two other random locations, indicating that a total of six symbols are in error.
また、PI列−17は、プリピットデータの位置、即ちPO列−2の位置と、その隣の位置、即ちPO列−4の位置のシンボルにエラーが発生し、他に4個のシンボルのエラーが発生して、合計6個のシンボルのエラーが発生した状態を示す。 In PI column-17, an error occurs in the symbol of the position of the prepit data, that is, the position of PO column-2, and the adjacent position, that is, the position of PO column-4. This shows a state where an error has occurred and a total of 6 symbol errors have occurred.
1つのPI列において、エラーの発生数が5個以内であるときは、エラー位置情報を与えられることなく自符号列内のみでのPI訂正が可能である。5個を超える場合は、自符号列内のみでのPI訂正は全く行うことができない。 When the number of error occurrences in one PI sequence is 5 or less, PI correction can be performed only within the own code sequence without giving error position information. When the number exceeds five, PI correction only within the own code string cannot be performed at all.
図8に示されるエラーでは、プリピットによりエラーが全く発生せず、ランダムなエラーのみが発生している。 In the error shown in FIG. 8, no error occurs at all due to pre-pits, and only a random error occurs.
PI列−1から17までは、プリピットシンクの位置、即ちPO列−1及びPO列−2の位置と、そのプリピットシンクの位置の隣、即ちPO列−3及びPO列−4の位置以外に4個のシンボルがエラーであることを示している。
図9に示される訂正ブロックでは、PI列−1から17まで、プリピットシンクの位置、即ちPO列−1及びPO列−2の位置と、そのプリピットシンクの位置の隣、即ちPO列−3及びPO列−4の位置、さらにそれ以外の位置において、エラーが全く発生していないことを示す。 In the correction block shown in FIG. 9, from PI columns -1 to 17, prepit sync positions, that is, PO column-1 and PO column-2 positions, and adjacent to the prepit sync positions, that is, PO column- It indicates that no error has occurred at the positions of 3 and PO column-4, and at other positions.
次に、光ディスク1から再生されたデータとして、再生された順に、図10に訂正ブロックA、図11に訂正ブロックB、図12に訂正ブロックCを示す。
Next, as data reproduced from the
図10における訂正ブロックAでは、PI列−1−1から11までは、プリピットシンクの位置、即ちPO列−1及びPO列−2の位置と、そのプリピットシンクの位置の隣、即ちPO列−3及びPO列−4の位置以外に、4個のシンボルがエラーであることを示している。 In correction block A in FIG. 10, PI columns 1-1-1 to 11 have prepit sync positions, that is, PO column-1 and PO column-2 positions, and adjacent to the prepit sync positions, that is, PO columns. In addition to the positions of column-3 and PO column-4, four symbols indicate errors.
PI列−1−12から16までは、プリピットシンクの位置と、そのプリピットシンクの位置の隣において4個のシンボルにエラーが発生し、他の位置において2個のシンボルにエラーが発生し、合計6個のシンボルにエラーが発生している。 In PI columns -1-12 to 16, errors occur in four symbols at the position of the prepit sync and next to the position of the prepit sync, and errors occur in two symbols at other positions. An error has occurred in a total of 6 symbols.
図11における訂正ブロックBでは、PI列−2−1から8、10、12−16において、プリピットシンクの位置と、そのプリピットシンクの位置の隣のシンボルにエラーが発生し、他の位置において2個のシンボルにエラーが発生し、合計6個のシンボルがエラーであることを示している。 In the correction block B in FIG. 11, in PI columns 2-1 to 8, 10, and 12-16, an error occurs in a prepit sync position and a symbol adjacent to the prepit sync position, and other positions. In FIG. 2, an error occurs in two symbols, and a total of six symbols are in error.
PI列−2−9では、プリピットシンクの位置(PO列−2の位置)とそのプリピットシンクの位置の隣(PO列−4の位置)に2個のシンボルにエラーが発生し、プリピットシンクの位置(PO列−1の位置)とそのプリピットシンクの位置の隣(PO列−3の位置)にはエラーは発生していない。合計2個のシンボルにエラーが発生している。 In PI row-2-9, an error occurs in two symbols at the prepit sync position (PO row-2 position) and next to the prepit sync position (PO row-4 position). No error has occurred at the pit sync position (position PO-1) and the position adjacent to the pre-pit sync (position PO-3). An error has occurred in a total of two symbols.
PI列−2−11では、プリピットシンクの位置(PO列−2の位置)と、そのプリピットシンクの位置の隣(PO列−4の位置)に2個のシンボルにエラーが発生し、プリピットシンクの位置(PO列−1の位置)とそのプリピットシンクの位置の隣(PO列−3の位置)にはエラーは発生していない。プリピットシンクの位置とそのプリピットシンクの位置の隣以外の位置において2個のシンボルにエラーが発生し、合計4個のシンボルのエラーが発生している。 In PI column 2-11, an error occurs in two symbols at the position of the prepit sync (position of PO column-2) and next to the position of the prepit sync (position of PO column-4). No error occurred at the position of the prepit sync (position of the PO row-1) and the position of the prepit sync (position of the PO row-3). An error has occurred in two symbols at a position other than the position of the prepit sync and the position adjacent to the prepit sync, and errors of a total of four symbols have occurred.
PI列−2−17〜33では、プリピットデータの位置とそのプリピットデータの位置の隣において2個のシンボルにエラーが発生し、他の位置において4個のシンボルにエラーが発生し、合計6個のシンボルにエラーが発生している。 In PI column-2-17 to 33, an error occurs in two symbols adjacent to the position of the prepit data and the position of the prepit data, and errors occur in four symbols in other positions. An error has occurred in six symbols.
図12における訂正ブロックCでは、PI列−3−1、2において、プリピットシンクの位置と、そのプリピットシンクの位置の隣の4個のシンボルにエラーが発生し、他の位置において2個のシンボルにエラーが発生し、合計6個のシンボルがエラーであることを示している。 In the correction block C in FIG. 12, an error occurs in the pre-pit sync position and the four symbols adjacent to the pre-pit sync position in the PI columns 3-1 and 2, and two in other positions. This indicates that an error has occurred in these symbols and that a total of six symbols are in error.
PI列−3−3〜16では、プリピットシンクの位置と、そのプリピットシンクの隣の位置以外の他の位置において4個のシンボルにエラーが発生している。 In PI columns 3-3 to 16, errors occur in four symbols at a position other than the position of the prepit sync and the position adjacent to the prepit sync.
図13に、プリピットを検出するとその位置でパルスを発生して、3種類のプリピットのいずれかを検出するプリピット検出信号と、規格に準拠して記録された記録データの訂正ブロック上のシンボル位置との関係を示す。 In FIG. 13, when a prepit is detected, a pulse is generated at that position, and a prepit detection signal for detecting one of the three types of prepits, and a symbol position on a correction block of recorded data recorded in accordance with the standard, The relationship is shown.
光ディスク1に記録された記録データは、通常は規格に準拠して記録されている。このため、偶数(Even)ポジションのプリピットシンクの2番目のプリピットの訂正ブロック上における位置は、図12に示すようにPI符号列の先頭から11シンボル目が訂正ブロックA〜CにおけるPO列−1の位置に相当し、PI符号列の先頭から23シンボル目がプリピットシンクの3番目、及びプリピットデータ「1」の2番目のプリピットの訂正ブロックA〜C上におけるPO列−2の位置に相当する。
The recording data recorded on the
また、規格に準拠して記録された場合、セクタ先頭の1ライン目にプリピットシンクが存在し、続く2ライン目〜13ライン目にプリピットデータが存在する。 When recording is performed in conformity with the standard, prepit sync exists on the first line of the sector, and prepit data exists on the second to thirteenth lines.
図1に示されたプリピット位置情報生成回路15は、訂正ブロックAにおけるPI列−1−1〜16、および訂正ブロックBにおけるPI列−2−1〜16、さらに訂正ブロックCにおけるPI列−3−1〜16のPO列−1の位置と、訂正ブロックA〜CにおけるPO列−2の位置とを、プリピット位置とするプリピット位置情報を生成してプリピット位置のエラー計測回路16に出力する。
The pre-pit position
プリピット位置のエラー計測回路16は、プリピット位置情報生成回路15が生成したプリピット位置のPI符号列の訂正ステータスから、プリピット位置のエラーの有無を検出する。
The prepit position
ここで訂正ステータスとは、PI符号列やPO符号列におけるエラーの有無、訂正可能又は不能、エラーの位置、エラーの個数等に関する情報である。 Here, the correction status is information relating to the presence / absence of an error in the PI code string or PO code string, correctability / impossibility, error position, number of errors, and the like.
図14に、訂正ブロックA〜Cのプリピット位置であるPO列−1のエラーの有無と、光ディスク1から再生されたPI符号列順との関係を示す。尚、プリピットエラーaの位置がPO列−1に相当する。
FIG. 14 shows the relationship between the presence / absence of an error in the PO sequence-1, which is the pre-pit position of the correction blocks A to C, and the order of the PI code sequence reproduced from the
PI列−1−8〜11、2−9、2−11、3−3〜9において、プリピットエラーaの位置にエラーが発生しておらず、PI列−1−12〜16、2−1〜8、2−10、2−12〜16、3−1〜2において、プリピットエラーaの位置にエラーが発生している状態にある。 In PI columns -1-8 to 11, 2-9, 2-11, 3-3 to 9, no error has occurred at the position of the prepit error a, and PI columns -1-12 to 16, 2- In 1-8, 2-10, 2-12-16, and 3-1-2, an error has occurred at the position of the prepit error a.
プリピット位置にイレージャ訂正用ポインタを付加する条件として、例えばプリピットの存在するPI符号列で2列連続してプリピット位置にエラーが発生した場合に、プリピット位置にエラーの存在する確率が高く、エラーがあることを前提として訂正すると処理効率が上がると考えられるので、プリピット位置にイレージャ訂正用のポインタを付加する。また、プリピットの存在するPI符号列で3列連続してプリピット位置にエラーが発生しなかった場合には、プリピット位置にはエラーが存在しない確率が高いと考えられ、この場合にはプリピット位置でのイレージャ訂正を行わない方が他のランダムな位置での訂正可能なエラー数を増やせるので、プリピット位置のイレージャ訂正用のポインタを削除するとする。以下、このような条件を、条件αと称する。 As a condition for adding an erasure correction pointer to a pre-pit position, for example, when an error occurs in a pre-pit position in two consecutive PI code strings in which a pre-pit exists, there is a high probability that an error exists in the pre-pit position. Since it is considered that the processing efficiency is improved if correction is made on the premise that there is a certain point, an erasure correction pointer is added to the pre-pit position. If no error occurs in the prepit position in three consecutive PI code strings in which prepits exist, it is considered that there is a high probability that no error exists in the prepit position. If the erasure correction is not performed, the number of errors that can be corrected at other random positions can be increased. Therefore, the erasure correction pointer at the pre-pit position is deleted. Hereinafter, such a condition is referred to as a condition α.
図14に示されたPI訂正において、PI列−1−12、13で2列連続してプリピットエラーaの位置にエラーが発生している。この場合には条件αを満たすので、プリピット位置にイレージャ訂正用のポインタを付加する旨の信号が、プリピット位置のエラー計測回路16からシステムコントローラ14に送信される。
In the PI correction shown in FIG. 14, an error occurs at the position of the prepit error a in two consecutive rows in PI columns -1-12 and 13. In this case, since the condition α is satisfied, a signal to the effect that a pointer for erasure correction is added to the prepit position is transmitted from the
PI列−3−3以後は、プリピットエラーaの位置においてエラーは発生していない。PI列−3−5において、プリピットエラーaの位置にエラーが発生していない列が3列連続したことになり、条件αを満たしている。よって、プリピット位置に付加されているイレージャ訂正用のポインタを削除する旨の信号が、プリピット位置のエラー計測回路16からシステムコントローラ14に送信される。
After PI row 3-3, no error has occurred at the position of the prepit error a. In PI column -3-5, three columns in which no error has occurred at the position of the prepit error a are consecutive, and the condition α is satisfied. Therefore, a signal to delete the erasure correction pointer added to the pre-pit position is transmitted from the pre-pit position
このようなPO列−1の位置、即ちプリピットエラーaの位置におけるエラーの検出と計測とを、他のプリピット位置、即ちPO列−2〜4に対しても同様に行う。 Such error detection and measurement at the position of the PO row-1, that is, the position of the prepit error a, is performed in the same manner for the other prepit positions, that is, the PO rows-2 to 4.
エラー訂正回路5は、システムコントローラ14からプリピット位置にイレージャ訂正用のポインタを付加する旨の信号を受信した場合、プリピット位置にイレージャ訂正用のポインタを付加してPI訂正を行う。また、システムコントローラ14からプリピット位置にイレージャ訂正用のポインタを削除する旨の信号を受信した場合は、エラー訂正回路5はプリピット位置にイレージャ訂正用のポインタを付加せず、PI符号単独で訂正を行う。
When the
図10に示された訂正ブロックAを例にとると、PI列−1−1〜11ではPO列−1〜4のプリピット位置にイレージャ訂正用のポインタは付加されず、PI符号単独の訂正が行われる。よって、PI列−1−1〜11のエラーは、PI訂正で訂正される。 Taking the correction block A shown in FIG. 10 as an example, in the PI columns 1-1-1 to 11, the pointer for erasure correction is not added to the pre-pit positions of the PO columns-1 to 4, and the PI code alone is corrected. Done. Therefore, errors in the PI strings 1-1-1 to 11 are corrected by PI correction.
PI列−1−12及び13では、PO列−1〜4のプリピット位置にイレージャ訂正用のポインタは付加されないため、PI符号単独の訂正が行われる。PI列−1−12及び13のエラーは、PI訂正では訂正できないがPO訂正によって訂正される。 In the PI columns -1-12 and 13, the erasure correction pointer is not added to the pre-pit positions of the PO columns -1 to 4, so that the PI code alone is corrected. Errors in the PI columns 1-12 and 13 cannot be corrected by PI correction, but are corrected by PO correction.
PI列−1−14〜16では、PO列−1〜4のプリピット位置にイレージャ訂正用のポインタが付加される。このため、このプリピット位置では、プリピット位置以外のランダムなエラーに対するPI符号単独の検出訂正と共に、プリピット位置のイレージャ訂正が行われる。PI列−1−14〜16のエラーは、PI訂正のみにより訂正される。 In the PI columns -1-14 to 16, the erasure correction pointer is added to the prepit positions of the PO columns -1 to 4. Therefore, at this pre-pit position, erasure correction of the pre-pit position is performed together with detection and correction of the PI code alone for random errors other than the pre-pit position. Errors in the PI string-1-14 to 16-16 are corrected only by PI correction.
図11に示された訂正ブロックBを例にとると、PI列−2−1〜16ではPO列−1〜4のプリピット位置にイレージャ訂正用のポインタが付加される。このため、PI符号単独の訂正と共に、プリピット位置のイレージャ訂正が行われる。PI列−2−1〜16のエラーは、PI訂正のみにより訂正される。 Taking the correction block B shown in FIG. 11 as an example, in the PI columns 2-1 to 16, pointers for erasure correction are added to the pre-pit positions of the PO columns -1 to 4. For this reason, the erasure correction of the prepit position is performed together with the correction of the PI code alone. Errors in the PI columns 2-1 to 16 are corrected only by PI correction.
PI列−2−17〜33では、PO列−2及び4のプリピット位置にイレージャ訂正用のポインタが付加される。このため、PI符号単独の訂正と共に、プリピット位置のイレージャ訂正が行われる。PI列−2−17〜33のエラーは、PI訂正のみにより訂正される。 In the PI column-2-17 to 33, an erasure correction pointer is added to the pre-pit positions of the PO column-2 and 4. For this reason, the erasure correction of the prepit position is performed together with the correction of the PI code alone. Errors in the PI string-2-17 to 33 are corrected only by PI correction.
図12に示された訂正ブロックCを例にとると、PI列−3−1及び2は、PO列−1〜4のプリピット位置にイレージャ訂正用のポインタが付加される。このため、PI符号単独の訂正と共に、プリピット位置のイレージャ訂正が行われる。PI列−3−1及び2のエラーは、PI訂正のみにより訂正される。 Taking the correction block C shown in FIG. 12 as an example, in the PI columns 3-1 and 2, pointers for erasure correction are added to the pre-pit positions of the PO columns -1 to 4. For this reason, the erasure correction of the prepit position is performed together with the correction of the PI code alone. Errors in PI columns 3-1 and 2 are corrected only by PI correction.
PI列−3−3〜5は、PO列−1〜4のプリピット位置にイレージャ訂正用のポインタが付加される。このため、PI符号単独の訂正と共に、プリピット位置のイレージャ訂正が行われる。PI列−3−3〜5のエラーは、PI訂正のみでは訂正できないがその後のPO訂正により全てのエラーを訂正することができる。 In PI columns 3-3 to 5, pointers for erasure correction are added to the pre-pit positions of PO columns -1 to 4. For this reason, the erasure correction of the prepit position is performed together with the correction of the PI code alone. The errors in the PI column 3-3 to 5 cannot be corrected only by the PI correction, but all errors can be corrected by the subsequent PO correction.
本実施の形態1によれば、上記訂正ブロックA、B、Cに示されるようなエラーが発生した場合、PI−POの2回訂正でエラーを訂正できるため再生パフォーマンスが向上する。 According to the first embodiment, when an error as shown in the correction blocks A, B, and C occurs, the error can be corrected by performing the PI-PO correction twice, so that the reproduction performance is improved.
ところで、プリピット位置のエラー検出に関し、PI符号列の訂正結果が訂正不能になった場合には、プリピット位置のシンボルのエラーの有無とは関係なく、プリピット位置において「エラー有り」としてもよく、あるいは「エラー無し」としてもよい。 By the way, regarding the error detection of the pre-pit position, when the correction result of the PI code string becomes uncorrectable, “presence of error” may be set at the pre-pit position regardless of the presence or absence of the symbol error at the pre-pit position, or “No error” may be used.
本実施の形態1では、条件αの設定を、プリピットエラーaの位置にエラーが連続して発生しているエラー数に基づいて行っている。しかし、プリピットエラーaの位置にエラーが不連続に発生している場合であっても、プリピットエラーaの位置のエラー発生総数が所定数を満たした場合にプリピットエラーaの位置にイレージャ訂正用のポインタを付加するように条件を設定してもよい。 In the first embodiment, the condition α is set based on the number of errors in which errors continuously occur at the position of the prepit error a. However, even when errors occur discontinuously at the position of the prepit error a, if the total number of errors occurring at the position of the prepit error a satisfies a predetermined number, the erasure is performed at the position of the prepit error a. A condition may be set so that a correction pointer is added.
この場合の例として、PI符号系列208列分に対してプリピット位置のエラー検出及び計測を行う場合のフローを図15に示す。ここで、図15におけるステップS11〜S25は上記実施の形態1と同様であり、説明を省略する。 As an example of this case, FIG. 15 shows a flow when pre-pit position error detection and measurement is performed for 208 PI code sequences. Here, steps S11 to S25 in FIG. 15 are the same as those in the first embodiment, and the description thereof is omitted.
ステップS101において、システムコントローラ14がプリピット位置のエラー検出及び計測開始を制御する。
In step S101, the
ステップS103として、プリピット位置のエラー検出及び計測処理を開始する。 In step S103, pre-pit position error detection and measurement processing is started.
ステップS151において、プリピット位置のエラー検出結果計測数Nを初期化する。 In step S151, the pre-pit position error detection result measurement number N is initialized.
ステップS104において、1符号列(PI符号列)のデータを読み出し、ステップS105においてプリピット位置及び誤り位置を検出する。 In step S104, data of one code string (PI code string) is read, and in step S105, a pre-pit position and an error position are detected.
プリピット位置の検出は、プリピット位置情報生成回路15が生成するプリピット位置情報に基づいて、誤り位置検出は1符号列のエラー訂正回路5の訂正処理の情報を基づいて行う。
Pre-pit position detection is performed based on pre-pit position information generated by the pre-pit position
ステップS106において、誤り位置がプリピット位置の場合、ステップS152においてプリピット位置のエラー検出結果を計測する(N=N+1)。 If the error position is a pre-pit position in step S106, the error detection result of the pre-pit position is measured in step S152 (N = N + 1).
誤り位置がプリピット位置ではない場合、プリピット位置のエラー検出結果を計測せずにステップS153へ移行する。 If the error position is not the pre-pit position, the process proceeds to step S153 without measuring the pre-pit position error detection result.
ステップS153において、PI符号系列全ての訂正処理が終了している場合はプリピット位置のエラー検出結果の判定処理に、終了していない場合は次列の処理を行う。 In step S153, if the correction process for all the PI code sequences has been completed, the process for determining the error detection result of the pre-pit position is performed. If the process has not been completed, the process for the next column is performed.
ステップS154において、プリピット位置のエラー検出結果計測数Nがプリピット位置にイレージャ訂正用のポインタを付加する条件を満たす場合、ステップS112においてプリピット位置にイレージャ訂正を実行する旨のプリピット位置のエラー検出計測情報を生成する。 In step S154, when the number N of prepit position error detection result measurements satisfies the condition for adding an erasure correction pointer to the prepit position, prepit position error detection measurement information indicating that erasure correction is performed on the prepit position in step S112. Is generated.
プリピット位置のエラー検出結果計測数Nがプリピット位置にイレージャ訂正用のポインタを付加する条件を満たさない場合、ステップS113として、プリピット位置にイレージャ訂正を実行しない旨のプリピット位置のエラー検出計測情報を生成する。 If the number of pre-pit position error detection results measurement number N does not satisfy the condition for adding an erasure correction pointer to the pre-pit position, step S113 generates pre-pit position error detection measurement information indicating that erasure correction is not performed. To do.
ステップS114において、計測終了条件を満たしてればステップS1115において計測を終了し、満たしていなければステップS151へ戻って計測処理を行う。 If the measurement end condition is satisfied in step S114, the measurement ends in step S1115. If not satisfied, the process returns to step S151 to perform measurement processing.
また、条件αにおいて、イレージャ訂正用のポインタを付加するためのPI列数は、任意の列数に設定してもよい。 Further, under condition α, the number of PI columns for adding an erasure correction pointer may be set to an arbitrary number of columns.
本実施の形態1では、プリピット位置にイレージャ訂正用のポインタを付加する際に、その旨の信号をシステムコントローラ14経由でエラー訂正回路5に伝達している。しかしこれに限らず、プリピット位置にイレージャ訂正用のポインタを付加する旨の情報を訂正RAM6等のメモリやレジスタに保持し、その情報に基づいてエラー訂正回路5がイレージャ訂正用のポインタ位置を決定してイレージャ訂正を行ってもよい。
In the first embodiment, when an erasure correction pointer is added to the pre-pit position, a signal to that effect is transmitted to the
プリピット位置のエラー計測は、検出された毎符号列のプリピット位置のエラーの有無を逐次計測することにより行ってもよいし、あるいは毎符号列のプリピット位置のエラーの有無を検出し保持した後に計測することで行ってもよい。 Prepit position error measurement may be performed by sequentially measuring the presence or absence of errors in the prepit position of each detected code string, or after detecting and holding the presence or absence of errors in the prepit position of each code string. It may be done by doing.
(2)実施の形態2
本発明の実施の形態2による光ディスクの誤り訂正装置について説明する。回路構成は上記実施の形態1と同様に図1に示されたとおりであり、処理の手順は図16に示されるようである。ここで、ステップS11〜S42のうちステップS11〜S25までの処理は、上記実施の形態1と同一であり説明を省略する。
(2)
An optical disk error correction apparatus according to
ステップS15において、プリピット位置をイレージャ訂正する条件を満たしているか否かを判断する際に使用するプリピット位置のエラー検出及び計測情報を生成するルーチンについて、以下に説明する。 A routine for generating pre-pit position error detection and measurement information used when determining whether or not the condition for erasure correction of the pre-pit position is satisfied in step S15 will be described below.
ステップS101において、システムコントローラ14よりプリピット位置のエラー検出及び計測開始を制御する。
In step S101, the
ステップS102において、プリピット位置のエラー検出計測結果Qを初期化する。 In step S102, the pre-pit position error detection measurement result Q is initialized.
ステップS103において、プリピット位置のエラー検出及び計測処理を開始する。 In step S103, pre-pit position error detection and measurement processing is started.
ステップS201において、プリピット位置のエラー検出結果計測数Nを初期化する。 In step S201, the pre-pit position error detection result measurement number N is initialized.
ステップS104において、1符号列(PI符号列)のデータを読み出し、ステップS105において、プリピット位置及び誤り位置を検出する。 In step S104, data of one code string (PI code string) is read, and in step S105, a pre-pit position and an error position are detected.
プリピット位置の検出は、プリピット位置情報生成回路15が生成するプリピット位置情報に基づいて、誤り位置検出は1符号列のエラー訂正回路5の訂正処理の情報を基づいて行う。
Pre-pit position detection is performed based on pre-pit position information generated by the pre-pit position
ステップS106において、誤り位置がプリピット位置の場合、ステップS202において、プリピット位置のエラー検出結果を計測する(N=N+1)。 If the error position is a pre-pit position in step S106, the error detection result of the pre-pit position is measured in step S202 (N = N + 1).
誤り位置がプリピット位置ではない場合、プリピット位置のエラー検出結果を計測せずにステップS203へ移行する。 If the error position is not the pre-pit position, the process proceeds to step S203 without measuring the pre-pit position error detection result.
ステップS203において、PI符号系列全ての訂正処理が終了している場合は、ステップS204におけるプリピット位置のエラー検出結果の判定処理へ移行し、ステップS204において、終了していない場合はステップS104へ戻って次の符号列の処理を行う。 In step S203, when the correction process for all the PI code sequences has been completed, the process proceeds to the determination process for the error detection result of the prepit position in step S204, and in the case where the correction process has not been completed in step S204, the process returns to step S104. The next code string is processed.
ステップS204において、プリピット位置のエラー検出結果計測数Nがプリピット位置をイレージャ訂正するためのポインタを付加する条件を満たす(N≧16)場合、ステップS107において、プリピット位置のエラー検出計測結果にプリピット位置のイレージャ訂正を許可する旨をセットする(Qn="H")。 In step S204, when the number N of pre-pit position error detection result measurement satisfies the condition for adding a pointer for erasure correction of the pre-pit position (N ≧ 16), in step S107, the pre-pit position error detection measurement result is included in the pre-pit position error detection measurement result. Is set to permit the erasure correction of Q1 (Qn = "H").
プリピット位置のエラー検出結果計測数Nがプリピット位置をイレージャ訂正するためのポインタを削除する条件を満たす(N<16)場合、ステップS108において、プリピット位置のエラー検出計測結果にプリピット位置のイレージャ訂正を許可しない旨をセットする(Qn="L")。 If the pre-pit position error detection result measurement number N satisfies the condition for deleting the pointer for erasure correction of the pre-pit position (N <16), the pre-pit position erasure correction is added to the pre-pit position error detection measurement result in step S108. Set not to permit (Qn = "L").
ステップS207において、プリピット位置にイレージャ訂正用のポインタを付加する条件を満たす場合(連続する3つの訂正ブロックでプリピット位置のイレージャ訂正を許可された(Qn-2Qn-1Qn="HHH")場合)、ステップS112において、プリピット位置にイレージャ訂正を実行する旨のプリピット位置のエラー検出計測情報を生成する。 In step S207, when the condition for adding an erasure correction pointer to the pre-pit position is satisfied (when erasure correction of the pre-pit position is permitted in three consecutive correction blocks (Qn-2Qn-1Qn = "HHH")), In step S112, pre-pit position error detection measurement information for executing erasure correction on the pre-pit position is generated.
ステップS208において、プリピット位置にイレージャ訂正用のポインタを削除する条件を満たす場合(連続する3つの訂正ブロックでプリピット位置のイレージャ訂正を許可されなかった(Qn-2Qn-1Qn="LLL")場合)、ステップS113において、プリピット位置にイレージャ訂正を実行しない旨のプリピット位置のエラー検出計測情報を生成する。 In step S208, when the condition for deleting the pointer for erasure correction at the prepit position is satisfied (when erasure correction of the prepit position is not permitted in three consecutive correction blocks (Qn-2Qn-1Qn = "LLL")) In step S113, error detection measurement information on the prepit position is generated to the effect that erasure correction is not performed on the prepit position.
プリピット位置にイレージャ訂正用のポインタを付加する条件とプリピット位置にイレージャ訂正用のポインタを削除する条件のどちらも満たさない場合、ステップS111において、プリピット位置にイレージャ訂正については前の状態を維持する旨のプリピット位置のエラー検出計測情報を生成する。 If neither the condition for adding the erasure correction pointer to the pre-pit position nor the condition for deleting the erasure correction pointer at the pre-pit position is satisfied, the previous state of erasure correction at the pre-pit position is maintained in step S111. The error detection measurement information of the pre-pit position is generated.
ステップS114において、計測終了条件を満たしていればステップS115において計測を終了し、満たしていなければステップS201に戻り、計測処理を再び開始する。 If the measurement end condition is satisfied in step S114, the measurement ends in step S115. If not satisfied, the process returns to step S201, and the measurement process is started again.
上記は1つのプリピット位置におけるエラー検出及び計測についての処理であるが、その他のプリピット位置についてもそれぞれに同様の処理を行う。 The above is processing for error detection and measurement at one prepit position, but the same processing is performed for each of the other prepit positions.
システムコントローラ14によって、例えば図7に示されたPO列−1とこれに隣接するPO列−3、PO列−2とこれに隣接するPO列−4とにイレージャ訂正用のポインタを付加し、PI訂正を行う。
The
ここで、図7におけるPO列−1をプリピットエラー1の位置、これに隣接するPO列−3をプリピットエラー3の位置、PO列−2をプリピットエラー2の位置、これに隣接するPO列−4をプリピットエラー4の位置とする。
In FIG. 7, PO column-1 is the position of
プリピット位置のエラー計測回路16が、プリピット位置のエラーの発生数を計測して、プリピット位置にPI訂正のイレージャ訂正用のポインタを付加あるいは削除する動作について説明する。
An operation in which the prepit position
先ず、プリピット位置にPI訂正のイレージャ訂正用のポインタを付加する動作について、プリピットエラー1の位置において行う場合を例にとり説明する。
First, the operation of adding a pointer for erasure correction for PI correction to the prepit position will be described by taking the case where it is performed at the position of
1つの訂正ブロックにおいて、PI訂正の訂正ステータスに基づいて、プリピットエラー1の位置におけるエラーの発生数を計測し、さらにPO訂正の訂正ステータスに基づいて、プリピットエラー1の列におけるエラーの発生数を計測する。
In one correction block, the number of occurrences of errors at the position of
プリピットエラー1の位置におけるエラーの発生数の計測結果と、プリピットエラー1の列におけるエラーの発生数の計測結果とに基づいて、当該訂正ブロックにおけるプリピットエラー1の位置でのエラーの発生状況を示す情報を生成する。
The occurrence of an error at the position of
当該訂正ブロックにおけるプリピットエラー1の位置のエラーの発生状況の情報が、プリピットエラー1の位置をイレージャ訂正するためのポインタを付加する条件(以下、条件1とする)を満たした場合に、条件1を満たしたことを示す情報を生成する。
When the information on the occurrence status of the error at the position of the
順次再生されていく他の各訂正ブロックにおいても同様に、それぞれの訂正ブロックにおけるプリピットエラー1の位置のエラーの発生数を計測し、条件1を満たした場合にはその旨を示す情報を生成する。
Similarly, in each of the other correction blocks that are sequentially reproduced, the number of occurrences of the error at the position of
そして、再生された各訂正ブロックに対し、条件1を満たした訂正ブロックの数を計測し、再生された一つあるいは複数の訂正ブロックに渡ってプリピットエラー1の位置をイレージャ訂正するためのポインタを付加する条件(以下、条件2とする)を満たした場合、プリピット位置のエラー計測回路16からシステムコントローラ14に、プリピットエラー1の位置がPI訂正のイレージャ訂正用のポインタとして付加するための条件を満たしたことを送信する。
Then, for each reproduced correction block, the number of correction blocks satisfying the
システムコントローラ14は、プリピットエラー1の位置が、この条件を満たしたことを受信した場合、次の訂正ブロック以後のPI訂正におけるイレージャ訂正用のポインタとして付加することをプリピット位置情報生成回路15とエラー訂正回路5とに送信する。
When the
プリピット位置にPI訂正のイレージャ訂正用のポインタを付加する動作について、光ディスク1から再生されたデータが、図6に示すような訂正ブロックとなっている場合を例にとり説明する。
An operation of adding a pointer for erasure correction for PI correction to the pre-pit position will be described by taking as an example a case where data reproduced from the
ここで、条件1を、1つの訂正ブロックにおけるプリピットエラー1の位置にエラーが16個以上あった場合とし、条件2を、条件1を満たす訂正ブロックが計測開始から3つの訂正ブロックで連続して発生した場合とする。
Here,
図6の訂正ブロックnにおいて、プリピットエラー1の位置のエラーの発生数を計測し、条件1を満たしたことを示す情報を生成して保存する。同様に、図6の訂正ブロックn+1、n+2においても、プリピットエラー1の位置のエラーの発生数を計測し、条件1を満たしたことを示す情報を生成する。
In the correction block n in FIG. 6, the number of occurrences of the error at the position of the
さらに、訂正ブロックn+2において条件1を満たす訂正ブロックが3つの訂正ブロックで連続するため、条件2を満たす。これにより、システムコントローラ14に対し、プリピットエラー1の位置はPI訂正のイレージャ訂正用のポインタとして付加するための条件を満たしたことを送信する。
Further, since the correction block satisfying the
システムコントローラ14は、プリピットエラー1の位置をPI訂正のイレージャ訂正用のポインタとして付加するための条件を満たしたことを受信した場合、次の訂正ブロック以後のPI訂正におけるイレージャ訂正用のポインタとして付加することをプリピット位置情報生成回路15とエラー訂正回路5とに送信する。
When the
同様に、プリピットエラー2、3、4に対してもエラーの発生数を計測する。条件1および条件2を満たすため、プリピット位置にPI訂正のイレージャ訂正用のポインタを付加する処理が行われる。
Similarly, the number of occurrences of errors is measured for
図6の訂正ブロックn+2において、プリピット位置のPI訂正のイレージャ訂正用のポインタを付加する条件を満たすため、訂正ブロックn+3においてプリピット位置にPI訂正のイレージャ訂正用のポインタを付加する。 In the correction block n + 2 in FIG. 6, in order to satisfy the condition for adding the erasure correction pointer for PI correction at the prepit position, the erasure correction pointer for PI correction is added to the prepit position in the correction block n + 3.
プリピット位置のエラーの発生数を計測し、計測結果が、プリピット位置にPI訂正のイレージャ訂正用のポインタを付加する条件を満たした場合に、プリピット位置にPI訂正のイレージャ訂正用のポインタを付加することによって多くの場合PI−POの2回訂正が可能となり、再生パフォーマンスを向上させることができる。 The number of occurrences of errors in the pre-pit position is measured, and if the measurement result satisfies the condition for adding a pointer for erasure correction for PI correction to the pre-pit position, a pointer for erasure correction for PI correction is added to the pre-pit position. In many cases, the PI-PO can be corrected twice, thereby improving the reproduction performance.
プリピット位置のPI訂正のイレージャ訂正用のポインタを削除する動作について、プリピットエラー1の位置における場合を例にとり説明する。
The operation of deleting the erasure correction pointer for PI correction of the pre-pit position will be described taking the case of the position of the
1つの訂正ブロックにおいて、PI訂正の訂正ステータスに基づいて、プリピットエラー1の位置におけるエラーの発生数を計測し、さらにPO訂正の訂正ステータスに基づいて、プリピットエラー1の列におけるエラーの発生数を計測する。
In one correction block, the number of occurrences of errors at the position of
プリピットエラー1の位置におけるエラーの発生数の計測結果と、プリピットエラー1の列におけるエラーの発生数の計測結果とに基づいて、当該訂正ブロックにおけるプリピットエラー1の位置におけるエラーの発生状況に関する情報を生成する。
Based on the measurement result of the number of error occurrences at the
当該訂正ブロックにおけるプリピットエラー1の位置におけるエラーの発生状況に関する情報が、プリピットエラー1の位置をイレージャ訂正するためのポインタを削除する条件(以下、条件3とする)を満たした場合に、条件3を満たしたことを示す情報を生成する。
When the information regarding the occurrence status of the error at the position of the
順次再生されていく各々の訂正ブロックにおいても同様に、それぞれの訂正ブロックにおけるプリピットエラー1の位置のエラーの発生数を計測し、条件3を満たしたことを示す情報を生成する。
Similarly, in each correction block that is sequentially reproduced, the number of occurrences of the error at the position of the
再生された各訂正ブロックに対して、条件3を満たしたことを示す訂正ブロック数を計測し、再生された1つ又は複数の訂正ブロックに渡ってプリピットエラー1の位置をイレージャ訂正するためのポインタを削除する条件(以下、条件4とする)を満たした場合、システムコントローラ14に、プリピットエラー1の位置がPI訂正のイレージャ訂正用のポインタを削除するための条件を満たしたことを送信する。
For each reproduced correction block, the number of correction blocks indicating that the
ここで条件3は、条件1を満たさない場合としてもよく、また条件4は、条件2を満たさない場合としてもよい。
Here, the
システムコントローラ14は、プリピットエラー1の位置におけるPI訂正のイレージャ訂正用のポインタを削除するための条件を満たしたことを受信した場合、次の訂正ブロック以後のPI訂正におけるイレージャ訂正用のポインタを削除することを、プリピット位置情報生成回路15とエラー訂正回路5に送信する。
When the
プリピット位置におけるPI訂正のイレージャ訂正用のポインタを削除する動作について、光ディスク1から再生されたデータが図6に示されたような訂正ブロックとなっている場合を例にとり説明する。
The operation of deleting the erasure correction pointer for PI correction at the pre-pit position will be described by taking as an example a case where the data reproduced from the
ここで条件3は、当該1つの訂正ブロックにおけるプリピットエラー1の位置においてエラーが16個未満であった場合とし、条件4は、条件3を満たす訂正ブロックが計測開始から3つの訂正ブロックで連続して発生した場合とする。
Here,
図6の訂正ブロックmにおいて、プリピットエラー1の位置におけるエラー発生数を計測し、条件3を満たしたことを示す情報を生成して保存する。同様に、図6における訂正ブロックm+1、m+2においてもプリピットエラー1の位置のエラー発生数を計測し、条件3を満たしたことを示す情報を生成する。
In the correction block m in FIG. 6, the number of error occurrences at the position of the
図6の訂正ブロックm+2において条件3を満たす訂正ブロックが3つの訂正ブロックで連続するため、条件4を満たす。そこで、システムコントローラ14に、プリピットエラー1の位置がPI訂正のイレージャ訂正用のポインタを削除するための条件を満たしたことを送信する。
In the correction block m + 2 in FIG. 6, the correction block satisfying the
システムコントローラ14は、プリピットエラー1の位置におけるPI訂正のイレージャ訂正用のポインタを削除するための条件を満たしたことを受信した場合、次の訂正ブロック以後のPI訂正におけるイレージャ訂正用のポインタを削除することを、プリピット位置情報生成回路15とエラー訂正回路15とに送信する。
When the
同様に、プリピットエラー2、3、4に対してもエラーの発生数を計測する。条件3および条件4を満たすため、プリピット位置のPI訂正のイレージャ訂正用のポインタを削除する。
Similarly, the number of occurrences of errors is measured for
図6に示された訂正ブロックm+2において、プリピット位置のPI訂正のイレージャ訂正用のポインタを削除する条件を満たす。このため、訂正ブロックm+3から、プリピット位置のPI訂正のイレージャ訂正用のポインタを削除する。 In the correction block m + 2 shown in FIG. 6, the condition for deleting the erasure correction pointer for PI correction of the prepit position is satisfied. Therefore, the erasure correction pointer for PI correction of the prepit position is deleted from the correction block m + 3.
図8に示すようなエラーが発生している場合、プリピット位置にイレージャ訂正用のポインタが付加されていないならば、プリピット位置のエラー訂正を強制的に行わないので、自符号列内でのPI符号列の検出訂正で全てのエラーを訂正することが可能である。最初のPI訂正において全てのエラーが訂正されている場合には、続くPO訂正ステップにおいてエラーの訂正処理は発生しない。 If an error as shown in FIG. 8 has occurred, if the erasure correction pointer is not added to the pre-pit position, error correction of the pre-pit position is not forcibly performed. It is possible to correct all errors by detecting and correcting the code string. If all errors have been corrected in the first PI correction, error correction processing does not occur in the subsequent PO correction step.
最後のPO訂正においてエラーの訂正実行処理が発生しない場合には、最後のPO訂正において誤訂正やメモリ上のデータを更新する際の何らかの要因により発生する出力データのエラーは発生しない。よって、PO−PI−POの3回訂正を行う必要がなく、PI−POの2回訂正により訂正することができる。 When error correction execution processing does not occur in the last PO correction, there is no error in output data that occurs due to an error correction or data update in the memory in the last PO correction. Therefore, it is not necessary to correct the PO-PI-PO three times, and the correction can be performed by correcting the PI-PO twice.
尚、本実施の形態2では、条件2について、条件1を満たす訂正ブロックが連続して所定数を満たしたか否かを判断基準としている。しかしこれに限らず、条件1を満たす訂正ブロックが連続又は不連続を問わず、所定数を満たしたか否かを基準としてもよい。
In the second embodiment, the
同様に、本実施の形態2では条件4について、条件3を満たす訂正ブロックが連続して所定数を満たしたか否かを基準としている。しかし、条件3を満たす訂正ブロックが連続、不連続を問わず所定数を満たしたか否かを判断基準としてもよい。
Similarly, in the second embodiment, the
以上のように、本実施の形態2によれば、プリピット位置のエラーの発生数を計測し、計測結果がプリピット位置のPI訂正のイレージャ訂正用のポインタを付加又は削除する条件を満たした場合に、プリピット位置のPI訂正のイレージャ訂正用のポインタを付加又は削除することで、多くの場合にPI−POの2回でエラー訂正が可能となり、再生パフォーマンスが向上する。 As described above, according to the second embodiment, the number of occurrences of errors at the prepit position is measured, and the measurement result satisfies the condition for adding or deleting the erasure correction pointer for PI correction at the prepit position. By adding or deleting an erasure correction pointer for PI correction of the pre-pit position, in many cases, error correction can be performed twice with PI-PO, and reproduction performance is improved.
(3)実施の形態3
本発明の実施の形態3による光ディスクの誤り訂正装置の構成を図17に示す。本実施の形態3は、図1に示された構成を備える上記実施の形態1、2と異なり、復調回路4からPI符号列シンボル位置情報が生成されてプリピット位置情報生成回路15に出力され、またプリピットデコーダ13からプリピット検出パルスが生成されてプリピット位置情報生成回路15に出力される構成を有する。
(3)
FIG. 17 shows the configuration of an optical disk error correction apparatus according to the third embodiment of the present invention. In the third embodiment, unlike the first and second embodiments having the configuration shown in FIG. 1, PI code string symbol position information is generated from the
そして、上記実施の形態1、2と異なり、プリピット位置が偶数ポジション又は奇数ポジションに存在する場合にもこれに対応してイレージャ訂正用のポインタを付加あるいは削除を行うものである。 Unlike the first and second embodiments, the erasure correction pointer is added or deleted corresponding to the pre-pit position in the even position or the odd position.
本実施の形態3における訂正処理について、図18に示されるようなエラーが発生した場合を例にとり説明する。 The correction process according to the third embodiment will be described taking an example in which an error as shown in FIG. 18 occurs.
本実施の形態3において、記録可能なディスクに記録される際に何らかの要因で規格に準拠した状態からずれた状態で、記録データが記録ディスクに記録されているものとする。 In the third embodiment, it is assumed that the recording data is recorded on the recording disk in a state where it deviates from the state based on the standard for some reason when it is recorded on the recordable disk.
図18において、1つの訂正ブロック内における前半は偶数ポジションのプリピットによりエラーが発生し、後半は奇数ポジションのプリピットによりエラーが発生している。 In FIG. 18, an error occurs in the first half of one correction block due to the pre-pits in the even positions, and an error occurs in the second half due to the pre-pits in the odd positions.
PI列−1から8までのPI符号列は、偶数ポジションのプリピットシンクの位置、即ちPO列−1及びPO列−2の位置と、その隣の位置、即ちPO列−3及びPO列−4の位置のシンボルにエラーが発生し、さらに他のランダムな2カ所においてエラーが発生し、合計6個のシンボルがエラーした状態にある。
The PI code sequence from PI sequence -1 to
PI列−9から16までのPI符号列は、奇数ポジションのプリピットシンクの位置、即ちPO列−5の位置と、その隣の位置、即ちPO列−7の位置のシンボルにエラーが発生し、他に4個のシンボルのエラーが発生して、合計6個のシンボルのエラーが発生している。 In the PI code sequence from PI sequence -9 to 16, an error occurs in the symbol of the odd-numbered position of the pre-pit sync, that is, the position of the PO sequence -5, and the adjacent position, that is, the position of the PO sequence -7. In addition, an error of four symbols has occurred, and a total of six symbol errors have occurred.
PI列−17から25までのPI符号列は、奇数ポジションのプリピットデータの位置、即ちPO列−6の位置と、その隣の位置、即ちPO列−8の位置のシンボルにエラーが発生し、他に4個のシンボルのエラーが発生して、合計6個のシンボルのエラーが発生している。 In the PI code sequence from PI sequence -17 to 25, an error occurs in the symbols of the odd-numbered positions of the prepit data, that is, the position of the PO sequence -6 and the adjacent position, that is, the position of the PO sequence -8. In addition, an error of four symbols has occurred, and a total of six symbol errors have occurred.
PI列−26のPI符号列は、プリピットシンクの位置、及びプリピットデータの位置以外のシンボルに4個のエラーが発生している。 In the PI code string of PI string -26, four errors occur in symbols other than the position of the prepit sync and the position of the prepit data.
ここで、プリピットの存在するPI符号列のプリピット位置にイレージャ訂正用のポインタを付加する条件として、プリピット位置にエラーが存在する列が1列存在する場合にはイレージャ訂正用のポインタを付加し、プリピットの存在するPI符号列のプリピット位置にエラーが存在しない列が1列存在する場合にはイレージャ訂正用のポインタを削除するとする(以下、条件βとする)。 Here, as a condition for adding an erasure correction pointer to the prepit position of the PI code string in which the prepit exists, if there is one column in which an error exists in the prepit position, an erasure correction pointer is added, It is assumed that the pointer for erasure correction is deleted when there is one column in which no error exists at the prepit position of the PI code sequence in which the prepit exists (hereinafter referred to as condition β).
プリピットデコーダ13は、図18のPI列−1〜8を再生した時に図19に示すようなカウンタ値に相当するPI符号列シンボル位置情報と、プリピット検出パルスとを生成する。偶数ポジションのシンクフレームにおいて、開始時点と、訂正ブロック上のプリピット位置に相当するj+1シンボル目、k+1シンボル目において、プリピット検出パルスがそれぞれ出力される。
The
ここで、図20に1訂正ブロックにおけるj+1シンボル目、k+1シンボル目のプリピット位置を示す。 Here, FIG. 20 shows the pre-pit positions of the (j + 1) th symbol and the (k + 1) th symbol in one correction block.
同様に、図18におけるPI列−9〜16を再生した時には図21に示すように、奇数ポジションにおける開始時点と、m+1シンボル目においてプリピット検出パルスが出力される。さらに、PI列17〜25を再生した時には図22に示すように、奇数ポジションにおける開始時点と、n+1シンボル目においてプリピット検出パルスが出力される。 Similarly, when the PI trains -9 to 16 in FIG. 18 are reproduced, as shown in FIG. 21, the pre-pit detection pulse is output at the start time at the odd position and at the (m + 1) th symbol. Further, when the PI trains 17 to 25 are reproduced, as shown in FIG. 22, the pre-pit detection pulse is output at the start time at the odd position and at the (n + 1) th symbol.
プリピット位置情報生成回路15は、上述した図19、図21、図22に示すようなPI符号列シンボル位置を示す信号、訂正ブロック単位やセクタ単位等の区切りを示す信号を復調回路4から受信する。そして、PI符号列シンボル位置を示す信号から訂正ブロック上のPI符号列方向のプリピット位置情報を生成する。
The pre-pit position
図18に示された訂正ブロックのプリピット位置情報を例にとると、PI列−1〜8の列はPO列−1の位置が図19および図20に示すj+1シンボル目に相当し、PO列−2の位置がk+1シンボル目に相当する。PI列−9〜16の列はPO列−5の位置が図21および図23に示すm+1シンボル目に、PI列−17〜25の列はPO列−6の位置が図22および図23に示すn+1シンボル目に相当する。 Taking the pre-pit position information of the correction block shown in FIG. 18 as an example, the columns of PI columns -1 to 8 correspond to the position of PO column -1 in the j + 1 symbol shown in FIG. 19 and FIG. The position of -2 corresponds to the (k + 1) th symbol. In the columns PI columns -9 to 16, the PO column-5 is positioned at the (m + 1) th symbol shown in FIGS. 21 and 23, and the columns PI columns -17 to 25 are positioned in the PO column -6 in FIGS. This corresponds to the (n + 1) th symbol shown.
また、プリピット位置情報生成回路15は、訂正ブロック単位やセクタ単位等の区切りを示す信号から、受信したプリピット検出パルスがセクタ先頭ライン(セクタの1ライン目、プリピットシンクが存在する)か、あるいはセクタの2ライン目〜13ライン目(プリピットデータが存在する)に関するPO符号列方向のプリピット位置情報を生成する。
Further, the prepit position
以下、PO列−1の位置をプリピットエラー21の位置、PO列−2の位置をプリピットエラー22の位置、PO列−3の位置をプリピットエラー23の位置、PO列−4の位置をプリピットエラー24の位置、PO列−5の位置をプリピットエラー25の位置、PO列−6の位置をプリピットエラー26の位置、PO列−7の位置をプリピットエラー27の位置、PO列−8の位置をプリピットエラー28の位置とする。
Hereinafter, the position of the PO row-1 is the position of the
図24に、本実施の形態3における訂正処理のフローを示す。特に、図5に示された上記実施の形態1と比較し、ステップ13の後にステップ13aが追加されている点が相違する。
FIG. 24 shows a flow of correction processing in the third embodiment. In particular, it differs from the first embodiment shown in FIG. 5 in that step 13 a is added after
ステップ13aにおいて、生成されたプリピット検出パルスに基づいて、プリピット位置情報を生成する。このプリピット位置情報は、検出したプリピットの位置が、セクタ先頭行における偶数ポジションにおけるプリピットシンクの位置、奇数ポジションにおけるプリピットシンクの位置、偶数ポジションにおけるプリピットデータ「1」の位置、奇数ポジションにおけるプリピットデータ「1」の位置のいずれかを示すものである。次のステップ14では、この情報に基づいて、プリピットの位置を新たに認識する。他の上記実施の形態1と同一ステップに関する説明は、省略する。
In step 13a, prepit position information is generated based on the generated prepit detection pulse. This pre-pit position information indicates that the detected pre-pit position is the position of the pre-pit sync at the even position in the first line of the sector, the position of the pre-pit sync at the odd position, the position of the pre-pit data “1” at the even position, and the odd position. One of the positions of the pre-pit data “1” is indicated. In the
図25に偶数ポジションのプリピットシンクの位置、偶数ポジションのプリピットデータ「1」の位置、奇数ポジションのプリピットシンクの位置、奇数ポジションのプリピットデータ「1」の位置におけるそれぞれのイレージャ訂正用ポインタの付加判定の模式図を示す。 FIG. 25 shows the erasure correction at the position of the pre-pit sync at the even position, the position of the pre-pit data “1” at the even position, the position of the pre-pit sync at the odd position, and the position of the pre-pit data “1” at the odd position. The schematic diagram of addition determination of a pointer is shown.
PI列−2〜8、10〜16、18のエラーはPI訂正で訂正され、PI列−1、9、17のエラーはPO訂正で訂正される。 Errors in PI columns -2 to 8, 10 to 16, and 18 are corrected by PI correction, and errors in PI columns-1, 9, and 17 are corrected by PO correction.
全てのPI符号列のプリピットエラー21〜24の位置にイレージャ訂正用のポインタが付加されている場合に対し、プリピット位置のエラーに応じてイレージャ訂正用のポインタを付加あるいは付加しないことにより、訂正処理効率が向上し、多くの場合にPO−PI−POの3回訂正が発生しないため再生パフォーマンスが向上する。
When the pointer for erasure correction is added to the position of
(4)実施の形態4
本発明の実施の形態4による光ディスクの誤り訂正装置の構成を図26に示す。
(4)
The configuration of an optical disk error correction apparatus according to
図1に示された上記実施の形態1〜3と比較し、本実施の形態4では、プリピットデコーダ13からプリピット位置情報生成回路15にプリピット有無情報が出力される点が相違する。プリピットデコーダ13は、光ディスク1から再生されたプリピットのビットパターンがプリピットシンクかプリピットデータ「1」であるかを示すプリピット有無情報をプリピット位置生成回路15に送信する。
Compared with the first to third embodiments shown in FIG. 1, the fourth embodiment is different in that prepit presence / absence information is output from the
ここで、プリピットデータ「0」は、データ書き込み領域にプリピットが存在しないため、プリピットが原因で読み出しの際にエラーが発生することはなく、除外される。 Here, since no prepit exists in the data writing area, the prepit data “0” is excluded without causing an error in reading due to the prepit.
本実施の形態4における処理の手順を、図27のフローチャートに示す。図5に示された上記実施の形態1における処理の手順と比較し、ステップS15とステップS16との間において、ステップS15A及びステップS15Bが追加されている点で相違する。 The processing procedure in the fourth embodiment is shown in the flowchart of FIG. Compared to the processing procedure in the first embodiment shown in FIG. 5, the difference is that step S15A and step S15B are added between step S15 and step S16.
ステップS15において、プリピット位置をイレージャ訂正する条件を満たしているか否かが判断される。 In step S15, it is determined whether a condition for erasure correction of the prepit position is satisfied.
この条件を満たしている場合には、ステップS15Aに移行し、プリピットシンク又はプリピットデータ「1」のいずれかであるか否かが判断される。 When this condition is satisfied, the process proceeds to step S15A, and it is determined whether or not the pre-pit sync or pre-pit data is “1”.
プリピットシンク又はプリピットデータ「1」である場合は、上記実施の形態1と同じステップS16へ移行し、異なる場合はステップS15Bへ移行する。 If it is pre-pit sync or pre-pit data “1”, the process proceeds to the same step S16 as in the first embodiment, and if different, the process proceeds to step S15B.
プリピットシンクである場合は、プリピットの位置は図19及び図20に示されたj+1シンボル目とk+1シンボル目、図21及び図23に示されたm+1シンボル目となる。 In the case of pre-pit sync, the pre-pit position is the j + 1-th symbol and the k + 1-th symbol shown in FIGS. 19 and 20, and the m + 1-th symbol shown in FIGS.
プリピットデータ「1」である場合は、プリピット位置は図19及び図20に示されたk+1シンボル目、図22及び図23におけるn+1シンボル目となる。 In the case of pre-pit data “1”, the pre-pit position is the (k + 1) th symbol shown in FIGS. 19 and 20 and the (n + 1) th symbol in FIGS. 22 and 23.
ステップS15Bにおいて、PI符号単独での検出訂正を行い、ステップS19へ移行する。 In step S15B, detection correction is performed with the PI code alone, and the process proceeds to step S19.
プリピット位置情報生成回路15は、訂正ブロック上のPI符号列毎にプリピット位置情報を生成する。
The prepit position
プリピット位置のエラー計測回路16は、エラー訂正回路5の訂正ステータスに基づいて、プリピットシンクまたはプリピットデータ「1」が存在するPI符号列のプリピット位置、即ちj+1シンボル目とk+1シンボル目、m+1シンボル目とn+1シンボル目のそれぞれに対して、上記実施の形態1と同様に図14に示されたプリピットエラーaの位置のような検出と計測とを行い、条件αを満たした場合にイレージャ訂正用のポインタを付加する旨の信号をシステムコントローラ14に送信する。
Based on the correction status of the
エラー訂正回路5は、システムコントローラ14からプリピット位置にイレージャ訂正用のポインタを付加する旨の信号を受信し、プリピットシンクまたはプリピットデータ「1」が存在するPI符号列の訂正処理を行う場合に、プリピット位置にイレージャ訂正用のポインタを付加しエラー訂正を行う。
The
訂正するPI符号列に偶数ポジションのプリピットシンクがある場合は、そのPI符号列のj+1シンボル目とk+1シンボル目とにイレージャ訂正用のポインタを付加し、イレージャ訂正を行う。訂正するPI符号列にプリピットが存在しない場合は、PI符号単独で検出訂正を行う。 If the PI code string to be corrected has a pre-pit sync at an even position, erasure correction pointers are added to the j + 1 and k + 1 symbols of the PI code string to perform erasure correction. When the pre-pit does not exist in the PI code string to be corrected, the PI code alone is detected and corrected.
図11に示された訂正ブロックBのようなエラーが発生した場合、PI列−2−1〜16に対してはPO列1〜4の位置にイレージャ訂正用のポインタを付加し、PI符号単独の訂正と共にイレージャ訂正を行う。
When an error such as the correction block B shown in FIG. 11 occurs, a pointer for erasure correction is added to the positions of the
PI列−2−17〜33に対しては、PO列2、PO列4の位置にイレージャ訂正用のポインタを付加し、PI符号単独の訂正と共にイレージャ訂正を行う。上記以外のPI列については、PI符号単独での訂正を行う。これにより、全てのエラーをPI訂正のみにて訂正することができるため、PO−PI−POの3回訂正を行う必要がなく再生パフォーマンスが向上する。
For PI columns-2-17 to 33, erasure correction pointers are added to the positions of
本実施の形態4では、訂正ブロック上のプリピット位置がプリピットシンクである場合には、j+1シンボル目とk+1シンボル目、さらにm+1シンボル目としている。また、訂正ブロック上のプリピット位置がプリピットデータ「1」である場合には、k+1シンボル目、n+1シンボル目としている。しかしこれに限定されず、これらの位置は規格どおりの位置としてもよく、システムコントローラ14により制御してもよい。
In the fourth embodiment, when the pre-pit position on the correction block is the pre-pit sync, the j + 1-th symbol, the k + 1-th symbol, and the m + 1-th symbol are set. If the pre-pit position on the correction block is pre-pit data “1”, the k + 1-th symbol and the n + 1-th symbol are used. However, the present invention is not limited to this, and these positions may be positions according to the standard, and may be controlled by the
また本実施の形態4では、訂正ブロック上のプリピット位置を、通常は偶数ポジションにプリピットが多い傾向があるため偶数ポジションのみとしている。しかし、訂正ブロック上のプリピット位置を奇数ポジションのみとしてもよく、あるいは偶数ポジションと奇数ポジションとの両方としてもよい。 In the fourth embodiment, the pre-pit position on the correction block is usually only the even position because there is a tendency for the pre-pits to be more in the even position. However, the pre-pit position on the correction block may be only an odd position, or may be both an even position and an odd position.
(5)実施の形態5
本発明の実施の形態5による光ディスクの誤り訂正装置の構成は、上記実施の形態4と同様に図26に示されるようであり、処理の手順を図28に示す。
(5)
The configuration of the optical disk error correction apparatus according to the fifth embodiment of the present invention is as shown in FIG. 26 as in the fourth embodiment, and the processing procedure is shown in FIG.
図27に示された上記実施の形態4における処理の手順と比較し、ステップS15AAにおける処理が相違する。即ち、プリピットデコーダ13は、光ディスク1から再生されたプリピットのビットパターンが、偶数ポジションのプリピットシンク、偶数ポジションのプリピットデータ「1」、奇数ポジションのプリピットシンク、奇数ポジションのプリピットデータ「1」のいずれであるか否かを示すプリピット有無情報を生成し、プリピット位置情報生成回路15に送信する。
Compared with the processing procedure in the fourth embodiment shown in FIG. 27, the processing in step S15AA is different. That is, the
プリピット位置情報生成回路15は、訂正ブロック上のPI符号列毎にプリピット位置情報を生成する。再生されたプリピットのピットパターンがプリピットシンクである場合は、プリピットの位置はj+1シンボル目とk+1シンボル目、さらにm+1シンボル目となる。
The prepit position
プリピットのピットパターンがプリピットデータ「1」である場合は、プリピット位置はk+1シンボル目、n+1シンボル目となる。 When the pit pattern of the prepit is prepit data “1”, the prepit position is the (k + 1) th symbol and the (n + 1) th symbol.
プリピット位置のエラー計測回路16は、エラー訂正回路5の訂正ステータスに基づいて、プリピットシンクまたはプリピットデータ「1」が存在するPI符号列のプリピット位置、即ちj+1シンボル目とk+1シンボル目、m+1シンボル目とn+1シンボル目のそれぞれに対して、図14に示されたプリピットエラーaの位置のような検出と計測を行い、条件αを満たした場合にイレージャ訂正用のポインタを付加する旨の信号をシステムコントローラ14に送信する。
Based on the correction status of the
エラー訂正回路5は、システムコントローラ14からプリピット位置にイレージャ訂正用のポインタを付加する旨の信号を受信し、プリピットシンクまたはプリピットデータ「1」が存在するPI符号列の訂正処理を行う場合に、プリピットシンクまたはプリピットデータ「1」が存在する偶数ポジションまたは奇数ポジションのどちらかのプリピット位置にイレージャ訂正用のポインタを付加してエラー訂正を行う。
The
訂正するPI符号列に偶数ポジションのプリピットシンクがある場合には、そのPI符号列のj+1シンボル目とk+1シンボル目とにイレージャ訂正用のポインタを付加し、イレージャ訂正を行う。訂正するPI符号列にプリピットが存在しない場合は、PI符号単独で訂正を行う。 If the PI code string to be corrected has a pre-pit sync at an even position, erasure correction pointers are added to the j + 1 and k + 1 symbols of the PI code string to perform erasure correction. If there is no pre-pit in the PI code string to be corrected, the PI code alone is used for correction.
図18に示すようなエラーが発生した場合、PI列−1〜8ではPO列1〜4の位置にイレージャ訂正用のポインタを付加し、PI符号単独の訂正と共にイレージャ訂正を行う。
When an error as shown in FIG. 18 occurs, an erasure correction pointer is added to the positions of the
PI列−9〜16では、PO列5と7の位置にイレージャ訂正用のポインタを付加し、PI符号単独の訂正と共にイレージャ訂正を行う。
In the PI columns -9 to 16, erasure correction pointers are added to the positions of the
PI列−17〜25では、PO列6と8の位置にイレージャ訂正用のポインタを付加し、PI符号単独の訂正と共にイレージャ訂正を行う。これら以外のPI列では、PI符号単独での訂正を行う。
In PI columns -17 to 25, erasure correction pointers are added to the positions of the
これにより本実施の形態5によれば、プリピットの位置のエラーの発生状況にあわせて、プリピットの位置にPI訂正のイレージャ訂正用のポインタを付加または削除することで、プリピットの影響により発生するエラーの発生状況に柔軟に対応できるため、再生パフォーマンスが向上する。 As a result, according to the fifth embodiment, an error caused by the effect of the pre-pit is obtained by adding or deleting a PI correction erasure correction pointer to the pre-pit position in accordance with the occurrence state of the pre-pit position error. Playback performance is improved because it is possible to flexibly respond to the occurrence status of
以上説明した実施の形態1〜5によれば、DVD−R/RWのような記録可能なディスクに記録されたデータを再生する場合に、予め消去不可能な状態で記録されているプリフォーマット情報のプリピットの影響によって記録データにエラーが発生した場合において、プリピット位置のエラーの発生状況に合わせてプリピット位置にPI訂正のイレージャ訂正用ポインタを付加または削除することで、PI−POの2回訂正を実現し、再生パフォーマンスを向上させることができる。 According to the first to fifth embodiments described above, preformat information recorded in a state that cannot be erased in advance when data recorded on a recordable disc such as a DVD-R / RW is reproduced. When an error occurs in the recording data due to the effect of the prepit, the PI correction is performed twice by adding or deleting the PI correction erasure correction pointer to the prepit position according to the prepit position error occurrence state. And improve playback performance.
1 光ディスク
2 ピックアップ
3 マトリクスアンプ
4 復調回路
5 エラー訂正回路
6 訂正RAM
7 データバッファ回路
8 ホストコンピュータ
9 パリティ生成回路
10 変調回路
11 レーザ制御回路
12 ウォブルPLL回路
13 プリピットデコーダ
14 システムコントローラ
15 プリピット位置情報生成回路
16 プリピット位置のエラー計測回路
DESCRIPTION OF
7
Claims (6)
前記記録ガイド情報における物理構造上の特異点を第1位置として検出する第1位置検出部と、
前記第1位置検出部により検出された前記第1位置を前記第1符号列データの位置に置き換えた第2位置を生成する第2位置生成部と、
前記第2位置のデータの誤りを検出する誤り検出部と、
前記誤り検出部が検出した誤りの数を計測する誤り計測部と、
前記誤り計測部が所定期間計測した誤りの数が所望の値を満たした時に、前記第1符号列データにおける前記第2位置にイレージャ訂正用のポインタを予め付与して前記第2位置を特定し、前記第2位置における前記第1符号列データのイレージャ訂正処理を強制的に行う誤り訂正部と、
を備えることを特徴とする。 First code string data in which an error code is added to the recording unit of the optical disk in the same direction as the order of recording information, and the first code string as a recording guide for recording the first code string data on the optical disk An error correction device for reproducing recorded information from an optical disc on which recording guide information is recorded in advance in a state where it cannot be erased before being recorded,
A first position detector that detects a singular point on the physical structure in the recording guide information as a first position;
A second position generation unit that generates a second position by replacing the first position detected by the first position detection unit with the position of the first code string data;
An error detector for detecting an error in the data at the second position;
An error measuring unit for measuring the number of errors detected by the error detecting unit;
When the number of errors measured by the error measurement unit for a predetermined period satisfies a desired value, an erasure correction pointer is assigned in advance to the second position in the first code string data to identify the second position. An error correction unit that forcibly performs erasure correction processing of the first code string data at the second position;
It is characterized by providing .
前記第1検出部が前記特異点を検出したか否かの情報に基づいて、前記第2位置生成部は前記第2位置を生成することを特徴とする請求項1ないし請求項3のいずれか一項に記載の誤り訂正装置。 The optical disc is a DVD-R or DVD-RW disc;
4. The method according to claim 1, wherein the second position generation unit generates the second position based on information on whether the first detection unit has detected the singular point . 5. The error correction apparatus according to one item.
前記第2位置生成部は、
前記第1検出部にて検出した前記特異点のビットパターンがプリピットシンクの場合、第1の所定位置(J)と第2の所定位置(K)とを第2位置とし(但しJ<K)、
前記特異点のビットパターンがプリピットデータ1の場合、第2の所定位置(K)を第2位置とすることを特徴とする請求項4記載の誤り訂正装置。 The first detection unit has means for identifying a bit pattern of the singular point ,
The second position generator is
When the bit pattern of the singular point detected by the first detector is a prepit sync, the first predetermined position (J) and the second predetermined position (K) are set as the second position (where J <K ),
5. The error correction apparatus according to claim 4, wherein when the bit pattern of the singular point is pre-pit data 1, the second predetermined position (K) is set as the second position.
前記特異点のビットパターンを識別する手段と、
前記第1検出部にて検出した前記特異点が前記第1符号列データの偶数シンクフレームと、
奇数シンクフレームのどちらのフレームに存在するかを識別する手段とを有し、
前記第2位置生成部は、
前記第1検出部にて検出した前記特異点が前記第1符号列データの偶数シンクフレームに存在し、かつ前記第1検出部にて検出した前記特異点のビットパターンがプリピットシンクの場合、第1の所定位置(J)と第2プリピット位置(K)を第2位置とし、
前記第1検出部にて検出した前記特異点が前記第1符号列データの偶数シンクフレームに存在し、かつ前記第1検出部にて検出した前記特異点のビットパターンがプリピットデータ1の場合、第2の所定位置(K)を第2位置とし、
前記第1検出部にて検出した前記特異点が前記第1符号列データの奇数シンクフレームに存在し、かつ前記第1検出部にて検出した前記特異点のビットパターンがプリピットシンクの場合、第3の所定位置(L)を第2位置とし、
前記第1検出部にて検出した前記特異点が前記第1符号列データの奇数シンクフレームに存在し、かつ前記第1検出部にて検出した前記特異点のビットパターンがプリピットデータ1の場合、第4の所定位置(M)を第2位置とする(但しJ<K<L<M)ことを特徴とする請求項4記載の誤り訂正装置。 The first detection unit includes:
Means for identifying a bit pattern of the singular points ;
The singular point detected by the first detection unit is an even sync frame of the first code string data;
Means for identifying which frame of the odd sync frame is present,
The second position generator is
When the singular point detected by the first detection unit exists in the even sync frame of the first code string data, and the bit pattern of the singular point detected by the first detection unit is a pre-pit sync, The first predetermined position (J) and the second pre-pit position (K) are set as the second position,
When the singular point detected by the first detection unit exists in an even sync frame of the first code string data, and the bit pattern of the singular point detected by the first detection unit is prepit data 1 , The second predetermined position (K) as the second position,
When the singular point detected by the first detection unit exists in an odd sync frame of the first code string data, and the bit pattern of the singular point detected by the first detection unit is a pre-pit sync, The third predetermined position (L) is the second position,
When the singular point detected by the first detection unit exists in an odd sync frame of the first code string data, and the bit pattern of the singular point detected by the first detection unit is prepit data 1 5. The error correction apparatus according to claim 4, wherein the fourth predetermined position (M) is the second position (where J <K <L <M).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161034A JP4621631B2 (en) | 2006-06-09 | 2006-06-09 | Error correction device |
CN2006101728469A CN1971746B (en) | 2005-06-24 | 2006-06-23 | Error correction device of optical disk unit |
US11/473,180 US7613983B2 (en) | 2005-06-24 | 2006-06-23 | Error correction device of optical disk unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161034A JP4621631B2 (en) | 2006-06-09 | 2006-06-09 | Error correction device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007328884A JP2007328884A (en) | 2007-12-20 |
JP4621631B2 true JP4621631B2 (en) | 2011-01-26 |
Family
ID=38929226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161034A Expired - Fee Related JP4621631B2 (en) | 2005-06-24 | 2006-06-09 | Error correction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4621631B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001126414A (en) * | 1999-10-29 | 2001-05-11 | Sony Corp | Device and method for correcting error and device and method for reproduction |
JP2002150564A (en) * | 2000-11-13 | 2002-05-24 | Victor Co Of Japan Ltd | Decoder for disk-like recording medium |
JP2003007008A (en) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Reproduction device |
JP2006127635A (en) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | Information storage device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291682A (en) * | 1993-04-06 | 1994-10-18 | Sony Corp | Error correcting device |
-
2006
- 2006-06-09 JP JP2006161034A patent/JP4621631B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001126414A (en) * | 1999-10-29 | 2001-05-11 | Sony Corp | Device and method for correcting error and device and method for reproduction |
JP2002150564A (en) * | 2000-11-13 | 2002-05-24 | Victor Co Of Japan Ltd | Decoder for disk-like recording medium |
JP2003007008A (en) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | Reproduction device |
JP2006127635A (en) * | 2004-10-28 | 2006-05-18 | Fujitsu Ltd | Information storage device |
Also Published As
Publication number | Publication date |
---|---|
JP2007328884A (en) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7898921B2 (en) | Optical disc, optical disc recording apparatus, and optical disc recording method | |
US7739578B2 (en) | Recording and/or reproducing method, recording and/or reproducing apparatus, and computer readable recording medium storing program for performing the method | |
US7038993B2 (en) | Optical disc medium having a plurality of sector groups, a recording method thereof and recorder | |
JP3694895B2 (en) | Data recording / reproducing method, data reproducing apparatus and recording medium | |
US6944107B2 (en) | Information recording medium, information recording and reproduction method, and information recording and reproduction apparatus | |
JP2001143399A (en) | Information recording medium, information reproducing device, information recording and reproducing device, information reproducing method, and information recording and reproducing method | |
US7613983B2 (en) | Error correction device of optical disk unit | |
US8218408B2 (en) | Information recording method and information reproducing method | |
EP0272135B1 (en) | Optical disk and optical disk apparatus | |
WO2010143442A1 (en) | Error correcting method and data reproducing apparatus | |
JP2010287271A5 (en) | ||
JP4621631B2 (en) | Error correction device | |
EP1018731B1 (en) | Information recording method and apparatus | |
JP4342287B2 (en) | Decoding device | |
JP4621550B2 (en) | Error correction device for optical disk device | |
JP2686802B2 (en) | Recording method for optical disc | |
JP4142656B2 (en) | Optical disk WAP demodulation method and demodulator | |
US20090323489A1 (en) | Apparatus and method for connecting interrupted recording | |
KR100393065B1 (en) | A optical disc and method for detecting defective areas thereof | |
US20050058046A1 (en) | Recording method and drive for optical storage media | |
JPH08221908A (en) | Signal recording method in recording medium | |
JP2008210471A (en) | Optical disk unit and synchronization protecting method | |
JP2005149586A (en) | Information detection method, information detector, and information detection program | |
JP2010003343A (en) | Optical disk device | |
JP2009140534A (en) | Decoding method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |