JP4488037B2 - Semiconductor wafer processing method - Google Patents
Semiconductor wafer processing method Download PDFInfo
- Publication number
- JP4488037B2 JP4488037B2 JP2007191725A JP2007191725A JP4488037B2 JP 4488037 B2 JP4488037 B2 JP 4488037B2 JP 2007191725 A JP2007191725 A JP 2007191725A JP 2007191725 A JP2007191725 A JP 2007191725A JP 4488037 B2 JP4488037 B2 JP 4488037B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- mask layer
- adhesive layer
- semiconductor
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 184
- 238000003672 processing method Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 64
- 239000012790 adhesive layer Substances 0.000 claims description 39
- 239000000853 adhesive Substances 0.000 claims description 26
- 230000001070 adhesive effect Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Description
本発明は、複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割する処理を含む一連の処理を行う半導体ウェハの処理方法に関するものである。 The present invention relates to a semiconductor wafer processing method for performing a series of processes including a process of dividing a semiconductor wafer on which a plurality of semiconductor elements are formed into individual semiconductor elements.
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子に、リードフレームのピンや金属バンプなどを接続するとともに、樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。 A semiconductor device mounted on a substrate of an electronic device has a packaging process in which a lead frame pin or a metal bump is connected to a semiconductor element on which a circuit pattern is formed in a wafer state and sealed with a resin or the like. It is manufactured after. Along with the recent miniaturization of electronic devices, the miniaturization of semiconductor devices is also progressing, and in particular, efforts to make semiconductor elements thinner are being actively carried out.
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を素子毎に分離するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に替えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法(プラズマダイシング)が提案されている(例えば特許文献1参照)。 Thinned semiconductor elements have low strength against external forces, and in particular, in the dicing process of separating wafer-state semiconductor elements for each element, there is a problem that the processing yield is inevitably damaged during cutting and a reduction in processing yield is inevitable. . As a method of cutting such a thinned semiconductor element, a method of cutting a semiconductor wafer (plasma dicing) by forming a cutting groove by plasma etching instead of a mechanical cutting method has been proposed. (For example, refer to Patent Document 1).
このプラズマダイシングでは、半導体ウェハにおいて切断対象となる境界部分のみをプラズマに対して露呈させる目的で、半導体素子の境界線配置に対応したパターンのダイシングマスクが半導体ウェハに重ねて形成される。
上述のダイシングマスクは、一般にフォトリソグラフを用いた光学的方法によって形成される。しかしながら、フォトリソグラフによるダイシングマスク形成を行う場合には、工程コストの高い複雑な処理工程が付加されることから、ダイシング工程の全体コストが増大するという難点があった。 The above-mentioned dicing mask is generally formed by an optical method using photolithography. However, in the case of forming a dicing mask by photolithography, a complicated processing step with a high process cost is added, so that there is a problem that the total cost of the dicing step increases.
そこで本発明は、低コストでプラズマダイシングを実現することができる半導体ウェハの処理方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor wafer processing method capable of realizing plasma dicing at low cost.
請求項1記載の本発明の半導体ウェハの処理方法は、複数の半導体素子が形成された半導体ウェハを半導体素子に分割する半導体ウェハの処理方法であって、前記半導体ウェハの回路形成面にシート状の支持部材を貼り付ける支持部材貼付工程と、前記回路形成面の裏面に接着剤層を形成する接着剤層形成工程と、前記接着剤層に重ねてマスク層を形成するマスク層形成工程と、前記マスク層が形成された半導体ウェハに対してレーザ光を相対的に移動させながら前記マスク層にレーザ光を照射して隣接する半導体素子相互を区分する境界線領域のマスク層および接着剤層を除去するレーザ加工工程と、前記境界線領域のマスク層および接着剤層が除去されかつ前記回路形成面に支持部材が貼り付けられた状態の半導体ウェハをプラズマ処理することにより前記半導体ウェハの前記境界線領域をプラズマエッチングにより除去して半導体素子毎に分割するプラズマダイシング工程とを含む。
The semiconductor wafer processing method according to
請求項2記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処
理方法において、前記接着層形成工程に先立って、前記裏面を加工して半導体ウェハを薄化する薄化工程を実行する。
The semiconductor wafer processing method according to
請求項3記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処理方法において、前記プラズマダイシング後に前記接着剤層からマスク層を除去するマスク層除去工程と、前記プラズマダイシング後に前記回路形成面から前記支持部材を除去して前記接着剤層に粘着シートを貼り付ける粘着シート貼付工程とを含む。
The semiconductor wafer processing method according to
請求項4記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処理方法において、前記粘着シート貼付工程後に前記半導体素子を接着剤層とともに前記粘着シートから剥がして基板に移送搭載するダイボンディング工程を含む。 According to a fourth aspect of the present invention, there is provided a semiconductor wafer processing method according to the first aspect, wherein the semiconductor element is peeled from the pressure sensitive adhesive sheet together with an adhesive layer and transferred to the substrate after the pressure sensitive adhesive sheet pasting step. Includes die bonding process for mounting.
請求項5記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処理方法において、前記支持部材は絶縁シートである。 A semiconductor wafer processing method according to a fifth aspect of the present invention is the semiconductor wafer processing method according to the first aspect, wherein the support member is an insulating sheet.
請求項6記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処理方法において、前記支持部材は前記半導体ウェハと同サイズである。 A semiconductor wafer processing method according to a sixth aspect of the present invention is the semiconductor wafer processing method according to the first aspect, wherein the support member is the same size as the semiconductor wafer.
請求項7記載の本発明の半導体ウェハの処理方法は、請求項3記載の半導体ウェハの処理方法において、前記粘着シートは、前記半導体ウェハよりもサイズが大きく、且つ周囲を治具によって固定されている。 A semiconductor wafer processing method according to a seventh aspect of the present invention is the semiconductor wafer processing method according to the third aspect, wherein the pressure-sensitive adhesive sheet is larger in size than the semiconductor wafer and is fixed around by a jig. Yes.
請求項8記載の本発明の半導体ウェハの処理方法は、請求項1記載の半導体ウェハの処理方法において、前記接着剤層とマスク層を一体に積層した接着剤層付きシートを前記裏面に貼り付けることにより、前記接着剤層形成工程と前記マスク層形成工程とを同時に行う。
The semiconductor wafer processing method of the present invention according to claim 8 is the semiconductor wafer processing method according to
本発明によれば、半導体ウェハをプラズマエッチングにより除去して半導体素子毎に分割するプラズマダイシングに先だって、マスク層が形成された半導体ウェハに対してレーザ光を照射して隣接する半導体素子相互を区分する境界線領域のマスク層および接着剤層を除去するレーザ加工を行うことにより、工程コストの高い複雑な処理工程を行うことなくダイシングマスクを形成することができ、低コストでプラズマダイシングを実現することができる。 According to the present invention, prior to plasma dicing in which a semiconductor wafer is removed by plasma etching and divided into semiconductor elements, the semiconductor wafer on which the mask layer is formed is irradiated with laser light to separate adjacent semiconductor elements. By performing laser processing to remove the mask layer and adhesive layer in the boundary line region, a dicing mask can be formed without performing a complicated processing process with high process cost, and plasma dicing can be realized at low cost. be able to.
(参考例1)
図1、図2は本発明の参考例1の半導体ウェハの処理方法の工程説明図、図3は本発明の参考例1の半導体ウェハの処理方法において使用されるレーザ加工装置の斜視図、図4は本発明の参考例1の半導体ウェハの処理方法において使用されるプラズマ処理装置の断面図、図5は本発明の参考例1の半導体ウェハの処理方法において使用されるダイボンディング装置の斜視図、図6は本発明の参考例1の半導体ウェハの処理方法におけるダイボンディング工程の工程説明図である。
(Reference Example 1)
1 and FIG. 2 are process explanatory views of a semiconductor wafer processing method according to Reference Example 1 of the present invention. FIG. 3 is a perspective view of a laser processing apparatus used in the semiconductor wafer processing method according to Reference Example 1 of the present invention. 4 is a sectional view of a plasma processing apparatus used in the semiconductor wafer processing method of Reference Example 1 of the present invention, and FIG. 5 is a perspective view of a die bonding apparatus used in the semiconductor wafer processing method of Reference Example 1 of the present invention. FIG. 6 is a process explanatory diagram of a die bonding process in the semiconductor wafer processing method of Reference Example 1 of the present invention.
まず、図1,図2を参照して、半導体ウェハの処理方法について説明する。ここでは複数の半導体素子が形成された半導体ウェハを、半導体素子の個片毎に分割する処理を含む一連の処理を行う方法について示している。 First, a semiconductor wafer processing method will be described with reference to FIGS. Here, a method of performing a series of processes including a process of dividing a semiconductor wafer formed with a plurality of semiconductor elements into individual semiconductor elements is shown.
図1(a)において、半導体ウェハ1には複数の半導体素子が形成されており、半導体ウェハ1の回路形成面1aには半導体素子毎に回路形成部2が設けられている。回路形成
部2の上面には、外部接続用電極3が形成されている。処理が開始されるとまず、図1(b)に示すように、回路形成面1aの反対側の表面、すなわち裏面1bには、シート状の支持部材4が貼り付けられる(支持部材貼付工程)。
In FIG. 1A, a plurality of semiconductor elements are formed on a
支持部材4は樹脂などの絶縁性材質より成る絶縁シートであり、半導体ウェハ1に貼り付けた状態において半導体ウェハ1の外周側に張り出さないよう、半導体ウェハ1と同サイズのものが用いられる。これにより、後述するプラズマダイシング工程において、半導体ウェハ1からはみ出した支持部材4がプラズマによって焼損するダメージを防止することができる。
The
この後、図1(c)に示すように、回路形成面1aにはマスク層5が形成される(マスク層形成工程)。マスク層5は、後述するプラズマダイシング工程において用いられるマスクパターンを形成するためのものであり、フッ素系ガスを用いたプラズマに対して耐性を有する材質、例えばアルミニウムや樹脂で形成される。
Thereafter, as shown in FIG. 1C, a
アルミニウムを用いる場合には、蒸着処理によってアルミ薄膜を回路形成面1aに形成する方法や、箔状のアルミ膜を貼り付ける方法などが用いられる。また樹脂を使用する場合には、膜状に形成された樹脂を貼り付ける方法や、液状の樹脂をスピンコートなどの方法で回路形成面1a上に塗布する方法などを用いることができる。
In the case of using aluminum, a method of forming an aluminum thin film on the
次いで、図2(a)に示すように、マスク層5にレーザ照射部6によりレーザ光6aを照射して、隣接する半導体素子相互を区分する境界線領域5aのマスク層5を除去する(レーザ加工工程)。このレーザ加工は、マスク層5が形成された半導体ウェハ1に対してレーザ光6aを相対的に移動させながら行われる。
Next, as shown in FIG. 2A, the
図3を参照して、レーザ加工装置について説明する。図3において、ウェハ保持部10上にはマスク層5が形成された半導体ウェハ1が保持されている。ウェハ保持部10の上方には、レーザ照射部6およびカメラ18が装着された移動プレート17が、移動機構16によって移動自在に配設されている。レーザ照射部6はレーザ発生部13によって発生したレーザ光を下方の半導体ウェハ1に対して照射する。
The laser processing apparatus will be described with reference to FIG. In FIG. 3, the semiconductor wafer 1 on which the
カメラ18は赤外線カメラであり、下方に位置した半導体ウェハ1を赤外光により撮像する。このとき、マスク層5を透視して半導体ウェハ1の回路形成面の回路パターンや認識マークなどを撮像することができる。そして撮像結果を認識部15によって認識処理することにより、半導体ウェハ1の位置や回路パターンの配列を検出できるようになっている。
The
レーザ発生部13、認識部15、移動機構16は制御部14によって制御され、制御部14が操作・入力部11からの操作指令に基づきこれら各部を制御する際には、ワークデータ記憶部12に記憶されたデータが参照される。ワークデータ記憶部12には、ダイシングライン、すなわち隣接する半導体素子相互を区分する境界線の位置に関するデータや、ダイシング幅、すなわち図2(a)に示す境界線領域5aの除去幅に関するデータが記憶されている。ワークデータ記憶部12へのデータ書き込みは、操作・入力部11によって行えるようになっている。
The
このレーザ加工装置によって半導体ウェハ1を対象としたレーザ加工を実行する際には、制御部14は、認識部15によって検出された半導体ウェハ1の実際の位置と、ワークデータ記憶部12に記憶されたダイシングラインの位置を示すデータに基づき、移動機構16を制御する。これにより、移動機構16はレーザ照射部6を半導体ウェハ1の上面においてダイシングラインに沿って移動させる。そして制御部14がダイシング幅に関する
データに基づいてレーザ発生部13を制御することにより、レーザ照射部6からダイシング幅に応じた除去幅でマスク層5を除去するのに適切な出力のレーザ光が照射される。そしてこのレーザ加工により、半導体ウェハ1表面のマスク層5において半導体素子相互を区分する境界線領域5aのみが除去されたマスクパターンが形成される。
When performing laser processing on the
このようにして境界線領域のマスク層が除去されてマスクパターンが形成されかつ裏面1bに支持部材4が貼り付けられた状態の半導体ウェハ1は、図2(b)に示すようにプラズマダイシング工程に送られる。ここでは、前述状態の半導体ウェハ1をプラズマ処理することにより、半導体ウェハ1の境界線領域1d、すなわちマスク層5における境界線領域5aに対応する部分を、プラズマエッチングにより除去し、これにより半導体ウェハ1を個片の半導体素子1c毎に分割する。
The
このプラズマダイシング工程を行うプラズマ処理装置について、図4を参照して説明する。図4において、真空チャンバ20の内部は半導体ウェハ1を対象としたプラズマ処理を行うための密閉された処理空間となっている。真空チャンバ20の内部には高周波側電極21およびガス供給電極23が対向して配置されている。高周波側電極21上には、処理対象の半導体ウェハ1が周囲を絶縁リング22によって囲まれた状態で載置され、真空吸引または静電吸引によって保持される。
A plasma processing apparatus for performing this plasma dicing process will be described with reference to FIG. In FIG. 4, the inside of the
ガス供給電極23に設けられたガス供給孔23aには、制御バルブ25を介してプラズマ発生用ガス供給部26によりフッ素系のプラズマ発生用ガスが供給される。供給されたプラズマ発生用ガスは、ガス供給電極23の下面に装着された多孔質プレート24を介して、高周波側電極21上の半導体ウェハ1に対して均一に吹き付けられる。
A fluorine-based plasma generation gas is supplied to the
この状態で、高周波電源部27を駆動して高周波側電極21に高周波電圧を印加することにより、ガス供給電極23と高周波側電極21との間にはフッ素系ガスのプラズマが発生し、これにより前述のように、シリコンを材質とする半導体ウェハ1の境界線領域1dのみをプラズマエッチングによって除去するプラズマダイシングが行われる。このプラズマダイシング過程においては、冷却ユニット28を駆動して冷媒を高周波電極21内に循環させ、プラズマの熱によって半導体ウェハ1が昇温するのを防止する。
In this state, by driving the high-frequency
次に、図2(c)に示すように、プラズマダイシング後に各半導体素子1cの裏面1bから支持部材4を除去して、裏面1bに粘着シート7を貼り付ける(粘着シート貼付工程)。具体的には、半導体素子1cの回路形成面1aを仮付用のシートに貼り付けた状態で支持部材4を剥がし、その後粘着シートを貼り付ける。ここで粘着シート7は、前述の半導体ウェハ1よりもサイズが大きく、且つ周囲を図5に示すウェハリング31(治具)によって固定されており、これ以降の工程においては、ウェハリング31を把持してハンドリングが行われる。
Next, as shown in FIG. 2C, after the plasma dicing, the
そしてこの後、各半導体素子1cの回路形成面に貼り付けられていた分割状態のマスク層5bを回路形成面1aから剥ぎ取って除去する(マスク層除去工程)。これにより図2(d)に示すように、各半導体素子1cは粘着シート7上に格子配列で回路形成面を上向きにして保持された状態となり、以下に説明するダイボンディング工程においては、半導体素子1cはこの状態で供給される。
After that, the divided
次にダイボンディング工程について説明する。図5に示すように、ウェハリング保持テーブル30には、粘着シート7が固定されたウェハリング31が保持されている。粘着シート7に貼付けられた半導体素子1cはボンディングヘッド32の吸着ノズル33によってはぎ取られて、基板ホルダ34に保持された基板35に移送搭載され、接着剤によりボンディングされる。
Next, the die bonding process will be described. As shown in FIG. 5, the wafer ring holding table 30 holds a
このボンディング動作について、図6を参照して説明する。図6(a)に示すように、基板ホルダ34に保持された基板35のボンディング位置には予め接着剤36が塗布されている。半導体素子1cを粘着シート7から剥ぎ取った吸着ノズル33は半導体素子1cを基板35上に移送し、ボンディング位置に位置合わせする。この後図6(b)に示すように、吸着ノズル33を下降させて半導体素子1cを接着剤36を介して基板35に着地させ、所定のボンディング荷重で押圧する。
This bonding operation will be described with reference to FIG. As shown in FIG. 6A, an adhesive 36 is applied in advance to the bonding position of the
このとき、必要に応じ基板ホルダ34に内蔵された加熱手段によって基板35を加熱するようにしてもよい。そして所定のボンディング時間が経過した後、吸着ノズル33を上昇させることにより、図6(c)に示すように、回路形成面を上向きにした半導体素子1cは、固化した接着剤36によって基板35に固着される。
At this time, the
なお上述の半導体ウェハの処理方法においては、マスク層形成工程に引き続いてレーザ加工工程を実行した後に、支持部材貼付工程を行うようにしてもよい。また粘着シート貼付工程とマスク除去工程の順序を入れ替えて、マスク除去を行った後に粘着シート7を貼り付けるようにしてもよい。特に、マスク除去をプラズマ処理によって除去(プラズマアッシング)する場合には、支持部材4を貼り付けた状態でプラズマ処理を行い、その後支持部材4を剥がして粘着シート7を貼り付けるようにする。
In the semiconductor wafer processing method described above, the support member attaching step may be performed after the laser processing step is executed subsequent to the mask layer forming step. Further, the order of the adhesive sheet attaching step and the mask removing step may be changed, and the
(参考例2)
図7、図8は本発明の参考例2の半導体ウェハの処理方法の工程説明図である。参考例2は、参考例1と同様に複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割する処理を含む一連の処理を行う方法について示している。
(Reference Example 2)
7 and 8 are process explanatory views of a semiconductor wafer processing method according to Reference Example 2 of the present invention. Reference Example 2 shows a method for performing a series of processes including a process of dividing a semiconductor wafer on which a plurality of semiconductor elements are formed into individual semiconductor elements, as in Reference Example 1.
図7(a)において、半導体ウェハ1には複数の半導体素子が形成されており、半導体ウェハ1の回路形成面1aには半導体素子毎に回路形成部2が設けられている。回路形成部2の上面には、外部接続用電極3が形成されている。処理が開始されるとまず図7(b)に示すように、回路形成面1aには、参考例1における支持部材4と同様のシート状の支持部材44が貼り付けられる(支持部材貼付工程)。
In FIG. 7A, a plurality of semiconductor elements are formed on the
この後、支持部材44が貼り付けられた半導体ウェハ1は機械研磨装置に送られ、図7(c)に示すように、裏面1b側を研磨加工することにより、半導体ウェハ1の厚みdを薄化(例えば100μm程度)する(薄化工程)。そしてこの後、図7(d)に示すように、薄化された後の半導体ウェハ1の裏面1bには、参考例1におけるマスク層5と同様のマスク層45が形成される(マスク層形成工程)。すなわち、参考例2においては、マスク層形成工程に先立って、裏面1bを加工して半導体ウェハ1を薄化する薄化工程を実行するようにしている。なお、薄化工程において、研磨加工後さらにプラズマ処理またはウェットエッチング処理により、研磨加工によって裏面1b表層に形成されたダメージ層を除去するようにしてもよい。
Thereafter, the
次いで、図8(a)に示すように、マスク層45にレーザ照射装置6によりレーザ光6aを照射して、隣接する半導体素子相互を区分する境界線領域45aのマスク層45を除去する(レーザ加工工程)。このレーザ加工は、参考例1と同様に、図3に示すレーザ加工装置を用いて行われる。
Next, as shown in FIG. 8A, the
このようにして境界線領域のマスク層が除去されてマスクパターンが形成されかつ裏面1bに支持部材44が貼り付けられた状態の半導体ウェハ1は、図8(b)に示すようにプラズマダイシング工程に送られる。ここでは参考例1と同様に、薄化された半導体ウェハ1をプラズマ処理することにより、半導体ウェハ1の境界線領域1d、すなわちマスク
層45における境界線領域45aに対応する部分をプラズマエッチングにより除去し、これにより半導体ウェハ1を個片の半導体素子1c毎に分割する。
The
次に、図8(c)に示すように、プラズマダイシング後に各半導体素子1cの裏面1bに貼り付けられていた分割状態のマスク層45bを剥ぎ取って除去する(マスク層除去工程)。そして回路形成面1aから支持部材44を除去した後、裏面1bに粘着シート7を貼り付ける(粘着シート貼付工程)。これにより図8(d)に示すように、各半導体素子1cは粘着シート7上に格子配列で回路形成面を上向きにして保持された状態となり、参考例1と同様に、図5に示すダイボンディング装置によって、図6に示すダイボンディング動作と同様の過程で、基板35にボンディングされる。
Next, as shown in FIG. 8C, the divided
(実施の形態)
図9、図10は本発明の実施の形態の半導体ウェハの処理方法の工程説明図、図11は本発明の実施の形態の半導体ウェハの処理方法におけるダイボンディング工程の工程説明図である。本実施の形態は、参考例2と同様に複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割する処理を含む一連の処理を行う方法について示している。
(Embodiment)
9 and 10 are process explanatory views of the semiconductor wafer processing method according to the embodiment of the present invention, and FIG. 11 is a process explanatory view of the die bonding step in the semiconductor wafer processing method of the embodiment of the present invention. The present embodiment shows a method of performing a series of processes including a process of dividing a semiconductor wafer on which a plurality of semiconductor elements are formed into individual semiconductor elements, as in Reference Example 2.
図9において図9(a)、(b)、(c)は、参考例2において図7(a)、(b)、(c)に示す過程と同様である。そしてこの後、図9(d)に示すように、薄化された後の半導体ウェハ1の裏面1bに、ダイボンディング用の接着剤層48を形成する(接着剤層形成工程)。次いで、接着剤層48に重ねて、参考例1に示すマスク層5と同様のマスク層55を形成する(マスク層形成工程)。すなわち実施の形態においても、マスク層形成工程に先立って、裏面1bを加工して半導体ウェハ1を薄化する薄化工程を実行するようにしている。なお、接着剤層形成とマスク層形成とを個別に行わず、予め接着剤層とマスク層を一体に積層した接着剤層付きシートを貼り付けて、接着剤層形成工程とマスク層形成工程とを同時に行うようにしてもよい。
9A, 9 </ b> B, and 9 </ b> C are the same as those shown in FIGS. 7A, 7 </ b> B, and 7 </ b> C in Reference Example 2. FIGS. Then, as shown in FIG. 9D, an
次いで、図10(a)に示すように、マスク層55および接着剤層48にレーザ照射装置6によりレーザ光6aを照射して、隣接する半導体素子相互を区分する境界線領域55aのマスク層55および接着剤層48を除去する(レーザ加工工程)。このレーザ加工は、参考例1と同様に、図3に示すレーザ加工装置を用いて行われる。
Next, as shown in FIG. 10A, the
このようにして境界線領域55aのマスク層55および接着剤層48が除去されてマスクパターンが形成され、かつ回路形成面1aに支持部材54が貼り付けられた状態の半導体ウェハ1は、図10(b)に示すようにプラズマダイシング工程に送られる。ここでは参考例2と同様に、薄化された半導体ウェハ1をプラズマ処理することにより、半導体ウェハ1の境界線領域1d、すなわちマスク層55における境界線領域55aに対応する部分を、プラズマエッチングにより除去し、これにより半導体ウェハ101を個片の半導体素子1c毎に分割する。
The
次に、図10(c)に示すように、プラズマダイシング後に各半導体素子1cの裏面1bに形成された接着剤層48に重ねて貼り付けられていた分割状態のマスク層55bを剥ぎ取って除去する(マスク層除去工程)。そして回路形成面1aから支持部材54を除去した、裏面1bに粘着シート7を貼り付ける(粘着シート貼付工程)。これにより図10(d)に示すように、各半導体素子1cは粘着シート7上に格子配列で回路形成面を上向きにして保持された状態となり、以下に説明するダイボンディング工程においては、半導体素子1cはこの状態で供給される。
Next, as shown in FIG. 10C, after the plasma dicing, the divided
次にボンディング動作について、図11を参照して説明する。図11(a)に示すよう
に、半導体素子1cを接着剤層48とともに粘着シート7から剥ぎ取った吸着ノズル33は、半導体素子1cを基板35上に移送し、ボンディング位置に位置合わせする。この後図11(b)に示すように、吸着ノズル33を下降させて半導体素子1cを基板35に着地させ、所定のボンディング荷重で押圧する。
Next, the bonding operation will be described with reference to FIG. As shown in FIG. 11A, the
このとき、基板ホルダ34に内蔵された加熱手段によって基板35を加熱することにより、接着剤層48が加熱されて液状の接着剤48aのフィレットを形成する。そして所定のボンディング時間が経過した後、吸着ノズル33を上昇させることにより、図11(c)に示すように、回路形成面を上向きにした半導体素子1cは、接着剤48aが固化した接着部48bによって基板35に固着される。なお基板35の加熱を後工程において行うようにしてもよい。
At this time, by heating the
上記説明したように、本実施の形態に示す半導体ウェハの処理方法においては、半導体ウェハをプラズマエッチングにより除去して半導体素子毎に分割するプラズマダイシングに先だって、マスク層が形成された半導体ウェハに対してレーザ光を照射して、隣接する半導体素子相互を区分する境界線領域のマスク層を除去するレーザ加工を行うようにしている。これにより、工程コストの高い複雑な処理工程を行うことなくダイシングマスクを形成することが可能となり、低コストでプラズマダイシングを実現することができる。 As described above, in the semiconductor wafer processing method shown in this embodiment, the semiconductor wafer on which the mask layer is formed is removed prior to plasma dicing in which the semiconductor wafer is removed by plasma etching and divided into semiconductor elements. Then, laser processing is performed so as to remove the mask layer in the boundary region that divides adjacent semiconductor elements by irradiating laser light. As a result, it is possible to form a dicing mask without performing complicated processing steps with high process costs, and plasma dicing can be realized at low cost.
本発明の半導体ウェハの処理方法は、工程コストの高い複雑な処理工程を行うことなくダイシングマスクを形成することができ、低コストでプラズマダイシングを実現することができるという効果を有し、複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割する処理を含む一連の処理に対して有用である。 The semiconductor wafer processing method of the present invention has an effect that a dicing mask can be formed without performing a complicated processing step with a high process cost, and plasma dicing can be realized at a low cost. This is useful for a series of processes including a process of dividing a semiconductor wafer on which semiconductor elements are formed into individual pieces of semiconductor elements.
1 半導体ウェハ
1a 回路形成面
1b 裏面
1c 半導体素子
4、44,54 支持部材
5、45,55 マスク層
6 レーザ照射部
6a レーザ光
7 粘着シート
48 接着剤層
DESCRIPTION OF
Claims (8)
前記半導体ウェハの回路形成面にシート状の支持部材を貼り付ける支持部材貼付工程と、前記回路形成面の裏面に接着剤層を形成する接着剤層形成工程と、前記接着剤層に重ねてマスク層を形成するマスク層形成工程と、前記マスク層が形成された半導体ウェハに対してレーザ光を相対的に移動させながら前記マスク層にレーザ光を照射して隣接する半導体素子相互を区分する境界線領域のマスク層および接着剤層を除去するレーザ加工工程と、前記境界線領域のマスク層および接着剤層が除去されかつ前記回路形成面に支持部材が貼り付けられた状態の半導体ウェハをプラズマ処理することにより前記半導体ウェハの前記境界線領域をプラズマエッチングにより除去して半導体素子毎に分割するプラズマダイシング工程とを含むことを特徴とする半導体ウェハの処理方法。 A semiconductor wafer processing method for dividing a semiconductor wafer on which a plurality of semiconductor elements are formed into semiconductor elements,
A support member attaching step for attaching a sheet-like support member to the circuit forming surface of the semiconductor wafer, an adhesive layer forming step for forming an adhesive layer on the back surface of the circuit forming surface, and a mask superimposed on the adhesive layer A mask layer forming step of forming a layer, and a boundary for separating adjacent semiconductor elements by irradiating the mask layer with laser light while moving the laser light relative to the semiconductor wafer on which the mask layer is formed A laser processing step for removing a mask layer and an adhesive layer in a line region; and plasma processing of a semiconductor wafer in a state where the mask layer and the adhesive layer in the boundary region are removed and a support member is attached to the circuit forming surface A plasma dicing process in which the boundary region of the semiconductor wafer is removed by plasma etching to be divided into semiconductor elements by processing. Processing method of a semiconductor wafer to be.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191725A JP4488037B2 (en) | 2007-07-24 | 2007-07-24 | Semiconductor wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191725A JP4488037B2 (en) | 2007-07-24 | 2007-07-24 | Semiconductor wafer processing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426849A Division JP2005191039A (en) | 2003-12-24 | 2003-12-24 | Method of processing semiconductor wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281526A JP2007281526A (en) | 2007-10-25 |
JP4488037B2 true JP4488037B2 (en) | 2010-06-23 |
Family
ID=38682582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007191725A Expired - Lifetime JP4488037B2 (en) | 2007-07-24 | 2007-07-24 | Semiconductor wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4488037B2 (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5607310B2 (en) * | 2009-03-10 | 2014-10-15 | リンテック株式会社 | Light irradiation apparatus and light irradiation method |
US8642448B2 (en) * | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
US8912077B2 (en) | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
US8507363B2 (en) | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
US8557682B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
US9029242B2 (en) | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
US8703581B2 (en) | 2011-06-15 | 2014-04-22 | Applied Materials, Inc. | Water soluble mask for substrate dicing by laser and plasma etch |
US8598016B2 (en) * | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
US8557683B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
US8759197B2 (en) | 2011-06-15 | 2014-06-24 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
US8951819B2 (en) | 2011-07-11 | 2015-02-10 | Applied Materials, Inc. | Wafer dicing using hybrid split-beam laser scribing process with plasma etch |
US8940619B2 (en) | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
US8980726B2 (en) * | 2013-01-25 | 2015-03-17 | Applied Materials, Inc. | Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers |
US9224650B2 (en) | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
US20150079760A1 (en) * | 2013-09-19 | 2015-03-19 | Wei-Sheng Lei | Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch |
US9460966B2 (en) * | 2013-10-10 | 2016-10-04 | Applied Materials, Inc. | Method and apparatus for dicing wafers having thick passivation polymer layer |
TWI671813B (en) * | 2013-11-13 | 2019-09-11 | 東芝股份有限公司 | Semiconductor wafer manufacturing method |
JP6441025B2 (en) | 2013-11-13 | 2018-12-19 | 株式会社東芝 | Manufacturing method of semiconductor chip |
US9299611B2 (en) * | 2014-01-29 | 2016-03-29 | Applied Materials, Inc. | Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance |
JP6564669B2 (en) * | 2015-10-06 | 2019-08-21 | 株式会社ディスコ | Device manufacturing method |
ES2930455T3 (en) | 2015-11-09 | 2022-12-13 | Furukawa Electric Co Ltd | Surface protection tape with integrated mask |
EP3439022A4 (en) * | 2016-03-31 | 2020-03-18 | Furukawa Electric Co. Ltd. | Mask integrated-type surface protection tape |
US9793132B1 (en) * | 2016-05-13 | 2017-10-17 | Applied Materials, Inc. | Etch mask for hybrid laser scribing and plasma etch wafer singulation process |
US11251769B2 (en) * | 2018-10-18 | 2022-02-15 | Skyworks Solutions, Inc. | Bulk acoustic wave components |
-
2007
- 2007-07-24 JP JP2007191725A patent/JP4488037B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007281526A (en) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488037B2 (en) | Semiconductor wafer processing method | |
JP2005191039A (en) | Method of processing semiconductor wafer | |
JP4544231B2 (en) | Manufacturing method of semiconductor chip | |
KR101097682B1 (en) | Plasma dicing apparatus and semiconductor chip manufacturing method | |
JP4840174B2 (en) | Manufacturing method of semiconductor chip | |
JP4840200B2 (en) | Manufacturing method of semiconductor chip | |
US7888239B2 (en) | Semiconductor device manufacturing method | |
US7605058B2 (en) | Wafer dividing method | |
CN101529575A (en) | Chip pickup method and chip pickup apparatus | |
JP2014236034A (en) | Method for processing wafer | |
JP2009260272A (en) | Method of processing substrate, method of manufacturing semiconductor chip and method of manufacturing semiconductor chip with resin adhesion layer | |
US10083849B2 (en) | Method of processing wafer | |
JP2018088492A (en) | Fixing method for workpiece, and processing method for workpiece | |
JP2020025004A (en) | Wafer processing method | |
JP2019106435A (en) | Method for manufacturing device chip and pickup device | |
US20230005792A1 (en) | Method of manufacturing chips | |
JP6067348B2 (en) | Wafer processing method | |
US20170263461A1 (en) | Plasma processing method | |
WO2005083763A1 (en) | Wafer transcription method | |
JP4835583B2 (en) | Manufacturing method of semiconductor device with die attach film | |
JP2011142213A (en) | Method of dicing thin film electronic element, and adhesive sheet loaded with electronic element manufactured by the method | |
JP2005045023A (en) | Manufacturing method of semiconductor device and manufacturing device for semiconductor | |
JP5530203B2 (en) | Sheet sticking device and sheet sticking method | |
JP7262904B2 (en) | Carrier plate removal method | |
JP2018133496A (en) | Method for manufacturing device chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070724 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4488037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |