JP4487489B2 - 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 - Google Patents
埋込材およびこの埋込材を用いた半導体集積回路の製造方法 Download PDFInfo
- Publication number
- JP4487489B2 JP4487489B2 JP2003033316A JP2003033316A JP4487489B2 JP 4487489 B2 JP4487489 B2 JP 4487489B2 JP 2003033316 A JP2003033316 A JP 2003033316A JP 2003033316 A JP2003033316 A JP 2003033316A JP 4487489 B2 JP4487489 B2 JP 4487489B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- insulating film
- group
- atom
- copolymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Description
【０００１】
【発明の属する技術分野】
本発明は、デュアルダマシン法により多層配線構造を形成する際にビアホールに充填する埋込材とこの埋込材を用いた半導体集積回路の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路の配線にはポリシリコンやアルミニウムが多用されてきたが、半導体集積回路の信号伝送の高速化による高性能化、微細化を実現するためにはポリシリコンやアルミニウムに替わる更に低抵抗の材料が必要となっている。
【０００３】
そのため、半導体集積回路の導体配線を従来のアルミニウムに替えて、銅で形成することが提案されている。しかしながら、銅は、従来のアルミニウム配線形成で用いられてきたドライエッチングによるパターニングが困難であり、耐食性も良くない。そこで、層間膜の内部と表面とに銅からなる金属配線を形成し、これらの金属配線を銅からなるコンタクトで接続した半導体集積回路を製造する方法としてデュアルダマシン法が開発されている。
【０００４】
従来のビアファーストタイプのデュアルダマシン法による半導体集積回路の製造方法では、下部金属配線に対向する位置において、ＳｉＯ２の上部層間膜の表面からストッパ膜の表面でまビアホールを形成した後、このビアホールに有機膜などの埋込材を充填して上部層間膜にストッパ膜に達しない深度の幅広の凹溝を形成している。
【０００５】
そして、有機膜として、ＡＲＣ（Anti Reflective Coating：反射防止膜)、具体的には、ポリイミドやノボラックからなるベース樹脂にポリビニルフェノールやポリメチルメタアクリレートを添加したものが用いられている（例えば特許文献１参照。）。
【０００６】
また、前記ビアホールに充填する埋込材として、フォトレジスト材、メラミン誘導体、グアナミン誘導体、グリコールウリル誘導体、尿素誘導体、スクシニルアミド誘導体などが用いられている（例えば特許文献２参照。）。
【０００７】
【特許文献１】
特開２００１−２０３２０７号公報
【特許文献２】
特開２０００−１９５９５５号公報
【０００８】
【発明が解決しようとする課題】
従来のデュアルダマシン法においてビアホールに充填する埋込材は前記のような有機の材料が用いられている。しかし、凹溝形成のために、上部層間膜と埋込材から得られた埋込体とを同時にプラズマエッチングすると、埋込体のエッチングレートが上部層間膜のエッチングレートより低いため、図３に示すように、形成された凹溝３１０において、埋込体３０７が上部層間膜３０２より突出した状態になるとの問題があった。
【０００９】
それと、エッチングガスとしてＣ４Ｆ８を用いると、プラズマ中で分解されたものや反応生成物からフロロカーボン系のデポジションを発生しやすいので、上記突出した埋込体の側面にデポジションが滞積しやすい。このように、デポジションが滞積すると、これがマスクとなって下方のプラズマエッチングが阻害される。このため、上部層間膜と埋込体との同時エッチングが完了してから、ビアホール内部の埋込体を除去すると、図４に示すように、ビアホール３０６開口の周囲に化学的に安定で分解しにくいデポジション３０８残存するという問題があった。
このように、ビアホール開口の周囲にデポジションが残存すると、上部金属配線を良好な形状で形成できないので、製造された半導体集積回路に断線などの不良が発生するとの問題があった。
【００１０】
この発明は、上述のような課題を解決するためになされたもので、第１の目的は、デュアルダマシン法において、ビアホールに埋込材を充填し、この埋込材を固化して得られた埋込体と上部層間膜などの絶縁膜とを同時にエッチングする場合においても、埋込体のエッチングレートが上部層間膜のエッチングレート以上であり、形成された凹溝において上部層間膜から突出することのない有機材料の埋込材を得るものである。
また、第２の目的は、ビアホール開口の周辺にデポジションが残存せず、デポジションを除去する工程が不要で、導体層である上部金属配線を良好な形状で形成でき、断線などの不良が発生しない半導体集積回路を製造する方法を得るものである。
【００１１】
【課題を解決するための手段】
この発明に係わる埋込材は、絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、繰り返し単位が下記の式（１）で表される重合体からなるものである。
【００１２】
【化４】
【００１３】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。ただし、Ｒ １ 、Ｒ ２ 、Ｘのうち少なくともいずれかは、フッ素原子、塩素原子、臭素原子、−Ｓ(＝Ｏ) ２ Ｏ−基のうち少なくともいずれかを含む。）
【００１４】
また、この発明に係わる埋込材は、前記重合体の重量平均分子量が１，０００〜２００，０００のものである。
【００１５】
また、この発明に係わる埋込材は、下記の式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなるものである。
【００１６】
【化５】
【００１７】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００１８】
また、この発明に係わる第１の半導体集積回路の製造方法は、第１の導体層が形成された下部絶縁膜の表面にストッパ膜を形成し、このストッパ膜を介して上部絶縁膜を積層する工程と、前記第１の導体層に対向する位置において前記上部絶縁膜の表面から前記ストッパ膜の表面までビアホールを形成する工程と、前記上部絶縁膜の表面に、前記本発明のいずれかの埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記上部絶縁膜と前記埋込体とを同時にプラズマエッチングし、前記上部絶縁膜に前記ストッパ膜までには達しない深度の凹部を形成する工程と、前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去し、ビアホール底部に現れたストッパ膜をエッチングして前記第１の導体層を露出させる工程と、前記凹部と前記ビアホールに第２の導体層を形成する工程とからなるものである。
【００１９】
また、この発明に係わる第２の半導体集積回路の製造方法は、基板に絶縁膜を形成する工程と、前記絶縁膜にビアホールを形成する工程と、前記絶縁膜の表面に、前記本発明のいずれかの埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記絶縁膜と前記埋込体とを同時にプラズマエッチングし、前記絶縁膜に前記基板までには達しない深度の凹部を形成する工程と、前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去する工程と、前記凹部と前記ビアホールに導体層を形成する工程とからなるものである。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
図１において、半導体基板１００に下部絶縁膜１０４を形成し、この下部絶縁膜１０４に第１の導体層である銅の下部金属配線１０５を埋込む。下部絶縁膜１０４と下部金属配線１０５との表面にエッチングストッパ膜１０３を介して上部絶縁膜１０２を積層する（ａ）。
本実施の形態では下部絶縁膜１０４と上部絶縁膜１０２とにはＳｉＯＣが用いられるが、ＳｉＯ２、ＳｉＯＦなどのシリコン酸化物系絶縁材料、あるいは、SilK（Dow-Chemical社製）などの有機系のスピンオンガラス型絶縁材料を用いることも可能である。また、エッチングストッパ膜１０３は、ＳｉＮ、ＳｉＯＮなどのシリコン系窒化膜が用いられる。
【００２１】
次に、上部絶縁膜１０２上の下部金属配線１０５に対向する位置に、市販の感光性フォトレジストを用いて、通常の写真製版処理によりレジストホールパターン１０１を形成する（ｂ）。ここでのレジストパターン１０１の形成は、特に限定されるものではなく、必要とされるレジスト寸法に応じてレジスト材料・写真製版プロセスが選定される。例えば、ノボラック−ナフトキノン系のｉ線レジスト材料、あるいはＫｒＦエキシマ、ＡｒＦエキシマ、Ｆ２エキシマなどの波長に感光する化学増幅型レジスト材料を用いることができる。さらにはＥＢ（電子線）レジスト材料、Ｘ線レジスト材料も用いることができる。
【００２２】
次に、ドライエッチングにより上部絶縁膜１０２をエッチングして上部絶縁膜１０２にビアホール１０６を形成し（ｃ）、さらにレジストパターン１０１を剥離除去する（ｄ）。ドライエッチングは、ＣＨＦ３、Ｃ４Ｆ８などのフッ素系ガスを主成分とするガスを用いて行うが、これら以外のエッチングガスとして、ＨＦ３／ＣＦ４／Ｏ２／Ａｒの混合ガスも用いることができる。
そして、レジストパターン１０１の除去は、Ｏ２アッシングと有機アミンの洗浄により行う。
【００２３】
次に、ビアホール１０６に埋込材１１７を充填する。具体的には、ビアホール１０６が形成された絶縁膜を有する半導体基板１００上に、繰り返し単位が下記の式（１）で表される重合体を有機溶媒に溶かした溶液を滴下し、スピンコートすることにより、ビアホール１０６内部を埋込材１１７で穴埋めして平坦化する（ｅ）。
前記重合体の繰り返し単位の繰り返し数（ｎ）は５〜１，０００が好ましい。ｎが５未満であると成膜性が低下し、ｎが１，０００より大きいと前記重合体の溶液の粘度が高くなり絶縁膜１０２上に残る埋込体膜の厚さが大きくなり、研磨除去、あるいはエッチングバックなどの余分な工程が必要となる。
前記重合体の重量平均分子量は１，０００から２００，０００が好ましい。重量平均分子量が１，０００未満であるとベーク後に形成される埋込体にクラックが発生する。また、重量平均分子量が２００，０００より大きいと溶媒に対する溶解度が低下し、必要な濃度の溶液が得られない。
前記重合体を有機溶媒に溶かした溶液の濃度は、例えば３〜２０重量％が好ましい。溶液濃度が３重量％未満であると、ビアホールに埋込材が均一に充填されない。また、溶液濃度が２０重量％より大きくなると、溶液の粘度が高くなり、絶縁膜１０２上に残る埋込体膜の厚さが大きくなり、研磨除去などの余分な工程が必要となる。
【００２４】
【化６】
【００２５】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００２６】
次に、塗布された埋込材１１７を、例えば、８０〜１００℃で９０〜１８０秒のプリベークと１８０〜２３０℃で５０〜９０秒のベークとを行い固化して、埋込体１０７を形成する。そして、この平坦化された上部絶縁膜１０２上にある埋込体１０７の膜上に、例えばＡｒＦリソグラフィ用反射防止膜１０８（クラリアントジャパン社製）を、スピンコート法により塗布してベークし、成膜する（ｆ）。反射防止膜１０８の材料は、上記材料に限定されるものではなく、市販されている反射防止膜用材料を用いることができる。
次に、反射防止膜１０８上に、感光性レジスト、例えばＡｒＦ-エキシマレジスト（東京応化社製）をスピンコートし、常法の写真製版プロセスにより、プラズマエッチングのマスクとなるレジスト配線パターン１０９を形成する（ｇ）。ここで用いられる感光性レジストは、上記材料に限定されることはなく、各種のレジスト材料が選択可能であり、形成したいパターン寸法に応じて、ｇ線、ｉ線、ＫｒＦ−エキシマ、Ｆ２-エキシマ、ＥＢ（電子線）、Ｘ線、Ｅ-ＵＶ(Extreme-ＵＶ)用などのレジスト材料が適用可能である。
【００２７】
次に、形成したレジスト配線パターン１０９をエッチングマスクとして、プラズマエッチングし、上部絶縁膜１０２の上層部に凹溝１１０を形成する（ｈ）。プラズマエッチングは、通常のＳｉＯＣ膜をエッチングする場合に用いられるエッチング装置が用いられ、エッチング条件としては、例えば、エッチングガスにＣＦ４などのフッ素系ガスを主成分とするガスを用い、２０〜１５０mTorrの圧力でエッチングする。
【００２８】
本実施の形態では、ビアホール１０６の埋込材１１７に、繰り返し単位が式（１）で表される重合体を用いているため、上部絶縁膜１０２であるＳｉＯＣをエッチングする条件において、この埋込材１１７から得られた埋込体１０７は、上部絶縁膜１０２以上のエッチングレートを有しており上部絶縁膜１０２と同じか、それよりも速く膜減りが起こる。そのため、形成された凹溝１１０において、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、埋込体１０７の突出部がないので、プラズマによる分解物や反応生成物のデポジションも形成されない。そして、デポジションの形成がないので、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００２９】
次に、残っているレジスト配線パターン１０９と反射防止膜１０８と埋込体１０７とをＯ２プラズマアッシングとアミン系の有機剥離液を用いて除去し、清浄化し、上部絶縁膜１０２に、ビアホール１０６と上部配線溝１１１とを形成する（ｉ）。
【００３０】
次に、ＣＨＦ３とＯ２と不活性ガスのＡｒとを混合したエッチングガスを用い、上部絶縁膜１０２をマスクとしてビアホール１０６の底部に位置するストッパ膜１０３をプラズマエッチングし、ビアホール１０６の底部に下部金属配線１０５を露出させる（ｊ）。
次に、上部絶縁膜１０２と下部金属配線１０５との露出している表面をアミン系の有機剥離液により清浄化してから、ビアホール１０６と上部配線溝１１１とに、銅膜をスパッタリングにより成膜した後、メッキにより銅を厚付けして、銅による第２の導体層１１２を充填する。なお、必要に応じて銅の拡散防止膜として窒化タンタルなどを銅スパッタ成膜の前に成膜することも可能である。
この充填された銅による第２の導体層１１２が、上部金属配線１１３と層間導通層１１４となり、半導体集積回路１１５が完成する（ｋ）。
【００３１】
本実施の形態における半導体集積回路の製造方法では、ビアホール１０６の埋込材１１７に繰り返し単位が式（１）で表される重合体を用いているので、プラズマエッチングにより、上部絶縁膜１０２と前記埋込材１１７から得られた埋込体１０７とを同時にエッチングしても、埋込体１０７が上部絶縁膜１０２から突出することがなく、化学的に安定で分解されにくいデポジションの形成がない。そのため、ビアホール１０６内の埋込体１０７を除去した後に、ビアホール１０６開口の周囲にデポジションが残存するという不良は発生せず、この化学的に安定で分解しにくいデポジションを除去するという、余分で半導体集積回路の配線に損傷を与える可能性がある工程が不要となる。また、上部配線溝１１１に銅による第２の導体層１１２を充填したとき、良好な上部金属配線１１３を形成できるので、上部金属配線１１３の形成不良による断線が防止でき、信頼性の高い半導体集積回路を得ることができる。
【００３２】
本実施の形態では、ビアホール１０６に埋込材１１７を充填し上部絶縁膜１０２を平坦化した時に形成される埋込体の膜上に、反射防止膜１０８を形成しているが、この反射防止膜１０８設けず、埋込体の膜上に直接レジスト配線パターン１０９を形成して、このレジスト配線パターン１０９をマスクとして、上部絶縁膜１０２と埋込体１０７とを同時にエッチングしても、同様の効果があり、信頼性の高い半導体集積回路を得ることができる。
【００３３】
実施の形態２.
図２は、この発明の実施の形態２における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
図２において、まず、半導体基板２００に絶縁膜２０２を形成し（ａ）、この絶縁膜２０２上に、レジストホールパターン２０１を形成する（ｂ）。
次に、絶縁膜２０２にビアホール２０６を形成し（ｃ）、レジストパターン２０１を除去する（ｄ）。
次に、ビアホール２０６に埋込材２１７を充填する（ｅ）。ここで用いる埋込材２１７は実施の形態１で用いたのと同様のものである。
【００３４】
次に、平坦化された絶縁膜２０２上にある埋込材２１７を固化して得られた埋込体の膜上に、レジスト配線パターン２０９を形成し（ｆ）、このレジスト配線パターン２０９をエッチングマスクとして、絶縁膜２０２と埋込体２０７とをプラズマエッチングし、絶縁膜２０２の上層部に凹溝２１０を形成する（ｇ）。
次に、残っているレジスト配線パターン２０９と埋込体２０７とを除去し、清浄化し、絶縁膜２０２に、ビアホール２０６と配線溝２１１とを形成する（ｈ)。
次に、ビアホール２０６と配線溝２１１とに、銅の導体層２１２を充填し、この充填された銅の導体層２１２が、金属配線２１３と層間導通層２１４となり、半導体集積回路２１５が完成する（ｉ）。
【００３５】
本実施の形態の各工程に用いる材料と方法は実施の形態１と同様であり、実施の形態１と同様な効果が得られ、信頼性の高い半導体集積回路を得ることができる。
【００３６】
実施の形態３．
本実施の形態では、埋込材１１７として、下記の式（２）で表される第１のモノマーと、第１のモノマーと共重合反応する不飽和基と得られた共重合体を架橋する官能基とを有する不飽和化合物の第２のモノマーとの共重合体からなるものを用いた以外、実施の形態１と同様である。
【００３７】
【化７】
【００３８】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００３９】
特に、本実施の形態では、第２のモノマーとして、不飽和基を２つ以上有する不飽和化合物のモノマーを用いる。
不飽和基を２つ以上有する不飽和化合物のモノマーとしては、不飽和基を有するカルボン酸化合物または不飽和基を有するスルホン酸化合物と、不飽和基を有するアルコールとを、縮合して得られるエステル化合物が挙げられる。
不飽和基を有するカルボン酸化合物または不飽和基を有するスルホン酸化合物の具体例としては、アクリル酸、メタクリル酸、α−フロロアクリル酸、α−クロロアクリル酸、α−ブロモアクリル酸、ビニルスルホン酸が挙げられ、不飽和基を有するアルコールの具体例としては、ビニルアルコール、アリルアルコール、イソプロペニルアルコール、プロパギルアルコール、1,1-ジメチル-2-プロペニルアルコール、1,1-ジメチル-2-プロピニルアルコールが挙げられる。
【００４０】
前記共重合体は、熱または光の作用により、前記第１のモノマーの二重結合と前記第２のモノマーの不飽和結合とに、重合反応を起こさせて合成する。この時、前記第２のモノマーである不飽和基を２つ以上有する不飽和化合物の少なくとも一つの不飽和基を共重合体中に残すようにする。
【００４１】
前記共重合体は、共重合体中における第１のモノマーから得られる構造の組成割合Ｘ１と前記不飽和化合物の第２のモノマーから得られる構造の組成割合Ｘ２との比Ｘ１／Ｘ２が、９８／２〜７０／３０の範囲が好ましい。
【００４２】
本実施の形態では、埋込材に用いた共重合体中に、第１のモノマーから得られる構造が組成割合で７０％以上含有されているので、図１に示すデュアルダマシン法による半導体集積回路の製造における上部絶縁膜１０２のエッチングにおいて、前記埋込材から得られる埋込体１０７は、上部絶縁膜１０２と同じか、それよりも速く膜減りが起こり、形成された凹溝１１０において、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、凹溝１１０にプラズマによる分解物や反応生成物のデポジションも形成されない。そして、デポジションの形成がないので、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００４３】
図１に示す半導体集積回路の製造方法の（ｆ）工程において、反射防止膜１０８を塗布し、熱処理して成膜する時、特に、反射防止効果を向上させるため１８０℃以上の温度で熱処理をすると、反射防止膜１０８と埋込体１０７の一部とのミキシングがおきる場合がある。しかし、本実施の形態では、埋込材１１７に用いた共重合体中に、不飽和基を２つ以上有する不飽和化合物である第２のモノマーから得られる構造が組成割合で２％以上含有し、不飽和基が残っているので、埋込材１１７をビアホール１０６に充填し、熱処理をした時に埋込材１１７中で架橋反応がおこる。
すなわち本実施の形態では、埋込体１０７が架橋しているので、塗布した反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００４４】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００４５】
実施の形態４．
本実施の形態では、埋込材１１７として、第２のモノマが不飽和基とエポキシ基とを有する不飽和化合物のモノマーである共重合体を用いた以外、実施の形態３と同様である。
不飽和基とエポキシ基とを有する不飽和化合物のモノマーの具体例として、アクリル酸、メタクリル酸、α−ハロアクリル酸のうちのいずれかのアクリル酸とグリシジルアルコールとのエステルが挙げられる。
【００４６】
本実施の形態においても、共重合体に、第１のモノマーから得られる構造が組成割合で７０％以上含有されることになるので、デュアルダマシン法による半導体集積回路の製造における上部絶縁膜１０２のエッチングにおいて、形成された凹溝１１０で、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、凹溝１１０にプラズマによる分解物や反応生成物のデポジションも形成されることがない。そのため、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００４７】
また、本実施の形態では、埋込材１１７に用いた共重合体中に、不飽和基とエポキシ基とを有する不飽和化合物である第２のモノマーから得られる構造が組成割合で２％以上含有し、エポキシ基を有するので、埋込材１１７をビアホール１０６に充填し、熱処理をした時に埋込材１１７に架橋反応がおこる。
すなわち、埋込体１０７が架橋しているので、反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜１０８に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００４８】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００４９】
実施の形態５．
本実施の形態では、埋込材として、実施の形態３で用いた共重合体と不飽和基を２つ以上含有する不飽和化合物のモノマーとの混合物を用いた以外、実施の形態３と同様である。
本実施の形態における、不飽和基を２つ以上含有する不飽和化合物のモノマ−としては、例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、プロピレングリコール、グリセリン、ペンタエリスリトール、メルカプトエタノール、エチレンジチオール、チオジエタノール等の多官能アルコールや多官能チオールのうちのいずれかの化合物と、アクリル酸、メタクリル酸、α−フロロアクリル酸、α−クロロアクリル酸、α−ブロモアクリル酸、ビニルスルホン酸のうちのいずれかの不飽和基を有する有機酸との反応で得られるエステル化合物が挙げられる。
【００５０】
本実施の形態では、埋込材として、前記共重合体と前記不飽和基を２つ以上含有する不飽和化合物のモノマーとの混合物に、さらに不飽和基の反応を促進する触媒を添加しても良い。
この触媒の具体例としては、2,2'-アゾビスイソブチロニトリル等のアゾニトリル化合物、2,2'-アゾビス（N-ブチル-2-メチルプロピオンアミド）等のアゾアミド化合物、アゾジ-tert-オクタン等のアルキルアゾ化合物、ベンジルパーオキシド等のパーオキシド化合物等が挙げられる。
【００５１】
本実施の形態において、埋込材中における前記不飽和基を２つ以上含有する不飽和化合物の含有率は２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００５２】
本実施の形態では、共重合体が実施の形態３と同様であるので、上部絶縁膜１０２のエッチングにおいて良好な凹溝１１０を形成でき、反射防止膜１０８と埋込体１０７とのミキシングを防止しレジスト配線パターン１０９の寸法精度の低下を防止できるという実施の形態３と同様な効果が得られる。
【００５３】
また、本実施の形態では、埋込材１１７に不飽和基を２つ以上含有する不飽和化合物のモノマーが混合されており、埋込材１１７の流動性が向上しているので、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。しかも、埋込材中に混合されたモノマーは不飽和基を２つ以上含有しており、ビアホール１０６に充填後の熱処理により、架橋反応が起こり分子量が無限大化するとともに、共重合体とも反応し共重合体を架橋するので、反射防止膜１０８に埋込体１０７がミキシングされるのが防止される。
【００５４】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００５５】
実施の形態６．
本実施の形態では、埋込材として、実施の形態４で用いた共重合体とエポキシ基を２つ以上含有するエポキシ化合物との混合物を用いた以外、実施の形態４と同様である。
本実施の形態における、前記エポキシ基を２つ以上含有するエポキシ化合物の具体例としては、ビスフェノールＡジグリシジルエーテル、トリスフェノールトリグシジルエーテルが挙げられる。
【００５６】
本実施の形態において、埋込材中における前記エポキシ基を２つ以上含有するエポキシ化合物の含有率は２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００５７】
本実施の形態では、共重合体が実施の形態４と同様であるので、上部絶縁膜１０２のエッチングにおいて良好な凹溝１１０を形成でき、反射防止膜１０８と埋込体１０７とのミキシングを防止しレジスト配線パターン１０９の寸法精度の低下を防止できるという実施の形態４と同様な効果が得られる。
【００５８】
また、本実施の形態では、埋込材１１７に前記エポキシ基を２つ以上含有するエポキシ化合物が混合されており、前記エポキシ基を２つ以上含有するエポキシ化合物が、平均の繰返し数２以下のオリゴマーであるので、埋込材１１７の流動性が向上し、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。しかも、埋込材中に混合されたモノマーはエポキシ基を２つ以上含有しており、ビアホール１０６に充填後の熱処理により、架橋反応が起こり分子量が無限大化するとともに、共重合体とも反応し共重合体を架橋するので、反射防止膜１０８に埋込体１０７がミキシングされるのが防止される。
【００５９】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００６０】
実施の形態７．
本実施の形態は、埋込材に、第１のモノマーと、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基を有する不飽和化合物である第２のモノマーとの共重合体に、メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物を混合した混合物からなる埋込材を用いた以外、実施の形態３と同様である。
【００６１】
本実施の形態において、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基を有する不飽和化合物のモノマーの具体例としては、アクリル酸、メタクリル酸、α−ハロアクリル酸のうちのいずれかのアクリル酸と、エチレングリコールまたはプロピレングリコールとのエステル、マレイン酸、Ｎ−ヒドロキシマレイミド等が挙げられる。
【００６２】
本実施の形態において、メトキシメチル基を２つ以上含むメラミン化合物の具体例としてはヘキサキスメトキシメチルメラミンが挙げられ、メトキシメチル基を２つ以上含む尿素化合物の具体例としてはビスメトキシメチルエチレン尿素が挙げられる。また、エポキシ基を２つ以上含むエポキシ化合物の具体例としては、ビスフェノールＡジグリシジルエーテル、トリスフェノールトリグシジルエーテルが挙げられる。
【００６３】
本実施の形態において、前記共重合体と混合する化合物は、埋込材中での含有率として２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００６４】
本実施の形態では、埋込材に用いた共重合体中に、第１のモノマーから得られる構造が組成割合で７０％以上含有されることになるので、上部絶縁膜１０２のエッチングにおいて、良好な凹溝１１０が形成できる。
【００６５】
また、本実施の形態では、埋込材１１７に、メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物が混合されており、埋込材１１７の流動性が向上しているので、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。
また、共重合体中に、本実施の形態で用いた第２のモノマーから得られる構造が組成割合で２％以上含有しているので、共重合体中に、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基が有り、埋込材１１７をビアホール１０６に充填し熱処理した時に、この官能基が、前記メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物と反応し、埋込材１１７が架橋される。
【００６６】
すなわち本実施の形態では、埋込体が架橋しているので、塗布した反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜１０８に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００６７】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法では、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００６８】
【実施例】
次に、実施例を挙げて、本発明をさらに詳細に説明する。
【００６９】
実施例１．
シリコンウェハ上に、絶縁膜に用いられるＳｉＯＣ、ＳｉＯ２またはＳｉＯＦを、ＣＶＤ法により厚さ１０００nmで成膜する。また、シリコンウェハ上に、絶縁膜に用いられるスピンオンガラスのSilKをスピンコート法により厚さ１０００nmで成膜する。
このようにして成膜された各絶縁膜を、Ｃ４Ｆ８／Ｏ２／Ａｒ＝８／２０／４００sccmの混合エッチングガスを用い、高周波パワー＝６００W、圧力＝３０mTorrの条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表１に示す。
【００７０】
次に、繰り返し単位が式（１）で表され、繰り返し単位の繰り返し数（ｎ）が５０であり、各基、すなわち、Ｘが−Ｃ(＝Ｏ)Ｏ−、Ｒ１がＣｌ、Ｒ２がＣＨ３である重合体を、溶剤に溶かし７％溶液とする。この埋込材溶液をシリコンウェハ上にスピンコート法で塗布しベークして、埋込体を厚さ１０００nmで成膜する。
このようにして成膜された埋込体の膜を、前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表２に示す。
【００７１】
実施例２〜１５.
埋込材として、Ｘ、Ｒ１、Ｒ２の各基が表２の実施例２〜１５に示されるものである以外は実施例１と同じｎと分子構造との重合体を用い、実施例１と同様にして埋込体を成膜し、この埋込体の膜を前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表２に示す。
【００７２】
比較例１〜６.
表３に示す従来の埋込材である、ポリメチルメタクリレート（ＰＭＭＡ）樹脂、反射防止膜（ＤＵＶ：日産化学社製とＡＺ ＫｒＦ−１６：クラリアントジャパン社製）、ＫｒＦレジスト（ＰＥＫ−１１２：ＪＳＲ社製）、ノボラック樹脂、メトキシメチル化ベンゾグアナミンのそれぞれをスピンコート法により、シリコンウェハ上に厚さ１０００nmで成膜し、この膜を前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表３に示す。
【００７３】
【表１】
【００７４】
【表２】
【００７５】
【表３】
【００７６】
表１と表２と表３との比較より、本発明の埋込材から得られた埋込体のエッチングレートはデュアルダマシン法に用いる絶縁膜のエチングレート以上であり、従来の埋込材から得られた埋込体のエッチングレートは前記絶縁膜のエッチングレートより小さいことが確認された。
すなわち、本発明の埋込材から得られた埋込体は絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないとの効果がある。
【００７７】
実施例１６〜３０.
実施例１〜１５で用いた埋込材と前記各絶縁膜とを、実施例１〜１５と同様にしてシリコンウェハ上に厚さ１０００nmで成膜する。これらの埋込材から得られた埋込体の膜をＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、高周波パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行い、エッチングレ−トを測定し、絶縁膜についての結果は表４に示し、実施例１６〜３０の埋込体についての結果は表５に示す。
【００７８】
比較例７〜１２．
比較例１〜６で用いた従来の埋込材を、比較例１〜６と同様にしてシリコンウェハ上に厚さ１０００nmで成膜する。この形成された埋込体の膜をＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行い、エッチングレ−トを測定し、その結果は表６に示す。
【００７９】
【表４】
【００８０】
【表５】
【００８１】
【表６】
【００８２】
表４と表５と表６との比較より、本発明の埋込材から得られた埋込体のエッチングレートはデュアルダマシン法に用いる絶縁膜のエチングレート以上であり、従来の埋込材から得られた埋込体のエッチングレートは前記絶縁膜のエッチングレートより小さいことが確認された。
すなわち、本発明の埋込材から得られた埋込体は絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないとの効果がある。
【００８３】
実施例３１.
本発明の埋込材を用いてデュアルダマシン法による半導体集積回路を作製し、エッチング後のデポジションの発生を確認する。
図１を用いて、本実施例における半導体集積回路の作製プロセスを説明する。まず、厚さ８００nmのＳｉＯＣの下部絶縁膜１０４をＣＶＤ(Chemical Vapor Deposition)法により半導体基板１００上に形成し、一般的な写真製版プロセスとスパッタによる銅シード層形成の後、銅メッキプロセスにより第１の導体層を形成し、さらにＣＭＰ(Chemical Mechanical Polishing)法により平坦化することで、下部絶縁膜１０４に銅からなる下部金属配線１０５を埋め込んだ構造を作製する。さらに、ＳｉＮのエッチングストッパ膜１０３を厚さ６０nmでスパッタにより形成する。さらに、上部絶縁膜１０２をＣＶＤ法で成膜し、ＣＭＰ法で平坦化し、厚さ１０００nmとする（ａ）。
【００８４】
次に、通常の写真製版プロセスを用いてレジストパターンを形成し（ｂ）、エッチングによりビアホール１０６を形成し（ｃ）、さらに、不要なレジストパターンを除去する（ｄ）。
次に、本発明の埋込材である実施例１に示す重合体の７％溶液を、スピンコート法で塗布し、ビアホール１０６に埋込材１１７を充填し、上部絶縁膜１０２を平坦化する（ｅ）。
【００８５】
次に、充填した埋込材１１７を、１５０℃で６０秒間のプリベークと２２０℃で６０秒間のベークとにより固化して、埋込体１０７を形成する。この形成された埋込体１０７上に、有機反射防止膜材（ＡＺ-ＡｒＦ：クラリアントジャパン社製）をスピンコートにより塗布、１００℃で６０秒間の加熱処理により、反射防止膜１０８を形成する（ｆ）。さらに、ＡｒＦ−エキシマ用レジスト材（東京応化社製）を塗布し、常法の写真製版プロセスで処理することにより、レジスト配線パターン１０９を形成する（ｇ）。
次に、Ｃ４Ｆ８／Ｏ２／Ａｒ＝８／２０／４００sccmのエッチングガスを用い、高周波パワー＝６００W、圧力＝３０mTorrの条件で、上部絶縁膜１０２と埋込体１０７とを同時にプラズマエッチングし、深さ６００nmの凹状の溝１１０を形成する（ｈ）。
【００８６】
次に、レジスト配線パターン１０９と反射防止膜１０８とビアホール底部に残った埋込体１０７とをＯ２プラズマアッシングとアミン系の有機溶媒で除去し、ＳｉＮのエッチングストッパ膜１０３を露出させる（ｉ）。この段階でビアホール１０６部を観察し、エッチングによるデポジションの発生の有無を観察する。本実施例では、デポジションが発生しておらず、本発明の埋込材はデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
【００８７】
次に、エッチングストッパ膜を除去し（ｊ）、さらに銅スパッタと銅メッキによりビアホール１０６と配線溝１１１とに銅を析出させ、さらにＣＭＰ法により平坦化し、上部金属配線１１３と層間導通層１１４とを形成し、半導体集積回路１１５を製造する（ｋ）。
本実施例の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００８８】
実施例３２〜４５.
実施例３１で用いた埋込材に替えて、実施例２〜１５に示す重合体の埋込材を用いたほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例３２〜４５の全てにおいて、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、実施例３２〜４５の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００８９】
比較例１３〜１８.
実施例３１で用いた埋込材に替えて、比較例１〜６に示す従来の埋込材を用いたほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。比較例１３〜１８の全てに、デポジションの発生が認められ、このようにして製造された半導体集積回路は、上部金属配線の形成不良が発生し、信頼性に優れたものとならない。
【００９０】
実施例４６.
実施例３１の（ｉ）工程におけるプラズマエッチングにおいて、ＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、高周波パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行った以外実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。本実施例では、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、本実施例の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００９１】
実施例４７〜６０.
実施例４６で用いた埋込材に替えて、実施例２〜１５に示す重合体の埋込材を用いたほかは、実施例４６と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例４７〜６０では、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、実施例４７〜６０の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００９２】
比較例１９〜２４.
実施例４６で用いた埋込材に替えて、比較例１〜６に示す従来の埋込材を用いたほかは、実施例４６と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。比較例１９〜２４の全てに、デポジションの発生が認められ、このようにして製造された半導体集積回路は、上部金属配線の形成不良が発生し、信頼性に優れたものとならない。
【００９３】
実施例６１．
第１のモノマーとして、Ｘが−Ｃ(＝Ｏ)Ｏ−、Ｒ１がＣｌ、Ｒ２がＣＨ２ＣＣｌ３で、前記の式（２）で表されモノマーを用い、第２のモノマーとしてα-クロロアクリル酸アリルエステルを用い、この両モノマーを混合して、１５０℃で１０時間の攪拌により熱重合し、組成比でＸ１／Ｘ２＝８０／２０の共重合体１を得る。表７に、共重合体１に用いた各モノマーと共重合体中の各モノマーから得られる構造の組成比とを示す。
【００９４】
この共重合体１を用い、実施例１と同様にして埋込材を調製し、この埋込材をシリコンウェハ上に塗布し、１５０℃で６０秒間のプリベークと２２０℃で６０秒間のベークにより厚さ１０００nmの埋込体を成膜し、エッチングレート測定用の試験体Ａを作製する。この試験体Ａの埋込体膜を実施例１と同様な条件でプラズマエッチングを行い、エッチングレートを測定し、溶剤以外の埋込材の配合とともに表８に示した。
また、前記シリコンウェハに成膜された埋込体上に、有機反射防止膜材（ＡｒＦ-１Ｃ１Ｂ：クラリアントジャパン社製）をスピンコートにより塗布し２００℃で６０秒間の加熱処理により反射防止膜を形成し、試験体Ｂを作製する。
試験体Ｂのシリコンウェハをカットし、その断面を走査型電子顕微鏡で観察して、埋込体と反射防止膜との境界の有無よりミキシングの発生を判定し、表８に示した。この時、境界が消失していればミキシングが発生していると判定した。
【００９５】
実施例６２〜６５．
表７に示した共重合体２、共重合体３、共重合体６、共重合体８のいずれかを用い実施例６１と同様にして埋込材を調製する。更に、この埋込材を用いて試験体Ａと試験体Ｂとを作製し、実施例６１と同様にして、埋込体のエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表８に示した。
【００９６】
比較例２５〜２６.
表７に示す、第１のモノマーから得られる構造が組成割合で６８％の共重合体９、あるいはα-クロロアクリル酸アリルエステルの第２のモノマーから得られる構造が組成割合で１．５％の共重合体１０を用いた各埋込材を用い、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、埋込体のエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表８に示した。
【００９７】
実施例６１〜６５と比較例２５〜２６との結果に示すように、前記式（２）で表される第１のモノマーから得られる構造が組成割合で９８〜７０％の共重合体を用いた埋込材は、この埋込材から得られる埋込体のエッチングレートが上部絶縁膜のエッチングレートより大きかった。不飽和基を２つ以上有する不飽和化合物モノマーまたはエポキシ基を有する不飽和化合物のモノマーである第２モノマーから得られる構造が組成割合で２％以上である共重合体を用いた埋込材は、反射防止膜を塗布し１８０℃以上の温度で熱処理しても、反射防止膜とミキシングが発生しない埋込体を形成できた。
【００９８】
【表７】
【００９９】
【表８】
【０１００】
実施例６６〜７１.
表９に示す埋込材を用いたほかは、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、この埋込材から得られる埋込体についてエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表９に示した。
【０１０１】
比較例２７.
共重合体に添加し共重合体と混合する化合物の割合が、前記混合物中において２５重量％より多い埋込材を用いたほかは、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、この埋込材から得られる埋込体についてエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表９に示した。
【０１０２】
実施例６６〜７１と比較例２７との結果に示すように、前記式（２）で表される第１のモノマーと、不飽和基と得られた共重合体を架橋できる官能基と有する第２のモノマーとの共重合体に、前記第２のモノマーの共重合体を架橋できる官能基と反応する化合物を添加した混合物の埋込材であり、共重合体の前記第１のモノマーから得られる構造が組成割合で９８〜７０％であり、前記添加する化合物が前記混合物中において２５重量％以下の埋込材は、この埋込材から得られる埋込体のエッチングレートが上部絶縁膜のエッチングレートより大きくなり、またこの埋込材から得られる埋込体は、塗布した反射防止膜を１８０℃以上の温度でを熱処理しても、反射防止膜とのミキシングが発生しなかった。
【０１０３】
【表９】
【０１０４】
実施例７２〜８２.
実施例３１で用いた埋込材に替えて、実施例６１〜７１に示す埋込材を用い、有機反射防止膜材にＡｒＦ-１Ｃ１Ｂ（クラリアントジャパン社製）を用いスピンコートによる塗布後２００℃で６０秒間の加熱処理により反射防止膜を形成したほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例７２〜８２の全てにおいて、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために有効である。また、反射防止膜の１８０℃以上の熱処理においても、反射防止膜１０８と埋込体１０７とのミキシングが発生せず、精度の良いレジスト配線パターン１０９を形成できる。
そして、実施例７２〜８２の半導体集積回路の製造方法では、寸法精度に優れたビアホール開口部が形成でき、このビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【０１０５】
【発明の効果】
この発明によれば、この埋込材を固化して得られる埋込体を絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないので、埋込体突出部に形成される化学的に安定で除去しにくいデポジションの発生が防止できるという効果がある。
【０１０８】
また、この発明に係わる埋込材は、下記の式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなるものであり、この埋込材を固化して得られる埋込体と絶縁膜とを同時にエッチングしても、埋込体が絶縁膜から突出することがないので、埋込体突出部に形成される化学的に安定で除去しにくいデポジションの発生が防止できるとともに、埋込体上に塗布した反射防止膜を１８０℃以上の温度で熱処理しても、反射防止膜と埋込体とのミキシングが防止でき、反射防止膜に埋込体がミキシングされることによる、レジスト配線パターンの寸法精度の低下を防止できる。
【０１０９】
【化９】
【０１１０】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【０１１１】
この発明に係わる半導体集積回路の製造方法は、ビアホールに充填する埋込材に、繰り返し単位が前記式（１）で表される重合体、または、前記式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなる埋込材を用いるので、絶縁膜と前記埋込材を固化して得られる埋込体とを同時にエッチングしても、埋込体が絶縁膜から突出することがなく、デポジションが滞積されないので、絶縁膜の下方へのエッチングが阻害されることなく良好な凹溝が形成できる。
また、ビアホール開口の周囲にデポジションが残存するという不良は発生しないので、この化学的に安定で分解しにくいデポジションを除去するという、余分で半導体集積回路の配線に損傷を与える可能性がある工程が不要となる。さらに、配線溝に銅の導体層を充填したとき、良好な金属配線を形成できるので、金属配線の形成不良による断線が防止でき、信頼性の高い半導体集積回路を得ることができる。
【図面の簡単な説明】
【図１】 実施の形態１における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
【図２】 実施の形態２における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
【図３】 埋込体が絶縁膜から突出した状態を示す断面模式図である。
【図４】 ビアホール開口部にデポジションが残存した状態を示す断面模式図である。
【符号の説明】
１０２ 上部絶縁膜、１０４ 下部絶縁膜、１０５ 下部金属配線、１０６，２０６，３０６ ビアホール、１０７，２０７，３０７ 埋込体、１１０，２１０，３１０ 凹溝、１１１ 上部配線溝、１１２ 第２の導体層、１１３ 上部金属配線、１１４，２１４ 層間導通層、１１５，２１５ 半導体集積回路、１１７，２１７ 埋込材、２０２ 絶縁膜、２１１ 配線溝、２１２ 導体層、２１３ 金属配線、３０２ 上部層間膜。
【発明の属する技術分野】
本発明は、デュアルダマシン法により多層配線構造を形成する際にビアホールに充填する埋込材とこの埋込材を用いた半導体集積回路の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路の配線にはポリシリコンやアルミニウムが多用されてきたが、半導体集積回路の信号伝送の高速化による高性能化、微細化を実現するためにはポリシリコンやアルミニウムに替わる更に低抵抗の材料が必要となっている。
【０００３】
そのため、半導体集積回路の導体配線を従来のアルミニウムに替えて、銅で形成することが提案されている。しかしながら、銅は、従来のアルミニウム配線形成で用いられてきたドライエッチングによるパターニングが困難であり、耐食性も良くない。そこで、層間膜の内部と表面とに銅からなる金属配線を形成し、これらの金属配線を銅からなるコンタクトで接続した半導体集積回路を製造する方法としてデュアルダマシン法が開発されている。
【０００４】
従来のビアファーストタイプのデュアルダマシン法による半導体集積回路の製造方法では、下部金属配線に対向する位置において、ＳｉＯ２の上部層間膜の表面からストッパ膜の表面でまビアホールを形成した後、このビアホールに有機膜などの埋込材を充填して上部層間膜にストッパ膜に達しない深度の幅広の凹溝を形成している。
【０００５】
そして、有機膜として、ＡＲＣ（Anti Reflective Coating：反射防止膜)、具体的には、ポリイミドやノボラックからなるベース樹脂にポリビニルフェノールやポリメチルメタアクリレートを添加したものが用いられている（例えば特許文献１参照。）。
【０００６】
また、前記ビアホールに充填する埋込材として、フォトレジスト材、メラミン誘導体、グアナミン誘導体、グリコールウリル誘導体、尿素誘導体、スクシニルアミド誘導体などが用いられている（例えば特許文献２参照。）。
【０００７】
【特許文献１】
特開２００１−２０３２０７号公報
【特許文献２】
特開２０００−１９５９５５号公報
【０００８】
【発明が解決しようとする課題】
従来のデュアルダマシン法においてビアホールに充填する埋込材は前記のような有機の材料が用いられている。しかし、凹溝形成のために、上部層間膜と埋込材から得られた埋込体とを同時にプラズマエッチングすると、埋込体のエッチングレートが上部層間膜のエッチングレートより低いため、図３に示すように、形成された凹溝３１０において、埋込体３０７が上部層間膜３０２より突出した状態になるとの問題があった。
【０００９】
それと、エッチングガスとしてＣ４Ｆ８を用いると、プラズマ中で分解されたものや反応生成物からフロロカーボン系のデポジションを発生しやすいので、上記突出した埋込体の側面にデポジションが滞積しやすい。このように、デポジションが滞積すると、これがマスクとなって下方のプラズマエッチングが阻害される。このため、上部層間膜と埋込体との同時エッチングが完了してから、ビアホール内部の埋込体を除去すると、図４に示すように、ビアホール３０６開口の周囲に化学的に安定で分解しにくいデポジション３０８残存するという問題があった。
このように、ビアホール開口の周囲にデポジションが残存すると、上部金属配線を良好な形状で形成できないので、製造された半導体集積回路に断線などの不良が発生するとの問題があった。
【００１０】
この発明は、上述のような課題を解決するためになされたもので、第１の目的は、デュアルダマシン法において、ビアホールに埋込材を充填し、この埋込材を固化して得られた埋込体と上部層間膜などの絶縁膜とを同時にエッチングする場合においても、埋込体のエッチングレートが上部層間膜のエッチングレート以上であり、形成された凹溝において上部層間膜から突出することのない有機材料の埋込材を得るものである。
また、第２の目的は、ビアホール開口の周辺にデポジションが残存せず、デポジションを除去する工程が不要で、導体層である上部金属配線を良好な形状で形成でき、断線などの不良が発生しない半導体集積回路を製造する方法を得るものである。
【００１１】
【課題を解決するための手段】
この発明に係わる埋込材は、絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、繰り返し単位が下記の式（１）で表される重合体からなるものである。
【００１２】
【化４】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。ただし、Ｒ １ 、Ｒ ２ 、Ｘのうち少なくともいずれかは、フッ素原子、塩素原子、臭素原子、−Ｓ(＝Ｏ) ２ Ｏ−基のうち少なくともいずれかを含む。）
【００１４】
また、この発明に係わる埋込材は、前記重合体の重量平均分子量が１，０００〜２００，０００のものである。
【００１５】
また、この発明に係わる埋込材は、下記の式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなるものである。
【００１６】
【化５】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００１８】
また、この発明に係わる第１の半導体集積回路の製造方法は、第１の導体層が形成された下部絶縁膜の表面にストッパ膜を形成し、このストッパ膜を介して上部絶縁膜を積層する工程と、前記第１の導体層に対向する位置において前記上部絶縁膜の表面から前記ストッパ膜の表面までビアホールを形成する工程と、前記上部絶縁膜の表面に、前記本発明のいずれかの埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記上部絶縁膜と前記埋込体とを同時にプラズマエッチングし、前記上部絶縁膜に前記ストッパ膜までには達しない深度の凹部を形成する工程と、前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去し、ビアホール底部に現れたストッパ膜をエッチングして前記第１の導体層を露出させる工程と、前記凹部と前記ビアホールに第２の導体層を形成する工程とからなるものである。
【００１９】
また、この発明に係わる第２の半導体集積回路の製造方法は、基板に絶縁膜を形成する工程と、前記絶縁膜にビアホールを形成する工程と、前記絶縁膜の表面に、前記本発明のいずれかの埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記絶縁膜と前記埋込体とを同時にプラズマエッチングし、前記絶縁膜に前記基板までには達しない深度の凹部を形成する工程と、前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去する工程と、前記凹部と前記ビアホールに導体層を形成する工程とからなるものである。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
図１において、半導体基板１００に下部絶縁膜１０４を形成し、この下部絶縁膜１０４に第１の導体層である銅の下部金属配線１０５を埋込む。下部絶縁膜１０４と下部金属配線１０５との表面にエッチングストッパ膜１０３を介して上部絶縁膜１０２を積層する（ａ）。
本実施の形態では下部絶縁膜１０４と上部絶縁膜１０２とにはＳｉＯＣが用いられるが、ＳｉＯ２、ＳｉＯＦなどのシリコン酸化物系絶縁材料、あるいは、SilK（Dow-Chemical社製）などの有機系のスピンオンガラス型絶縁材料を用いることも可能である。また、エッチングストッパ膜１０３は、ＳｉＮ、ＳｉＯＮなどのシリコン系窒化膜が用いられる。
【００２１】
次に、上部絶縁膜１０２上の下部金属配線１０５に対向する位置に、市販の感光性フォトレジストを用いて、通常の写真製版処理によりレジストホールパターン１０１を形成する（ｂ）。ここでのレジストパターン１０１の形成は、特に限定されるものではなく、必要とされるレジスト寸法に応じてレジスト材料・写真製版プロセスが選定される。例えば、ノボラック−ナフトキノン系のｉ線レジスト材料、あるいはＫｒＦエキシマ、ＡｒＦエキシマ、Ｆ２エキシマなどの波長に感光する化学増幅型レジスト材料を用いることができる。さらにはＥＢ（電子線）レジスト材料、Ｘ線レジスト材料も用いることができる。
【００２２】
次に、ドライエッチングにより上部絶縁膜１０２をエッチングして上部絶縁膜１０２にビアホール１０６を形成し（ｃ）、さらにレジストパターン１０１を剥離除去する（ｄ）。ドライエッチングは、ＣＨＦ３、Ｃ４Ｆ８などのフッ素系ガスを主成分とするガスを用いて行うが、これら以外のエッチングガスとして、ＨＦ３／ＣＦ４／Ｏ２／Ａｒの混合ガスも用いることができる。
そして、レジストパターン１０１の除去は、Ｏ２アッシングと有機アミンの洗浄により行う。
【００２３】
次に、ビアホール１０６に埋込材１１７を充填する。具体的には、ビアホール１０６が形成された絶縁膜を有する半導体基板１００上に、繰り返し単位が下記の式（１）で表される重合体を有機溶媒に溶かした溶液を滴下し、スピンコートすることにより、ビアホール１０６内部を埋込材１１７で穴埋めして平坦化する（ｅ）。
前記重合体の繰り返し単位の繰り返し数（ｎ）は５〜１，０００が好ましい。ｎが５未満であると成膜性が低下し、ｎが１，０００より大きいと前記重合体の溶液の粘度が高くなり絶縁膜１０２上に残る埋込体膜の厚さが大きくなり、研磨除去、あるいはエッチングバックなどの余分な工程が必要となる。
前記重合体の重量平均分子量は１，０００から２００，０００が好ましい。重量平均分子量が１，０００未満であるとベーク後に形成される埋込体にクラックが発生する。また、重量平均分子量が２００，０００より大きいと溶媒に対する溶解度が低下し、必要な濃度の溶液が得られない。
前記重合体を有機溶媒に溶かした溶液の濃度は、例えば３〜２０重量％が好ましい。溶液濃度が３重量％未満であると、ビアホールに埋込材が均一に充填されない。また、溶液濃度が２０重量％より大きくなると、溶液の粘度が高くなり、絶縁膜１０２上に残る埋込体膜の厚さが大きくなり、研磨除去などの余分な工程が必要となる。
【００２４】
【化６】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００２６】
次に、塗布された埋込材１１７を、例えば、８０〜１００℃で９０〜１８０秒のプリベークと１８０〜２３０℃で５０〜９０秒のベークとを行い固化して、埋込体１０７を形成する。そして、この平坦化された上部絶縁膜１０２上にある埋込体１０７の膜上に、例えばＡｒＦリソグラフィ用反射防止膜１０８（クラリアントジャパン社製）を、スピンコート法により塗布してベークし、成膜する（ｆ）。反射防止膜１０８の材料は、上記材料に限定されるものではなく、市販されている反射防止膜用材料を用いることができる。
次に、反射防止膜１０８上に、感光性レジスト、例えばＡｒＦ-エキシマレジスト（東京応化社製）をスピンコートし、常法の写真製版プロセスにより、プラズマエッチングのマスクとなるレジスト配線パターン１０９を形成する（ｇ）。ここで用いられる感光性レジストは、上記材料に限定されることはなく、各種のレジスト材料が選択可能であり、形成したいパターン寸法に応じて、ｇ線、ｉ線、ＫｒＦ−エキシマ、Ｆ２-エキシマ、ＥＢ（電子線）、Ｘ線、Ｅ-ＵＶ(Extreme-ＵＶ)用などのレジスト材料が適用可能である。
【００２７】
次に、形成したレジスト配線パターン１０９をエッチングマスクとして、プラズマエッチングし、上部絶縁膜１０２の上層部に凹溝１１０を形成する（ｈ）。プラズマエッチングは、通常のＳｉＯＣ膜をエッチングする場合に用いられるエッチング装置が用いられ、エッチング条件としては、例えば、エッチングガスにＣＦ４などのフッ素系ガスを主成分とするガスを用い、２０〜１５０mTorrの圧力でエッチングする。
【００２８】
本実施の形態では、ビアホール１０６の埋込材１１７に、繰り返し単位が式（１）で表される重合体を用いているため、上部絶縁膜１０２であるＳｉＯＣをエッチングする条件において、この埋込材１１７から得られた埋込体１０７は、上部絶縁膜１０２以上のエッチングレートを有しており上部絶縁膜１０２と同じか、それよりも速く膜減りが起こる。そのため、形成された凹溝１１０において、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、埋込体１０７の突出部がないので、プラズマによる分解物や反応生成物のデポジションも形成されない。そして、デポジションの形成がないので、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００２９】
次に、残っているレジスト配線パターン１０９と反射防止膜１０８と埋込体１０７とをＯ２プラズマアッシングとアミン系の有機剥離液を用いて除去し、清浄化し、上部絶縁膜１０２に、ビアホール１０６と上部配線溝１１１とを形成する（ｉ）。
【００３０】
次に、ＣＨＦ３とＯ２と不活性ガスのＡｒとを混合したエッチングガスを用い、上部絶縁膜１０２をマスクとしてビアホール１０６の底部に位置するストッパ膜１０３をプラズマエッチングし、ビアホール１０６の底部に下部金属配線１０５を露出させる（ｊ）。
次に、上部絶縁膜１０２と下部金属配線１０５との露出している表面をアミン系の有機剥離液により清浄化してから、ビアホール１０６と上部配線溝１１１とに、銅膜をスパッタリングにより成膜した後、メッキにより銅を厚付けして、銅による第２の導体層１１２を充填する。なお、必要に応じて銅の拡散防止膜として窒化タンタルなどを銅スパッタ成膜の前に成膜することも可能である。
この充填された銅による第２の導体層１１２が、上部金属配線１１３と層間導通層１１４となり、半導体集積回路１１５が完成する（ｋ）。
【００３１】
本実施の形態における半導体集積回路の製造方法では、ビアホール１０６の埋込材１１７に繰り返し単位が式（１）で表される重合体を用いているので、プラズマエッチングにより、上部絶縁膜１０２と前記埋込材１１７から得られた埋込体１０７とを同時にエッチングしても、埋込体１０７が上部絶縁膜１０２から突出することがなく、化学的に安定で分解されにくいデポジションの形成がない。そのため、ビアホール１０６内の埋込体１０７を除去した後に、ビアホール１０６開口の周囲にデポジションが残存するという不良は発生せず、この化学的に安定で分解しにくいデポジションを除去するという、余分で半導体集積回路の配線に損傷を与える可能性がある工程が不要となる。また、上部配線溝１１１に銅による第２の導体層１１２を充填したとき、良好な上部金属配線１１３を形成できるので、上部金属配線１１３の形成不良による断線が防止でき、信頼性の高い半導体集積回路を得ることができる。
【００３２】
本実施の形態では、ビアホール１０６に埋込材１１７を充填し上部絶縁膜１０２を平坦化した時に形成される埋込体の膜上に、反射防止膜１０８を形成しているが、この反射防止膜１０８設けず、埋込体の膜上に直接レジスト配線パターン１０９を形成して、このレジスト配線パターン１０９をマスクとして、上部絶縁膜１０２と埋込体１０７とを同時にエッチングしても、同様の効果があり、信頼性の高い半導体集積回路を得ることができる。
【００３３】
実施の形態２.
図２は、この発明の実施の形態２における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
図２において、まず、半導体基板２００に絶縁膜２０２を形成し（ａ）、この絶縁膜２０２上に、レジストホールパターン２０１を形成する（ｂ）。
次に、絶縁膜２０２にビアホール２０６を形成し（ｃ）、レジストパターン２０１を除去する（ｄ）。
次に、ビアホール２０６に埋込材２１７を充填する（ｅ）。ここで用いる埋込材２１７は実施の形態１で用いたのと同様のものである。
【００３４】
次に、平坦化された絶縁膜２０２上にある埋込材２１７を固化して得られた埋込体の膜上に、レジスト配線パターン２０９を形成し（ｆ）、このレジスト配線パターン２０９をエッチングマスクとして、絶縁膜２０２と埋込体２０７とをプラズマエッチングし、絶縁膜２０２の上層部に凹溝２１０を形成する（ｇ）。
次に、残っているレジスト配線パターン２０９と埋込体２０７とを除去し、清浄化し、絶縁膜２０２に、ビアホール２０６と配線溝２１１とを形成する（ｈ)。
次に、ビアホール２０６と配線溝２１１とに、銅の導体層２１２を充填し、この充填された銅の導体層２１２が、金属配線２１３と層間導通層２１４となり、半導体集積回路２１５が完成する（ｉ）。
【００３５】
本実施の形態の各工程に用いる材料と方法は実施の形態１と同様であり、実施の形態１と同様な効果が得られ、信頼性の高い半導体集積回路を得ることができる。
【００３６】
実施の形態３．
本実施の形態では、埋込材１１７として、下記の式（２）で表される第１のモノマーと、第１のモノマーと共重合反応する不飽和基と得られた共重合体を架橋する官能基とを有する不飽和化合物の第２のモノマーとの共重合体からなるものを用いた以外、実施の形態１と同様である。
【００３７】
【化７】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【００３９】
特に、本実施の形態では、第２のモノマーとして、不飽和基を２つ以上有する不飽和化合物のモノマーを用いる。
不飽和基を２つ以上有する不飽和化合物のモノマーとしては、不飽和基を有するカルボン酸化合物または不飽和基を有するスルホン酸化合物と、不飽和基を有するアルコールとを、縮合して得られるエステル化合物が挙げられる。
不飽和基を有するカルボン酸化合物または不飽和基を有するスルホン酸化合物の具体例としては、アクリル酸、メタクリル酸、α−フロロアクリル酸、α−クロロアクリル酸、α−ブロモアクリル酸、ビニルスルホン酸が挙げられ、不飽和基を有するアルコールの具体例としては、ビニルアルコール、アリルアルコール、イソプロペニルアルコール、プロパギルアルコール、1,1-ジメチル-2-プロペニルアルコール、1,1-ジメチル-2-プロピニルアルコールが挙げられる。
【００４０】
前記共重合体は、熱または光の作用により、前記第１のモノマーの二重結合と前記第２のモノマーの不飽和結合とに、重合反応を起こさせて合成する。この時、前記第２のモノマーである不飽和基を２つ以上有する不飽和化合物の少なくとも一つの不飽和基を共重合体中に残すようにする。
【００４１】
前記共重合体は、共重合体中における第１のモノマーから得られる構造の組成割合Ｘ１と前記不飽和化合物の第２のモノマーから得られる構造の組成割合Ｘ２との比Ｘ１／Ｘ２が、９８／２〜７０／３０の範囲が好ましい。
【００４２】
本実施の形態では、埋込材に用いた共重合体中に、第１のモノマーから得られる構造が組成割合で７０％以上含有されているので、図１に示すデュアルダマシン法による半導体集積回路の製造における上部絶縁膜１０２のエッチングにおいて、前記埋込材から得られる埋込体１０７は、上部絶縁膜１０２と同じか、それよりも速く膜減りが起こり、形成された凹溝１１０において、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、凹溝１１０にプラズマによる分解物や反応生成物のデポジションも形成されない。そして、デポジションの形成がないので、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００４３】
図１に示す半導体集積回路の製造方法の（ｆ）工程において、反射防止膜１０８を塗布し、熱処理して成膜する時、特に、反射防止効果を向上させるため１８０℃以上の温度で熱処理をすると、反射防止膜１０８と埋込体１０７の一部とのミキシングがおきる場合がある。しかし、本実施の形態では、埋込材１１７に用いた共重合体中に、不飽和基を２つ以上有する不飽和化合物である第２のモノマーから得られる構造が組成割合で２％以上含有し、不飽和基が残っているので、埋込材１１７をビアホール１０６に充填し、熱処理をした時に埋込材１１７中で架橋反応がおこる。
すなわち本実施の形態では、埋込体１０７が架橋しているので、塗布した反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００４４】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００４５】
実施の形態４．
本実施の形態では、埋込材１１７として、第２のモノマが不飽和基とエポキシ基とを有する不飽和化合物のモノマーである共重合体を用いた以外、実施の形態３と同様である。
不飽和基とエポキシ基とを有する不飽和化合物のモノマーの具体例として、アクリル酸、メタクリル酸、α−ハロアクリル酸のうちのいずれかのアクリル酸とグリシジルアルコールとのエステルが挙げられる。
【００４６】
本実施の形態においても、共重合体に、第１のモノマーから得られる構造が組成割合で７０％以上含有されることになるので、デュアルダマシン法による半導体集積回路の製造における上部絶縁膜１０２のエッチングにおいて、形成された凹溝１１０で、埋込体１０７が上部絶縁膜１０２から突出することがなく、また、凹溝１１０にプラズマによる分解物や反応生成物のデポジションも形成されることがない。そのため、上部絶縁膜１０２の下方へのエッチングが阻害されることなく良好な凹溝１１０が形成できる。
【００４７】
また、本実施の形態では、埋込材１１７に用いた共重合体中に、不飽和基とエポキシ基とを有する不飽和化合物である第２のモノマーから得られる構造が組成割合で２％以上含有し、エポキシ基を有するので、埋込材１１７をビアホール１０６に充填し、熱処理をした時に埋込材１１７に架橋反応がおこる。
すなわち、埋込体１０７が架橋しているので、反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜１０８に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００４８】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００４９】
実施の形態５．
本実施の形態では、埋込材として、実施の形態３で用いた共重合体と不飽和基を２つ以上含有する不飽和化合物のモノマーとの混合物を用いた以外、実施の形態３と同様である。
本実施の形態における、不飽和基を２つ以上含有する不飽和化合物のモノマ−としては、例えば、エチレングリコール、ジエチレングリコール、トリエチレングリコール、プロピレングリコール、グリセリン、ペンタエリスリトール、メルカプトエタノール、エチレンジチオール、チオジエタノール等の多官能アルコールや多官能チオールのうちのいずれかの化合物と、アクリル酸、メタクリル酸、α−フロロアクリル酸、α−クロロアクリル酸、α−ブロモアクリル酸、ビニルスルホン酸のうちのいずれかの不飽和基を有する有機酸との反応で得られるエステル化合物が挙げられる。
【００５０】
本実施の形態では、埋込材として、前記共重合体と前記不飽和基を２つ以上含有する不飽和化合物のモノマーとの混合物に、さらに不飽和基の反応を促進する触媒を添加しても良い。
この触媒の具体例としては、2,2'-アゾビスイソブチロニトリル等のアゾニトリル化合物、2,2'-アゾビス（N-ブチル-2-メチルプロピオンアミド）等のアゾアミド化合物、アゾジ-tert-オクタン等のアルキルアゾ化合物、ベンジルパーオキシド等のパーオキシド化合物等が挙げられる。
【００５１】
本実施の形態において、埋込材中における前記不飽和基を２つ以上含有する不飽和化合物の含有率は２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００５２】
本実施の形態では、共重合体が実施の形態３と同様であるので、上部絶縁膜１０２のエッチングにおいて良好な凹溝１１０を形成でき、反射防止膜１０８と埋込体１０７とのミキシングを防止しレジスト配線パターン１０９の寸法精度の低下を防止できるという実施の形態３と同様な効果が得られる。
【００５３】
また、本実施の形態では、埋込材１１７に不飽和基を２つ以上含有する不飽和化合物のモノマーが混合されており、埋込材１１７の流動性が向上しているので、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。しかも、埋込材中に混合されたモノマーは不飽和基を２つ以上含有しており、ビアホール１０６に充填後の熱処理により、架橋反応が起こり分子量が無限大化するとともに、共重合体とも反応し共重合体を架橋するので、反射防止膜１０８に埋込体１０７がミキシングされるのが防止される。
【００５４】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００５５】
実施の形態６．
本実施の形態では、埋込材として、実施の形態４で用いた共重合体とエポキシ基を２つ以上含有するエポキシ化合物との混合物を用いた以外、実施の形態４と同様である。
本実施の形態における、前記エポキシ基を２つ以上含有するエポキシ化合物の具体例としては、ビスフェノールＡジグリシジルエーテル、トリスフェノールトリグシジルエーテルが挙げられる。
【００５６】
本実施の形態において、埋込材中における前記エポキシ基を２つ以上含有するエポキシ化合物の含有率は２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００５７】
本実施の形態では、共重合体が実施の形態４と同様であるので、上部絶縁膜１０２のエッチングにおいて良好な凹溝１１０を形成でき、反射防止膜１０８と埋込体１０７とのミキシングを防止しレジスト配線パターン１０９の寸法精度の低下を防止できるという実施の形態４と同様な効果が得られる。
【００５８】
また、本実施の形態では、埋込材１１７に前記エポキシ基を２つ以上含有するエポキシ化合物が混合されており、前記エポキシ基を２つ以上含有するエポキシ化合物が、平均の繰返し数２以下のオリゴマーであるので、埋込材１１７の流動性が向上し、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。しかも、埋込材中に混合されたモノマーはエポキシ基を２つ以上含有しており、ビアホール１０６に充填後の熱処理により、架橋反応が起こり分子量が無限大化するとともに、共重合体とも反応し共重合体を架橋するので、反射防止膜１０８に埋込体１０７がミキシングされるのが防止される。
【００５９】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法でも、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００６０】
実施の形態７．
本実施の形態は、埋込材に、第１のモノマーと、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基を有する不飽和化合物である第２のモノマーとの共重合体に、メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物を混合した混合物からなる埋込材を用いた以外、実施の形態３と同様である。
【００６１】
本実施の形態において、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基を有する不飽和化合物のモノマーの具体例としては、アクリル酸、メタクリル酸、α−ハロアクリル酸のうちのいずれかのアクリル酸と、エチレングリコールまたはプロピレングリコールとのエステル、マレイン酸、Ｎ−ヒドロキシマレイミド等が挙げられる。
【００６２】
本実施の形態において、メトキシメチル基を２つ以上含むメラミン化合物の具体例としてはヘキサキスメトキシメチルメラミンが挙げられ、メトキシメチル基を２つ以上含む尿素化合物の具体例としてはビスメトキシメチルエチレン尿素が挙げられる。また、エポキシ基を２つ以上含むエポキシ化合物の具体例としては、ビスフェノールＡジグリシジルエーテル、トリスフェノールトリグシジルエーテルが挙げられる。
【００６３】
本実施の形態において、前記共重合体と混合する化合物は、埋込材中での含有率として２５重量％以下が好ましい。２５重量％より多いと、埋込体１０７のエッチング速度が上部絶縁膜１０２のエッチング速度より遅くなる。
【００６４】
本実施の形態では、埋込材に用いた共重合体中に、第１のモノマーから得られる構造が組成割合で７０％以上含有されることになるので、上部絶縁膜１０２のエッチングにおいて、良好な凹溝１１０が形成できる。
【００６５】
また、本実施の形態では、埋込材１１７に、メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物が混合されており、埋込材１１７の流動性が向上しているので、埋込材１１７をアスペクト比が４以上または孔径が０．１５μm以下のビアホール１０６に充填する場合でも、充填不良によるボイドの発生が起こらない。
また、共重合体中に、本実施の形態で用いた第２のモノマーから得られる構造が組成割合で２％以上含有しているので、共重合体中に、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基が有り、埋込材１１７をビアホール１０６に充填し熱処理した時に、この官能基が、前記メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物、エポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物と反応し、埋込材１１７が架橋される。
【００６６】
すなわち本実施の形態では、埋込体が架橋しているので、塗布した反射防止膜１０８を１８０℃以上の温度で熱処理しても、反射防止膜１０８と埋込体１０７とのミキシングが防止でき、反射防止膜１０８に埋込体１０７がミキシングされることによる、レジスト配線パターン１０９の寸法精度の低下を防止できる。
【００６７】
そして、本実施の形態の埋込材を用いた半導体集積回路の製造方法では、良好な上部配線溝１１１を形成でき、上部金属配線１１３の形成不良による断線が防止され、信頼性の高い半導体集積回路を得ることができる。
【００６８】
【実施例】
次に、実施例を挙げて、本発明をさらに詳細に説明する。
【００６９】
実施例１．
シリコンウェハ上に、絶縁膜に用いられるＳｉＯＣ、ＳｉＯ２またはＳｉＯＦを、ＣＶＤ法により厚さ１０００nmで成膜する。また、シリコンウェハ上に、絶縁膜に用いられるスピンオンガラスのSilKをスピンコート法により厚さ１０００nmで成膜する。
このようにして成膜された各絶縁膜を、Ｃ４Ｆ８／Ｏ２／Ａｒ＝８／２０／４００sccmの混合エッチングガスを用い、高周波パワー＝６００W、圧力＝３０mTorrの条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表１に示す。
【００７０】
次に、繰り返し単位が式（１）で表され、繰り返し単位の繰り返し数（ｎ）が５０であり、各基、すなわち、Ｘが−Ｃ(＝Ｏ)Ｏ−、Ｒ１がＣｌ、Ｒ２がＣＨ３である重合体を、溶剤に溶かし７％溶液とする。この埋込材溶液をシリコンウェハ上にスピンコート法で塗布しベークして、埋込体を厚さ１０００nmで成膜する。
このようにして成膜された埋込体の膜を、前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表２に示す。
【００７１】
実施例２〜１５.
埋込材として、Ｘ、Ｒ１、Ｒ２の各基が表２の実施例２〜１５に示されるものである以外は実施例１と同じｎと分子構造との重合体を用い、実施例１と同様にして埋込体を成膜し、この埋込体の膜を前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表２に示す。
【００７２】
比較例１〜６.
表３に示す従来の埋込材である、ポリメチルメタクリレート（ＰＭＭＡ）樹脂、反射防止膜（ＤＵＶ：日産化学社製とＡＺ ＫｒＦ−１６：クラリアントジャパン社製）、ＫｒＦレジスト（ＰＥＫ−１１２：ＪＳＲ社製）、ノボラック樹脂、メトキシメチル化ベンゾグアナミンのそれぞれをスピンコート法により、シリコンウェハ上に厚さ１０００nmで成膜し、この膜を前記絶縁膜と同じエッチング条件でプラズマエッチングを行い、エッチングレ−トを測定し、結果を表３に示す。
【００７３】
【表１】
【表２】
【表３】
表１と表２と表３との比較より、本発明の埋込材から得られた埋込体のエッチングレートはデュアルダマシン法に用いる絶縁膜のエチングレート以上であり、従来の埋込材から得られた埋込体のエッチングレートは前記絶縁膜のエッチングレートより小さいことが確認された。
すなわち、本発明の埋込材から得られた埋込体は絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないとの効果がある。
【００７７】
実施例１６〜３０.
実施例１〜１５で用いた埋込材と前記各絶縁膜とを、実施例１〜１５と同様にしてシリコンウェハ上に厚さ１０００nmで成膜する。これらの埋込材から得られた埋込体の膜をＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、高周波パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行い、エッチングレ−トを測定し、絶縁膜についての結果は表４に示し、実施例１６〜３０の埋込体についての結果は表５に示す。
【００７８】
比較例７〜１２．
比較例１〜６で用いた従来の埋込材を、比較例１〜６と同様にしてシリコンウェハ上に厚さ１０００nmで成膜する。この形成された埋込体の膜をＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行い、エッチングレ−トを測定し、その結果は表６に示す。
【００７９】
【表４】
【表５】
【表６】
表４と表５と表６との比較より、本発明の埋込材から得られた埋込体のエッチングレートはデュアルダマシン法に用いる絶縁膜のエチングレート以上であり、従来の埋込材から得られた埋込体のエッチングレートは前記絶縁膜のエッチングレートより小さいことが確認された。
すなわち、本発明の埋込材から得られた埋込体は絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないとの効果がある。
【００８３】
実施例３１.
本発明の埋込材を用いてデュアルダマシン法による半導体集積回路を作製し、エッチング後のデポジションの発生を確認する。
図１を用いて、本実施例における半導体集積回路の作製プロセスを説明する。まず、厚さ８００nmのＳｉＯＣの下部絶縁膜１０４をＣＶＤ(Chemical Vapor Deposition)法により半導体基板１００上に形成し、一般的な写真製版プロセスとスパッタによる銅シード層形成の後、銅メッキプロセスにより第１の導体層を形成し、さらにＣＭＰ(Chemical Mechanical Polishing)法により平坦化することで、下部絶縁膜１０４に銅からなる下部金属配線１０５を埋め込んだ構造を作製する。さらに、ＳｉＮのエッチングストッパ膜１０３を厚さ６０nmでスパッタにより形成する。さらに、上部絶縁膜１０２をＣＶＤ法で成膜し、ＣＭＰ法で平坦化し、厚さ１０００nmとする（ａ）。
【００８４】
次に、通常の写真製版プロセスを用いてレジストパターンを形成し（ｂ）、エッチングによりビアホール１０６を形成し（ｃ）、さらに、不要なレジストパターンを除去する（ｄ）。
次に、本発明の埋込材である実施例１に示す重合体の７％溶液を、スピンコート法で塗布し、ビアホール１０６に埋込材１１７を充填し、上部絶縁膜１０２を平坦化する（ｅ）。
【００８５】
次に、充填した埋込材１１７を、１５０℃で６０秒間のプリベークと２２０℃で６０秒間のベークとにより固化して、埋込体１０７を形成する。この形成された埋込体１０７上に、有機反射防止膜材（ＡＺ-ＡｒＦ：クラリアントジャパン社製）をスピンコートにより塗布、１００℃で６０秒間の加熱処理により、反射防止膜１０８を形成する（ｆ）。さらに、ＡｒＦ−エキシマ用レジスト材（東京応化社製）を塗布し、常法の写真製版プロセスで処理することにより、レジスト配線パターン１０９を形成する（ｇ）。
次に、Ｃ４Ｆ８／Ｏ２／Ａｒ＝８／２０／４００sccmのエッチングガスを用い、高周波パワー＝６００W、圧力＝３０mTorrの条件で、上部絶縁膜１０２と埋込体１０７とを同時にプラズマエッチングし、深さ６００nmの凹状の溝１１０を形成する（ｈ）。
【００８６】
次に、レジスト配線パターン１０９と反射防止膜１０８とビアホール底部に残った埋込体１０７とをＯ２プラズマアッシングとアミン系の有機溶媒で除去し、ＳｉＮのエッチングストッパ膜１０３を露出させる（ｉ）。この段階でビアホール１０６部を観察し、エッチングによるデポジションの発生の有無を観察する。本実施例では、デポジションが発生しておらず、本発明の埋込材はデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
【００８７】
次に、エッチングストッパ膜を除去し（ｊ）、さらに銅スパッタと銅メッキによりビアホール１０６と配線溝１１１とに銅を析出させ、さらにＣＭＰ法により平坦化し、上部金属配線１１３と層間導通層１１４とを形成し、半導体集積回路１１５を製造する（ｋ）。
本実施例の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００８８】
実施例３２〜４５.
実施例３１で用いた埋込材に替えて、実施例２〜１５に示す重合体の埋込材を用いたほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例３２〜４５の全てにおいて、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、実施例３２〜４５の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００８９】
比較例１３〜１８.
実施例３１で用いた埋込材に替えて、比較例１〜６に示す従来の埋込材を用いたほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。比較例１３〜１８の全てに、デポジションの発生が認められ、このようにして製造された半導体集積回路は、上部金属配線の形成不良が発生し、信頼性に優れたものとならない。
【００９０】
実施例４６.
実施例３１の（ｉ）工程におけるプラズマエッチングにおいて、ＣＨＦ３／ＣＦ４／Ｏ２／Ａｒ＝５０／２５／１５／３００sccmの混合エッチングガスを用い、高周波パワー＝４００W、圧力＝４５mTorrでプラズマエッチングを行った以外実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。本実施例では、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、本実施例の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００９１】
実施例４７〜６０.
実施例４６で用いた埋込材に替えて、実施例２〜１５に示す重合体の埋込材を用いたほかは、実施例４６と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例４７〜６０では、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために特に有効である。
そして、実施例４７〜６０の半導体集積回路の製造方法では、ビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【００９２】
比較例１９〜２４.
実施例４６で用いた埋込材に替えて、比較例１〜６に示す従来の埋込材を用いたほかは、実施例４６と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。比較例１９〜２４の全てに、デポジションの発生が認められ、このようにして製造された半導体集積回路は、上部金属配線の形成不良が発生し、信頼性に優れたものとならない。
【００９３】
実施例６１．
第１のモノマーとして、Ｘが−Ｃ(＝Ｏ)Ｏ−、Ｒ１がＣｌ、Ｒ２がＣＨ２ＣＣｌ３で、前記の式（２）で表されモノマーを用い、第２のモノマーとしてα-クロロアクリル酸アリルエステルを用い、この両モノマーを混合して、１５０℃で１０時間の攪拌により熱重合し、組成比でＸ１／Ｘ２＝８０／２０の共重合体１を得る。表７に、共重合体１に用いた各モノマーと共重合体中の各モノマーから得られる構造の組成比とを示す。
【００９４】
この共重合体１を用い、実施例１と同様にして埋込材を調製し、この埋込材をシリコンウェハ上に塗布し、１５０℃で６０秒間のプリベークと２２０℃で６０秒間のベークにより厚さ１０００nmの埋込体を成膜し、エッチングレート測定用の試験体Ａを作製する。この試験体Ａの埋込体膜を実施例１と同様な条件でプラズマエッチングを行い、エッチングレートを測定し、溶剤以外の埋込材の配合とともに表８に示した。
また、前記シリコンウェハに成膜された埋込体上に、有機反射防止膜材（ＡｒＦ-１Ｃ１Ｂ：クラリアントジャパン社製）をスピンコートにより塗布し２００℃で６０秒間の加熱処理により反射防止膜を形成し、試験体Ｂを作製する。
試験体Ｂのシリコンウェハをカットし、その断面を走査型電子顕微鏡で観察して、埋込体と反射防止膜との境界の有無よりミキシングの発生を判定し、表８に示した。この時、境界が消失していればミキシングが発生していると判定した。
【００９５】
実施例６２〜６５．
表７に示した共重合体２、共重合体３、共重合体６、共重合体８のいずれかを用い実施例６１と同様にして埋込材を調製する。更に、この埋込材を用いて試験体Ａと試験体Ｂとを作製し、実施例６１と同様にして、埋込体のエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表８に示した。
【００９６】
比較例２５〜２６.
表７に示す、第１のモノマーから得られる構造が組成割合で６８％の共重合体９、あるいはα-クロロアクリル酸アリルエステルの第２のモノマーから得られる構造が組成割合で１．５％の共重合体１０を用いた各埋込材を用い、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、埋込体のエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表８に示した。
【００９７】
実施例６１〜６５と比較例２５〜２６との結果に示すように、前記式（２）で表される第１のモノマーから得られる構造が組成割合で９８〜７０％の共重合体を用いた埋込材は、この埋込材から得られる埋込体のエッチングレートが上部絶縁膜のエッチングレートより大きかった。不飽和基を２つ以上有する不飽和化合物モノマーまたはエポキシ基を有する不飽和化合物のモノマーである第２モノマーから得られる構造が組成割合で２％以上である共重合体を用いた埋込材は、反射防止膜を塗布し１８０℃以上の温度で熱処理しても、反射防止膜とミキシングが発生しない埋込体を形成できた。
【００９８】
【表７】
【表８】
実施例６６〜７１.
表９に示す埋込材を用いたほかは、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、この埋込材から得られる埋込体についてエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表９に示した。
【０１０１】
比較例２７.
共重合体に添加し共重合体と混合する化合物の割合が、前記混合物中において２５重量％より多い埋込材を用いたほかは、実施例６１と同様にして、試験体Ａと試験体Ｂを調製し、この埋込材から得られる埋込体についてエッチングレートとミキシング発生の有無とを評価する。得られた結果を溶剤以外の埋込材の配合とともに表９に示した。
【０１０２】
実施例６６〜７１と比較例２７との結果に示すように、前記式（２）で表される第１のモノマーと、不飽和基と得られた共重合体を架橋できる官能基と有する第２のモノマーとの共重合体に、前記第２のモノマーの共重合体を架橋できる官能基と反応する化合物を添加した混合物の埋込材であり、共重合体の前記第１のモノマーから得られる構造が組成割合で９８〜７０％であり、前記添加する化合物が前記混合物中において２５重量％以下の埋込材は、この埋込材から得られる埋込体のエッチングレートが上部絶縁膜のエッチングレートより大きくなり、またこの埋込材から得られる埋込体は、塗布した反射防止膜を１８０℃以上の温度でを熱処理しても、反射防止膜とのミキシングが発生しなかった。
【０１０３】
【表９】
実施例７２〜８２.
実施例３１で用いた埋込材に替えて、実施例６１〜７１に示す埋込材を用い、有機反射防止膜材にＡｒＦ-１Ｃ１Ｂ（クラリアントジャパン社製）を用いスピンコートによる塗布後２００℃で６０秒間の加熱処理により反射防止膜を形成したほかは、実施例３１と同様にして半導体集積回路を形成する。そして、（ｉ）工程後に、ビアホール１０６部にエッチングによるデポジションの発生の有無を観察する。実施例７２〜８２の全てにおいて、デポジションが発生しておらず、本発明の埋込材がデュアルダマシン法により半導体集積回路を製造する場合のエッチング工程において、デポジションの発生を解消するために有効である。また、反射防止膜の１８０℃以上の熱処理においても、反射防止膜１０８と埋込体１０７とのミキシングが発生せず、精度の良いレジスト配線パターン１０９を形成できる。
そして、実施例７２〜８２の半導体集積回路の製造方法では、寸法精度に優れたビアホール開口部が形成でき、このビアホール開口部にデポジションの発生がないので、上部金属配線の形成不良が発生せず断線を防止でき、信頼性の高い半導体集積回路を得ることができる。
【０１０５】
【発明の効果】
この発明によれば、この埋込材を固化して得られる埋込体を絶縁膜と同時にエッチングしても、埋込体が絶縁膜から突出することがないので、埋込体突出部に形成される化学的に安定で除去しにくいデポジションの発生が防止できるという効果がある。
【０１０８】
また、この発明に係わる埋込材は、下記の式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなるものであり、この埋込材を固化して得られる埋込体と絶縁膜とを同時にエッチングしても、埋込体が絶縁膜から突出することがないので、埋込体突出部に形成される化学的に安定で除去しにくいデポジションの発生が防止できるとともに、埋込体上に塗布した反射防止膜を１８０℃以上の温度で熱処理しても、反射防止膜と埋込体とのミキシングが防止でき、反射防止膜に埋込体がミキシングされることによる、レジスト配線パターンの寸法精度の低下を防止できる。
【０１０９】
【化９】
（式中、Ｒ１は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、Ｒ２は水素原子、炭素数１〜３のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数１〜４のアルキル基、Ｘは−Ｃ(＝Ｏ)Ｏ−基または−Ｓ(＝Ｏ)２Ｏ−基である。）
【０１１１】
この発明に係わる半導体集積回路の製造方法は、ビアホールに充填する埋込材に、繰り返し単位が前記式（１）で表される重合体、または、前記式（２）で表される第１のモノマーと、前記第１のモノマーと共重合する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなる埋込材を用いるので、絶縁膜と前記埋込材を固化して得られる埋込体とを同時にエッチングしても、埋込体が絶縁膜から突出することがなく、デポジションが滞積されないので、絶縁膜の下方へのエッチングが阻害されることなく良好な凹溝が形成できる。
また、ビアホール開口の周囲にデポジションが残存するという不良は発生しないので、この化学的に安定で分解しにくいデポジションを除去するという、余分で半導体集積回路の配線に損傷を与える可能性がある工程が不要となる。さらに、配線溝に銅の導体層を充填したとき、良好な金属配線を形成できるので、金属配線の形成不良による断線が防止でき、信頼性の高い半導体集積回路を得ることができる。
【図面の簡単な説明】
【図１】 実施の形態１における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
【図２】 実施の形態２における、埋込材を用いたビアファーストタイプのデュアルダマシン法による半導体集積回路の製造工程を説明する断面模式図である。
【図３】 埋込体が絶縁膜から突出した状態を示す断面模式図である。
【図４】 ビアホール開口部にデポジションが残存した状態を示す断面模式図である。
【符号の説明】
１０２ 上部絶縁膜、１０４ 下部絶縁膜、１０５ 下部金属配線、１０６，２０６，３０６ ビアホール、１０７，２０７，３０７ 埋込体、１１０，２１０，３１０ 凹溝、１１１ 上部配線溝、１１２ 第２の導体層、１１３ 上部金属配線、１１４，２１４ 層間導通層、１１５，２１５ 半導体集積回路、１１７，２１７ 埋込材、２０２ 絶縁膜、２１１ 配線溝、２１２ 導体層、２１３ 金属配線、３０２ 上部層間膜。
Claims (10)
- 絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、繰り返し単位が下記の式（１）で表される重合体からなる埋込材。
- 重合体の重量平均分子量が、１，０００〜２００，０００であることを特徴とする請求項１に記載の埋込材。
- 絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、下記の式（２）で表される第１のモノマーと、前記第１のモノマーと共重合反応する不飽和基と形成された共重合体を架橋できる官能基とを有する第２のモノマーとの共重合体からなる埋込材。
- 共重合体が、第１モノマーと共重合体を架橋できる官能基が不飽和基である第２のモノマーとの共重合体であることを特徴とする請求項３に記載の埋込材。
- 共重合体が、第１モノマーと共重合体を架橋できる官能基がエポキシ基である第２のモノマーとの共重合体であることを特徴とする請求項３に記載の埋込材。
- 請求項４に記載の共重合体と不飽基を２つ以上含有する不飽和化合物のモノマーとの混合物からなることを特徴とする埋込材。
- 請求項５に記載の共重合体とエポキシ基を２つ以上含むエポキシ化合物との混合物からなることを特徴とする埋込材。
- 絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、下記の式（２）で表される第１のモノマーと、ヒドロキシル基、カルボキシル基、無水ジカルボン酸基のうちのいずれかの官能基を有する不飽和化合物の第２のモノマーとの共重合体に、メトキシメチル基を２つ以上含むメラミン化合物、メトキシメチル基を２つ以上含む尿素化合物およびエポキシ基を２つ以上含むエポキシ化合物のうちのいずれかの化合物を混合した混合物からなることを特徴とする埋込材。
- 第１の導体層が形成された下部絶縁膜の表面にストッパ膜を形成し、このストッパ膜を介して上部絶縁膜を積層する工程と、
前記第１の導体層に対向する位置において前記上部絶縁膜の表面から前記ストッパ膜の表面までビアホールを形成する工程と、
前記上部絶縁膜の表面に請求項１ないし８のいずれかに記載の埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、
前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記上部絶縁膜と前記埋込体とを同時にドライエッチングし、前記上部絶縁膜に前記ストッパ膜までには達しない深度の凹部を形成する工程と、
前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去し、ビアホール底部に現れたストッパ膜をエッチングして前記第１の導体層を露出させる工程と、
前記凹部と前記ビアホールに第２の導体層を形成する工程とからなることを特徴とする半導体集積回路の製造方法。 - 基板に絶縁膜を形成する工程と、
前記絶縁膜にビアホールを形成する工程と、
前記絶縁膜の表面に、請求項１ないし８のいずれかに記載の埋込材を塗布し、前記ビアホールに前記埋込材を充填する工程と、
前記埋込材を固化して得られた埋込体の塗布膜上に、前記ビアホールを含む形の開口部を有するレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記絶縁膜と前記埋込体とを同時にドライエッチングし、前記絶縁膜に前記基板までには達しない深度の凹部を形成する工程と、
前記レジストパターンと前記埋込体の塗布膜と前記ビアホール中に残存する埋込体とを除去する工程と、
前記凹部と前記ビアホールに導体層を形成する工程とからなることを特徴とする半導体集積回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033316A JP4487489B2 (ja) | 2002-09-20 | 2003-02-12 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
| US10/623,772 US7030007B2 (en) | 2002-09-20 | 2003-07-22 | Via-filling material and process for fabricating semiconductor integrated circuit using the material |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002274300 | 2002-09-20 | ||
| JP2003033316A JP4487489B2 (ja) | 2002-09-20 | 2003-02-12 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165595A JP2004165595A (ja) | 2004-06-10 |
| JP4487489B2 true JP4487489B2 (ja) | 2010-06-23 |
Family
ID=32827677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033316A Expired - Fee Related JP4487489B2 (ja) | 2002-09-20 | 2003-02-12 | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7030007B2 (ja) |
| JP (1) | JP4487489B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707576B1 (ko) * | 2005-06-03 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 비아홀 형성 방법 |
| US8349726B2 (en) * | 2005-09-23 | 2013-01-08 | Nxp B.V. | Method for fabricating a structure for a semiconductor device using a halogen based precursor |
| JP4948278B2 (ja) * | 2006-08-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5103006B2 (ja) * | 2006-11-16 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8187972B2 (en) | 2008-07-01 | 2012-05-29 | Teledyne Scientific & Imaging, Llc | Through-substrate vias with polymer fill and method of fabricating same |
| JP2011249583A (ja) * | 2010-05-27 | 2011-12-08 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20140224882A1 (en) * | 2013-02-14 | 2014-08-14 | Douglas R. Hackler, Sr. | Flexible Smart Card Transponder |
| US9962251B2 (en) | 2013-10-17 | 2018-05-08 | Boston Scientific Scimed, Inc. | Devices and methods for delivering implants |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129251A (ja) | 1991-11-05 | 1993-05-25 | Oki Electric Ind Co Ltd | レジストパターン形成方法 |
| US6319815B1 (en) | 1998-10-21 | 2001-11-20 | Tokyo Ohka Kogyo Co., Ltd. | Electric wiring forming method with use of embedding material |
| JP3734390B2 (ja) | 1998-10-21 | 2006-01-11 | 東京応化工業株式会社 | 埋込材およびこの埋込材を用いた配線形成方法 |
| JP3346475B2 (ja) | 2000-01-18 | 2002-11-18 | 日本電気株式会社 | 半導体集積回路の製造方法、半導体集積回路 |
| JP2001230317A (ja) * | 2000-02-15 | 2001-08-24 | Nec Corp | 多層配線構造の形成方法及び半導体装置の多層配線構造 |
| JP4654544B2 (ja) * | 2000-07-12 | 2011-03-23 | 日産化学工業株式会社 | リソグラフィー用ギャップフィル材形成組成物 |
| KR100828313B1 (ko) * | 2000-09-19 | 2008-05-08 | 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 | 반사방지 조성물 |
| US7192645B2 (en) * | 2001-02-26 | 2007-03-20 | Dielectric Systems, Inc. | Porous low E (<2.0) thin films by transport co-polymerization |
| US6852619B2 (en) * | 2002-05-31 | 2005-02-08 | Sharp Kabushiki Kaisha | Dual damascene semiconductor devices |
| US7038328B2 (en) * | 2002-10-15 | 2006-05-02 | Brewer Science Inc. | Anti-reflective compositions comprising triazine compounds |
| US6812132B2 (en) * | 2003-03-21 | 2004-11-02 | Intel Corporation | Filling small dimension vias using supercritical carbon dioxide |
-
2003
- 2003-02-12 JP JP2003033316A patent/JP4487489B2/ja not_active Expired - Fee Related
- 2003-07-22 US US10/623,772 patent/US7030007B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004165595A (ja) | 2004-06-10 |
| US7030007B2 (en) | 2006-04-18 |
| US20050101123A1 (en) | 2005-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100577040B1 (ko) | 배선형성용 하층막 형성재료, 매립재료 및 이들을 사용한배선형성방법 | |
| US7323407B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material | |
| US7109119B2 (en) | Scum solution for chemically amplified resist patterning in cu/low k dual damascene | |
| JP4430814B2 (ja) | 有機化合物含有絶縁層の異方性エッチング | |
| KR101550471B1 (ko) | 포토리소그래피 공정을 위한 비공유성으로 가교 가능한 물질 | |
| KR100363772B1 (ko) | 매립재 및 매립재를 이용한 배선형성 방법 | |
| US6972258B2 (en) | Method for selectively controlling damascene CD bias | |
| KR100802226B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP2006128543A (ja) | 電子デバイスの製造方法 | |
| US20060063308A1 (en) | Method for cleaning semiconductor device having dual damascene structure | |
| JP2002373936A (ja) | デュアルダマシン法による配線形成方法 | |
| JP4487489B2 (ja) | 埋込材およびこの埋込材を用いた半導体集積回路の製造方法 | |
| US20060094204A1 (en) | Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| US7335585B2 (en) | Method for preventing the formation of a void in a bottom anti-reflective coating filling a via hole | |
| JP2004103771A (ja) | デュアルダマシン構造形成プロセスに用いられる洗浄液および基板の処理方法 | |
| JP3734390B2 (ja) | 埋込材およびこの埋込材を用いた配線形成方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| US7229915B2 (en) | Method for manufacturing semiconductor device | |
| JP2005328060A (ja) | 半導体装置の製造方法 | |
| US20090093114A1 (en) | Method of forming a dual-damascene structure using an underlayer | |
| KR20030077455A (ko) | 이중상감법을 사용한 반도체장치 제조방법 | |
| WO2004051740A1 (ja) | 半導体多層配線形成方法 | |
| JP2006059831A (ja) | エッチング液およびエッチング方法 | |
| CN1783453A (zh) | 用于蚀刻结构的填充和平坦化的材料和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |