JP4472216B2 - Method for manufacturing active matrix substrate - Google Patents
Method for manufacturing active matrix substrate Download PDFInfo
- Publication number
- JP4472216B2 JP4472216B2 JP2001233482A JP2001233482A JP4472216B2 JP 4472216 B2 JP4472216 B2 JP 4472216B2 JP 2001233482 A JP2001233482 A JP 2001233482A JP 2001233482 A JP2001233482 A JP 2001233482A JP 4472216 B2 JP4472216 B2 JP 4472216B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- opening
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタのシリコン残りを検出するためのアクティブマトリクス基板の構造及びその製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス基板の製造において、薄膜トランジスタを構成するアモルファスシリコンのシリコン残りが液晶パネルにおける点欠陥の要因となっている。従って、アクティブマトリクス基板の製造におけるシリコン残りを減らすことが歩留まり向上のために要求されるが、同時に、点欠陥の要因を製造工程の早い段階、すなわち、付加価値の小さい段階で検出し、製造損失を小さくすることも求められる。点欠陥とは、光を液晶パネルに照射すると画素単位の保持容量が変化し、リークしている画素と正常な画素との間で輝度差が生じる現象を指す。
【0003】
点欠陥の検出工程では、アクティブマトリクス基板の薄膜トランジスタ(TFT)アレイに電圧を印加して画素の補助容量に電荷を蓄積させ、一定時間保持させた後、全ての画素について保持電圧を測定して電圧が保持できない画素を点欠陥として検出する。
【0004】
一例として、図10のような画素においてシリコン残りが1画素全体に渡り、隣接するドレイン配線間に渡って発生した場合を考える。ガラス基板101の上にゲート配線102、ゲート電極112が形成され、ゲート絶縁膜103で覆ってその上にTFTのアモルファスシリコン領域(a−Si領域104)、遮光性のCrからなるソース電極116、ドレイン電極126を形成する。ここで、透明金属で形成される画素電極127は、ソース電極116はゲート配線102とドレイン配線136とで囲まれた領域内に形成される。ソース電極116の上に形成されたパッシベーション膜108はソース電極116の上で一部除去されて、コンタクトスルーホール109が形成され、コンタクトスルーホール109部を通してソース電極116と画素電極127とが接続される。
【0005】
上記の構成において、a−Si領域104形成の際に、シリコン残り124がドレイン配線136間に渡って発生したとする。
【0006】
【発明が解決しようとする課題】
この場合、シリコン残り124は、光を照射しないときには1012〜1013Ωと高い抵抗値を示すため、シリコン残りによるドレイン配線136間のショートの検出が困難である。光照射を行う、つまり表示を行ったときには、抵抗が105〜106Ωと小さくなるが、TFT自体のリークとドレイン配線136間のショートとの判別が困難となり、シリコン残りによる不良を特定することが困難となる。従って、隣接するドレイン配線間のシリコン残り124によるショートとしては検出され難く、表示パネル完成後に不良とされ、製造損失増大の原因となっていた。
【0007】
また、点欠陥の中でも明点欠陥は、表示画面内での表示が一部変わってしまうことを意味し、1画素でも明点欠陥が生じると表示パネルが不良になる。これに対して、黒表示となる黒点欠陥は発生しても表示時には周りの画素により補完されるためある程度のレベルの黒点欠陥は許容される。従って、シリコン残りがある程度の確率で発生する状態を前提とした場合、シリコン残りの面積の小さい明点欠陥を如何に確実に検出できるかが製造コスト上の解決すべき大きな課題となる。
【0008】
本発明の目的は、アクティブマトリクス基板の製造工程中にシリコン残りが生じても、大面積のシリコン残りは黒点欠陥となり、小面積のシリコン残りは検出装置により確実に検出できるアクティブマトリクス基板及びその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、基板を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体領域と、前記半導体領域の両端に接触して形成されたソース・ドレイン電極と、前記ソース電極・ドレイン電極を覆って前記ゲート絶縁膜上に形成された保護膜と、前記保護膜の一部を開口して前記ソース・ドレイン電極上に形成されたコンタクトホールと、前記コンタクトホールを覆って前記保護膜上に形成された画素電極とを備えるアクティブマトリクス基板であって、前記ソース・ドレイン電極は前記画素電極の下に前記保護膜を介して枠状に形成され、前記コンタクトホールの形成と同時に枠状の前記ソース・ドレイン電極の内側と一致する開口部が前記保護膜に形成され、前記コンタクトホールを通して前記画素電極と前記ソース・ドレイン電極とが接続されることを特徴とする。
【0010】
上記本発明のアクティブマトリクス基板において、前記ソース・ドレイン電極は遮光金属からなり、前記画素電極は透明金属からなる、或いは、前記ソース・ドレイン電極は下層が遮光金属、上層が透明金属の積層金属膜からなり、前記画素電極は透明金属からなる。
【0011】
さらに、上記本発明のアクティブマトリクス基板において、前記枠状のソース・ドレイン電極は前記ゲート絶縁膜上にマトリクス状に形成され、かつ、前記ゲート絶縁膜上には前記ソース・ドレイン電極と同時に形成されたドレイン配線が、前記マトリクス状に形成された枠状のソース・ドレイン電極の間を一方向に配線され、前記ドレイン配線とその両側に位置するソース・ドレイン電極の枠状の部分とが前記基板の前記ソース・ドレイン電極の形成された側と反対の側から入射する光の一部を遮光する。
【0012】
次に、本発明のアクティブマトリクス基板の製造方法は、基板表面をゲート絶縁膜で覆い、前記ゲート絶縁膜上に半導体領域を形成する工程と、前記半導体領域の両端に接触するソース・ドレイン電極を形成する工程と、前記ソース・ドレイン電極を覆って前記ゲート絶縁膜上に保護膜を堆積させる工程と、前記保護膜の一部を開口して前記ソース・ドレイン電極上にコンタクトホールを形成する工程と、前記コンタクトホールを覆い前記保護膜上に透明金属膜を堆積させてパターニングして画素電極を形成し、前記画素電極を前記ソース・ドレイン電極と前記コンタクトホールを通して接続させる工程とを備えるアクティブマトリクス基板の製造方法であって、前記ソース・ドレイン電極を形成する工程において、前記ソース・ドレイン電極を前記画素電極の形成される領域にも形成し、前記コンタクトホールを形成する工程において、前記ソース・ドレイン電極の前記画素電極の形成される領域上の前記保護膜を開口して開口部を形成し、前記コンタクトホールを形成する工程と前記画素電極を形成する工程との間に、前記開口部に露出するソース・ドレイン電極をその膜厚に渡ってウェットエッチングする工程を有することを特徴とする。
【0013】
上記本発明のアクティブマトリクス基板の製造方法において、前記ソース・ドレイン電極は遮光金属からなり、前記ウェットエッチングする工程において、前記開口部を覆う透明金属膜を堆積させた後、前記開口部に露出するソース・ドレイン電極のウェットエッチングが、前記透明金属膜をウェットエッチングし、さらにエッチングを続けることにより行われる、或いは、前記ソース・ドレイン電極は下層が遮光金属、上層が透明金属の積層金属膜からなり、前記コンタクトホールを形成する工程において、前記開口部に露出するソース・ドレイン電極の除去が、前記開口部に露出するソース電極のうち上層の透明金属膜をウェットエッチングし、さらにエッチングを続けることにより行われる。
【0014】
【発明の実施の形態】
本発明の実施形態について図1を参照して説明する。図1(a)は、本実施形態に係るアクティブマトリクス基板側の平面図であり、図1(b)は、図1(a)における切断線A−A’に沿った断面図である。
【0015】
本発明は、アクティブマトリクス基板の製造方法に特徴があり、その製造方法の結果、図1のような構造のアクティブマトリクス基板が得られる。アクティブマトリクス基板の構造としては、次のような特徴がある。
【0016】
まず、TFTのソース電極16とドレイン電極26はCr等の遮光性金属膜6とITO膜7を順にa−Si領域4の上に積層させ、同一パターンにパターニングすることにより形成される。ここで、ソース電極16はゲート配線2とドレイン配線36とで囲まれた画素領域においてクロスハッチで示すように枠状に形成される。従って、枠の内部には金属がなく、ゲート絶縁膜3が露出する。また、ソース電極16の上に形成されたパッシベーション膜8はソース電極16の上で一部除去されて、コンタクトスルーホール9が形成され、コンタクトスルーホール9部のソース電極は上層のITO膜7が除去されて遮光性金属膜6が露出する。
【0017】
次に、本実施形態のアクティブマトリクス基板の製造方法について、図2〜5を参照して説明する。これらの図において、(a)は、平面図であり、(b)は、(a)における切断線A−A’に沿った断面図である。
【0018】
まず、ガラスなどの透明絶縁性基板1の上にCrを成膜し、パターニングしてゲート配線2及びゲート電極12を形成する。ゲート配線2及びゲート電極12は、窒化膜からなるゲート絶縁膜3で覆われる(図2)。
【0019】
次に、アモルファスシリコンをゲート絶縁膜3の上に成膜してパターニングし、a−Si領域4を形成する。ここでは、簡単のために、リンがドープされたオーミックコンタクト用のアモルファスシリコン領域はa−Si領域4に表面領域として含まれているものとする(図3)。
【0020】
次に、CrまたはTiからなる遮光金属膜6とITO膜7を順に成膜する。ITO膜7の上に電極及び配線形成用のレジストパターンを形成して、レジストパターンをマスクとしてITO膜7及び遮光金属膜6を順にエッチング除去する。これにより、下層が遮光金属膜6で上層がITO膜7のソース電極16、ドレイン電極26、ドレイン配線36が形成される。このとき、ソース電極16は後の工程で形成される画素電極とほぼ同じ形状及び面積に形成される。これら電極、配線を覆って窒化膜からなるパッシベーション膜8が成膜される(図4)。
【0021】
次に、パッシベーション膜8の一部を除去してソース電極16の上にコンタクトホール9を形成するが、このとき同時にソース電極16の画素電極に対応する部分の中央部にも画素開口部10が形成される(図5)。
【0022】
続いて、コンタクトホール9および画素開口部10に露出したITO膜7のエッチングを行う。このときのエッチングは、
硝酸第2セリウムアンモニウム(NH4)2Ce(NO3)6+硝酸HNO3
を用い、次の反応を生じさせてエッチングを行う。
2Ce4++Cr→2Ce3++Cr2+
上記反応より、ITO膜7と共にその下のCrもエッチングされる(図6(a))。しかし、Crの下にa−Si領域4が存在すると、セリウムの正電荷がa−Siの電子と再結合してしまってCrに供給されず、Crをイオン化させる(溶かす)ことができないため、a−SiがCrの下に残っているとa−Si領域4上のCrはエッチングされない。
【0023】
最後に、ITO膜を再度成膜、パターニングして、コンタクトホール9を通してソース電極16と接続される画素電極27を形成する(図6(b))。
【0024】
ここで得られた図6(b)に示されるTFTの断面図は、図1(b)に示される断面図と同じであり、平面図は図1(a)に示される。図1(a)に示されるように、破線で囲まれた領域に位置するソース電極16、隣接する画素のソース電極46、ソース電極16とソース電極46との間に配線されたドレイン配線36は、いずれも遮光性のCr膜を含んでおり、透明絶縁性基板1のゲート電極12の形成されている側と反対の側から入射する光を遮光する役割を果たす。特に、アクティブマトリクス基板に対向して配置される対向基板にカラーフィルタが形成され、さらにカラーフィルタ間を遮光するブラックマトリクスが形成されている場合には、対向基板のアクティブマトリクス基板に対する位置合わせずれにより生じるアクティブマトリクス基板裏面のバックライトからの光の光漏れを、上述のソース電極16、ソース電極46、ドレイン配線36及びブラックマトリクスで防止することができる。
【0025】
本実施形態では、図5、6に示されるように、ソース電極(及びドレイン電極)は遮光金属膜と透明金属膜の積層膜としたが、図7(a)に示すように、ソース電極16(及びドレイン電極)を遮光金属膜のみの構成とすることもできる。この場合、ソース電極16上にパッシベーション膜8を堆積させ、その後、上記実施形態と同様な形状の開口部10を形成し、さらに開口部を覆うITO膜7を堆積させ(図7(b))、そのままITO膜7を上記実施形態と同じエッチング液でウェットエッチングする(図7(c))。上記実施形態と同様に、a−SiがCrの下に残っているとCrが残り、a−SiがCrの下に無ければCrはエッチング除去される。続いて、ITO膜を再度成膜、パターニングして、コンタクトホール9を通してソース電極16と接続される画素電極27を形成する(図7(d))。
【0026】
次に、本発明の効果についてズ8、9を参照して説明する。これらの図において、(a)は、平面図であり、(b)は、(a)における切断線に沿った断面図である。
【0027】
図8のようにシリコン残り24がパターン異常により小さい面積で発生した場合、このシリコン残り24上のCrはエッチングされずに残るため、ソース電極16とドレイン配線36とがCrで接続される。従って、TFTのオン/オフに係わらず常にソース電極16はドレイン配線36と電位が同じとなり、画素の不良が容易に検出される。また、パターン異常が小さい面積であるため、シリコン残り24及びその上のCrをレーザで切断して正常な画素とすることも可能である。
【0028】
図9のようにシリコン残り44がパターン異常により大きな面積で残っていた場合、このシリコン残り44上のCrはエッチングされずに残るため、画素領域の大部分が大面積のCrにより表示時の光が遮光されて黒点欠陥となる。従って、シリコン残り44が大きな面積で残った場合、Crも同じ形状で大きく残るため、画素不良が黒点欠陥となり、その不良が黒点欠陥として許容される範囲内の数であれば、不良とせずにそのままにしておいて製品とすることもできる。
【0029】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス基板及びその製造方法では、画素で大面積を占める画素電極領域に予めCr膜をソース・ドレイン電極の形成と同時にソース・ドレイン電極の一部として形成しておき、ソース・ドレイン電極の上に直接接するようにITO膜を成膜して、ITO膜のエッチングを硝酸第2セリウムアンモニウム(NH4)2Ce(NO3)6+硝酸HNO3を用いてウェットエッチングする。このとき、Cr膜の下に配線間にまたがってa−Siが残っていた場合、a−Si上のCr膜はエッチング液の電池作用により残るため、配線間抵抗を低くし、配線間ショートの検出を容易にする。
【図面の簡単な説明】
【図1】本発明の実施形態を示す平面図及び断面図である。
【図2】本発明の実施形態を製造工程順に示す断面図である。
【図3】図2に続く製造工程を示す断面図である。
【図4】図3に続く製造工程を示す断面図である。
【図5】図4に続く製造工程を示す断面図である。
【図6】図5に続く製造工程を示す断面図である。
【図7】本発明の実施形態の変形例の製造方法を製造工程順に示す断面図である。
【図8】本発明の実施形態を適用した場合のシリコン残りの様子を示す断面図である。
【図9】本発明の実施形態を適用した場合の他のシリコン残りの様子を示す断面図である。
【図10】従来のアクティブマトリクス基板のシリコン残りの様子を示す断面図である。
【符号の説明】
1、101 透明絶縁性基板
2、102 ゲート配線
3、103 ゲート絶縁膜
4、104 a−Si領域
6 遮光金属膜
7 ITO膜
8、108 パッシベーション膜
9、109 コンタクトホール
10 開口部
12、112 ゲート配線
16、46、116 ソース電極
24、44、124 シリコン残り
26、126 ドレイン電極
27、127 画素電極
36、136 ドレイン配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a structure of an active matrix substrate for detecting a silicon residue of a thin film transistor and a manufacturing method thereof.
[0002]
[Prior art]
In the manufacture of an active matrix substrate, the silicon residue of amorphous silicon constituting the thin film transistor is a cause of point defects in the liquid crystal panel. Therefore, it is required to reduce the silicon residue in the production of the active matrix substrate in order to improve the yield, but at the same time, the cause of point defects is detected at an early stage of the production process, that is, at a stage of low added value, and the production loss. It is also required to reduce the size. A point defect refers to a phenomenon in which when a liquid crystal panel is irradiated with light, the retention capacity in units of pixels changes, and a luminance difference occurs between a leaking pixel and a normal pixel.
[0003]
In the point defect detection process, a voltage is applied to the thin film transistor (TFT) array on the active matrix substrate to accumulate charges in the auxiliary capacitors of the pixels and held for a certain period of time. Pixels that cannot be held are detected as point defects.
[0004]
As an example, let us consider a case where the silicon residue is generated across one pixel and between adjacent drain wirings in the pixel as shown in FIG. A
[0005]
In the above configuration, it is assumed that the
[0006]
[Problems to be solved by the invention]
In this case, since the silicon remaining 124 has a high resistance value of 10 12 to 10 13 Ω when no light is irradiated, it is difficult to detect a short circuit between the
[0007]
Further, among the point defects, the bright point defect means that a part of the display on the display screen is changed. If even one pixel has a bright point defect, the display panel becomes defective. On the other hand, even if a black spot defect that causes black display occurs, a black spot defect of a certain level is allowed because it is complemented by surrounding pixels at the time of display. Therefore, when it is assumed that a silicon residue is generated with a certain probability, how to reliably detect a light spot defect with a small silicon remaining area is a major problem to be solved in terms of manufacturing cost.
[0008]
An object of the present invention is to provide an active matrix substrate in which even if silicon residue is generated during the manufacturing process of the active matrix substrate, the large area silicon residue becomes a black spot defect, and the small area silicon residue can be reliably detected by a detection device, and its manufacture It is to provide a method.
[0009]
[Means for Solving the Problems]
The active matrix substrate of the present invention includes a gate insulating film covering the substrate, a semiconductor region formed on the gate insulating film, source / drain electrodes formed in contact with both ends of the semiconductor region, and the source electrode A protective film covering the drain electrode and formed on the gate insulating film, a contact hole formed on the source / drain electrode by opening a part of the protective film, and covering the contact hole An active matrix substrate comprising a pixel electrode formed on a protective film, wherein the source / drain electrodes are formed in a frame shape under the pixel electrode via the protective film, and simultaneously with the formation of the contact hole An opening that coincides with the inside of the frame-shaped source / drain electrode is formed in the protective film, and the pixel electrode and the front electrode are formed through the contact hole. And source and drain electrodes, characterized in that it is connected.
[0010]
In the active matrix substrate of the present invention, the source / drain electrodes are made of a light shielding metal, the pixel electrodes are made of a transparent metal, or the source / drain electrodes are laminated metal films having a light shielding metal as a lower layer and a transparent metal as an upper layer. The pixel electrode is made of a transparent metal.
[0011]
Furthermore, in the active matrix substrate of the present invention, the frame-shaped source / drain electrodes are formed in a matrix on the gate insulating film, and are formed on the gate insulating film simultaneously with the source / drain electrodes. The drain wiring is wired in one direction between the frame-shaped source / drain electrodes formed in the matrix, and the drain wiring and the frame-shaped portions of the source / drain electrodes located on both sides of the drain wiring A part of the light incident from the side opposite to the side where the source / drain electrodes are formed is shielded.
[0012]
Next, in the method of manufacturing the active matrix substrate of the present invention, the substrate surface is covered with a gate insulating film, a semiconductor region is formed on the gate insulating film, and source / drain electrodes in contact with both ends of the semiconductor region are formed. Forming a protective film on the gate insulating film so as to cover the source / drain electrodes, and forming a contact hole on the source / drain electrodes by opening a part of the protective film. And forming a pixel electrode by depositing and patterning a transparent metal film on the protective film so as to cover the contact hole, and connecting the pixel electrode to the source / drain electrode through the contact hole. In the method of manufacturing a substrate, in the step of forming the source / drain electrodes, the source / drain electrodes are formed. In the region where the pixel electrode is formed, and in the step of forming the contact hole, an opening is formed by opening the protective film on the region where the pixel electrode of the source / drain electrode is formed And a step of performing wet etching over the film thickness of the source / drain electrodes exposed in the opening between the step of forming the contact hole and the step of forming the pixel electrode. .
[0013]
In the method of manufacturing an active matrix substrate according to the present invention, the source / drain electrodes are made of a light shielding metal, and in the wet etching step, a transparent metal film covering the opening is deposited and then exposed to the opening. Wet etching of the source / drain electrode is performed by wet etching the transparent metal film, and further continuing the etching, or the source / drain electrode is formed of a laminated metal film having a light shielding metal as a lower layer and a transparent metal as an upper layer. In the step of forming the contact hole, the source / drain electrode exposed in the opening is removed by wet etching the transparent metal film on the upper layer of the source electrode exposed in the opening, and further continuing the etching. Done.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to FIG. FIG. 1A is a plan view of the active matrix substrate side according to the present embodiment, and FIG. 1B is a cross-sectional view taken along a cutting line AA ′ in FIG.
[0015]
The present invention is characterized in a method for manufacturing an active matrix substrate. As a result of the manufacturing method, an active matrix substrate having a structure as shown in FIG. 1 is obtained. The structure of the active matrix substrate has the following characteristics.
[0016]
First, the
[0017]
Next, a method for manufacturing the active matrix substrate of the present embodiment will be described with reference to FIGS. In these drawings, (a) is a plan view, and (b) is a cross-sectional view taken along a cutting line AA ′ in (a).
[0018]
First, Cr is formed on a transparent insulating substrate 1 such as glass and patterned to form the
[0019]
Next, amorphous silicon is deposited on the
[0020]
Next, a light shielding metal film 6 made of Cr or Ti and an ITO film 7 are sequentially formed. A resist pattern for forming electrodes and wirings is formed on the ITO film 7, and the ITO film 7 and the light shielding metal film 6 are sequentially removed by etching using the resist pattern as a mask. As a result, the
[0021]
Next, a part of the passivation film 8 is removed to form a
[0022]
Subsequently, the ITO film 7 exposed in the
Ceric ammonium nitrate (NH 4 ) 2 Ce (NO 3 ) 6 + Nitric acid HNO 3
Etching is performed by causing the following reaction.
2Ce 4+ + Cr → 2Ce 3+ + Cr 2+
From the above reaction, the ITO film 7 and the underlying Cr are also etched (FIG. 6A). However, if the
[0023]
Finally, an ITO film is formed again and patterned to form a
[0024]
The cross-sectional view of the TFT shown in FIG. 6B obtained here is the same as the cross-sectional view shown in FIG. 1B, and the plan view is shown in FIG. As shown in FIG. 1A, a
[0025]
In this embodiment, as shown in FIGS. 5 and 6, the source electrode (and the drain electrode) is a laminated film of a light-shielding metal film and a transparent metal film. However, as shown in FIG. (And the drain electrode) may be configured only by a light-shielding metal film. In this case, the passivation film 8 is deposited on the
[0026]
Next, the effect of the present invention will be described with reference to FIGS. In these drawings, (a) is a plan view, and (b) is a cross-sectional view taken along a cutting line in (a).
[0027]
As shown in FIG. 8, when the
[0028]
As shown in FIG. 9, when the
[0029]
【The invention's effect】
As described above, in the active matrix substrate and the manufacturing method thereof according to the present invention, a Cr film is formed in advance on the pixel electrode region that occupies a large area as a part of the source / drain electrode at the same time as the formation of the source / drain electrode. In addition, an ITO film is formed so as to be in direct contact with the source / drain electrodes, and etching of the ITO film is performed using ceric ammonium nitrate (NH 4 ) 2 Ce (NO 3 ) 6 + nitric acid HNO 3 . And wet etch. At this time, if a-Si remains between the wirings under the Cr film, the Cr film on the a-Si remains due to the battery action of the etching solution. Facilitates detection.
[Brief description of the drawings]
1A and 1B are a plan view and a cross-sectional view showing an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing an embodiment of the present invention in the order of manufacturing steps.
3 is a cross-sectional view showing a manufacturing step that follows FIG. 2; FIG.
4 is a cross-sectional view showing a manufacturing step that follows FIG. 3; FIG.
FIG. 5 is a cross-sectional view showing a manufacturing step that follows FIG. 4;
6 is a cross-sectional view showing a manufacturing step that follows FIG. 5; FIG.
FIG. 7 is a cross-sectional view showing a manufacturing method according to a modification of the embodiment of the present invention in the order of manufacturing steps.
FIG. 8 is a cross-sectional view showing a state of remaining silicon when an embodiment of the present invention is applied.
FIG. 9 is a cross-sectional view showing another state of remaining silicon when the embodiment of the present invention is applied.
FIG. 10 is a cross-sectional view showing a state of silicon remaining in a conventional active matrix substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101 Transparent insulating substrate 2,102 Gate wiring 3,103 Gate insulating film 4,104 a-Si area | region 6 Light shielding metal film 7 ITO film 8,108 Passivation film 9,109
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001233482A JP4472216B2 (en) | 2001-08-01 | 2001-08-01 | Method for manufacturing active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001233482A JP4472216B2 (en) | 2001-08-01 | 2001-08-01 | Method for manufacturing active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003043510A JP2003043510A (en) | 2003-02-13 |
JP4472216B2 true JP4472216B2 (en) | 2010-06-02 |
Family
ID=19065251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001233482A Expired - Lifetime JP4472216B2 (en) | 2001-08-01 | 2001-08-01 | Method for manufacturing active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4472216B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101171175B1 (en) | 2004-11-03 | 2012-08-06 | 삼성전자주식회사 | Etchant for conductive material and method for manufacturing a thin film transistor array panel using the etchant |
KR101112541B1 (en) * | 2004-11-16 | 2012-03-13 | 삼성전자주식회사 | Thin film transistor array panel using organic semiconductor and manufacturing method thereof |
KR101746198B1 (en) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device |
-
2001
- 2001-08-01 JP JP2001233482A patent/JP4472216B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003043510A (en) | 2003-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100476366B1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JP4173851B2 (en) | Thin film transistor substrate for display element and manufacturing method | |
JP4551049B2 (en) | Display device | |
KR100583311B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100363140B1 (en) | TFT array substrate, liquid crystal display using the same, and manufacturing method of TFT array substrate | |
JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US6327443B1 (en) | Liquid crystal display device | |
KR100869740B1 (en) | Liquid Crystal Display Device and Fabricating Method Thereof | |
JP3270361B2 (en) | Thin film transistor array and method of manufacturing the same | |
KR20080084084A (en) | Method for fabricating thin film transistor and array substrate for lcd including the same | |
JP2004271989A (en) | Substrate for display device, method for manufacturing the same, and display device equipped with the same | |
KR20040026003A (en) | Liquid Crystal Display Device and Method of Fabricating The same | |
US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
KR101274703B1 (en) | The Substrate of Thin Film Transistors Array and Method for Manufacturing the Same | |
KR20050041362A (en) | Method of manufacturing thin film transistor array substrate | |
JP2776360B2 (en) | Method of manufacturing thin film transistor array substrate | |
JP4472216B2 (en) | Method for manufacturing active matrix substrate | |
JP2882319B2 (en) | LCD panel | |
JP3367821B2 (en) | Active matrix substrate | |
KR100558716B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR101023276B1 (en) | Liquid crystal display device and manufacturing and testing method thereof | |
KR100646172B1 (en) | Liquid crystal display and fabricating method thereof | |
KR100583313B1 (en) | Liquid crystal display and fabricating method thereof | |
JP4693219B2 (en) | TFT array substrate for liquid crystal display device and manufacturing method thereof | |
JPH095785A (en) | Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |