JP4385753B2 - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
JP4385753B2
JP4385753B2 JP2003412957A JP2003412957A JP4385753B2 JP 4385753 B2 JP4385753 B2 JP 4385753B2 JP 2003412957 A JP2003412957 A JP 2003412957A JP 2003412957 A JP2003412957 A JP 2003412957A JP 4385753 B2 JP4385753 B2 JP 4385753B2
Authority
JP
Japan
Prior art keywords
layer
signal
ground layer
ground
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003412957A
Other languages
Japanese (ja)
Other versions
JP2005175189A (en
Inventor
大介 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2003412957A priority Critical patent/JP4385753B2/en
Publication of JP2005175189A publication Critical patent/JP2005175189A/en
Application granted granted Critical
Publication of JP4385753B2 publication Critical patent/JP4385753B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント配線基板に係り、より詳しくは、パーソナルコンピューターや複写機、プリンタ、ファクシミリ等の電子機器に用いられるプリント配線基板に関する。   The present invention relates to a printed wiring board, and more particularly to a printed wiring board used in an electronic device such as a personal computer, a copying machine, a printer, and a facsimile.

上記のような電子機器に用いられるプリント配線基板上におけるディジタル信号の伝送には、2値パルスの基本波の周波数に対して通常5倍以上の高調波成分まで十分に伝送できる必要がある。すなわち、ベースクロックが数百MHz以上の高速なディジタル信号を伝送するには、GHzオーダーの高調波成分を考慮しなければならない。   For transmission of digital signals on a printed circuit board used in the electronic equipment as described above, it is necessary to be able to sufficiently transmit a harmonic component that is usually 5 times or more the frequency of the fundamental wave of the binary pulse. That is, in order to transmit a high-speed digital signal having a base clock of several hundred MHz or more, harmonic components in the order of GHz must be considered.

プリント基板上におけるGHzオーダーの信号伝送の阻害要因としては、誘電損失及び表皮効果によるものがあることが知られている。さらに、多層基板において異なる複数の層間を接続するためのビアホールを介して信号が複数の層を通過するときの損失も無視できない。   It is known that there are dielectric loss and skin effect as an obstacle to signal transmission on the printed circuit board in the order of GHz. Furthermore, the loss when a signal passes through a plurality of layers through via holes for connecting different layers in the multilayer substrate cannot be ignored.

本発明者らの解析によれば、例えば2つの信号配線層の間に挟まれた電源層、グランド層などの複数の層をビアホールを介して信号が通過するときの減衰が特に著しい。これは以下の理由による。すなわち、プリント配線基板の信号の伝達では、信号配線を流れる信号電流の鏡像電流が、その信号配線層に隣接する電源層、グランド層などの参照面に見かけ上対称的に流れ、実際は信号電流と鏡像電流との間の電気力線の広がりに従って、参照面上にリターン電流が分布して流れる。そして、プリント配線基板の両面に配線された信号配線がビアホールによって複数の参照面を貫通するように接続された場合、リターン電流がこれらの参照面をまたがって流れることができない場合に信号電流が阻害され、減衰するのである。また、リターン電流が参照面を貫通して流れることができない場合、リターン電流が不完全になることにより遠方電磁界がキャンセルされないため、コモンモード放射が生じることが本発明者らの解析により明らかとなっている。なお、2つの参照面の間の結合が小さいほど信号の減衰は大きくなる。すなわち、2つの参照面の間隔が大きいほど信号の損失は大きくなる。   According to the analysis by the present inventors, for example, attenuation when a signal passes through a plurality of layers such as a power supply layer and a ground layer sandwiched between two signal wiring layers via via holes is particularly significant. This is due to the following reason. In other words, in the transmission of signals on the printed wiring board, the mirror image current of the signal current flowing through the signal wiring apparently flows symmetrically on the reference plane such as the power supply layer and the ground layer adjacent to the signal wiring layer. The return current flows in a distributed manner on the reference surface according to the spread of the electric lines of force between the mirror image current. When signal wirings wired on both sides of the printed wiring board are connected so as to penetrate through multiple reference surfaces by via holes, the signal current is obstructed when the return current cannot flow across these reference surfaces. It is attenuated. In addition, when the return current cannot flow through the reference surface, the return current becomes incomplete and the far electromagnetic field is not canceled, so that it is clear from the analysis by the present inventors that common mode radiation occurs. It has become. Note that the smaller the coupling between the two reference planes, the greater the attenuation of the signal. That is, the signal loss increases as the distance between the two reference planes increases.

特許文献1には、電源層を主電源面とサブ電源面とに分割することで信号配線に流れる電流のリターン電流路が遮断されることに対して、対向する電源層とグランド層とをコンデンサにより接続し、高周波のリターン電流をグランド層へバイパスさせる技術が開示されている。   In Patent Document 1, the power supply layer is divided into a main power supply surface and a sub power supply surface, so that the return current path of the current flowing through the signal wiring is cut off. And a technique for bypassing the high-frequency return current to the ground layer is disclosed.

しかしながら、特許文献1に記載された技術では、同一層に配置された主電源面及びサブ電源面を2個のコンデンサを用いて高周波的に接続することによりリターン電流をバイパスさせるため、コンデンサ自体が持つインダクタンス成分に加えて、コンデンサを電源層とグランド層との間で接続するためのビアホールや該ビアホールと配線を接続するためのパッドが持つインダクタンス成分がリターン電流路に直列に挿入されるため、例えば1GHz以上の高周波領域においては十分に低いインダクタンスとすることができない。従って、インダクタンス成分が支配的になることにより、1GHz以上の周波数成分の信号をバイパスすることができない、という問題があった。   However, in the technique described in Patent Document 1, the main power supply surface and the sub power supply surface arranged in the same layer are connected at a high frequency by using two capacitors to bypass the return current. In addition to the inductance component, the via hole for connecting the capacitor between the power supply layer and the ground layer and the inductance component of the pad for connecting the via hole and the wiring are inserted in series in the return current path. For example, a sufficiently low inductance cannot be achieved in a high frequency region of 1 GHz or higher. Therefore, there is a problem that a signal having a frequency component of 1 GHz or more cannot be bypassed because the inductance component becomes dominant.

発明者らによる特許文献2では、不要電磁波輻射を低減し、かつリターン電流が阻害されるのを防ぐことができるプリント配線基板を提案している。具体的には、信号配線を配線するための信号配線層、導電体によるグランド領域を有すると共に、少なくとも一方に電源配線を有する2つのグランド層を含むプリント配線基板において、2つのグランド層のグランド領域間が複数の導電性の層間接続手段で接続されたものである。   Patent Document 2 by the inventors proposes a printed wiring board that can reduce unnecessary electromagnetic radiation and prevent the return current from being hindered. Specifically, in a printed circuit board including a signal wiring layer for wiring signal wiring and a ground region made of a conductor and two ground layers having at least one power supply wiring, the ground regions of the two ground layers They are connected by a plurality of conductive interlayer connection means.

また、非特許文献1には、CPU、ブリッジ、DDRメモリ等を含む領域について部分的に特許文献2に記載されたプリント配線基板と同様の構造、すなわちビアホールで密結合した2つのグランド面をもつ構造が記載されている。   Further, Non-Patent Document 1 has a structure similar to the printed wiring board described in Patent Document 2 in a region including a CPU, a bridge, a DDR memory, and the like, that is, two ground planes that are tightly coupled with via holes. The structure is described.

このようなプリント配線基板では、信号伝達用のビアホールの近傍に、2つのグランド層の間を結ぶビアホールを配置するので、一般の多層プリント配線基板で問題となっている電源面とグランド面との間の共振による放射を抑え、低電磁波放射とすることができると同時に、2つのグランド層の間を接続するビアホールによってリターン電流の経路が確保されるため、高速伝送に適している。   In such a printed wiring board, a via hole connecting two ground layers is disposed in the vicinity of a signal transmission via hole, and therefore, there is a problem between a power plane and a ground plane that are a problem in a general multilayer printed wiring board. Since radiation due to resonance between the two ground layers can be suppressed, and a return current path is secured by a via hole connecting the two ground layers, it is suitable for high-speed transmission.

しかしながら、詳細は後述するが、このようなプリント配線基板においてもGHzオーダーにおける電磁波放射の抑制及び高速伝送の効果は限定的となる。   However, although details will be described later, even in such a printed wiring board, the effects of suppression of electromagnetic wave radiation and high-speed transmission in the GHz order are limited.

従来から問題となっている情報機器等の各種の電子機器から放射される電磁ノイズは、主にプリント配線基板上のクロック信号や、該クロック信号に同期したデジタル信号の信号線に起因するものと考えられており、このためプリント配線基板上の信号線や該信号線に接続されたワイヤーハーネス等に対して、様々な電磁放射防止対策が採られてきた。   Electromagnetic noise radiated from various electronic devices such as information devices, which has been a problem in the past, is mainly caused by the clock signal on the printed circuit board and the signal line of the digital signal synchronized with the clock signal. For this reason, various countermeasures against electromagnetic radiation have been taken for the signal lines on the printed wiring board and the wire harnesses connected to the signal lines.

例えば、信号出力線にダンピング抵抗又はフィルタを付加して出力信号の立ち上がり及び立ち下がりをなまらせたり、信号線の近傍にグランド電位とされたガードパターンを配置して帰還電流ループを小さくする等の対策が広く一般に行われている。   For example, adding a damping resistor or filter to the signal output line to smooth the rise and fall of the output signal, or arranging a guard pattern with a ground potential near the signal line to reduce the feedback current loop, etc. Countermeasures are widely taken.

また、プリント配線基板において観測される電磁波には、信号線上の電流分布から予測されるものとは周波数分布が異なり、しかも信号線の性質とは無関係に特定の周波数で鋭いピークを有するものがある。この電磁波発生の主な要因は、特許文献3にも記載されているように、プリント配線基板の信号線ではなく電源系にあり、対向する電源層及びグランド層において発生する電気的共振にあることが知られている。   In addition, some electromagnetic waves observed on a printed circuit board have a frequency distribution different from that predicted from the current distribution on the signal line, and have a sharp peak at a specific frequency regardless of the nature of the signal line. . As described in Patent Document 3, the main cause of the generation of electromagnetic waves is not the signal line of the printed wiring board but the power supply system, and the electrical resonance generated in the opposing power supply layer and ground layer. It has been known.

これに対して、特許文献3には、プリント配線基板の端部における共振電流の反射率を低下させるため、プリント配線基板の端部に複数の第1のコンデンサを配置すると共に、この第1のコンデンサとプリント配線基板上に実装されたIC等の能動素子との間に流れるループ電流を抑制するための第2のコンデンサを能動素子の電源端子に、又はその近傍の電源層とグランド層との間に接続する技術が開示されている。   On the other hand, in Patent Document 3, in order to reduce the reflectance of the resonance current at the end of the printed wiring board, a plurality of first capacitors are arranged at the end of the printed wiring board. A second capacitor for suppressing a loop current flowing between the capacitor and an active element such as an IC mounted on the printed wiring board is connected to the power supply terminal of the active element or between the power supply layer and the ground layer in the vicinity thereof. A technique for connecting between them is disclosed.

しかしながら、特許文献3に記載された技術では、コンデンサ自体及びコンデンサの実装によるインダクタンスがあるため、例えば周波数が約1GHzを越えるような高周波の共振電流に対しては効果がなく、また、低い周波数帯においても共振電流を完全になくすことはできず、プリント配線基板の端部から放射される電磁波を完全に抑制することができない、という問題があった。   However, in the technique described in Patent Document 3, since there is an inductance due to the capacitor itself and the mounting of the capacitor, for example, there is no effect on a high-frequency resonance current whose frequency exceeds about 1 GHz, and a low frequency band. However, there is a problem that the resonance current cannot be completely eliminated, and the electromagnetic wave radiated from the end portion of the printed wiring board cannot be completely suppressed.

また、特許文献4には、プリント配線基板の配線密度を向上させるために、ビアホールを二重構造にする、すなわち同軸構造にすることにより、ビアホールの径を極力小さくしつつ複数の配線を層間接続する技術が開示されている。具体的には、例えばメカニカル・ドリルにより外側スルーホールを穿設し、これにメッキ層を形成して樹脂充填体を充填し、配線層を形成し、絶縁樹脂層をラミネートし、フォトリソグラフィー技術によりビアホールを形成し、樹脂充填体を熱硬化した後、サイクルパルス法によりレーザパルスを照射して、絶縁樹脂層及び樹脂充填体を貫通させて内側スルーホールを形成する。   Further, in Patent Document 4, in order to improve the wiring density of a printed wiring board, a via hole has a double structure, that is, a coaxial structure, whereby a plurality of wirings are connected to each other while minimizing the diameter of the via hole. Techniques to do this are disclosed. Specifically, for example, an outer through-hole is drilled with a mechanical drill, a plating layer is formed on the outer through-hole, a resin filler is filled, a wiring layer is formed, an insulating resin layer is laminated, and photolithography technology is used. After the via hole is formed and the resin filler is thermally cured, a laser pulse is irradiated by a cycle pulse method to penetrate the insulating resin layer and the resin filler to form an inner through hole.

しかしながら、特許文献4に記載された技術では、信号配線同士を2重構造化するため、むしろクロストークが増大したり、インピーダンスが不安定化したりするなどの悪影響がでる場合がある、という問題があった。   However, in the technique described in Patent Document 4, since the signal wirings are double-structured, there is a problem in that adverse effects such as increased crosstalk or unstable impedance may occur. there were.

前述したように、GHzオーダーで高速に信号を伝送する場合、ビアホールを介して信号が複数の層を通過するときの損失が無視できない。また、リターン電流が途切れることによるコモンモード放射の影響も大きい。本発明者らは、2つの参照面の距離が900μmの場合において、2つのビアホールを往復する信号の減衰を解析した。その結果、周波数が2GHzの信号成分で2.5dB減衰することが見込まれることが明らかとなり、GHzオーダーの伝送では実用にならないことが判った。信号配線層の間に2つのグランド層が挟まれた構造のプリント配線基板では、信号用のビアホールの近傍に複数のグランド層を接続する接続用のビアホールを設け、リターン電流が複数のグランド層を貫通して流れるようにすることである程度改善することができる。しかしながら、信号用のビアホールの近傍、例えば1.5mmの距離に接続用のビアホールを設けた場合でも、GHzオーダーではリターン電流が回り込まず、改善効果は小さい。   As described above, when a signal is transmitted at a high speed on the order of GHz, the loss when the signal passes through a plurality of layers through a via hole cannot be ignored. Also, the influence of common mode radiation due to the interruption of the return current is great. The inventors of the present invention analyzed the attenuation of a signal traveling back and forth between two via holes when the distance between the two reference surfaces is 900 μm. As a result, it became clear that the signal component with a frequency of 2 GHz is expected to be attenuated by 2.5 dB, and it was found that the transmission on the order of GHz is not practical. In a printed wiring board having a structure in which two ground layers are sandwiched between signal wiring layers, a connection via hole for connecting a plurality of ground layers is provided in the vicinity of a signal via hole, and a return current passes through a plurality of ground layers. It can be improved to some extent by allowing it to flow through. However, even when the connection via hole is provided in the vicinity of the signal via hole, for example, at a distance of 1.5 mm, the return current does not circulate in the GHz order, and the improvement effect is small.

特許文献1に記載されているように、電源層及びグランド層を内層として備えた構造のプリント配線基板では、コンデンサによりリターン電流のバイパスが行われるが、コンデンサ自体及びコンデンサを接続するビアホールのインダクタンスにより、1GHzを超える周波数成分のバイパス効果は著しく制限される。   As described in Patent Document 1, in a printed wiring board having a structure including a power supply layer and a ground layer as inner layers, a return current is bypassed by a capacitor, but due to the inductance of the capacitor itself and a via hole connecting the capacitor. The bypass effect of frequency components exceeding 1 GHz is significantly limited.

また、非特許文献1に記載された4層基板では、配線を低インピーダンス化して高速化するため、コア厚を1.2mmとしている。信号の減衰は、信号が貫通して流れる2つの層の層間距離に依存するため、上記4層基板では、信号が複数の層を貫通して流れることによる信号品質劣化及びコモンモード放射増大の影響はさらに大きいと思われる。   In the four-layer substrate described in Non-Patent Document 1, the core thickness is set to 1.2 mm in order to reduce the impedance of the wiring and increase the speed. Since signal attenuation depends on the interlayer distance between two layers through which the signal flows, the above four-layer substrate has the effect of signal quality degradation and increased common mode radiation due to the signal flowing through multiple layers. Seems to be even bigger.

ところで、近年アルミ等の金属をベースとするプリント基板が実用化されているが、熱伝導性で実装部品や基板自体の温度上昇を防止し、かつベース自体の電磁シールド性で電磁波障害を防止しようというものである。   By the way, printed circuit boards based on metals such as aluminum have been put into practical use in recent years. Let's prevent the temperature rise of mounting parts and the board itself by heat conductivity, and prevent electromagnetic interference by the electromagnetic shielding property of the base itself. That's it.

また、非特許文献2に示されるように、プリント基板上で高速な信号駆動を行うには、デバイスと接続する電源のグランドに対するインピーダンスが十分低く、駆動される配線のインピーダンスと整合することが望ましいことが近年知られている。
特開平11−233951号公報 特開2003−163467号公報 特許第3036629号公報 特開2001−203458号公報 インテル社、「Intel Pentium(R) 4 Processor in 478-Pin Package and Intel 845 Chipset Platform for DDR - Design Guide」 電子情報通信学会、「高速信号で電源用バイパスキャパシタに代わる伝送線路型電源の検討」、電子情報通信学会2003年度大会論文集12C−07、p85−86
Further, as shown in Non-Patent Document 2, in order to perform high-speed signal driving on a printed circuit board, it is desirable that the impedance of the power source connected to the device is sufficiently low and matches the impedance of the driven wiring. It is known in recent years.
JP-A-11-233951 JP 2003-163467 A Japanese Patent No. 3036629 JP 2001-203458 A Intel, `` Intel Pentium (R) 4 Processor in 478-Pin Package and Intel 845 Chipset Platform for DDR-Design Guide '' The Institute of Electronics, Information and Communication Engineers, “Study of transmission line type power supply to replace power supply bypass capacitor with high-speed signal”, IEICE 2003 Annual Meeting 12C-07, p85-86

しかしながら、従来の電源層とグランド層を有する基板においては、電源インピーダンスを制御することは困難であり、高速な信号駆動を行うのは困難である。   However, in a conventional substrate having a power supply layer and a ground layer, it is difficult to control the power supply impedance, and it is difficult to perform high-speed signal driving.

本発明は、上記問題を解決すべく成されたものであり、電源層及びグランド層に起因する電磁波放射を抑制し、ベースクロックが1GHz以上の高速動作する回路基板への適用を、低コスト且つ一般的なプリント基板の構造に対して若干の変更によって可能とするプリント配線基板を提供することを目的とする。   The present invention has been made to solve the above-described problems, and suppresses electromagnetic wave radiation caused by a power supply layer and a ground layer, and can be applied to a circuit board operating at high speed with a base clock of 1 GHz or more at a low cost. It is an object of the present invention to provide a printed wiring board that can be made by slightly changing the structure of a general printed board.

上記目的を達成するために、請求項1記載の発明は、配線層、第1のグランド層及び第2のグランド層が積層されたプリント配線基板において、前記第1のグランド層及び前記第2のグランド層の少なくとも一方に、平面視した場合に前記配線層に設けられた信号配線がまたぐように設けられた電源配線と、前記配線層に接続され、前記第1のグランド層及び前記第2のグランド層を貫通する導電性の層間接続手段と、前記第1のグランド層と前記第2のグランド層との間に設けられ、前記第1のグランド層と前記第2のグランド層とを導電接続する導電領域を、少なくとも前記電源配線の周囲及び前記層間接続手段の周囲に備えた導電層と、前記電源配線の周囲に設けられ、前記電源配線と前記導電領域とを絶縁する第1の誘電部材と、前記層間接続手段の周囲に設けられ、前記層間接続手段と前記層間接続手段の周囲に設けられた導電領域とを絶縁する第2の誘電部材と、を備えたことを特徴とする。 In order to achieve the above object, according to a first aspect of the present invention, there is provided a printed wiring board in which a wiring layer, a first ground layer, and a second ground layer are laminated, the first ground layer and the second ground layer. A power supply wiring provided so as to straddle a signal wiring provided in the wiring layer when viewed in plan on at least one of the ground layers, and connected to the wiring layer, the first ground layer and the second ground layer Conductive interlayer connection means penetrating the ground layer, and provided between the first ground layer and the second ground layer, and electrically connecting the first ground layer and the second ground layer. A conductive layer having at least a periphery of the power supply wiring and the periphery of the interlayer connection means, and a first dielectric member that is provided around the power supply wiring and insulates the power supply wiring from the conductive region And before It provided around the interlayer connecting member, characterized by comprising a second dielectric member which insulates the conductive region provided on the periphery of the interlayer connecting means and the interlayer connecting member.

この発明によれば、2つのグランド層の間に、これらを導電接続する導電領域を、少なくともグランド層に設けられた電源配線の周囲及び層間接続手段の周囲に備えた導電層を備えると共に、電源配線の周囲及び層間接続手段の周囲には誘電部材が設けられている。   According to the present invention, a conductive region is provided between two ground layers. The conductive region includes a conductive layer provided at least around the power supply wiring provided on the ground layer and around the interlayer connection means. Dielectric members are provided around the wiring and the interlayer connection means.

このように、二つのグランド層が導電層によって導通するように構成されているため、リターン電流が途切れるのを防ぐことができ、GHzオーダーの信号でも信号が減衰するのを防ぐことができると共に、コモンモード電流による電磁波放射が発生するのを抑制することができる。これにより信号の高速駆動が可能となる。   In this way, since the two ground layers are configured to be conducted by the conductive layer, the return current can be prevented from being interrupted, and even a signal in the order of GHz can be prevented from being attenuated. Generation of electromagnetic radiation due to the common mode current can be suppressed. This enables high-speed driving of signals.

また、電源配線とグランド層との間に誘電部材が設けられ、この誘電部材によって電源配線とグランド層とを絶縁する構成にしているため、誘電部材を介してグランドに対して低インピーダンスの電源、すなわち、信号の高速駆動を可能とする電源を得ることができる。また、電源配線をグランド電位に対して強く容量結合させることができるため、号配線がこの配線層と隣接するグランド層の電源配線をまたぐように存在する場合において、その信号配線にGHzオーダーの高周波信号が流れる場合でも、その信号に対するリターン電流が途切れることがなく、信号伝送特性を向上させることができる。 In addition, since a dielectric member is provided between the power supply wiring and the ground layer and the power supply wiring and the ground layer are insulated by this dielectric member, a low impedance power supply with respect to the ground via the dielectric member, That is, a power supply that enables high-speed signal driving can be obtained. Moreover, since it is possible to capacitive coupling strongly the power line with respect to the ground potential, when the signal wires are present so as to straddle the power wiring of the ground layer adjacent to the wiring layer, the GHz order in the signal line Even when a high-frequency signal flows, the return current for the signal is not interrupted, and the signal transmission characteristics can be improved.

なお、請求項2に記載したように、前記導電領域が、前記導電層全体に亘って設けられた構成としすることができる。この場合、第1のグランド層と第2のグランド層とを良好に導電接続することができる。また、誘電体層を加工して導電物質の領域を多数作る必要がなく加工性も向上する。   In addition, as described in the second aspect, the conductive region may be provided over the entire conductive layer. In this case, the first ground layer and the second ground layer can be electrically conductively connected. Further, it is not necessary to process the dielectric layer to create a large number of regions of the conductive material, and the processability is improved.

また、請求項3に記載したように、前記第1のグランド層、前記導電層、及び前記第2のグランド層が、単一の導電性部材で一体化されて構成されるようにしてもよい。これにより、プリント配線基板の構造を簡略化することができると共に、低コストで作製することができる。   According to a third aspect of the present invention, the first ground layer, the conductive layer, and the second ground layer may be integrated with a single conductive member. . Thereby, the structure of the printed wiring board can be simplified and can be manufactured at low cost.

請求項4記載の発明は、前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記層間接続手段の外径及び前記層間接続手段の周囲の前記導電領域の内径の少なくとも一方が調整されていることを特徴とする。   The invention according to claim 4 is characterized in that the outer diameter of the interlayer connecting means is such that the characteristic impedance relating to the conductive region around the interlayer connecting means and the interlayer connecting means is substantially the same as the characteristic impedance relating to the wiring of the wiring layer. And at least one of the inner diameters of the conductive regions around the interlayer connection means is adjusted.

この発明によれば、層間接続手段の外径及び層間接続手段の周囲の導電領域の内径の少なくとも一方を調整することにより、層間接続手段及び層間接続手段の周囲の導電領域に関する特性インピーダンスと配線層の配線に関する特性インピーダンスを略同一とする。これにより、信号の反射等による信号品質の劣化や定在波の発生による電磁波放射の発生等を抑えることができる。   According to the present invention, by adjusting at least one of the outer diameter of the interlayer connection means and the inner diameter of the conductive area around the interlayer connection means, the characteristic impedance and the wiring layer relating to the conductive area around the interlayer connection means and the interlayer connection means The characteristic impedances related to the wirings are made substantially the same. Thereby, it is possible to suppress the deterioration of signal quality due to signal reflection or the like, or the generation of electromagnetic wave radiation due to the occurrence of standing waves.

請求項5記載の発明は、前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記第2の誘電部材の誘電率が調整されていることを特徴とする。   The invention according to claim 5 is characterized in that the characteristic impedance relating to the interlayer connection means and the conductive region around the interlayer connection means is substantially the same as the characteristic impedance relating to the wiring of the wiring layer. The dielectric constant is adjusted.

この発明によれば、第2の誘電部材の誘電率を調整することにより、層間接続手段の外径及び層間接続手段の周囲の導電領域の内径の少なくとも一方を調整するのと同様に、層間接続手段及び層間接続手段の周囲の導電領域に関する特性インピーダンスと配線層の配線に関する特性インピーダンスを略同一とすることができる。これにより、信号の反射等による信号品質の劣化や定在波の発生による電磁波放射の発生等を抑えることができる。   According to the present invention, by adjusting the dielectric constant of the second dielectric member, it is possible to adjust the interlayer connection similarly to adjusting at least one of the outer diameter of the interlayer connection means and the inner diameter of the conductive region around the interlayer connection means. The characteristic impedance relating to the conductive region around the means and the interlayer connection means and the characteristic impedance relating to the wiring in the wiring layer can be made substantially the same. Thereby, it is possible to suppress the deterioration of signal quality due to signal reflection or the like, or the generation of electromagnetic wave radiation due to the occurrence of standing waves.

以上説明したように、本発明によれば、電源層及びグランド層に起因する電磁波放射を抑制し、ベースクロックが1GHz以上の高速動作する回路基板への適用を、低コスト且つ一般的なプリント基板の構造に対して若干の変更によって可能とすることができる、という効果を有する。   As described above, according to the present invention, low-cost and general printed circuit board can be applied to a circuit board that suppresses electromagnetic wave radiation caused by the power supply layer and the ground layer and operates at a high speed with a base clock of 1 GHz or more. The structure can be made possible by a slight change to the structure.

(第1実施形態)
以下、本発明の第1実施形態について説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described.

図1(A)には、本実施形態に係るプリント配線基板10の概略断面図が示されている。図1(A)に示すように、プリント配線基板10は、第1の信号配線層12、第1のグランド層14、導電層15、第2のグランド層16、第2の信号配線層18が積層された多層基板となっている。第1の信号配線層12と第1のグランド層との間及び第2のグランド層16と第2の信号配線層18との間は絶縁材20により絶縁されている。   FIG. 1A shows a schematic cross-sectional view of a printed wiring board 10 according to the present embodiment. As shown in FIG. 1A, the printed wiring board 10 includes a first signal wiring layer 12, a first ground layer 14, a conductive layer 15, a second ground layer 16, and a second signal wiring layer 18. It is a laminated multilayer substrate. The first signal wiring layer 12 and the first ground layer and the second ground layer 16 and the second signal wiring layer 18 are insulated by an insulating material 20.

図1(B)には、プリント配線基板10を第1のグランド層14側から見た平面図を示した。なお、同図においては、便宜上絶縁材20を透過させた状態として示している。また、図1(A)は、図1(B)のA−A断面図である。   FIG. 1B shows a plan view of the printed wiring board 10 as viewed from the first ground layer 14 side. In the figure, for the sake of convenience, the insulating material 20 is shown as being transmitted. 1A is a cross-sectional view taken along the line AA of FIG.

図1(A)、(B)に示すように、プリント配線基板10には、この基板を貫通する円柱状の導電性のスルーホール100が設けられている。また、第1の信号配線層12には、導電性の第1の信号配線102が、第2の信号配線層18には、導電性の第2の信号配線104が形成されており、信号配線102と信号配線104とはスルーホール100を介して接続(導通)されている。   As shown in FIGS. 1A and 1B, the printed wiring board 10 is provided with a cylindrical conductive through hole 100 penetrating the board. The first signal wiring layer 12 is formed with a conductive first signal wiring 102, and the second signal wiring layer 18 is formed with a conductive second signal wiring 104. 102 and the signal wiring 104 are connected (conductive) through the through hole 100.

導電性の第1のグランド層14と第2のグランド層16とは、導電性の導電層15を挟んで対向して配置された構造となっている。従って、第1のグランド層14と第2のグランド層16とは略同電位(グランド電位)となる。これにより、第1のグランド層14、導電層15、及び第2のグランド層16によってグランド層17が構成される。   The conductive first ground layer 14 and the second ground layer 16 are arranged so as to face each other with the conductive conductive layer 15 interposed therebetween. Therefore, the first ground layer 14 and the second ground layer 16 have substantially the same potential (ground potential). As a result, the first ground layer 14, the conductive layer 15, and the second ground layer 16 constitute a ground layer 17.

導電層15は、例えば金属微粒子を拡散したフィラー系導電性樹脂やアルミ等の金属材料等で構成することができる。なお、これらの材料に限らず、導電性を有するものであれば他の材料で構成されていてもよい。   The conductive layer 15 can be made of, for example, a filler-based conductive resin in which metal fine particles are diffused or a metal material such as aluminum. Note that the material is not limited to these materials, and other materials may be used as long as they have conductivity.

第1のグランド層14には、電源線26が設けられている。この電源線26は、例えば図示しないスルーホール等を介して第1の信号配線層12上に設けられた図示しない電源配線に接続される。そして、この電源配線に供給された電源が、基板上に搭載されたIC等の各種部品に供給される。   A power line 26 is provided on the first ground layer 14. The power line 26 is connected to a power line (not shown) provided on the first signal wiring layer 12 through a through hole (not shown), for example. The power supplied to the power supply wiring is supplied to various components such as an IC mounted on the substrate.

電源線26の周囲には、誘電部材110が充填されている。この誘電部材110により、電源線26と、第1のグランド層14及び導電層15とが絶縁される。   A dielectric member 110 is filled around the power line 26. The dielectric member 110 insulates the power line 26 from the first ground layer 14 and the conductive layer 15.

同様に、第2のグランド層16には、電源線30が設けられており、電源線30の周囲には、誘電部材111が設けられている。この誘電部材111により、電源線30と、第2のグランド層16及び導電層15とが絶縁される。   Similarly, a power line 30 is provided on the second ground layer 16, and a dielectric member 111 is provided around the power line 30. The dielectric member 111 insulates the power line 30 from the second ground layer 16 and the conductive layer 15.

また、第1のグランド層14、導電層15、及び第2のグランド層16で構成されるグランド層17には、図1(B)に示すように、内径r2の円柱状のスルーホール106が設けられており、スルーホール106の内径r2は、スルーホール100の外径r1よりも大きくなっている。すなわち、スルーホール100は、グランド層17に囲まれており、これにより基板を貫通する同軸構造の伝送路が構成される。また、スルーホール100とスルーホール106との間には、誘電部材112が充填されている。これにより、スルーホール100とグランド層17とが絶縁される。   Further, in the ground layer 17 composed of the first ground layer 14, the conductive layer 15, and the second ground layer 16, as shown in FIG. The inner diameter r2 of the through hole 106 is larger than the outer diameter r1 of the through hole 100. That is, the through hole 100 is surrounded by the ground layer 17, thereby forming a coaxial transmission line that penetrates the substrate. A dielectric member 112 is filled between the through hole 100 and the through hole 106. Thereby, the through hole 100 and the ground layer 17 are insulated.

誘電部材110、11、112としては、例えば一般のガラスエポキシ、高速用ガラスセラミック、超高速誘電率材であるガラスクロス基材等を用いることができる。   As the dielectric members 110, 11, and 112, for example, general glass epoxy, high-speed glass ceramic, a glass cloth base material that is an ultrahigh-speed dielectric constant material, or the like can be used.

図7には、従来におけるプリント配線基板200を示した。図7に示すように、第1のグランド層202と第2のグランド層204とが接続されない場合において、信号配線206を流れる信号が第1のスルーホール208により第1のグランド層202及び第2のグランド層204をまたがって信号配線210側に流れる場合、リターン電流が途切れる。これにより、特にGHzオーダーでの信号伝送特性が悪化し、第1のグランド層202及び第2のグランド層204をまたがって信号が流れることで信号が減衰してしまうと共に、リターン電流が途切れることによって誘起されるコモンモード電流による電磁波放射が発生する。   FIG. 7 shows a conventional printed wiring board 200. As shown in FIG. 7, when the first ground layer 202 and the second ground layer 204 are not connected, a signal flowing through the signal wiring 206 is transmitted to the first ground layer 202 and the second ground through the first through hole 208. When the current flows across the ground layer 204 to the signal wiring 210 side, the return current is interrupted. As a result, signal transmission characteristics particularly in the GHz order are deteriorated, the signal is attenuated by the signal flowing across the first ground layer 202 and the second ground layer 204, and the return current is interrupted. Electromagnetic radiation is generated by the induced common mode current.

これに対し、本実施形態に係るプリント配線基板10では、第1のグランド層14と第2のグランド層16との間に導電層15が設けられ、第1のグランド層14と第2のグランド層16とが導通するように構成されているため、リターン電流が途切れるのを防ぐことができ、GHzオーダーの信号でも信号が減衰するのを防ぐことができると共に、コモンモード電流による電磁波放射が発生するのを抑制することができる。これにより信号の高速駆動が可能となる。   On the other hand, in the printed wiring board 10 according to the present embodiment, the conductive layer 15 is provided between the first ground layer 14 and the second ground layer 16, and the first ground layer 14 and the second ground layer 16 are provided. Since the layer 16 is configured to conduct, it is possible to prevent the return current from being interrupted, to prevent the signal from being attenuated even by a signal in the GHz order, and to generate electromagnetic radiation due to the common mode current. Can be suppressed. This enables high-speed driving of signals.

また、電源線26と第1のグランド層14との間に誘電部材110が設けられ、この誘電部材110によって電源線26と第1のグランド層14とを絶縁する構成にしているため、誘電部材110を介してグランドに対して低インピーダンスの電源、すなわち、信号の高速駆動を可能とする電源を得ることができる。また、電源線26は、グランド電位に対して強く容量結合することとなるため、電源線26をまたぐような信号配線が第1の信号配線層12上に存在する場合において、その信号配線にGHzオーダーの高周波信号が流れる場合でも、その信号に対するリターン電流が途切れることがなく、信号伝送特性を向上させることができる。なお、電源線30と第2のグランド層16との間にも誘電部材111が設けられているが、これについても上記と同様である。   In addition, since the dielectric member 110 is provided between the power supply line 26 and the first ground layer 14 and the power supply line 26 and the first ground layer 14 are insulated by the dielectric member 110, the dielectric member Through 110, a power source having a low impedance with respect to the ground, that is, a power source that enables high-speed driving of signals can be obtained. Further, since the power supply line 26 is strongly capacitively coupled to the ground potential, when a signal wiring that straddles the power supply line 26 exists on the first signal wiring layer 12, the signal wiring is connected to GHz. Even when a high-frequency signal of the order flows, the return current for the signal is not interrupted, and the signal transmission characteristics can be improved. A dielectric member 111 is also provided between the power supply line 30 and the second ground layer 16, and this is also the same as described above.

ところで、スルーホール100の外径r1及びスルーホール106の内径r2を変化させることにより、スルーホール100及びグランド電位となるスルーホール106から成る同軸構造の伝送路に関する特性インピーダンスZを制御することができる。特性インピーダンスZは、次式で表される。   By the way, by changing the outer diameter r1 of the through hole 100 and the inner diameter r2 of the through hole 106, the characteristic impedance Z relating to the transmission line having the coaxial structure including the through hole 100 and the through hole 106 having the ground potential can be controlled. . The characteristic impedance Z is expressed by the following equation.

Figure 0004385753
Figure 0004385753

ここで、μはスルーホール100とスルーホール106との間の誘電部材112の透磁率、εはスルーホール100とスルーホール106との間の誘電部材112の誘電率である。   Here, μ is the magnetic permeability of the dielectric member 112 between the through hole 100 and the through hole 106, and ε is the dielectric constant of the dielectric member 112 between the through hole 100 and the through hole 106.

すなわち、透磁率μ、誘電率εが一定である場合、スルーホール100及びスルーホール106に関する特性インピーダンスは、スルーホール100の外径r1及びスルーホール106の内径r2に依存する。   That is, when the magnetic permeability μ and the dielectric constant ε are constant, the characteristic impedance relating to the through hole 100 and the through hole 106 depends on the outer diameter r1 of the through hole 100 and the inner diameter r2 of the through hole 106.

従って、スルーホール100及びスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するように、スルーホール100の外径r1及びスルーホール106の内径r2を設定することが好ましい。(1)式から明らかなように、特性インピーダンスZを上げたい場合には、スルーホール100の外径r1を小さくするかスルーホール106の内径r2を大きくすればよく、特性インピーダンスZを下げたい場合には、スルーホール100の外径r1を大きくするかスルーホール106の内径r2を小さくすればよい。このように、スルーホール100の外径r1及びスルーホール106の内径r2の少なくとも一方を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。   Therefore, the characteristic impedance relating to the through hole 100 and the through hole 106 is the characteristic impedance obtained in advance from the input / output characteristics of the first signal wiring 102, the second signal wiring 104, and the devices connected to these signal wirings. It is preferable to set the outer diameter r1 of the through hole 100 and the inner diameter r2 of the through hole 106 so as to be substantially coincident with each other. As is clear from the equation (1), when the characteristic impedance Z is desired to be increased, the outer diameter r1 of the through hole 100 may be decreased or the inner diameter r2 of the through hole 106 may be increased, and the characteristic impedance Z may be decreased. For this purpose, the outer diameter r1 of the through hole 100 may be increased or the inner diameter r2 of the through hole 106 may be decreased. In this way, by adjusting at least one of the outer diameter r1 of the through hole 100 and the inner diameter r2 of the through hole 106 to match the impedance of the signal transmission path, the signal quality deteriorates due to signal reflection even for signals in the GHz order. Can be further suppressed.

また、透磁率μ、スルーホール100の外径r1、及びスルーホール106の内径r2が一定である場合、スルーホール100及びスルーホール106に関する特性インピーダンスは、誘電率εに依存する。   When the magnetic permeability μ, the outer diameter r1 of the through hole 100, and the inner diameter r2 of the through hole 106 are constant, the characteristic impedance relating to the through hole 100 and the through hole 106 depends on the dielectric constant ε.

従って、スルーホール100及びスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するような誘電率の誘電部材112を用いてもよい。例えば、誘電率を低くすることにより、スルーホール100の外径r1を小さくするかスルーホール106の内径r2を大きくするのと同様に特性インピーダンスZを上げることができ、誘電率を高くすることにより、スルーホール100の外径r1を大きくするかスルーホール106の内径r2を小さくするのと同様に特性インピーダンスZを下げることができる。このように、スルーホール100とスルーホール106との間の誘電部材112の誘電率を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。   Therefore, the characteristic impedance relating to the through hole 100 and the through hole 106 is the characteristic impedance obtained in advance from the input / output characteristics of the first signal wiring 102, the second signal wiring 104, and the devices connected to these signal wirings. A dielectric member 112 having a substantially constant dielectric constant may be used. For example, by reducing the dielectric constant, the characteristic impedance Z can be increased in the same manner as when the outer diameter r1 of the through hole 100 is reduced or the inner diameter r2 of the through hole 106 is increased, and by increasing the dielectric constant. The characteristic impedance Z can be lowered in the same manner as the outer diameter r1 of the through hole 100 is increased or the inner diameter r2 of the through hole 106 is decreased. In this way, by adjusting the dielectric constant of the dielectric member 112 between the through hole 100 and the through hole 106 to match the impedance of the signal transmission path, the signal quality deteriorates due to signal reflection even for signals in the GHz order. Can be further suppressed.

プリント配線基板10の製造方法としては、まず、導電層15に、誘電部材110を充填するための凹部をエッチングや切削等の公知の手法を用いて形成し、誘電部材110を充填する。誘電部材110の形成には、熱的手段、化学的手段、機械的手段の何れの方法を用いてもよい。ここで、熱的手段とは、例えば導電層15に熱硬化性の導電性樹脂を用いた場合に、充填された誘電部材110に熱を供給して熱硬化させる手段であり、化学的手段とは、誘電部材110を化学反応により硬化させる手段であり、機械的手段とは、例えば固体の誘電部材110を用いた場合に、導電層15に形成した凹部に誘電部材110を嵌め合わせる手段等をいう。なお、誘電部材111についても同様である。   As a method for manufacturing the printed wiring board 10, first, a concave portion for filling the dielectric member 110 is formed in the conductive layer 15 using a known method such as etching or cutting, and the dielectric member 110 is filled. The dielectric member 110 may be formed by any method of thermal means, chemical means, and mechanical means. Here, the thermal means is means for supplying heat to the filled dielectric member 110 and thermosetting it when, for example, a thermosetting conductive resin is used for the conductive layer 15. Is a means for curing the dielectric member 110 by a chemical reaction, and mechanical means include, for example, a means for fitting the dielectric member 110 into a recess formed in the conductive layer 15 when the solid dielectric member 110 is used. Say. The same applies to the dielectric member 111.

誘電部材110、111を導電層15に形成した後、従来の一般的なプリント配線基板の製造方法と同様に、2つの第1のグランド層14及び第2のグランド層16を形成する金属を導電層15の両側に形成し、エッチング等の手段によって不要部分の金属を除去し、電源線26、30を形成する。   After the dielectric members 110 and 111 are formed on the conductive layer 15, the metal forming the two first ground layers 14 and the second ground layer 16 is made conductive in the same manner as a conventional general printed wiring board manufacturing method. Formed on both sides of the layer 15, unnecessary portions of the metal are removed by means such as etching, and power lines 26 and 30 are formed.

スルーホール100、106の形成には、例えば前記特許文献4に記載された方法を用いることが可能である。また、この方法に限らず、グランド層17を形成した後、ドリル、レーザー等の切削手段で第1の貫通穴を形成し、前記第1の貫通穴にメッキを施してスルーホール106を形成し、このスルーホール106に誘電部材112を充填した後、第1のグランド層14に第1のプリプレグ層及び第1の信号配線層12、第2のグランド層16に第2のプリプレグ層及び第2の信号配線層18を積層し、誘電部材112が充填された領域に前記切削手段で第2の貫通穴を形成し、前記第2の貫通穴にメッキを施してスルーホール100を形成し、このスルーホール100と接続されるように第1の信号配線層12上に第1の信号配線102を、第2の信号配線層18上に第2の信号配線104を形成することによりプリント配線基板10を作製することができる。   For example, the method described in Patent Document 4 can be used to form the through holes 100 and 106. In addition to this method, after the ground layer 17 is formed, a first through hole is formed by a cutting means such as a drill or a laser, and the through hole 106 is formed by plating the first through hole. After filling the through hole 106 with the dielectric member 112, the first prepreg layer and the first signal wiring layer 12 are formed on the first ground layer 14, and the second prepreg layer and the second ground layer 16 are formed on the second ground layer 16. The signal wiring layer 18 is laminated, a second through hole is formed by the cutting means in a region filled with the dielectric member 112, and the through hole 100 is formed by plating the second through hole. By forming the first signal wiring 102 on the first signal wiring layer 12 and the second signal wiring 104 on the second signal wiring layer 18 so as to be connected to the through hole 100, the printed wiring board 10. Make Door can be.

このように、従来の多層プリント配線基板とほとんど変わらないプロセスにより、大きなコストアップを伴うことなくプリント配線基板10を作製することができる。   As described above, the printed wiring board 10 can be manufactured without a large increase in cost by a process almost the same as that of the conventional multilayer printed wiring board.

また、本発明は、例えば特許文献2及び非特許文献1に記載されたようなプリント配線基板にも適用可能であるが、特許文献2に記載されてたプリント配線基板のように2つのグランド層を接続する多数のビアホールは必要ない。   The present invention can also be applied to a printed wiring board as described in, for example, Patent Document 2 and Non-Patent Document 1, but two ground layers like the printed wiring board described in Patent Document 2 are used. There is no need for a large number of via holes connecting the two.

図2には、本発明を適用したプリント配線基板の具体例を示した。図2(A)に示すように、プリント配線基板160は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が絶縁材20を介して積層された多層構造の4層基板となっている。   FIG. 2 shows a specific example of a printed wiring board to which the present invention is applied. As shown in FIG. 2A, in the printed wiring board 160, the first signal wiring layer 12, the first ground layer 14, the second ground layer 16, and the second signal wiring layer 18 are made of the insulating material 20. Thus, a four-layer substrate having a multilayer structure is provided.

図2(B)には、第1のグランド層14の平面図が示されている。なお、図2(A)は、図2(B)のA−A断面図である。   FIG. 2B shows a plan view of the first ground layer 14. Note that FIG. 2A is a cross-sectional view taken along the line AA in FIG.

図2(A)、(B)に示すように、第1のグランド層14と第2のグランド層16との間には、導電層15が設けられている。これにより、第1のグランド層14と第2のグランド層16とを略同電位とすることができる。   As shown in FIGS. 2A and 2B, a conductive layer 15 is provided between the first ground layer 14 and the second ground layer 16. Thereby, the first ground layer 14 and the second ground layer 16 can be set to substantially the same potential.

また、図2(A),(B)に示すように、第1のグランド層14には、グランドパターン24及び線状の電源線26が分離独立して形成されている。第2のグランド層16には、グランドパターン28及び線状の電源線30が分離独立して形成されている。   As shown in FIGS. 2A and 2B, a ground pattern 24 and a linear power supply line 26 are separately and independently formed on the first ground layer 14. In the second ground layer 16, a ground pattern 28 and a linear power supply line 30 are formed separately and independently.

また、電源線26及び電源線30は、基板端部からグランドパターン24を挟んで内側に形成されている。   Further, the power supply line 26 and the power supply line 30 are formed on the inner side of the ground pattern 24 from the end of the substrate.

電源線26と、グランドパターン24及び導電層15との間には、誘電部材110が設けられており、電源線30と、グランドパターン28及び導電層15との間には、誘電部材111が設けられている。   A dielectric member 110 is provided between the power supply line 26 and the ground pattern 24 and the conductive layer 15, and a dielectric member 111 is provided between the power supply line 30 and the ground pattern 28 and the conductive layer 15. It has been.

電源線26と電源線30とは、ビアホール32により層間接続されている。電源線26には、例えば第1の信号配線層12上に実装される直流電圧電源34のプラス端子がビアホール35を介して接続される。直流電圧電源34のマイナス端子は、ビアホール37を介してグランドパターン24に接続される。これにより、電源線26及び電源線30には、直流電圧電源34から所定の直流電圧Vccが印加される。   The power supply line 26 and the power supply line 30 are connected to each other through a via hole 32. For example, a positive terminal of a DC voltage power supply 34 mounted on the first signal wiring layer 12 is connected to the power supply line 26 via a via hole 35. The negative terminal of the DC voltage power supply 34 is connected to the ground pattern 24 via the via hole 37. As a result, a predetermined DC voltage Vcc is applied from the DC voltage power supply 34 to the power supply line 26 and the power supply line 30.

また、第1の信号配線層12には、動作周波数や信号周波数が高周波(例えば数GHz)であるIC(例えばデジタルIC)36、38、40,42が実装されている。IC36の電源端子36Vは、接続パターン44、ビアホール46を介して電源線26と接続されており、IC36のグランド端子36Gは、ビアホール48を介して第1のグランド層14と接続されている。これにより、電源端子36Vに、電源線26から直流電圧Vccが供給され、IC36が動作可能となる。   The first signal wiring layer 12 is mounted with ICs (for example, digital ICs) 36, 38, 40, and 42 whose operating frequency and signal frequency are high frequencies (for example, several GHz). The power supply terminal 36V of the IC 36 is connected to the power supply line 26 via the connection pattern 44 and the via hole 46, and the ground terminal 36G of the IC 36 is connected to the first ground layer 14 via the via hole 48. As a result, the DC voltage Vcc is supplied from the power supply line 26 to the power supply terminal 36V, and the IC 36 becomes operable.

IC38の電源端子38Vは、接続パターン50、ビアホール52を介して電源線30と接続されており、IC38のグランド端子38Gは、ビアホール54を介して第1のグランド層14と接続されている。これにより、電源端子38Vに、電源線30から直流電圧Vccが供給され、IC38が動作可能となる。   The power supply terminal 38V of the IC 38 is connected to the power supply line 30 via the connection pattern 50 and the via hole 52, and the ground terminal 38G of the IC 38 is connected to the first ground layer 14 via the via hole 54. As a result, the DC voltage Vcc is supplied from the power supply line 30 to the power supply terminal 38V, and the IC 38 becomes operable.

IC40の電源端子40Vは、接続パターン56、ビアホール58を介して電源線26と接続されており、IC40のグランド端子40Gは、ビアホール60を介して第1のグランド層14と接続されている。これにより、電源端子40Vに、電源線26から直流電圧Vccが供給され、IC40が動作可能となる。   The power terminal 40V of the IC 40 is connected to the power line 26 via the connection pattern 56 and the via hole 58, and the ground terminal 40G of the IC 40 is connected to the first ground layer 14 via the via hole 60. As a result, the DC voltage Vcc is supplied from the power supply line 26 to the power supply terminal 40V, and the IC 40 becomes operable.

IC42の電源端子42Vは、接続パターン62、ビアホール64を介して電源線30と接続されており、IC42のグランド端子42Gは、ビアホール66を介して第1のグランド層14と接続されている。これにより、電源端子42Vに、電源線30から直流電圧Vccが供給され、IC42が動作可能となる。   The power supply terminal 42V of the IC 42 is connected to the power supply line 30 via the connection pattern 62 and the via hole 64, and the ground terminal 42G of the IC 42 is connected to the first ground layer 14 via the via hole 66. As a result, the DC voltage Vcc is supplied from the power supply line 30 to the power supply terminal 42V, and the IC 42 becomes operable.

また、IC36の信号端子36S1は、スルーホール100Aを介して第2の信号配線層18に形成された線状の信号配線70の一端と接続されている。信号配線70の他端は、スルーホール72を介してIC38の信号端子38S1と接続されている。 The signal terminal 36S 1 of IC36 is connected to one end of the second signal wiring layer 18 linear signal wiring 70 formed through the through hole 100A. The other end of the signal wiring 70 is connected to the signal terminal 38S 1 of the IC 38 through the through hole 72.

スルーホール100Aは、グランド層17に形成された円柱状のスルーホール106Aにより覆われると共に、スルーホール100Aとスルーホール106Aとの間には、誘電部材112Aが充填されている。同様に、スルーホール100Bは、グランド層17に形成された円柱状のスルーホール106Bにより覆われると共に、スルーホール100Bとスルーホール106Bとの間には、誘電部材112Bが充填されている。このため、例えばIC36の信号端子36S1から、スルーホール100A、信号配線70、スルーホール100Bを経由してIC38の信号端子38S1に出力される場合のように、複数の層をまたがって信号が流れる場合でも、信号品質が劣化するのを抑えることができると共に、電磁波放射を抑制することができる。 The through hole 100A is covered with a cylindrical through hole 106A formed in the ground layer 17, and a dielectric member 112A is filled between the through hole 100A and the through hole 106A. Similarly, the through hole 100B is covered with a cylindrical through hole 106B formed in the ground layer 17, and a dielectric member 112B is filled between the through hole 100B and the through hole 106B. For this reason, for example, signals are output across a plurality of layers from the signal terminal 36S 1 of the IC 36 to the signal terminal 38S 1 of the IC 38 via the through hole 100A, the signal wiring 70, and the through hole 100B. Even when it flows, signal quality can be prevented from deteriorating and electromagnetic radiation can be suppressed.

IC36の信号端子36S2は、スルーホール74を介して第2の信号配線層18に形成された線状の信号配線76の一端と接続されている。信号配線76の他端は、スルーホール78を介してIC38の信号端子38S2と接続されている。これにより、IC36とIC38との間で信号の授受が可能となる。 IC36 signal terminal 36S 2 is connected to one end of the second signal wiring layer 18 which is formed in linear signal lines 76 via the through hole 74. The other end of the signal wiring 76 is connected to the signal terminal 38S 2 of the IC 38 through the through hole 78. As a result, signals can be exchanged between the IC 36 and the IC 38.

さらに、IC40の信号端子40S1は、信号配線80によりIC42の信号端子42S1と接続されており、IC40の信号端子40S2は、信号配線82によりIC42の信号端子42S2と接続されている。これにより、IC40とIC42との間で信号の授受が可能となる。 Further, the signal terminal 40S 1 of the IC 40 is connected to the signal terminal 42S 1 of the IC 42 by the signal wiring 80, and the signal terminal 40S 2 of the IC 40 is connected to the signal terminal 42S 2 of the IC 42 by the signal wiring 82. As a result, signals can be exchanged between the IC 40 and the IC 42.

このように、プリント配線基板10は、第1のグランド層14及び第2のグランド層16と対向する電源層が存在せず、第1のグランド層14に電源線26が、第2のグランド層16に電源線30が形成されているため、電源層とグランド層との間の共振による電磁波放射が生じることがなく、また、内層に電源線を設けているため、信号配線層の実装密度を高めることができる。さらに、電源線26と、グランドパターン24及び導電層15との間には、誘電部材110が設けられており、電源線30と、グランドパターン28及び導電層15との間には、誘電部材111が設けられているため、グランドに対して低インピーダンスの電源を得ることができ、信号の高速駆動が可能となる。また、電源線とグランドパターンとが強く容量結合することにより、信号配線を流れる信号電流が高周波であっても、そのリターン電流が途切れることがなく、電磁波放射をより効果的に防ぐことができる。また、特許文献2に示される技術のように、信号配線が電源配線をまたがるのを避ける必要が無く、配線設計の自由度を高くすることができる。   As described above, the printed wiring board 10 does not have a power supply layer facing the first ground layer 14 and the second ground layer 16, and the power supply line 26 is provided on the first ground layer 14. Since the power supply line 30 is formed in 16, electromagnetic wave radiation due to resonance between the power supply layer and the ground layer does not occur, and since the power supply line is provided in the inner layer, the mounting density of the signal wiring layer is reduced. Can be increased. Further, a dielectric member 110 is provided between the power supply line 26 and the ground pattern 24 and the conductive layer 15, and a dielectric member 111 is provided between the power supply line 30, the ground pattern 28 and the conductive layer 15. Therefore, it is possible to obtain a power source having a low impedance with respect to the ground and to drive a signal at high speed. In addition, since the power supply line and the ground pattern are strongly capacitively coupled, even if the signal current flowing through the signal wiring is high frequency, the return current is not interrupted, and electromagnetic radiation can be more effectively prevented. Further, unlike the technique disclosed in Patent Document 2, it is not necessary to avoid the signal wiring straddling the power supply wiring, and the degree of freedom in wiring design can be increased.

なお、本実施形態では、導電層15は、プリント配線基板10を平面視した場合における誘電部材110、111が形成された部分を除く全ての領域において、第1のグランド層14及び第2のグランド層16と接続されるように導電領域が形成された場合について説明したが、図3に示すプリント配線基板10Aのように、プリント配線基板10を平面視した場合における電源線26、30の周囲及びスルーホール106の周囲のみに、第1のグランド層14と第2のグランド層16とを接続する導電領域120を形成し、その他の領域を絶縁材20で構成するように構成してもよい。これにより、導電層15の導電領域を少なくすることができ、低コストで作製可能となる。   In the present embodiment, the conductive layer 15 includes the first ground layer 14 and the second ground layer in all regions except the portion where the dielectric members 110 and 111 are formed when the printed wiring board 10 is viewed in plan. The case where the conductive region is formed so as to be connected to the layer 16 has been described. However, like the printed wiring board 10A illustrated in FIG. 3, the periphery of the power supply lines 26 and 30 when the printed wiring board 10 is viewed in plan view and The conductive region 120 that connects the first ground layer 14 and the second ground layer 16 may be formed only around the through hole 106, and the other region may be configured by the insulating material 20. Thereby, the conductive region of the conductive layer 15 can be reduced, and it can be manufactured at low cost.

また、図4に示すプリント配線基板10Bのように、所定の剛性を有する導電性部材を用いて導電層15を形成し、第1のグランド層14及び第2のグランド層14を省略した構成としてもよい。これにより、導電層15がグランド層として機能する。このようなプリント配線基板10Bは、第1のグランド層14及び第2のグランド層14を形成する工程を省略することにより、前述した製造方法とほぼ同様の製造方法で作製することができる。このため、プリント配線基板の構造を簡単にすることができると共に、低コストで作製することができる。   Further, as in the printed wiring board 10B shown in FIG. 4, the conductive layer 15 is formed using a conductive member having a predetermined rigidity, and the first ground layer 14 and the second ground layer 14 are omitted. Also good. Thereby, the conductive layer 15 functions as a ground layer. Such a printed wiring board 10B can be manufactured by a manufacturing method substantially similar to the manufacturing method described above by omitting the step of forming the first ground layer 14 and the second ground layer 14. For this reason, the structure of the printed wiring board can be simplified and can be manufactured at low cost.

なお、本実施形態では、信号電流がスルーホール100を介して二つのグランド層をまたがって流れる場合について説明したが、信号電流に限らず、電源電流が流れる場合にも本発明を適用可能であり、本発明の効果を得ることができる。   In the present embodiment, the case where the signal current flows across the two ground layers via the through hole 100 has been described. However, the present invention can be applied not only to the signal current but also to the power supply current. The effects of the present invention can be obtained.

(実施例)
次に、本発明の実施例について説明する。図5には、図1に示したプリント配線基板10や図7に示す従来構造のプリント配線基板200等における信号の減衰量と周波数との関係をFDTD(Finite Difference Time Domain Method)法によりシミュレーションした結果を示した。また、図6(A)には、図7に示す従来構造のプリント配線基板における遠方電界についてFDTD法によりシミュレーションした結果を、図6(B)には、図1に示したプリント配線基板10における遠方電界についてFDTD法によりシミュレーションした結果をそれぞれ示した。
(Example)
Next, examples of the present invention will be described. FIG. 5 shows a simulation of the relationship between signal attenuation and frequency in the printed wiring board 10 shown in FIG. 1 and the conventional printed wiring board 200 shown in FIG. 7 by the FDTD (Finite Difference Time Domain Method) method. Results are shown. Further, FIG. 6A shows a result of a simulation of a far electric field in the printed wiring board having the conventional structure shown in FIG. 7 by the FDTD method, and FIG. 6B shows a result in the printed wiring board 10 shown in FIG. The results of simulating the far electric field by the FDTD method are shown.

プリント配線基板10におけるシミュレーションの条件として、第1のグランド層14と第2のグランド層16との間隔は0.9mm、第1の信号配線層12上の第1の信号配線102、第2の信号配線層18の第2の信号配線104は幅が0.5mm、信号配線102と第1のグランド層14との間隔及び信号配線104と第2のグランド層16との間隔は0.3mmのマイクロストリップ線路とした。また、スルーホール100の外径は0.5mm、スルーホール106の内径は2mmとした。絶縁材20等の誘電体の誘電率εは全て4.7、配線等の金属部分はすべて完全導体とした。他のプリント配線基板の条件についても略同様である。   As a simulation condition in the printed wiring board 10, the distance between the first ground layer 14 and the second ground layer 16 is 0.9 mm, the first signal wiring 102 on the first signal wiring layer 12, the second The second signal wiring 104 of the signal wiring layer 18 has a width of 0.5 mm, and the distance between the signal wiring 102 and the first ground layer 14 and the distance between the signal wiring 104 and the second ground layer 16 are 0.3 mm. A microstrip line was used. The outer diameter of the through hole 100 was 0.5 mm, and the inner diameter of the through hole 106 was 2 mm. The dielectric constant ε of the dielectric material such as the insulating material 20 was 4.7, and the metal parts such as the wiring were all perfect conductors. The same applies to the conditions of other printed wiring boards.

図5に示す「従来構造」は、図7に示すプリント配線基板200のシミュレーション結果である。「近傍ビア」は、図7に示すプリント配線基板200のスルーホール208から2.5mm離間した位置にスルーホール208と同径のビアホールを第1のグランド層202と第2のグランド層204との間に設けたプリント配線基板のシミュレーション結果である。「単一面」は、単一のグランド層が第1の信号配線層と第2の信号配線層との間に挟まれた構造のプリント配線基板のシミュレーション結果である。なお、スルーホールの穴径は2mm、マイクロストリップ線路、すなわち第1の信号配線層に形成された信号配線及び第2の信号配線層に形成された信号配線の幅は0.5mm、マイクロストリップ線路の高さ、すなわち第1の信号配線層とグランド層との距離、及び第2の信号配線層とグランド層との距離はともに0.3mmである。「新構造」は、図1に示した本発明に係るプリント配線基板10のシミュレーション結果である。   The “conventional structure” shown in FIG. 5 is a simulation result of the printed wiring board 200 shown in FIG. The “neighboring via” is a via hole having the same diameter as the through hole 208 at a position 2.5 mm away from the through hole 208 of the printed wiring board 200 shown in FIG. 7, and is formed between the first ground layer 202 and the second ground layer 204. It is a simulation result of the printed wiring board provided between. “Single plane” is a simulation result of a printed wiring board having a structure in which a single ground layer is sandwiched between a first signal wiring layer and a second signal wiring layer. The through hole has a hole diameter of 2 mm, the width of the microstrip line, that is, the signal wiring formed in the first signal wiring layer and the signal wiring formed in the second signal wiring layer is 0.5 mm, the microstrip line. , That is, the distance between the first signal wiring layer and the ground layer and the distance between the second signal wiring layer and the ground layer are both 0.3 mm. The “new structure” is a simulation result of the printed wiring board 10 according to the present invention shown in FIG.

なお、配線及びグランド層の端部はMur1次の吸収境界条件としてシミュレーションを行った。   Note that the simulation was performed on the ends of the wiring and the ground layer as Mur1st absorption boundary conditions.

図5は、信号が第1の信号配線層から第2の信号配線層へスルーホールを介して流れた場合における信号の減衰量と周波数との関係を示している。   FIG. 5 shows the relationship between the signal attenuation and the frequency when a signal flows from the first signal wiring layer to the second signal wiring layer through the through hole.

図5に示すように、「従来構造」では、信号の周波数が2〜3GHzで最大約1.4dB減衰し、信号が往復して2個のスルーホールを通ると減衰は2.8dBにもなり、GHzオーダーの信号伝送では実用に耐えないといえる。   As shown in FIG. 5, in the “conventional structure”, the signal frequency is attenuated by about 1.4 dB at the maximum at 2 to 3 GHz, and when the signal reciprocates and passes through two through holes, the attenuation becomes 2.8 dB. It can be said that the signal transmission in the GHz order is not practical.

「近傍ビア」では、「従来構造」に比べて改善されるものの、その効果は0.2dB程度にすぎない。   Although the “neighboring via” is improved as compared with the “conventional structure”, the effect is only about 0.2 dB.

これに対して、本発明に係るプリント配線基板10のシミュレーション結果である「新構造」では、「従来構造」、「近傍ビア」と比較して減衰量が減少すると共に、単一のグランド層でリターン電流が途切れることがない構造のプリント配線基板のシミュレーション結果である「単一面」と比較して、ほぼ同じ減衰量となっている。   On the other hand, in the “new structure” which is the simulation result of the printed wiring board 10 according to the present invention, the attenuation is reduced as compared with the “conventional structure” and “neighboring via”, and a single ground layer is used. Compared with a “single plane” which is a simulation result of a printed wiring board having a structure in which the return current is not interrupted, the attenuation is almost the same.

発明者らによる解析の結果、「従来構造」で示す従来構造のプリント配線基板における信号の減衰量は、2つのグランド層の間隔に略比例して大きくなることが判っている。すなわち、単一のグランド層では問題とならないが、グランド層が2つの場合は、その間隔によって信号の減衰量が変化するのである。これに対し、「新構造」で示す本発明に係るプリント配線基板は、「単一面」で示す単一のグランド層を備えたプリント配線基板のシミュレーション結果との比較に示されるとおり、2つのグランド層の間隔によらず良好な信号伝達特性が得られている。   As a result of analysis by the inventors, it has been found that the amount of signal attenuation in the printed wiring board having the conventional structure shown as “conventional structure” increases substantially in proportion to the interval between the two ground layers. That is, there is no problem with a single ground layer, but when there are two ground layers, the amount of signal attenuation changes depending on the interval between them. On the other hand, the printed wiring board according to the present invention indicated by “new structure” has two grounds as shown in the comparison with the simulation result of the printed wiring board provided with the single ground layer indicated by “single plane”. Good signal transfer characteristics are obtained regardless of the layer spacing.

すなわち、信号配線の低インピーダンス化のために外層である第1の信号配線層と第1のグランド層との間隔や、第2の信号配線層と第2のグランド層との間隔を小さくすると、基板の反りや部品実装時の半田による熱の影響を回避するために、一般のプリント基板では第1のグランド層と第2のグランド層との間隔を大きくしなければならないが、本発明に係るプリント配線基板では信号伝達特性への悪影響がなく、GHzオーダーの高速伝送に適したものといえる。   That is, if the distance between the first signal wiring layer and the first ground layer, which is the outer layer, or the distance between the second signal wiring layer and the second ground layer is reduced in order to reduce the impedance of the signal wiring, In order to avoid the influence of heat caused by the warpage of the board and the solder at the time of component mounting, the interval between the first ground layer and the second ground layer must be increased in a general printed circuit board. A printed wiring board has no adverse effect on signal transmission characteristics, and can be said to be suitable for high-speed transmission in the order of GHz.

図6(A)には、図7に示す従来構造のプリント配線基板200において、信号が複数の層をまたがって流れる場合における電磁波放射の変化を表すものとして、遠方電界の水平偏波及び垂直偏波をシミュレーションした結果を、図6(B)には、第1実施形態で説明したプリント配線基板10において、上記と同様に遠方電界の水平偏波及び垂直偏波をシミュレーションした結果をそれぞれ示した。両者とも、プリント配線基板を水平に設置し、水平方向から観測する1GHzの遠方電磁界をシミュレーションした。   FIG. 6 (A) shows horizontal polarization and vertical polarization of a far electric field as representing changes in electromagnetic wave radiation when a signal flows across a plurality of layers in the printed wiring board 200 having the conventional structure shown in FIG. FIG. 6B shows the result of simulating the wave, and the result of simulating the horizontal polarization and the vertical polarization of the far electric field in the printed wiring board 10 described in the first embodiment in the same manner as described above. . In both cases, a printed wiring board was installed horizontally, and a 1 GHz far electromagnetic field observed from the horizontal direction was simulated.

図6(A)、(B)に示すように、従来構造のプリント配線基板では、水平偏波面の電界強度が、本発明に係るプリント配線基板10よりも約11dB大きいことが判る。これは、複数のグランド層を信号がまたがって流れるときのリターン電流が途切れることによって生じる水平方向のコモンモード電流が電磁波放射にとって支配的であることによる。   As shown in FIGS. 6A and 6B, in the conventional printed wiring board, the electric field strength in the horizontal polarization plane is about 11 dB larger than that of the printed wiring board 10 according to the present invention. This is because the horizontal common mode current generated by the interruption of the return current when a signal flows across a plurality of ground layers is dominant for electromagnetic radiation.

なお、本シミュレーションでは計算を発散させないようにするため、2つのグランド層の端部にはMur1次の吸収境界条件を用いており、信号伝達用のビアホールによる電磁界が例えば内層として設けられた電源層とグランド面との間の電磁界とカップリングする実際の場合とでは、本発明に係るプリント配線基板との違いがさらに大きくなる。これは、例えば「多層プリント板におけるビア配線と不要輻射との関連」(電子情報通信学会総合大会、 B-4-2 2002-3)に示されるように、ビアホールを流れる高周波電流により例えば内層として設けられた電源層とグランド層との間の共振が励起されるため、電磁波放射が増大するものである。しかしながら、本発明に係るプリント配線基板では原理的にこのような悪影響は生じない。   In order to prevent the calculation from being diverged in this simulation, Mur1 order absorption boundary conditions are used at the ends of the two ground layers, and an electromagnetic field due to a via hole for signal transmission is provided as an inner layer, for example. In the actual case of coupling with the electromagnetic field between the layer and the ground plane, the difference from the printed wiring board according to the present invention is further increased. For example, as shown in "Relationship between via wiring and unwanted radiation in multilayer printed circuit boards" (Electronic Information and Communication Society General Conference, B-4-2 2002-3) Since resonance between the provided power supply layer and the ground layer is excited, electromagnetic wave radiation is increased. However, such a bad influence does not occur in principle in the printed wiring board according to the present invention.

すなわち、本発明によって、複数のグランド層を貫通するスルーホールにより信号品質劣化を抑制し、プリント配線基板上のGHzオーダーの超高速伝送に対応することが可能となる。同時に、コモンモードノイズのさらなる抑制も可能であり、低EMIにも寄与する。また、本発明は、プリント配線基板自体の構造を一般的なものに対して大きく変更する必要がなく、電磁波放射対策部品を減らすことができ、コストダウンを図ることができる。   That is, according to the present invention, signal quality deterioration is suppressed by through holes penetrating a plurality of ground layers, and it is possible to cope with ultra-high-speed transmission on the order of GHz on a printed wiring board. At the same time, further suppression of common mode noise is possible, contributing to low EMI. Further, the present invention does not require a large change in the structure of the printed wiring board itself from a general one, can reduce electromagnetic wave radiation countermeasure components, and can reduce the cost.

さらに、本発明によれば、電源配線を非常に低インピーダンスで構成することができるため、高速で信号を駆動するデバイスに対し、低インピーダンスで高速のトランジェント電流を供給することが可能になり、GHzオーダーの信号処理を行うのに適している。また、本発明による電源配線はグランド層と密に容量結合をしているため、この電源配線を跨る高速な信号配線の帰還電流が高周波的に途切れることが無く、信号品質の向上も可能となる。また、特許文献2に記載されたプリント配線基板のように多数のグランド間を接続するためのビアホールを設ける必要が無く、電源配線上を避けて信号配線を置く必要もないなど、実装面積の節約と配線の自由度を損なうことがない等の利点がある。   Furthermore, according to the present invention, since the power supply wiring can be configured with a very low impedance, it becomes possible to supply a high-speed transient current with a low impedance to a device that drives a signal at a high speed. Suitable for order signal processing. Further, since the power supply wiring according to the present invention is closely capacitively coupled to the ground layer, the feedback current of the high-speed signal wiring straddling the power supply wiring is not interrupted in high frequency, and the signal quality can be improved. . Further, there is no need to provide via holes for connecting a large number of grounds as in the printed wiring board described in Patent Document 2, and there is no need to place signal wiring avoiding power supply wiring. There is an advantage that the degree of freedom of wiring is not impaired.

さらに、本発明は、プリント配線基板自体の構造を一般的なものに対して大きく変更する必要がなく、電磁波放射対策部品をむしろ減らすことができるため、コストダウンも可能となる。   Furthermore, according to the present invention, it is not necessary to greatly change the structure of the printed wiring board itself from a general one, and the number of electromagnetic wave radiation countermeasure parts can be rather reduced, so that the cost can be reduced.

なお、上記のシミュレーション結果は、信号の伝達のみならず、電源の高速な過渡的電流の伝達特性にも同様にあてはまるものである。   The above simulation result applies not only to signal transmission but also to high-speed transient current transmission characteristics of the power source.

(A)は、(B)に示す本発明に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。(A) is AA sectional drawing of the printed wiring board which concerns on this invention shown to (B), (B) is a schematic plan view of (A). (A)は、(B)に示す本発明の具体例に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。(A) is AA sectional drawing of the printed wiring board which concerns on the specific example of this invention shown to (B), (B) is a schematic plan view of (A). 本発明の変形例に係るプリント配線基板の断面図である。It is sectional drawing of the printed wiring board which concerns on the modification of this invention. 本発明の変形例に係るプリント配線基板の断面図である。It is sectional drawing of the printed wiring board which concerns on the modification of this invention. 各プリント配線基板における信号の減衰量と周波数との関係についてシミュレーションした結果を示す線図である。It is a diagram which shows the result of having simulated about the relationship between the attenuation amount of the signal in each printed wiring board, and a frequency. (A)は従来構造のプリント配線基板における遠方電界についてシミュレーションした結果を示す線図、(B)は本発明に係るプリント配線基板における遠方電界についてシミュレーションした結果を示す線図である。(A) is a diagram which shows the result of having simulated about the far electric field in the printed wiring board of a conventional structure, (B) is a diagram which shows the result of having simulated about the far electric field in the printed wiring board concerning the present invention. (A)は、(B)に示す従来におけるプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。(A) is AA sectional drawing of the conventional printed wiring board shown to (B), (B) is a schematic plan view of (A).

符号の説明Explanation of symbols

10、10A、10B プリント配線基板
12 第1の信号配線層
14 第1のグランド層
15 導電層
16 第2のグランド層
17 グランド層
18 第2の信号配線層
20 絶縁材
26、30 電源線
100、106 スルーホール
102 第1の信号配線
104 第2の信号配線
110、111、112 誘電部材
10, 10A, 10B Printed wiring board 12 First signal wiring layer 14 First ground layer 15 Conductive layer 16 Second ground layer 17 Ground layer 18 Second signal wiring layer 20 Insulating material 26, 30 Power supply line 100, 106 through-hole 102 first signal wiring 104 second signal wiring 110, 111, 112 dielectric member

Claims (5)

配線層、第1のグランド層及び第2のグランド層が積層されたプリント配線基板において、
前記第1のグランド層及び前記第2のグランド層の少なくとも一方に、平面視した場合に前記配線層に設けられた信号配線がまたぐように設けられた電源配線と、
前記配線層に接続され、前記第1のグランド層及び前記第2のグランド層を貫通する導電性の層間接続手段と、
前記第1のグランド層と前記第2のグランド層との間に設けられ、前記第1のグランド層と前記第2のグランド層とを導電接続する導電領域を、少なくとも前記電源配線の周囲及び前記層間接続手段の周囲に備えた導電層と、
前記電源配線の周囲に設けられ、前記電源配線と前記導電領域とを絶縁する第1の誘電部材と、
前記層間接続手段の周囲に設けられ、前記層間接続手段と前記層間接続手段の周囲に設けられた導電領域とを絶縁する第2の誘電部材と、
を備えたことを特徴とするプリント配線基板。
In the printed wiring board in which the wiring layer, the first ground layer, and the second ground layer are laminated,
A power supply wiring provided on at least one of the first ground layer and the second ground layer so as to straddle a signal wiring provided in the wiring layer when viewed in plan ;
Conductive interlayer connection means connected to the wiring layer and penetrating the first ground layer and the second ground layer;
A conductive region provided between the first ground layer and the second ground layer and conductively connecting the first ground layer and the second ground layer includes at least a periphery of the power supply wiring and the A conductive layer provided around the interlayer connection means;
A first dielectric member provided around the power supply wiring and insulating the power supply wiring and the conductive region;
A second dielectric member provided around the interlayer connection means and insulating the interlayer connection means and a conductive region provided around the interlayer connection means;
A printed wiring board comprising:
前記導電領域が、前記導電層全体に亘って設けられたことを特徴とする請求項1記載のプリント配線基板。   The printed wiring board according to claim 1, wherein the conductive region is provided over the entire conductive layer. 前記第1のグランド層、前記導電層、及び前記第2のグランド層が、単一の導電性部材で一体化されて構成されたことを特徴とする請求項2記載のプリント配線基板。   The printed wiring board according to claim 2, wherein the first ground layer, the conductive layer, and the second ground layer are integrated by a single conductive member. 前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記層間接続手段の外径及び前記層間接続手段の周囲の前記導電領域の内径の少なくとも一方が調整されていることを特徴とする請求項1乃至請求項3の何れか1項に記載のプリント配線基板。   The outer diameter of the interlayer connection means and the circumference of the interlayer connection means are set so that the characteristic impedance related to the conductive region around the interlayer connection means and the interlayer connection means and the characteristic impedance related to the wiring of the wiring layer are substantially the same. The printed wiring board according to any one of claims 1 to 3, wherein at least one of the inner diameters of the conductive regions is adjusted. 前記層間接続手段及び前記層間接続手段の周囲の前記導電領域に関する特性インピーダンスと前記配線層の配線に関する特性インピーダンスが略同一となるように、前記第2の誘電部材の誘電率が調整されていることを特徴とする請求項1乃至請求項3の何れか1項に記載のプリント配線基板。   The dielectric constant of the second dielectric member is adjusted so that the characteristic impedance related to the interlayer connection means and the conductive region around the interlayer connection means is substantially the same as the characteristic impedance related to the wiring of the wiring layer. The printed wiring board according to any one of claims 1 to 3, wherein
JP2003412957A 2003-12-11 2003-12-11 Printed wiring board Expired - Fee Related JP4385753B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003412957A JP4385753B2 (en) 2003-12-11 2003-12-11 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003412957A JP4385753B2 (en) 2003-12-11 2003-12-11 Printed wiring board

Publications (2)

Publication Number Publication Date
JP2005175189A JP2005175189A (en) 2005-06-30
JP4385753B2 true JP4385753B2 (en) 2009-12-16

Family

ID=34733223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003412957A Expired - Fee Related JP4385753B2 (en) 2003-12-11 2003-12-11 Printed wiring board

Country Status (1)

Country Link
JP (1) JP4385753B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4910335B2 (en) * 2005-08-29 2012-04-04 株式会社トッパンNecサーキットソリューションズ Printed wiring board and semiconductor integrated circuit device
JP5194440B2 (en) 2006-11-24 2013-05-08 日本電気株式会社 Printed wiring board
JP5003359B2 (en) * 2007-08-31 2012-08-15 日本電気株式会社 Printed wiring board
JP5569840B2 (en) * 2010-06-24 2014-08-13 学校法人福岡大学 Wiring board forming method and wiring board
JP5906736B2 (en) * 2011-12-28 2016-04-20 日本電気株式会社 Printed circuit board
CN112004310B (en) * 2020-08-24 2023-09-01 大连吉星电子股份有限公司 Flexible circuit board for enabling 5G signals to be stably transmitted

Also Published As

Publication number Publication date
JP2005175189A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
JP2004327690A (en) Printed circuit board
JP2948039B2 (en) Circuit board
JP6133884B2 (en) Printed circuit board with embedded electrical passive element for high frequency transmission
JP4930590B2 (en) Multilayer board
US4408255A (en) Absorptive electromagnetic shielding for high speed computer applications
US20050205292A1 (en) Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US20040211590A1 (en) Multilayer printed wiring board and integrated circuit using the same
JPH1140915A (en) Printed wiring board
WO2002091515A1 (en) Transmission line type components
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JP4385753B2 (en) Printed wiring board
JP4659087B2 (en) Differential balanced signal transmission board
TW201607384A (en) Wiring substrate
US20060214010A1 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
JP4910335B2 (en) Printed wiring board and semiconductor integrated circuit device
US20080053689A1 (en) Substrate for high-speed circuit
JP4494714B2 (en) Printed wiring board
JPH11298097A (en) Printed wiring board
JP3941590B2 (en) Printed wiring board having an electromagnetic shielding layer
JP4309433B2 (en) Semiconductor device
JPH1140947A (en) Multilayered printed board
JP2002164713A (en) Coating sheet and triplate line using the same sheet and signal bus for computer using the same sheet and electronic circuit coating structure using the same sheet
US20240006786A1 (en) Composite printed circuit boards and devices
JP2012243857A (en) Printed board and manufacturing method of printed board
JP2004214534A (en) Shield box and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R150 Certificate of patent or registration of utility model

Ref document number: 4385753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees