JP4372061B2 - 機密情報実装システム及びlsi - Google Patents
機密情報実装システム及びlsi Download PDFInfo
- Publication number
- JP4372061B2 JP4372061B2 JP2005193948A JP2005193948A JP4372061B2 JP 4372061 B2 JP4372061 B2 JP 4372061B2 JP 2005193948 A JP2005193948 A JP 2005193948A JP 2005193948 A JP2005193948 A JP 2005193948A JP 4372061 B2 JP4372061 B2 JP 4372061B2
- Authority
- JP
- Japan
- Prior art keywords
- confidential information
- constant
- encrypted
- information
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0637—Modes of operation, e.g. cipher block chaining [CBC], electronic codebook [ECB] or Galois/counter mode [GCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Description
ここで前記に示したようにLSIメーカー鍵constの値を検査TEST信号をオフにしてLSIメーカー鍵constによって生成された第1と第2の開発用被暗号化機密情報EDKtst(MKtst),EMKtst(CKtst)を用いてLSI機能の検証を行っても良い。
セット動作の検査においては第1のセレクタ133は、テスト信号TESTとして“0”を受けて、第1の定数記憶部132に記憶された第1の定数IDfuse/addressを選択出力する。
また図21、図22は本実施例における,暗号化された機密情報を生成する暗号化機密情報生成機200、210を説明するためのブロック図である。
33 第1の復号回路X
34 第2の復号回路Y
35 第1の暗号回路XX
36 第3の復号回路YY
39 第2のモード設定値
50 暗号回路
51 復号回路
65 検証回路
66 定数記憶部
67 比較回路
71 種生成部
72 第1の定数設定部
73 第2のセレクタ
74 第2の定数記憶部
75 第2の一方向関数回路B
120 機密情報実装システム
120a 記憶部
120b LSI
131 種生成部
132 第1の定数記憶部
133 第1のセレクタ
134 第2の定数記憶部
135 第2のセレクタ
136 第3のセレクタ
137 第1のモード設定値
141 機密処理回路
142 機密情報設定部
151 アドレス変換回路
153 第1の演算回路
154 第4のセレクタ
152 第7の定数
155 第6の定数
165 検証回路
166 第3の定数記憶部
167 第5のセレクタ
168 比較回路
171 第1の被暗号化機密情報記憶部
172 第2の被暗号化機密情報記憶部
173 第3の被暗号化機密情報記憶部
174 第4の被暗号化機密情報記憶部
175 第5の被暗号化機密情報記憶部
176 第6の被暗号化機密情報記憶部
177 第7の被暗号化機密情報記憶部
200,210 暗号化機密情報生成機
201,205,211,215 暗号回路
202,212 CRC生成回路
203,204,206,213,214,216 一方向関数回路
220 機密情報ライセンス会社
230 LSIベンダーA
240 Fuse実装ベンダーC
250 セットメーカーB
300 Idfuse実装装置
301 暗号化機密情報実装装置
Claims (31)
- 最終機密情報を内部機密情報により暗号化した第1の被暗号化機密情報及び前記内部機密情報を変換機密情報により暗号化した第2の被暗号化機密情報を記憶する記憶部と、
変換種の生成元になる定数と独立してアドレス情報を別に含む第1の定数、テスト用変換種の生成元になる第2の定数及び第3の定数の記憶並びに前記第1の定数から前記アドレス情報を除いた定数と、前記第2の定数又は前記第3の定数をテスト信号とモード設定値の組み合わせに応じて前記変換種又は前記テスト用変換種として出力する種生成部と、前記種生成部から出力される前記変換種又は前記テスト用変換種を、前記記憶部から入力される前記第1の被暗号化機密情報により変換し、前記変換機密情報又はテスト用変換機密情報を生成する一方向関数回路と、前記記憶部から入力される前記第2の被暗号化機密情報を、前記一方向関数回路の出力を鍵として復号化する第1の復号回路と、前記記憶部から入力される前記第1の被暗号化機密情報を、前記第1の復号回路の出力を鍵として復号化する第2の復号回路と、を含むLSIと、
を備える機密情報実装システム。 - 請求項1記載の機密情報実装システムであって、
前記記憶部は、前記最終機密情報を前記内部機密情報により暗号化した第3の被暗号化機密情報と、前記内部機密情報を前記変換機密情報により暗号化した第4の被暗号化機密情報とを記憶し、
前記種生成部は、アドレス情報を含み第1の変換種の生成元になる第1の定数と、第1のテスト用変換種の生成元になる第2の定数と、第2の変換種の生成元になる第3の定数と、第2のテスト用変換種の生成元になる第2の定数とを記憶する定数記憶部を持ち、それぞれテスト信号により選択した前記第3の定数又は前記第2の定数及び前記第1の定数又は前記第2の定数を前記モード設定値により選択し、
前記一方向関数回路は、前記種生成部から出力される前記第1の変換種、前記第1のテスト用変換種、前記第2の変換種又は前記第2のテスト用変換種を、前記モード設定値に応じて前記記憶部から入力される前記第1の被暗号化機密情報又は前記第3の被暗号化機密情報を鍵として変換して前記変換機密情報又はテスト用変換機密情報を生成し、
前記第1の復号回路は、前記モード設定値に応じて前記記憶部から入力される前記第2の被暗号化機密情報又は前記第4の被暗号化機密情報を、前記一方向関数回路の出力を鍵として復号化する機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記種生成部は、
前記第1の定数及び前記第2の定数を記憶する第1の定数記憶部と、
前記第1の定数及び前記第2の定数を前記テスト信号に応じて選択出力する第1のセレクタと、
前記第3の定数及び前記第2の定数を記憶する第2の定数記憶部と、
前記モード設定値に応じて選択出力する第2のセレクタと、
前記第1の変換種若しくは前記第1のテスト用変換種又は前記第2の変換種若しくは前記第2のテスト用変換種を前記テスト信号に応じて選択出力する第3のセレクタと、
を備える機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記モード設定値は、特定の動作モードでのみ変更が可能な機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記LSIは、前記第1の定数に含まれる前記アドレス情報が入力される演算回路を備え、
前記演算回路は、前記テスト信号により選択した実装段階における第6の定数又は検査段階における第7の定数に所定の演算を行って第1の変換アドレス情報又は第2の変換アドレス情報を出力する機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記第1の被暗号化機密情報及び前記第2の被暗号化機密情報により生成される第1の機密情報と、前記第3の被暗号化機密情報及び前記第4の被暗号化機密情報により生成される第2の機密情報とは、互いに別の機密情報処理に使用される機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記第1の被暗号化機密情報及び前記第2の被暗号化機密情報並びに前記第3の被暗号化機密情報及び前記第4の被暗号化機密情報の少なくとも一方が実装されている機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記演算回路は、テスト時は前記第7の定数を選択して前記第2の変換アドレス情報を出力し、テスト時以外は前記第6の定数を選択して前記第1の変換アドレス情報を出力する機密情報実装システム。 - 請求項8記載の機密情報実装システムであって、
前記第6の定数を外部から入力設定する手段を備える機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記記憶部に記憶される前記第1及び第2の被暗号化機密情報は、前記演算回路から出力される前記第1の変換アドレス情報に関連付けられる機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記最終機密情報及び前記内部機密情報は、前記第1の変換アドレス情報に関連付けられる機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記最終機密情報及び前記内部機密情報を、前記第1の変換アドレス情報の順に並べて配置する機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記第2の復号回路の出力に対して暗号化処理又は改ざん検出処理などの機密処理を行う機密処理回路ブロックを備える機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記第1の定数は、前記LSIの固体毎に乱数性を持つものであって、前記演算回路から出力された前記第2の変換アドレス情報により乱数性を検査する機能を含む機密情報実装システム。 - 請求項2記載の機密情報実装システムであって、
前記第1の定数は、前記LSIの固体毎に固有な定数であり、
前記第2の定数、前記第3の定数、前記第6の定数、前記第7の定数は、前記LSIの所定数毎に固有な定数である機密情報実装システム。 - 請求項5記載の機密情報実装システムであって、
前記第2の変換アドレス情報として同一の値が実装されていた場合に、実装を停止する機能を含む機密情報実装システム。 - 請求項8記載の機密情報実装システムであって、
前記第1の変換アドレス情報のテスト時における出力を禁止する手段を備える機密情報実装システム。 - 最終機密情報を内部機密情報により暗号化した第1の被暗号化機密情報と、前記内部機密情報を変換機密情報により暗号化した第2の被暗号化機密情報とが入力されるLSIであって、
変換種の生成元になる定数と独立してアドレス情報を別に含む第1の定数、テスト用変換種の生成元になる第2の定数及び第3の定数の記憶並びに前記第1の定数から前記アドレス情報を除いた定数と、前記第2の定数又は前記第3の定数をテスト信号とモード設定値の組み合わせに応じて前記変換種又は前記テスト用変換種として出力する種生成部と、
前記種生成部から出力される前記変換種又は前記テスト用変換種を、前記第1の被暗号化機密情報により変換し、前記変換機密情報又はテスト用変換機密情報を生成する一方向関数回路と、
前記第2の被暗号化機密情報を、前記一方向関数回路の出力を鍵として復号化する第1の復号回路と、
前記第1の被暗号化機密情報を、前記第1の復号回路の出力を鍵として復号化する第2の復号回路と、
を備えるLSI。 - 請求項18記載のLSIであって、
前記種生成部は、アドレス情報を含み第1の変換種の生成元になる第1の定数と、第1のテスト用変換種の生成元になる第2の定数と、第2の変換種の生成元になる第3の定数と、第2のテスト用変換種の生成元になる第2の定数とを記憶する定数記憶部を持ち、それぞれテスト信号により選択した前記第3の定数又は前記第2の定数及び前記第1の定数又は前記第2の定数を前記モード設定値により選択し、
前記一方向関数回路は、前記種生成部から出力される前記第1の変換種、前記第1のテスト用変換種、前記第2の変換種又は第2のテスト用変換種を、前記モード設定値に応じて前記第1の被暗号化機密情報又は前記最終機密情報を前記内部機密情報により暗号化した第3の被暗号化機密情報を鍵として変換して前記変換機密情報又はテスト用変換機密情報を生成し、
前記第1の復号回路は、前記モード設定値に応じて前記第2の被暗号化機密情報又は前記内部機密情報を前記変換機密情報により暗号化した第4の被暗号化機密情報を、前記第1の一方向関数回路の出力を鍵として復号化するLSI。 - 請求項19記載のLSIであって、
前記種生成部に記憶される前記第1の定数又は前記第2の定数を、前記テスト信号に応じて検証する検証回路を備えるLSI。 - 請求項19記載のLSIであって、
前記第1のモード設定値は、実装後の変更を禁止した状態でヒューズで実装されるLSI。 - 請求項1記載の機密情報実装システムにおいて用いられる、変換種の生成元になる定数と独立してアドレス情報を別に含む第1の定数、テスト用変換種の生成元になる第3の定数、最終機密情報及び内部機密情報を入力し、請求項1記載の機密情報実装システムにおいて用いられる第1の被暗号化機密情報及び第2の被暗号化機密情報を前記アドレス情報に相関させてソート出力する機能を持った機密情報生成装置。
- 請求項1記載の機密情報実装システムにおいて用いられる、テスト用変換種の生成元になる第2の定数又は第3の定数、テスト用機密情報、モード設定値、及び、テスト用内部機密情報を入力し、請求項1記載の機密情報実装システムにおいて用いられる第1の被暗号化機密情報及び第2の被暗号化機密情報を出力する機能を持った機密情報生成装置。
- 請求項1記載の機密情報実装システムにおいて用いられる、変換種の生成元になる定数と独立してアドレス情報を別に含む第1の定数、テスト用変換種の生成元になる第3の定数、最終機密情報及び内部機密情報を入力し、請求項1記載の機密情報実装システムにおいて用いられるモード設定値に応じて前記第1の定数を選択し、請求項1記載の機密情報実装システムにおいて用いられる第1の被暗号化機密情報及び第2の被暗号化機密情報を請求項5記載の機密情報実装システムにおいて用いられる第1の変換アドレス情報に相関させてソート出力する機密情報生成方法。
- 請求項1記載の機密情報実装システムにおいて用いられる、変換種の生成元になる定数と独立してアドレス情報を別に含む第1の定数、テスト用変換種の生成元になる第3の定数、最終機密情報及び内部機密情報を入力し、請求項1記載の機密情報実装システムにおいて用いられるモード設定値に応じて前記第3の定数を選択し、請求項2記載の機密情報実装システムにおいて用いられる第3の被暗号化機密情報及び第4の被暗号化機密情報を出力する機密情報生成方法。
- 請求項24記載の機密情報生成方法であって、
前記第1の定数に対する冗長演算の結果に相当する第4の定数を出力させる機密情報生成方法。 - 請求項1記載の機密情報実装システムにおいて用いられる、テスト用変換種の生成元になる第2の定数、第3の定数、テスト用機密情報及びテスト用変換機密情報を入力し、請求項1記載の機密情報実装システムにおいて用いられるモード設定値に応じて前記第2の定数又は前記第3の定数を選択し、請求項1記載の機密情報実装システムにおいて用いられる第1の被暗号化機密情報及び第2の被暗号化機密情報を出力させる機密情報生成方法。
- 請求項27記載の機密情報実装方法であって、
前記第2の定数に対する冗長演算の結果に相当する第5の定数を出力させる機密情報生成方法。 - 請求項19記載のLSIであって、
前記第1の定数、前記第2の定数、前記第3の定数、前記第1の定数に対する冗長演算の結果に相当する第4の定数、前記第2の定数に対する冗長演算の結果に相当する第5の定数、実装段階における第6の定数及び検査段階における第7の定数を外部読み出し不能に実装したLSI。 - 最終機密情報を内部機密情報により暗号化した第1の被暗号化機密情報及び第3の被暗号化機密情報及び第5の被暗号化機密情報と、前記内部機密情報を変換機密情報により暗号化した第2の被暗号化機密情報及び第4の被暗号化機密情報及び第6の被暗号化機密情報を記憶する記憶部と、
アドレス情報を含み第1の変換種の生成元になる第1の定数、第1のテスト用変換種の生成元になる第2の定数、第2の変換種の生成元になる第3の定数及び第2のテスト用変換種の生成元になる第2の定数を記憶する定数記憶部を持ち、それぞれテスト信号により選択した前記第3の定数又は前記第2の定数及び前記第1の定数又は前記第2の定数を前記モード設定値により選択する種生成部と、
前記種生成部から出力される前記第1の変換種、前記第1のテスト用変換種、前記第2の変換種又は第2のテスト用変換種を、前記モード設定値に応じて前記記憶部から入力される前記第1の被暗号化機密情報又は前記第3の被暗号化機密情報を鍵として変換して前記変換機密情報又はテスト用変換機密情報を生成する一方向関数回路と、
前記モード設定値に応じて前記記憶部から入力される前記第2の被暗号化機密情報又は第4の被暗号化機密情報を、前記一方向関数回路の出力を鍵として復号化を行う第1の復号回路と、
前記記憶部から入力される前記第1の被暗号化機密情報を、前記第1の復号回路の出力を鍵として復号化を行う第2の復号回路と、
前記第5の被暗号化機密情報及び前記第6の被暗号化機密情報により得られる最終機密情報を前記モード設定値とは独立したモード設定値に応じて前記第1の定数を鍵として暗号化を行い第7の被暗号化機密情報として前記記憶部へ出力する暗号回路と、
前記記憶部から入力される前記第7の被暗号化機密情報を前記第1の定数を鍵として復号化を行う第3の復号回路と、を含むLSIとを備える機密情報実装システム。 - 請求項30記載の機密情報実装システムであって、
前記第1の被暗号化機密情報及び前記第2の被暗号化機密情報、前記第3の被暗号化機密情報及び前記第4の被暗号化機密情報並びに前記第5の被暗号化機密情報及び前記第6の被暗号化機密情報の少なく一組が実装されている機密情報実装システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005193948A JP4372061B2 (ja) | 2005-07-01 | 2005-07-01 | 機密情報実装システム及びlsi |
US11/474,379 US7957526B2 (en) | 2005-07-01 | 2006-06-26 | Confidential information implementation system and LSI |
EP06116117.0A EP1739874B1 (en) | 2005-07-01 | 2006-06-27 | Confidential Information Implementation System and LSI |
CNA2006101031074A CN1893348A (zh) | 2005-07-01 | 2006-07-03 | 机密信息实现系统和大规模集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005193948A JP4372061B2 (ja) | 2005-07-01 | 2005-07-01 | 機密情報実装システム及びlsi |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007011871A JP2007011871A (ja) | 2007-01-18 |
JP4372061B2 true JP4372061B2 (ja) | 2009-11-25 |
Family
ID=37200686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005193948A Active JP4372061B2 (ja) | 2005-07-01 | 2005-07-01 | 機密情報実装システム及びlsi |
Country Status (4)
Country | Link |
---|---|
US (1) | US7957526B2 (ja) |
EP (1) | EP1739874B1 (ja) |
JP (1) | JP4372061B2 (ja) |
CN (1) | CN1893348A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8681996B2 (en) * | 2007-07-31 | 2014-03-25 | Lsi Corporation | Asymmetric key wrapping using a symmetric cipher |
WO2009139101A1 (ja) | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | 電子機器システム、および半導体集積回路のコントローラ |
JP2009124766A (ja) * | 2009-03-12 | 2009-06-04 | Panasonic Corp | 機密情報実装システム、lsi、記憶装置及び機密情報実装方法 |
WO2010116618A1 (ja) * | 2009-04-06 | 2010-10-14 | パナソニック株式会社 | 鍵実装システム |
JP5704951B2 (ja) * | 2011-02-10 | 2015-04-22 | ソニー株式会社 | 情報処理装置、情報処理方法及びコンピュータプログラム |
US10193872B2 (en) * | 2015-08-12 | 2019-01-29 | Cyphyx, Llc | System and methods for dynamically and randomly encrypting and decrypting data |
FR3074936B1 (fr) * | 2017-12-11 | 2020-08-14 | Stmicroelectronics (Grenoble 2) Sas | Procede d'ecriture d'un ensemble d'informations, par exemple un code programme, cryptees dans une memoire externe d'un circuit integre et circuit integre correspondant |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270684A (ja) | 1988-04-22 | 1989-10-27 | Nec Corp | Lsiテスト方式 |
JPH04135260A (ja) | 1990-09-27 | 1992-05-08 | Oki Electric Ind Co Ltd | 半導体集積回路における障害検出回路 |
US5201000A (en) * | 1991-09-27 | 1993-04-06 | International Business Machines Corporation | Method for generating public and private key pairs without using a passphrase |
US5559889A (en) | 1995-03-31 | 1996-09-24 | International Business Machines Corporation | System and methods for data encryption using public key cryptography |
US6615348B1 (en) * | 1999-04-16 | 2003-09-02 | Intel Corporation | Method and apparatus for an adapted digital signature |
JP4622064B2 (ja) | 2000-04-06 | 2011-02-02 | ソニー株式会社 | 情報記録装置、情報再生装置、情報記録方法、情報再生方法、および情報記録媒体、並びにプログラム提供媒体 |
US7000115B2 (en) * | 2001-06-19 | 2006-02-14 | International Business Machines Corporation | Method and apparatus for uniquely and authoritatively identifying tangible objects |
JP3773431B2 (ja) | 2001-09-20 | 2006-05-10 | 松下電器産業株式会社 | 鍵実装システムおよびこれを実現するためのlsi、並びに鍵実装方法 |
JP4226816B2 (ja) * | 2001-09-28 | 2009-02-18 | 株式会社東芝 | マイクロプロセッサ |
JP3881942B2 (ja) | 2002-09-04 | 2007-02-14 | 松下電器産業株式会社 | 暗号化部を有する半導体装置 |
CN1708942B (zh) * | 2002-10-31 | 2010-11-03 | 艾利森电话股份有限公司 | 设备特定安全性数据的安全实现及利用 |
KR101027199B1 (ko) * | 2002-12-03 | 2011-04-06 | 파나소닉 주식회사 | 키공유 시스템, 공유키 생성장치 및 공유키 복원장치 |
WO2004114303A1 (en) * | 2003-06-18 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | Playback apparatus, playback method, and program for reproducing an encrypted virtual package |
DE10345454A1 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Wortindividuelle Schlüsselerzeugung |
CA2452251C (en) * | 2003-12-04 | 2010-02-09 | Timothy R. Jewell | Data backup system and method |
JP2005294952A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 機密情報実装システム、lsi、記憶装置及び機密情報実装方法 |
US8839090B2 (en) * | 2004-09-16 | 2014-09-16 | International Business Machines Corporation | System and method to capture and manage input values for automatic form fill |
US7890746B2 (en) * | 2006-02-03 | 2011-02-15 | Emc Corporation | Automatic authentication of backup clients |
US20070185793A1 (en) * | 2006-02-09 | 2007-08-09 | George Christopher R | Method and computer network for coordinating a financial, insurance, investment, business service over the Internet |
-
2005
- 2005-07-01 JP JP2005193948A patent/JP4372061B2/ja active Active
-
2006
- 2006-06-26 US US11/474,379 patent/US7957526B2/en active Active
- 2006-06-27 EP EP06116117.0A patent/EP1739874B1/en active Active
- 2006-07-03 CN CNA2006101031074A patent/CN1893348A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1739874A3 (en) | 2009-07-01 |
US20070003058A1 (en) | 2007-01-04 |
EP1739874B1 (en) | 2014-12-24 |
JP2007011871A (ja) | 2007-01-18 |
EP1739874A2 (en) | 2007-01-03 |
CN1893348A (zh) | 2007-01-10 |
US7957526B2 (en) | 2011-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773431B2 (ja) | 鍵実装システムおよびこれを実現するためのlsi、並びに鍵実装方法 | |
JP4372061B2 (ja) | 機密情報実装システム及びlsi | |
JP4913861B2 (ja) | 半導体デバイス識別子の生成方法および半導体デバイス | |
CN101533654B (zh) | 用于处理信息的设备和方法 | |
US7334173B2 (en) | Method and system for protecting processors from unauthorized debug access | |
EP2174255B1 (en) | Method and device for providing digital security | |
US7545934B2 (en) | Security information packaging system, LSI, and security information packaging method | |
US20100275036A1 (en) | Recording/reproducing system, recording medium device, and recording/reproducing device | |
CN104025500A (zh) | 使用在物理上不可克隆的函数的安全密钥存储 | |
CN100414473C (zh) | 用于相互验证和内容保护的方法、系统、设备和计算机程序 | |
US8074077B1 (en) | Securing circuit designs within circuit design tools | |
JP2007213718A (ja) | 半導体集積回路及び半導体集積回路の検査方法 | |
JP2010252305A (ja) | 半導体集積回路及びその制御方法 | |
US10700857B2 (en) | Secure programming of secret data | |
US20210160063A1 (en) | Cryptographic management of lifecycle states | |
CN109074445A (zh) | 用于经由专有功能的许可来进行有条件访问的方法和系统 | |
JP2009124766A (ja) | 機密情報実装システム、lsi、記憶装置及び機密情報実装方法 | |
CN1954542A (zh) | 加密设备、密钥分发设备和密钥分发系统 | |
WO2005069294A1 (en) | Content reproduction apparatus | |
US20230288477A1 (en) | Dynamic scan obfuscation for integrated circuit protections | |
CN116451257B (zh) | 一种数据库数据的加密方法、系统、电子设备 | |
JP6719789B2 (ja) | 暗号処理システム、暗号処理方法及び暗号処理プログラム | |
US8943327B2 (en) | Apparatus and method to enable operation between a main assembly and a sub-assembly that are cryptographically related | |
EP2334005A1 (en) | Integrated circuit and method of producing same | |
CN114065267A (zh) | 基于国密算法的fpga码流的保护方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4372061 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |