JP4366516B2

JP4366516B2 - Computer equipment

Info

Publication number: JP4366516B2
Application number: JP2002065887A
Authority: JP
Inventors: 健竹内; 典利吉山; 孝嗣與茂; 智映小杉; 浩平柴田; 敬幸加藤; 秀徳木下; 茂湯沢
Original assignee: レノボシンガポールプライヴェートリミテッド
Priority date: 2001-07-06
Filing date: 2002-03-11
Publication date: 2009-11-18
Anticipated expiration: 2022-03-11
Also published as: JP2003084874A

Description

【０００１】
【発明の属する技術分野】
本発明は、デバイスが着脱可能なコンピュータ装置、デバイスの着脱制御方法等に関する。
【０００２】
【従来の技術】
従来より、ノートブック型のＰＣ(Personal Computer)においては、内蔵のＨＤＤ(Hard Disc Drive)以外に、ＦＤＤ(Floppy Disc Drive)、ＣＤ(Compact Disc)−ＲＯＭ(Read Only Memory)ドライブ、ＤＶＤ(Digital Versatile Disc)−ＲＯＭドライブ、内蔵のＨＤＤとは別の増設用ＨＤＤ等の各種デバイスが装備できるようになっていた。ユーザは、購入時に、各種デバイスの中から好みのものを選択していた。
近年のＰＣにおいては、これら各種デバイスはベイ等と称される部分に着脱可能に装着するものがあり、必要に応じ、デバイスの交換がワンタッチでできるようになっている。
一般に、このようなデバイスの着脱を行なう際には、ＰＣの電源をオフにする必要があるが、最近では、ホットスワップ・ウォームスワップ等と称して、ＰＣの電源がオンの状態・サスペンド状態・スリープ状態であるときにもデバイスの着脱が可能となっているものがある。
【０００３】
また、従来より、上記したような、ＦＤＤ、ＣＤ−ＲＯＭドライブ、ＤＶＤ−ＲＯＭドライブ、増設用ＨＤＤ等の各種デバイス以外に、ＰＣカードスロットに、ＰＣカードや、フラッシュメモリ等の外部デバイスが装着できるようになっている。
【０００４】
ＰＣカードやフラッシュメモリの場合、特にＰＣの電源がオンの状態・サスペンド状態・スリープ状態でＰＣから取り外すことはできない(システム的に許されていない)。このため、ＰＣがこれらの状態であるときには、ユーザはイジェクト処理を開始するためのアイコンを「クリック」し、さらに２個以上のＰＣカードが装着されている場合には取り外すＰＣカードが装着されているＰＣカードスロットを「指定」する。すると、ＰＣカードをシステム的に取り外す処理をＯＳが実行するので、処理の完了が通知された時点で、ユーザは、ＰＣカードを取り外すためのボタンやレバーを「操作」し、これによってＰＣカードの取り外しが行えるようになっている。さらに、ＰＣが、サスペンド状態やスリープ状態であるときには、上記の操作に先立ち、ＰＣをレジュームさせ、サスペンド状態やスリープ状態からオン状態に復帰させる必要がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したような従来の技術においては、以下に示すような問題が存在する。
図１７に示すように、内蔵のＨＤＤ１と、ベイ(BAY)に装着されるデバイス２は、ＩＤＥ(Integrated Device Electronics)コントローラ３に対して接続される構造となっている。現状のＰＣにおいては、ＩＤＥコントローラ３は、２チャンネルの制御系統を有し、ＨＤＤ１とデバイス２は、それぞれのチャンネルに対して個別に接続され、一方(図１７の例ではＨＤＤ１)がプライマリ(Primary)、他方(図１７の例ではデバイス２)がセカンダリ(Secondary)としてコントロールされるようになっている。このため、従来は、ＩＤＥコントローラ３に対し、ＨＤＤ１の他に、１種類(１台)のデバイス２が装着されていた。
このような構成において、ＩＤＥコントローラ３が現状の製品としては２チャンネルのものしか存在しないため、ＰＣに対し、２種類(２台)以上のデバイス２を装着しようとした場合、デバイス２のホットスワップ・ウォームスワップ等を行なうことができないのである。
単に、２種類以上(例えば２種類)のデバイス２を装着するのであれば、図１８に示すように、セカンダリのデバイス２に加え、プライマリ側にもデバイス２を装着することは可能である。この場合、プライマリには、ＨＤＤ１とデバイス２とが直列に接続されることになり、ＨＤＤ１がマスタ(Master)、デバイス２がスレーブ(Slave)として設定される。ちなみに、セカンダリには、デバイス２のみが接続されており、これはマスタとして設定される。
ところが、ＩＤＥの規格上、ホットスワップを実現するには、接続されているデバイス２がマスタとして設定されている必要がある。このような理由から、図１８に示したような構成で複数のデバイス２を装着しても、プライマリ側のデバイス２はスレーブとして設定されているため、ホットスワップを行なうことはできないのである。
【０００６】
このため、複数種のデバイス２を双方ともホットスワップ可能に装着するには、図１９に示すように、ＩＤＥコントローラ３を複数備え、ＨＤＤ１、デバイス２のそれぞれをマスタに設定するしかない。しかしながら、これでは、ＩＣ(Integrated Circuit)からなるＩＤＥコントローラ３を追加しなければならず、相当のコスト上昇を招く要因となる。
【０００７】
また、ＰＣカードの場合、上記したように、ＰＣの電源がオンの状態・サスペンド状態・スリープ状態でＰＣカードを取り外すには、ユーザは複数の操作を行わなければならず、特にベイに装着されるデバイス２ではホットスワップが可能となっているため、これを非常に面倒に感じることもある。
【０００８】
本発明は、このような技術的課題に基づいてなされたもので、デバイスをホットスワップ可能に装着することのできるコンピュータ装置、デバイスの着脱制御方法を提供することを主たる目的とする。
また、本発明のさらなる目的は、電源がオフ状態ではないときにも、外部デバイスを自由に取り外すことのできる技術を提供することにある。
【０００９】
【課題を解決するための手段】
かかる目的のもと、本発明のコンピュータ装置は、ベイ・デバイスが着脱可能に接続される複数のデバイス接続手段と、デバイス接続手段のそれぞれに接続されるベイ・デバイスの動作を制御するデバイス制御手段と、コンピュータ装置の電源がオンまたはスリープ状態にあるときにベイ・デバイスが着脱されると、着脱後の状態で接続されているベイ・デバイスに対してコンピュータ装置における制御の優先順位の設定を行なう優先順位設定手段とを備え、ベイ・デバイスの着脱操作を行なうための操作手段が操作されたことを検出したときに、これをトリガーとして優先順位の設定を実行することを特徴とする。このようにして、コンピュータ装置の電源がオンまたはスリープ状態にあるときに、ベイ・デバイスを着脱しようとすると、その時点で接続されているベイ・デバイスに対する電源の供給が一時的に中断され、この状態で着脱が行なわれる。そして、着脱の完了後、接続されているベイ・デバイスに対し、制御の優先順位、より具体的にはマスタ・スレーブの設定を行なうのである。このとき、ベイ・デバイスに対して優先順位の設定を行なうときに、デバイスに対する電源の供給を一時的に中断する。
【００１０】
上記のようなデバイスとしては、ＣＤ−ＲＯＭドライブ、ＤＶＤ―ＲＯＭドライブ、追加用のＨＤＤ等、デバイス制御手段によって制御される各種ドライブ装置があるが、このようなコンピュータ装置に、デバイス制御手段による制御を受けない、例えばＦＤＤやバッテリーパック等をデバイスとして装着することもある。このような場合、接続されるデバイスがデバイス制御手段によって制御されるものであるか否かを検出し、デバイス制御手段によって制御されるものであるときに、このデバイスに対して優先順位の設定を行なうようにすることができる。
【００１２】
ところで、このようなコンピュータ装置は、コネクタに接続される外部補助記憶デバイスを収納する収納ベイを備え、外部補助記憶デバイスは、収納ベイに応じた所定の外形形状を有する構成とすることができる。
また、デバイスコントローラは、ハードディスクドライブが接続される第一の制御チャンネルと、外部補助記憶デバイスを接続するための複数のコネクタを備えた第二の制御チャンネルを有した２チャンネルの構成とし、電源コントローラおよび着脱制御コントローラは、第二の制御チャンネルを対象としたものとすることができる。
さらに、着脱制御コントローラでは、コネクタに対して装着される外部補助記憶デバイスを識別し、外部補助記憶デバイスに応じたドライバを読み込むことによって外部補助記憶デバイスに対する設定を行なうことができる。
【００１７】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図１は、本実施の形態におけるコンピュータシステム(コンピュータ装置)１０のハードウェア構成を示した図である。このコンピュータシステム１０を備えるコンピュータ装置は、例えば、ＯＡＤＧ(Open Architecture Developer's Group)仕様に準拠して、所定のＯＳ(オペレーティングシステム)を搭載したノートブック型のＰＣとして構成されている。
【００１８】
図１に示すコンピュータシステム１０において、ＣＰＵ１１は、コンピュータシステム１０全体の頭脳として機能し、ＯＳの制御下で各種プログラムを実行している。ＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスとしてのＰＣＩ(Peripheral Component Interconnect)バス２０、低速のＩ/Ｏ装置用バスとしてのＩＳＡ(Industry Standard Architecture)バス４０という３段階のバスを介して、各構成要素と相互接続されている。このＣＰＵ１１は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、ＣＰＵ１１の内部に１次キャッシュとして１２８Ｋバイト程度のＳＲＡＭを集積させているが、容量の不足を補うために、専用バスであるＢＳＢ(Back Side Bus)１３を介して、５１２Ｋ〜２Ｍバイト程度の２次キャッシュ１４を置いている。尚、ＢＳＢ１３を省略し、ＦＳＢ１２に２次キャッシュ１４を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
【００１９】
ＦＳＢ１２とＰＣＩバス２０は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ(ホスト−ＰＣＩブリッジ)１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。この実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュＲＯＭ４４に格納されたＢＩＯＳ(Basic Input/Output System：基本入出力システム)等のファームウェアが含まれる。
【００２０】
ビデオサブシステム１７は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(ＬＣＤ)１８に描画データとして出力している。
【００２１】
ＰＣＩバス２０は、比較的高速なデータ転送が可能なバスであり、このＰＣＩバス２０には、Ｉ/Ｏブリッジ２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、miniＰＣＩコネクタ２７が夫々接続されている。
【００２２】
カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット(デバイス接続手段)２３のインターフェースコネクタ(カードバス)に直結させるための専用コントローラである。
カードバススロット２３には、ＰＣカード(デバイス)２４を装填することが可能である。このカードバススロット２３は、図２に示すように、コンピュータシステム１０の筐体の側面１０ａ等に開口して形成されたスロット穴８０を有している。この図２は、このスロット穴８０の部分の構成を示すものである。スロット穴８０には、ＰＣカード２４をガイドする一対のガイド部８１が設けられている。また、このスロット穴８０には、ＰＣカード２４がスロット穴８０内の所定の位置まで挿入されるとＰＣカード２４をラッチするラッチ部(図示無し)が設けられている。さらに、スロット穴８０の部分には、ラッチ部にラッチされたＰＣカード２４をスロット穴８０から取り出すための取り出し機構(デバイス取り外し手段)８２が設けられている。
【００２３】
取り出し機構８２は、スロット穴８０の奥に位置し、ＰＣカード２４を押し出すためピボット８３ａ回りに回動自在に支持されたアーム８３、このアーム８３を動かすためのシャフト８４、シャフト８４の一端に設けられた操作レバー８５、を備えている。
操作レバー８５は、ピボット８５ａ回りに回動可能に支持されており、図２(ａ)に示すようにコンピュータシステム１０の筐体の側面１０ａに沿った状態から、図２(ｂ)に示すように筐体の側面１０ａに対してほぼ直立する状態に引き起こすことができる構成となっている。さらに、操作レバー８５が引き起こされたことを検知するため、コンピュータシステム１０の筐体の側面１０ａにセンサ８６が設けられている。このセンサ８６は、接触子８６ａが、側面１０ａに沿った状態の操作レバー８５に接触するよう設けられている。
このような取り出し機構８２では、図２(ａ)に示した状態から図２(ｂ)に示したようにユーザが操作レバー８５を引き起こし(図中矢印(i)参照)、これによって側面１０ａから突出した操作レバー８５を押し込む(図中矢印(ii)参照)と、その変位がシャフト８４を介してアーム８３に伝わり、アーム８３がピボット８３ａ回りに回動するとともにラッチ部(図示無し)によるＰＣカード２４のラッチが解除される。すると、ＰＣカード２４がアーム８３に押されてスロット穴８０から飛び出すようになっている(図中矢印(iii)参照)。
【００２４】
ドッキングステーションインターフェース２６は、コンピュータシステム１０の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノートブック型のＰＣがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース２６を介してＰＣＩバス２０に接続される。また、miniＰＣＩコネクタ２７には、ミニＰＣＩ(miniＰＣＩ)デバイス６０が接続される。miniＰＣＩデバイス６０は、miniＰＣＩの仕様に準拠して増設可能な拡張カード(ボード)である。このminiＰＣＩは、モバイル向けＰＣＩ規格であり、ＰＣＩRev.2.2仕様書の付録として掲載されている。機能的にはフルスペックのＰＣＩと同等である。
【００２５】
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＩＳＡバス４０とのブリッジ機能を備えている。また、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ(ＰＩＣ)機能、プログラマブル・インターバル・タイマ(ＰＩＴ)機能、ＩＤＥ(Integrated Device Electronics)インターフェース機能、ＵＳＢ(Universal Serial Bus)機能、ＳＭＢ(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(ＲＴＣ)を内蔵している。
【００２６】
ＤＭＡコントローラ機能は、ＦＤＤ等の周辺機器とメインメモリ１６との間のデータ転送をＣＰＵ１１の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求(ＩＲＱ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。
また、ＩＤＥインターフェース機能によって実現されるインターフェースは、後に詳述するが、内蔵のＨＤＤ３１が接続される他、ベイデバイス(デバイス、外部補助記憶デバイス)３２が接続される。ここで、ベイデバイス３２とは、例えば、ノートブック型のＰＣ本体内のベイと呼ばれる収納場所(収納ベイ)に格納されるものである。なお、ベイは、複数(本実施の形態では例えば２個)が設けられ、ベイデバイス３２は、ベイに応じた所定の外形形状を有したユニット状となっている。これによってこのコンピュータシステム１０には、ベイデバイス３２が複数装着可能な構成となっている。このようなベイデバイス３２としては、ＣＤ−ＲＯＭドライブ、ＤＶＤドライブ等のＩＤＥデバイスや、ＦＤＤや電池パックのような他のデバイス等がある。
また、Ｉ/Ｏブリッジ２１にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばノートブック型のＰＣ本体の側壁面等に設けられたＵＳＢコネクタ３０と接続されている。
【００２７】
更にまた、Ｉ/Ｏブリッジ２１は、電源回路５０に接続されている。電源回路５０は、ＡＣアダプタ５１、バッテリ(２次電池)としてのメイン電池５２またはセカンド電池５３を充電すると共にＡＣアダプタ５１や各電池からの電力供給経路を切り換えるバッテリ切換回路５４、およびコンピュータシステム１０で使用される５Ｖ、３.３Ｖ等の直流定電圧を生成するＤＣ/ＤＣコンバータ(ＤＣ/ＤＣ)５５等の回路を備えている。
【００２８】
一方、Ｉ/Ｏブリッジ２１を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行なうロジック(ステートマシン)が設けられている。このロジックは、電源回路５０との間で各種の信号を送受し、この信号の送受により、電源回路５０からコンピュータシステム１０への実際の給電状態を認識する。電源回路５０は、このロジックからの指示に応じて、コンピュータシステム１０への電力供給を制御している。
【００２９】
ＩＳＡバス４０は、ＰＣＩバス２０よりもデータ転送速度が低いバスである。このＩＳＡバス４０には、ゲートアレイ４２に接続されたエンベデッドコントローラ４１、ＣＭＯＳ(Complementary simmetry Metal Oxide Semiconductor)４３、フラッシュＲＯＭ４４、ＳｕｐｅｒＩ/Ｏコントローラ４５が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このＳｕｐｅｒＩ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されており、ＦＤＤの駆動やパラレルポートを介したパラレルデータの入出力(ＰＩＯ)、シリアルポートを介したシリアルデータの入出力(ＳＩＯ)を制御している。
【００３０】
エンベデッドコントローラ４１は、図示しないキーボードのコントロールを行なうと共に、電源回路５０に接続されて、内蔵されたパワー・マネージメント・コントローラ(ＰＭＣ：Power Management Controller)によってゲートアレイ４２と共に、電源管理機能の一部、後述するベイデバイス３２のホットスワップ・ウォームスワップ時における設定制御機能を担っている。
【００３１】
さて、図３は、上記のような構成のコンピュータシステム１０における、ベイデバイス３２が接続されるＩ／Ｏブリッジ２１の構成を示すものである。
すなわち、Ｉ／Ｏブリッジ２１のＩＤＥインターフェース機能によって実現されるＩＤＥコントローラ(デバイス制御手段、デバイスコントローラ)７０は、従来と同様、２チャンネルの制御系統(制御チャンネル)を有し、その一方のチャンネル(これをプライマリとする：第一の制御チャンネル)にＨＤＤ３１が接続され、他方のチャンネル(これをセカンダリとする：第二の制御チャンネル)に例えば２個のベイデバイス３２が接続可能な構成となっている。
ＩＤＥコントローラ７０に対して接続されるベイデバイス３２は、エンベデッドコントローラ４１の設定制御機能によって、アタッチ・デタッチ時のコントロールがなされるようになっている。
【００３２】
図４は、ＩＤＥコントローラ７０のセカンダリ側に対して２個のベイデバイス３２を接続するための回路構成を示すものである。この図４に示すように、一端がＩＤＥコントローラ７０のセカンダリ側に接続されたＩＤＥバス７１が設けられ、このＩＤＥバス７１の他端は、ノートブック型のＰＣ本体の２個のベイに設けられたコネクタ(デバイス接続手段)７２Ａ、７２Ｂに接続されている。
これらコネクタ７２Ａ、７２Ｂには、ベイデバイス３２が着脱可能に接続されるようになっている。コネクタ７２Ａ、７２Ｂは、それぞれ、エンベデッドコントローラ４１の設定制御機能によって実現されるベイコントローラ(優先順位設定手段、電源コントローラ、着脱制御コントローラ)７３に接続されている。
さて、コネクタ７２Ａ、７２Ｂには、スイッチ機能を担うＦＥＴ(Field Effect Transistor:電界効果トランジスタ：電源供給手段)７４を介してＶＣＣ７５に接続された端子ＶＣＣ、ＶＣＣ７６によってプルアップされて装着されるベイデバイス３２のＩＤを識別するための端子ＩＤ０〜ＩＤ３、装着されるベイデバイス３２をマスタもしくはスレーブ(優先順位)に設定するための信号用の端子ＣＳＥＬ、接地された端子ＧＮＤが設けられている。これらの端子ＶＣＣ、ＩＤ０〜ＩＤ３、ＣＳＥＬ、ＧＮＤは、それぞれ信号線を介してベイコントローラ７３に接続され、ベイコントローラ７３でそれぞれからの信号の変化を検出できるようになっている。そして、ベイコントローラ７３は、検出した信号の変化に基づき、所定のプログラムに基づいた制御を行なうようになっている。
【００３３】
また、ノートブック型のＰＣ本体のベイの入り口の近傍には、コネクタ７２Ａ、７２Ｂに対するベイデバイス３２の着脱を検出するためのスイッチ(操作検出手段)ＳＷ１、ＳＷ２が設けられている。これらのスイッチＳＷ１、ＳＷ２は、例えば図２に示した、ＰＣカード２４の取り出し機構８２のような構成を有することによって、ベイデバイス３２をコネクタ７２Ａ、７２Ｂにアタッチするとき、およびベイデバイス３２をコネクタ７２Ａ、７２Ｂからデタッチするときに、ユーザが必ず操作するよう設計されたメカニカルなレバー等の機構(操作手段)の操作を検出し、ベイデバイス３２のアタッチ・デタッチ(以下、これを適宜“着脱”と言う)を事前に検出する。
【００３４】
さて次に、上記したような構成のコンピュータシステム１０において、２個のベイに対し、ベイデバイス３２を様々なパターンで着脱する場合について説明する。なお、以下の説明においては、ベイデバイス３２のアタッチあるいは取り外しは、コンピュータシステム１０の電源がオンの状態で行なわれるホットスワップあるいはサスペンド状態で行なわれるウォームスワップで行なわれるものとする。
【００３５】
(１)ベイが２個とも空の状態で１個のベイデバイス３２をアタッチする場合：
ベイが空の状態では、ＩＤを識別するための端子ＩＤ０〜ＩＤ３はＶＣＣ７６によってプルアップされており、ベイコントローラ７３側で検出される信号(BAY1_ID0〜BAY1_ID3)はＨｉｇｈレベルとなっている。
このような状態で、図５(ａ)に示すように、ユーザが、一方のベイ(例えばコネクタ７２Ａ側のベイ:BAY1)にベイデバイス３２を装着しようとした場合の流れについて、図６を参照しつつ説明する。
ユーザが、一方のベイ(例えばコネクタ７２Ａ側のベイ:BAY1)にベイデバイス３２を装着しようとして、レバー等を操作すると、スイッチＳＷ１が作動し、ベイコントローラ７３が信号(BAY_SW)を検知する(ステップＳ１０１)。
そして、ユーザがベイのコネクタ７２Ａにベイデバイス３２を装着すると、ベイコントローラ７３は、ＩＤを識別するための端子ＩＤ０〜ＩＤ３からの信号(BAY1_ID0〜BAY1_ID3)の変化を検出すると同時に、信号の変化によって特定されるＩＤから、装着されたベイデバイス３２がＣＤ−ＲＯＭドライブ、ＤＶＤドライブ等のＩＤＥデバイスであるか否かを識別する(ステップＳ１０２)。その結果、装着されたベイデバイス３２が電池パックのようなＩＤＥデバイス以外のデバイスである場合は、ＩＤＥコントローラ７０によるコントロールは行なわないので、従来と同様、そのまま必要なドライバをＯＳ(Operating System)がロードし、使用可能な状態とする(ステップＳ１０３)。
【００３６】
一方、装着されたベイデバイス３２がＩＤＥデバイスであると識別された場合、ベイコントローラ７３は、所定のイベントを、ＯＳを介してＢＩＯＳに通知する(ステップＳ１０４)。
これを受けたＢＩＯＳは、ベイコントローラ７３に対してコネクタ７２Ａの電源を入れるように指示し、また、セカンダリ側のＩＤＥバス７１をイネーブルする(使用可能な状態とする)ようＩＤＥコントローラ７０に指示する(ステップＳ１０５)。
【００３７】
すると、ベイコントローラ７３では、所定の信号(BAY1_ON)を出力し、ベイデバイス３２が装着される側のベイのＦＥＴ７４をオンに切り換え、コネクタ７２Ａに電源を供給し、ＩＤＥコントローラ７０では、コネクタ７２Ａに対しＩＤＥバス７１をイネーブルする(ステップＳ１０６)。
この後、ＢＩＯＳがＯＳに対し、セカンダリのマスタとして設定されるベイデバイス３２をチェックするように指示し、これを受けたＯＳは、ベイデバイス３２を発見して必要なドライバをロードし、コネクタ７２Ａに装着されたこのベイデバイス３２を使用可能な状態とする(ステップＳ１０７)。
これにより、コネクタ７２Ａ側のベイにベイデバイス３２をホットアタッチあるいはウォームアタッチできるのである。
なお、図５(ｂ)に示すように、コネクタ７２Ｂ側のベイにベイデバイス３２をホットアタッチあるいはウォームアタッチする場合も同様に行なえるのは言うまでもない。また、装着されたベイデバイス３２がＦＤＤである場合は、ＩＤＥコントローラ７０によるコントロールは行なわない点では異なるものの、それ以外の点においては、ＩＤＥデバイスの場合の上記ステップＳ１０４〜Ｓ１０７と同様の処理を行なえば良い。
【００３８】
(２)１個のみのベイデバイス３２が装着された状態で、これを取り外す場合：
一方のベイ(例えばコネクタ７２Ａ側のベイ)のみにベイデバイス３２が装着されている状態で、ユーザがこのベイデバイス３２を取り外そうとして、レバー等を操作すると、図７に示すように、スイッチＳＷ１が作動して信号(BAY_SW)が変化し、ベイコントローラ７３がこれを検知する(ステップＳ２０１)。
すると、ベイコントローラ７３は、ＯＳに対し、ベイデバイス３２が取り外されようとしていることを通知する(ステップＳ２０２)。
これを受けたＯＳは、ベイデバイス３２のドライバをアンロードする等、必要な処理を行なった後、ベイデバイス３２をＯＳから電気的に切り離す(ステップＳ２０３)。
ＯＳでの切り離し処理が終了すると、ＯＳはこれをＢＩＯＳに通知する。これを受けたＢＩＯＳは、ベイコントローラ７３に対し、コネクタ７２Ａに対する電源の供給を遮断するよう指示する(ステップＳ２０４)。
ベイコントローラ７３は、所定の信号(BAY1_ON)を出力し、ベイデバイス３２が装着される側のベイのＦＥＴ７４をオフに切り換え、コネクタ７２Ａに対する電源の供給を遮断する(ステップＳ２０５)。
これにより、コネクタ７２Ａ側の装着されたベイデバイス３２をホットデタッチあるいはウォームデタッチできるのである。
なお、コネクタ７２Ｂ側のベイに装着されたベイデバイス３２をホットデタッチあるいはウォームデタッチする場合も同様に行なえるのは言うまでもない。
【００３９】
(３)一方のベイにベイデバイス３２が装着されている状態で、他方のベイにベイデバイス３２を装着する場合：
図８に示すように、一方のベイ(例えばコネクタ７２Ａ側のベイ:BAY1)のみにベイデバイス(第一のデバイス)３２が装着されている状態で、ユーザが他方のベイ(この場合、コネクタ７２Ｂ側のベイ:BAY2)にもう一つのベイデバイス(第二のデバイス)３２を装着しようとした場合について、図９に示す処理の流れを参照しつつ説明する。
図１０(ａ)に示すように、一方のベイ(例えばコネクタ７２Ａ側のベイ)のみにベイデバイス３２が装着されている状態で、ユーザが他方のベイ(この場合、コネクタ７２Ｂ側のベイ)にもう一つのベイデバイス３２を装着しようとしてレバー等を操作すると、スイッチＳＷ２が作動して信号(BAY_SW)が変化し、ベイコントローラ７３がこれを検知する(ステップＳ３０１)。
すると、ベイコントローラ７３は、所定のイベントを、ＯＳを介してＢＩＯＳに通知する(ステップＳ３０２)。
これを受けたＢＩＯＳは、ＩＤＥコントローラ７０に対し、セカンダリ側のＩＤＥバス７１を電気的に切り離すように指示し、ＩＤＥコントローラ７０はこれに応じてＩＤＥバス７１を電気的に切り離す(ステップＳ３０３)。
【００４０】
この後、ユーザがベイのコネクタ７２Ｂにベイデバイス３２を装着すると、ベイコントローラ７３は、ＩＤを識別するための端子ＩＤ０〜ＩＤ３からの信号(BAY2_ID0〜BAY2_ID3)の変化を検出すると同時に、これによって特定されるＩＤから、装着されたベイデバイス３２がＣＤ−ＲＯＭドライブ、ＤＶＤドライブ等のＩＤＥデバイスであるか否かを識別する(ステップＳ３０４)。その結果、装着されたベイデバイス３２がＦＤＤや電池パックのようなＩＤＥデバイス以外のデバイスである場合は、ＩＤＥコントローラ７０によるコントロールは行なわないので、ＩＤＥコントローラ７０はＩＤＥバス７１を電気的に接続し、コネクタ７２Ａのベイデバイス３２を使用可能な状態とするとともに、コネクタ７２Ｂに新たに接続されたベイデバイス３２に対しては、そのまま必要なドライバをＯＳ(Operating System)がロードし、使用可能な状態とする(ステップＳ３０５)。
【００４１】
一方、装着されたベイデバイス３２がＩＤＥデバイスであると識別された場合は、元々装着されていたコネクタ７２Ａ側のベイデバイス３２を一旦切り離す処理を行なう。これには、図７に示したのと同様の処理を行なえば良い。
すなわち、ベイコントローラ７３は、ＯＳに対して所定の信号を出力し、これを受けたＯＳは、ベイデバイス３２を電気的に切り離す(ステップＳ３０６)。
ＯＳでの切り離し処理が終了すると、ＯＳはこれをＢＩＯＳに通知する。これを受けたＢＩＯＳは、ベイコントローラ７３に対し、コネクタ７２Ａに対する電源の供給を遮断するよう指示する(ステップＳ３０７)。
ベイコントローラ７３は、所定の信号(BAY1_ON)を出力し、ベイデバイス３２が装着される側のベイのＦＥＴ７４をオフに切り換え、コネクタ７２Ａに対する電源の供給を遮断する(ステップＳ３０８)。
これにより、図１０(ｂ)に示すように、コネクタ７２Ａ側の装着されたベイデバイス３２が電気的に(仮想的)に一旦切り離された状態となる。
【００４２】
続いて、ベイコントローラ７３は、所定のイベントを、ＯＳを介してＢＩＯＳに通知する(ステップＳ３０９)。
これを受けたＢＩＯＳは、ベイコントローラ７３に対してコネクタ７２Ａ、７２Ｂ双方の電源を入れるように指示し、また、セカンダリ側のＩＤＥバス７１をイネーブルする(使用可能な状態とする)ようＩＤＥコントローラ７０に指示する(ステップＳ３１０)。
【００４３】
すると、ベイコントローラ７３では、所定の信号(BAY1_ON、BAY2_ON)を出力し、双方のベイのＦＥＴ７４をオンに切り換え、コネクタ７２Ａ、７２Ｂに電源を供給する。このとき、ベイコントローラ７３は、予め決められた条件、例えば先に装着が検出されたベイデバイス３２をセカンダリのマスタとし、後に装着が検出されたベイデバイス３２をセカンダリのスレーブとして設定するよう、コネクタ７２Ａ、７２Ｂに対して、一方(例えばコネクタ７２Ａ)に対する信号(BAY1_CSEL)をＬＯＷにドライブし、他方(例えばコネクタ７２Ｂ)に対する信号(BAY2_CSEL)をＨＩＧＨにドライブする。また、ＩＤＥコントローラ７０では、コネクタ７２Ａ、７２Ｂに対しＩＤＥバス７１をイネーブルする(ステップＳ３１１)。
この後、ＢＩＯＳがＯＳに対し、新たにコネクタ７２Ｂに装着されたベイデバイス３２をチェックするように指示し、これを受けたＯＳは、ベイデバイス３２を発見して必要なドライバをロードした後、図１０(ｃ)に示すように、コネクタ７２Ａ、７２Ｂの双方に装着された二つのベイデバイス３２をそれぞれ使用可能な状態とする(ステップＳ３１２)。
これにより、コネクタ７２Ａ側のベイにベイデバイス３２が装着されている状態で、他方のコネクタ７２Ｂ側にベイデバイス３２をホットアタッチあるいはウォームアタッチできるのである。
なお、コネクタ７２Ｂ側のベイにベイデバイス３２が装着されている状態で、他方のコネクタ７２Ａ側にベイデバイス３２をホットアタッチあるいはウォームアタッチする場合も同様に行なえるのは言うまでもない。
【００４４】
(４)ベイが２個とも空の状態で、２個のベイデバイス３２を装着する場合：
図１１に示すように、ベイが２個とも空の状態で、２個のベイデバイス３２を装着する場合には、現実的には２個のベイデバイス３２が完全に同時に装着されるわけではないため、(１)の処理に連続して、(３)の処理を行なうようにすれば良い。すなわち、ベイが２個とも空の状態で、１個のベイデバイス３２を装着する処理を行なった後、１個のベイデバイス３２が装着された状態で、もう１個のベイデバイス３２を追加装着するような処理を行なうのである。
【００４５】
(５)両方のベイにベイデバイス３２が装着されている状態で、一方のベイデバイス３２を取り外す場合：
図１２(ａ)に示すように、両方のベイにそれぞれベイデバイス(第一のデバイス、第二のデバイス)３２が装着されている状態で、図１２(ｂ)に示すように、ユーザが一方のベイ(例えばコネクタ７２Ｂ側のベイ)のベイデバイス(第一のデバイス)３２を取り外そうとした場合について、図１３に示す処理の流れを参照しつつ説明する。
図１４(ａ)に示したように、両方のベイにそれぞれベイデバイス３２が装着されている状態で、ユーザが一方のベイ(例えばコネクタ７２Ｂ側のベイ)のベイデバイス３２を取り外そうとしてレバー等を操作すると、スイッチＳＷ２が作動し、これに応じて信号(BAY_SW)が変化してベイコントローラ７３がこれを検知する(ステップＳ４０１)。
すると、ベイコントローラ７３は、所定のイベントを、ＯＳを介してＢＩＯＳに通知する(ステップＳ４０２)。
図１４(ａ)に示すように、これを受けたＢＩＯＳは、ＩＤＥコントローラ７０に対し、コネクタ７２Ａ、７２Ｂ双方のＩＤＥバス７１を電気的に切り離すように指示し、図１４(ｂ)に示すように、ＩＤＥコントローラ７０はこれに応じてＩＤＥバス７１を電気的に切り離す(ステップＳ４０３)。
【００４６】
また、ＯＳでは、コネクタ７２Ｂ側のベイデバイス３２のドライバをアンロードする等、必要な処理を行なった後、このベイデバイス３２をＯＳから電気的に切り離す(ステップＳ４０４)。
ＯＳでの切り離し処理が終了すると、ＯＳはこれをＢＩＯＳに通知する。これを受けたＢＩＯＳは、ベイコントローラ７３に対し、コネクタ７２Ｂに対する電源の供給を遮断するよう指示する(ステップＳ４０５)。
ベイコントローラ７３は、所定の信号(BAY2_ON)を出力し、ベイデバイス３２が装着される側のベイのＦＥＴ７４をオフに切り換え、コネクタ７２Ｂに対する電源の供給を遮断する(ステップＳ４０６)。
【００４７】
また、図１４(ｃ)に示すように、ベイコントローラ７３では、所定の信号(BAY1_ON)を出力し、残されたベイデバイス３２側のＦＥＴ７４をオンに切り換え、コネクタ７２Ａに電源を供給する。ベイコントローラ７３は、コネクタ７２Ａ側に残されたベイデバイス３２をセカンダリのマスタとするよう、コネクタ７２Ａに対する信号(BAY1_CSEL)をＬＯＷにドライブする。また、ＩＤＥコントローラ７０では、コネクタ７２Ａに対しＩＤＥバス７１をイネーブルする。この後、ＯＳが、残されているベイデバイス３２をそれぞれ使用可能な状態とする(ステップＳ４０７)。
これによって、両方のベイにベイデバイス３２が装着された状態で、一方のベイデバイス３２のみをホットデタッチあるいはウォームデタッチすることができる。
なお、両方のベイにベイデバイス３２が装着された状態で、コネクタ７２Ａ側のベイに装着されたベイデバイス３２をホットデタッチあるいはウォームデタッチする場合も同様に行なえるのは言うまでもない。
【００４８】
次に、コンピュータシステム１０の電源がオンの状態・サスペンド状態・スリープ状態のいずれかであるとき、つまり電源がオフの状態以外であるときに、ユーザがカードバススロット２３に装着されているＰＣカード２４を取り外すときの処理について説明する。
図１５に示すように、カードバススロット２３に装着されているＰＣカード２４を取り外すために操作レバー８５を引き起こすと、センサ８６の接触子８６ａが変位して所定の信号を発し、この信号がカードバスコントローラ２２を介してエンベデッドコントローラ４１に伝わり、エンベデッドコントローラ４１がレバー操作がなされたことを検出する(ステップＳ５０１)。
【００４９】
すると、エンベデッドコントローラ４１は、ＯＳに対しＰＣカード２４が取り外されようとしていることを通知する。するとＯＳでは、その時点(＝この一連の処理がスタートした時点)で、コンピュータシステム１０の電源がサスペンド状態であったか否かを検出する(ステップＳ５０２)。その結果、サスペンド状態であった場合には、システムをレジュームさせた後(ステップＳ５０３)、次のステップＳ５０４に進む。また、サスペンド状態でなかった場合、つまりコンピュータシステム１０の電源がオン状態であった場合には、そのまま次のステップＳ５０４に進む。
【００５０】
ステップＳ５０４では、コンピュータシステム１０が複数のカードバススロット２３を備えている場合、カードバスコントローラ２２にて、所定の信号を発したセンサ８６を判別することによって、操作レバー８５が操作されたカードバススロット２３を特定し、これをＯＳに通知する。つまり、ＰＣカード２４が取り外されようとしているカードバススロット２３を特定するのである。なお、このステップＳ５０４の処理は、コンピュータシステム１０に複数のカードバススロット２３を備えている場合に必要なものであり、カードバススロット２３が一つのみの場合には省略することが可能である。
【００５１】
これを受けたＯＳは、該当するカードバススロット２３に装着されているＰＣカード２４のドライバをアンロードする等、必要な処理を行なった後、ＰＣカード２４の作動(使用)を停止させる(ステップＳ５０５)。そして、液晶ディスプレイ１８上に、例えば「ＰＣカードの取り外し準備が完了しました。ＰＣカードを取り外してください」等といった、ＰＣカード２４を取り外すための停止処理が完了した旨のメッセージを表示する(ステップＳ５０６)。
このメッセージが表示された時点で、ユーザはＰＣカード２４を安全に取り外すことが可能となる。
【００５２】
この後、ＯＳでは、この一連の処理がスタートした時点で、コンピュータシステム１０の電源がサスペンド状態であったか否かを検出し(ステップＳ５０７)。その結果、サスペンド状態ではなかった場合には、そのまま処理を終了し、サスペンド状態であった場合には、システムをサスペンド状態に戻した後(ステップＳ５０８)、処理を終了する。
【００５３】
上述したような構成によれば、ベイデバイス３２を二つのコネクタ７２Ａ、７２Ｂに対してホットスワップ・ウォームスワップするときに、ベイコントローラ７３が、コネクタ７２Ａ、７２Ｂを電気的に(仮想的に)一旦切り離すことによって、ベイデバイス３２の装着・取り外しを行なうようにした。さらにこのベイコントローラ７３は、必要に応じて、マスタ、スレーブの設定を行なうこともできる。
このようにして、ＩＤＥコントローラ７０が従来通り、２チャンネルの制御系統のものであっても、複数(本実施の形態の場合、２個)のベイデバイス３２を自在にホットスワップ・ウォームスワップすることが可能となる。これにより、コスト上昇を招くことなく、コンピュータシステム１０の高機能化を図ることが可能となるのである。
【００５４】
また、コンピュータシステム１０の電源がオフ状態ではないときにＰＣカード２４を取り外す場合、ユーザが操作レバー８５を引き起こした時点で、システム側がこれを検出し、ＰＣカード２４を取り外すために必要な処理を実行するようにした。これにより、ユーザは、コンピュータシステム１０の電源がオフ状態ではないときにも、従来のようにマウス等による操作を複数段階に行うことなく、操作レバー８５のみの操作でワンタッチでＰＣカード２４を安全に取り外すことが可能となる。ＰＣカード２４は、従来より、コンピュータシステム１０の電源がオフ状態ではないときに装着することは既に可能であるため、したがって、ベイデバイス３２と同様、ＰＣカード２４もホットスワップ・ウォームスワップを自在に行うことが可能となる。
【００５５】
なお、上記実施の形態では、ＩＤＥコントローラ７０が２チャンネルであるとしたが、今後、３チャンネル以上のものが開発されれば、そのようなＩＤＥコントローラにおいても、各チャンネルに対して上記と同様の構成を適用することが可能である。
また、図１に示したコンピュータシステム１０において、ドッキングステーションインターフェース２６にドッキングステーションを装着する場合、このドッキングステーションに対して接続するＩＤＥデバイスに対しても同様の構成が適用できる。すなわち、ＩＤＥデバイスをコントロールするＩＤＥコントローラやＩＤＥデバイスを接続するためのコネクタ等をドッキングステーション側に設け、これらに対して上記と同様の構成を備えるのである。
ところで、上記したようなホットスワップ・ウォームスワップを実現するためのコントロール機能をエンベデッドコントローラ４１に備える構成としたが、これに限るものではなく、ＴＴＬ(Transistor Transistor Logic)やＣＭＯＳ、ゲートアレイ４２に上記と同様の機能を持たせるようにしても良い。
【００５６】
ところで、上記実施の形態において、ＰＣカード２４を取り外すために操作レバー８５を引き起こすと、これをトリガーとしてシステム側で所定の処理を実行し、停止処理が完了した時点でその旨を示すメッセージを液晶ディスプレイ１８上に表示する構成としたが、システム側で停止処理が完了するまで、ＰＣカード２４をメカニカルに引き抜くことのできない構成とすることも可能である。
このような構成とするには、取り出し機構８２のアーム８３やシャフト８４の動きを拘束するラッチ機構を追加して備え、システム側で停止処理が完了した時点で、このラッチ機構によるアーム８３やシャフト８４の拘束を解除し、操作レバー８５をユーザが押すことができるようにすれば良い。
【００５７】
また、上記実施の形態では、取り出し機構８２として操作レバー８５を引き起こすタイプのものを例に挙げたが、ＰＣカード２４を取り外すために少なくとも２アクション以上が必要な機構であれば、これ以外のタイプのものであっても良い。例えば、図１６に示すように、取り出し機構(デバイス取り外し手段)８２’として、アーム８３を動かすシャフト８４’の先端部をコンピュータシステム１０の筐体の側面１０ａに露出させておき、シャフト８４’の先端部を１回押すとアーム８３やシャフト８４’を拘束するラッチ機構(図示無し)が解除されて、図１６(ｂ)に示すようにシャフト８４’が側面１０ａから飛び出し(図中矢印(vi)参照)、もう１回押すとシャフト８４’がアーム８３を動かし(図中矢印(vii)参照)、これによってＰＣカード２４がカードバススロット２３から押し出される(図中矢印(viii)参照)タイプのものであっても良い。なお、この図１６において、図２と共通する構成については同符号を付してある。
このようなタイプの場合、図１６(ａ)に示した状態から図１６(ｂ)に示した状態となるとき、つまり、シャフト８４’がその軸線方向に移動したことを検出するセンサ９０を設ける。このセンサ９０で、シャフト８４’が押されて側面１０ａから飛び出したことを検出したときに、図１５に示した一連の処理を実行するのである。
【００５８】
ところで、上記したような、コンピュータシステム１０の電源がオフ状態ではないときにＰＣカード２４を取り外すことのできる構成は、ＰＣカード２４以外の、例えば、ＵＳＢ接続の外部デバイス等にも適用することができる。特に、ＵＳＢ接続のプリンタ等、コンピュータシステム１０との間でデータをやり取りするような外部デバイスの場合、上記構成を適用することによって、作動を確実に停止させてからの取り外しが可能となる。
ＵＳＢ接続等の場合、ユーザがコネクタを引き抜こうとしていることを検出する仕組みが必要である。このため、例えばコネクタの受け口に、コネクタ端子をラッチする機構を備え、このラッチを解除するためのボタンや爪等を押したり掴んだりしたことを検出したときに、図１５に示した一連の処理を実行するようにすれば良い。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、複数のデバイスをホットスワップすることが可能となり、コンピュータ装置の機能性を向上させることができる。また、本発明によれば、コンピュータ装置の電源がオフ状態ではないときに、デバイスを自由に取り外すことが可能となる。
【図面の簡単な説明】
【図１】本実施の形態におけるコンピュータシステムの全体構成を示す図である。
【図２】ＰＣカードの取り外し機構の構成を示す図である。
【図３】ＩＤＥコントローラに対してデバイスが接続された状態を示す図である。
【図４】ＩＤＥコントローラに対して２個のベイデバイスを接続するための回路構成を示すものである。
【図５】一方のベイにベイデバイスを装着する状態の例を示す図である。
【図６】一方のベイにベイデバイスを装着するときの流れを示す図である。
【図７】一方のベイにベイデバイスが装着された状態で、これを取り外すときの流れを示す図である。
【図８】一方のベイにベイデバイスが装着された状態で、もう一方のベイにベイデバイスを追加する場合の例を示す図である。
【図９】図８の場合における処理の流れを示す図である。
【図１０】図８の場合における実際の処理の流れに沿った状態を示す図である。
【図１１】ベイが空の状態で、二つのベイデバイスを装着する状態の例を示す図である。
【図１２】両方のベイにベイデバイスが装着されている状態で、一方のベイデバイスを取り外す場合の例を示す図である。
【図１３】図１２の場合における処理の流れを示す図である。
【図１４】図１２の場合における実際の処理の流れに沿った状態を示す図である。
【図１５】ＰＣカードを取り外すときの処理の流れを示す図である。
【図１６】ＰＣカードの取り外し機構の他の例を示す図である。
【図１７】従来のＩＤＥコントローラに対するデバイスの装着状態を示す図である。
【図１８】２つのＩＤＥデバイスを備える場合の構成の例である。
【図１９】２つのＩＤＥデバイスをホットスワップするための構成を示す図である。
【符号の説明】
１０…コンピュータシステム(コンピュータ装置)、２１…Ｉ／Ｏブリッジ、２２…カードバスコントローラ(取り外し制御手段)、２３…カードバススロット(デバイス接続手段)、２４…ＰＣカード(デバイス)、３１…ＨＤＤ、３２…ベイデバイス(デバイス、外部補助記憶デバイス)、４１…エンベデッドコントローラ、７０…ＩＤＥコントローラ(デバイス制御手段、デバイスコントローラ)、７２Ａ、７２Ｂ…コネクタ(デバイス接続手段)、７３…ベイコントローラ(優先順位設定手段、電源コントローラ、着脱制御コントローラ)、７４…ＦＥＴ(電源供給手段)、８２、８２’…取り出し機構(デバイス取り外し手段)、８５…操作レバー、８６、９０…センサ、ＳＷ１、ＳＷ２…スイッチ(操作検出手段) [0001]
BACKGROUND OF THE INVENTION
The present invention relates to a computer device to which a device can be attached and detached, a device attachment / detachment control method, and the like.
[0002]
[Prior art]
Conventionally, in a notebook PC (Personal Computer), besides a built-in HDD (Hard Disc Drive), an FDD (Floppy Disc Drive), a CD (Compact Disc) -ROM (Read Only Memory) drive, a DVD (Digital Various devices such as a Versatile Disc) -ROM drive and an expansion HDD other than the built-in HDD can be installed. The user has selected his / her favorite device from various devices at the time of purchase.
In recent PCs, these various devices are detachably attached to a portion called a bay or the like, and devices can be exchanged with one touch if necessary.
Generally, it is necessary to turn off the power of the PC when attaching or detaching such a device. Recently, the power of the PC is turned on, suspended, Some devices can be attached and detached even in the sleep state.
[0003]
Conventionally, in addition to various devices such as the FDD, CD-ROM drive, DVD-ROM drive, and extension HDD as described above, an external device such as a PC card or a flash memory can be mounted in the PC card slot. It is like that.
[0004]
In the case of a PC card or flash memory, it cannot be removed from the PC particularly when the PC is turned on, in a suspended state, or in a sleep state (not allowed in the system). For this reason, when the PC is in these states, the user “clicks” the icon for starting the ejection process, and when two or more PC cards are mounted, the PC card to be removed is mounted. “Specify” the PC card slot. Then, since the OS executes the process of systematically removing the PC card, when the completion of the process is notified, the user “operates” the button or lever for removing the PC card, and thereby the PC card is removed. It can be removed. Further, when the PC is in the suspend state or the sleep state, it is necessary to resume the PC from the suspend state or the sleep state before the above operation.
[0005]
[Problems to be solved by the invention]
However, the conventional techniques as described above have the following problems.
As shown in FIG. 17, the built-in HDD 1 and the device 2 mounted in the bay (BAY) are connected to an IDE (Integrated Device Electronics) controller 3. In the current PC, the IDE controller 3 has a 2-channel control system, and the HDD 1 and the device 2 are individually connected to the respective channels, while one (HDD 1 in the example of FIG. 17) is the primary (Primary). On the other hand, the other (device 2 in the example of FIG. 17) is controlled as a secondary. For this reason, conventionally, one type (one device) 2 is attached to the IDE controller 3 in addition to the HDD 1.
In such a configuration, the IDE controller 3 has only two channels as the current product. Therefore, when two or more types (two) of devices 2 are to be mounted on the PC, the hot swap of the device 2 is performed.・ Warm swapping is not possible.
If two or more types (for example, two types) of devices 2 are simply mounted, it is possible to mount the device 2 on the primary side in addition to the secondary device 2 as shown in FIG. In this case, the HDD 1 and the device 2 are connected in series to the primary, and the HDD 1 is set as a master (Master) and the device 2 is set as a slave (Slave). Incidentally, only the device 2 is connected to the secondary, and this is set as the master.
However, according to the IDE standard, in order to realize hot swapping, the connected device 2 needs to be set as a master. For this reason, even if a plurality of devices 2 are mounted in the configuration shown in FIG. 18, the device 2 on the primary side is set as a slave and cannot be hot swapped.
[0006]
For this reason, in order to mount both types of devices 2 so as to be hot-swappable, as shown in FIG. 19, there is no choice but to have a plurality of IDE controllers 3 and set each of HDD 1 and device 2 as a master. However, in this case, an IDE controller 3 composed of an IC (Integrated Circuit) must be added, which causes a considerable cost increase.
[0007]
In the case of a PC card, as described above, in order to remove the PC card when the PC is turned on, in the suspended state, or in the sleep state, the user has to perform a plurality of operations, particularly in the bay. Since device 2 can be hot-swapped, it can be very troublesome.
[0008]
The present invention has been made based on such a technical problem, and a main object of the present invention is to provide a computer apparatus and a device attachment / detachment control method in which a device can be hot-swappable.
A further object of the present invention is to provide a technique that allows an external device to be removed freely even when the power is not turned off.
[0009]
[Means for Solving the Problems]
  For this purpose, the computer apparatus according to the present invention includes a plurality of device connection means to which the bay device is detachably connected, and a device control means for controlling the operation of the bay device connected to each of the device connection means. When the bay device is attached / detached when the computer apparatus is turned on or in the sleep state, the priority order of control in the computer apparatus is set for the bay device connected in the attached state. Priority order setting means, and when it is detected that an operation means for attaching / detaching a bay device has been operated, priority setting is executed using this as a trigger. In this way, if you try to insert or remove a bay device while the computer device is on or in a sleep state, the supply of power to the bay device that is connected at that time is temporarily interrupted. Detachment is performed in the state. Then, after the attachment / detachment is completed, the priority of control, more specifically, the setting of the master / slave is performed for the connected bay device. At this time, when the priority order is set for the bay device, the supply of power to the device is temporarily interrupted.
[0010]
Examples of such devices include various drive devices controlled by device control means, such as CD-ROM drives, DVD-ROM drives, and additional HDDs. For example, an FDD or a battery pack may be mounted as a device. In such a case, it is detected whether or not the connected device is controlled by the device control means, and when the device is controlled by the device control means, the priority setting is set for this device. Can be done.
[0012]
By the way, such a computer apparatus can include a storage bay that stores an external auxiliary storage device connected to the connector, and the external auxiliary storage device can have a predetermined outer shape corresponding to the storage bay.
The device controller has a two-channel configuration having a first control channel to which a hard disk drive is connected and a second control channel having a plurality of connectors for connecting an external auxiliary storage device. The attach / detach control controller may be intended for the second control channel.
Further, the attachment / detachment control controller can set the external auxiliary storage device by identifying the external auxiliary storage device attached to the connector and reading the driver corresponding to the external auxiliary storage device.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments shown in the accompanying drawings.
FIG. 1 is a diagram showing a hardware configuration of a computer system (computer apparatus) 10 in the present embodiment. The computer device including the computer system 10 is configured as a notebook PC equipped with a predetermined OS (operating system) in accordance with, for example, the OADG (Open Architecture Developer's Group) specification.
[0018]
In the computer system 10 shown in FIG. 1, the CPU 11 functions as the brain of the entire computer system 10 and executes various programs under the control of the OS. The CPU 11 includes an FSB (Front Side Bus) 12 as a system bus, a PCI (Peripheral Component Interconnect) bus 20 as a high-speed I / O device bus, and an ISA (Industry Standard Architecture) as a low-speed I / O device bus. Each component is interconnected via a three-stage bus called a bus 40. The CPU 11 stores the program code and data in the cache memory to increase the processing speed. In recent years, SRAM of about 128 Kbytes is integrated as a primary cache in the CPU 11. In order to compensate for the shortage of capacity, 512 K to 2 Mbytes are provided via a BSB (Back Side Bus) 13 which is a dedicated bus. About the secondary cache 14 is placed. Note that it is possible to reduce the cost by omitting the BSB 13 and connecting the secondary cache 14 to the FSB 12 to avoid a package having a large number of terminals.
[0019]
The FSB 12 and the PCI bus 20 are connected by a CPU bridge (host-PCI bridge) 15 called a memory / PCI chip. The CPU bridge 15 includes a memory controller function for controlling an access operation to the main memory 16 and a data buffer for absorbing a difference in data transfer speed between the FSB 12 and the PCI bus 20. It has become. The main memory 16 is a writable memory used as an execution program reading area of the CPU 11 or a work area for writing processing data of the execution program. This execution program includes various drivers for operating the OS and peripheral devices in hardware, application programs for specific tasks, and a BIOS (Basic Input / Output System: Basic Input / Output System) stored in a flash ROM 44 described later. ) Etc. are included.
[0020]
The video subsystem 17 is a subsystem for realizing functions related to video, and includes a video controller. The video controller processes a drawing command from the CPU 11, writes the processed drawing information into the video memory, reads out the drawing information from the video memory, and outputs the drawing information to the liquid crystal display (LCD) 18 as drawing data.
[0021]
The PCI bus 20 is a bus capable of relatively high-speed data transfer. The PCI bus 20 includes an I / O bridge 21, a card bus controller 22, an audio subsystem 25, and a docking station interface (Dock I / F). 26 and a mini PCI connector 27 are connected to each other.
[0022]
The card bus controller 22 is a dedicated controller for directly connecting the bus signal of the PCI bus 20 to the interface connector (card bus) of the card bus slot (device connection means) 23.
The card bus slot 23 can be loaded with a PC card (device) 24. As shown in FIG. 2, the card bus slot 23 has a slot hole 80 formed in the side surface 10a of the housing of the computer system 10 and the like. FIG. 2 shows the structure of the slot hole 80. As shown in FIG. The slot hole 80 is provided with a pair of guide portions 81 for guiding the PC card 24. The slot hole 80 is provided with a latch portion (not shown) for latching the PC card 24 when the PC card 24 is inserted to a predetermined position in the slot hole 80. The slot hole 80 is provided with a take-out mechanism (device removal means) 82 for taking out the PC card 24 latched in the latch portion from the slot hole 80.
[0023]
The take-out mechanism 82 is located at the back of the slot hole 80, and is provided at an arm 83 rotatably supported around a pivot 83a for pushing out the PC card 24, a shaft 84 for moving the arm 83, and one end of the shaft 84. The operation lever 85 is provided.
The operation lever 85 is supported so as to be rotatable around the pivot 85a. As shown in FIG. 2A, the operation lever 85 is changed from the state along the side surface 10a of the housing of the computer system 10 as shown in FIG. It is the structure which can be caused in the state which stands upright substantially with respect to the side surface 10a of a housing | casing. Further, a sensor 86 is provided on the side surface 10 a of the housing of the computer system 10 in order to detect that the operation lever 85 has been raised. The sensor 86 is provided so that the contact 86a contacts the operation lever 85 in a state along the side surface 10a.
In such a take-out mechanism 82, the user raises the operating lever 85 from the state shown in FIG. 2 (a) as shown in FIG. 2 (b) (see arrow (i) in the figure). When the projecting operating lever 85 is pushed in (see arrow (ii) in the figure), the displacement is transmitted to the arm 83 via the shaft 84, and the arm 83 rotates around the pivot 83a and the PC by the latch portion (not shown). The latch of the card 24 is released. Then, the PC card 24 is pushed by the arm 83 so as to jump out of the slot hole 80 (see arrow (iii) in the figure).
[0024]
The docking station interface 26 is hardware for connecting a docking station (not shown) that is a function expansion device of the computer system 10. When a notebook PC is set in the docking station, various hardware elements connected to the internal bus of the docking station are connected to the PCI bus 20 via the docking station interface 26. Further, a mini PCI (miniPCI) device 60 is connected to the miniPCI connector 27. The miniPCI device 60 is an expansion card (board) that can be added in accordance with the miniPCI specification. This mini PCI is a mobile PCI standard, and is published as an appendix to the PCI Rev.2.2 specification. Functionally equivalent to full-spec PCI.
[0025]
The I / O bridge 21 has a bridge function between the PCI bus 20 and the ISA bus 40. DMA controller function, programmable interrupt controller (PIC) function, programmable interval timer (PIT) function, IDE (Integrated Device Electronics) interface function, USB (Universal Serial Bus) function, SMB (System Management Bus) interface function A real-time clock (RTC) is built in.
[0026]
The DMA controller function is a function for executing data transfer between a peripheral device such as FDD and the main memory 16 without intervention of the CPU 11. The PIC function is a function for executing a predetermined program (interrupt handler) in response to an interrupt request (IRQ) from a peripheral device. The PIT function is a function for generating a timer signal at a predetermined cycle.
As will be described in detail later, an interface realized by the IDE interface function is connected to a built-in HDD 31 and a bay device (device, external auxiliary storage device) 32. Here, the bay device 32 is, for example, stored in a storage place (storage bay) called a bay in a notebook PC main body. Note that a plurality of bays (for example, two in this embodiment) are provided, and the bay device 32 has a unit shape having a predetermined outer shape corresponding to the bay. As a result, a plurality of bay devices 32 can be mounted on the computer system 10. Examples of such a bay device 32 include IDE devices such as a CD-ROM drive and a DVD drive, and other devices such as an FDD and a battery pack.
The I / O bridge 21 is provided with a USB port, and this USB port is connected to a USB connector 30 provided on the side wall surface of a notebook PC main body, for example.
[0027]
Furthermore, the I / O bridge 21 is connected to the power supply circuit 50. The power supply circuit 50 charges the AC adapter 51, the main battery 52 or the second battery 53 as a battery (secondary battery), and switches the power supply path from the AC adapter 51 and each battery, and the computer system 10 And a circuit such as a DC / DC converter (DC / DC) 55 that generates a DC constant voltage such as 5V, 3.3V, etc.
[0028]
On the other hand, in the core chip constituting the I / O bridge 21, an internal register for managing the power state of the computer system 10 and a logic for managing the power state of the computer system 10 including the operation of the internal register ( State machine) is provided. This logic sends and receives various signals to and from the power supply circuit 50, and recognizes the actual power supply state from the power supply circuit 50 to the computer system 10 by sending and receiving these signals. The power supply circuit 50 controls power supply to the computer system 10 in accordance with an instruction from this logic.
[0029]
The ISA bus 40 is a bus whose data transfer rate is lower than that of the PCI bus 20. The ISA bus 40 is connected to an embedded controller 41, a CMOS (Complementary simmetry Metal Oxide Semiconductor) 43, a flash ROM 44, and a super I / O controller 45 connected to the gate array 42. It is also used to connect peripheral devices that operate at a relatively low speed such as a keyboard / mouse controller. The Super I / O controller 45 is connected to an I / O port 46, which drives FDD, inputs / outputs parallel data via the parallel port (PIO), and inputs / outputs serial data via the serial port (SIO). ) Is controlled.
[0030]
The embedded controller 41 controls a keyboard (not shown) and is connected to the power supply circuit 50, and together with the gate array 42 by a built-in power management controller (PMC: Power Management Controller), a part of the power management function, It has a setting control function at the time of hot swap / warm swap of the bay device 32 described later.
[0031]
FIG. 3 shows the configuration of the I / O bridge 21 to which the bay device 32 is connected in the computer system 10 configured as described above.
In other words, an IDE controller (device control means, device controller) 70 realized by the IDE interface function of the I / O bridge 21 has a two-channel control system (control channel) as in the prior art, and one channel ( The HDD 31 is connected to the primary channel (first control channel), and two bay devices 32 can be connected to the other channel (this is the secondary channel: second control channel). Yes.
The bay device 32 connected to the IDE controller 70 is controlled at the time of attachment / detachment by the setting control function of the embedded controller 41.
[0032]
FIG. 4 shows a circuit configuration for connecting two bay devices 32 to the secondary side of the IDE controller 70. As shown in FIG. 4, an IDE bus 71 having one end connected to the secondary side of the IDE controller 70 is provided, and the other end of the IDE bus 71 is provided in two bays of a notebook PC main body. Connected to connectors (device connecting means) 72A, 72B.
The bay device 32 is detachably connected to these connectors 72A and 72B. Each of the connectors 72A and 72B is connected to a bay controller (priority setting means, power supply controller, attachment / detachment control controller) 73 realized by the setting control function of the embedded controller 41.
Now, the connectors 72A and 72B are bay devices that are pulled up and mounted by the terminals VCC and VCC76 connected to the VCC75 via an FET (Field Effect Transistor) 74 having a switching function. Terminal ID0 to ID3 for identifying the ID of 32, a signal terminal CSEL for setting the bay device 32 to be mounted as a master or slave (priority), and a grounded terminal GND are provided. These terminals VCC, ID0 to ID3, CSEL, and GND are connected to the bay controller 73 through signal lines, respectively, so that the bay controller 73 can detect a change in the signal from each. The bay controller 73 performs control based on a predetermined program based on the detected signal change.
[0033]
  Further, a switch for detecting the attachment / detachment of the bay device 32 to the connectors 72A and 72B is located near the entrance of the bay of the notebook PC main body.(Operation detection means)SW1 and SW2 are provided. These switches SW1 and SW2 have a configuration like the take-out mechanism 82 of the PC card 24 shown in FIG. 2, for example, to attach the bay device 32 to the connectors 72A and 72B, and to connect the bay device 32 to the connector. When detaching from 72A, 72B, the operation of a mechanism (operating means) such as a mechanical lever designed to be operated by the user is detected, and the bay device 32 is attached / detached (hereinafter referred to as “detaching” as appropriate). ) Is detected in advance.
[0034]
Next, the case where the bay device 32 is attached to and detached from the two bays in various patterns in the computer system 10 configured as described above will be described. In the following description, it is assumed that the bay device 32 is attached or removed by hot swap that is performed while the computer system 10 is powered on or warm swap that is performed in the suspend state.
[0035]
(1) When attaching one bay device 32 with both bays empty:
When the bay is empty, the terminals ID0 to ID3 for identifying the ID are pulled up by the VCC 76, and the signals (BAY1_ID0 to BAY1_ID3) detected on the bay controller 73 side are at the high level.
In this state, as shown in FIG. 5A, refer to FIG. 6 for the flow when the user tries to install the bay device 32 in one bay (for example, the bay on the connector 72A side: BAY1). However, it will be explained.
When a user operates a lever or the like to install the bay device 32 in one bay (for example, the bay on the connector 72A side: BAY1), the switch SW1 is actuated and the bay controller 73 detects a signal (BAY_SW) (step) S101).
When the user attaches the bay device 32 to the bay connector 72A, the bay controller 73 detects a change in the signals (BAY1_ID0 to BAY1_ID3) from the terminals ID0 to ID3 for identifying the ID, and at the same time, It is identified from the identified ID whether the attached bay device 32 is an IDE device such as a CD-ROM drive or a DVD drive (step S102). As a result, when the attached bay device 32 is a device other than an IDE device such as a battery pack, the control by the IDE controller 70 is not performed. Loaded and ready for use (step S103).
[0036]
On the other hand, when the attached bay device 32 is identified as an IDE device, the bay controller 73 notifies the BIOS of a predetermined event via the OS (step S104).
Receiving this, the BIOS instructs the bay controller 73 to turn on the connector 72A, and also instructs the IDE controller 70 to enable the IDE bus 71 on the secondary side (to make it usable). (Step S105).
[0037]
Then, the bay controller 73 outputs a predetermined signal (BAY1_ON), switches on the FET 74 of the bay on which the bay device 32 is mounted, supplies power to the connector 72A, and the IDE controller 70 supplies the connector 72A to the connector 72A. The IDE bus 71 is enabled (step S106).
Thereafter, the BIOS instructs the OS to check the bay device 32 set as the secondary master, and the OS that has received the instruction finds the bay device 32 and loads a necessary driver, and the connector 72A. The bay device 32 attached to is made available (step S107).
Thereby, the bay device 32 can be hot-attached or warm-attached to the bay on the connector 72A side.
As shown in FIG. 5B, it goes without saying that the same operation can be performed when the bay device 32 is hot-attached or warm-attached to the bay on the connector 72B side. Further, when the attached bay device 32 is FDD, it is different in that control by the IDE controller 70 is not performed, but in other points, the same processing as the above steps S104 to S107 in the case of the IDE device is performed. Just do it.
[0038]
(2) When removing only one bay device 32 attached:
When the user tries to remove the bay device 32 in a state where the bay device 32 is attached only to one bay (for example, the bay on the connector 72A side), as shown in FIG. SW1 operates to change the signal (BAY_SW), and the bay controller 73 detects this (step S201).
Then, the bay controller 73 notifies the OS that the bay device 32 is about to be removed (step S202).
Receiving this, the OS performs necessary processing such as unloading the driver of the bay device 32, and then electrically disconnects the bay device 32 from the OS (step S203).
When the disconnection process in the OS is completed, the OS notifies the BIOS of this. Receiving this, the BIOS instructs the bay controller 73 to cut off the supply of power to the connector 72A (step S204).
The bay controller 73 outputs a predetermined signal (BAY1_ON), switches off the FET 74 in the bay on which the bay device 32 is mounted, and shuts off the power supply to the connector 72A (step S205).
Thus, the bay device 32 attached on the connector 72A side can be hot detached or warm detached.
Needless to say, the bay device 32 attached to the bay on the connector 72B side can also be similarly subjected to hot detachment or warm detachment.
[0039]
(3) When the bay device 32 is installed in the other bay while the bay device 32 is installed in one bay:
  As shown in FIG. 8, in a state where the bay device (first device) 32 is attached only to one bay (for example, the bay on the connector 72A side: BAY1), the user can connect the other bay (in this case, the connector 72B). A case where another bay device (second device) 32 is to be attached to the side bay (BAY2) will be described with reference to the processing flow shown in FIG.
  As shown in FIG. 10A, in a state where the bay device 32 is mounted only in one bay (for example, the bay on the connector 72A side), the user can connect to the other bay (in this case, the bay on the connector 72B side). If you operate a lever etc. to try to attach another bay device 32,Switch SW2And the signal (BAY_SW) changes, and the bay controller 73 detects this (step S301).
  Then, the bay controller 73 notifies a predetermined event to the BIOS via the OS (step S302).
  In response to this, the BIOS instructs the IDE controller 70 to electrically disconnect the IDE bus 71 on the secondary side, and the IDE controller 70 electrically disconnects the IDE bus 71 accordingly (step S303).
[0040]
  Thereafter, when the user attaches the bay device 32 to the bay connector 72B, the bay controller 73 receives signals from the terminals ID0 to ID3 for identifying the ID.(BAY2_ID0 to BAY2_ID3)At the same time, whether the attached bay device 32 is an IDE device such as a CD-ROM drive or a DVD drive is identified from the ID specified thereby (step S304). As a result, when the attached bay device 32 is a device other than an IDE device such as an FDD or a battery pack, the IDE controller 70 does not perform control, so the IDE controller 70 electrically connects the IDE bus 71. The bay device 32 of the connector 72A is in a usable state, and the OS (Operating System) loads a necessary driver for the bay device 32 newly connected to the connector 72B and is usable. (Step S305).
[0041]
On the other hand, when the attached bay device 32 is identified as an IDE device, the bay device 32 on the connector 72A side that was originally attached is temporarily disconnected. For this, the same processing as shown in FIG. 7 may be performed.
In other words, the bay controller 73 outputs a predetermined signal to the OS, and the OS that receives the signal electrically disconnects the bay device 32 (step S306).
When the disconnection process in the OS is completed, the OS notifies the BIOS of this. Receiving this, the BIOS instructs the bay controller 73 to cut off the supply of power to the connector 72A (step S307).
The bay controller 73 outputs a predetermined signal (BAY1_ON), switches off the FET 74 in the bay on which the bay device 32 is mounted, and cuts off the power supply to the connector 72A (step S308).
As a result, as shown in FIG. 10B, the bay device 32 attached on the connector 72A side is temporarily (virtually) disconnected.
[0042]
Subsequently, the bay controller 73 notifies a predetermined event to the BIOS via the OS (step S309).
In response to this, the BIOS instructs the bay controller 73 to turn on both the connectors 72A and 72B, and also enables the IDE bus 71 on the secondary side (to make it usable). (Step S310).
[0043]
Then, the bay controller 73 outputs predetermined signals (BAY1_ON, BAY2_ON), switches on the FETs 74 in both bays, and supplies power to the connectors 72A and 72B. At this time, the bay controller 73 sets the connector so as to set a predetermined condition, for example, the bay device 32 that has been detected to be attached first as a secondary master and the bay device 32 that has been detected to be attached later as a secondary slave. For 72A and 72B, a signal (BAY1_CSEL) for one (eg, connector 72A) is driven LOW, and a signal (BAY2_CSEL) for the other (eg, connector 72B) is driven HIGH. The IDE controller 70 enables the IDE bus 71 for the connectors 72A and 72B (step S311).
Thereafter, the BIOS instructs the OS to check the bay device 32 newly attached to the connector 72B, and the OS that has received the instruction finds the bay device 32 and loads a necessary driver. As shown in FIG. 10C, the two bay devices 32 attached to both the connectors 72A and 72B are set in a usable state (step S312).
Accordingly, the bay device 32 can be hot-attached or warm-attached to the other connector 72B side in a state where the bay device 32 is mounted in the bay on the connector 72A side.
Needless to say, the same can be done when the bay device 32 is hot-attached or warm-attached to the other connector 72A side with the bay device 32 attached to the bay on the connector 72B side.
[0044]
(4) When two bay devices 32 are installed with both bays empty:
As shown in FIG. 11, when two bay devices 32 are mounted in a state where both bays are empty, the two bay devices 32 are not actually mounted at the same time. Therefore, the process (3) may be performed following the process (1). That is, after both bays are empty and one bay device 32 is attached, another bay device 32 is additionally attached while one bay device 32 is attached. The process which performs is performed.
[0045]
(5) When removing one bay device 32 in a state where the bay devices 32 are mounted in both bays:
  As shown in FIG. 12A, in the state where the bay devices (first device and second device) 32 are respectively attached to both bays, as shown in FIG. A case where an attempt is made to remove the bay device (first device) 32 of the bay (for example, the bay on the connector 72B side) will be described with reference to the processing flow shown in FIG.
  As shown in FIG. 14A, in a state where the bay devices 32 are mounted in both bays, the user tries to remove the bay device 32 in one bay (for example, the bay on the connector 72B side) and the lever Etc.Switch SW2And the signal (BAY_SW) changes accordingly, and the bay controller 73 detects this (step S401).
  Then, the bay controller 73 notifies a predetermined event to the BIOS via the OS (step S402).
  As shown in FIG. 14 (a), the BIOS that has received the instruction instructs the IDE controller 70 to electrically disconnect the IDE bus 71 of both the connectors 72A and 72B, as shown in FIG. 14 (b). In response, the IDE controller 70 electrically disconnects the IDE bus 71 (step S403).
[0046]
The OS performs necessary processing such as unloading the driver of the bay device 32 on the connector 72B side, and then electrically disconnects the bay device 32 from the OS (step S404).
When the disconnection process in the OS is completed, the OS notifies the BIOS of this. Receiving this, the BIOS instructs the bay controller 73 to shut off the supply of power to the connector 72B (step S405).
The bay controller 73 outputs a predetermined signal (BAY2_ON), switches off the FET 74 in the bay on which the bay device 32 is mounted, and cuts off the power supply to the connector 72B (step S406).
[0047]
Further, as shown in FIG. 14C, the bay controller 73 outputs a predetermined signal (BAY1_ON), switches on the remaining FET 74 on the bay device 32 side, and supplies power to the connector 72A. The bay controller 73 drives the signal (BAY1_CSEL) for the connector 72A to LOW so that the bay device 32 left on the connector 72A side becomes the secondary master. The IDE controller 70 enables the IDE bus 71 for the connector 72A. Thereafter, the OS makes the remaining bay devices 32 usable (step S407).
Thus, only one bay device 32 can be hot detached or warm detached while the bay devices 32 are mounted in both bays.
Needless to say, the same operation can be performed when the bay device 32 mounted in the bay on the connector 72A side is hot detached or warm detached while the bay device 32 is mounted in both bays.
[0048]
Next, when the power of the computer system 10 is any of the on state, the suspend state, and the sleep state, that is, when the power source is other than the off state, the PC card installed in the card bus slot 23 by the user Processing when removing 24 will be described.
As shown in FIG. 15, when the operation lever 85 is raised to remove the PC card 24 mounted in the card bus slot 23, the contact 86a of the sensor 86 is displaced to generate a predetermined signal, and this signal is sent to the card. The signal is transmitted to the embedded controller 41 via the bus controller 22, and the embedded controller 41 detects that the lever is operated (step S501).
[0049]
Then, the embedded controller 41 notifies the OS that the PC card 24 is about to be removed. Then, the OS detects whether or not the power source of the computer system 10 is in a suspended state at that time (= when this series of processes starts) (step S502). As a result, if the system is in the suspended state, the system is resumed (step S503), and the process proceeds to the next step S504. If the computer system 10 is not in the suspended state, that is, if the computer system 10 is powered on, the process proceeds to the next step S504.
[0050]
In step S504, when the computer system 10 includes a plurality of card bus slots 23, the card bus controller 22 determines the sensor 86 that has issued a predetermined signal, whereby the card bus whose operation lever 85 is operated. The slot 23 is specified and this is notified to the OS. That is, the card bus slot 23 to which the PC card 24 is to be removed is specified. Note that the processing in step S504 is necessary when the computer system 10 includes a plurality of card bus slots 23, and can be omitted when there is only one card bus slot 23. .
[0051]
Upon receiving this, the OS performs necessary processing such as unloading the driver of the PC card 24 installed in the corresponding card bus slot 23, and then stops the operation (use) of the PC card 24 (step). S505). Then, a message to the effect that the stop process for removing the PC card 24 has been completed is displayed on the liquid crystal display 18, for example, “Preparation for removal of the PC card is complete. Please remove the PC card”. S506).
When this message is displayed, the user can safely remove the PC card 24.
[0052]
Thereafter, the OS detects whether or not the power source of the computer system 10 is in a suspended state at the time when this series of processes starts (step S507). As a result, if it is not in the suspended state, the process is terminated as it is, and if it is in the suspended state, the system is returned to the suspended state (step S508), and the process is terminated.
[0053]
According to the configuration described above, when the bay device 32 is hot-swap / warm-swapped with respect to the two connectors 72A and 72B, the bay controller 73 temporarily (virtually) temporarily connects the connectors 72A and 72B. The bay device 32 is attached and detached by separating. Furthermore, this bay controller 73 can also set a master and a slave as needed.
In this way, even if the IDE controller 70 is a conventional two-channel control system, a plurality of (two in the present embodiment) bay devices 32 can be freely hot-swapped / warm-swapped. Is possible. As a result, it is possible to increase the functionality of the computer system 10 without causing an increase in cost.
[0054]
Further, when removing the PC card 24 when the computer system 10 is not turned off, the system detects this when the user raises the operation lever 85, and performs processing necessary to remove the PC card 24. I tried to run. Thereby, even when the power of the computer system 10 is not turned off, the user can safely operate the PC card 24 with one touch only by operating the operation lever 85 without performing operations with a mouse or the like in a plurality of stages as in the prior art. Can be removed. Since the PC card 24 can be already mounted when the computer system 10 is not turned off, the PC card 24 can be freely hot-swap / warm-swap like the bay device 32. Can be done.
[0055]
In the above embodiment, the IDE controller 70 has two channels. However, if three or more channels are developed in the future, such an IDE controller will have the same configuration as described above for each channel. It is possible to apply a configuration.
In the computer system 10 shown in FIG. 1, when a docking station is mounted on the docking station interface 26, the same configuration can be applied to an IDE device connected to the docking station. That is, an IDE controller for controlling the IDE device, a connector for connecting the IDE device, and the like are provided on the docking station side, and the same configuration as described above is provided for these.
By the way, the embedded controller 41 is provided with a control function for realizing hot swap / warm swap as described above. However, the present invention is not limited to this. You may make it give the same function as.
[0056]
By the way, in the above embodiment, when the operation lever 85 is raised to remove the PC card 24, a predetermined process is executed on the system side using this as a trigger, and a message indicating that is displayed when the stop process is completed. Although it is configured to display on the display 18, it is also possible to adopt a configuration in which the PC card 24 cannot be mechanically pulled out until the stop process is completed on the system side.
In order to obtain such a configuration, a latch mechanism for restraining the movement of the arm 83 and the shaft 84 of the take-out mechanism 82 is additionally provided, and when the stop process is completed on the system side, the arm 83 and the shaft by the latch mechanism are completed. 84 may be released so that the user can press the operation lever 85.
[0057]
In the above-described embodiment, the type that causes the operation lever 85 to be used as the take-out mechanism 82 has been described as an example. However, other types may be used as long as at least two actions are required to remove the PC card 24. May be. For example, as shown in FIG. 16, as the take-out mechanism (device removing means) 82 ′, the tip end portion of the shaft 84 ′ for moving the arm 83 is exposed on the side surface 10a of the housing of the computer system 10, and the shaft 84 ′ When the tip is pushed once, the latch mechanism (not shown) that restrains the arm 83 and the shaft 84 ′ is released, and the shaft 84 ′ jumps out from the side surface 10a as shown in FIG. )), The shaft 84 'moves the arm 83 (see arrow (vii) in the figure) when pushed once more, thereby pushing out the PC card 24 from the card bus slot 23 (see arrow (viii) in the figure) May be. In FIG. 16, the same reference numerals are given to the same components as those in FIG.
In the case of such a type, a sensor 90 is provided to detect that the shaft 84 'has moved in the axial direction when the state shown in FIG. 16A is changed to the state shown in FIG. 16B. . When the sensor 90 detects that the shaft 84 'has been pushed and protruded from the side surface 10a, the series of processing shown in FIG. 15 is executed.
[0058]
By the way, the above-described configuration in which the PC card 24 can be removed when the computer system 10 is not turned off can be applied to, for example, an external device connected to the USB other than the PC card 24. it can. In particular, in the case of an external device that exchanges data with the computer system 10 such as a USB-connected printer, by applying the above configuration, it is possible to remove the device after the operation has been reliably stopped.
In the case of USB connection or the like, a mechanism for detecting that the user is about to pull out the connector is necessary. For this reason, for example, a mechanism for latching the connector terminal is provided in the connector receptacle, and when it is detected that a button, a claw or the like for releasing the latch is pushed or grasped, the series of processing shown in FIG. Should be executed.
In addition to this, as long as it does not depart from the gist of the present invention, the configuration described in the above embodiment can be selected or changed to another configuration as appropriate.
[0059]
【The invention's effect】
As described above, according to the present invention, a plurality of devices can be hot swapped, and the functionality of the computer apparatus can be improved. Further, according to the present invention, it is possible to freely remove the device when the computer apparatus is not turned off.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overall configuration of a computer system according to an embodiment.
FIG. 2 is a diagram showing a configuration of a PC card removal mechanism.
FIG. 3 is a diagram illustrating a state in which a device is connected to an IDE controller.
FIG. 4 shows a circuit configuration for connecting two bay devices to an IDE controller.
FIG. 5 is a diagram illustrating an example of a state in which a bay device is mounted in one bay.
FIG. 6 is a diagram showing a flow when a bay device is mounted in one bay.
FIG. 7 is a diagram showing a flow when a bay device is attached to one bay and is removed.
FIG. 8 is a diagram illustrating an example of adding a bay device to the other bay in a state where the bay device is mounted in one bay.
FIG. 9 is a diagram showing a flow of processing in the case of FIG. 8;
10 is a diagram showing a state along the flow of actual processing in the case of FIG. 8;
FIG. 11 is a diagram illustrating an example of a state in which two bay devices are mounted in an empty bay state.
FIG. 12 is a diagram showing an example of removing one bay device in a state where bay devices are mounted in both bays.
13 is a diagram showing a flow of processing in the case of FIG.
14 is a diagram showing a state along the flow of actual processing in the case of FIG.
FIG. 15 is a diagram showing a flow of processing when removing a PC card.
FIG. 16 is a diagram showing another example of a PC card removal mechanism.
FIG. 17 is a diagram illustrating a device mounting state with respect to a conventional IDE controller.
FIG. 18 is an example of a configuration when two IDE devices are provided.
FIG. 19 is a diagram showing a configuration for hot swapping two IDE devices.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Computer system (computer apparatus), 21 ... I / O bridge, 22 ... Card bus controller (removal control means), 23 ... Card bus slot (device connection means), 24 ... PC card (device), 31 ... HDD, 32 ... Bay device (device, external auxiliary storage device), 41 ... Embedded controller, 70 ... IDE controller (device control means, device controller), 72A, 72B ... Connector (device connection means), 73 ... Bay controller (priority setting) Means, power supply controller, attachment / detachment control controller), 74 ... FET (power supply means), 82, 82 '... take-out mechanism (device removal means), 85 ... operating lever, 86, 90 ... sensor, SW1, SW2 ... switch(Operation detection means)

Claims

A computer device capable of hot swapping a first bay device and a second bay device connectable to the same IDE bus connected to an IDE controller,
  A first bay in which the first bay device is removably mounted;
  A second bay in which the second bay device is removably mounted;
  A first lever for performing an attaching / detaching operation of the first bay device with respect to the first bay;
  A second lever for attaching and detaching the second bay device to and from the second bay;
  A bay controller for detecting that the first lever or the second lever is operated;
  A first switch for controlling power supplied to the first bay device;
  A second switch for controlling power supplied to the second bay device;
  The bay controller is configured such that the second bay device is in the first bay while the first bay device is set as a master and is installed in the first bay while the computer apparatus is powered on. When the second bay is detected that the second lever is operated, the first switch is turned off to interrupt the supply of power to the first bay device. The master device or the slave device is set based on a predetermined condition for the bay device and the second bay device, and then the first bay device is turned on by turning on the first switch and the second switch. And supplying power to the second bay device,
  The IDE controller disables the IDE bus in response to the operation of the second lever, and power is supplied to the first bay device and the second bay device before the IDE bus. Enable
Computer device.

The computer apparatus according to claim 1, wherein the predetermined condition is determined based on an order in which mounting is detected.

The bay controller identifies whether a second bay device attached to the second bay is an IDE device and turns off the first switch when the bay controller identifies the IDE device as an IDE device. The computer apparatus according to claim 1 or 2.