JP4354997B2 - 高速無線データシステムのための可変符号化率の誤り訂正符号生成及び復号のための装置及び方法 - Google Patents
高速無線データシステムのための可変符号化率の誤り訂正符号生成及び復号のための装置及び方法 Download PDFInfo
- Publication number
- JP4354997B2 JP4354997B2 JP2006550936A JP2006550936A JP4354997B2 JP 4354997 B2 JP4354997 B2 JP 4354997B2 JP 2006550936 A JP2006550936 A JP 2006550936A JP 2006550936 A JP2006550936 A JP 2006550936A JP 4354997 B2 JP4354997 B2 JP 4354997B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbol sequence
- systematic
- quad
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
- H03M13/2714—Turbo interleaver for 3rd generation partnership project [3GPP] universal mobile telecommunications systems [UMTS], e.g. as defined in technical specification TS 25.212
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/023—Multiplexing of multicarrier modulation signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は無線データ通信システムで順方向誤り訂正(Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ)符号の生成装置及び方法に関して、特に、可変符号化率のＦＥＣ符号を生成する装置及び方法に関するものである。
一般に、無線データ通信システムは、移動通信技術に基づく移動通信システムと、無線ＬＡＮ、ＷＡＮ(Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ)、又はＭＡＮ(Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ)に分類される。移動通信システムで、高速データ伝送のためのシステムは、３ＧＰＰ２(３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ-２)、同期式ＣＤＭＡ(Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ)移動通信システムに対する標準化グループ、３ＧＰＰ(３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ)、非同期式ＵＭＴＳ(Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ)に対する標準化グループによって各々開発されている。また、無線ＬＡＮ、ＷＡＮ、ＭＡＮなどは、ＩＥＥＥ８０２.１１からＩＥＥＥ８０２.１６の標準化領域で高速の無線データ伝送のための多様な試みが行われている。
上記した通信方式で試みられている適応変調及び符号化(Ａｄａｐｔｉｖｅ Ｍｏｄｕｌａｔｉｏｎ ＆ Ｃｏｄｉｎｇ：以下、“ＡＭＣ”とする)について説明する。また、上記した技術分野の中で最も進歩したシステムであるＩＥＥＥ８０２.１６ａシステム、ＣＤＭＡ移動通信システムのＣＤＭＡ２０００xＥＶ-ＤＶ(Ｅｖｏｌｕｔｉｏｎ ｗｉｔｈ Ｄａｔａ ａｎｄ Ｖｏｉｃｅ)システム、及び現在韓国で２.４ＧＨｚ帯域で高速データ伝送のために開発されているシステムであるＨＰｉ(Ｈｉｇｈ ｓｐｅｅｄ Ｐｏｒｔａｂｌｅ Ｉｎｔｅｒｎｅｔ)システムについて説明する。
まず、ＩＥＥＥ８０２.１６ａシステムについて説明する。ＩＥＥＥ８０２.１６ａシステムは、直交周波数分割多重接続方式(Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＯＦＤＭＡ）を使用するシステムである。
図１は、ＯＦＤＭを使用するＩＥＥＥ８０２.１６ａシステムで高速データを伝送するための物理チャンネルの構造を示すブロック構成図である。図１を参照すると、各ユーザーＵｓｅｒ１，Ｕｓｅｒ２，…，Ｕｓｅｒｍに伝送される物理チャンネルは、すべて同一の構造を有する。したがって、図１で、同一の構成要素は同一の参照番号が付与され、ａ，ｂ，…，ｍのような異なる文字は各ユーザーとユーザーによる物理チャンネルを示すためのインジケータとして参照番号の後部に追加する。各ユーザーＵｓｅｒ１，Ｕｓｅｒ２，…，Ｕｓｅｒｍの物理チャンネルで使用される変数は、同じ変数或いは異なる変数を有することが可能である。例えば、各物理チャンネルは、入力されるパケットのサイズ、符号化率、変調次数、伝送区間などが相互に異なる。各物理チャンネルの代表的な例として、第１のユーザーＵｓｅｒ１に対する物理チャンネルについて説明する。
図１は、ＯＦＤＭを使用するＩＥＥＥ８０２.１６ａシステムで高速データを伝送するための物理チャンネルの構造を示すブロック構成図である。図１を参照すると、各ユーザーＵｓｅｒ１，Ｕｓｅｒ２，…，Ｕｓｅｒｍに伝送される物理チャンネルは、すべて同一の構造を有する。したがって、図１で、同一の構成要素は同一の参照番号が付与され、ａ，ｂ，…，ｍのような異なる文字は各ユーザーとユーザーによる物理チャンネルを示すためのインジケータとして参照番号の後部に追加する。各ユーザーＵｓｅｒ１，Ｕｓｅｒ２，…，Ｕｓｅｒｍの物理チャンネルで使用される変数は、同じ変数或いは異なる変数を有することが可能である。例えば、各物理チャンネルは、入力されるパケットのサイズ、符号化率、変調次数、伝送区間などが相互に異なる。各物理チャンネルの代表的な例として、第１のユーザーＵｓｅｒ１に対する物理チャンネルについて説明する。
物理チャンネルで、第１のユーザーＵｓｅｒ１に伝送されるデータＵｓｅｒ１_ＤａｔａはＣＲＣ(Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ)付加器１０１ａに入力され、このＣＲＣ付加器１０１ａは、チャンネル伝送過程で雑音によって発生される誤りを検出するためのＣＲＣを入力データＵｓｅｒ１_Ｄａｔａに付加する。ＣＲＣが付加されたユーザーデータは、テールビット(ｔａｉｌ ｂｉｔｓ)付加器１０３ａに入力され、テールビット付加器１０３ａはＣＲＣが付加されたデータにテールビットを加えて出力する。ＣＲＣは、一般的に順方向誤り訂正(Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ：以下、“ＦＥＣ”とする)方式に使用され、チャンネル伝送過程で雑音によって発生される誤りを訂正するための誤り訂正符号である。無線通信システムで使用されるＦＥＣとしては、一般的に畳み込み符号(Ｃｏｎｖｏｌｕｔｉｏｎａｌ ｃｏｄｅｓ)或いはターボ符号(ｔｕｒｂｏ ｃｏｄｅｓ)がある。これら符号は、格子(ｔｒｅｌｌｉｓ)上で‘０’状態で終了するための終了ビットであるテールビットを使用する。したがって、テールビットが付加されたデータは、ＦＥＣエンコーダ１０５ａでＦＥＣ符号化されて出力される。この部分に対する詳細な説明は、関連文献に詳細に記述されているため、本発明ではその具体的な説明を省略する。
次に、一般的にＦＥＣエンコーダ１０５ａの出力信号の個数とそれぞれのユーザーに割り当てられた変調シンボルの個数が一致するように、シンボル反復及び穿孔器(ｓｙｍｂｏｌ ｒｅｐｅｔｉｔｉｏｎ ＆ ｐｕｎｃｔｕｒｉｎｇ ｐａｒｔ)１０７ａは、ＦＥＣ符号化データでシンボル反復及び穿孔がなされる。反復及び穿孔がなされたシンボルは、チャンネルで発生されるバースト誤り(ｂｕｒｓｔ ｅｒｒｏｒ)をランダム誤り(ｒａｎｄｏｍ ｅｒｒｏｒ)に変換するためにチャンネルインタリーバ１０９ａに入力されてチャンネルインタリービングされる。このチャンネルインタリービングされたシンボルは、変調器１１１ａに入力されて変調される。変調されたシンボルは、サブキャリア又はサブチャンネルのマッパ(ｍａｐｐｅｒ)及びＮＯＳ(Ｎｕｍｂｅｒ ｏｆ Ｓｌｏｔｓ)又はＮＯＯＳ(Ｎｕｍｂｅｒ ｏｆ ＯＦＤＭ Ｓｙｍｂｏｌｓ)マッパ１２０に入力される。サブキャリア又はサブチャンネルのマッパ及びＮＯＳ又はＮＯＯＳマッパ１２０は、各ユーザー別に割り当てられた伝送区間に対応して変調されたシンボルに対してサブキャリア又はサブチャンネルマッピング、及びＮＯＳ又はＮＯＯＳマッピングを遂行する。このようなサブキャリア又はサブチャンネルのマッパ及びＮＯＳ又はＮＯＯＳマッパ１２０は、すべてのユーザーのデータを同時に処理する。サブキャリア又はサブチャンネルのマッパ及びＮＯＳ又はＮＯＯＳマッパ１２０から出力されるシンボルは、ＩＦＦＴ(Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ)１３０に入力されて高速フーリエ逆変換が遂行される。このように、各ユーザーのデータは、一つのキャリア信号に変換され、ＲＦ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ)伝送部(図示せず）に伝送される。
上記した説明で、“ＮＯＳ”又は“ＮＯＯＳ”は、各ユーザーに割り当てられた伝送区間を意味し、ユーザーデータのサイズにより可変的に使用される。したがって、ＮＯＳ又はＮＯＯＳが増加するほど、一つのパケットに割り当てられた伝送時間も増加する。なお、“サブチャンネル”は、ＯＦＤＭで使用されるサブキャリアで構成された一つの集合を意味する。一つのサブチャンネルを構成するサブキャリアは、周波数区間で常に順次に配列される必要はなく、一般的に特定パターンにより複数のサブキャリアが一つのサブチャンネルを構成する。例えば、周波数帯域幅を２０４８個の直交周波数に分割したときに、サブキャリアが１〜２０４８個が存在すると、一つのサブチャンネルは１，８，１６，３２，６４のように４個のサブキャリアで構成可能である。一つのサブチャンネルを構成する具体的なサブキャリアの構成及び個数は、それぞれの規格により変化する。
図２は、現在ＨＰｉ高速データシステムでユーザーにデータを送信するための物理チャンネルの構造を示すブロック構成図である。図２は、図１と比較すると、すべての構成要素は同一であるが、ＣＲＣ及びテールビットが付加されない構造を有する。これは、ＣＲＣ機能をＭＡＣ(Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ)階層で遂行可能にするためである。したがって、図２で構成要素２０５，２０７，２０９，２１１，２２０，２３０は、各々図１の構成要素１０５，１０７，１０９，１１１，１２０，１３０に対応する。図１及び図２の構造が複数の変調器と複数のＦＥＣの符号化率を有する場合に、各ユーザーに最適の性能を保証する符号化率と変調次数を決定する方式が要求される。
図１と図２に示すように、パケット伝送サービスのための物理チャンネルで変調器が必須的である。また、ＦＥＣ符号は、無線通信チャンネルで発生する雑音によるデータ誤りを克服するために使用される。しかしながら、現在までパケット伝送サービスのための物理チャンネルで、固定された符号化率のＦＥＣ符号が一般的に使用され、特に与えられた符号化率に対する最適の符号が使用される。これは、パケット伝送サービスのための物理チャンネルが、ＡＷＧＮ(Ａｄｄｉｔｉｖｅ Ｗｈｉｔｅ Ｇａｕｓｓｉａｎ Ｎｏｉｓｅ)チャンネルのような静的チャンネル(ｓｔａｔｉｏｎａｒｙ ｃｈａｎｎｅｌ)特性を有するためである。したがって、適応符号化率を使用するＦＥＣ符号を考慮する必要性が少ない。例えば、高速無線データサービス規格のＩＥＥＥ８０２.１６ａは、移動端末の移動性を保証しない規格で、６つのＦＥＣ符号化率のみを使用する。これに関する内容はＩＥＥＥ８０２．１６ａ物理チャンネル規格に詳細に開示されているため、ここではそれぞれの符号化率に関して詳細に説明しない。ＩＥＥＥ８０２.１６ａは、移動通信システムで使用するバイナリターボ符号(ｂｉｎａｒｙ ｔｕｒｂｏ ｃｏｄｅｓ)とは異なり、デュオバイナリターボ符号(ｄｕｏ-ｂｉｎａｒｙ ｔｕｒｂｏ ｃｏｄｅｓ)を使用する。
デュオバイナリターボ符号について、より詳細に説明する。図３は符号化率Ｒ＝１/２であるデュオバイナリターボ符号の生成装置を示すブロック構成図で、図４は符号化率Ｒ＝１/３であるデュオバイナリターボ符号の生成装置を示すブロック構成図である。
図３に示すように、Ｒ＝１/２であるデュオバイナリターボエンコーダは２個の情報シンボルＡ、Ｂを並列に受信する。このように受信される２個の情報シンボルＡ，Ｂは、第１の構成エンコーダ(ｃｏｎｓｔｉｔｕｅｎｔ ｅｎｃｏｄｅｒ)３０１及びターボインタリーバ３０２に入力される。このターボインタリーバ３０２は、並列に入力される２個の情報シンボルＡ、Ｂをインタリービングして第２の構成エンコーダ３０３に出力する。並列に入力される２個の情報シンボルＡ、Ｂがシステマチックシンボルとして出力され、第１の構成エンコーダ３０１及び第２の構成エンコーダ３０３は入力される２個の情報シンボルＡ、Ｂを用いて各々パリティシンボルＣ１，Ｃ２を生成する。その結果、入力された２個のシステマチックは、そのまま出力され、各構成エンコーダごとに一つのパリティ符号を生成する。したがって、上記エンコーダの符号化率は１/２である。
次に、図４の符号化率Ｒ＝１/３のデュオバイナリターボエンコーダは、２個の情報シンボルＡ，Ｂを並列に受信する。このように並列に入力される２個の情報シンボルＡ，Ｂは、第１の構成エンコーダ４０１及びターボインタリーバ４０２に同時に入力される。ターボインタリーバ４０２は、並列に入力される２個の情報シンボルＡ，Ｂをインタリービングして第２の構成エンコーダ４０３に出力する。このように並列に入力される２個の情報シンボルＡ，Ｂがシステマチック(ｓｙｓｔｅｍａｔｉｃ)シンボルとしてそのまま出力され、第１の構成エンコーダ４０１と第２の構成エンコーダ４０３は、２個の入力情報シンボルＡ，Ｂを用いて各々パリティシンボル対(Ｃ１１，Ｃ１２)、(Ｃ２１，Ｃ２２）を生成する。その結果、２個の入力情報シンボルがシステマチックシンボルのそのまま出力され、各構成エンコーダは２個ずつのパリティシンボルを生成する。したがって、このエンコーダの符号化率は１/３となる。
図３に示すように、Ｒ＝１/２であるデュオバイナリターボエンコーダは２個の情報シンボルＡ、Ｂを並列に受信する。このように受信される２個の情報シンボルＡ，Ｂは、第１の構成エンコーダ(ｃｏｎｓｔｉｔｕｅｎｔ ｅｎｃｏｄｅｒ)３０１及びターボインタリーバ３０２に入力される。このターボインタリーバ３０２は、並列に入力される２個の情報シンボルＡ、Ｂをインタリービングして第２の構成エンコーダ３０３に出力する。並列に入力される２個の情報シンボルＡ、Ｂがシステマチックシンボルとして出力され、第１の構成エンコーダ３０１及び第２の構成エンコーダ３０３は入力される２個の情報シンボルＡ、Ｂを用いて各々パリティシンボルＣ１，Ｃ２を生成する。その結果、入力された２個のシステマチックは、そのまま出力され、各構成エンコーダごとに一つのパリティ符号を生成する。したがって、上記エンコーダの符号化率は１/２である。
次に、図４の符号化率Ｒ＝１/３のデュオバイナリターボエンコーダは、２個の情報シンボルＡ，Ｂを並列に受信する。このように並列に入力される２個の情報シンボルＡ，Ｂは、第１の構成エンコーダ４０１及びターボインタリーバ４０２に同時に入力される。ターボインタリーバ４０２は、並列に入力される２個の情報シンボルＡ，Ｂをインタリービングして第２の構成エンコーダ４０３に出力する。このように並列に入力される２個の情報シンボルＡ，Ｂがシステマチック(ｓｙｓｔｅｍａｔｉｃ)シンボルとしてそのまま出力され、第１の構成エンコーダ４０１と第２の構成エンコーダ４０３は、２個の入力情報シンボルＡ，Ｂを用いて各々パリティシンボル対(Ｃ１１，Ｃ１２)、(Ｃ２１，Ｃ２２）を生成する。その結果、２個の入力情報シンボルがシステマチックシンボルのそのまま出力され、各構成エンコーダは２個ずつのパリティシンボルを生成する。したがって、このエンコーダの符号化率は１/３となる。
下記に、図３及び図４のデュオバイナリターボエンコーダで符号化する方法について説明する。符号化しようとする情報シンボルのサイズがＮ_ＥＰと仮定し、この情報シンボルのサイズＮ_ＥＰを半分に分けたＮ_ＥＰ/２個の情報シンボルは各々Ａ_ｉ、Ｂ_ｉ(ｉ＝０，１，…，Ｎ_ＥＰ/２)で示される。この場合に、デュオバイナリエンコーダは、一対のＡ_ｉとＢ_ｉに対して第１の構成エンコーダ３０１又は４０１によって符号化を遂行し、その結果としてパリティシンボルＣ１(又はパリティシンボル対Ｃ１１，Ｃ１２)を出力する。次に、ターボインタリーバ３０２(又は４０２)はＮ_ＥＰ/２個の情報シンボル対Ａ_ｉとＢ_ｉをインタリービングし、このシンボル対を第２の構成エンコーダ３０３(又は４０３)に出力する。第２の構成エンコーダ３０３(又は４０３）はこの入力された情報シンボル対を符号化し、その結果としてパリティシンボルＣ２(又はパリティシンボル対Ｃ２１，Ｃ２２)を出力する。したがって、Ｎ_ＥＰ個の情報シンボルに対して、Ｒ＝１/２の符号化率を有するデュオバイナリターボエンコーダは２Ｎ_ＥＰ個の符号語シンボルを出力し、Ｒ＝１/３の符号化率を有するデュオバイナリターボエンコーダは３Ｎ_ＥＰ符号語シンボルを出力する。
このようなデュオバイナリターボ符号は、この分野で通常の知識を持つ者には一般的に高い符号化率でバイナリターボ符号に比べて若干の性能利得を有すると知られている。デュオバイナリターボ符号は、同一のＮ_ＥＰの情報シンボルサイズを有するバイナリターボ符号に比べて、格子長、すなわち、フレーム長さが１/２に減少するため、復号のための遅延が１/２に減少するという長所を有する。その反面、デュオバイナリターボ符号は、符号化率が低いほどバイナリターボ符号に比べて性能が劣化するという短所を有する。また、復号のための複雑度の面で、デュオバイナリターボ符号は、格子図（ｔｒｅｌｌｉｓ ｄｉａｇｒａｍ）で一つのステート(ｓｔａｔｅ)に対して各々４個のブランチ(ｂｒａｎｃｈ)が使用されるため、バイナリターボ符号に比べて復号器の複雑度が増加するという短所も有する。
しかしながら、同期式移動通信方式であるＣＤＭＡ２０００ １xＥＶ-ＤＶ(Ｅｖｏｌｕｔｉｏｎ ｗｉｔｈ Ｄａｔａ ａｎｄ Ｖｏｉｃｅ)は、移動端末の移動性を保証する規格である。移動性を保証するシステムの場合に、無線通信チャンネルで発生する雑音によるデータ誤りだけでなく、フェージングによるデータ誤りを克服するための多様な方式が考慮されるべきである。一例として、フェージングチャンネル環境で発生される信号対雑音比(Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ Ｒａｔｉｏ：以下、“ＳＮＲ”とする）の動的な変化に送信器が積極的に対応するために同一の伝送パケットに対して随時伝送するパケットの変調方式と、ＦＥＣ符号の符号化率を可変する適応変調及び符号化(ＡＭＣ）方式が広範囲に考慮されている。例えば、ＣＤＭＡ２０００ １xＥＶ-ＤＶで、ＱＣＴＣ(Ｑｕａｓｉ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｔｕｒｂｏ Ｃｏｄｅｓ)が可変符号化率を自由に支援するための方式として物理チャンネルに使用されている。このＱＣＴＣは、与えられた母符号(ｍｏｔｈｅｒ ｃｏｄｅ)から特殊規則により符号化された符号シンボルを図５に示すように再配列した後に、シンボル選択器によって選択される多様な符号化率のターボ符号の集合を意味する。
図５を参照して、ＣＤＭＡ２０００ １xＥＶ-ＤＶシステムの標準として採択されたＱＣＴＣの動作について説明する。情報列(ｉｎｆｏｒｍａｔｉｏｎ ｓｔｒｅａｍ)５００が符号化率Ｒ＝１/５を有するターボエンコーダ５１０に入力される場合に、母符号を使用するターボエンコーダ５１０は、与えられたＮ_ＥＰ個の入力情報シンボルでターボ符号化を遂行する。その結果、ターボエンコーダ５１０は、５xＮ_ＥＰの符号シンボルを生成する。この生成された符号シンボルは、符号シンボル分離器５１２によって逆多重化(ｄｅｍｕｌｔｉｐｌｅｘｅｄ)されて５個のサブブロックに分離される。このように分離された符号シンボルは、参照番号５１４で示されている。この符号シンボル５１４は、システマチックシンボルグループ(又はサブブロックＸ）と複数のパリティシンボルグループ(又はサブブロックＹ０，Ｙ１，Ｙ’０，Ｙ’１)に分けられる。各シンボルグループは、ＰＢＲＯ(Ｐａｒｔｉａｌ Ｂｉｔ Ｒｅｖｅｒｓａｌ Ｏｒｄｅｒ)インタリービングされる。このとき、それぞれのサブブロックは、独立的にインタリービングが遂行される。これは“サブブロックインタリービング”と呼ばれる。図５の参照符号５１６ａ，５１６ｂ，５１６ｃ，５１６ｄ，５１６ｅは、ＲＢＲＯインタリービングを遂行するための独立的な装置である。
ＰＢＲＯインタリービングされたシンボルのうち、システマチックシンボルはそのまま出力され、ＰＢＲＯインタリービングされたパリティシンボルはインターレーサ５１８ａ，５１８ｂによってインターレースに再配列される。この再配列は、２個のシンボルが一回ずつインターレースされるように順次に遂行される。すなわち、インターレーサ５１８ａは、パリティシンボルＹ０，Ｙ’０のインターレーシングによって新たなグループを形成する。類似に、インターレーサ５１８ｂは、それぞれのサブブロックで生成されるパリティシンボＹ１，Ｙ’１をインターレースに再配列され、それによって新たなグループを形成する。したがって、インターレースに生成された各グループは、２xＮ_ＥＰのサイズを有する。
次に、インタリービングされたシステマチックシンボルで構成されたサブブロックとインターレーシングされた２個のパリティグループは、順に配列し、束ねられて一つの新たなシーケンスを生成する。これは、図５で参照番号５２０の“ＱＣＴＣシンボル”で示す。このような一連の過程を経て、ＱＣＴＣ符号を生成するためのシンボルの再配列をすべて完了する。次に、ＱＣＴＣシンボル選択器５１２は、５xＮ_ＥＰのシンボルから任意のシンボルを選択して多様な符号化率を有するＱＣＴＣ符号を生成する。従来のバイナリＱＣＴＣを設計する基準の一つは、フェージングチャンネルで受信信号の性能向上を考慮しなければならないということである。このＱＣＴＣの設計基準は、単純に符号性能の最適化だけでなく、チャンネルインタリービング性能の最適化を特徴とする。このようなチャンネルインタリービングは、一般的にサブブロックインタリービングとインターレーシングによって遂行される。
次に、インタリービングされたシステマチックシンボルで構成されたサブブロックとインターレーシングされた２個のパリティグループは、順に配列し、束ねられて一つの新たなシーケンスを生成する。これは、図５で参照番号５２０の“ＱＣＴＣシンボル”で示す。このような一連の過程を経て、ＱＣＴＣ符号を生成するためのシンボルの再配列をすべて完了する。次に、ＱＣＴＣシンボル選択器５１２は、５xＮ_ＥＰのシンボルから任意のシンボルを選択して多様な符号化率を有するＱＣＴＣ符号を生成する。従来のバイナリＱＣＴＣを設計する基準の一つは、フェージングチャンネルで受信信号の性能向上を考慮しなければならないということである。このＱＣＴＣの設計基準は、単純に符号性能の最適化だけでなく、チャンネルインタリービング性能の最適化を特徴とする。このようなチャンネルインタリービングは、一般的にサブブロックインタリービングとインターレーシングによって遂行される。
現在ＨＰｉ規格により、約１２０個の相互に異なる変調方式とＦＥＣ符号化率との組合が可能である。しかしながら、これを支援するＦＥＣ符号、特に、多様な符号化率のターボ符号の生成及び決定方式に対する具体的な方式が提示されていない状態である。特に、ＯＦＤＭ/ＯＦＤＭＡシステムは、各伝送率(ｄａｔａ ｒａｔｅ)に対応する変調方式とＦＥＣ符号化率との関係によりＦＥＣ符号化率を可変する方法が提示されていない。また、ハイブリッド自動再伝送要求(ＨＡＲＱ）方式を使用する場合に、多様な冗長性(ｒｅｄｕｎｄａｎｃｙ)を生成するための具体的な方式が提示されていない状態である。
移動通信システムで使用する、すなわち、ＣＤＭＡ２０００ １xＥＶ-ＤＶ標準で定義しているバイナリターボ符号を使用する場合に、ＱＣＴＣは、上記のような環境で多様な符号を提供するための方式として提案された。しかしながら、ＱＣＴＣは、基本的にバイナリターボ符号に対して最適化されている。したがって、デュオバイナリターボ符号のような非バイナリターボ符号(ｎｏｎ-ｂｉｎａｒｙ ｔｕｒｂｏ ｃｏｄｅ)を母符号として使用する場合に別途の最適化が要求される。特に、デュオバイナリターボ符号を使用する場合に、システマチックシンボルの特性を考慮したシンボル分類とインタリービングが要求される。
したがって、高速無線データシステムで要求される符号を生成し、要求される符号を復号するための装置と方法が要求される。
移動通信システムで使用する、すなわち、ＣＤＭＡ２０００ １xＥＶ-ＤＶ標準で定義しているバイナリターボ符号を使用する場合に、ＱＣＴＣは、上記のような環境で多様な符号を提供するための方式として提案された。しかしながら、ＱＣＴＣは、基本的にバイナリターボ符号に対して最適化されている。したがって、デュオバイナリターボ符号のような非バイナリターボ符号(ｎｏｎ-ｂｉｎａｒｙ ｔｕｒｂｏ ｃｏｄｅ)を母符号として使用する場合に別途の最適化が要求される。特に、デュオバイナリターボ符号を使用する場合に、システマチックシンボルの特性を考慮したシンボル分類とインタリービングが要求される。
したがって、高速無線データシステムで要求される符号を生成し、要求される符号を復号するための装置と方法が要求される。
したがって、上記した従来技術の問題点を解決するために、本発明の目的は、高速無線データシステムでデータ伝送のために多様なパケットのサイズを使用する場合に、ＱＣ-ＤＢＴＣを生成するための装置及び方法と、このＱＣ-ＤＢＴＣを復号するための装置及び方法を提供することにある。
本発明の他の目的は、ＯＦＤＭＡの高速パケットデータ無線通信システムでハイブリッド自動再伝送要求(ＨＡＲＱ)方式を使用する場合に、多様な符号化率によるデュオバイナリターボ符号を生成するための装置及び方法とこのデュオバイナリターボ符号を復号するための装置及び方法を提供することにある。
また、本発明の目的は、ＯＦＤＭＡの高速パケットデータ無線通信システムで多様なパケットのサイズを使用し、チャンネル状態、バッファ状態、使用可能なサブチャンネル(又はサブキャリア)の個数、ＯＦＤＭシンボルの個数、及び伝送区間により複数の変調方式と複数のＦＥＣ方式のうちのいずれか一つを選択する場合に、デュオバイナリターボ符号を生成するための装置及び方法とこのデュオバイナリターボ符号を復号するための装置及び方法を提供することにある。
本発明の他の目的は、ＯＦＤＭＡの高速パケットデータ無線通信システムでハイブリッド自動再伝送要求(ＨＡＲＱ)方式を使用する場合に、多様な符号化率によるデュオバイナリターボ符号を生成するための装置及び方法とこのデュオバイナリターボ符号を復号するための装置及び方法を提供することにある。
また、本発明の目的は、ＯＦＤＭＡの高速パケットデータ無線通信システムで多様なパケットのサイズを使用し、チャンネル状態、バッファ状態、使用可能なサブチャンネル(又はサブキャリア)の個数、ＯＦＤＭシンボルの個数、及び伝送区間により複数の変調方式と複数のＦＥＣ方式のうちのいずれか一つを選択する場合に、デュオバイナリターボ符号を生成するための装置及び方法とこのデュオバイナリターボ符号を復号するための装置及び方法を提供することにある。
上記した目的を達成するために、本発明は、サブパケットを生成するための装置であって、２個の入力ポートのうち、いずれか一つに選択的に入力される情報シンボルを符号化するためのエンコーダと、すべての符号化されたシンボルを２個のシステマチックシンボルサブブロックと２対のパリティシンボルサブブロックに逆多重化するためのシンボル分離器と、前記サブブロックを別々にインタリービングするためのチャンネルインタリーバと、インタリービングされたパリティシンボルサブブロックのうち、一対の第１のシンボル別多重化シーケンスを生成し、インタリービングされたパリティシンボルサブブロックのうち他の対の第２のシンボル別多重化シーケンスを生成し、２個のインタリービングされたシステマチックシンボルサブブロックの２個のシステマチックシーケンスを生成するためのシンボルグループ生成器と、前記２個のシステマチックシーケンスと第１のシンボル別多重化シーケンス及び第２のシンボル別多重化シーケンスから予め定められた数のシンボルを選択するためのシンボル選択器とを含むことを特徴とする。
また、本発明は、サブパケットを発生するための方法であって、２個の入力ポートのうち、いずれか一つに選択的に入力される情報シンボルを符号化するための段階と、すべての符号化されたシンボルを２個のシステマチックシンボルサブブロックと２対のパリティシンボルサブブロックに逆多重化する段階と、前記サブブロックを独立的にインタリービングする段階と、インタリービングされたパリティシンボルサブブロックのうち、一対の第１のシンボル別多重化シーケンスを生成し、インタリービングされたパリティシンボルサブブロックのうち他の対の第２のシンボル別多重化シーケンスを生成し、２個のインタリービングされたシステマチックシンボルサブブロックの２個のシステマチックシーケンスを生成する段階と、前記２個のシステマチックシーケンスと第１のシンボル別多重化シーケンス及び第２のシンボル別多重化シーケンスから予め定められた数のシンボルを選択する段階と、を有することを特徴とする。
本発明は、ＱＣ-ＤＢＴＣ(Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｄｕｏ-Ｂｉｎａｒｙ Ｔｕｒｂｏ Ｃｏｄｅｓ）を発生する装置であって、複数の構成エンコーダを有し、前記情報シンボル列を受信し、与えられた符号化率により前記複数のシステマチックシンボル列と複数のパリティシンボル列を発生し、前記各パリティシンボル列は前記構成エンコーダから生成され、前記少なくとも一つのパリティシンボル列は他の構成エンコーダからの前記少なくとも一つのパリティシンボル列と対応するデュオバイナリターボエンコーダと、前記複数のシステマチックシンボル列を一つのシンボル列にカッドマッピングするカッドシンボルマッパと、前記カッドマッピングされたシステマチックシンボル列と前記構成エンコーダからの前記複数のパリティシンボル列を各々独立的にインタリービングし、前記カッドマッピングされた情報シンボル列をカッドデマッピングし、直列に出力するために前記インタリービングされた前記複数のパリティシンボルで前記対応するパリティシンボル列内のシンボルを順に配列し、前記カッドデマッピングされたシステマチックシンボル列と前記順に配列されたパリティシンボル列を直列に結合するチャンネルインタリーバと、前記直列に結合された列を反復し、符号化率と選択情報により前記反復された列から所定数のシンボルを選択して符号化された符号を生成するデュオバイナリターボ符号生成器と、を含むことを特徴とする。
さらに、本発明は、ＱＣ-ＤＢＴＣを発生する方法であって、情報シンボル列を受信し、与えられた符号化率により前記複数のシステマチックシンボル列と複数のパリティシンボル列を発生する段階と、前記発生したシンボル列をシステマチックシンボル列とパリティシンボル列に分離する段階と、前記分離されたシステマチックシンボル列を一つのシンボルにカッドマッピングする段階と、前記カッドマッピングされたシンボル列と前記パリティシンボル列を各々独立的にインタリービングする段階と、前記カッドマッピングしてインタリービングされた情報シンボル列をカッドデマッピングする段階と、前記パリティシンボル列を一対でインターレースする段階と、前記インターレースされたパリティシンボル列とカッドデマッピングされたシステマチックシンボル列とを結合する段階と、前記結合されたシンボルを前記与えられた伝送率により伝送されるシンボルを選択する段階と、を有することを特徴とする。
また、本発明は、ＱＣ-ＤＢＴＣエンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成し、前記生成された符号化シンボルのうち全部又は一部の伝送する符号シンボルを選択するための装置であって、前記情報シンボル列を受信し、予め定められた符号化率によりＱＣ-ＤＢＴＣシンボルを生成するＱＣ-ＤＢＴＣエンコーダと、前記システマチックシンボル列が一つのシンボル列に接続され、前記ＱＣ-ＤＢＴＣエンコーダの出力シンボルを複数のシステマチックシンボル列と複数のパリティシンボル列に分離するための分離器と、前記パリティシンボル列を各々インタリービングする複数のインタリーバと、前記一つのシンボル列で構成されたシステマチックシンボル列をインタリービングするシステマチックシンボル列インタリーバと、前記パリティシンボル列を一つの対で構成してインターレースするためのインターレーサと、前記システマチックシンボル列インタリーバの出力と前記インターレーサの出力を順次に結合する結合器と、前記結合されたシンボルを前記与えられた伝送率により伝送するシンボルを選択するシンボル選択器と、を含むことを特徴とする。
本発明は、ＱＣ-ＤＢＴＣエンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成し、前記生成された符号化シンボルのうち全部又は一部の伝送する符号シンボルを選択するための方法であって、前記情報シンボル列を受信し、予め定められた符号化率によりＱＣ-ＤＢＴＣシンボルを生成する段階と、前記システマチックシンボル列が一つのシンボル列に接続され、前記ＱＣ-ＤＢＴＣエンコーダの出力シンボルを複数のシステマチックシンボル列と複数のパリティシンボル列に分離する段階と、前記パリティシンボル列を各々インタリービングする段階と、前記接続されたシステマチックシンボル列をインタリービングする段階と、前記パリティシンボル列を一対でインターレースする段階と、前記インタリービングされたシステマチックシンボル列と前記インターレースされたパリティシンボル列を直列結合する段階と、前記結合されたシンボルから前記与えられた伝送率により伝送するシンボルを選択する段階と、を有することを特徴とする。
さらに、本発明は、ＱＣ-ＤＢＴＣエンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成し、前記生成された符号化シンボルのうち全部又は一部の伝送する符号シンボルを選択するための装置であって、複数の構成エンコーダを有し、前記情報シンボル列を受信し、与えられた符号化率により前記複数のシステマチックシンボル列と複数のパリティシンボル列を生成し、前記各パリティシンボル列は前記構成エンコーダから生成され、前記少なくとも一つのパリティシンボル列は他の構成エンコーダからの前記少なくとも一つの パリティシンボル列に対応するＱＣ-ＤＢＴＣエンコーダと、前記ＱＣ-ＤＢＴＣエンコーダの出力をシステマチックシンボル列とパリティシンボル列に分離する分離器と、前記システマチックシンボル列と前記パリティシンボル列を各々インタリービングする複数のインタリーバと、前記各パリティシンボル列のうち、他の構成エンコーダから生成されたパリティシンボルを一対でインターレースするインターレーサと、前記インタリービングされたシステマチック列と前記インターレースされたパリティシンボル列を直列に結合する結合器と、前記結合されたシンボルから前記与えられた伝送率により伝送するシンボルを選択するシンボル選択器と、を含むことを特徴とする。
また、本発明は、ＱＣ-ＤＢＴＣエンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成し、前記生成された符号化シンボルのうち全部又は一部の伝送する符号シンボルを選択するための方法であって、ＱＣ-ＤＢＴＣエンコーダによって、情報シンボル列を受信し、与えられた符号化率により前記複数のシステマチックシンボル列と複数のパリティシンボル列を生成し、前記パリティシンボル列は前記構成エンコーダから生成され、前記少なくとも一つのパリティシンボル列は他の構成エンコーダからの前記少なくとも一つのパリティシンボル列に対応する段階と、ＱＣ-ＤＢＴＣエンコーダの出力をシステマチックシンボル列とパリティシンボル列に分離する段階と、前記システマチックシンボル列と前記パリティシンボル列を各々インタリービングする段階と、前記パリティシンボル列を一つの対でインターレースする段階と、前記インタリービングされたシステマチックシンボル列とインターレースされたパリティシンボル列を結合する段階と、前記結合されたシンボルから前記与えられた伝送率により伝送するシンボルを選択する段階と、を有することを特徴とする。
本発明は、ＱＣ-ＤＢＴＣエンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成された符号化シンボルのうち全部又は一部のシンボルが受信されるときに、これを符号化するための装置であって、受信されたシンボルのうち削除されたシンボルに対応する領域に予め定められた符号シンボルを挿入する選択器と、前記選択器によって生成されたシンボルのうちパリティシンボルに該当するシンボルをデインターレースするデインターレーサと、前記選択器によって生成されたシンボルのうちシステマチックシンボルに該当するシンボルをカッドマッピングするカッドマッパと、前記カッドマッピングされたシステマチックシンボル列と前記デインターレースされたシンボルを各々デインタリービングする複数のデインタリーバと、前記デインタリービングされたシステマチックシンボル列をカッドデマッピングするカッドデマッパと、前記カッドデマッパの出力と前記デインタリービングされたパリティシンボル列を結合する符号シンボル結合器と、前記結合されたシンボルをＱＣ-ＤＢＴＣ復号化するＱＣ-ＤＢＴＣデコーダと、を含むことを特徴とする。
本発明は、高速無線データシステムで複数の変調方式と複数のＦＥＣ方式のうちの一つを選択して伝送するデュオバイナリターボ符号を母符号として使用する場合に、多様な符号化率を有する符号を生成することができる利点がある。また、本発明は、ＨＡＲＱ方式で、簡単なＱＣ-ＤＢＴＣエンコーダによって多様なサブ符号語と冗長性を提供することができ、それによって上記システムの伝送効率を極大化することができる効果がある。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
下記で、本発明に関連した公知の機能又は構成に関する具体的な説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。
下記で、本発明に関連した公知の機能又は構成に関する具体的な説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。
図６は、本発明の実施形態により符号化率Ｒ＝１/３を有し、デュオバイナリターボ符号を使用するＱＣ-ＤＢＴＣエンコーダの構造を示すブロック構成図である。図６を参照して、本発明の実施形態により符号化率Ｒ＝１/３を有し、デュオバイナリターボ符号を使用するＱＣ-ＤＢＴＣエンコーダの構造及び動作について詳細に説明する。図６で、ターボエンコーダ６１０は、図４で説明したターボエンコーダと同一の構成を有する。図４は、符号化率Ｒ＝１/３のデュオバイナリターボ符号を発生するための装置を示すブロック構成図である。したがって、ターボエンコーダ６１０の内部構成は、図４を参照して説明する。
図６に示すようにＱＣ-ＤＢＴＣエンコーダは、システマチックシンボルを処理する過程を除き、バイナリターボ符号を使用する従来のＱＣＴＣエンコーダの構造と類似している。これは、デュオバイナリターボ符号の場合に、図３及び図４に示すように、Ｎ_ＥＰ個のシステマチックシンボルに対して各々Ｎ_ＥＰ/２個のシステマチックシンボルで構成されるシステマチックシンボル列Ａ，Ｂに分けられるためである。それぞれのシンボルＡ_ｉ、Ｂ_ｉは、一対で第１の構成エンコーダ４０１によって符号化され、或いは、ターボインタリーバ４０２によってターボインタリービングされた後に第２の構成エンコーダ４０３によって一対で符号化される。すなわち、情報列対Ａ，Ｂは、それぞれの構成エンコーダの格子図上で一つの遷移過程によって定義される情報列として定義され、そのシンボル列のサイズはＮ_ＥＰ/２として定義される。したがって、この情報列対を受信するＱＣ-ＤＢＴＣエンコーダは、図６に示すように、シンボル対Ａ_ｉ、Ｂ_ｉに基づいてシンボル分類を処理する。すなわち、Ａ_ｉ、Ｂ_ｉをカッドシンボル(ｑｕａｄ-ｓｙｍｂｏｌ）にマッピングした後にサブブロックインタリービングを遂行する。
以下に、具体的な符号化過程に関して説明する。便宜上、符号化率Ｒ＝１/３のデュオバイナリターボ符号であると仮定して説明する。しかしながら、この符号化過程は、１/２又はそのその他の符号化率のデュオバイナリターボ符号を使用してもその構成及び符号化方式には差がないことを明らかにする。符号化率が変わる場合には、但し、パリティシンボルグループの数が符号化率が低下するほど増加する差だけが存在する。
符号化過程
ステップ１：デュオバイナリターボ符号の出力シンボル分類
図６を参照すると、符号化率Ｒ＝１/３のデュオバイナリターボ符号を母符号として使用するターボエンコーダ６１０は、Ｎ_ＥＰ個の入力情報シンボルでターボ符号化を遂行する。このターボ符号化過程は、従来のデュオバイナリターボ符号化過程と同一である。したがって、デュオバイナリターボ符号エンコーダ６１０は、３xＮ_ＥＰの符号シンボルを生成する。参照番号６１２は、このようにデュオバイナリターボ符号エンコーダ６１０の出力シンボルをシステマチックシンボルとパリティシンボルに分離して接続する過程を示す。このように生成された符号シンボルの中で、システマチックシンボルは、それぞれＮ_ＥＰ/２個のシンボルで構成されたシステマチックシンボル列ＡとＢに分けられ、パリティシンボルは、図６に示すように、それぞれＮ_ＥＰ/２個のシンボルで構成されたパリティシンボル列Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２に分けられる。ＱＣ-ＤＢＴＣ符号化方式でシステマチックシンボルのサブブロックの個数は、図５に示した従来技術のＱＣＴＣ符号化方式に比べて一つ増加することがわかる。すると、入力システマチックシンボルの対応関係を説明する。入力システマチックシンボルは、Ｓ(ｋ)(ｋ＝０，１，２，３，…，Ｎ_ＥＰ-１)と定義すると、Ａ_ｉとＢ_ｉは、各々下記の＜数式１＞及び＜数式２＞のように定義される。
ステップ１：デュオバイナリターボ符号の出力シンボル分類
図６を参照すると、符号化率Ｒ＝１/３のデュオバイナリターボ符号を母符号として使用するターボエンコーダ６１０は、Ｎ_ＥＰ個の入力情報シンボルでターボ符号化を遂行する。このターボ符号化過程は、従来のデュオバイナリターボ符号化過程と同一である。したがって、デュオバイナリターボ符号エンコーダ６１０は、３xＮ_ＥＰの符号シンボルを生成する。参照番号６１２は、このようにデュオバイナリターボ符号エンコーダ６１０の出力シンボルをシステマチックシンボルとパリティシンボルに分離して接続する過程を示す。このように生成された符号シンボルの中で、システマチックシンボルは、それぞれＮ_ＥＰ/２個のシンボルで構成されたシステマチックシンボル列ＡとＢに分けられ、パリティシンボルは、図６に示すように、それぞれＮ_ＥＰ/２個のシンボルで構成されたパリティシンボル列Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２に分けられる。ＱＣ-ＤＢＴＣ符号化方式でシステマチックシンボルのサブブロックの個数は、図５に示した従来技術のＱＣＴＣ符号化方式に比べて一つ増加することがわかる。すると、入力システマチックシンボルの対応関係を説明する。入力システマチックシンボルは、Ｓ(ｋ)(ｋ＝０，１，２，３，…，Ｎ_ＥＰ-１)と定義すると、Ａ_ｉとＢ_ｉは、各々下記の＜数式１＞及び＜数式２＞のように定義される。
ステップ２：システマチックシンボルのカッドシンボルマッピング
図６に示すように、システマチックシンボル列ＡとＢは、下記のカッドシンボルマッピング(ｑｕａｄ-ｓｙｍｂｏｌ ｍａｐｐｉｎｇ)テーブルに基づいてカッドシンボルにマッピングされる。このカッドシンボルマッピングは、Ａ_ｉとＢ_ｉがｍ_ｉ(ｉ＝０，１，２，…，Ｎ_ＥＰ/２-１）にマッピングされるように、カッドシンボルマッパ６３０によって遂行される。これは、＜数式１＞と＜数式２＞によりＡ_ｉとＢ_ｉの値が計算されて出力されることである。したがって、新たに生成されるシステマチックシンボル列Ｍは、Ｎ_ＥＰ/２のサイズを有する。Ａ_ｉ、Ｂ_ｉとｍ_ｉとのマッピング規則が多様に設定できる。ここで、最も普遍的な例として、Ａ_ｉとＢ_ｉをバイナリ表記方式によりｍ_ｉに対応してマッピングするためのマッピング規則を示す。使用されるマッピング規則に関係なく、重要なことは、新たなシステマチックシンボル列Ｍが従来のバイナリＱＣＴＣのようにカッドシンボルマッピングによってＮ_ＥＰ/２のサイズを有し、各カッドシンボルはｉ番目のシステマチックシンボル対Ａ_ｉとＢ_ｉにマッピングされるということである。カッドシンボルマッピングテーブルは、下記の＜表１＞のように示す。
図６に示すように、システマチックシンボル列ＡとＢは、下記のカッドシンボルマッピング(ｑｕａｄ-ｓｙｍｂｏｌ ｍａｐｐｉｎｇ)テーブルに基づいてカッドシンボルにマッピングされる。このカッドシンボルマッピングは、Ａ_ｉとＢ_ｉがｍ_ｉ(ｉ＝０，１，２，…，Ｎ_ＥＰ/２-１）にマッピングされるように、カッドシンボルマッパ６３０によって遂行される。これは、＜数式１＞と＜数式２＞によりＡ_ｉとＢ_ｉの値が計算されて出力されることである。したがって、新たに生成されるシステマチックシンボル列Ｍは、Ｎ_ＥＰ/２のサイズを有する。Ａ_ｉ、Ｂ_ｉとｍ_ｉとのマッピング規則が多様に設定できる。ここで、最も普遍的な例として、Ａ_ｉとＢ_ｉをバイナリ表記方式によりｍ_ｉに対応してマッピングするためのマッピング規則を示す。使用されるマッピング規則に関係なく、重要なことは、新たなシステマチックシンボル列Ｍが従来のバイナリＱＣＴＣのようにカッドシンボルマッピングによってＮ_ＥＰ/２のサイズを有し、各カッドシンボルはｉ番目のシステマチックシンボル対Ａ_ｉとＢ_ｉにマッピングされるということである。カッドシンボルマッピングテーブルは、下記の＜表１＞のように示す。
＜表１＞は、システマチックＡ_ｉ、Ｂ_ｉとカッドシンボルｍ_ｉとの間のマッピング規則を一例として示す。
ステップ３：パリティシンボルの分類
次に、符号シンボルは、システマチックシンボルグループ(又はサブブロックＭ)と複数のパリティシンボルグループ(又はサブブロックＹ０，Ｙ１，Ｙ’０，Ｙ’１)に分離され、５個のサブブロックに逆多重化される。ここで、この動作は“符号シンボル分離”として定義され、図６で参照番号６１４で示す。符号シンボル分離器６１４は、従来のＱＣＴＣシンボル分離器５１４と同一の役割を遂行する。このような符号シンボル分離器６１４によって遂行される動作は、下記に＜数式３＞〜＜数式６＞のように示す。
次に、符号シンボルは、システマチックシンボルグループ(又はサブブロックＭ)と複数のパリティシンボルグループ(又はサブブロックＹ０，Ｙ１，Ｙ’０，Ｙ’１)に分離され、５個のサブブロックに逆多重化される。ここで、この動作は“符号シンボル分離”として定義され、図６で参照番号６１４で示す。符号シンボル分離器６１４は、従来のＱＣＴＣシンボル分離器５１４と同一の役割を遂行する。このような符号シンボル分離器６１４によって遂行される動作は、下記に＜数式３＞〜＜数式６＞のように示す。
ステップ４：サブブロックインタリービングとインターレーシング
次に、それぞれのサブブロックは、独立的にインタリービングされ、これは“サブブロックインタリービング”と呼ばれる。このサブブロックインタリービングは、ＰＢＲＯインタリーバ６１６ａ，６１６ｂ，６１６ｃ，６１６ｄ，６１６ｅによって遂行される。ここで、サブブロックはすべて同一にＮ_ＥＰ/２のサイズを有する。次に、それぞれのサブブロックで生成されるパリティシンボルＹ０とＹ’０は、各々インターレーシングされ、その後、再配列されてから新たなグループを形成する。同様に、各サブブロックで生成されたパリティシンボルＹ１とＹ’１も、各々インターレーシングされ、再配列された後に新たなグループを形成する。ここで、各グループ、すなわちパリティシンボル列は、Ｎ_ＥＰ/２のサイズを有する。このインターレーシングは、インターレーサ６１８ａ、６１８ｂによって遂行される。
次に、それぞれのサブブロックは、独立的にインタリービングされ、これは“サブブロックインタリービング”と呼ばれる。このサブブロックインタリービングは、ＰＢＲＯインタリーバ６１６ａ，６１６ｂ，６１６ｃ，６１６ｄ，６１６ｅによって遂行される。ここで、サブブロックはすべて同一にＮ_ＥＰ/２のサイズを有する。次に、それぞれのサブブロックで生成されるパリティシンボルＹ０とＹ’０は、各々インターレーシングされ、その後、再配列されてから新たなグループを形成する。同様に、各サブブロックで生成されたパリティシンボルＹ１とＹ’１も、各々インターレーシングされ、再配列された後に新たなグループを形成する。ここで、各グループ、すなわちパリティシンボル列は、Ｎ_ＥＰ/２のサイズを有する。このインターレーシングは、インターレーサ６１８ａ、６１８ｂによって遂行される。
ステップ５：システマチックシンボルのカッドシンボルデマッピング
次に、Ｎ_ＥＰ/２のシステマチックシンボルは、サブブロックインタリービングによって新たに生成されるシステマチックシンボル列Ｍ’から、<表１>によってカッドシンボルを再びＡ_ｉ’とＢ_ｉ’のバイナリシンボルにデマッピングして各々求める。＜表１＞を参照すると、Ａ_ｉとＢ_ｉは、それぞれＡ_ｉ’とＢ_ｉ’と見なすことができる。例えば、ｍ_ｉ＝３は(Ａ_ｉ，Ｂ_ｉ)＝(１,１）にマッピングされる。上述したように、多様なマッピング規則が可能で、本発明ではこのマッピング規則に対する制限をおかない。このように、ｍ_ｉがマッピングされる例を＜数式７＞のように示す。
次に、Ｎ_ＥＰ/２のシステマチックシンボルは、サブブロックインタリービングによって新たに生成されるシステマチックシンボル列Ｍ’から、<表１>によってカッドシンボルを再びＡ_ｉ’とＢ_ｉ’のバイナリシンボルにデマッピングして各々求める。＜表１＞を参照すると、Ａ_ｉとＢ_ｉは、それぞれＡ_ｉ’とＢ_ｉ’と見なすことができる。例えば、ｍ_ｉ＝３は(Ａ_ｉ，Ｂ_ｉ)＝(１,１）にマッピングされる。上述したように、多様なマッピング規則が可能で、本発明ではこのマッピング規則に対する制限をおかない。このように、ｍ_ｉがマッピングされる例を＜数式７＞のように示す。
このように＜数式７＞又はその他の方法によるカッドデマッピングは、カッドシンボルデマッパ６４０によって遂行される。
ステップ６：ＱＣ-ＤＢＴＣシンボル結合
次に、インタリービングされた情報シンボルで構成されたサブブロックとインターレーシングされた２個のパリティグループを順に配列し、束ねられて一つの新たなシーケンスを生成する。これは、図６で、“デュオバイナリターボ符号シンボル”と参照番号６２０として定義する。このような一連の過程を経て、ＱＣ-ＤＢＴＣ符号を生成するためのシンボル再配列をすべて完了する。このようなＱＣ-ＤＢＴＣシンボルの再配列は、下記の＜数式８＞のように示す。
次に、インタリービングされた情報シンボルで構成されたサブブロックとインターレーシングされた２個のパリティグループを順に配列し、束ねられて一つの新たなシーケンスを生成する。これは、図６で、“デュオバイナリターボ符号シンボル”と参照番号６２０として定義する。このような一連の過程を経て、ＱＣ-ＤＢＴＣ符号を生成するためのシンボル再配列をすべて完了する。このようなＱＣ-ＤＢＴＣシンボルの再配列は、下記の＜数式８＞のように示す。
上記＜数式８＞で、{ａ|ｂ｝は、任意の２つのシーケンスａとｂを直列に結合して得られた新たなシーケンスを意味する。また、ＩＴＲ(ａ，ｂ)は、任意の２つのシーケンスａとｂを相互インターレーシングすることを意味する。すなわち、このシーケンスａとｂは、ａ_０，ｂ_０，ａ_１，ｂ_１，ａ_２，ｂ_２，…，ａ_Ｍ，ｂ_Ｍの順序にインターレーシングされる。
ステップ７：ＱＣ-ＤＢＴＣシンボル選択
次に、ＱＣ-ＤＢＴＣシンボル選択器６２２は、３xＮ_ＥＰシンボルから任意のシンボルを選択することによって、多様な符号化率を有するＱＣ-ＤＢＴＣ符号を生成する。多様な符号化率を有するＱＣ-ＤＢＴＣ符号を生成するための方式が、本出願人により出願された韓国特許出願番号第Ｐ２００１−０００７３５７号の“符号システムにおける符号生成装置及び方法”によく開示されている。
上記したように、ＱＣ-ＤＢＴＣは、従来のバイナリＱＣＴＣとステップ２、ステップ５で差がある。このようにカッドシンボルマッピングを使用する理由は、次のようである。
次に、ＱＣ-ＤＢＴＣシンボル選択器６２２は、３xＮ_ＥＰシンボルから任意のシンボルを選択することによって、多様な符号化率を有するＱＣ-ＤＢＴＣ符号を生成する。多様な符号化率を有するＱＣ-ＤＢＴＣ符号を生成するための方式が、本出願人により出願された韓国特許出願番号第Ｐ２００１−０００７３５７号の“符号システムにおける符号生成装置及び方法”によく開示されている。
上記したように、ＱＣ-ＤＢＴＣは、従来のバイナリＱＣＴＣとステップ２、ステップ５で差がある。このようにカッドシンボルマッピングを使用する理由は、次のようである。
第１に、カッドシンボルマッピングを使用すると、システマチックシンボルグループのサイズがパリティシンボルグループのサイズと同一になる。したがって、送信器は、一つのサブブロックインタリービング装置のみを含む。すなわち、同一のサブブロックのサイズを使用するため、サブブロックインタリービングのパラメーター及びアルゴリズムが簡素化される。一般的に、サブブロックインタリービングとしてＰＢＲＯインタリービンクが使用される。
第２に、カッドシンボルマッピングを使用すると、システマチックシンボルグループのサイズがパリティシンボルグループのサイズと同一になる。したがって、受信器は、一つのサブブロックインタリービング装置のみを含む。受信器は、送信器で使用したインタリービングの逆関数を用いてサブブロックインタリービングを実現しなければならないし、一般的に、インタリービングに比べて逆関数を用いるデインタリービングの実現の複雑度が増加する。なお、相互に異なるブロックサイズを使用すると、これに比例して実現の複雑度が増加する。したがって、同一のサブブロックサイズを使用すると、一つの逆関数を使用することができるため、このような受信器の複雑度を相対的に低下することができる。
第３に、カッドシンボルマッピングを使用すると、それぞれのシステマチックシンボル列ＡとＢをそれぞれサブブロックインタリービングする方式に比べてチャンネルインタリービングの深さ(ｄｅｐｔｈ)を向上させることができる。一般的に、チャンネルインタリービングの深さが増加するほど、インタリービングの性能が向上し、この部分に関する説明は関連文献に詳細に開示されている。特に、チャンネルインタリービングの深さは、移動通信システムで重要な性能重要パラメータで、従来のバイナリＱＣＴＣに詳細に説明されたように、ＱＣＴＣはＦＥＣとチャンネルインタリービングを一つで統合する構造を有する。したがって、ＱＣＴＣが同一の符号利得を有しても、チャンネルインタリービングに対する性能が改善されることがより望ましい構造として評価される。このような側面で、カッドシンボルマッピング構造は、システマチックシンボルのチャンネルインタリービング領域をＮ_ＥＰまで拡大することが可能である。しかしながら、それぞれのシステマチックシンボル列ＡとＢをそれぞれサブブロックインタリービングする方式は、チャンネルインタリービング領域のＮ_ＥＰ/２に制限される。
図７は、本発明の実施形態によるＱＣ-ＤＢＴＣシステムで受信器の構造を示すブロック構成図である。図７を参照して、本発明の実施形態によるＱＣ-ＤＢＴＣシステムで受信器の構造と動作について詳細に説明する。
受信器は、送信器で使用するＱＣ-ＤＢＴＣの逆過程を遂行し、受信された符号語シンボルからＮ_ＥＰ個のシステマチックシンボルを復元する。下記に、図７を参照して、システマチックシンボルを復元する過程を詳細に説明する。ＱＣ-ＤＢＴＣシンボル選択器７１０は、受信されたシンボルｑ０，ｑ１，…，ｑＭ-１をパリティシンボルとシステマチックシンボルで構成されたカッドシンボルに変換する。このカッドシンボルは、参照符号７１２で示す。カッドシンボルは、それぞれシステマチックシンボルとパリティシンボルで構成されるため、システマチックシンボルは直接出力され、パリティシンボルはインターレーシングされたシンボル７１４ａ及び７１４ｂに区分される。インターレーシングされたシンボル７１４ａ，７１４ｂは、デインターレーシング過程を通じて該当するパリティシンボルに分離される。システマチックシンボルは、カッドシンボルマッパ７３０によってカッドシンボルにマッピングされる。デインターレーシング過程を通じて分離されたパリティシンボル列とシステマチックシンボル列は、ＰＢＲＯプロセッサ７１６ａ、７１６ｂ，７１６ｃ，７１６ｄ，７１６ｅに入力されて再配列される。 ＰＢＲＯプロセッサ７１６ａ、７１６ｂ，７１６ｃ，７１６ｄ，７１６ｅの出力シンボル７１８は、図６の符号シンボル分離器６１４の出力シンボルと同一である。
ここで、送信器とは異なり、受信器は、システマチックシンボルに該当するＮ_ＥＰ個のｑ_ｋ(ｋ＝０，１，２，３，…，Ｎ_ＥＰ-１)が実数値を有するため、＜表１＞に示すように(０，０)，(０，１)，(１，０)，(１，１）にカッドシンボルマッピングを遂行することができない。したがって、Ａ_ｉ'とＢ_ｉ'に該当する(ｑ_ｋ，ｑ_ｋ+1)(ここで、ｋ＝０，２，３，…，Ｎ_ＥＰ-２)のシンボル位置は、一つのシンボル対(ｑ_ｋ，ｑ_ｋ＋１)で結合し、これを基準としてカッドシンボルと見なし、Ｎ_ＥＰ/２のサイズのＰＢＲＯを使用してデインタリービングを遂行する。すなわち、ｑ_ｋとｑ_ｋ＋１のシンボル位置のみを一致させると良い。このようなマッピング規則の一例を、下記に＜表２＞のように示す。
同様に、パリティシンボルは、デインターレーシングにより４個のパリティブロックに分けられ、ＰＢＲＯサブブロックデインタリービングによって各々Ｙ０，Ｙ１，Ｙ’０，Ｙ’１に分けられて各々Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２に変換される。また、システマチックシンボルＭ’は、ＰＢＲＯサブブロックデインタリービングにより元の順序に復元される。
カッドシンボルデマッパ７４０は、送信器の逆過程を通じてｍ_ｉ(ｉ＝０，１，２，…，Ｎ_ＥＰ-１1)を(Ａ_ｉ，Ｂ_ｉ）に変換される。次に、Ａ，Ｂ，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２の結合によって得られた３Ｎ_ＥＰ個の全体符号シンボルは、デュオバイナリターボ符号デコーダ７２２に入力される。参考として、符号化率が１/３より高い場合に、実際に伝送されるシンボルの個数は３Ｎ_ＥＰより少ない。この場合に、伝送されないシンボル位置に該当するｑ_ｉに削除シンボル(ｅｒａｓｕｒｅ ｓｙｍｂｏｌ）を付与し、この過程でＱＣ-ＤＢＴＣＣの受信動作を遂行する。
図８は、本発明の他の実現形態によるＱＣ-ＤＢＴＣシステムで送信器の構造を示すブロック構成図である。図8で、但しシステマチックシンボルのサイズをＮ_ＥＰに拡張する方式を詳細に示す。
図８に示すように、この方式は、従来のＱＣＴＣ方式の構造と同一であるが、バイナリターボエンコーダを使用することが異なる。また、図８の構造は、図６の構造と比較すると、カッドシンボルマッパ及びカッドシンボルデマッパを含まないことを除き、その他の構成は大部分同一であるため、その差部分のみについて説明する。図８からわかるように、ターボエンコーダ８１０から出力される符号シンボルのうちシステマチックシンボルは、従来のＱＣＴＣ符号語のＰＢＲＯサブブロックインタリーバ６１６ａ〜６１６ｅがすべて同一のサイズを有することに対して、システマチックシンボルに該当するＰＢＲＯサブブロックインタリーバ８１６ａのサイズが２倍増加する。システマチックシンボル列ＡとＢは、Ａ_０，Ｂ_０，Ａ_１，Ｂ_１，Ａ_２，Ｂ_２，…，Ａ_(Ｎ_ＥＰ/２-１)，Ｂ_(Ｎ_ＥＰ/２-１）の順に交互に配置され、ＰＢＲＯサブブロックインタリーバ８１６ａに入力される。このような構造は、チャンネルインタリービングがバイナリシンボル、すなわち、ビット単位で遂行されるという長所を有し、それによって、チャンネルインタリービングのランダム程度が多少改善される。しかしながら、この方式は、システマチックシンボルに該当するサブブロックサイズとパリティシンボルに該当するサブブロックサイズが相互に異なるため、送信器と受信器共に、２つのＰＢＲＯサブブロックインタリービング装置を必要とするという短所がある。しかしながら、図６に示したようにＱＣ-ＤＢＴＣ方式でチャンネルインタリービングの深さがＮ_ＥＰに拡張されたため、図８のビット単位のチャンネルインタリービング深さと拡張されたチャンネルインタリービング深さとの差はほとんどない。
図８に示すように、この方式は、従来のＱＣＴＣ方式の構造と同一であるが、バイナリターボエンコーダを使用することが異なる。また、図８の構造は、図６の構造と比較すると、カッドシンボルマッパ及びカッドシンボルデマッパを含まないことを除き、その他の構成は大部分同一であるため、その差部分のみについて説明する。図８からわかるように、ターボエンコーダ８１０から出力される符号シンボルのうちシステマチックシンボルは、従来のＱＣＴＣ符号語のＰＢＲＯサブブロックインタリーバ６１６ａ〜６１６ｅがすべて同一のサイズを有することに対して、システマチックシンボルに該当するＰＢＲＯサブブロックインタリーバ８１６ａのサイズが２倍増加する。システマチックシンボル列ＡとＢは、Ａ_０，Ｂ_０，Ａ_１，Ｂ_１，Ａ_２，Ｂ_２，…，Ａ_(Ｎ_ＥＰ/２-１)，Ｂ_(Ｎ_ＥＰ/２-１）の順に交互に配置され、ＰＢＲＯサブブロックインタリーバ８１６ａに入力される。このような構造は、チャンネルインタリービングがバイナリシンボル、すなわち、ビット単位で遂行されるという長所を有し、それによって、チャンネルインタリービングのランダム程度が多少改善される。しかしながら、この方式は、システマチックシンボルに該当するサブブロックサイズとパリティシンボルに該当するサブブロックサイズが相互に異なるため、送信器と受信器共に、２つのＰＢＲＯサブブロックインタリービング装置を必要とするという短所がある。しかしながら、図６に示したようにＱＣ-ＤＢＴＣ方式でチャンネルインタリービングの深さがＮ_ＥＰに拡張されたため、図８のビット単位のチャンネルインタリービング深さと拡張されたチャンネルインタリービング深さとの差はほとんどない。
他の実施形態の例として、ＱＣＴＣ符号の生成装置の構成をそのまま維持しつつ、バイナリターボエンコーダを使用する。また、バイナリターボエンコーダから出力されるシステマチックシンボルの個数は、ＱＣＴＣ方式と異なり、２倍であるため、サブブロックインタリーバの数は２(Ｍ０及びＭ１)に拡張される。したがって、図６のように、すべてのサブブロックインタリーバのは、Ｎ_ＥＰ/２の同一のサイズを有する。このような方式を図９に示す。ここで、図９と図６との構造及び機能の差部分のみを説明する。
図９では、システマチックシンボルに対する２つのＰＢＲＯサブブロックインタリーバを有する。図９に示すように、システマチックシンボルをインタリービングするサブブロックインタリーバ９１６ａ１，９１６ａ２は、他のパリティシンボルをインタリービングするインタリーバ９１６ｂ，９１６ｃ，９１６ｄ，９１６ｅと同一のサイズを有する。したがって、システマチックシンボルＡとＢは、順次にそれぞれのサブブロックＭ０，Ｍ１に配置され、各々ＰＢＲＯサブブロックインタリービングを遂行し、順次にＱＣ-ＤＢＴＣシンボル列に配置される。
このような構造は、チャンネルインタリービングがバイナリシンボル、すなわち、ビット単位で遂行されるという長所があり、すべてのサブブロックが同一のサイズのＰＢＲＯインタリービング装置を使用することができる長所もある。その反面、この構造は、システマチックシンボルに該当するサブブロックがＮ_ＥＰ/２の小さいサイズを有し、平行にＱＣ-ＤＢＴＣシンボル列に配置されるため、図６の方式に比べて、チャンネルインタリービングの深さがＮ_ＥＰ/２に制限されるという短所がある。
このような構造は、チャンネルインタリービングがバイナリシンボル、すなわち、ビット単位で遂行されるという長所があり、すべてのサブブロックが同一のサイズのＰＢＲＯインタリービング装置を使用することができる長所もある。その反面、この構造は、システマチックシンボルに該当するサブブロックがＮ_ＥＰ/２の小さいサイズを有し、平行にＱＣ-ＤＢＴＣシンボル列に配置されるため、図６の方式に比べて、チャンネルインタリービングの深さがＮ_ＥＰ/２に制限されるという短所がある。
以上、本発明の詳細な説明においては具体的な実施形態に関して説明したが、形式や細部についての様々な変更が可能であることは、当該技術分野における通常の知識を持つ者には明らかである。したがって、本発明の範囲は、前述の実施形態に限定されるものではなく、特許請求の範囲の記載及びこれと均等なものに基づいて定められるべきである。
６１０ ターボエンコーダ
６１４ 符号シンボル分離器
６１６ａ、６１６ｂ、６１６ｃ、６１６ｄ、６１６ｅ ＰＢＲＯインタリーバ
６１８ａ、６１８ｂ インターレーサ
６２２ ＱＣ-ＤＢＴＣシンボル選択器
６３０ カッドシンボルマッパ
６４０ カッドシンボルデマッパ
６１４ 符号シンボル分離器
６１６ａ、６１６ｂ、６１６ｃ、６１６ｄ、６１６ｅ ＰＢＲＯインタリーバ
６１８ａ、６１８ｂ インターレーサ
６２２ ＱＣ-ＤＢＴＣシンボル選択器
６３０ カッドシンボルマッパ
６４０ カッドシンボルデマッパ
Claims (17)
- ＱＣ−ＤＢＴＣ（Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｄｕｏ-Ｂｉｎａｒｙ Ｔｕｒｂｏ Ｃｏｄｅ）エンコーダを用いて情報シンボル列を与えられた符号化率により符号化して符号シンボルを生成し、前記生成された符号シンボルのうち全部又は一部の伝送する符号シンボルを選択するための装置であって、
情報シンボル列を受信し、予め定められた符号化率によりＱＣ-ＤＢＴＣシンボル列を生成するＱＣ-ＤＢＴＣエンコーダと、
前記生成されたＱＣ-ＤＢＴＣシンボル列を複数のシステマチックシンボル列と複数のパリティシンボル列に分離し、前記複数のシステマチックシンボル列を一つのシステマチックシンボル列にインターレーシングする分離器と、
前記複数のパリティシンボル列をそれぞれインタリービングする複数のインタリーバと、
前記一つのシステマチックシンボル列をインタリービングするシステマチックシンボル列インタリーバと、
前記複数のパリティシンボル列をそれぞれ一対でインターレーシングする複数のインターレーサと、
前記インタリービングされたシステマチックシンボル列と前記インターレーシングされたパリティシンボル列を直列結合する結合器と、
前記直列結合されたシンボル列を反復し、前記与えられた符号化率と選択情報により前記反復されたシンボル列から所定数のシンボル列を選択してＱＣ-ＤＢＴＣ符号を生成するシンボル選択器と、
を含むことを特徴とする装置。 - 前記システマチックシンボル列インタリーバは、前記複数のインタリーバのうち１つの２倍のサイズであることを特徴とする請求項１記載の装置。
- ＱＣ-ＤＢＴＣ（Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｄｕｏ-Ｂｉｎａｒｙ Ｔｕｒｂｏ Ｃｏｄｅ）エンコーダを用いて情報シンボル列を与えられた符号化率により符号化して符号シンボルを生成し、前記生成された符号シンボルのうち全部又は一部の伝送する符号シンボルを選択するための方法であって、
情報シンボル列を受信し、予め定められた符号化率によりＱＣ-ＤＢＴＣシンボル列を生成する段階と、
前記生成されたＱＣ-ＤＢＴＣシンボル列を複数のシステマチックシンボル列と複数のパリティシンボル列に分離し、前記複数のシステマチックシンボル列を一つのシステマチックシンボル列にインターレーシングする段階と、
前記複数のパリティシンボル列をそれぞれインタリービングする段階と、
前記一つのシステマチックシンボル列をインタリービングする段階と、
前記複数のパリティシンボル列を一対でインターレーシングする段階と、
前記インタリービングされたシステマチックシンボル列と前記インターレーシングされたパリティシンボル列を直列結合する段階と、
前記直列結合されたシンボル列を反復し、前記与えられた符号化率と選択情報により前記反復されたシンボル列から所定数のシンボル列を選択してＱＣ-ＤＢＴＣ符号を生成する段階と、
を有することを特徴とする方法。 - 前記分離器から複数のシステマチックシンボル列が出力され、前記システマチックシンボル列インタリーバの数は前記分離器から出力されるシステマチックシンボル列の数と同一であり、前記分離器から出力されるシステマチックシンボル列はそれぞれ前記複数のシステマチックシンボル列インタリーバにおいてインタリービングされることを特徴とする請求項１記載の装置。
- 前記生成されたＱＣ-ＤＢＴＣシンボル列が前記複数のシステマチックシンボル列と前記複数のパリティシンボル列に分離された後に、前記複数のシステマチックシンボル列と前記複数のパリティシンボル列をそれぞれインタリービングする段階と、
前記複数のパリティシンボル列を一対でインターレーシングする段階と、
前記インタリービングされたシステマチックシンボル列と前記インターレーシングされたパリティシンボル列を直列結合する段階と、
前記直列結合されたシンボル列を反復し、前記与えられた符号化率と選択情報により前記反復されたシンボル列から所定数のシンボル列を選択してＱＣ-ＤＢＴＣ符号を生成する段階と、
をさらに有することを特徴とする請求項３記載の方法。 - ＱＣ-ＤＢＴＣ（Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｄｕｏ-Ｂｉｎａｒｙ Ｔｕｒｂｏ Ｃｏｄｅ）エンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成され、受信された符号シンボルのうち全部又は一部を復号化するための装置であって、
受信されたシンボル列のうち穿孔がなされたシンボル列に対応する領域に予め定められた符号シンボル列を挿入する選択器と、
前記選択器によって生成されたシンボル列のうち複数のパリティシンボル列をデインターレーシングするデインターレーサと、
前記選択器によって生成されたシンボル列のうち複数のシステマチックシンボル列をカッドマッピングするカッドシンボルマッパと、
前記カッドマッピングされたシステマチックシンボル列と前記デインターレーシングされたパリティシンボル列をそれぞれデインタリービングする複数のデインタリーバと、
前記デインタリービングされたシステマチックシンボル列をカッドデマッピングするカッドシンボルデマッパと、
前記カッドデマッピングされたシステマチックシンボル列と前記デインタリービングされたパリティシンボル列を結合する符号シンボル結合器と、
前記結合されたシンボル列をＱＣ-ＤＢＴＣ復号化するＱＣ-ＤＢＴＣデコーダと、
を含むことを特徴とする装置。 - 前記ＱＣ-ＤＢＴＣエンコーダは、
前記情報シンボル列を受信する複数の構成エンコーダを備え、前記予め定められた符号化率により前記ＱＣ-ＤＢＴＣシンボル列として前記複数のシステマチックシンボル列と前記複数のパリティシンボル列を生成し、前記複数のパリティシンボル列は対応する構成エンコーダから生成され、前記構成エンコーダのうち１つからの複数のパリティシンボル列は前記構成エンコーダのうち他の１つからの複数のパリティシンボル列と対応することを特徴とする請求項１記載の装置。 - 前記分離器から出力される複数のシステマチックシンボル列を一つのシンボル列にカッドマッピングするカッドシンボルマッパと、
前記システマチックシンボル列インタリーバから出力されるインタリービングされたシステマチックシンボル列をカッドデマッピングするカッドシンボルデマッパと、
をさらに備えることを特徴とする請求項７記載の装置。 - 前記カッドシンボルマッパから出力されるカッドマッピングされたシステマチックシンボル列は、前記複数のシステマチックシンボル列の１/２のサイズであることを特徴とする請求項８記載の装置。
- 前記カッドシンボルマッパから出力されるカッドマッピングされたシステマチックシンボル列は、前記ＱＣ-ＤＢＴＣ符号と同一のサイズであることを特徴とする請求項８記載の装置。
- 前記カッドシンボルマッパから出力されるカッドマッピングされたシステマチックシンボル列は、前記複数のパリティシンボル列と同一のサイズであることを特徴とする請求項８記載の装置。
- 前記結合器は、前記カッドシンボルデマッパから出力されるカッドデマッピングされたシンボル列と前記インターレーシングされたシンボル列を直列結合することを特徴とする請求項８記載の装置。
- 前記ＱＣ-ＤＢＴＣエンコーダの符号化率は１/３であることを特徴とする請求項１２記載の装置。
- 前記生成されたＱＣ-ＤＢＴＣシンボル列が前記複数のシステマチックシンボル列と前記複数のパリティシンボル列に分離された後に、前記分離された複数のシステマチックシンボル列を一つのシンボル列にカッドマッピングする段階と、
前記カッドマッピングされたシンボル列と前記複数のパリティシンボル列をそれぞれインタリービングする段階と、
前記インタリービングされたシステマチックシンボル列をカッドデマッピングする段階と、
前記複数のパリティシンボル列を一対でインターレーシングする段階と、
前記インターレーシングされたパリティシンボル列と前記カッドデマッピングされたシステマチックシンボル列とを結合する段階と、
前記結合されたシンボル列を反復し、前記与えられた符号化率と選択情報により前記反復されたシンボル列から所定数のシンボル列を選択してＱＣ-ＤＢＴＣ符号を生成する段階と、
をさらに有することを特徴とする請求項３記載の方法。 - 前記カッドマッピングされたシステマチックシンボル列と前記複数のパリティシンボル列がそれぞれインタリービングされた後に、前記カッドマッピングされたシステマチックシンボル列をカッドデマッピングする段階と、
前記インタリービングされたパリティシンボル列をインターレーシングする段階と、
前記カッドデマッピングされたシステマチックシンボル列と前記インターレーシングされたパリティシンボル列を直列結合する段階と、
前記直列結合されたシンボル列を反復し、前記与えられた符号化率と選択情報により前記反復されたシンボル列から所定数のシンボル列を選択してＱＣ-ＤＢＴＣ符号を生成する段階と、
をさらに有することを特徴とする請求項１４記載の方法。 - 前記システマチックシンボル列インタリーバの数は２つ以上であり、前記２つ以上のシステマチックシンボル列インタリーバはそれぞれ前記複数のインタリーバと同一のサイズであることを特徴とする請求項４記載の装置。
- ＱＣ-ＤＢＴＣ（Ｑｕａｓｉ-Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｄｕｏ-Ｂｉｎａｒｙ Ｔｕｒｂｏ Ｃｏｄｅ）エンコーダを用いて情報シンボル列を与えられた符号化率により符号化して生成され、受信された符号シンボルのうち全部又は一部を復号化するための方法であって、
受信されたシンボル列のうち穿孔がなされたシンボル列に対応する領域に予め定められた符号シンボル列を挿入する段階と、
前記予め定められた符号シンボル列が挿入されたシンボル列のうち複数のパリティシンボル列をデインターレーシングする段階と、
前記予め定められた符号シンボル列が挿入されたシンボル列のうち複数のシステマチックシンボル列をカッドマッピングする段階と、
前記デインターレーシングされたパリティシンボル列と前記カッドマッピングされたシステマチックシンボル列をデインタリービングする段階と、
前記デインタリービングされたシステマチックシンボル列をカッドデマッピングする段階と、
前記カッドデマッピングされたシステマチックシンボル列と前記デインタリービングされたパリティシンボル列を結合する段階と、
前記結合されたシンボル列をＱＣ-ＤＢＴＣ復号化する段階と、
を有することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040004246A KR100770902B1 (ko) | 2004-01-20 | 2004-01-20 | 고속 무선 데이터 시스템을 위한 가변 부호율의 오류 정정부호 생성 및 복호 장치 및 방법 |
| PCT/KR2005/000184 WO2005069493A1 (en) | 2004-01-20 | 2005-01-20 | Apparatus and method for generating and decoding forward error correction codes having variable rate in a high-rate wireless data communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007519361A JP2007519361A (ja) | 2007-07-12 |
| JP4354997B2 true JP4354997B2 (ja) | 2009-10-28 |
Family
ID=36714565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006550936A Expired - Fee Related JP4354997B2 (ja) | 2004-01-20 | 2005-01-20 | 高速無線データシステムのための可変符号化率の誤り訂正符号生成及び復号のための装置及び方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7523382B2 (ja) |
| EP (1) | EP1557966B1 (ja) |
| JP (1) | JP4354997B2 (ja) |
| KR (1) | KR100770902B1 (ja) |
| CN (1) | CN100481739C (ja) |
| AU (1) | AU2005205717B2 (ja) |
| RU (1) | RU2309538C2 (ja) |
| WO (1) | WO2005069493A1 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307487B1 (en) | 1998-09-23 | 2001-10-23 | Digital Fountain, Inc. | Information additive code generator and decoder for communication systems |
| US7068729B2 (en) | 2001-12-21 | 2006-06-27 | Digital Fountain, Inc. | Multi-stage code generator and decoder for communication systems |
| KR100724921B1 (ko) * | 2001-02-16 | 2007-06-04 | 삼성전자주식회사 | 통신시스템에서 부호 생성 및 복호 장치 및 방법 |
| US9240810B2 (en) | 2002-06-11 | 2016-01-19 | Digital Fountain, Inc. | Systems and processes for decoding chain reaction codes through inactivation |
| EP2357732B1 (en) | 2002-10-05 | 2022-04-06 | QUALCOMM Incorporated | Systematic encoding and decoding of chain reaction codes |
| US7139960B2 (en) | 2003-10-06 | 2006-11-21 | Digital Fountain, Inc. | Error-correcting multi-stage code generator and decoder for communication systems having single transmitters or multiple transmitters |
| WO2005112250A2 (en) | 2004-05-07 | 2005-11-24 | Digital Fountain, Inc. | File download and streaming system |
| US8693540B2 (en) * | 2005-03-10 | 2014-04-08 | Qualcomm Incorporated | Method and apparatus of temporal error concealment for P-frame |
| US7340669B2 (en) * | 2005-03-11 | 2008-03-04 | Via Telecom Co., Ltd. | Memory efficient streamlined transmitter with a multiple instance hybrid ARQ |
| US20090022079A1 (en) * | 2005-05-04 | 2009-01-22 | Fei Frank Zhou | Method and apparatus for providing enhanced channel interleaving |
| WO2007095550A2 (en) | 2006-02-13 | 2007-08-23 | Digital Fountain, Inc. | Streaming and buffering using variable fec overhead and protection periods |
| US9270414B2 (en) | 2006-02-21 | 2016-02-23 | Digital Fountain, Inc. | Multiple-field based code generator and decoder for communications systems |
| WO2007134196A2 (en) | 2006-05-10 | 2007-11-22 | Digital Fountain, Inc. | Code generator and decoder using hybrid codes |
| US9419749B2 (en) | 2009-08-19 | 2016-08-16 | Qualcomm Incorporated | Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes |
| US9432433B2 (en) | 2006-06-09 | 2016-08-30 | Qualcomm Incorporated | Enhanced block-request streaming system using signaling or block creation |
| US9380096B2 (en) | 2006-06-09 | 2016-06-28 | Qualcomm Incorporated | Enhanced block-request streaming system for handling low-latency streaming |
| US9178535B2 (en) | 2006-06-09 | 2015-11-03 | Digital Fountain, Inc. | Dynamic stream interleaving and sub-stream based delivery |
| US9386064B2 (en) | 2006-06-09 | 2016-07-05 | Qualcomm Incorporated | Enhanced block-request streaming using URL templates and construction rules |
| US9209934B2 (en) | 2006-06-09 | 2015-12-08 | Qualcomm Incorporated | Enhanced block-request streaming using cooperative parallel HTTP and forward error correction |
| US7627803B2 (en) * | 2006-07-05 | 2009-12-01 | Harris Corporation | System and method for variable forward error correction (FEC) protection |
| KR101283862B1 (ko) | 2006-08-16 | 2013-07-08 | 엘지전자 주식회사 | 터보 부호의 부호화 장치 및 방법 |
| US8340070B2 (en) * | 2006-10-03 | 2012-12-25 | Qualcomm Incorporated | Resource partitioning for wireless communication systems |
| US8726121B2 (en) | 2007-03-27 | 2014-05-13 | Qualcomm Incorporated | Circular buffer based rate matching |
| US9686044B2 (en) * | 2007-03-27 | 2017-06-20 | Qualcomm Incorporated | Rate matching with multiple code block sizes |
| KR101304833B1 (ko) * | 2007-04-13 | 2013-09-05 | 삼성전자주식회사 | 이동 통신 시스템에서 기준 심볼 전력 할당에 따른 변조심볼을 매핑/디매핑하는 방법 및 송/수신기 |
| CN101075857B (zh) * | 2007-04-29 | 2010-05-26 | 中兴通讯股份有限公司 | 一种turbo码的块交织及HARQ包生成方法 |
| BRPI0811587A2 (pt) * | 2007-05-16 | 2015-07-14 | Thomson Licensing | Aparelho e método para codificar e decodificar sinais |
| US7899125B2 (en) * | 2007-06-18 | 2011-03-01 | Intel Corporation | Method, device, and apparatus for multi-stream multi-band transmission |
| BRPI0816680A2 (pt) | 2007-09-12 | 2015-03-17 | Qualcomm Inc | Gerar e comunicar informações de identificação de origem pra habilitar comunicações confiáveis. |
| CN101828397A (zh) * | 2007-10-15 | 2010-09-08 | 汤姆森特许公司 | 编码和解码信号的装置和方法 |
| KR101513283B1 (ko) * | 2007-10-15 | 2015-04-17 | 톰슨 라이센싱 | 버스트 모드 활동을 통신하기 위한 장치 및 방법 |
| KR101387257B1 (ko) | 2007-11-22 | 2014-04-21 | 삼성전자주식회사 | 무선통신망에서 음성패킷을 전송하기 위한 장치 및 방법 |
| KR20100108607A (ko) * | 2008-01-29 | 2010-10-07 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 패킷 재송신 및 수신 방법과 이를 이용하는 무선 디바이스 |
| US8477830B2 (en) | 2008-03-18 | 2013-07-02 | On-Ramp Wireless, Inc. | Light monitoring system using a random phase multiple access system |
| US8958460B2 (en) | 2008-03-18 | 2015-02-17 | On-Ramp Wireless, Inc. | Forward error correction media access control system |
| US8520721B2 (en) | 2008-03-18 | 2013-08-27 | On-Ramp Wireless, Inc. | RSSI measurement mechanism in the presence of pulsed jammers |
| US8176381B2 (en) * | 2008-05-08 | 2012-05-08 | Nec Laboratories America, Inc. | Multidimensional turbo product codes and generalized low-density parity-check codes with component reed-solomon codes for optical transmission |
| CN101710850B (zh) | 2008-12-26 | 2013-10-30 | 三星电子株式会社 | 卷积Turbo编码方法及实现编码方法的设备 |
| US8468396B2 (en) * | 2008-12-31 | 2013-06-18 | Mediatek, Inc. | Channel interleaver having a constellation-based block-wise permuation module |
| US8214696B2 (en) * | 2009-02-02 | 2012-07-03 | Lg Electronics Inc. | Apparatus and method for transmitting signal using bit grouping in wireless communication system |
| US9281847B2 (en) | 2009-02-27 | 2016-03-08 | Qualcomm Incorporated | Mobile reception of digital video broadcasting—terrestrial services |
| US8363699B2 (en) | 2009-03-20 | 2013-01-29 | On-Ramp Wireless, Inc. | Random timing offset determination |
| EP2416616B1 (en) * | 2009-03-30 | 2016-07-27 | Fujitsu Limited | Radio communication system, transmission device, reception device, and radio communication method in radio communication system |
| EP2424143A1 (en) | 2009-04-24 | 2012-02-29 | Panasonic Corporation | Wireless communication device and wireless communication method |
| US8861456B2 (en) | 2009-05-13 | 2014-10-14 | Panasonic Intellectual Property Corporation Of America | Radio communication device and method for performing a multicarrier operation using a plurality of carriers |
| US9288010B2 (en) | 2009-08-19 | 2016-03-15 | Qualcomm Incorporated | Universal file delivery methods for providing unequal error protection and bundled file delivery services |
| US9917874B2 (en) | 2009-09-22 | 2018-03-13 | Qualcomm Incorporated | Enhanced block-request streaming using block partitioning or request controls for improved client-side handling |
| US8767797B2 (en) | 2009-10-05 | 2014-07-01 | Qualcomm Incorporated | Apparatus and method for providing HARQ feedback in a multi-carrier wireless communication system |
| US8397140B2 (en) * | 2010-06-04 | 2013-03-12 | Apple Inc. | Error correction coding for recovering multiple packets in a group view of limited bandwidth |
| US9049497B2 (en) | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Signaling random access points for streaming video data |
| US8918533B2 (en) | 2010-07-13 | 2014-12-23 | Qualcomm Incorporated | Video switching for streaming video data |
| US9185439B2 (en) | 2010-07-15 | 2015-11-10 | Qualcomm Incorporated | Signaling data for multiplexing video components |
| US9596447B2 (en) | 2010-07-21 | 2017-03-14 | Qualcomm Incorporated | Providing frame packing type information for video coding |
| US8806050B2 (en) | 2010-08-10 | 2014-08-12 | Qualcomm Incorporated | Manifest file updates for network streaming of coded multimedia data |
| CN102404072B (zh) * | 2010-09-08 | 2013-03-20 | 华为技术有限公司 | 一种信息比特发送方法、装置和系统 |
| US9270299B2 (en) | 2011-02-11 | 2016-02-23 | Qualcomm Incorporated | Encoding and decoding using elastic codes with flexible source block mapping |
| US8958375B2 (en) | 2011-02-11 | 2015-02-17 | Qualcomm Incorporated | Framing for an improved radio link protocol including FEC |
| US9253233B2 (en) | 2011-08-31 | 2016-02-02 | Qualcomm Incorporated | Switch signaling methods providing improved switching between representations for adaptive HTTP streaming |
| US9843844B2 (en) | 2011-10-05 | 2017-12-12 | Qualcomm Incorporated | Network streaming of media data |
| US9294226B2 (en) | 2012-03-26 | 2016-03-22 | Qualcomm Incorporated | Universal object delivery and template-based file delivery |
| CN104753653B (zh) * | 2013-12-31 | 2019-07-12 | 中兴通讯股份有限公司 | 一种解速率匹配的方法、装置和接收侧设备 |
| US9374252B2 (en) | 2014-07-23 | 2016-06-21 | Valens Semiconductor Ltd. | Generating parallel binary representation of HDBaseT physical modulation |
| WO2016074226A1 (zh) * | 2014-11-14 | 2016-05-19 | 华为技术有限公司 | 基于ofmda的wlan系统中的交织处理方法和设备 |
| CN206043785U (zh) * | 2016-06-30 | 2017-03-29 | 徐家才 | 防静电保健梳子 |
| JP2019149589A (ja) * | 2016-07-08 | 2019-09-05 | シャープ株式会社 | 基地局装置、端末装置、通信方法、および、集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473878B1 (en) * | 1999-05-28 | 2002-10-29 | Lucent Technologies Inc. | Serial-concatenated turbo codes |
| US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
| JP3753694B2 (ja) * | 2001-02-07 | 2006-03-08 | サムスン エレクトロニクス カンパニー リミテッド | 通信システムにおける符号生成装置及び方法 |
| BRPI0204043B1 (pt) * | 2001-02-13 | 2017-02-14 | Qualcomm Inc | aparelho e método para gerar códigos em sistema de comunicação |
| KR100724921B1 (ko) | 2001-02-16 | 2007-06-04 | 삼성전자주식회사 | 통신시스템에서 부호 생성 및 복호 장치 및 방법 |
| EP1257081B1 (en) * | 2001-05-08 | 2007-02-07 | Samsung Electronics Co., Ltd. | Apparatus and method for generating codes in a communication system |
| US7260770B2 (en) * | 2001-10-22 | 2007-08-21 | Motorola, Inc. | Block puncturing for turbo code based incremental redundancy |
-
2004
- 2004-01-20 KR KR1020040004246A patent/KR100770902B1/ko active IP Right Grant
-
2005
- 2005-01-20 EP EP05001111.3A patent/EP1557966B1/en not_active Expired - Fee Related
- 2005-01-20 AU AU2005205717A patent/AU2005205717B2/en not_active Ceased
- 2005-01-20 CN CNB2005800004444A patent/CN100481739C/zh not_active Expired - Fee Related
- 2005-01-20 JP JP2006550936A patent/JP4354997B2/ja not_active Expired - Fee Related
- 2005-01-20 RU RU2005141582/09A patent/RU2309538C2/ru not_active IP Right Cessation
- 2005-01-20 WO PCT/KR2005/000184 patent/WO2005069493A1/en active Application Filing
- 2005-01-21 US US11/038,183 patent/US7523382B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| RU2005141582A (ru) | 2006-06-27 |
| EP1557966A2 (en) | 2005-07-27 |
| RU2309538C2 (ru) | 2007-10-27 |
| US7523382B2 (en) | 2009-04-21 |
| KR100770902B1 (ko) | 2007-10-26 |
| CN1806392A (zh) | 2006-07-19 |
| AU2005205717B2 (en) | 2008-01-17 |
| AU2005205717A1 (en) | 2005-07-28 |
| KR20050076314A (ko) | 2005-07-26 |
| US20050160347A1 (en) | 2005-07-21 |
| JP2007519361A (ja) | 2007-07-12 |
| EP1557966B1 (en) | 2014-05-07 |
| EP1557966A3 (en) | 2010-08-25 |
| WO2005069493A1 (en) | 2005-07-28 |
| CN100481739C (zh) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4354997B2 (ja) | 高速無線データシステムのための可変符号化率の誤り訂正符号生成及び復号のための装置及び方法 | |
| JP4563456B2 (ja) | 送信装置、符号化装置及び復号装置 | |
| RU2236756C2 (ru) | Устройство и способ генерирования и декодирования кодов в системе связи | |
| JP4717072B2 (ja) | 送信装置 | |
| KR101505193B1 (ko) | 직교주파수분할다중접속방식의 이동 통신시스템에서 심볼전송 방법 및 장치 | |
| KR100450968B1 (ko) | 부호분할다중접속 이동통신시스템에서 데이터 송/수신장치 및 방법 | |
| JP4494238B2 (ja) | Ｍｉｍｏ多重送信装置およびｍｉｍｏ多重送信方法 | |
| US20060250944A1 (en) | Apparatus and method for transmitting bit-interleaved coded modulation signals in an orthogonal frequency division multiplexing system | |
| US8009758B2 (en) | Apparatus and method for channel-interleaving and channel-deinterleaving data in a wireless communication system | |
| JP2004519160A (ja) | 通信システムにおける符号を生成するための装置及び方法 | |
| JP5195989B2 (ja) | 送信方法 | |
| CN110476381A (zh) | 在通信或广播系统中使用harq传输的装置和方法 | |
| US20020136320A1 (en) | Flexible bit selection using turbo trellis-coded modulation | |
| KR20080094192A (ko) | 신호 송수신 방법 및 신호 송수신 장치 | |
| JP4841684B2 (ja) | 送信装置及び送信方法 | |
| Narayanan et al. | Physical layer design for packet data over IS-136 | |
| Bai et al. | WLC45-1: Turbo Coded Type-II H-ARQ Scheme with Incremental Redundancy Using Sub-Block Recovery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4354997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |