JP4332267B2 - エンコーダ及びデコーダ - Google Patents
エンコーダ及びデコーダ Download PDFInfo
- Publication number
- JP4332267B2 JP4332267B2 JP27548799A JP27548799A JP4332267B2 JP 4332267 B2 JP4332267 B2 JP 4332267B2 JP 27548799 A JP27548799 A JP 27548799A JP 27548799 A JP27548799 A JP 27548799A JP 4332267 B2 JP4332267 B2 JP 4332267B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- slot
- timing
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/85—Assembly of content; Generation of multimedia applications
- H04N21/854—Content authoring
- H04N21/8547—Content authoring involving timestamps for synchronizing content
Description
【０００１】
【発明の属する技術分野】
本発明は、信号フォーマット及び信号処理装置に関するものである。詳しくいえば、本発明は、信号フォーマットと、該フォーマットによる信号を符号化する信号エンコーダと、これに対応するデコーダに関するものである。
【０００２】
【従来の技術】
例えばＭＰＥＧ−２ ＴＳ（トランスポート・ストリーム）パケットのようなパケット化した信号を、或る位置の機器から他の機器に送信することが望まれている。ＭＰＥＧ−２ ＴＳパケットをＤＶＢ非同期直列インタフェース（ＡＳＩ）を介して送信することは、公知である。ＤＶＢ−ＡＳＩは、或るトランスポート・ストリームを機器の特定項目の間のような２点間において送信するのに有効であるが、その他の点では比較的柔軟性がない。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、ＤＶＢ−ＡＳＩを用いるよりはるかに柔軟性のあるこの種の送信装置を提供することである。
【０００４】
【課題を解決するための手段】
本発明は、一面において、ＭＰＥＧ−２ ＴＳパケットをＳＤＴＩシステムを介して送信する送信装置を提供するものである。このような装置は、ＤＶＢ−ＡＳＩを使用するよりはるかに柔軟性がある。ＳＤＴＩ（シリアル・データ・トランスポート・インタフェース）は、ＳＭＰＴＥ３０５Ｍに規定されている。ＳＤＴＩは、テレビジョン走査線（ライン）のフレームを有する信号構造でパケットを送信するものである。補助データはこれらのラインの水平ブランキング領域で送られ、データは各ラインのペイロード領域で送られる。このペイロード領域は、活きている（能動）ライン間隔内にある。ＳＤＴＩは、ＴＳパケットをＳＤＩ接続が使用できるどこにでも送ることができると共に、ＴＳパケットを１より多くのソースから送信することができる。しかし、ＴＳパケットをＳＤＴＩを介して送るには、パケットを確実にＳＤＴＩのペイロード領域内に局限すると共に、能率上各ラインが多数のパケットを含みうるようにするために、バッファリング（緩衝記憶）が必要になる。このバッファリング過程でパケットに遅延とジッタ（即ち、パケット相互のタイミングのずれ）が生じるが、ＭＰＥＧ−２信号を精確に復号するには、該信号のパケットを互いに精確なタイミングでＭＰＥＧデコーダに供給して精確に復号できるようにしなければならない。パケットの絶対的な遅延は、すべてのパケットに均等に影響するので問題ではないが、ジッタについてはＭＰＥＧデコーダで又はその前にこれを補正する必要がある。
【０００５】
上述では、ＭＰＥＧ−２ ＴＳパケットをＳＤＴＩを介して送信する場合に本発明が直面する技術的問題を説明したが、他のデータ伝送システムを介する他のタイプの時間に敏感なパケット送信においても、似たような問題が起きるであろう。
【０００６】
本発明は、他の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を提供する。
【０００７】
本発明は、更に他の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するためのエンコーダを提供する。
【０００８】
そのエンコーダは、クロック（刻時装置）と、該クロックから上記最初のパケットの生成タイムを決める基準タイムを取出して、上記最初のスロット内の基準タイム情報を供給し、上記クロックから上記後続パケットの生成タイムを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段とを具える。
【０００９】
本発明は、更に別の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を復号するためのデコーダを提供する。
【００１０】
そのデコーダは、クロックと、上記パケットのタイミング情報を検出する手段と、上記最初のパケットを検出すると、上記クロックを上記基準タイムに初期設定する手段と、上記クロックのタイムを上記後続パケットの上記タイミング情報と比較する手段と、該パケットの該タイミング情報が上記クロックのタイムと等しくなった時に該パケットを出力する手段とを具える。
【００１１】
信号内に上記タイミング情報を与えることにより、上記デコーダは、ジッタが十分に減少され望ましくは除去されたパケットを出力することができ、例えば、パケットがＭＰＥＧ−２ ＴＳパケットの場合、後続のＭＰＥＧデコーダにおいて正確な復号が可能となる。パケットのジッタは、復号を台無しにする可能性があるが、上記デコーダは、各パケットのタイミング情報を最初のパケットの基準タイムに設定された内部クロックと比較し、クロックのタイムとパケットのタイムが一致した時にパケットを、例えばバッファに出力する。これにより、ジッタは少なくとも軽減される。
【００１２】
本発明の一実施例では、上記ブロックは、ラインの非能動領域にアドレスデータを含む補助データをもつＳＤＴＩ信号の能動ライン間隔内のペイロード領域である。
ＳＤＴＩに適用される本発明の一実施形態では、ＳＤＴＩライン毎に、不使用スペースに詰め物（例えばゼロ）を施した一定の整数の完全なパケットがある。即ち、スロットの長さは一定であり、個々のＳＤＴＩライン上のスロット及びパケットはすべて、同じソースと行先のアドレスを有し、そのライン上にはただ１つのパケットストリームがある。
【００１３】
ＳＤＴＩに適用される本発明の他の実施形態では、データブロックは、１本以上のラインを占めうる可変長ブロックである。この可変長データブロック内のスロットは、可変長スロットである。これらのスロットは、データ領域Ｄにおいてデータのタイプを記述するデータを含むタイプ領域Ｔと、データ領域におけるデータの長さを定める長さ領域Ｌとを含む「ＴＬＤブロック」であるのがよい。このＴＬＤブロックは、メタデータブロック及びデータブロックの２つのタイプがあるのがよい。メタデータＴＬＤブロックは、該メタデータによって記述されるデータを含むデータＴＬＤブロック（単数又は複数）に先行する。データＴＬＤブロックは、基準タイムとタイミング情報とを含む。これらのブロックに先行するメタデータＴＬＤブロックは、これらのブロックのどれが上記基準タイムを含むかを見分けるデータを含む。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明を具体的に説明する。
第１実施形態：ＳＤＴＩ−ＴＳ
概要
まず最初に、ＳＤＴＩ（ＳＭＰＴＥ３０５Ｍ）を介してＭＰＥＧ−２トランスポート・ストリーム（ＴＳ）パケットを送るための新しい信号フォーマットの第１の実施形態を説明する。
【００１５】
図１は、ＳＤＴＩラインのペイロード領域の模式図である。図２のａ〜ｃは、ＭＰＥＧ−２ ＴＳパケットの模式図である。便宜上、図ではデータを並列フォーマットで表しているが、実際はデータは直列フォーマットで送信される。ＭＰＥＧ−２ ＴＳ及びＳＤＴＩは周知であるので、ここでは詳しく説明しない。新しいフォーマットを本明細書ではＳＤＴＩ−ＴＳということにする。ＳＤＴＩは、データを送るのにテレビジョンのラインを使用している。能動ライン間隔が、ＳＤＴＩデータブロックを含むペイロード領域である。ラインの非能動間隔は、能動ライン間隔内のデータのソース及び行先のアドレスを含む補助データを有する。本発明の第１実施形態では、転送能率をよくするため、ＳＤＴＩ−ＴＳの各ラインのペイロード領域は、１つのトランスポート・ストリームからの複数パケットを含む多数の固定長のスロットでできるだけ一杯に満たされる。新しいフォーマットは、ＳＤＴＩ−ＴＳデコーダにおいて低いジッタレベルでトランスポート・ストリーム・パケットを再生するのに必要な全情報を含んでおり、幾つかの設計要件を満たす柔軟性を有している。
【００１６】
参考文献
次の文献は、公表された規格であり、本発明と関係がある情報を含んでいる。
１）ＳＭＰＴＥ３０５Ｍ，Ｓｅｒｉａｌ Ｄａｔａ Ｔｒａｎｓｐｏｒｔ Ｉｎｔｅｒｆａｃｅ（ＳＤＴＩ）．
２）ＳＭＰＴＥ−ＲＰ６８，Ｄｅｆｉｎｉｔｉｏｎ ｏｆ Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ Ｓｗｉｔｃｈｉｎｇ Ｐｏｉｎｔ．
３）ＩＳＯ／ＩＥＣ１３８１８−２：Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ−Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ Ｉｎｆｏｒｍａｔｉｏｎ：Ｖｉｄｅｏ，（ＭＰＥＧ−２）．
４）ＩＳＯ／ＩＥＣ１３８１８−２：Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ−Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ Ｉｎｆｏｒｍａｔｉｏｎ：Ｓｙｓｔｅｍｓ，（ＭＰＥＧ−２）．
５）ＤＶＢ：Ｉｎｔｅｒｆａｃｅｓ ｆｏｒ ＣＡＴＶ／ＳＭＡＴＶ Ｈｅａｄｅｎｄｓ ａｎｄ Ｓｉｍｉｌａｒ Ｐｒｏｆｅｓｓｉｏｎａｌ Ｅｑｕｉｐｍｅｎｔ；Ａｓｙｎｃｈｒｏｎｏｕｓ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ（ＡＳＩ）．
６）ＳＭＰＴＥ２５９Ｍ，１０−ｂｉｔ ４：２：２ Ｃｏｍｐｏｎｅｎｔ ａｎｄ ４ｆｓｃ ＮＴＳＣ Ｃｏｍｐｏｓｉｔｅ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌｓ／Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ．
７）ＳＭＰＴＥ２９１Ｍ，Ａｎｃｉｌｌａｒｙ Ｄａｔａ Ｐａｃｋｅｔ ａｎｄ Ｓｐａｃｅ Ｆｏｒｍａｔｔｉｎｇ．
【００１７】
背景
ＭＰＥＧ−２トランスポート・ストリーム（ＴＳ）パケットの送信用として現在定着しているインタフェースは、デコーダ・バッファへの影響を確実に微小とするために必要な小さい許容誤差の位置内にパケットを置くＤＶＢ−ＡＳＩである。しかし、ＡＳＩは、１つより多くのＴＳを容易に送ることができず、また普通に入手できるＳＤＩを使用する機器によって支えることもできない。ＡＳＩは、機器の特定項目の間の特殊な２点間（ポイントツーポイント）インタフェースとしてのみ有用である。
【００１８】
本発明の図解例
本発明は、一面において、上述のＳＤＴＩを介してＭＰＥＧ−２ ＴＳパケットを送信することを提案するものである。こうすると、ＴＳパケットをＳＤＩ接続が使用できるどこにでも送ることができるので、接続性への更に一般的な接近が可能となる。しかし、ＳＤＴＩを介してのＴＳパケットの送信は、パケットを確実にＳＤＴＩのペイロード領域に局限すると共に、能率上各ラインが多数のＴＳパケットを含みうるようにするために、バッファリングが必要になる。このバッファリング処理の結果、パケットストリームに遅延とジッタの両方が生じる。遅延は、本発明に関係する問題ではない。この明細書で述べる本発明の実施形態の例は、パケットのジッタを問題とならないレベルに下げうるものである。ベンチマークとして、本実施形態は、ＤＶＢ−ＡＳＩ入力をＳＤＴＩ−ＴＳを介して送信し、復号して最少限のジッタしか生じない新しいＤＶＢ−ＡＳＩ信号を作成することができる。
上記ＳＤＴＩ−ＴＳはまた、必要に応じ他のインタフェース場所から直接操作することもできる。
【００１９】
ＳＤＴＩパラメータ
ＳＭＰＴＥ３０５Ｍは、ＳＤＴＩのビットレートを２７０Ｍｂｐｓ及び３６０Ｍｂｐｓと指定しているが、本発明の実施形態では両ビットレート及びもっと高いビットレートで作動できる。本明細書で述べるＳＤＴＩ−ＴＳの例では、ＳＤＴＩのライン当たり１ブロックの固定ブロックサイズ・モードを使用する。各ブロックが固定長のフォーマットを図１に示す。このブロックは、１４３８又は１９１８バイトのどちらか一方の長さを有し、後述のような１０ビットＳＤＴＩタイプ・ワードを含む。このブロックはまた、付加的な２バイトのエラー検出ＣＲＣを一般に含んでいて、図１に示すように合計で１４４０又は１９２０バイトとなる。
【００２０】
タイプ・ワード
ＳＤＴＩデータブロックは、１つのブロック・タイプ・ワードを有する。
２７０ＭｂｐｓのＳＤＴＩの場合、そのブロックタイプ値は、ライン当たり１４３８ワード（該タイプ値を含む）のブロック・サイズを指定する「０１ｈ」である。
３６０ＭｂｐｓのＳＤＴＩの場合、そのブロックタイプ値は、ライン当たり１９１８ワード（該タイプ値を含む）のブロック・サイズを指定する「０９ｈ」である。
【００２１】
ＳＤＴＩデータ・タイプ・ワードは、適当な値を有する。現在のところ、決められた値はない。
入力フォーマットは、１０ビットワードのうちのビットｂ７〜ｂ０の中に入る８ビットデータである。１０ビットワードのうちのビットｂ８はビットｂ７〜ｂ０の偶数パリティであり、ビットｂ９はビットｂ８の補数である。
【００２２】
任意のＦＥＣ（フォーワード・エラー・コレクション）を上記ブロックに加えてデータに安全性を加えてもよい。ＦＥＣを付加するかしないに拘らず、ブロック・タイプ・ワードのビットｂ７及びｂ６は、ＳＭＰＴＥ３０５Ｍに従って設定する。
本発明のこの例では、ＳＭＰＴＥ３０５Ｍのデータ拡張の便宜は用いない。ＳＭＰＴＥ−ＲＰ１６８に規定するようなＳＤＩスイッチング・ラインの使用は、避けた方がよい。
【００２３】
ＭＰＥＧ−２トランスポート・ストリーム
図２のａに示すように、ＭＰＥＧ−２ ＴＳ（トランスポート・ストリーム）パケットは、長さが１８８バイトである。図２のｂに示すように、ＤＶＢのフォーワード・エラー・コレクション（ＦＥＣ）を付加すると、パケットの長さは２０４バイトになる。このＭＰＥＧ−２ ＴＳ ＦＥＣは、パケットの間にインタリーブされており、急に現れるかも知れない伝送エラーによる重大なデータロスを補正するためのものである。極端な場合にＳＤＴＩが偶発的なエラーを生じる可能性はあるが、ＭＰＥＧ−ＴＳのＦＥＣは、そのインタリーブの長さのためＳＤＴＩエラーの訂正には不適当であり、送られるパケットがたった１８８バイトの長さの場合、このＦＥＣは存在しないことになろう。よって、本発明の実施形態のＳＤＴＩ−ＴＳフォーマットは、任意に選択できるＦＥＣを含み、ＳＤＴＩリンクに生じるかも知れないエラーを訂正するようにしている。
【００２４】
ペイロード・フォーマット
本発明の第１の実施形態では、ＭＰＥＧ−２ ＴＳパケットは、ＴＳペイロード・フォーマットの中のＳＤＴＩ固定長ブロック内にすっぽり含まれており、以下その例を図３を参照して説明する。図示したＴＳペイロード・フォーマットは、図３に示すように２層構造を有する。ペイロードは、ペイロード・ライン全体に適用するパラメータを定めるＴＳペイロード・ヘッダと、ＭＰＥＧ−２ ＴＳパケットをその中に含む一定数のＴＳスロットとを有する。各ＴＳスロットは、該スロット内のＴＳパケットに関するパラメータを定めるスロット・ヘッダを有し、これにＴＳパケット自体が続き、６バイトの任意のＳＤＴＩのＲＳ−ＦＥＣで終わっている。
【００２５】
ＴＳペイロード構造
ＴＳペイロードのＳＤＴＩタイプワードは、図１の左側に示したタイプワードである。スロット・カウント、チャンネル・ハンドル及び連続カウントの各ワードのビット割当てを図４に示す。
【００２６】
ＴＳペイロードのスロット・カウント
スロット・カウントは、このペイロード・ラインにおけるＴＳスロットの数を定める８ビットのワードである。ＴＳスロットの数は、下の値が１で、上の値はペイロードの長さで決まる。２７０ＭｂｐｓのＳＤＴＩの場合、ＴＳスロットの最大数は６である。３６０ＭｂｐｓのＳＤＴＩの場合、ＴＳスロットの最大数は８である。ＳＤＴＩのレートが高い程、ペイロード領域により多くのＴＳスロットを適切に維持することができる。
【００２７】
本発明のこの実施形態では、最後のＴＳペイロード・スロットとＳＤＴＩ−ＣＲＣとの間のデータスペースは、どんな他の目的や用途にも使用されない。ペイロード・スロット・カウントの値が低い程、コーデック（符号化−復号）の遅延を少なくするのに役立つ。これに関しては、あとで更に説明する。
【００２８】
ＴＳペイロードのチャンネル・ハンドル
チャンネル・ハンドルは、最大有効ワードが先にある２つの８ビットワードとして構成された１６ビットのワードである。このワードは、同じＳＤＴＩのソースと行先のヘッダ・アドレスを有するものの、異なるＴＳ送信チャンネルを表すＴＳペイロード・ラインを見分けるのに使用される。本例では、チャンネル・ハンドル値を「００００ｈ」に設定するが、他の値を選んでもよい。
【００２９】
ＴＳペイロードの連続カウント
この「連続カウント」は、同じＳＤＴＩのソースと行先のアドレス及び同じチャンネル・ハンドル値をもつＴＳペイロード・ライン毎に１つずつインクリメントするモジュロ６５５３６カウントである。このカウントの目的は、信号路のスイッチングを検出することである。
【００３０】
ＴＳスロット構造
本例では、各ＴＳスロットは２１６ワードの長さを有し、ＴＳスロットは、ＴＳペイロード・ヘッダの直ぐ後に連続して順に配列される。１つのＴＳスロットは、次の順序で情報を含んでいる。
２ワード長のＴＳスロット・ヘッダ、
２．２５ＭＨｚで刻時される２ワード長の粗いカウント値、
２．２５ＭＨｚの倍数で刻時される１ワード長の細かい（精）カウント値、
１８８バイトのＴＳパケット、
任意のＭＰＥＧ−２ ＴＳ−ＦＥＣのための１６バイトのスペース、
任意のＳＤＴＩ ＲＳ−ＦＥＣのための６バイトのスペース、
２バイトのナル（ゼロ）データスペース。
【００３１】
ＴＳスロット・ヘッダ
ＴＳスロット・ヘッダは、次のように定義されたビットｂ７〜ｂ０より成る８ビットのワードである。
ビットｂ７は、ＴＳスロットが能動ＳＤＴＩ−ＦＥＣを有するかどうかを定める。ｂ７はＳＤＴＩ−ＦＥＣが能動でなければ「０」であり、ＳＤＴＩ−ＦＥＣが能動ならば、「１」である。
ビットｂ６〜ｂ３は、残してあるものの未定義である。
ビットｂ２は、ＴＳ不連続フラグである。現在のＴＳスロット内のＴＳパケットが前のＴＳパケットと関連がない場合、ｂ２は「１」に設定され、そうでない場合は「０」に設定される。不連続なＴＳパケット（即ち、ｂ＝「１」）は、これが新しいＴＳパケット連続列における最初のパケットであることを示す。
【００３２】
ビットｂ１及びｂ０は、次のようなＴＳパケット・タイプを定めるコードを形成する。
ｂ１ ｂ２ ＴＳタイプ
０ ０ １６バイトＦＥＣのない１８８バイトのＴＳパケット
０ １ 残してあるが未定義
１ ０ 非能動１６バイトＦＥＣのある２０４バイトＴＳパケット
１ １ 能動１６バイトＦＥＣのある２０４バイトＴＳパケット
【００３３】
ＴＳスロット粗カウント
粗カウント値は、ＳＤＴＩ−ＴＳ符号化部にある、２．２５ＭＨｚで刻時されるモジュロ６５５３６カウンタから得られ、デコーダのためのＴＳパケットの粗いタイミングを定めて、前のＴＳパケットに対し正確なタイミングでＴＳパケットを出力できるようにするものである。この粗いタイミングは、次のワードの、２．２５ＭＨｚの整数倍のクロックから得られる微細なタイミングを含むＴＳスロット・サブカウントと共に使用され、ＴＳプログラム・クロック・レファレンス（ＰＣＲ）に近い基準タイミングをクロックに与えるものである。これらの粗いタイミングと細かいタイミングは、例えば２７ＭＨｚで作動するＰＣＲクロックと同じマスタークロックから得るのがよい。
【００３４】
２．２５ＭＨｚカウンタは、ＰＣＲの２７ＭＨｚの周期と調和する必要はない。２．２５ＭＨｚカウンタは、ＴＳパケット間の最大周期より十分に長いことが保証される周期を必要とするだけである。２．２５ＭＨｚカウンタの周期は、約３０ミリ秒である。２．２５ＭＨｚカウンタは、ＰＣＲの１２インクリメント毎に１つずつインクリメントするものである。
【００３５】
ＴＳスロット・サブカウント
２７０ＭｂｐｓのＳＤＴＩの場合、サブカウントは２７ＭＨｚクロック（ＰＣＲと同じレートである）によって刻時され、０〜１１の範囲にわたってカウントされる。３６０ＭｂｐｓのＳＤＴＩの場合、サブカウントは３６ＭＨｚクロック（ＰＣＲより高いレートである）によって刻時され、０〜１５の範囲にわたってカウントされる。サブカウント値に使用可能なビット数は、ＳＤＩワード（並列）クロックレートを５７６ＭＨｚまで可能とするものである。ＴＳスロットのカウントをどのようにして出力タイミングの制御に使用できるかについては、あとで述べる。
【００３６】
ＴＳパケット・データ
ＴＳパケットのための２０４バイトのスペースは、固定的に割当てられたものである。このスペースの中身は、ＴＳスロット・ヘッダ・ワードのビットｂ１及びｂ０の定めるところに従って１８８バイト又は２０４バイトのＴＳパケットデータで満たされる。１８８バイトのＴＳパケットの場合及び非能動ＴＳ−ＦＥＣをもつ２０４バイトのＴＳパケットの場合、１６バイトのＴＳ−ＦＥＣスペースはゼロで埋められる。
【００３７】
ＴＳスロットＲＳ−ＦＥＣ
このＦＥＣは、粗カウント・ワードから最後のＦＥＣワードまで２１４バイトのＴＳスロットにわたって適用される。ＴＳスロット・ヘッダ・ワードＦＥＣ有効ビット（ｂ７）が「０」に設定される場合、このＦＥＣの６ワードはすべて「００ｈ」に設定される。ＲＳ−ＦＥＣは、元のＲＳ（リードソロモン）（２５５，２４９，Ｔ＝３）コードから短縮されたＲＳ（２１４，２０８，Ｔ＝３）コードである。
【００３８】
このＲＳコードの生成多項式は、
【００３９】
ＴＳスロット・ナル・スペース
ＴＳスロットは、ゼロを埋めた２ワードのナル・スペースで終わる。
【００４０】
ＴＳスロット・タイミング・データの使用
図５は、ＭＰＥＧ−２ ＴＳパケットストリーム入力からＳＤＴＩ−ＴＳフォーマットにより出力するまでのＳＤＴＩ−ＴＳの符号化過程を示す説明図である。ＴＳスロット粗カウント値とサブカウント値との組合せにより、少なくともＰＣＲと同じ位に高い分解能と、約３０ミリ秒の再生成前の周期とをもつカウント値が定まる。１連続列における最初のＴＳパケットを受信すると、デコーダは、準備でき次第いつでもパケットを出力すると共に、ＳＤＴＩワードレート（２７／３６ＭＨｚ）で作動する内部カウンタをそのＴＳスロット・カウント値に設定する。このカウンタは、粗カウント及びサブカウントについて定めたと同じやり方でカウントを行う。その後、残りのすべのパケットについて、デコーダは、デコーダのカウントがＴＳスロット・カウンタに記憶されたカウントと等しくなると、パケットを出力してＴＳパケット出力タイミングの完全さを保証する。２７０ＭｂｐｓＳＤＴＩの場合、カウント値はＴＳパケットＰＣＲと同じレートで刻時し、タイミングのジッタは生じない筈である。３６０ＭｂｐｓＳＤＴＩの場合、カウントはＴＳパケットＰＣＲの３インクリメント毎に４ずつインクリメントし、従って＋又は−１のＰＣＲクロック・ジッタが生じる。この値は、十分ＭＰＥＧ−２が定める限界内である。
【００４１】
システム遅延の問題
各ＳＤＴＩラインのペイロード領域は、できるだけ多くの完全なスロット、即ちＴＳパケットでパックされる。本実施形態では、スロットは固定長であり、ＳＤＴＩペイロード領域は完全なスロットのみを含む。ペイロード領域における予備スペースは、ゼロで埋められる。こうすれば、ＳＤＴＩラインの浪費が確実に最少となり従って最大数のラインを他のデータの転送に使用できる。
【００４２】
次の例は、２７０ＭｂｐｓＳＤＴＩ−ＴＳに基くものである。
４Ｍｂｐｓのビットレートでは、フレーム（５２５／３０）当たり約１５ラインがＭＰＥＧ−２ ＴＳパケットの送信に使用され、コーデックの遅延は２ミリ秒をほんの少し越えるにすぎない。５０Ｍｂｐｓのビットレートでは、フレーム（５２５／３０）当たり約１８５ラインがＭＰＥＧ−２ ＴＳパケットの送信に使用され、従ってコーデックの遅延は約２００マイロ秒に減少する。
【００４３】
まず得られた近似の結果では、コーデックの遅延はビットレートに逆比例する。よって、低いビットレートでは、遅延は、ライン当たりのＴＳパケット数を減らす、即ちそれに比例して一層多くのＳＤＴＩラインを占めることでしか減らすことができない。
上記４Ｍｂｐｓの例で仮にライン当たりたった１ＴＳパケットを占めるようにすれば、遅延は約４００マイクロ秒に減るであろう。
【００４４】
ＳＤＴＩ−ＴＳシステムの例
図６に、ＳＤＴＩ−ＴＳシステムの一例を示す。このシステムは、データソース１を有する。データソース１は、公知のＭＰＥＧ−２ ＴＳパケットを生成する公知のＭＰＥＧ−２エンコーダ２を含む。このパケットは、図２のａ〜ｃに示すようなＦＥＣデータを含むこともあり、含まないこともある。このパケットは、ＭＰＥＧエンコーダ２から正確な相対的タイミングで出力されるので、ジッタは殆どない。ソース１のタイミング・データ挿入回路４（図７及び８を参照してもっと詳細に述べる。）は、ヘッダに粗と微細のタイミング・データを挿入する。このタイミング・データは、パケットの基準タイムに対する正確なタイミングを定めるものである。ＭＰＥＧ−２ ＴＳパケットは、タイミング・データと共にＳＤＴＩ ６に送られる。ＳＤＴＩ ６はまた、他のソース３及び５からパケット及び他のデータをも受ける。他のソースは、ソース１と同じか又は同じでないこともある。ＳＤＴＩは、ソース１，３及び５からのデータを公知のやり方で夫々対応する行先１１，１３及び１５に送る。その目的のために、１本のＳＤＴＩラインは、その補助データ内にソース・アドレス及び行先アドレスを有し、アドレスされたソースからアドレスされた行先へのデータのみを伝送する。前述のように、ＭＰＥＧ−２ ＴＳパケットはＳＤＴＩ内で緩衝記憶されるので、ジッタの発生を招く。行先１１では、ソース１からのパケットは、補正回路８でタイミングの補正を受けた後、正しいタイミングでＭＰＥＧデコーダ１０に送られる。補正回路８の例は、図７を参照して説明する。
【００４５】
ＳＤＴＩは、ＭＰＥＧ−２ ＴＳパケットを組合せて図３に示すスロットを作成する。即ち、スロット・ヘッダ・データをタイミング・データに加え、ブロック・ヘッダ・データを同じく図３に示すようにブロックに加える。ＳＤＴＩはまた、６バイトのＦＥＣ、ナルスペースに対するゼロ及び任意のＳＤＴＩ−ＣＲＣをも加える。ＳＤＴＩはまた、パケットが新しいパケット連続列の先頭パケットとなる時点を決定し、ＴＳ不連続フラグのビットｂ２を「１」にセットする。
【００４６】
図７に示すタイミング・データ挿入回路４の例は、カウンタ４２を、刻時してタイミング・データを生成する２７ＭＨｚクロック４０を有する。このクロック４０は、ＳＤＴＩクロックから得たものである。該カウンタの例を図８に示す。該カウンタは、２７ＭＨｚで刻時して微細な（精）タイミング・データを生成するモジュロ１２カウンタ８０を含み、これはまた、粗いタイミング・データを生成するモジュロ６５５３６カウンタ８２を刻時させる２．２５ＭＨｚクロックを形成する。カウンタ８０及び８２は、自走型である。ラッチ４４は、上記精粗のカウントを一時的に記憶する。これは、パケット・スタート信号を受けると、現在のカウントをマルチプレクサ（ＭＵＸ）４６に供給し、マルチプレクサは、パケットの先頭のビットストリームの中にタイミング・データを挿入する。１パケット連続列の先頭パケットに、その生成の瞬間にカウンタ４２によって示される任意のタイムが割当てられる。そのタイムは、該連続列の後続のパケットに対する基準タイムとなる。カウンタ４２は、６５５３６／（２．２５×１０6 ）秒、即ち約３０ミリ秒の周期でそのカウントを続ける。
【００４７】
行先における補正回路８は、例えば、スロット・ヘッダを検出し、それから不連続フラグ（ｂ２＝１）及び精粗タイミング・データによって示されるパケットが連続列内の先頭パケットかどうかを決定するデマルチプレクサ（ＤＥＭＵＸ）８４を具える。デマルチプレクサは、ＭＰＥＧ−ＴＳパケットをスロット・ヘッダから分離し、該パケットをＦＩＦＯバッファ９６に供給する。このＦＩＦＯバッファ９６は、ＳＤＴＩの１ブロック分のパケットを記憶する。パケットは、平均して、ソース１で最初に生成されたときと同じレート、例えば２７０ＭｂｐｓでＦＩＦＯバッファに刻々と入力され、それから刻々と出力される。ただし、パケットは不規則に入力されても、正確なタイミングで連続して出力される。デマルチプレクサ８４は、タイミング・データをもう１つのＦＩＦＯ８６を介して比較回路８８に送ると共に、直接ゲート回路９４にも送る。パケットが最初のパケットであれば、不連続フラグｂ２＝１によりゲート回路９４が基準タイムを表すタイミング・データをカウンタ９０へ供給し、これにより該カウンタが基準タイムにセットされる。
【００４８】
図９に示すカウンタ９０の例は、図８の対応するカウンタ８０及び８２と同じ様に配置されＳＤＴＩによって設けられた２７ＭＨｚクロックをカウントするモジュロ１２カウンタ９２１及びモジュロ６５５３６カウンタ９４１を具える。ＳＤＴＩによって設けられたクロックは、公知のやり方でソースのクロック４０と同期化されている。カウンタ９２１及び９４１は、予め基準カウントを格納できる点においてカウンタ８０及び８２と相違する。カウンタ９２１及び９４１は、一旦格納されるとカウンタ８０及び８２と同様に自走し、これらと遅れて同期状態になる。
【００４９】
比較回路８８は、デマルチプレクサからのタイミング・データをカウンタ９０からのタイミング・データと比較する。比較したタイミング・データが等しくなると、比較回路は、ＦＩＦＯバッファ９６に正しいタイミングでパケットを出力させることができる。
【００５０】
パケット及びタイミング・データは、デマルチプレクサ８４によって分離され、ＦＩＦＯ ８６及び９６に供給される。これらのＦＩＦＯは、対応するパケットとタイミング・データの配列を一時記憶する。パケットがＦＩＦＯ ９６を通ってその出力に移動すると、対応するタイミング・データも、ＦＩＦＯ ８６を通って移動しＦＩＦＯ ９６のパケットと対応関係を維持する。タイミング・データの各項目がＦＩＦＯ ８６の出力に達したあと、その項目はそのＦＩＦＯから除かれる。ＦＩＦＯ ８６の出力におけるタイミング・データの各項目はカウンタ９０のカウントと比較され、タイミング・データによって表されるカウントが該カウンタにおけるカウントと等しくなると、読出しイネーブル信号がＦＩＦＯ ９６に正しいタイミングをもつ対応するパケットの読出しを開始させる。このイネーブル信号はまた、ＦＩＦＯ ８６の出力からタイミング・データを除去し、タイミング・データの次の項目をその出力に移してカウンタ９０のカウントと比較させる。
【００５１】
第２実施形態：ＳＤＴＩ−ＰＦ
概要
図１〜４について、本明細書でＳＤＴＩ−ＴＳという信号フォーマットを説明した。それは、ライン当たり１ブロックの、ＳＤＴＩの固定長ブロック・サイズ・モードを用いるものであった。その信号フォーマットを、ＳＤＴＩを使用してＭＰＥＧ−２ビットストリームを送信することに関連して説明した。次に、本明細書でＳＤＴＩ−ＰＦというもう１つの信号フォーマットについて述べる。このフォーマットＳＤＴＩ−ＰＦは、ＭＰＥＧ−２ ＴＳパケットを送信すると共に他の種類のパケットをＳＤＴＩを介してバッファリングなしで送信できるので、パケット・ジッタを減らすことができる。このようなパケットは、ＡＴＭセルや単方向インターネット・プロトコル（Ｕｎｉ−ＩＰ）であってもよい。
【００５２】
この実施形態は、パケットストリームの送信について次のような幾つかの機能的特徴を有する。
高いパッキング密度、
データ・パケット・タイプ及び関連するパケット・メタデータの柔軟な配列、多数のデータ・パケット・タイプの多数チャンネルの送信、
効果的なフォーワード・エラー・コレクション（ＦＥＣ）仕様の規定、
精確なデータ・パケット出力タイミングを再生成する能力、
組込みユーザ情報を加える能力、
データ・パケットに関する制御情報を、ＳＤＩスイッチングを検出するための連続カウンタの設置に使用できる、
同じソース及び行先のアドレス間の多数のデータ・パケット・チャンネルの転送のためのチャンネル「ハンドル」を設けること、
ストリーム内のデータ・パケットの位置を定めること。
【００５３】
ＳＤＴＩパラメータ
ＳＭＰＴＥ３０５Ｍは、ビットレートが２７０Ｍｂｐｓ及び３６０ＭｂｐｓのＳＤＴＩを指定しており、この実施形態は、その機器の仕様に従って２７０Ｍｂｐｓのみか、又は両ビットレートで作動する。ＳＤＴＩ−ＰＦは、図１０に示すように、ＳＤＴＩの可変ブロック・モードを使用する。「セパレータ」及び「エンドコード」の間のスペースにおけるデータはすべて１０ビットワードであり、そのデータは１０ビットワードのうちビットｂ０〜ｂ７の中に入る８ビットを含み、ビットｂ８はビットｂ０〜ｂ７の偶数パリティにセットされ、ビットｂ９は奇数パリティにセットされる。
【００５４】
ＳＤＴＩヘッダの「ブロック・タイプ」ワードは、ＳＭＰＴＥ３０５Ｍに従った可変ブロック・モードにセットされる。
ＳＤＴＩデータ・タイプ・ワードは、データ・パケット・フォーマット（ＰＦ）の可変ブロック・ペイロードを示す値「１１ｈ」にセットされる。
この実施形態は、ＳＭＰＴＥ３０５Ｍのデータ拡張の便宜は使用しない。
【００５５】
ＳＤＴＩライン及びアドレス番号
各ＳＤＴＩ可変ブロックにおけるデータは、ブロック・エンドまで必要な数のラインを通って続くので、ＳＤＴＩヘッダのライン番号は連続的でなければならない。また、ＳＤＴＩヘッダのソース及び行先のアドレス値は、任意の１つのＳＤＴＩ可変ブロックに関連する全部のラインの送信中は不変であることが必要である。
【００５６】
ＳＤＴＩスイッチング
ＳＤＴＩデータストリームの任意のスイッチングは、画像フレームの境界で生じるが、スイッチングの影響を軽減するための特殊な処理機器を使用することなくデータパケットの中身を良好にデコードする能力に影響する可能性がある。画像の切替えによって影響を受けるラインは、ＳＭＰＴＥ−ＲＰ１６８に定められている。ＳＭＰＴＥ−ＲＰ１６８に定められたラインは、過渡状態が起こるかも知れない切替えライン直前及び直後のラインと共に、使用しないことを勧める。連続カウントは、切替えによって影響される可変ブロックを示すために設けてもよい。
【００５７】
ＴＬＤブロック構造
各可変ブロックのデータブロック領域は、図１１に示すように、タイプ、長さ及びデータ（ＴＬＤ）構造によって定められた１以上のブロックで満たされている。
ＴＬＤ構造の３つの構成部分は、次のとおりである。
タイプ：局所的１バイト・ラベルとしての「値」領域に含まれるデータのタイプ、
長さ：上記値の長さ、
データ：タイプによって決まるデータ。
【００５８】
「タイプ」は、ＴＬＤブロックで送られるデータのタイプを識別するただ１つのバイトである。このタイプ値は、ＴＬＤパケットの一種（例えばＭＰＥＧ−２ＴＳパケット）か又はＴＬＤメタデータの一種のいずれかを決定する。
【００５９】
ＴＬＤメタデータ・ブロックを受信すると、その値領域に含まれるメタデータは、そのＳＤＴＩ可変ブロックのエンドか又は同じタイプの新しいメタデータ構造のどちらか一方が受信されるまで、すべての後続ＴＬＤパケット・ブロックに適用される。ＴＬＤメタデータ・ブロックからのデータは、ＳＤＴＩ可変ブロックを通して何の意味ももたないので、新しい各可変ブロックは、必要に応じてＴＬＤメタデータの新しいセットを送信する。
【００６０】
図１２は、本発明の実施形態によるＳＤＴＩ可変ブロックとＴＬＤブロックの階層構造を示す。図１２に示すように、各ＳＤＴＩ「可変ブロック」のデータブロック領域は、ＴＬＤブロックですっかり満たされている。ＳＤＴＩ「データブロック」の開始点、ＴＬＤブロック間、又は最後のＴＬＤブロックとＳＤＴＩ「エンドコード」との間のいずれにも詰め物はない。
【００６１】
ＴＬＤのタイプ
ＴＬＤタイプは、ＴＬＤブロックにおけるデータのタイプを識別するために用いられる１バイトのワードである。
タイプ値の割当てには、次のルールが適用される。
「００ｈ」のタイプ値は使用しない。
「０１ｈ」から「０Ｆｈ」までの範囲内のタイプ値は、ＴＬＤメタデータ・ブロックを識別するのに用いられる。
「１０ｈ」から「ＦＦｈ」までの範囲内のタイプ値は、タイプワードの最大有効４ビットのみを用いてＴＬＤパケットタイプを識別する。よって、これらのＴＬＤタイプの１５個のみを識別することができる。
【００６２】
「０Ｆｈ」より大きな値をもつタイプワードの最小有効４ビットは、次のとおりである。
ビットｂ３は、ＴＬＤデータ領域のエンドにおけるＦＥＣの存在を識別するのに用いられる。ｂ３＝「１」ならば、ＦＥＣが存在し、そうでなければＦＥＣは存在せず、スペースは割当てられない。
ビットｂ２は、データが組込みカウンタを含むかどうかを識別するのに用いられる。ｂ２＝「１」ならば、組込みカウンタが存在し、そうでなければ組込みカウンタは存在せず、スペースは割当てられない。
【００６３】
ビットｂ１及びｂ０は、０〜３の範囲内の２進値を構成する。該値＝「３」ならば、ＴＬＤデータ領域のヘッドに６ユーザ・バイトが含まれる。
該値＝「２」ならば、ＴＬＤデータ領域のヘッドに４ユーザ・バイトが含まれる。
該値＝「１」ならば、ＴＬＤデータ領域のヘッドに２ユーザ・バイトが含まれる。
該値＝「０」ならば、ＴＬＤデータ領域のヘッドにユーザ・バイトは含まれない。
【００６４】
ＴＬＤの長さ
ＴＬＤブロックの長さは、ＴＬＤデータの長さを指定する。よって、この長さ値は、必要に応じ次のＴＬＤブロックに飛ばすのに用いられる。
ＴＬＤ長さは、次のように定義される可変長ワードである。
最初のバイトの値が「００ｈ」〜「ＦＥｈ」の範囲内にあれば、その長さは最初のバイトの値によって与えられる。
最初のバイトの値が「ＦＦｈ」に等しければ、その長さ値は、すぐ後の２バイトの中に含まれる。
したがって、２５４バイトより大きい長さのデータブロックをもつＴＬＤ構造は、最初のバイトが「ＦＦｈ」の値に等しく、次の２つのバイトが「０００ｈ〜ＦＦＦＥｈ」の範囲の値をもつ長さを含む３バイトの長さになる。「ＦＦＦＦｈ」の２バイトの長さ値は、将来可能性がある拡大のために取っておかれる。
【００６５】
ＴＬＤブロック
「ＯＦｈ」までのタイプ値によって定められるＴＬＤブロックは、以下のメタデータ定義の中で定められたフォーマットのメタデータを含む。
「ＯＦｈ」より上のタイプ値によって定められるＴＬＤブロックは、以下のパケット定義の中で定められるようなデータパケットを含む。
【００６６】
データパケットは、次の構成部分より成る。
（１）長さが０，２，４又は６バイトのユーザ・データ。該ユーザ・データの長さは、タイプワードのビットｂ０及びｂ１によって定められる。
（２）ジッタを無視できるデコーダ出力におけるデータパケットのタイミングを決めるのに使用できる３バイトの、小カウント値と大カウント値の組合せ。
（３）６バイト長のリードソロモン・フォーワード・エラー・コレクション（ＲＳ−ＦＥＣ）。
【００６７】
このＴＬＤパケットを図１３に示す。最も簡単な場合、「０」にセットされた４つのＬＳＢをもつＴＬＤタイプ識別子があるデータパケットは、パケットデータのみを含み他の余計な成分を含まない簡単なデータパケットである。
【００６８】
ユーザ・データ領域
ユーザ・データのスペースは、０，２，４又は６バイトのユーザ・データ領域の余地がある２バイトのインクリメントで定義される。ユーザ・データ領域の中身は、個人的なデータであり、本明細書では定義しない。
【００６９】
パケット・タイミング・カウンタ
大小カウント値の組合せは、パケット・タイミング・カウンタを構成し、大小カウントワードによって夫々定められる整数部と分数部を有する。このパケット・タイミング・カウンタは、データストリームの最初のパケットに対して正確なタイムでデコーダがパケットを出力できるように各パケットの開始点のタイミングを定めるものである。このパケット・タイミング・カウンタは、ＳＤＴＩクロック周期と同程度に精確な出力パケットの開始位置のタイミングを与えることができる。
【００７０】
このパケット・タイミング・カウンタは、約３０ミリ秒の周期を有する。パケット間の最大周期をこのパケット・タイミング・カウンタの周期より小さくして正確な動作を保証する。
図５から図９までの説明は、正確な出力タイミングを制御するためパケット・タイミング・カウンタをどのように使用しうるかを説明するものである。
【００７１】
小カウント
小カウントは、前述した微細なスロット・サブカウントに対応するものである。
８ビットの小カウントワードは、ＳＤＴＩワード・クロックによって刻時させられるカウンタからサンプリングされた値である。小カウントワードのビットｃ０〜ｃ７は、小カウント値用に使われる。ビットｃ０は、小カウント値の最小有効ビットである。
【００７２】
２７０ＭｂｐｓＳＤＴＩの場合、小カウント値は、２７ＭＨｚクロック（これは、ＭＰＥＧ−２ ＴＳ ＰＣＲと同じレートである。）によって刻時させられ、０〜１１の範囲にわたってカウントし２．２５ＭＨｚクロック周期を作るカウンタから格納される。
３６０ＭｂｐｓＳＤＴＩの場合、小カウント値は、３６ＭＨｚクロック（これは、ＭＰＥＧ−２ ＴＳ ＰＣＲより高いレートである。）によって刻時させられ、０〜１５の範囲にわたってカウントし２．２５ＭＨｚクロック周期を作るカウンタから格納される。
小カウント・ワードに使用可能なビット数は、ＳＤＴＩワード・クロックのレートを５７６ＭＨｚまで可能とするものである。
【００７３】
大カウント
大カウントは、前述した粗カウントに対応するものである。１６ビットの大カウント・ワードは、２．２５ＭＨｚクロックによって刻時させられるモード６５５３６カウンタからサンプリングされた値である。大カウント値は、該カウント値のＬＳＢからＭＳＢまでを夫々表す、図１３に示すようなビットｃ０〜ｃ１５で構成される。
【００７４】
ＲＳ−ＦＥＣ
ＲＳ−ＦＥＣは、設けられている場合に、ＴＬＤタイプワードから最後のＲＳ−ＦＥＣワードまでの全ＴＬＤ構造内容について補正を行う。ＲＳ−ＦＥＣは、多数のＴＬＤパケットの間にインタリーブされない。この実施形態では、エラー訂正はリードソロモンＲＳ（Ｌ，Ｌ−６，Ｔ＝３）として定義される。Ｌ＜２５５の場合、ＲＳ−ＦＥＣは元のＲＳ（２５５，２４９，Ｔ＝３）コードから短縮されたコードである。
【００７５】
ＲＳコードの生成多項式は、
【００７６】
エンコーダは３つのエラーを訂正する能力があるが、デコーダは、１つ又は２つのエラーのみを訂正して残りのエラー検出性能を保存することを選んでもよい。
また、ＲＳ−ＦＥＣは、２５５バイト以下のＴＬＤ構造にのみ使用できるものであることに留意されたい。したがって、２５３より大きいＴＬＤ長さ値は、ＲＳ−ＦＥＣの限界を越えるので、これには使用されない。
【００７７】
ＴＬＤブロックの定義
次の定義リストは、現在選ばれているものである。このリストを拡大してもよい。
各ＴＬＤ（タイプ、長さ、データ、またキー、長さ、値ともいう。）メタデータ定義としては、「タイプ」値によって定められる局部識別子と、ＳＭＰＴＥダイナミック・メタデータ・ディクショナリ内のメタデータ項目の場所を定める広域識別子との２つがある。両識別子は、同じメタデータ仕様を参照し易くするものである。タイプ値を短縮する理由は、ＳＤＴＩトランスポートに使用される高速でデータを細かく調べ易くするためである。また、パッキング密度を高くしうるので、高速シリコンに対する記憶要件が簡単化される。しかし、この文書で特定した任意のメタデータ項目を拡大して、メタデータ・ディクショナリのもとになる十分なＫ−Ｌ−Ｖ構造を定義してもよいことに留意されたい。この十分に拡大されたＫ−Ｌ−Ｖ（ｋｅｙ，ｌｅｎｇｔｈ，ｖａｌｕｅ）構造は、異なる機器間のメタデータ項目の通常の交換のための基礎として使用できるであろう。
【００７８】
メタデータの定義
連続カウント
局部タイプ値＝「０１ｈ」
連続カウントは、同じＳＤＴＩソース及び行先のアドレスを有するＳＤＴＩ−ＰＦ可変ブロック毎に１つずつインクリメントする１６ビットのモジュロ６５５３６値である。このカウントの目的は、信号路のスイッチングを検出するためである。
ビット有効度は、ＬＳＢが先にある。即ち、ＬＳＢは最初のバイトのビットｂ０にあり、ＭＳＢは２番目のバイトのビットｂ７にある。
【００７９】
チャンネル・ハンドル
局部タイプ値＝「０２ｈ」
長さ＝２バイト
スロット・ハンドルは、同じＳＤＴＩソースと行先ヘッダのアドレスをもつが、異なるパケット・チャンネルを表すＳＤＴＩ−ＰＦ可変ブロック内のパケットを識別するのに用いられる２バイトのワードである。スロット・ハンドルは、同じＳＤＴＩソースと行先のアドレスに関連するすべてのパケットが単一チャンネルからのものである場合、ゼロにセットされる。２以上のチャンネルのパケット・ストリームがＳＤＴＩ−ＰＦ可変ブロック上に多重化される場合、各チャンネルに対するスロット・ハンドル値は非ゼロである。この多重化されるチャンネルの数は、６５５３５に制限される。
ＳＤＴＩ−ＰＦ可変ブロックにチャンネル・ハンドル・メタデータが存在しない場合、そのＴＬＤブロックは、１つのチャンネルからのものであると考えられる。
【００８０】
ストリーム位置インディケータ
局部タイプ値＝「０３ｈ」
長さ＝１バイト
パケット・ストリーム位置インディケータは、ストリーム内の次のＴＬＤパケットの位置を識別するのに用いられる。
ビットｂ２〜ｂ０は、パケット・ストリーム内の次のＴＬＤパケットの位置を定める。これらの３ビットは、８つのストリーム状態を次のととり識別する。
０＝ストリーム内のＴＬＤパケット位置は未定である。
１＝ＴＬＤブロックは、ストリーム・スタート・パケットに先行するパケット（例えば、プリロール・パケット）であるストリーム・ヘッド・パケットを含む。
２＝ＴＬＤブロックは、ストリームの最初のパケットであるストリーム・スタート・パケットを含む。
３＝ＴＬＤブロックは、ストリーム・スタートとストリーム・エンドの２パケット間のパケットであるミッド・ストリーム・パケットを含む。
【００８１】
４＝ＴＬＤブロックは、ストリームの最終パケットであるストリーム・エンド・パケットを含む。
５＝ＴＬＤブロックは、ストリーム・エンド・パケットに続くパケット（例えば、ポストロール・パケット）であるストリーム・テール・パケットを含む。
６＝ＴＬＤブロックは、長さ１のストリームを示すストリーム・スタート・パケット及びストリーム・エンド・パケットの両方を含む。
７＝残してあるが未定義である。
ビットｂ７〜ｂ３は、残してあるが未定である。
【００８２】
ＴＬＤパケットの定義
次のパケット・タイプは、局部ＴＬＤタイプ・ワードとしてのみ定義されている。
ＭＰＥＧ−２トランスポート・ストリーム
タイプ値＝「８ｘｈ」
長さ＝組込みＦＥＣの存在及びタイプ並びにユーザ、カウント及びＦＥＣの構成部分の存在によって変化する。
ＭＰＥＧ−２トランスポート・ストリーム（ＭＰＥＧ−２ ＴＳ）パケットは、１８８バイトの長さである。フォーワード・エラー・コレクション（ＦＥＣ）が加えられると、パケット長はＤＶＢエミッションの場合２０４バイトに、ＡＴＳＣエミッションの場合２０８バイトに増加する。ＭＰＥＧ−２ ＴＳ ＦＥＣは、パケットの間にインタリーブされ、エラー・バーストを生じるかも知れない伝送システムによる高度のデータロスを予定したものである。極端な場合、ＳＤＴＩは偶発的エラーを生じる可能性があるが、ＭＰＥＧ−２ ＴＳ ＦＥＣは、そのインタリーブ長のためＳＤＴＩエラーの訂正には不適当であり、送信されるパケットの長さがたった１８８バイトであれば、このＦＥＣは存在しないことになろう。したがって、ＳＤＴＩ−ＰＦフォーマットは、ＳＤＴＩリンクを通じて発生の可能性があるエラーを訂正するため、任意のインタリーブされないＦＥＣを含んでいる。
図２のａ〜ｃは、ＦＥＣ能力が異なるＭＰＥＧ−ＴＳパケットを示す。
ＳＤＴＩ−ＰＦ ＴＳブロックは、必要に応じユーザデータ、タイミング再生成、ＲＳ−ＦＥＣの３つの機能をすべて使用してもよい。
【００８３】
ＳＤＴＩ−ＣＰ送信パケット
タイプ値＝「９ｘｈ」
長さ＝ユーザ、カウント及びＦＥＣの構成部分の存在によって変わる。
ＳＤＴＩ−ＣＰ送信パケットは、１８８バイトのＭＰＥＧ−２トランスポート・ストリーム・パケットに基くパケット構造を採用し、同一のやり方で管理される。
【００８４】
単方向インターネット・プロトコル・パケット（Ｕｎｉ−ＩＰ）
タイプ値＝「Ａｘｈ」
長さ＝６５５３５バイトまで可変である。
Ｕｎｉ−ＩＰパケットは、ＲＳ−ＦＥＣにより処理しうる長さを上まわる長さをもつことができるので、Ｕｎｉ−ＩＰパケットは通常ＦＥＣを使用できない。しかし、Ｕｎｉ−ＩＰパケットがソース装置により正しいＦＥＣ動作のために設定された限界より低く制約される場合、長さが２５４バイトより小さいパケットにのみ使用して成功するであろう。ユーザはまた、正しくパイプライン動作で動作するため幾つかのＲＳデコーダが固定パケット長に頼っていることに注意すべきである。よって、パケット長が変動するＵｎｉ−ＩＰパケットは、ＲＳ−ＦＥＣが能動であれば、デコーダ問題を引き起こす可能性がある。
【００８５】
ＡＴＭセル
タイプ値＝「Ｂｘｈ」
長さ＝５３バイト
ＡＴＭセルは、５３バイトの固定長を有するが、必要に応じこれにユーザ、カウント及びＦＥＣを加えてもよい。
【００８６】
以上本発明の実施形態を添付図面を参照して詳細に説明したが、本発明は、これらの実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の範囲から逸脱することなく、当業者により種々の変更及び変形をこれらに加えうるものである。
【００８７】
【発明の効果】
本発明によれば、パケット化した信号を送信するのに、従来のＤＶＢ−ＡＳＩを用いるよりはるかに柔軟性のある信号送信装置を提供することができる。
【図面の簡単な説明】
【図１】ＳＤＴＩラインのペイロード領域の模式図である。
【図２】ＭＰＥＧ−２ ＴＳパケットの模式図である。
【図３】スロットに分割され本発明の一実施形態によるフォーマットを有するＳＤＴＩペイロード領域を示す模式図である。
【図４】ペイロード・ヘッダ構造の模式図である。
【図５】本発明の一実施形態によるジッタの補正を説明する模式図である。
【図６】本発明によるＳＤＴＩシステムを介してＭＰＥＧ−２ ＴＳパケットを送信する装置の概略図である。
【図７】図６のタイミング・データ挿入回路及びタイミング補正回路の例を示す概略ブロック図である。
【図８】図７のカウンタ４２の例を示す概略ブロック図である。
【図９】図７のカウンタ９０の例を示す概略ブロック図である。
【図１０】本発明の他の実施形態に用いられるＳＤＴＩ可変ブロックの模式図である。
【図１１】本発明の他の実施形態に用いられるＴＬＤブロックの模式図である。
【図１２】本発明の他の実施形態に用いられるＳＤＴＩ可変ブロックとＴＬＤブロックの階層構造を示す模式図である。
【図１３】ＴＬＤ複合パケットの模式図である。
【符号の説明】
４０‥‥クロック、４２‥‥カウンタ、４６‥‥マルチプレクサ、８０，９２‥‥モジュロｎカウンタ、８２，９４‥‥モジュロｍカウンタ、８４‥‥デマルチプレクサ、８８‥‥比較手段、９６‥‥パケット出力手段、ＦＥＣ‥‥エラー訂正データ
【発明の属する技術分野】
本発明は、信号フォーマット及び信号処理装置に関するものである。詳しくいえば、本発明は、信号フォーマットと、該フォーマットによる信号を符号化する信号エンコーダと、これに対応するデコーダに関するものである。
【０００２】
【従来の技術】
例えばＭＰＥＧ−２ ＴＳ（トランスポート・ストリーム）パケットのようなパケット化した信号を、或る位置の機器から他の機器に送信することが望まれている。ＭＰＥＧ−２ ＴＳパケットをＤＶＢ非同期直列インタフェース（ＡＳＩ）を介して送信することは、公知である。ＤＶＢ−ＡＳＩは、或るトランスポート・ストリームを機器の特定項目の間のような２点間において送信するのに有効であるが、その他の点では比較的柔軟性がない。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、ＤＶＢ−ＡＳＩを用いるよりはるかに柔軟性のあるこの種の送信装置を提供することである。
【０００４】
【課題を解決するための手段】
本発明は、一面において、ＭＰＥＧ−２ ＴＳパケットをＳＤＴＩシステムを介して送信する送信装置を提供するものである。このような装置は、ＤＶＢ−ＡＳＩを使用するよりはるかに柔軟性がある。ＳＤＴＩ（シリアル・データ・トランスポート・インタフェース）は、ＳＭＰＴＥ３０５Ｍに規定されている。ＳＤＴＩは、テレビジョン走査線（ライン）のフレームを有する信号構造でパケットを送信するものである。補助データはこれらのラインの水平ブランキング領域で送られ、データは各ラインのペイロード領域で送られる。このペイロード領域は、活きている（能動）ライン間隔内にある。ＳＤＴＩは、ＴＳパケットをＳＤＩ接続が使用できるどこにでも送ることができると共に、ＴＳパケットを１より多くのソースから送信することができる。しかし、ＴＳパケットをＳＤＴＩを介して送るには、パケットを確実にＳＤＴＩのペイロード領域内に局限すると共に、能率上各ラインが多数のパケットを含みうるようにするために、バッファリング（緩衝記憶）が必要になる。このバッファリング過程でパケットに遅延とジッタ（即ち、パケット相互のタイミングのずれ）が生じるが、ＭＰＥＧ−２信号を精確に復号するには、該信号のパケットを互いに精確なタイミングでＭＰＥＧデコーダに供給して精確に復号できるようにしなければならない。パケットの絶対的な遅延は、すべてのパケットに均等に影響するので問題ではないが、ジッタについてはＭＰＥＧデコーダで又はその前にこれを補正する必要がある。
【０００５】
上述では、ＭＰＥＧ−２ ＴＳパケットをＳＤＴＩを介して送信する場合に本発明が直面する技術的問題を説明したが、他のデータ伝送システムを介する他のタイプの時間に敏感なパケット送信においても、似たような問題が起きるであろう。
【０００６】
本発明は、他の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を提供する。
【０００７】
本発明は、更に他の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するためのエンコーダを提供する。
【０００８】
そのエンコーダは、クロック（刻時装置）と、該クロックから上記最初のパケットの生成タイムを決める基準タイムを取出して、上記最初のスロット内の基準タイム情報を供給し、上記クロックから上記後続パケットの生成タイムを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段とを具える。
【０００９】
本発明は、更に別の面において、各データブロックが該ブロックに関するデータを含むヘッダと、各スロットが該スロットに関するスロットヘッダ及び１つのデータパケットを有する少なくとも１つのスロットとを含むデータブロックを具えるデジタル信号であって、上記データパケットは或るソースからの情報の次々に連続する各部分を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を復号するためのデコーダを提供する。
【００１０】
そのデコーダは、クロックと、上記パケットのタイミング情報を検出する手段と、上記最初のパケットを検出すると、上記クロックを上記基準タイムに初期設定する手段と、上記クロックのタイムを上記後続パケットの上記タイミング情報と比較する手段と、該パケットの該タイミング情報が上記クロックのタイムと等しくなった時に該パケットを出力する手段とを具える。
【００１１】
信号内に上記タイミング情報を与えることにより、上記デコーダは、ジッタが十分に減少され望ましくは除去されたパケットを出力することができ、例えば、パケットがＭＰＥＧ−２ ＴＳパケットの場合、後続のＭＰＥＧデコーダにおいて正確な復号が可能となる。パケットのジッタは、復号を台無しにする可能性があるが、上記デコーダは、各パケットのタイミング情報を最初のパケットの基準タイムに設定された内部クロックと比較し、クロックのタイムとパケットのタイムが一致した時にパケットを、例えばバッファに出力する。これにより、ジッタは少なくとも軽減される。
【００１２】
本発明の一実施例では、上記ブロックは、ラインの非能動領域にアドレスデータを含む補助データをもつＳＤＴＩ信号の能動ライン間隔内のペイロード領域である。
ＳＤＴＩに適用される本発明の一実施形態では、ＳＤＴＩライン毎に、不使用スペースに詰め物（例えばゼロ）を施した一定の整数の完全なパケットがある。即ち、スロットの長さは一定であり、個々のＳＤＴＩライン上のスロット及びパケットはすべて、同じソースと行先のアドレスを有し、そのライン上にはただ１つのパケットストリームがある。
【００１３】
ＳＤＴＩに適用される本発明の他の実施形態では、データブロックは、１本以上のラインを占めうる可変長ブロックである。この可変長データブロック内のスロットは、可変長スロットである。これらのスロットは、データ領域Ｄにおいてデータのタイプを記述するデータを含むタイプ領域Ｔと、データ領域におけるデータの長さを定める長さ領域Ｌとを含む「ＴＬＤブロック」であるのがよい。このＴＬＤブロックは、メタデータブロック及びデータブロックの２つのタイプがあるのがよい。メタデータＴＬＤブロックは、該メタデータによって記述されるデータを含むデータＴＬＤブロック（単数又は複数）に先行する。データＴＬＤブロックは、基準タイムとタイミング情報とを含む。これらのブロックに先行するメタデータＴＬＤブロックは、これらのブロックのどれが上記基準タイムを含むかを見分けるデータを含む。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明を具体的に説明する。
第１実施形態：ＳＤＴＩ−ＴＳ
概要
まず最初に、ＳＤＴＩ（ＳＭＰＴＥ３０５Ｍ）を介してＭＰＥＧ−２トランスポート・ストリーム（ＴＳ）パケットを送るための新しい信号フォーマットの第１の実施形態を説明する。
【００１５】
図１は、ＳＤＴＩラインのペイロード領域の模式図である。図２のａ〜ｃは、ＭＰＥＧ−２ ＴＳパケットの模式図である。便宜上、図ではデータを並列フォーマットで表しているが、実際はデータは直列フォーマットで送信される。ＭＰＥＧ−２ ＴＳ及びＳＤＴＩは周知であるので、ここでは詳しく説明しない。新しいフォーマットを本明細書ではＳＤＴＩ−ＴＳということにする。ＳＤＴＩは、データを送るのにテレビジョンのラインを使用している。能動ライン間隔が、ＳＤＴＩデータブロックを含むペイロード領域である。ラインの非能動間隔は、能動ライン間隔内のデータのソース及び行先のアドレスを含む補助データを有する。本発明の第１実施形態では、転送能率をよくするため、ＳＤＴＩ−ＴＳの各ラインのペイロード領域は、１つのトランスポート・ストリームからの複数パケットを含む多数の固定長のスロットでできるだけ一杯に満たされる。新しいフォーマットは、ＳＤＴＩ−ＴＳデコーダにおいて低いジッタレベルでトランスポート・ストリーム・パケットを再生するのに必要な全情報を含んでおり、幾つかの設計要件を満たす柔軟性を有している。
【００１６】
参考文献
次の文献は、公表された規格であり、本発明と関係がある情報を含んでいる。
１）ＳＭＰＴＥ３０５Ｍ，Ｓｅｒｉａｌ Ｄａｔａ Ｔｒａｎｓｐｏｒｔ Ｉｎｔｅｒｆａｃｅ（ＳＤＴＩ）．
２）ＳＭＰＴＥ−ＲＰ６８，Ｄｅｆｉｎｉｔｉｏｎ ｏｆ Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｖａｌ Ｓｗｉｔｃｈｉｎｇ Ｐｏｉｎｔ．
３）ＩＳＯ／ＩＥＣ１３８１８−２：Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ−Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ Ｉｎｆｏｒｍａｔｉｏｎ：Ｖｉｄｅｏ，（ＭＰＥＧ−２）．
４）ＩＳＯ／ＩＥＣ１３８１８−２：Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ−Ｇｅｎｅｒｉｃ Ｃｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ Ｉｎｆｏｒｍａｔｉｏｎ：Ｓｙｓｔｅｍｓ，（ＭＰＥＧ−２）．
５）ＤＶＢ：Ｉｎｔｅｒｆａｃｅｓ ｆｏｒ ＣＡＴＶ／ＳＭＡＴＶ Ｈｅａｄｅｎｄｓ ａｎｄ Ｓｉｍｉｌａｒ Ｐｒｏｆｅｓｓｉｏｎａｌ Ｅｑｕｉｐｍｅｎｔ；Ａｓｙｎｃｈｒｏｎｏｕｓ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ（ＡＳＩ）．
６）ＳＭＰＴＥ２５９Ｍ，１０−ｂｉｔ ４：２：２ Ｃｏｍｐｏｎｅｎｔ ａｎｄ ４ｆｓｃ ＮＴＳＣ Ｃｏｍｐｏｓｉｔｅ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌｓ／Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ．
７）ＳＭＰＴＥ２９１Ｍ，Ａｎｃｉｌｌａｒｙ Ｄａｔａ Ｐａｃｋｅｔ ａｎｄ Ｓｐａｃｅ Ｆｏｒｍａｔｔｉｎｇ．
【００１７】
背景
ＭＰＥＧ−２トランスポート・ストリーム（ＴＳ）パケットの送信用として現在定着しているインタフェースは、デコーダ・バッファへの影響を確実に微小とするために必要な小さい許容誤差の位置内にパケットを置くＤＶＢ−ＡＳＩである。しかし、ＡＳＩは、１つより多くのＴＳを容易に送ることができず、また普通に入手できるＳＤＩを使用する機器によって支えることもできない。ＡＳＩは、機器の特定項目の間の特殊な２点間（ポイントツーポイント）インタフェースとしてのみ有用である。
【００１８】
本発明の図解例
本発明は、一面において、上述のＳＤＴＩを介してＭＰＥＧ−２ ＴＳパケットを送信することを提案するものである。こうすると、ＴＳパケットをＳＤＩ接続が使用できるどこにでも送ることができるので、接続性への更に一般的な接近が可能となる。しかし、ＳＤＴＩを介してのＴＳパケットの送信は、パケットを確実にＳＤＴＩのペイロード領域に局限すると共に、能率上各ラインが多数のＴＳパケットを含みうるようにするために、バッファリングが必要になる。このバッファリング処理の結果、パケットストリームに遅延とジッタの両方が生じる。遅延は、本発明に関係する問題ではない。この明細書で述べる本発明の実施形態の例は、パケットのジッタを問題とならないレベルに下げうるものである。ベンチマークとして、本実施形態は、ＤＶＢ−ＡＳＩ入力をＳＤＴＩ−ＴＳを介して送信し、復号して最少限のジッタしか生じない新しいＤＶＢ−ＡＳＩ信号を作成することができる。
上記ＳＤＴＩ−ＴＳはまた、必要に応じ他のインタフェース場所から直接操作することもできる。
【００１９】
ＳＤＴＩパラメータ
ＳＭＰＴＥ３０５Ｍは、ＳＤＴＩのビットレートを２７０Ｍｂｐｓ及び３６０Ｍｂｐｓと指定しているが、本発明の実施形態では両ビットレート及びもっと高いビットレートで作動できる。本明細書で述べるＳＤＴＩ−ＴＳの例では、ＳＤＴＩのライン当たり１ブロックの固定ブロックサイズ・モードを使用する。各ブロックが固定長のフォーマットを図１に示す。このブロックは、１４３８又は１９１８バイトのどちらか一方の長さを有し、後述のような１０ビットＳＤＴＩタイプ・ワードを含む。このブロックはまた、付加的な２バイトのエラー検出ＣＲＣを一般に含んでいて、図１に示すように合計で１４４０又は１９２０バイトとなる。
【００２０】
タイプ・ワード
ＳＤＴＩデータブロックは、１つのブロック・タイプ・ワードを有する。
２７０ＭｂｐｓのＳＤＴＩの場合、そのブロックタイプ値は、ライン当たり１４３８ワード（該タイプ値を含む）のブロック・サイズを指定する「０１ｈ」である。
３６０ＭｂｐｓのＳＤＴＩの場合、そのブロックタイプ値は、ライン当たり１９１８ワード（該タイプ値を含む）のブロック・サイズを指定する「０９ｈ」である。
【００２１】
ＳＤＴＩデータ・タイプ・ワードは、適当な値を有する。現在のところ、決められた値はない。
入力フォーマットは、１０ビットワードのうちのビットｂ７〜ｂ０の中に入る８ビットデータである。１０ビットワードのうちのビットｂ８はビットｂ７〜ｂ０の偶数パリティであり、ビットｂ９はビットｂ８の補数である。
【００２２】
任意のＦＥＣ（フォーワード・エラー・コレクション）を上記ブロックに加えてデータに安全性を加えてもよい。ＦＥＣを付加するかしないに拘らず、ブロック・タイプ・ワードのビットｂ７及びｂ６は、ＳＭＰＴＥ３０５Ｍに従って設定する。
本発明のこの例では、ＳＭＰＴＥ３０５Ｍのデータ拡張の便宜は用いない。ＳＭＰＴＥ−ＲＰ１６８に規定するようなＳＤＩスイッチング・ラインの使用は、避けた方がよい。
【００２３】
ＭＰＥＧ−２トランスポート・ストリーム
図２のａに示すように、ＭＰＥＧ−２ ＴＳ（トランスポート・ストリーム）パケットは、長さが１８８バイトである。図２のｂに示すように、ＤＶＢのフォーワード・エラー・コレクション（ＦＥＣ）を付加すると、パケットの長さは２０４バイトになる。このＭＰＥＧ−２ ＴＳ ＦＥＣは、パケットの間にインタリーブされており、急に現れるかも知れない伝送エラーによる重大なデータロスを補正するためのものである。極端な場合にＳＤＴＩが偶発的なエラーを生じる可能性はあるが、ＭＰＥＧ−ＴＳのＦＥＣは、そのインタリーブの長さのためＳＤＴＩエラーの訂正には不適当であり、送られるパケットがたった１８８バイトの長さの場合、このＦＥＣは存在しないことになろう。よって、本発明の実施形態のＳＤＴＩ−ＴＳフォーマットは、任意に選択できるＦＥＣを含み、ＳＤＴＩリンクに生じるかも知れないエラーを訂正するようにしている。
【００２４】
ペイロード・フォーマット
本発明の第１の実施形態では、ＭＰＥＧ−２ ＴＳパケットは、ＴＳペイロード・フォーマットの中のＳＤＴＩ固定長ブロック内にすっぽり含まれており、以下その例を図３を参照して説明する。図示したＴＳペイロード・フォーマットは、図３に示すように２層構造を有する。ペイロードは、ペイロード・ライン全体に適用するパラメータを定めるＴＳペイロード・ヘッダと、ＭＰＥＧ−２ ＴＳパケットをその中に含む一定数のＴＳスロットとを有する。各ＴＳスロットは、該スロット内のＴＳパケットに関するパラメータを定めるスロット・ヘッダを有し、これにＴＳパケット自体が続き、６バイトの任意のＳＤＴＩのＲＳ−ＦＥＣで終わっている。
【００２５】
ＴＳペイロード構造
ＴＳペイロードのＳＤＴＩタイプワードは、図１の左側に示したタイプワードである。スロット・カウント、チャンネル・ハンドル及び連続カウントの各ワードのビット割当てを図４に示す。
【００２６】
ＴＳペイロードのスロット・カウント
スロット・カウントは、このペイロード・ラインにおけるＴＳスロットの数を定める８ビットのワードである。ＴＳスロットの数は、下の値が１で、上の値はペイロードの長さで決まる。２７０ＭｂｐｓのＳＤＴＩの場合、ＴＳスロットの最大数は６である。３６０ＭｂｐｓのＳＤＴＩの場合、ＴＳスロットの最大数は８である。ＳＤＴＩのレートが高い程、ペイロード領域により多くのＴＳスロットを適切に維持することができる。
【００２７】
本発明のこの実施形態では、最後のＴＳペイロード・スロットとＳＤＴＩ−ＣＲＣとの間のデータスペースは、どんな他の目的や用途にも使用されない。ペイロード・スロット・カウントの値が低い程、コーデック（符号化−復号）の遅延を少なくするのに役立つ。これに関しては、あとで更に説明する。
【００２８】
ＴＳペイロードのチャンネル・ハンドル
チャンネル・ハンドルは、最大有効ワードが先にある２つの８ビットワードとして構成された１６ビットのワードである。このワードは、同じＳＤＴＩのソースと行先のヘッダ・アドレスを有するものの、異なるＴＳ送信チャンネルを表すＴＳペイロード・ラインを見分けるのに使用される。本例では、チャンネル・ハンドル値を「００００ｈ」に設定するが、他の値を選んでもよい。
【００２９】
ＴＳペイロードの連続カウント
この「連続カウント」は、同じＳＤＴＩのソースと行先のアドレス及び同じチャンネル・ハンドル値をもつＴＳペイロード・ライン毎に１つずつインクリメントするモジュロ６５５３６カウントである。このカウントの目的は、信号路のスイッチングを検出することである。
【００３０】
ＴＳスロット構造
本例では、各ＴＳスロットは２１６ワードの長さを有し、ＴＳスロットは、ＴＳペイロード・ヘッダの直ぐ後に連続して順に配列される。１つのＴＳスロットは、次の順序で情報を含んでいる。
２ワード長のＴＳスロット・ヘッダ、
２．２５ＭＨｚで刻時される２ワード長の粗いカウント値、
２．２５ＭＨｚの倍数で刻時される１ワード長の細かい（精）カウント値、
１８８バイトのＴＳパケット、
任意のＭＰＥＧ−２ ＴＳ−ＦＥＣのための１６バイトのスペース、
任意のＳＤＴＩ ＲＳ−ＦＥＣのための６バイトのスペース、
２バイトのナル（ゼロ）データスペース。
【００３１】
ＴＳスロット・ヘッダ
ＴＳスロット・ヘッダは、次のように定義されたビットｂ７〜ｂ０より成る８ビットのワードである。
ビットｂ７は、ＴＳスロットが能動ＳＤＴＩ−ＦＥＣを有するかどうかを定める。ｂ７はＳＤＴＩ−ＦＥＣが能動でなければ「０」であり、ＳＤＴＩ−ＦＥＣが能動ならば、「１」である。
ビットｂ６〜ｂ３は、残してあるものの未定義である。
ビットｂ２は、ＴＳ不連続フラグである。現在のＴＳスロット内のＴＳパケットが前のＴＳパケットと関連がない場合、ｂ２は「１」に設定され、そうでない場合は「０」に設定される。不連続なＴＳパケット（即ち、ｂ＝「１」）は、これが新しいＴＳパケット連続列における最初のパケットであることを示す。
【００３２】
ビットｂ１及びｂ０は、次のようなＴＳパケット・タイプを定めるコードを形成する。
ｂ１ ｂ２ ＴＳタイプ
０ ０ １６バイトＦＥＣのない１８８バイトのＴＳパケット
０ １ 残してあるが未定義
１ ０ 非能動１６バイトＦＥＣのある２０４バイトＴＳパケット
１ １ 能動１６バイトＦＥＣのある２０４バイトＴＳパケット
【００３３】
ＴＳスロット粗カウント
粗カウント値は、ＳＤＴＩ−ＴＳ符号化部にある、２．２５ＭＨｚで刻時されるモジュロ６５５３６カウンタから得られ、デコーダのためのＴＳパケットの粗いタイミングを定めて、前のＴＳパケットに対し正確なタイミングでＴＳパケットを出力できるようにするものである。この粗いタイミングは、次のワードの、２．２５ＭＨｚの整数倍のクロックから得られる微細なタイミングを含むＴＳスロット・サブカウントと共に使用され、ＴＳプログラム・クロック・レファレンス（ＰＣＲ）に近い基準タイミングをクロックに与えるものである。これらの粗いタイミングと細かいタイミングは、例えば２７ＭＨｚで作動するＰＣＲクロックと同じマスタークロックから得るのがよい。
【００３４】
２．２５ＭＨｚカウンタは、ＰＣＲの２７ＭＨｚの周期と調和する必要はない。２．２５ＭＨｚカウンタは、ＴＳパケット間の最大周期より十分に長いことが保証される周期を必要とするだけである。２．２５ＭＨｚカウンタの周期は、約３０ミリ秒である。２．２５ＭＨｚカウンタは、ＰＣＲの１２インクリメント毎に１つずつインクリメントするものである。
【００３５】
ＴＳスロット・サブカウント
２７０ＭｂｐｓのＳＤＴＩの場合、サブカウントは２７ＭＨｚクロック（ＰＣＲと同じレートである）によって刻時され、０〜１１の範囲にわたってカウントされる。３６０ＭｂｐｓのＳＤＴＩの場合、サブカウントは３６ＭＨｚクロック（ＰＣＲより高いレートである）によって刻時され、０〜１５の範囲にわたってカウントされる。サブカウント値に使用可能なビット数は、ＳＤＩワード（並列）クロックレートを５７６ＭＨｚまで可能とするものである。ＴＳスロットのカウントをどのようにして出力タイミングの制御に使用できるかについては、あとで述べる。
【００３６】
ＴＳパケット・データ
ＴＳパケットのための２０４バイトのスペースは、固定的に割当てられたものである。このスペースの中身は、ＴＳスロット・ヘッダ・ワードのビットｂ１及びｂ０の定めるところに従って１８８バイト又は２０４バイトのＴＳパケットデータで満たされる。１８８バイトのＴＳパケットの場合及び非能動ＴＳ−ＦＥＣをもつ２０４バイトのＴＳパケットの場合、１６バイトのＴＳ−ＦＥＣスペースはゼロで埋められる。
【００３７】
ＴＳスロットＲＳ−ＦＥＣ
このＦＥＣは、粗カウント・ワードから最後のＦＥＣワードまで２１４バイトのＴＳスロットにわたって適用される。ＴＳスロット・ヘッダ・ワードＦＥＣ有効ビット（ｂ７）が「０」に設定される場合、このＦＥＣの６ワードはすべて「００ｈ」に設定される。ＲＳ−ＦＥＣは、元のＲＳ（リードソロモン）（２５５，２４９，Ｔ＝３）コードから短縮されたＲＳ（２１４，２０８，Ｔ＝３）コードである。
【００３８】
このＲＳコードの生成多項式は、
ＴＳスロット・ナル・スペース
ＴＳスロットは、ゼロを埋めた２ワードのナル・スペースで終わる。
【００４０】
ＴＳスロット・タイミング・データの使用
図５は、ＭＰＥＧ−２ ＴＳパケットストリーム入力からＳＤＴＩ−ＴＳフォーマットにより出力するまでのＳＤＴＩ−ＴＳの符号化過程を示す説明図である。ＴＳスロット粗カウント値とサブカウント値との組合せにより、少なくともＰＣＲと同じ位に高い分解能と、約３０ミリ秒の再生成前の周期とをもつカウント値が定まる。１連続列における最初のＴＳパケットを受信すると、デコーダは、準備でき次第いつでもパケットを出力すると共に、ＳＤＴＩワードレート（２７／３６ＭＨｚ）で作動する内部カウンタをそのＴＳスロット・カウント値に設定する。このカウンタは、粗カウント及びサブカウントについて定めたと同じやり方でカウントを行う。その後、残りのすべのパケットについて、デコーダは、デコーダのカウントがＴＳスロット・カウンタに記憶されたカウントと等しくなると、パケットを出力してＴＳパケット出力タイミングの完全さを保証する。２７０ＭｂｐｓＳＤＴＩの場合、カウント値はＴＳパケットＰＣＲと同じレートで刻時し、タイミングのジッタは生じない筈である。３６０ＭｂｐｓＳＤＴＩの場合、カウントはＴＳパケットＰＣＲの３インクリメント毎に４ずつインクリメントし、従って＋又は−１のＰＣＲクロック・ジッタが生じる。この値は、十分ＭＰＥＧ−２が定める限界内である。
【００４１】
システム遅延の問題
各ＳＤＴＩラインのペイロード領域は、できるだけ多くの完全なスロット、即ちＴＳパケットでパックされる。本実施形態では、スロットは固定長であり、ＳＤＴＩペイロード領域は完全なスロットのみを含む。ペイロード領域における予備スペースは、ゼロで埋められる。こうすれば、ＳＤＴＩラインの浪費が確実に最少となり従って最大数のラインを他のデータの転送に使用できる。
【００４２】
次の例は、２７０ＭｂｐｓＳＤＴＩ−ＴＳに基くものである。
４Ｍｂｐｓのビットレートでは、フレーム（５２５／３０）当たり約１５ラインがＭＰＥＧ−２ ＴＳパケットの送信に使用され、コーデックの遅延は２ミリ秒をほんの少し越えるにすぎない。５０Ｍｂｐｓのビットレートでは、フレーム（５２５／３０）当たり約１８５ラインがＭＰＥＧ−２ ＴＳパケットの送信に使用され、従ってコーデックの遅延は約２００マイロ秒に減少する。
【００４３】
まず得られた近似の結果では、コーデックの遅延はビットレートに逆比例する。よって、低いビットレートでは、遅延は、ライン当たりのＴＳパケット数を減らす、即ちそれに比例して一層多くのＳＤＴＩラインを占めることでしか減らすことができない。
上記４Ｍｂｐｓの例で仮にライン当たりたった１ＴＳパケットを占めるようにすれば、遅延は約４００マイクロ秒に減るであろう。
【００４４】
ＳＤＴＩ−ＴＳシステムの例
図６に、ＳＤＴＩ−ＴＳシステムの一例を示す。このシステムは、データソース１を有する。データソース１は、公知のＭＰＥＧ−２ ＴＳパケットを生成する公知のＭＰＥＧ−２エンコーダ２を含む。このパケットは、図２のａ〜ｃに示すようなＦＥＣデータを含むこともあり、含まないこともある。このパケットは、ＭＰＥＧエンコーダ２から正確な相対的タイミングで出力されるので、ジッタは殆どない。ソース１のタイミング・データ挿入回路４（図７及び８を参照してもっと詳細に述べる。）は、ヘッダに粗と微細のタイミング・データを挿入する。このタイミング・データは、パケットの基準タイムに対する正確なタイミングを定めるものである。ＭＰＥＧ−２ ＴＳパケットは、タイミング・データと共にＳＤＴＩ ６に送られる。ＳＤＴＩ ６はまた、他のソース３及び５からパケット及び他のデータをも受ける。他のソースは、ソース１と同じか又は同じでないこともある。ＳＤＴＩは、ソース１，３及び５からのデータを公知のやり方で夫々対応する行先１１，１３及び１５に送る。その目的のために、１本のＳＤＴＩラインは、その補助データ内にソース・アドレス及び行先アドレスを有し、アドレスされたソースからアドレスされた行先へのデータのみを伝送する。前述のように、ＭＰＥＧ−２ ＴＳパケットはＳＤＴＩ内で緩衝記憶されるので、ジッタの発生を招く。行先１１では、ソース１からのパケットは、補正回路８でタイミングの補正を受けた後、正しいタイミングでＭＰＥＧデコーダ１０に送られる。補正回路８の例は、図７を参照して説明する。
【００４５】
ＳＤＴＩは、ＭＰＥＧ−２ ＴＳパケットを組合せて図３に示すスロットを作成する。即ち、スロット・ヘッダ・データをタイミング・データに加え、ブロック・ヘッダ・データを同じく図３に示すようにブロックに加える。ＳＤＴＩはまた、６バイトのＦＥＣ、ナルスペースに対するゼロ及び任意のＳＤＴＩ−ＣＲＣをも加える。ＳＤＴＩはまた、パケットが新しいパケット連続列の先頭パケットとなる時点を決定し、ＴＳ不連続フラグのビットｂ２を「１」にセットする。
【００４６】
図７に示すタイミング・データ挿入回路４の例は、カウンタ４２を、刻時してタイミング・データを生成する２７ＭＨｚクロック４０を有する。このクロック４０は、ＳＤＴＩクロックから得たものである。該カウンタの例を図８に示す。該カウンタは、２７ＭＨｚで刻時して微細な（精）タイミング・データを生成するモジュロ１２カウンタ８０を含み、これはまた、粗いタイミング・データを生成するモジュロ６５５３６カウンタ８２を刻時させる２．２５ＭＨｚクロックを形成する。カウンタ８０及び８２は、自走型である。ラッチ４４は、上記精粗のカウントを一時的に記憶する。これは、パケット・スタート信号を受けると、現在のカウントをマルチプレクサ（ＭＵＸ）４６に供給し、マルチプレクサは、パケットの先頭のビットストリームの中にタイミング・データを挿入する。１パケット連続列の先頭パケットに、その生成の瞬間にカウンタ４２によって示される任意のタイムが割当てられる。そのタイムは、該連続列の後続のパケットに対する基準タイムとなる。カウンタ４２は、６５５３６／（２．２５×１０6 ）秒、即ち約３０ミリ秒の周期でそのカウントを続ける。
【００４７】
行先における補正回路８は、例えば、スロット・ヘッダを検出し、それから不連続フラグ（ｂ２＝１）及び精粗タイミング・データによって示されるパケットが連続列内の先頭パケットかどうかを決定するデマルチプレクサ（ＤＥＭＵＸ）８４を具える。デマルチプレクサは、ＭＰＥＧ−ＴＳパケットをスロット・ヘッダから分離し、該パケットをＦＩＦＯバッファ９６に供給する。このＦＩＦＯバッファ９６は、ＳＤＴＩの１ブロック分のパケットを記憶する。パケットは、平均して、ソース１で最初に生成されたときと同じレート、例えば２７０ＭｂｐｓでＦＩＦＯバッファに刻々と入力され、それから刻々と出力される。ただし、パケットは不規則に入力されても、正確なタイミングで連続して出力される。デマルチプレクサ８４は、タイミング・データをもう１つのＦＩＦＯ８６を介して比較回路８８に送ると共に、直接ゲート回路９４にも送る。パケットが最初のパケットであれば、不連続フラグｂ２＝１によりゲート回路９４が基準タイムを表すタイミング・データをカウンタ９０へ供給し、これにより該カウンタが基準タイムにセットされる。
【００４８】
図９に示すカウンタ９０の例は、図８の対応するカウンタ８０及び８２と同じ様に配置されＳＤＴＩによって設けられた２７ＭＨｚクロックをカウントするモジュロ１２カウンタ９２１及びモジュロ６５５３６カウンタ９４１を具える。ＳＤＴＩによって設けられたクロックは、公知のやり方でソースのクロック４０と同期化されている。カウンタ９２１及び９４１は、予め基準カウントを格納できる点においてカウンタ８０及び８２と相違する。カウンタ９２１及び９４１は、一旦格納されるとカウンタ８０及び８２と同様に自走し、これらと遅れて同期状態になる。
【００４９】
比較回路８８は、デマルチプレクサからのタイミング・データをカウンタ９０からのタイミング・データと比較する。比較したタイミング・データが等しくなると、比較回路は、ＦＩＦＯバッファ９６に正しいタイミングでパケットを出力させることができる。
【００５０】
パケット及びタイミング・データは、デマルチプレクサ８４によって分離され、ＦＩＦＯ ８６及び９６に供給される。これらのＦＩＦＯは、対応するパケットとタイミング・データの配列を一時記憶する。パケットがＦＩＦＯ ９６を通ってその出力に移動すると、対応するタイミング・データも、ＦＩＦＯ ８６を通って移動しＦＩＦＯ ９６のパケットと対応関係を維持する。タイミング・データの各項目がＦＩＦＯ ８６の出力に達したあと、その項目はそのＦＩＦＯから除かれる。ＦＩＦＯ ８６の出力におけるタイミング・データの各項目はカウンタ９０のカウントと比較され、タイミング・データによって表されるカウントが該カウンタにおけるカウントと等しくなると、読出しイネーブル信号がＦＩＦＯ ９６に正しいタイミングをもつ対応するパケットの読出しを開始させる。このイネーブル信号はまた、ＦＩＦＯ ８６の出力からタイミング・データを除去し、タイミング・データの次の項目をその出力に移してカウンタ９０のカウントと比較させる。
【００５１】
第２実施形態：ＳＤＴＩ−ＰＦ
概要
図１〜４について、本明細書でＳＤＴＩ−ＴＳという信号フォーマットを説明した。それは、ライン当たり１ブロックの、ＳＤＴＩの固定長ブロック・サイズ・モードを用いるものであった。その信号フォーマットを、ＳＤＴＩを使用してＭＰＥＧ−２ビットストリームを送信することに関連して説明した。次に、本明細書でＳＤＴＩ−ＰＦというもう１つの信号フォーマットについて述べる。このフォーマットＳＤＴＩ−ＰＦは、ＭＰＥＧ−２ ＴＳパケットを送信すると共に他の種類のパケットをＳＤＴＩを介してバッファリングなしで送信できるので、パケット・ジッタを減らすことができる。このようなパケットは、ＡＴＭセルや単方向インターネット・プロトコル（Ｕｎｉ−ＩＰ）であってもよい。
【００５２】
この実施形態は、パケットストリームの送信について次のような幾つかの機能的特徴を有する。
高いパッキング密度、
データ・パケット・タイプ及び関連するパケット・メタデータの柔軟な配列、多数のデータ・パケット・タイプの多数チャンネルの送信、
効果的なフォーワード・エラー・コレクション（ＦＥＣ）仕様の規定、
精確なデータ・パケット出力タイミングを再生成する能力、
組込みユーザ情報を加える能力、
データ・パケットに関する制御情報を、ＳＤＩスイッチングを検出するための連続カウンタの設置に使用できる、
同じソース及び行先のアドレス間の多数のデータ・パケット・チャンネルの転送のためのチャンネル「ハンドル」を設けること、
ストリーム内のデータ・パケットの位置を定めること。
【００５３】
ＳＤＴＩパラメータ
ＳＭＰＴＥ３０５Ｍは、ビットレートが２７０Ｍｂｐｓ及び３６０ＭｂｐｓのＳＤＴＩを指定しており、この実施形態は、その機器の仕様に従って２７０Ｍｂｐｓのみか、又は両ビットレートで作動する。ＳＤＴＩ−ＰＦは、図１０に示すように、ＳＤＴＩの可変ブロック・モードを使用する。「セパレータ」及び「エンドコード」の間のスペースにおけるデータはすべて１０ビットワードであり、そのデータは１０ビットワードのうちビットｂ０〜ｂ７の中に入る８ビットを含み、ビットｂ８はビットｂ０〜ｂ７の偶数パリティにセットされ、ビットｂ９は奇数パリティにセットされる。
【００５４】
ＳＤＴＩヘッダの「ブロック・タイプ」ワードは、ＳＭＰＴＥ３０５Ｍに従った可変ブロック・モードにセットされる。
ＳＤＴＩデータ・タイプ・ワードは、データ・パケット・フォーマット（ＰＦ）の可変ブロック・ペイロードを示す値「１１ｈ」にセットされる。
この実施形態は、ＳＭＰＴＥ３０５Ｍのデータ拡張の便宜は使用しない。
【００５５】
ＳＤＴＩライン及びアドレス番号
各ＳＤＴＩ可変ブロックにおけるデータは、ブロック・エンドまで必要な数のラインを通って続くので、ＳＤＴＩヘッダのライン番号は連続的でなければならない。また、ＳＤＴＩヘッダのソース及び行先のアドレス値は、任意の１つのＳＤＴＩ可変ブロックに関連する全部のラインの送信中は不変であることが必要である。
【００５６】
ＳＤＴＩスイッチング
ＳＤＴＩデータストリームの任意のスイッチングは、画像フレームの境界で生じるが、スイッチングの影響を軽減するための特殊な処理機器を使用することなくデータパケットの中身を良好にデコードする能力に影響する可能性がある。画像の切替えによって影響を受けるラインは、ＳＭＰＴＥ−ＲＰ１６８に定められている。ＳＭＰＴＥ−ＲＰ１６８に定められたラインは、過渡状態が起こるかも知れない切替えライン直前及び直後のラインと共に、使用しないことを勧める。連続カウントは、切替えによって影響される可変ブロックを示すために設けてもよい。
【００５７】
ＴＬＤブロック構造
各可変ブロックのデータブロック領域は、図１１に示すように、タイプ、長さ及びデータ（ＴＬＤ）構造によって定められた１以上のブロックで満たされている。
ＴＬＤ構造の３つの構成部分は、次のとおりである。
タイプ：局所的１バイト・ラベルとしての「値」領域に含まれるデータのタイプ、
長さ：上記値の長さ、
データ：タイプによって決まるデータ。
【００５８】
「タイプ」は、ＴＬＤブロックで送られるデータのタイプを識別するただ１つのバイトである。このタイプ値は、ＴＬＤパケットの一種（例えばＭＰＥＧ−２ＴＳパケット）か又はＴＬＤメタデータの一種のいずれかを決定する。
【００５９】
ＴＬＤメタデータ・ブロックを受信すると、その値領域に含まれるメタデータは、そのＳＤＴＩ可変ブロックのエンドか又は同じタイプの新しいメタデータ構造のどちらか一方が受信されるまで、すべての後続ＴＬＤパケット・ブロックに適用される。ＴＬＤメタデータ・ブロックからのデータは、ＳＤＴＩ可変ブロックを通して何の意味ももたないので、新しい各可変ブロックは、必要に応じてＴＬＤメタデータの新しいセットを送信する。
【００６０】
図１２は、本発明の実施形態によるＳＤＴＩ可変ブロックとＴＬＤブロックの階層構造を示す。図１２に示すように、各ＳＤＴＩ「可変ブロック」のデータブロック領域は、ＴＬＤブロックですっかり満たされている。ＳＤＴＩ「データブロック」の開始点、ＴＬＤブロック間、又は最後のＴＬＤブロックとＳＤＴＩ「エンドコード」との間のいずれにも詰め物はない。
【００６１】
ＴＬＤのタイプ
ＴＬＤタイプは、ＴＬＤブロックにおけるデータのタイプを識別するために用いられる１バイトのワードである。
タイプ値の割当てには、次のルールが適用される。
「００ｈ」のタイプ値は使用しない。
「０１ｈ」から「０Ｆｈ」までの範囲内のタイプ値は、ＴＬＤメタデータ・ブロックを識別するのに用いられる。
「１０ｈ」から「ＦＦｈ」までの範囲内のタイプ値は、タイプワードの最大有効４ビットのみを用いてＴＬＤパケットタイプを識別する。よって、これらのＴＬＤタイプの１５個のみを識別することができる。
【００６２】
「０Ｆｈ」より大きな値をもつタイプワードの最小有効４ビットは、次のとおりである。
ビットｂ３は、ＴＬＤデータ領域のエンドにおけるＦＥＣの存在を識別するのに用いられる。ｂ３＝「１」ならば、ＦＥＣが存在し、そうでなければＦＥＣは存在せず、スペースは割当てられない。
ビットｂ２は、データが組込みカウンタを含むかどうかを識別するのに用いられる。ｂ２＝「１」ならば、組込みカウンタが存在し、そうでなければ組込みカウンタは存在せず、スペースは割当てられない。
【００６３】
ビットｂ１及びｂ０は、０〜３の範囲内の２進値を構成する。該値＝「３」ならば、ＴＬＤデータ領域のヘッドに６ユーザ・バイトが含まれる。
該値＝「２」ならば、ＴＬＤデータ領域のヘッドに４ユーザ・バイトが含まれる。
該値＝「１」ならば、ＴＬＤデータ領域のヘッドに２ユーザ・バイトが含まれる。
該値＝「０」ならば、ＴＬＤデータ領域のヘッドにユーザ・バイトは含まれない。
【００６４】
ＴＬＤの長さ
ＴＬＤブロックの長さは、ＴＬＤデータの長さを指定する。よって、この長さ値は、必要に応じ次のＴＬＤブロックに飛ばすのに用いられる。
ＴＬＤ長さは、次のように定義される可変長ワードである。
最初のバイトの値が「００ｈ」〜「ＦＥｈ」の範囲内にあれば、その長さは最初のバイトの値によって与えられる。
最初のバイトの値が「ＦＦｈ」に等しければ、その長さ値は、すぐ後の２バイトの中に含まれる。
したがって、２５４バイトより大きい長さのデータブロックをもつＴＬＤ構造は、最初のバイトが「ＦＦｈ」の値に等しく、次の２つのバイトが「０００ｈ〜ＦＦＦＥｈ」の範囲の値をもつ長さを含む３バイトの長さになる。「ＦＦＦＦｈ」の２バイトの長さ値は、将来可能性がある拡大のために取っておかれる。
【００６５】
ＴＬＤブロック
「ＯＦｈ」までのタイプ値によって定められるＴＬＤブロックは、以下のメタデータ定義の中で定められたフォーマットのメタデータを含む。
「ＯＦｈ」より上のタイプ値によって定められるＴＬＤブロックは、以下のパケット定義の中で定められるようなデータパケットを含む。
【００６６】
データパケットは、次の構成部分より成る。
（１）長さが０，２，４又は６バイトのユーザ・データ。該ユーザ・データの長さは、タイプワードのビットｂ０及びｂ１によって定められる。
（２）ジッタを無視できるデコーダ出力におけるデータパケットのタイミングを決めるのに使用できる３バイトの、小カウント値と大カウント値の組合せ。
（３）６バイト長のリードソロモン・フォーワード・エラー・コレクション（ＲＳ−ＦＥＣ）。
【００６７】
このＴＬＤパケットを図１３に示す。最も簡単な場合、「０」にセットされた４つのＬＳＢをもつＴＬＤタイプ識別子があるデータパケットは、パケットデータのみを含み他の余計な成分を含まない簡単なデータパケットである。
【００６８】
ユーザ・データ領域
ユーザ・データのスペースは、０，２，４又は６バイトのユーザ・データ領域の余地がある２バイトのインクリメントで定義される。ユーザ・データ領域の中身は、個人的なデータであり、本明細書では定義しない。
【００６９】
パケット・タイミング・カウンタ
大小カウント値の組合せは、パケット・タイミング・カウンタを構成し、大小カウントワードによって夫々定められる整数部と分数部を有する。このパケット・タイミング・カウンタは、データストリームの最初のパケットに対して正確なタイムでデコーダがパケットを出力できるように各パケットの開始点のタイミングを定めるものである。このパケット・タイミング・カウンタは、ＳＤＴＩクロック周期と同程度に精確な出力パケットの開始位置のタイミングを与えることができる。
【００７０】
このパケット・タイミング・カウンタは、約３０ミリ秒の周期を有する。パケット間の最大周期をこのパケット・タイミング・カウンタの周期より小さくして正確な動作を保証する。
図５から図９までの説明は、正確な出力タイミングを制御するためパケット・タイミング・カウンタをどのように使用しうるかを説明するものである。
【００７１】
小カウント
小カウントは、前述した微細なスロット・サブカウントに対応するものである。
８ビットの小カウントワードは、ＳＤＴＩワード・クロックによって刻時させられるカウンタからサンプリングされた値である。小カウントワードのビットｃ０〜ｃ７は、小カウント値用に使われる。ビットｃ０は、小カウント値の最小有効ビットである。
【００７２】
２７０ＭｂｐｓＳＤＴＩの場合、小カウント値は、２７ＭＨｚクロック（これは、ＭＰＥＧ−２ ＴＳ ＰＣＲと同じレートである。）によって刻時させられ、０〜１１の範囲にわたってカウントし２．２５ＭＨｚクロック周期を作るカウンタから格納される。
３６０ＭｂｐｓＳＤＴＩの場合、小カウント値は、３６ＭＨｚクロック（これは、ＭＰＥＧ−２ ＴＳ ＰＣＲより高いレートである。）によって刻時させられ、０〜１５の範囲にわたってカウントし２．２５ＭＨｚクロック周期を作るカウンタから格納される。
小カウント・ワードに使用可能なビット数は、ＳＤＴＩワード・クロックのレートを５７６ＭＨｚまで可能とするものである。
【００７３】
大カウント
大カウントは、前述した粗カウントに対応するものである。１６ビットの大カウント・ワードは、２．２５ＭＨｚクロックによって刻時させられるモード６５５３６カウンタからサンプリングされた値である。大カウント値は、該カウント値のＬＳＢからＭＳＢまでを夫々表す、図１３に示すようなビットｃ０〜ｃ１５で構成される。
【００７４】
ＲＳ−ＦＥＣ
ＲＳ−ＦＥＣは、設けられている場合に、ＴＬＤタイプワードから最後のＲＳ−ＦＥＣワードまでの全ＴＬＤ構造内容について補正を行う。ＲＳ−ＦＥＣは、多数のＴＬＤパケットの間にインタリーブされない。この実施形態では、エラー訂正はリードソロモンＲＳ（Ｌ，Ｌ−６，Ｔ＝３）として定義される。Ｌ＜２５５の場合、ＲＳ−ＦＥＣは元のＲＳ（２５５，２４９，Ｔ＝３）コードから短縮されたコードである。
【００７５】
ＲＳコードの生成多項式は、
エンコーダは３つのエラーを訂正する能力があるが、デコーダは、１つ又は２つのエラーのみを訂正して残りのエラー検出性能を保存することを選んでもよい。
また、ＲＳ−ＦＥＣは、２５５バイト以下のＴＬＤ構造にのみ使用できるものであることに留意されたい。したがって、２５３より大きいＴＬＤ長さ値は、ＲＳ−ＦＥＣの限界を越えるので、これには使用されない。
【００７７】
ＴＬＤブロックの定義
次の定義リストは、現在選ばれているものである。このリストを拡大してもよい。
各ＴＬＤ（タイプ、長さ、データ、またキー、長さ、値ともいう。）メタデータ定義としては、「タイプ」値によって定められる局部識別子と、ＳＭＰＴＥダイナミック・メタデータ・ディクショナリ内のメタデータ項目の場所を定める広域識別子との２つがある。両識別子は、同じメタデータ仕様を参照し易くするものである。タイプ値を短縮する理由は、ＳＤＴＩトランスポートに使用される高速でデータを細かく調べ易くするためである。また、パッキング密度を高くしうるので、高速シリコンに対する記憶要件が簡単化される。しかし、この文書で特定した任意のメタデータ項目を拡大して、メタデータ・ディクショナリのもとになる十分なＫ−Ｌ−Ｖ構造を定義してもよいことに留意されたい。この十分に拡大されたＫ−Ｌ−Ｖ（ｋｅｙ，ｌｅｎｇｔｈ，ｖａｌｕｅ）構造は、異なる機器間のメタデータ項目の通常の交換のための基礎として使用できるであろう。
【００７８】
メタデータの定義
連続カウント
局部タイプ値＝「０１ｈ」
連続カウントは、同じＳＤＴＩソース及び行先のアドレスを有するＳＤＴＩ−ＰＦ可変ブロック毎に１つずつインクリメントする１６ビットのモジュロ６５５３６値である。このカウントの目的は、信号路のスイッチングを検出するためである。
ビット有効度は、ＬＳＢが先にある。即ち、ＬＳＢは最初のバイトのビットｂ０にあり、ＭＳＢは２番目のバイトのビットｂ７にある。
【００７９】
チャンネル・ハンドル
局部タイプ値＝「０２ｈ」
長さ＝２バイト
スロット・ハンドルは、同じＳＤＴＩソースと行先ヘッダのアドレスをもつが、異なるパケット・チャンネルを表すＳＤＴＩ−ＰＦ可変ブロック内のパケットを識別するのに用いられる２バイトのワードである。スロット・ハンドルは、同じＳＤＴＩソースと行先のアドレスに関連するすべてのパケットが単一チャンネルからのものである場合、ゼロにセットされる。２以上のチャンネルのパケット・ストリームがＳＤＴＩ−ＰＦ可変ブロック上に多重化される場合、各チャンネルに対するスロット・ハンドル値は非ゼロである。この多重化されるチャンネルの数は、６５５３５に制限される。
ＳＤＴＩ−ＰＦ可変ブロックにチャンネル・ハンドル・メタデータが存在しない場合、そのＴＬＤブロックは、１つのチャンネルからのものであると考えられる。
【００８０】
ストリーム位置インディケータ
局部タイプ値＝「０３ｈ」
長さ＝１バイト
パケット・ストリーム位置インディケータは、ストリーム内の次のＴＬＤパケットの位置を識別するのに用いられる。
ビットｂ２〜ｂ０は、パケット・ストリーム内の次のＴＬＤパケットの位置を定める。これらの３ビットは、８つのストリーム状態を次のととり識別する。
０＝ストリーム内のＴＬＤパケット位置は未定である。
１＝ＴＬＤブロックは、ストリーム・スタート・パケットに先行するパケット（例えば、プリロール・パケット）であるストリーム・ヘッド・パケットを含む。
２＝ＴＬＤブロックは、ストリームの最初のパケットであるストリーム・スタート・パケットを含む。
３＝ＴＬＤブロックは、ストリーム・スタートとストリーム・エンドの２パケット間のパケットであるミッド・ストリーム・パケットを含む。
【００８１】
４＝ＴＬＤブロックは、ストリームの最終パケットであるストリーム・エンド・パケットを含む。
５＝ＴＬＤブロックは、ストリーム・エンド・パケットに続くパケット（例えば、ポストロール・パケット）であるストリーム・テール・パケットを含む。
６＝ＴＬＤブロックは、長さ１のストリームを示すストリーム・スタート・パケット及びストリーム・エンド・パケットの両方を含む。
７＝残してあるが未定義である。
ビットｂ７〜ｂ３は、残してあるが未定である。
【００８２】
ＴＬＤパケットの定義
次のパケット・タイプは、局部ＴＬＤタイプ・ワードとしてのみ定義されている。
ＭＰＥＧ−２トランスポート・ストリーム
タイプ値＝「８ｘｈ」
長さ＝組込みＦＥＣの存在及びタイプ並びにユーザ、カウント及びＦＥＣの構成部分の存在によって変化する。
ＭＰＥＧ−２トランスポート・ストリーム（ＭＰＥＧ−２ ＴＳ）パケットは、１８８バイトの長さである。フォーワード・エラー・コレクション（ＦＥＣ）が加えられると、パケット長はＤＶＢエミッションの場合２０４バイトに、ＡＴＳＣエミッションの場合２０８バイトに増加する。ＭＰＥＧ−２ ＴＳ ＦＥＣは、パケットの間にインタリーブされ、エラー・バーストを生じるかも知れない伝送システムによる高度のデータロスを予定したものである。極端な場合、ＳＤＴＩは偶発的エラーを生じる可能性があるが、ＭＰＥＧ−２ ＴＳ ＦＥＣは、そのインタリーブ長のためＳＤＴＩエラーの訂正には不適当であり、送信されるパケットの長さがたった１８８バイトであれば、このＦＥＣは存在しないことになろう。したがって、ＳＤＴＩ−ＰＦフォーマットは、ＳＤＴＩリンクを通じて発生の可能性があるエラーを訂正するため、任意のインタリーブされないＦＥＣを含んでいる。
図２のａ〜ｃは、ＦＥＣ能力が異なるＭＰＥＧ−ＴＳパケットを示す。
ＳＤＴＩ−ＰＦ ＴＳブロックは、必要に応じユーザデータ、タイミング再生成、ＲＳ−ＦＥＣの３つの機能をすべて使用してもよい。
【００８３】
ＳＤＴＩ−ＣＰ送信パケット
タイプ値＝「９ｘｈ」
長さ＝ユーザ、カウント及びＦＥＣの構成部分の存在によって変わる。
ＳＤＴＩ−ＣＰ送信パケットは、１８８バイトのＭＰＥＧ−２トランスポート・ストリーム・パケットに基くパケット構造を採用し、同一のやり方で管理される。
【００８４】
単方向インターネット・プロトコル・パケット（Ｕｎｉ−ＩＰ）
タイプ値＝「Ａｘｈ」
長さ＝６５５３５バイトまで可変である。
Ｕｎｉ−ＩＰパケットは、ＲＳ−ＦＥＣにより処理しうる長さを上まわる長さをもつことができるので、Ｕｎｉ−ＩＰパケットは通常ＦＥＣを使用できない。しかし、Ｕｎｉ−ＩＰパケットがソース装置により正しいＦＥＣ動作のために設定された限界より低く制約される場合、長さが２５４バイトより小さいパケットにのみ使用して成功するであろう。ユーザはまた、正しくパイプライン動作で動作するため幾つかのＲＳデコーダが固定パケット長に頼っていることに注意すべきである。よって、パケット長が変動するＵｎｉ−ＩＰパケットは、ＲＳ−ＦＥＣが能動であれば、デコーダ問題を引き起こす可能性がある。
【００８５】
ＡＴＭセル
タイプ値＝「Ｂｘｈ」
長さ＝５３バイト
ＡＴＭセルは、５３バイトの固定長を有するが、必要に応じこれにユーザ、カウント及びＦＥＣを加えてもよい。
【００８６】
以上本発明の実施形態を添付図面を参照して詳細に説明したが、本発明は、これらの実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の範囲から逸脱することなく、当業者により種々の変更及び変形をこれらに加えうるものである。
【００８７】
【発明の効果】
本発明によれば、パケット化した信号を送信するのに、従来のＤＶＢ−ＡＳＩを用いるよりはるかに柔軟性のある信号送信装置を提供することができる。
【図面の簡単な説明】
【図１】ＳＤＴＩラインのペイロード領域の模式図である。
【図２】ＭＰＥＧ−２ ＴＳパケットの模式図である。
【図３】スロットに分割され本発明の一実施形態によるフォーマットを有するＳＤＴＩペイロード領域を示す模式図である。
【図４】ペイロード・ヘッダ構造の模式図である。
【図５】本発明の一実施形態によるジッタの補正を説明する模式図である。
【図６】本発明によるＳＤＴＩシステムを介してＭＰＥＧ−２ ＴＳパケットを送信する装置の概略図である。
【図７】図６のタイミング・データ挿入回路及びタイミング補正回路の例を示す概略ブロック図である。
【図８】図７のカウンタ４２の例を示す概略ブロック図である。
【図９】図７のカウンタ９０の例を示す概略ブロック図である。
【図１０】本発明の他の実施形態に用いられるＳＤＴＩ可変ブロックの模式図である。
【図１１】本発明の他の実施形態に用いられるＴＬＤブロックの模式図である。
【図１２】本発明の他の実施形態に用いられるＳＤＴＩ可変ブロックとＴＬＤブロックの階層構造を示す模式図である。
【図１３】ＴＬＤ複合パケットの模式図である。
【符号の説明】
４０‥‥クロック、４２‥‥カウンタ、４６‥‥マルチプレクサ、８０，９２‥‥モジュロｎカウンタ、８２，９４‥‥モジュロｍカウンタ、８４‥‥デマルチプレクサ、８８‥‥比較手段、９６‥‥パケット出力手段、ＦＥＣ‥‥エラー訂正データ
Claims (11)
- 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイミングをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイミングに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するエンコーダであって、
基準となる周波数のクロックと、
上記クロックから上記最初のパケットの生成タイミングを決める基準タイミングを生成し、上記最初のスロット内の基準タイミング情報を供給し、上記クロックから後続パケットの生成タイミングを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段とを具え、
上記タイミング情報は、上記クロックをカウントして得た第１のタイミング情報と、上記クロックの整数倍の周波数のクロックをカウントして得た第２のタイミング情報とを含むエンコーダ。 - 上記クロックは、クロック信号を受けるための入力と、該クロック信号をカウントし該クロック信号の周波数をｎで割算して微細な第２のタイミング情報を生成するモジュロｎカウンタと、該モジュロｎカウンタによって生成され周波数分割されたクロック信号をカウントし粗い第１のタイミング情報を生成するモジュロｍカウンタ（ただし、ｍはｎより大きい。）とを具えた請求項１記載のエンコーダ。
- 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイミングをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイミングに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するエンコーダであって、
基準となる周波数のクロックと、
上記クロックから上記最初のパケットの生成タイミングを決める基準タイミングを生成し、上記最初のスロット内の基準タイミング情報を供給し、上記クロックから後続パケットの生成タイミングを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段と、
上記タイミング情報を上記スロットに挿入するマルチプレクサとを具えたエンコーダ。 - 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイミングをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイミングに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するエンコーダであって、
基準となる周波数のクロックと、
該クロックから上記最初のパケットの生成タイミングを決める基準タイミングを生成し、上記最初のスロット内の基準タイミング情報を供給し、上記クロックから後続パケットの生成タイミングを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段と、
上記スロット・ヘッダに該スロットが上記最初のパケットを含むかどうかを示すフラグを挿入する手段とを具えたエンコーダ。 - 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースからの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイムをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイムに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を符号化するエンコーダであって、
基準となる周波数のクロックと、
該クロックから上記最初のパケットの生成タイムを決める基準タイムを生成し、上記最初のスロット内の基準タイム情報を供給し、上記クロックから後続パケットの生成タイムを決める上記タイミング情報を取出して、上記後続パケットが生成されるに従い上記後続スロット内の上記タイミング情報を供給する手段とを具え、
上記データ・ブロックが可変長ブロックであり、
上記スロットが可変長スロットであり、
上記可変長スロットは、メタデータを含むスロットと、該メタデータによって記述されるデータを含むスロットであるエンコーダ。 - メタデータ・スロットが、該メタデータ・スロットにおけるメタデータによって記述されるデータを含むデータ・スロットに先行する請求項５のエンコーダ。
- 上記メタデータ・スロットは、上記最初のパケットを含む次のスロットを識別するメタデータを含む請求項６のエンコーダ。
- 上記可変長スロットは、データ領域と、該データ領域におけるデータのタイプを記述するデータを含むタイプ領域と、上記データ領域におけるデータの長さを定める長さ領域とを具える請求項５のエンコーダ。
- 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイミングをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイミングに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を復号するデコーダであって、
基準となる周波数のクロックと、
上記パケットの上記タイミング情報を検出する手段と、
上記最初のパケットを検出すると、上記クロックを上記基準タイミングに初期設定する手段と、
上記クロックのタイミングを上記後続パケットの上記タイミング情報と比較する手段と、
上記パケットの上記タイミング情報が上記クロックのタイミングと等しくなる時に上記パケットを出力する手段とを具え、
上記タイミング情報は、上記クロックをカウントして得た第１のタイミング情報と、上記クロックの整数倍の周波数のクロックをカウントして得た第２のタイミング情報とを含むデコーダ。 - 上記クロックは、クロック信号を受けるための入力と、該クロック信号をカウントし該クロック信号の周波数をｎで割算して微細な第２のタイミング情報を生成するモジュロｎカウンタと、該モジュロｎカウンタによって生成され周波数分割されたクロック信号をカウントし粗い第１のタイミング情報を生成するモジュロｍカウンタ（ただし、ｍはｎより大きい。）とを具えた請求項９のデコーダ。
- 各データ・ブロックが該ブロックに関するデータを含むヘッダと、複数のスロットを持ち、各スロットが該スロットに関するスロット・ヘッダ及び１つのデータ・パケットを有する複数のスロットとを含むデータ・ブロックを具えるデジタル信号であって、上記データ・パケットは或るソースの連続情報を含み、上記ソースの情報の先頭部分を含む最初のパケットを含む最初のスロットはまた基準タイミングをも含み、上記ソースからの情報の後続パケットを含む１つの又は各後続スロットはまた当該パケットの上記基準タイミングに対するタイミングを定めるタイミング情報をも含む上記デジタル信号を復号するデコーダであって、
基準となる周波数のクロックと、
上記パケットの上記タイミング情報を検出する手段と、
上記最初のパケットを検出すると、上記クロックを上記基準タイミングに初期設定する手段と、
上記クロックのタイミングを上記後続パケットの上記タイミング情報と比較する手段と、
上記パケットの上記タイミング情報が上記クロックのタイミングと等しくなる時に上記パケットを出力する手段とを具え、
上記タイミング情報は、上記タイミング情報は、上記クロックをカウントして得た第１のタイミング情報と、上記クロックの整数倍の周波数のクロックをカウントして得た第２のタイミング情報とを含み、
さらに、上記スロットが上記最初のパケットを含むかどうかを示すフラグを含むスロット・ヘッダをもつ信号に使用され、上記フラグと上記パケットとを分離するデマルチプレクサと、上記フラグが最初のパケットであることを示すと、該フラグに応答して上記クロックを上記基準タイミングに設定する手段とを具えたデコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9821518:9 | 1998-10-02 | ||
| GBGB9821518.9A GB9821518D0 (en) | 1998-10-02 | 1998-10-02 | Digital signal processing and signal format |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000174819A JP2000174819A (ja) | 2000-06-23 |
| JP2000174819A5 JP2000174819A5 (ja) | 2006-06-08 |
| JP4332267B2 true JP4332267B2 (ja) | 2009-09-16 |
Family
ID=10839904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27548799A Expired - Fee Related JP4332267B2 (ja) | 1998-10-02 | 1999-09-29 | エンコーダ及びデコーダ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6904095B1 (ja) |
| EP (1) | EP0991278A3 (ja) |
| JP (1) | JP4332267B2 (ja) |
| KR (1) | KR100649336B1 (ja) |
| CN (1) | CN1154304C (ja) |
| GB (1) | GB9821518D0 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2356099B (en) * | 1999-11-05 | 2004-04-14 | Sony Uk Ltd | SDTI systems |
| EP1320986A2 (en) * | 2000-07-25 | 2003-06-25 | Agilevision, L.L.C. | Single clock reference for compressed domain processing systems with interspersed transport packets |
| GB2366926A (en) | 2000-09-06 | 2002-03-20 | Sony Uk Ltd | Combining material and data |
| US7389463B2 (en) | 2001-05-29 | 2008-06-17 | Thomson Licensing | Hierarchical block coding for a packet-based communications system |
| US7093277B2 (en) * | 2001-05-30 | 2006-08-15 | Digeo, Inc. | System and method for improved multi-stream multimedia transmission and processing |
| GB2390000A (en) | 2002-06-18 | 2003-12-24 | Zarlink Semiconductor Inc | Frame Boundary Discriminator to Remove Jitter |
| JP4228288B2 (ja) * | 2003-06-11 | 2009-02-25 | ソニー株式会社 | 記録制御装置および方法、プログラム、並びにデータ記録方法 |
| FR2861517B1 (fr) | 2003-10-23 | 2006-01-27 | Thomson Licensing Sa | Methode de reconstruction de paquets perdus et appareils implementant la methode |
| US7451381B2 (en) * | 2004-02-03 | 2008-11-11 | Phonex Broadband Corporation | Reliable method and system for efficiently transporting dynamic data across a network |
| US7657645B2 (en) * | 2004-02-05 | 2010-02-02 | Sharp Laboratories Of America, Inc. | System and method for transporting MPEG2TS in RTP/UDP/IP |
| JP2007104085A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 通信回線を用いるデジタル放送方法およびその装置 |
| JP4634290B2 (ja) * | 2005-11-29 | 2011-02-16 | 富士通株式会社 | 伝送装置 |
| US20070183452A1 (en) * | 2006-02-03 | 2007-08-09 | Mark Hryszko | Transport stream dejittering |
| JP4825265B2 (ja) * | 2006-03-30 | 2011-11-30 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
| US8009236B2 (en) | 2006-11-01 | 2011-08-30 | Level 3 Communications, Llc | Broadcast transmission relay circuit |
| US7995151B2 (en) | 2006-11-01 | 2011-08-09 | Level 3 Communications, Llc | Broadcast method and system |
| JP2012023535A (ja) * | 2010-07-14 | 2012-02-02 | Hitachi Kokusai Electric Inc | 映像符号化装置 |
| JP5378440B2 (ja) * | 2011-04-08 | 2013-12-25 | アンリツ株式会社 | Ｏｐｕフレーム生成装置及びｏｐｕフレーム試験装置 |
| CN105306987B (zh) * | 2015-10-23 | 2018-06-22 | 深圳国微技术有限公司 | 一种控制ts流接口输出码率的装置 |
| CN113204507A (zh) * | 2021-04-25 | 2021-08-03 | 山东英信计算机技术有限公司 | 一种通用输入输出数据传输方法、装置、设备及介质 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0059821B1 (en) | 1981-03-11 | 1984-07-25 | Kb Alf Önnestam Alfadata | Method and apparatus, e.g. in a data distribution system for, inter alia, avoiding distortion in transfer of signal states |
| US5486864A (en) * | 1993-05-13 | 1996-01-23 | Rca Thomson Licensing Corporation | Differential time code method and apparatus as for a compressed video signal |
| US5381181A (en) * | 1993-05-13 | 1995-01-10 | Thomson Consumer Electronics, Inc. | Clock recovery apparatus as for a compressed video signal |
| US5467342A (en) * | 1994-01-12 | 1995-11-14 | Scientific-Atlanta, Inc. | Methods and apparatus for time stamp correction in an asynchronous transfer mode network |
| JP3329076B2 (ja) * | 1994-06-27 | 2002-09-30 | ソニー株式会社 | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 |
| WO1996002098A2 (en) | 1994-07-05 | 1996-01-25 | Philips Electronics N.V. | Signal processing system |
| JP3371174B2 (ja) * | 1994-09-22 | 2003-01-27 | ソニー株式会社 | パケット受信装置 |
| US5533021A (en) * | 1995-02-03 | 1996-07-02 | International Business Machines Corporation | Apparatus and method for segmentation and time synchronization of the transmission of multimedia data |
| US5898695A (en) * | 1995-03-29 | 1999-04-27 | Hitachi, Ltd. | Decoder for compressed and multiplexed video and audio data |
| JP3924797B2 (ja) * | 1995-05-02 | 2007-06-06 | ソニー株式会社 | データ表示装置およびデータ受信装置 |
| US5966387A (en) * | 1995-09-25 | 1999-10-12 | Bell Atlantic Network Services, Inc. | Apparatus and method for correcting jitter in data packets |
| US5699392A (en) | 1995-11-06 | 1997-12-16 | Stellar One Corporation | Method and system for the recovery of an encoder clock from an MPEG-2 transport stream |
| US6169843B1 (en) * | 1995-12-01 | 2001-01-02 | Harmonic, Inc. | Recording and playback of audio-video transport streams |
| US5640388A (en) | 1995-12-21 | 1997-06-17 | Scientific-Atlanta, Inc. | Method and apparatus for removing jitter and correcting timestamps in a packet stream |
| US6157674A (en) * | 1996-03-21 | 2000-12-05 | Sony Corporation | Audio and video data transmitting apparatus, system, and method thereof |
| TW358277B (en) * | 1996-05-08 | 1999-05-11 | Matsushita Electric Ind Co Ltd | Multiplex transmission method and system, and audio jitter absorbing method used therein |
| US6141358A (en) * | 1997-07-25 | 2000-10-31 | Sarnoff Corporation | Method and apparatus for aligning sub-stream splice points in an information stream |
| US6356567B2 (en) * | 1997-09-26 | 2002-03-12 | International Business Machines Corporation | Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream |
| US6195392B1 (en) * | 1998-06-30 | 2001-02-27 | U.S. Philips Corporation | Method and arrangement for generating program clock reference values (PCRS) in MPEG bitstreams |
| US6278710B1 (en) * | 1998-09-10 | 2001-08-21 | Agilent Technologies, Inc. | Enhancements to time synchronization in distributed systems |
-
1998
- 1998-10-02 GB GBGB9821518.9A patent/GB9821518D0/en not_active Ceased
-
1999
- 1999-09-15 EP EP99307327A patent/EP0991278A3/en not_active Withdrawn
- 1999-09-29 JP JP27548799A patent/JP4332267B2/ja not_active Expired - Fee Related
- 1999-10-01 US US09/410,504 patent/US6904095B1/en not_active Expired - Fee Related
- 1999-10-01 KR KR1019990042303A patent/KR100649336B1/ko not_active IP Right Cessation
- 1999-10-02 CN CNB991221478A patent/CN1154304C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028781A (ko) | 2000-05-25 |
| GB9821518D0 (en) | 1998-11-25 |
| CN1255796A (zh) | 2000-06-07 |
| US6904095B1 (en) | 2005-06-07 |
| KR100649336B1 (ko) | 2006-11-24 |
| EP0991278A3 (en) | 2003-06-18 |
| EP0991278A2 (en) | 2000-04-05 |
| JP2000174819A (ja) | 2000-06-23 |
| CN1154304C (zh) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4332267B2 (ja) | エンコーダ及びデコーダ | |
| US8351514B2 (en) | Method, protocol, and apparatus for transporting advanced video coding content | |
| EP0981249B1 (en) | Buffer system for controlled and synchronised presentation of MPEG-2 data services | |
| CN1976448B (zh) | 用于音频和视频传输的方法和系统 | |
| US5376969A (en) | Method and apparatus for conveying compressed video data over a noisy communication channel | |
| EP2362653A1 (en) | Transport stream packet header compression | |
| US20170279865A1 (en) | Transmission method, reception method, transmission apparatus, and reception apparatus | |
| EP1848221B1 (en) | Method for reconstructing system time clock (STC) without carrying PCR | |
| KR100306686B1 (ko) | 리얼타임오디오패킷레이어인코더 | |
| US6980731B1 (en) | Data transmitting method and data transmitter | |
| EP0933949A1 (en) | Transmitting system, transmitting apparatus, recording and reproducing apparatus | |
| US7346054B2 (en) | Method and system for co-relating transport packets on different channels using a cyclic redundancy check (CRC) | |
| US8605599B2 (en) | Method and apparatus for processing asynchronous audio stream | |
| WO2000064160A1 (fr) | Procede de transmission de donnees et emetteur de donnees | |
| JP3804099B2 (ja) | 映像素材供給装置及び方法、映像素材挿入装置及び方法 | |
| KR102087585B1 (ko) | M-유닛의 설정 방법 및 전송 방법 | |
| JP4783987B2 (ja) | 情報端末装置及び情報端末受信方法、ディジタル放送受信装置及び方法、並びに、出力時間演算装置及び方法 | |
| JP4391412B2 (ja) | ディジタルストリームの動的多重化方法 | |
| JP3617177B2 (ja) | 映像素材供給装置及び方法 | |
| KR100760260B1 (ko) | 타이밍정보의 효율적 전송을 위한 전송스트림 생성 장치및 그 방법과, 그를 이용한 디엠비 전송 시스템 | |
| US7949052B1 (en) | Method and apparatus to deliver a DVB-ASI compressed video transport stream | |
| KR0181081B1 (ko) | 시스템 복호화기의 이에스씨알 재생장치 | |
| JPH1041979A (ja) | 伝送データ生成方法および伝送データ生成装置 | |
| JP2000049726A (ja) | 多重化装置及び方法 | |
| KR100202019B1 (ko) | 시스템 부호화기에서의 피시알(pcr) 신호 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |