JP4308694B2 - Coordinate detection apparatus and coordinate detection method - Google Patents

Coordinate detection apparatus and coordinate detection method Download PDF

Info

Publication number
JP4308694B2
JP4308694B2 JP2004096234A JP2004096234A JP4308694B2 JP 4308694 B2 JP4308694 B2 JP 4308694B2 JP 2004096234 A JP2004096234 A JP 2004096234A JP 2004096234 A JP2004096234 A JP 2004096234A JP 4308694 B2 JP4308694 B2 JP 4308694B2
Authority
JP
Japan
Prior art keywords
resistance
pattern
film
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004096234A
Other languages
Japanese (ja)
Other versions
JP2005284604A (en
Inventor
正也 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2004096234A priority Critical patent/JP4308694B2/en
Publication of JP2005284604A publication Critical patent/JP2005284604A/en
Application granted granted Critical
Publication of JP4308694B2 publication Critical patent/JP4308694B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Description

本発明は座標検出装置及び座標検出方法に係り、特に、抵抗膜と抵抗膜上に互いに平行に配置された一対の配線パターンとが形成された基板と、一対の配線パターン間に電圧を印加することにより、抵抗膜に電位差を発生させた状態で、抵抗膜との接触位置の電位を検出し、検出電位に応じて接触位置の座標を検出する座標検出装置及び座標検出方法に関する。   The present invention relates to a coordinate detection device and a coordinate detection method, and in particular, applies a voltage between a pair of wiring patterns formed on a substrate on which a resistance film and a pair of wiring patterns arranged in parallel with each other on the resistance film are formed. Thus, the present invention relates to a coordinate detection apparatus and a coordinate detection method for detecting a potential at a contact position with a resistance film in a state where a potential difference is generated in the resistance film, and detecting coordinates of the contact position according to the detected potential.

情報処理システムなどにおいては、データの入力やコマンドに指示など入力手段として、キーボードやマウスなどのデバイスを始めとして、種々の入力方式が提案されている。入力方式の一つとして、ディスプレイに表示された画面に直接触れることにより各種入力が行えるタッチパネルが提案されている。   In an information processing system or the like, various input methods such as devices such as a keyboard and a mouse have been proposed as input means for inputting data and commands, etc. As one of input methods, a touch panel has been proposed in which various inputs can be made by directly touching a screen displayed on a display.

図1はタッチパネルの検出原理を説明するための図を示す。図1(A)は、X座標検出時、図1(B)はY座標検出時の動作を示す。   FIG. 1 is a diagram for explaining the detection principle of a touch panel. FIG. 1A shows the operation when the X coordinate is detected, and FIG. 1B shows the operation when the Y coordinate is detected.

タッチパネル1は、下部ガラス基板2及び上部フィルム基板3から構成される。下部ガラス基板2には、全面に渡ってITOなどの透明抵抗膜が形成されている。さらに、透明導抵抗膜上には、Y軸方向両端に略平行に電極4、5が形成されている。   The touch panel 1 includes a lower glass substrate 2 and an upper film substrate 3. On the lower glass substrate 2, a transparent resistive film such as ITO is formed over the entire surface. Furthermore, electrodes 4 and 5 are formed on the transparent conductive film substantially parallel to both ends in the Y-axis direction.

上部フィルム基板3には、全面に渡ってITOなどの透明抵抗膜が形成されている。さらに、透明抵抗膜上には、X軸方向両端に略平行に電極6、7が形成されている。   A transparent resistance film such as ITO is formed on the upper film substrate 3 over the entire surface. Furthermore, electrodes 6 and 7 are formed on the transparent resistance film substantially parallel to both ends in the X-axis direction.

タッチパネル1でX軸座標を検出する時には、図1(A)に示すように上部フィルム基板3の電極6と電極7との間に電圧Vccを印加する。このとき、ペン8によりタッチパネル1上の座標(x1、y1)が押下されると、座標(x1、y1)で下部ガラス基板2の透明抵抗膜と上部フィルム基板3の透明抵抗膜とが接触する。これによって、上部フィルム基板3の透明抵抗膜のX座標x1における電位Vsxが下部ガラス基板2の抵抗膜を介して検出される。検出電位Vsxによって、X座標x1が認識される。   When the X-axis coordinate is detected by the touch panel 1, a voltage Vcc is applied between the electrode 6 and the electrode 7 of the upper film substrate 3 as shown in FIG. At this time, when the coordinates (x1, y1) on the touch panel 1 are pressed by the pen 8, the transparent resistance film of the lower glass substrate 2 and the transparent resistance film of the upper film substrate 3 come into contact with each other at the coordinates (x1, y1). . As a result, the potential Vsx at the X coordinate x1 of the transparent resistance film of the upper film substrate 3 is detected through the resistance film of the lower glass substrate 2. The X coordinate x1 is recognized by the detection potential Vsx.

また、タッチパネル1でY軸座標を検出する時には、図1(B)に示すように下部ガラス基板2の電極4と電極5との間に電圧Vccを印加する。このとき、ペン8によりタッチパネル1上の座標(x1、y1)が押下されると、座標(x1、y1)で下部ガラス基板2の透明抵抗膜と上部フィルム基板3の透明抵抗膜とが接触する。これによって、下部ガラス基板2の透明抵抗膜のY座標y1における電位Vsyが上部フィルム基板3の抵抗膜を介して検出される。検出電位Vsyによって、Y座標y1が認識される。   When the Y-axis coordinate is detected by the touch panel 1, a voltage Vcc is applied between the electrode 4 and the electrode 5 of the lower glass substrate 2 as shown in FIG. At this time, when the coordinates (x1, y1) on the touch panel 1 are pressed by the pen 8, the transparent resistance film of the lower glass substrate 2 and the transparent resistance film of the upper film substrate 3 come into contact with each other at the coordinates (x1, y1). . As a result, the potential Vsy at the Y coordinate y1 of the transparent resistance film of the lower glass substrate 2 is detected through the resistance film of the upper film substrate 3. The Y coordinate y1 is recognized by the detection potential Vsy.

以上のようにタッチパネル1では電極6、7又は電極4、5及び配線パターンを通して抵抗膜に電圧が印加される。このとき、狭額縁化のため、電極6、7又は電極4、5並びに配線パターンを細線化しようとすると、電極6、7又は電極4、5並びに配線パターンが高抵抗となり、相対的に透明抵抗膜への印加電圧が減少するため、検出精度が低下する。このため、電極6、7又は電極4、5並びに配線パターンを低抵抗に保つ必要があった。   As described above, in the touch panel 1, a voltage is applied to the resistance film through the electrodes 6, 7 or the electrodes 4, 5 and the wiring pattern. At this time, if the electrodes 6, 7 or the electrodes 4, 5 and the wiring pattern are to be thinned for narrowing the frame, the electrodes 6, 7 or the electrodes 4, 5 and the wiring pattern have a high resistance and a relatively transparent resistance. Since the voltage applied to the film decreases, the detection accuracy decreases. For this reason, it is necessary to keep the electrodes 6 and 7 or the electrodes 4 and 5 and the wiring pattern at a low resistance.

なお、この種の座標入力装置では、配線など抵抗膜以外の抵抗の影響が大きく、座標検知精度を向上させるため、四辺形に設けた2枚の抵抗膜アナログ型タッチパネルにおいて、電圧調整回路及び誤差補正演算を不要とするために、各抵抗膜に1対の補助電極を設け、この一対の補助電極に電圧を印加してX、Y方向の押圧座標位置を検出し、操作域外の配線やスイッチ素子による電圧降下の影響を低下させるようにした提案がなされていた(特許文献1)
また、面抵抗シート面に電極と平行なストライプ状の補助電極を設け、実際の入力点と出力される座標データとの狂いを補正する提案がなされている(特許文献2)。
In this type of coordinate input device, the influence of resistors other than the resistance film such as wiring is large, and in order to improve the coordinate detection accuracy, in the two resistive film analog type touch panels provided in the quadrilateral, the voltage adjustment circuit and the error In order to eliminate the need for correction calculation, a pair of auxiliary electrodes is provided on each resistive film, and a voltage is applied to the pair of auxiliary electrodes to detect the pressed coordinate position in the X and Y directions, and wiring and switches outside the operation area A proposal has been made to reduce the influence of a voltage drop caused by an element (Patent Document 1).
In addition, a proposal has been made that a stripe-shaped auxiliary electrode parallel to the electrode is provided on the surface resistance sheet surface to correct a deviation between an actual input point and output coordinate data (Patent Document 2).

実開平05−004256号公報Japanese Utility Model Publication No. 05-004256 特開昭62−184521号公報JP 62-184521 A

しかるに、補助電極を用いて座標入力を行う座標入力装置ではマイコンが検出電位のほかに補助電極の電位を検出する必要があり、マイコンの負荷が増加するなどの問題点があった。   However, in the coordinate input device that performs coordinate input using the auxiliary electrode, there is a problem that the microcomputer needs to detect the potential of the auxiliary electrode in addition to the detection potential, which increases the load on the microcomputer.

また、面抵抗シート面に電極と平行なストライプ状の補助電極を設けた座標入力装置では、ストライプ状の補助電極から独立に電位を検出する必要あるため、配線及び切換などが複雑になるなどの問題点があった。   In addition, in a coordinate input device in which a striped auxiliary electrode parallel to the electrode is provided on the surface resistance sheet surface, it is necessary to detect the potential independently from the striped auxiliary electrode, which makes wiring and switching complicated. There was a problem.

本発明は上記の点に鑑みてなされたもので、簡単な構成で、高精度で座標検出を行え、かつ、狭額縁化が可能な座標入力装置を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a coordinate input apparatus capable of detecting coordinates with high accuracy and having a narrow frame with a simple configuration.

本発明は、抵抗膜と、該抵抗膜上に配置され、該抵抗膜に電位を印加するとともに、該抵抗膜の電位検出する導電パターンとが形成された基板と、該導電パターン間に電圧を印加し、該抵抗膜に電位差を発生させた状態で該抵抗膜との接触位置の電位を検出し、該電位に応じて該接触位置の座標を検出する検出手段とを有する座標入力装置において、前記導電パターンは、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成され、前記導電パターンの抵抗を検出するパターン抵抗検出手段と、前記パターン抵抗検出手段で検出された前記配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正する補正手段とを有する。 The present invention includes a resistive film disposed on the resistive film, to apply a potential to the resistive film, the substrate and the conductive pattern for detecting potential the resistance film is formed, a voltage between said conductive pattern In a coordinate input device having detection means for detecting the potential of the contact position with the resistance film in a state where the resistance film is applied and generating a potential difference in the resistance film, and detecting the coordinates of the contact position according to the potential, The conductive pattern is composed of a set of wiring patterns, one end of which is connected to each other and the other end of which is provided with a connection pad, and which is wired in parallel to each other. The pattern resistance detection detects the resistance of the conductive pattern. And correction means for correcting the relationship between the contact potential and the coordinate position in accordance with the resistance value of the wiring pattern detected by the pattern resistance detection means.

本発明によれば、導電パターンの抵抗検出するために、導電パターンが、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成することにより、導電パターンの抵抗成分を考慮して座標検出を行う、すなわち、配線パターンの抵抗を検出し、検出された配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正することにより、配線パターンの抵抗分を除去した抵抗膜の抵抗分だけで座標検出を行えるため、高精度に座標位置を検出できる。また、配線パターンの抵抗分が除去され、配線パターンを高抵抗化できる。よって、配線パターンを細線化できるので、タッチパネルを狭額縁化できるなどの特長を有する。さらに、配線パターンの高抵抗化により抵抗膜に流れる電流を低減でき、よって、低消費電力化に寄与する。 According to the present invention, in order to detect resistance of a conductive pattern, the conductive pattern is connected to one end of the conductive pattern, the other end is provided with the connection pad, and the wiring pattern is connected in parallel to each other. By configuring, coordinate detection is performed in consideration of the resistance component of the conductive pattern, that is, the resistance of the wiring pattern is detected, and the relationship between the contact potential and the coordinate position is corrected according to the detected resistance value of the wiring pattern By doing so, coordinate detection can be performed only with the resistance of the resistance film from which the resistance of the wiring pattern has been removed, so that the coordinate position can be detected with high accuracy. Further, the resistance of the wiring pattern is removed, and the resistance of the wiring pattern can be increased. Therefore, since the wiring pattern can be thinned, the touch panel can be narrowed. Furthermore, the current flowing through the resistance film can be reduced by increasing the resistance of the wiring pattern, which contributes to lower power consumption.

〔全体構成〕
図2は本発明の一実施例の斜視図を示す。
〔overall structure〕
FIG. 2 shows a perspective view of one embodiment of the present invention.

本実施例のタッチパネル10は、タッチパネル本体11、接続ケーブル12、コントローラ13から構成されている。   The touch panel 10 according to the present embodiment includes a touch panel body 11, a connection cable 12, and a controller 13.

タッチパネル本体11は、下部ガラス基板21上に上部フィルム基板22を僅かな間隙をもって積層した構造とされている。タッチパネル本体11は、接続ケーブル12を介してコントローラ13に接続されている。接続ケーブル33は、FPC(Flexible Printed Circuit)基板から構成されており、一端がタッチパネル本体31に接続され、他端がコントローラ32に接続されており、コントローラ13からタッチパネル本体11に駆動電圧を供給するとともに、タッチパネル本体11からコントローラ13に検出信号を供給する信号伝送経路として用いられる。   The touch panel body 11 has a structure in which an upper film substrate 22 is laminated on a lower glass substrate 21 with a slight gap. The touch panel body 11 is connected to the controller 13 via the connection cable 12. The connection cable 33 is composed of an FPC (Flexible Printed Circuit) board, one end is connected to the touch panel body 31, and the other end is connected to the controller 32, and a drive voltage is supplied from the controller 13 to the touch panel body 11. At the same time, it is used as a signal transmission path for supplying a detection signal from the touch panel body 11 to the controller 13.

コントローラ13は、タッチパネル本体11に駆動電圧を供給し、配線抵抗を検出する処理を行うとともに、タッチパネル本体11から供給される検出信号に応じて入力座標情報を生成し、図示しない上位装置に供給する。   The controller 13 supplies a driving voltage to the touch panel body 11 to perform a process of detecting a wiring resistance, generates input coordinate information according to a detection signal supplied from the touch panel body 11, and supplies the input coordinate information to a host device (not shown). .

〔タッチパネル本体11〕
図3はタッチパネル本体11の分解斜視図を示す。
[Touch panel body 11]
FIG. 3 is an exploded perspective view of the touch panel body 11.

タッチパネル本体11は、下部ガラス基板21、上部フィルム基板22とを、その周囲で両面接着材23などを挟んで接着し僅かな間隙をもって積層した構成とされている。   The touch panel body 11 has a configuration in which a lower glass substrate 21 and an upper film substrate 22 are bonded to each other with a double-sided adhesive 23 or the like sandwiched therebetween and laminated with a slight gap.

〔下部ガラス基板21〕
図4は下部ガラス基板21の構成図を示す。図4(A)は上面図、図4(B)は側面図を示す。
[Lower glass substrate 21]
FIG. 4 shows a configuration diagram of the lower glass substrate 21. 4A shows a top view and FIG. 4B shows a side view.

下部ガラス基板21は、ガラス基板31、透明抵抗膜32、導電パターン33〜38、絶縁膜39から構成されている。ガラス基板31は、透明で板状のガラス材から構成されている。透明抵抗膜32は、ITO(Indium-Tin-Oxide)などの透明導電材からなり、ガラス基板31の上面の略全面に亘って形成されている。   The lower glass substrate 21 includes a glass substrate 31, a transparent resistance film 32, conductive patterns 33 to 38, and an insulating film 39. The glass substrate 31 is made of a transparent and plate-like glass material. The transparent resistance film 32 is made of a transparent conductive material such as ITO (Indium-Tin-Oxide), and is formed over substantially the entire upper surface of the glass substrate 31.

導電パターン33は、2つの配線パターン33a、33bから構成されている。2つの配線パターン33a、33bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン33aは、配線パターン33bより内周側に形成されており、電極部33a―1と配線部33a−2から構成されている。電極部33a−1は、ガラス基板31の矢印Y1方向の辺近傍に矢印X1、X2方向に延在して形成されている。   The conductive pattern 33 is composed of two wiring patterns 33a and 33b. The two wiring patterns 33a and 33b are formed in parallel to each other, and have a pattern shape in which one end is short-circuited and the other end is opened. The wiring pattern 33a is formed on the inner peripheral side with respect to the wiring pattern 33b, and includes an electrode portion 33a-1 and a wiring portion 33a-2. The electrode portion 33a-1 is formed in the vicinity of the side in the arrow Y1 direction of the glass substrate 31 so as to extend in the arrow X1 and X2 directions.

このとき、電極部33a−1は、透明抵抗膜32に電圧を印加するための導電パターンであり、透明抵抗膜32上に直に形成されている。配線パターン33aの配線部33a−2及び配線パターン33bは、電極部33aを接続ケーブル12との接続部分に導くための配線パターンであり、透明抵抗膜32上に絶縁膜39を介して形成されている。   At this time, the electrode portion 33 a-1 is a conductive pattern for applying a voltage to the transparent resistance film 32, and is formed directly on the transparent resistance film 32. The wiring part 33a-2 and the wiring pattern 33b of the wiring pattern 33a are wiring patterns for guiding the electrode part 33a to the connection part with the connection cable 12, and are formed on the transparent resistance film 32 via the insulating film 39. Yes.

導電パターン34は、2つの配線パターン34a、34bから構成されている。2つの配線パターン34a、34bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン34aは、下部ガラス基板21上、配線パターン34bより内周側に形成されており、電極部34a―1と配線部34a−2から構成されている。電極部34a−1は、ガラス基板31の矢印Y2方向の辺近傍に矢印X1、X2方向に延在して形成されている。このとき、電極部34a−1は、透明抵抗膜32を接地電位にするための導電パターンであり、透明抵抗膜32上に直に形成されている。また、配線パターン34aの配線部34a−2及び配線パターン34bは、電極部34a―1を接続ケーブル12との接続部分に導くための配線パターンであり、透明抵抗膜32上に絶縁膜39を介して形成されている。   The conductive pattern 34 is composed of two wiring patterns 34a and 34b. The two wiring patterns 34a and 34b are formed in parallel to each other, and have a pattern shape in which one end is short-circuited and the other end is opened. The wiring pattern 34a is formed on the lower glass substrate 21 on the inner peripheral side from the wiring pattern 34b, and is composed of an electrode part 34a-1 and a wiring part 34a-2. The electrode portion 34a-1 is formed in the vicinity of the side in the arrow Y2 direction of the glass substrate 31 so as to extend in the arrow X1 and X2 directions. At this time, the electrode portion 34 a-1 is a conductive pattern for setting the transparent resistance film 32 to the ground potential, and is formed directly on the transparent resistance film 32. Further, the wiring part 34a-2 and the wiring pattern 34b of the wiring pattern 34a are wiring patterns for guiding the electrode part 34a-1 to the connection part with the connection cable 12, and the insulating film 39 is interposed on the transparent resistance film 32. Is formed.

導電パターン35は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド35a、配線パターン35bから構成されている。接続パッド35aには、上部フィルム基板22の配線パターンが接続される。接続パッド35aは、配線パターン35bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。   The conductive pattern 35 is a wiring pattern for connecting the upper film substrate 22 and the connection cable 12, and includes a connection pad 35 a and a wiring pattern 35 b. The wiring pattern of the upper film substrate 22 is connected to the connection pad 35a. The connection pad 35a is led to a portion where the connection cable 12 on the lower glass substrate 21 is connected by the wiring pattern 35b.

導電パターン36は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド36a、配線パターン36bから構成されている。接続パッド36aには、上部フィルム基板22の配線パターンが接続される。接続パッド36aは、配線パターン36bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。   The conductive pattern 36 is a wiring pattern for connecting the upper film substrate 22 and the connection cable 12, and includes a connection pad 36 a and a wiring pattern 36 b. The wiring pattern of the upper film substrate 22 is connected to the connection pad 36a. The connection pad 36a is led to a portion where the connection cable 12 on the lower glass substrate 21 is connected by the wiring pattern 36b.

導電パターン37は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド37a、配線パターン37bから構成されている。接続パッド37aには、上部フィルム基板22の配線パターンが接続される。接続パッド37aは、配線パターン37bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。   The conductive pattern 37 is a wiring pattern for connecting the upper film substrate 22 and the connection cable 12, and includes a connection pad 37 a and a wiring pattern 37 b. The wiring pattern of the upper film substrate 22 is connected to the connection pad 37a. The connection pad 37a is led to a portion where the connection cable 12 on the lower glass substrate 21 is connected by the wiring pattern 37b.

導電パターン38は、上部フィルム基板22と接続ケーブル12とを接続するための配線パターンであり、接続パッド38a、配線パターン38bから構成されている。接続パッド38aには、上部フィルム基板22の配線パターンが接続される。接続パッド38aは、配線パターン38bにより下部ガラス基板21上の接続ケーブル12が接続される部分まで導かれている。   The conductive pattern 38 is a wiring pattern for connecting the upper film substrate 22 and the connection cable 12, and includes a connection pad 38 a and a wiring pattern 38 b. The wiring pattern of the upper film substrate 22 is connected to the connection pad 38a. The connection pad 38a is led to a portion where the connection cable 12 on the lower glass substrate 21 is connected by the wiring pattern 38b.

下部ガラス基板21は、上部フィルム基板22より矢印X1方向に延出しており、この延出した部分で接続ケーブル12に接続が行われる。   The lower glass substrate 21 extends from the upper film substrate 22 in the direction of the arrow X1, and the connection portion 12 is connected to the extended portion.

〔上部フィルム基板22〕
図5は上部フィルム基板22の構成図を示す。図5(A)は下面図、図5(B)は側面図を示す。
[Upper film substrate 22]
FIG. 5 shows a configuration diagram of the upper film substrate 22. 5A is a bottom view and FIG. 5B is a side view.

上部フィルム基板22は、フィルム基板41、透明抵抗膜42、導電パターン43、44、絶縁膜45から構成されている。フィルム基板41は、PETなどの透明樹脂材料から構成されている。透明抵抗膜42は、ITO(Indium-Tin-Oxide)などの透明導電材からなり、フィルム基板41の上面の略全面に亘って形成されている。   The upper film substrate 22 includes a film substrate 41, a transparent resistance film 42, conductive patterns 43 and 44, and an insulating film 45. The film substrate 41 is made of a transparent resin material such as PET. The transparent resistance film 42 is made of a transparent conductive material such as ITO (Indium-Tin-Oxide), and is formed over substantially the entire upper surface of the film substrate 41.

導電パターン43は、2つの配線パターン43a、43bから構成されている。2つの配線パターン43a、43bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン43aは、上部フィルム基板22上、配線パターン43bより内周側に形成されており、電極部43a―1、配線部43a−2、接続パッド43a−3から構成されている。電極部43a−1は、フィルム基板41の矢印X2方向の辺近傍に矢印Y1、Y2方向に延在して形成されている。   The conductive pattern 43 is composed of two wiring patterns 43a and 43b. The two wiring patterns 43a and 43b are formed in parallel to each other, and have a pattern shape in which one end is short-circuited and the other end is opened. The wiring pattern 43a is formed on the upper film substrate 22 on the inner peripheral side from the wiring pattern 43b, and includes an electrode portion 43a-1, a wiring portion 43a-2, and a connection pad 43a-3. The electrode portion 43a-1 is formed in the vicinity of the side in the arrow X2 direction of the film substrate 41 so as to extend in the directions of arrows Y1 and Y2.

このとき、電極部43a−1は、透明抵抗膜42に電圧を印加するための導電パターンであり、透明抵抗膜42上に直に形成されている。配線パターン43aの配線部43a−2は、電極部43a−1の一端を接続パッド43a−3に導くための配線パターンであり、絶縁膜45上に形成されている。   At this time, the electrode portion 43 a-1 is a conductive pattern for applying a voltage to the transparent resistance film 42, and is formed directly on the transparent resistance film 42. The wiring part 43a-2 of the wiring pattern 43a is a wiring pattern for guiding one end of the electrode part 43a-1 to the connection pad 43a-3, and is formed on the insulating film 45.

配線パターン43bは、配線部43b−1及び接続パッド43b−2から構成されている。配線部43b−1は、電極部43a―1の他端を接続パッド43b−2に導くための配線パターンであり、絶縁膜45上に形成されている。   The wiring pattern 43b includes a wiring part 43b-1 and a connection pad 43b-2. The wiring part 43b-1 is a wiring pattern for guiding the other end of the electrode part 43a-1 to the connection pad 43b-2, and is formed on the insulating film 45.

導電パターン44は、2つの配線パターン44a、44bから構成されている。2つの配線パターン44a、44bは、互いに平行に形成されており、一端が短絡され、他端が開放されたパターン形状とされている。配線パターン44aは、上部フィルム基板22上、配線パターン44bより内周側に形成されており、電極部44a―1、配線部44a−2、接続パッド44a−3から構成されている。   The conductive pattern 44 is composed of two wiring patterns 44a and 44b. The two wiring patterns 44a and 44b are formed in parallel to each other, and have a pattern shape in which one end is short-circuited and the other end is opened. The wiring pattern 44a is formed on the upper film substrate 22 on the inner peripheral side with respect to the wiring pattern 44b, and includes an electrode portion 44a-1, a wiring portion 44a-2, and a connection pad 44a-3.

電極部44a−1は、フィルム基板41の矢印X1方向の辺近傍に矢印Y1、Y2方向に延在して形成されている。このとき、電極部44a−1は、透明抵抗膜42に電圧を印加するための導電パターンであり、透明抵抗膜42上に直に形成されている。配線パターン44aの配線部44a−2は、電極部44a―1の一端を接続パッド44a−3に接続するための配線パターンであり、絶縁膜45上に形成されている。配線パターン44bは電極部44a―1の他端を接続パッド44b−2に接続するための配線パターンであり、絶縁膜45上に形成されている。   The electrode portion 44a-1 is formed in the vicinity of the side in the arrow X1 direction of the film substrate 41 so as to extend in the directions of arrows Y1 and Y2. At this time, the electrode portion 44 a-1 is a conductive pattern for applying a voltage to the transparent resistance film 42, and is formed directly on the transparent resistance film 42. The wiring portion 44a-2 of the wiring pattern 44a is a wiring pattern for connecting one end of the electrode portion 44a-1 to the connection pad 44a-3, and is formed on the insulating film 45. The wiring pattern 44b is a wiring pattern for connecting the other end of the electrode portion 44a-1 to the connection pad 44b-2, and is formed on the insulating film 45.

接続パッド43a−3は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド35aに対向して、接続パッド35a接続される。接続パッド43b−2は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド36aに対向し、接続パッド36aに接続される。   The connection pad 43 a-3 is connected to the connection pad 35 a so as to face the connection pad 35 a of the lower glass substrate 21 when the upper film substrate 22 is laminated on the lower glass substrate 21. The connection pad 43b-2 faces the connection pad 36a of the lower glass substrate 21 when the upper film substrate 22 is laminated on the lower glass substrate 21, and is connected to the connection pad 36a.

接続パッド44a−3は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド38aに対向し、接続パッド38aに接続される。 接続パッド44b−2は、上部フィルム基板22を下部ガラス基板21に積層したときに下部ガラス基板21の接続パッド37aに対向し、接続パッド37aに接続される。   The connection pad 44a-3 faces the connection pad 38a of the lower glass substrate 21 when the upper film substrate 22 is laminated on the lower glass substrate 21, and is connected to the connection pad 38a. The connection pad 44b-2 faces the connection pad 37a of the lower glass substrate 21 when the upper film substrate 22 is laminated on the lower glass substrate 21, and is connected to the connection pad 37a.

〔コントローラ13〕
図6はタッチパネル1のブロック構成図を示す。
[Controller 13]
FIG. 6 is a block diagram of the touch panel 1.

コントローラ13は、図1に示すようにプリント配線板51上に電子部品52、コネクタ53、54などを搭載した構成とされている。コネクタ53には、接続ケーブル12が接続され、コネクタ54には、上位装置が接続される。   As shown in FIG. 1, the controller 13 has a configuration in which an electronic component 52, connectors 53 and 54, etc. are mounted on a printed wiring board 51. The connection cable 12 is connected to the connector 53, and the host device is connected to the connector 54.

コントローラ13は、図6に示すように切換回路61、入力アンプ62、マイコン63、出力アンプ64から構成される。切換回路61は、トランジスタなどのスイッチング素子から構成されており、マイコン63からの切換制御信号に応じてタッチパネル本体11の導電パターン33、34の両端及び導電パターン35〜38の一端の接続を切り換える。   The controller 13 includes a switching circuit 61, an input amplifier 62, a microcomputer 63, and an output amplifier 64 as shown in FIG. The switching circuit 61 is configured by a switching element such as a transistor, and switches connection between both ends of the conductive patterns 33 and 34 of the touch panel body 11 and one end of the conductive patterns 35 to 38 according to a switching control signal from the microcomputer 63.

マイコン63は、切換回路61に接続されており、切換回路61を制御して、タッチパネル本体11の導電パターン33、34の両端及び導電パターン35〜38の一端の接続を切り換えることにより、導電パターン33の抵抗値R33、導電パターン34の抵抗値R34、導電パターン35、43、36の抵抗値R43、導電パターン37、44、38の抵抗値R44を算出し、算出した抵抗値R33、R34、R43、R44に基づいて検出座標の補正を行う。   The microcomputer 63 is connected to the switching circuit 61, and controls the switching circuit 61 to switch the connection between both ends of the conductive patterns 33 and 34 of the touch panel main body 11 and one end of the conductive patterns 35 to 38, thereby conducting the conductive pattern 33. The resistance value R33 of the conductive pattern 34, the resistance value R43 of the conductive patterns 35, 43, 36, the resistance value R44 of the conductive patterns 37, 44, 38 are calculated, and the calculated resistance values R33, R34, R43, The detected coordinates are corrected based on R44.

〔動作〕
次にマイコン63の処理動作を説明する。
[Operation]
Next, the processing operation of the microcomputer 63 will be described.

〔全体動作〕
図7はマイコン63の処理フローチャートを示す。
[Overall operation]
FIG. 7 shows a process flowchart of the microcomputer 63.

マイコン63は、ステップS1−1で電源が投入されると、ステップS1−2で導電パターン33〜38、43、44の抵抗値R33、R34、R43、R44を算出して、算出した抵抗値R33、R34、R43、R44に基づいて検出座標の補正処理を行う。   When the power is turned on in step S1-1, the microcomputer 63 calculates the resistance values R33, R34, R43, and R44 of the conductive patterns 33 to 38, 43, and 44 in step S1-2, and calculates the calculated resistance value R33. , R34, R43, and R44 are performed to correct the detected coordinates.

マイコン63は、補正処理が終了すると、ステップS1−3で通常の座標検出処理を行う。マイコン63は、ステップS1−4で電源が切断されていなければ、ステップS1−5で所定時間経過したか否かを判定し、所定時間経過すると、ステップS1−2に戻って再び補正処理を行う。なお、ステップS1−5で電源が切断されると、処理は終了する。   After completing the correction process, the microcomputer 63 performs a normal coordinate detection process in step S1-3. If the power source is not turned off in step S1-4, the microcomputer 63 determines whether or not a predetermined time has elapsed in step S1-5. When the predetermined time has elapsed, the microcomputer 63 returns to step S1-2 and performs the correction process again. . When the power is turned off in step S1-5, the process ends.

以上により、電源投入時及び所定時間毎に補正処理を行わせることができる。これによって、マイコン63は、座標検出処理時に導電パターン33〜38、43、44の抵抗分を考慮して、座標検出を行うことができる。このため、座標検出精度を向上させることができる。   As described above, the correction process can be performed when the power is turned on and every predetermined time. Thereby, the microcomputer 63 can perform coordinate detection in consideration of the resistance of the conductive patterns 33 to 38, 43, and 44 during the coordinate detection process. For this reason, coordinate detection accuracy can be improved.

〔補正処理〕
図8はマイコン63による補正処理の処理フローチャートを示す。
[Correction process]
FIG. 8 shows a process flowchart of the correction process by the microcomputer 63.

マイコン63は、ステップS2−1で導電パターン33〜38、43、44の抵抗値を求める。   The microcomputer 63 obtains the resistance values of the conductive patterns 33 to 38, 43, and 44 in step S2-1.

ここで、マイコン63による導電パターン33の抵抗値R33の取得方法について説明する。   Here, a method for obtaining the resistance value R33 of the conductive pattern 33 by the microcomputer 63 will be described.

マイコン63は、導電パターン33の抵抗値を検出する場合、例えば、導電パターン33の一端に電源電圧Vccを印加し、他端を内蔵された検出抵抗を介して接地させ、導電パターン33と検出抵抗との接続点の電位がマイコン63に印加されるように、切換回路61を制御する。導電パターン33と検出抵抗との接続点の電位は、導電パターン33に流れる電流に応じた電位となる。ここで、導電パターン33と検出抵抗との接続点の電位をVs、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Isは、
Is=Vs/Rs ・・・(1)
で求められる。
When the microcomputer 63 detects the resistance value of the conductive pattern 33, for example, the power supply voltage Vcc is applied to one end of the conductive pattern 33 and the other end is grounded via a built-in detection resistor, and the conductive pattern 33 and the detection resistor are detected. The switching circuit 61 is controlled so that the potential at the connection point is applied to the microcomputer 63. The potential at the connection point between the conductive pattern 33 and the detection resistor is a potential corresponding to the current flowing through the conductive pattern 33. Here, when the potential of the connection point between the conductive pattern 33 and the detection resistor is Vs and the detection resistor is Rs,
The current Is flowing through the detection resistor Rs is
Is = Vs / Rs (1)
Is required.

このとき、マイコン63に流れる電流が略0であるとすると、検出電流Isが導電パターン33に流れる電流となる。   At this time, if the current flowing through the microcomputer 63 is substantially zero, the detection current Is becomes the current flowing through the conductive pattern 33.

また、このとき、導電パターン33には、電圧(Vcc−Vs)が印加されている。
よって、導電パターン33の抵抗R33は、
R33=(Vcc−Vs)/Is=(Vcc−Vs)/(Vs/Rs)
={(Vcc/Vs)−1}Rs ・・・(2)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vsから導電パターン33の抵抗値R33を算出できる。
At this time, a voltage (Vcc−Vs) is applied to the conductive pattern 33.
Therefore, the resistance R33 of the conductive pattern 33 is
R33 = (Vcc-Vs) / Is = (Vcc-Vs) / (Vs / Rs)
= {(Vcc / Vs) -1} Rs (2)
Is required. At this time, since the power supply voltage Vcc and the detection resistor Rs are known, the microcomputer 63 can calculate the resistance value R33 of the conductive pattern 33 from the detection voltage Vs.

同様に、導電パターン34、導電パターン35、43、36、導電パターン37、44、38の抵抗値R34、R43、R44を検出することが可能となる。   Similarly, the resistance values R34, R43, and R44 of the conductive pattern 34, the conductive patterns 35, 43, and 36, and the conductive patterns 37, 44, and 38 can be detected.

次に、マイコン63は、ステップS2−2でX軸方向の全抵抗RX1を検出する。   Next, the microcomputer 63 detects the total resistance RX1 in the X-axis direction in step S2-2.

ここで、X軸方向の全抵抗RX1の取得方法について説明する。   Here, a method for obtaining the total resistance RX1 in the X-axis direction will be described.

マイコン63は、X軸方向の全抵抗RX1を検出する場合、例えば、導電パターン35に電源電圧Vccを印加し、導電パターン38が検出抵抗Rsを介して接地され、かつ、導電パターン38と検出抵抗Rsとの接続点が入力アンプ62を介してマイコン63に供給されるように切換回路61を制御する。   When the microcomputer 63 detects the total resistance RX1 in the X-axis direction, for example, the power supply voltage Vcc is applied to the conductive pattern 35, the conductive pattern 38 is grounded via the detection resistor Rs, and the conductive pattern 38 and the detection resistor The switching circuit 61 is controlled so that the connection point with Rs is supplied to the microcomputer 63 via the input amplifier 62.

このとき、マイコン63に入力アンプ62を介して供給される導電パターン38と検出抵抗Rsとの接続点の電位は、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通して流れる電流に応じた電位となる。ここで、導電パターン33と検出抵抗との接続点の電位をVxas、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Ixasは、
Ixas=Vxas/Rs ・・・(3)
で求められる。
At this time, the potential at the connection point between the conductive pattern 38 and the detection resistor Rs supplied to the microcomputer 63 via the input amplifier 62 passes through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38. It becomes a potential according to the flowing current. Here, when the potential at the connection point between the conductive pattern 33 and the detection resistor is Vxas and the detection resistor is Rs,
The current Ixas flowing through the detection resistor Rs is
Ixas = Vxas / Rs (3)
Is required.

このとき、マイコン63に流れる電流が略0であるとすると、検出電流Ixasが導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通して流れる電流となる。   At this time, if the current flowing through the microcomputer 63 is substantially zero, the detected current Ixas is a current that flows through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38.

また、このとき、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路には、電圧(Vcc−Vxas)が印加されている。   At this time, a voltage (Vcc−Vxas) is applied to a path that penetrates the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38.

よって、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1は、
RX1=(Vcc−Vxas)/Ias=(Vcc−Vxas)/(Vxas/Rs)
={(Vcc/Vxas)−1}Rs ・・・(4)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1を算出できる。
Therefore, the resistance RX1 of the path passing through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38 is
RX1 = (Vcc-Vxas) / Ias = (Vcc-Vxas) / (Vxas / Rs)
= {(Vcc / Vxas) -1} Rs (4)
Is required. At this time, since the power supply voltage Vcc and the detection resistor Rs are known, the microcomputer 63 can calculate the resistance RX1 of the path passing through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38 from the detection voltage Vas. .

次にマイコン63は、ステップS2−3で透明抵抗膜42のX軸方向の電極43a−1と電極44a−1との間の抵抗値R42を算出する。抵抗値R42は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1及び配線抵抗R43、R44から取得できる。   Next, the microcomputer 63 calculates a resistance value R42 between the electrodes 43a-1 and 44a-1 in the X-axis direction of the transparent resistance film 42 in step S2-3. The resistance value R42 can be obtained from the resistance RX1 and the wiring resistances R43 and R44 of the path passing through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38 from the detection voltage Vas.

ここで、座標検出時、導電パターン36の配線パターン36bには電圧は印加されず、開放状態となる。このため、座標検出時、電流は導電パターン35から配線パターン43aを通って透明抵抗膜42に供給される。   Here, when coordinates are detected, no voltage is applied to the wiring pattern 36b of the conductive pattern 36, and the circuit is opened. For this reason, at the time of coordinate detection, the current is supplied from the conductive pattern 35 to the transparent resistance film 42 through the wiring pattern 43a.

このとき、配線パターン43aと配線パターン43b及び導電パターン35と導電パターン36とは互いに平行に形成されており、略同じ抵抗値となる。よって、配線パターン43a及び導電パターン35を通る経路の抵抗値は、抵抗値R43の半分の抵抗値
(R43/2)となる。
At this time, the wiring pattern 43a and the wiring pattern 43b, and the conductive pattern 35 and the conductive pattern 36 are formed in parallel to each other and have substantially the same resistance value. Therefore, the resistance value of the path passing through the wiring pattern 43a and the conductive pattern 35 becomes a resistance value (R43 / 2) that is half of the resistance value R43.

同様に、配線パターン44a及び導電パターン38を通る経路の抵抗値は、抵抗値R44の半分の抵抗値
(R44/2)となる。
Similarly, the resistance value of the path passing through the wiring pattern 44a and the conductive pattern 38 is half the resistance value R44 (R44 / 2).

よって、透明抵抗膜42のX軸方向の電極43a−1と電極44a−1との間の抵抗値R42は、
R42=RX1−(R43/2)−(R44/2) ・・・(5)
から算出できる。
Therefore, the resistance value R42 between the electrode 43a-1 and the electrode 44a-1 in the X-axis direction of the transparent resistance film 42 is
R42 = RX1- (R43 / 2)-(R44 / 2) (5)
It can be calculated from

次にマイコン63は、ステップS2−4でY軸方向の全抵抗RY1を検出する。   Next, the microcomputer 63 detects the total resistance RY1 in the Y-axis direction in step S2-4.

ここで、Y軸方向の全抵抗RY1の取得方法について説明する。   Here, a method for obtaining the total resistance RY1 in the Y-axis direction will be described.

マイコン63は、Y軸方向の全抵抗RY1を検出する場合、例えば、配線パターン33aに電源電圧Vccを印加し、配線パターン34aが検出抵抗Rsを介して接地され、かつ、配線パターン34aと検出抵抗Rsとの接続点が入力アンプ62を介してマイコン63に供給されるように切換回路61を制御する。   When the microcomputer 63 detects the total resistance RY1 in the Y-axis direction, for example, the power supply voltage Vcc is applied to the wiring pattern 33a, the wiring pattern 34a is grounded via the detection resistance Rs, and the wiring pattern 34a and the detection resistance are detected. The switching circuit 61 is controlled so that the connection point with Rs is supplied to the microcomputer 63 via the input amplifier 62.

このとき、マイコン63に入力アンプ62を介して供給される配線パターン34aと検出抵抗Rsとの接続点の電位は、配線パターン33a、透明抵抗膜32、導電パターン34aを貫通して流れる電流に応じた電位となる。ここで、導電パターン34aと検出抵抗Rsとの接続点の電位をVyas、検出抵抗をRsとすると、
検出抵抗Rsに流れる電流Iyasは、
Iyas=Vyas/Rs ・・・(6)
で求められる。
At this time, the potential at the connection point between the wiring pattern 34a and the detection resistor Rs supplied to the microcomputer 63 via the input amplifier 62 depends on the current flowing through the wiring pattern 33a, the transparent resistance film 32, and the conductive pattern 34a. Potential. Here, when the potential at the connection point between the conductive pattern 34a and the detection resistor Rs is Vyas and the detection resistor is Rs,
The current Iyas flowing through the detection resistor Rs is
Iyas = Vyas / Rs (6)
Is required.

このとき、マイコン63に流れる電流が略0であるとすると、検出電流Iyasが導電パターン33a、透明抵抗膜32、導電パターン34aを貫通して流れる電流となる。   At this time, if the current flowing through the microcomputer 63 is substantially zero, the detected current Iyas is a current that flows through the conductive pattern 33a, the transparent resistance film 32, and the conductive pattern 34a.

また、このとき、導電パターン33a、透明抵抗膜32、導電パターン34aを貫通する経路には、電圧(Vcc−Vyas)が印加されている。   At this time, a voltage (Vcc-Vyas) is applied to the path passing through the conductive pattern 33a, the transparent resistance film 32, and the conductive pattern 34a.

よって、導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RY1は、
RY1=(Vcc−Vyas)/Iyas=(Vcc−Vyas)/(Vyas/Rs)
={(Vcc/Vyas)−1}Rs ・・・(7)
で求められる。このとき、電源電圧Vcc、検出抵抗Rsは既知であるので、マイコン63は、検出電圧Vasから導電パターン35、43、透明抵抗膜42、導電パターン44、38を貫通する経路の抵抗RX1を算出できる。
Therefore, the resistance RY1 of the path passing through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38 is
RY1 = (Vcc-Vyas) / Iyas = (Vcc-Vyas) / (Vyas / Rs)
= {(Vcc / Vyas) -1} Rs (7)
Is required. At this time, since the power supply voltage Vcc and the detection resistor Rs are known, the microcomputer 63 can calculate the resistance RX1 of the path passing through the conductive patterns 35 and 43, the transparent resistance film 42, and the conductive patterns 44 and 38 from the detection voltage Vas. .

次にマイコン63は、ステップS4−5で透明抵抗膜32のY軸方向の電極33a−1と電極34a−1との間の抵抗値R32を算出する。抵抗値R32は、検出電圧Vyasから導電パターン33a、透明抵抗膜32、導電パターン34aを貫通する経路の抵抗RY1及び配線抵抗R33、R34から取得できる。   Next, the microcomputer 63 calculates a resistance value R32 between the electrode 33a-1 and the electrode 34a-1 in the Y-axis direction of the transparent resistance film 32 in step S4-5. The resistance value R32 can be obtained from the detection voltage Vyas from the resistance RY1 and the wiring resistances R33 and R34 in the path passing through the conductive pattern 33a, the transparent resistance film 32, and the conductive pattern 34a.

ここで、座標検出時、配線パターン33bには電圧は印加されず、開放状態となる。このため、座標検出時、電流は配線パターン33bを通って透明抵抗膜32に供給される。   Here, when the coordinates are detected, no voltage is applied to the wiring pattern 33b, and the circuit is opened. For this reason, at the time of coordinate detection, the current is supplied to the transparent resistance film 32 through the wiring pattern 33b.

このとき、配線パターン33aと配線パターン33bとは互いに平行に形成されており、略同じ抵抗値となる。よって、配線パターン33aの抵抗値は、抵抗値R33の半分の抵抗値
(R33/2)となる。
At this time, the wiring pattern 33a and the wiring pattern 33b are formed in parallel to each other and have substantially the same resistance value. Therefore, the resistance value of the wiring pattern 33a is half the resistance value R33 (R33 / 2).

同様に、配線パターン34aを通る経路の抵抗値は、抵抗値R34の半分の抵抗値
(R34/2)となる。
Similarly, the resistance value of the path passing through the wiring pattern 34a is half the resistance value R34 (R34 / 2).

よって、透明抵抗膜32のX軸方向の電極33a−1と電極34a−1との間の抵抗値R32は、
R32=RY1−(R33/2)−(R34/2) ・・・(8)
から算出できる。
Therefore, the resistance value R32 between the electrode 33a-1 and the electrode 34a-1 in the X-axis direction of the transparent resistance film 32 is
R32 = RY1- (R33 / 2)-(R34 / 2) (8)
It can be calculated from

マイコン63は、ステップS2−6で座標情報テーブルを作成する。   The microcomputer 63 creates a coordinate information table in step S2-6.

図9は座標情報テーブルのデータ構成図を示す。図9(A)はX座標情報テーブル、図9(B)はY座標情報テーブルを示す。   FIG. 9 shows the data structure of the coordinate information table. FIG. 9A shows an X coordinate information table, and FIG. 9B shows a Y coordinate information table.

図9(A)に示すX座標情報テーブルは、X座標検出電圧VX0〜VXnに対応するX座標情報DX0〜DXnが記憶されたテーブルである。   The X coordinate information table shown in FIG. 9A is a table in which X coordinate information DX0 to DXn corresponding to the X coordinate detection voltages VX0 to VXn is stored.

図9(B)に示すX座標情報テーブルは、Y座標検出電圧VY0〜VYnに対応するX座標情報DY0〜DYnが記憶されたテーブルである。   The X coordinate information table shown in FIG. 9B is a table in which X coordinate information DY0 to DYn corresponding to the Y coordinate detection voltages VY0 to VYn is stored.

マイコン63は、導電パターン35、43、36、導電パターン37、44、38及び透明抵抗膜42の抵抗値R43、R44、R42に基づいて図9(A)に示すX座標情報テーブルを更新する。また、マイコン63は、導電パターン33、導電パターン34及び透明抵抗膜32の抵抗値R33、R34、R32に基づいて図9(B)に示すY座標情報テーブルを更新する。   The microcomputer 63 updates the X coordinate information table shown in FIG. 9A based on the conductive patterns 35, 43, 36, the conductive patterns 37, 44, 38 and the resistance values R43, R44, R42 of the transparent resistance film 42. Further, the microcomputer 63 updates the Y coordinate information table shown in FIG. 9B based on the resistance values R33, R34, and R32 of the conductive pattern 33, the conductive pattern 34, and the transparent resistance film 32.

ここで、X座標情報テーブルの更新方法について説明する。   Here, a method for updating the X coordinate information table will be described.

図10は、X座標情報テーブルの更新方法を説明するための図を示す。   FIG. 10 is a diagram for explaining a method of updating the X coordinate information table.

X座標検出時、電源電圧Vccと接地との間には、図10に示すように抵抗値(R43/2)、R42、(R44/2)が直列に接続された回路構成とされる。この直列回路に流れる電流IX0は、
IX0={(R43/2)+R42+(R44/2)}/Vcc ・・・(9)
で求められる。
When the X coordinate is detected, a circuit configuration in which resistance values (R43 / 2), R42, and (R44 / 2) are connected in series between the power supply voltage Vcc and the ground as shown in FIG. The current IX0 flowing through this series circuit is
IX0 = {(R43 / 2) + R42 + (R44 / 2)} / Vcc (9)
Is required.

透明抵抗膜42と導電パターン43との接続点の電位VXnは、
VXn=Vcc−(R43/2)×IX0 ・・・(10)
から算出できる。このとき、IX0は式(9)より既知の電源電圧Vcc、抵抗値R42、R43、R44から算出できるので、式(10)も既知の電源電圧Vcc、抵抗値R42、R43、R44から算出できる。よって、式(10)より、透明導電膜42におけるX座標の検出電位の最大値を求めることができる。式(10)により求められた電圧VXnを最大検出電圧としてX座標情報テーブルに設定し、電圧VXnに最大X座標情報DXnを対応させる。
The potential VXn at the connection point between the transparent resistance film 42 and the conductive pattern 43 is:
VXn = Vcc- (R43 / 2) * IX0 (10)
It can be calculated from At this time, IX0 can be calculated from the known power supply voltage Vcc and the resistance values R42, R43, and R44 from the equation (9), so the equation (10) can also be calculated from the known power supply voltage Vcc and the resistance values R42, R43, and R44. Therefore, the maximum value of the detected potential of the X coordinate in the transparent conductive film 42 can be obtained from Expression (10). The voltage VXn obtained by the equation (10) is set as the maximum detected voltage in the X coordinate information table, and the maximum X coordinate information DXn is associated with the voltage VXn.

また、透明抵抗膜42と導電パターン44との接続点の電位VX0は、
VX0=Vcc−{(R43/2)+R42}×IX0 ・・・(11)
から算出できる。式(11)より、透明導電膜42上のX座標の検出電位の最小値を求めることができる。式(11)により求められた電圧VX0を最小検出電圧としてX座標情報テーブルに設定し、電圧VX0に最小X座標情報DX0を対応させる。
The potential VX0 at the connection point between the transparent resistance film 42 and the conductive pattern 44 is
VX0 = Vcc-{(R43 / 2) + R42} * IX0 (11)
It can be calculated from From Equation (11), the minimum value of the detected potential of the X coordinate on the transparent conductive film 42 can be obtained. The voltage VX0 obtained by the equation (11) is set as the minimum detection voltage in the X coordinate information table, and the minimum X coordinate information DX0 is made to correspond to the voltage VX0.

また、透明抵抗膜42、すなわち、抵抗値R42に印加される電圧V0は、式(9)から
V0=VXn−VX0
から算出できる。
Further, the voltage V0 applied to the transparent resistance film 42, that is, the resistance value R42, can be calculated from the equation (9) as follows:
It can be calculated from

電圧V0を分割することにより、X座標情報テーブルに設定する検出電圧VX1〜VXn-1を求め、求められた検出電圧VX1〜VXn-1に対してX座標情報DX0〜DXnを分割して得られるX座標情報DX1〜DXn-1を設定する。   By dividing the voltage V0, the detection voltages VX1 to VXn-1 set in the X coordinate information table are obtained, and the X coordinate information DX0 to DXn is obtained by dividing the obtained detection voltages VX1 to VXn-1. X coordinate information DX1 to DXn-1 is set.

以上によりX座標情報テーブルが得られる。   Thus, the X coordinate information table is obtained.

なお、同様にしてY座標情報テーブルを更新することができる。   Similarly, the Y coordinate information table can be updated.

以上のようにして求められたX座標情報テーブル及びY座標情報テーブルを参照して座標検出処理が実行される。   The coordinate detection process is executed with reference to the X coordinate information table and the Y coordinate information table obtained as described above.

〔座標検出処理〕
図11は座標検出処理の処理フローチャートを示す。
[Coordinate detection processing]
FIG. 11 shows a process flowchart of the coordinate detection process.

マイコン63は、ステップS3−1でタッチパネル本体11が操作されると、ステップS3−2で切換回路61を制御して、導電パターン36と導電パターン38との間に電源電圧Vccを印加し、導電パターン33の配線パターン33aの電位を検出する。マイコン63は、ステップS3−2で図9(A)に示すX座標情報テーブルを参照して、検出電位に対応するX座標情報を取得する。   When the touch panel body 11 is operated in step S3-1, the microcomputer 63 controls the switching circuit 61 in step S3-2 to apply the power supply voltage Vcc between the conductive pattern 36 and the conductive pattern 38, thereby The potential of the wiring pattern 33a of the pattern 33 is detected. The microcomputer 63 acquires X coordinate information corresponding to the detected potential with reference to the X coordinate information table shown in FIG.

次に、マイコン63は、ステップS3−3で切換回路61を制御して、導電パターン33の電極部33aと導電パターン34の電極34aとの間に電源電圧Vccを印加し、導電パターン36の電位を検出する。マイコン63は、ステップS3−4で図9(B)に示すY座標情報テーブルを参照して、検出電位に対応するY座標情報を取得する。   Next, the microcomputer 63 controls the switching circuit 61 in step S3-3 to apply the power supply voltage Vcc between the electrode portion 33a of the conductive pattern 33 and the electrode 34a of the conductive pattern 34, and the potential of the conductive pattern 36. Is detected. The microcomputer 63 acquires Y coordinate information corresponding to the detected potential with reference to the Y coordinate information table shown in FIG. 9B in step S3-4.

次にマイコン63は、取得したX座標情報とY座標情報とを出力アンプ64を通して上位装置に送出する。   Next, the microcomputer 63 sends the acquired X coordinate information and Y coordinate information to the host device through the output amplifier 64.

〔効果〕
本実施例によれば、導電パターンの影響を除去することができるため、座標検出を高精度に行うことができる。
〔effect〕
According to the present embodiment, since the influence of the conductive pattern can be removed, coordinate detection can be performed with high accuracy.

また、本実施例では、導電パターンの抵抗を検出できるパターンを形成すればよいので、パターン及び切換などの構成が簡単に行える。   Further, in this embodiment, it is only necessary to form a pattern capable of detecting the resistance of the conductive pattern, so that the configuration such as pattern and switching can be easily performed.

また、導電パターンが高抵抗である場合においても、導電パターンの抵抗の影響を除去することにより、座標を検出することができ、よって、導電パターンを細線化することができ、タッチパネル本体11を狭額縁化することができる。さらに、導電パターンを高抵抗化することにより消費電流を低減できる。   In addition, even when the conductive pattern has a high resistance, the coordinates can be detected by removing the influence of the resistance of the conductive pattern, so that the conductive pattern can be thinned, and the touch panel body 11 is narrowed. Can be framed. Furthermore, current consumption can be reduced by increasing the resistance of the conductive pattern.

〔その他〕
なお、導電パターンの抵抗値を求めることができるパターンであれば、本実施例の導電パターンの形状に限定されるものではない。
[Others]
Note that the shape of the conductive pattern of this embodiment is not limited as long as the resistance value of the conductive pattern can be obtained.

また、本実施例では、下部ガラス基板21にY座標検出用の導電パターン33、34を形成と上部フィルム基板22にX座標検出用の導電パターン43、44を形成したが、導Y座標検出用の導電パターン33、34及びX座標検出用の導電パターン43、44を下部ガラス基板21上に形成し、上部フィルム基板22の透明抵抗膜42から接触位置の電位を検出することにより座標検出を行う方式にタッチパネルにも適用してもよい。   In the present embodiment, the conductive patterns 33 and 34 for detecting the Y coordinate are formed on the lower glass substrate 21 and the conductive patterns 43 and 44 for detecting the X coordinate are formed on the upper film substrate 22. The conductive patterns 33 and 34 and the X coordinate detection conductive patterns 43 and 44 are formed on the lower glass substrate 21, and the coordinates are detected by detecting the potential of the contact position from the transparent resistance film 42 of the upper film substrate 22. The method may be applied to a touch panel.

また、本実施例では、導電パターン33〜38、43、44の抵抗値に基づいてX座標情報テーブル及びY座標情報テーブルを変更したが、これらに印加される電源電圧Vccを透明抵抗膜32、42に印加される電圧が一定となるように補正するようにしてもよい。   In this embodiment, the X coordinate information table and the Y coordinate information table are changed based on the resistance values of the conductive patterns 33 to 38, 43, and 44. However, the power supply voltage Vcc applied thereto is changed to the transparent resistance film 32, You may make it correct | amend so that the voltage applied to 42 may become fixed.

タッチパネルの検出原理を説明するための図である。It is a figure for demonstrating the detection principle of a touch panel. 本発明の一実施例の斜視図である。It is a perspective view of one Example of this invention. タッチパネル本体11の分解斜視図である。2 is an exploded perspective view of a touch panel body 11. FIG. 下部ガラス基板21の構成図である。2 is a configuration diagram of a lower glass substrate 21. FIG. 上部フィルム基板22の構成図である。3 is a configuration diagram of an upper film substrate 22. FIG. タッチパネル1のブロック構成図である。2 is a block configuration diagram of the touch panel 1. FIG. マイコン63の処理フローチャートである。It is a process flowchart of the microcomputer 63. FIG. マイコン63による補正処理の処理フローチャートある。6 is a processing flowchart of correction processing by a microcomputer 63; 座標情報テーブルのデータ構成図である。It is a data block diagram of a coordinate information table. X座標情報テーブルの更新方法を説明するための図である。It is a figure for demonstrating the update method of a X coordinate information table. 座標検出処理の処理フローチャートである。It is a process flowchart of a coordinate detection process.

符号の説明Explanation of symbols

1 タッチパネル
11 タッチパネル本体、12 接続ケーブル、13 コントローラ
21 下部ガラス基板、22 上部フィルム基板
31 ガラス基板、32 透明抵抗膜、33〜38 導電パターン
39 絶縁膜
41 フィルム基板、42 透明抵抗膜、43、44 導電パターン
51 プリント配線板、52 電子部品、53、54 コネクタ
61 切換回路、62 入力アンプ、63 マイコン、64 出力アンプ
DESCRIPTION OF SYMBOLS 1 Touch panel 11 Touch panel main body, 12 Connection cable, 13 Controller 21 Lower glass substrate, 22 Upper film substrate 31 Glass substrate, 32 Transparent resistance film, 33-38 Conductive pattern 39 Insulating film 41 Film substrate, 42 Transparent resistance film, 43, 44 Conductive pattern 51 Printed wiring board, 52 Electronic component, 53, 54 Connector 61 Switching circuit, 62 Input amplifier, 63 Microcomputer, 64 Output amplifier

Claims (3)

抵抗膜と、該抵抗膜上に配置され、該抵抗膜に電位を印加するとともに、該抵抗膜の電位検出する導電パターンとが形成された基板と、該導電パターン間に電圧を印加し、該抵抗膜に電位差を発生させた状態で該抵抗膜との接触位置の電位を検出し、該電位に応じて該接触位置の座標を検出する検出手段とを有する座標入力装置において、
前記導電パターンは、一端が互いに接続され、他端に接続パッドが設けられており、かつ、互いに平行に配線された1組の配線パターンから構成され、
前記導電パターンの抵抗を検出するパターン抵抗検出手段と、
前記パターン抵抗検出手段で検出された前記配線パターンの抵抗値に応じて接触電位と座標位置との関係を補正する補正手段とを有することを特徴とする座標入力装置。
And resistive film, is disposed on the resistive film, to apply a potential to the resistive film, the substrate and the conductive pattern for detecting potential the resistance film is formed, a voltage between the conductive pattern is applied, the In a coordinate input device having detection means for detecting the potential of the contact position with the resistance film in a state where a potential difference is generated in the resistance film, and detecting the coordinates of the contact position according to the potential,
The conductive pattern is composed of a set of wiring patterns, one end of which is connected to each other, the other end of which is provided with a connection pad, and which is wired in parallel to each other.
Pattern resistance detection means for detecting the resistance of the conductive pattern;
A coordinate input device comprising correction means for correcting the relationship between the contact potential and the coordinate position in accordance with the resistance value of the wiring pattern detected by the pattern resistance detection means.
前記補正手段は、前記配線パターンの他端と前記検出用配線パターンの他端との間に一定の電圧を印加し、前記配線パターン及び検出用配線パターンとの間に流れる電流を検出し、その検出電流に応じて該配線パターンの抵抗を検出することを特徴とする請求項記載の座標入力装置。 The correction means applies a constant voltage between the other end of the wiring pattern and the other end of the detection wiring pattern, detects a current flowing between the wiring pattern and the detection wiring pattern, and coordinate input apparatus according to claim 1, wherein the detecting the resistance of the wiring pattern according to the detected current. 前記導電パターンを構成する1組の配線パターンのうちの一つの配線パターンから前記抵抗膜を通って他の配線パターンに至る経路上の経路抵抗を検出する経路抵抗検出手段を有し、
前記補正手段は、前記経路抵抗検出手段により検出された経路抵抗及び前記パターン抵抗検出手段で検出されたパターン抵抗に基づいて前記抵抗膜の抵抗を検出し、前記抵抗膜の抵抗に基づいて接触電位と座標位置との関係を補正することを特徴とする請求項1又は2記載の座標入力装置。
Path resistance detecting means for detecting a path resistance on a path from one wiring pattern of the set of wiring patterns constituting the conductive pattern to the other wiring pattern through the resistance film;
The correction means detects the resistance of the resistance film based on the path resistance detected by the path resistance detection means and the pattern resistance detected by the pattern resistance detection means, and the contact potential based on the resistance of the resistance film. The coordinate input device according to claim 1, wherein a relationship between the coordinate position and the coordinate position is corrected.
JP2004096234A 2004-03-29 2004-03-29 Coordinate detection apparatus and coordinate detection method Expired - Fee Related JP4308694B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004096234A JP4308694B2 (en) 2004-03-29 2004-03-29 Coordinate detection apparatus and coordinate detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004096234A JP4308694B2 (en) 2004-03-29 2004-03-29 Coordinate detection apparatus and coordinate detection method

Publications (2)

Publication Number Publication Date
JP2005284604A JP2005284604A (en) 2005-10-13
JP4308694B2 true JP4308694B2 (en) 2009-08-05

Family

ID=35182926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004096234A Expired - Fee Related JP4308694B2 (en) 2004-03-29 2004-03-29 Coordinate detection apparatus and coordinate detection method

Country Status (1)

Country Link
JP (1) JP4308694B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136086B2 (en) * 2008-01-28 2013-02-06 パナソニック株式会社 Touch panel
CN101995988B (en) * 2009-08-19 2012-08-15 群康科技(深圳)有限公司 Touch screen

Also Published As

Publication number Publication date
JP2005284604A (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP5545009B2 (en) Sensor device and information display device
KR100469355B1 (en) touch panel for display device
JP5536809B2 (en) Pressure-sensitive touch control device
KR101516982B1 (en) Vibration touch sensor, method of vibration touch sensing and vibration touch screen display panel
US20080218487A1 (en) Capacitive-type touch pad having special arrangement of capacitance sensor
KR102408437B1 (en) Touch panel comprising touch sensor and diriving method thereof
KR101354274B1 (en) Liquid Crystal Display Device integrated touch panel
CN101458584A (en) Touch pad, notebook computer, light effect controlling method pm the touch pad
CN110045861B (en) Capacitance detection circuit and electrostatic capacitance sensor device
JP4508886B2 (en) Resistive touch panel
JP4308694B2 (en) Coordinate detection apparatus and coordinate detection method
KR100475114B1 (en) Equipment for Measuring Linearity of Touch Panel and the Method of Measuring with using the same
JP3799639B2 (en) Coordinate input device
KR100453167B1 (en) Touch Panel And Apparatus For Driving Thereof
KR100453173B1 (en) Touch panel and apparatus and method for driving thereof
KR100476367B1 (en) Method of formating signal line of touch panel integrated liquid crystal display
KR100480160B1 (en) Apparatus and Method of Driving Touch Panel
US11385753B2 (en) Touch panel device
KR101081249B1 (en) Touch screen device and method of control the same
US10180758B2 (en) One-chip touch panel driving device, touch panel device including the same, and driving method thereof
CN106557217A (en) Touch-panel device
KR20150010418A (en) Touch screen panel apparatus and method for controlling the touch screen panel apparatus
JP2008217699A (en) Touch panel device
JPH06332604A (en) Touch position detecting device
KR100472361B1 (en) Apparatus and method of driving of touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees