JP4299087B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP4299087B2 JP4299087B2 JP2003325481A JP2003325481A JP4299087B2 JP 4299087 B2 JP4299087 B2 JP 4299087B2 JP 2003325481 A JP2003325481 A JP 2003325481A JP 2003325481 A JP2003325481 A JP 2003325481A JP 4299087 B2 JP4299087 B2 JP 4299087B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating layer
- printed wiring
- via hole
- via holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000149 penetrating effect Effects 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 46
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 47
- 239000004020 conductor Substances 0.000 description 38
- 239000000758 substrate Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007858 starting material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、プリント配線板に係り、より詳しくは、ボールグリッドアレイ(BGA)等のグリッド状配列された突起状電極端子が溶接される複数のパッドが形成されたプリント配線板に関するものである。 The present invention relates to a printed wiring board, and more particularly to a printed wiring board on which a plurality of pads to which protruding electrode terminals arranged in a grid pattern such as a ball grid array (BGA) are welded are formed.
従来から、電子部品の高集積化に伴って様々な電子部品の実装方法が提案されている。こうした中でもボールグリッドアレイ又はランドグリッドアレイ(LGA)(以下、単に「ボールグリッドアレイ」という)と称させる外部接続用のボール状電極の配列を採用したモジュール(以下、「BGAモジュール」という)の技術が注目されている。 Conventionally, various electronic component mounting methods have been proposed as electronic components are highly integrated. Among these, a module (hereinafter referred to as “BGA module”) technology that employs an array of ball electrodes for external connection referred to as a ball grid array or land grid array (LGA) (hereinafter simply referred to as “ball grid array”). Is attracting attention.
BGAモジュールでは、インターポーザ基板とも呼ばれるプリント配線板(以下、「BGAモジュール基板」ともいう)の表面に半導体素子(半導体チップ)を搭載し、外部接続用のボール状電極を当該モジュール基板の裏面に配列するようになっている。このため、BGAモジュールの側面の周囲に外部接続用端子を突出させる必要がないので、マザーボード等のモジュール搭載用のプリント配線板(以下、「BGAモジュール搭載用基板」という)上に高密度実装が可能となっている。なお、BGAモジュール搭載用基板上にボール状電極をグリッド状に配列しておき、これらのボール状電極を介して半導体素子(半導体チップ)を搭載したモジュール基板の外部接続用パッドと電気的に接続されるようにしても、上記と同様に高密度実装が可能となる。 In a BGA module, a semiconductor element (semiconductor chip) is mounted on the surface of a printed wiring board (hereinafter also referred to as a “BGA module substrate”), also called an interposer substrate, and ball electrodes for external connection are arranged on the back surface of the module substrate. It is supposed to be. For this reason, there is no need to project external connection terminals around the side surface of the BGA module, so that high-density mounting can be performed on a printed wiring board for mounting a module such as a motherboard (hereinafter referred to as a “BGA module mounting board”). It is possible. Ball electrodes are arranged in a grid on the BGA module mounting substrate, and are electrically connected to external connection pads of the module substrate on which the semiconductor element (semiconductor chip) is mounted via these ball electrodes. Even in this case, high-density mounting is possible as described above.
BGAモジュール基板やBGAモジュール搭載用基板は、一方側の表面上にボール状電極が溶融接合されるボール状電極用パッドが、グリッド状に配置されている。こうしたボール状電極用パッドそれぞれへの電気的な配線のために必要となるボール状電極用パッドの形成領域の平面位置における導体パターンは、主にボール状電極用パッドの形成面と絶縁層を隔てた面に形成されている。そして、当該導体パターンとボール状電極用パッドとは、ボール状電極用パッドそれぞれの平面位置又はボール状電極用パッド電極それぞれに近接する平面位置に形成され、ボール状電極用パッドの配列のグリッド間隔とほぼ同一のグリッド間隔を有するグリッド状に平面的に配列されたバイアホールを介して電気的に接続されるようになっている(特許文献1及び特許文献2参照)。
上述したように、従来のBGAモジュール基板やBGAモジュール搭載用基板などのプリント配線板では、バイアホールが所定のグリッド間隔のグリッド状となる平面位置に形成されている。この結果、バイアホール間隔は、このグリッドを規定する互いに直行する2方向のいずれについても同等となっている。このため、バイアホールが配置されている領域においては、そのパターン配線のし易さは、上記2方向のいずれに延ばす場合でも差がないものとなっていた。 As described above, in a conventional printed wiring board such as a BGA module substrate or a BGA module mounting substrate, via holes are formed at planar positions in a grid shape with a predetermined grid interval. As a result, the via hole interval is the same in both of the two orthogonal directions that define the grid. For this reason, in the region where the via hole is arranged, the ease of pattern wiring is the same regardless of whether it extends in either of the two directions.
ところで、ボールグリッドアレイの外部接続用電極端子の配置を採用すると、BGAモジュール基板やBGAモジュール搭載用基板では、ボール状電極用パッドごとに配線を行う必要がある。そして、この配線は経路が短くかつ滑らかであることが好ましいが、バイアホールが形成された領域では、通常、その領域の中心からほぼ放射状に延びる傾向がある。すなわち、これを二次元で現すと、以下のようになる。あるバイアホールに注目した場合、そのバイアホールの近辺に形成される導体パターンの延びる方向は、ボール状電極の配設位置を規定するグリッドの辺縁のうち、そのバイアホールから最も距離が短い辺縁が延びる方向に直交する方向に大きな成分を有する方向である傾向がある。このため、従来のBGAモジュール基板やBGAモジュール搭載用基板においては、必要なパターン配線に対して、ボール状電極それぞれに対応して設けられたバイアホールの形成位置の配置が適正化されているとはいい難かった。 By the way, when the arrangement of the electrode terminals for external connection of the ball grid array is adopted, it is necessary to perform wiring for each ball electrode pad on the BGA module substrate or the BGA module mounting substrate. The wiring preferably has a short path and is smooth, but in a region where a via hole is formed, the wiring usually tends to extend almost radially from the center of the region. That is, when this is expressed in two dimensions, it becomes as follows. When paying attention to a via hole, the extending direction of the conductor pattern formed in the vicinity of the via hole is the side of the grid that defines the placement position of the ball-shaped electrode, the side having the shortest distance from the via hole. There is a tendency to be a direction having a large component in a direction orthogonal to the direction in which the edge extends. For this reason, in the conventional BGA module substrate and BGA module mounting substrate, the arrangement of via hole formation positions provided corresponding to the respective ball-shaped electrodes is appropriate for the necessary pattern wiring. It was difficult.
本発明は、上記の事情を鑑みてなされたものであり、距離が短くかつ滑らかな導体パターン配線を容易に行うことができるプリント配線板を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a printed wiring board capable of easily performing a smooth conductor pattern wiring with a short distance.
本発明のプリント配線板は、第1絶縁層と、前記第1絶縁層の一方側の表面上に形成され、互いに直交する2方向によって規定されるグリット状に配列される複数の突起状電極端子それぞれが前記一方側に溶融接合される複数の電極パッドと;前記複数の電極パッドそれぞれの前記一方側とは反対側である他方側に形成され、前記一方側で非貫通であり、前記複数の電極パッドそれぞれと前記第1絶縁層の前記他方側とを層間接続する複数の非貫通バイアホールと;を備え、前記複数の非貫通バイアホールの少なくとも1つは、最も近接している前記グリッドの辺縁が延びる方向である近接辺縁方向で隣接する少なくとも一方の非貫通バイアホールに対して中心軸間隔が前記グリッドの間隔よりも大きくなるように、前記近接辺縁方向に直交する方向成分を含んでずらされた平面位置に形成されている、ことを特徴とするプリント配線板である。 The printed wiring board of the present invention is formed on the surface of one side of the first insulating layer and the first insulating layer, and a plurality of protruding electrode terminals arranged in a grit shape defined by two directions orthogonal to each other A plurality of electrode pads each melt-bonded to the one side; formed on the other side opposite to the one side of each of the plurality of electrode pads, non-penetrating on the one side, A plurality of non-penetrating via holes that connect each electrode pad and the other side of the first insulating layer, and at least one of the non-penetrating via holes is the closest of the grid. Orthogonal to the adjacent edge direction so that the center axis interval is larger than the grid interval with respect to at least one non-penetrating via hole adjacent in the adjacent edge direction in which the edge extends. That is formed in a planar position shifted include direction components, it is a printed wiring board, characterized in.
このプリント配線板では、グリッド状に配列される複数の突起状電極端子それぞれが溶融接合される領域を含む複数の電極パッドそれぞれの他方側に形成された複数の非貫通バイアホールのうちの少なくとも1つの非貫通バイアホールが、上記の近接辺縁方向で隣接する少なくとも一方の非貫通バイアホールに対して中心軸間隔がグリッドの間隔よりも大きくなるように近接辺縁方向に直交する方向成分を含んでずらされた平面位置に形成されている。このため、当該少なくとも1つの非貫通バイアホールの中心軸と、近接辺縁方向に直交する方向で隣接する非貫通バイアホールの中心軸との距離(すなわち、非貫通バイアホールランド間距離)は短くなるかもしれないが、近接辺縁方向で上記の隣接する少なくとも1つの非貫通バイアホールの中心軸との距離を大きくすることができる。 In this printed wiring board, at least one of a plurality of non-through via holes formed on the other side of each of the plurality of electrode pads including a region where each of the plurality of protruding electrode terminals arranged in a grid shape is melt-bonded. One non-penetrating via hole includes a directional component orthogonal to the adjacent edge direction so that the central axis interval is larger than the grid interval with respect to at least one non-through via hole adjacent in the adjacent edge direction. It is formed in the plane position shifted by. Therefore, the distance between the central axis of the at least one non-penetrating via hole and the central axis of the non-penetrating via hole adjacent in the direction orthogonal to the adjacent edge direction (that is, the distance between non-penetrating via hole lands) is short. Although it may become, the distance with the center axis | shaft of said adjacent at least 1 non-penetrating via hole can be enlarged in a near edge direction.
このため、非貫通バイアホールがグリッド状に配置される場合と比べて、第1絶縁層の他方側における当該少なくとも1つの非貫通バイアホール形成位置の近辺で、近接辺縁方向に大きな成分を有する方向に延びる導体パターンは配線しにくくなる可能性はあるが、近接辺縁方向に直交する方向に大きな成分を有する方向に延びる導体パターンは確実に配線しやすくなる。すなわち、このプリント配線では、第1絶縁層の他方側の表面に形成される導体パターンが、当該グリッドの中心位置から放射状に延びる方向にほぼ沿ったものとなる傾向がある場合には、導体パターンの配線が容易となる。 For this reason, compared with the case where the non-penetrating via holes are arranged in a grid shape, there is a large component in the vicinity edge direction near the position where the at least one non-penetrating via hole is formed on the other side of the first insulating layer. A conductor pattern extending in the direction may be difficult to wire, but a conductor pattern extending in a direction having a large component in a direction orthogonal to the adjacent edge direction is easily wired. That is, in this printed wiring, when the conductor pattern formed on the other surface of the first insulating layer tends to be substantially along the direction radially extending from the center position of the grid, the conductor pattern Wiring is easy.
また、非貫通バイアホールは、第1絶縁層の他方側と電極パッドとを層間接続するが、電極パッド側で貫通していない。すなわち、電極パッドには開口が存在せず、その一方側の表面は平板状となる。このため、電極パッドの一方側の表面に溶融接合される突起状電極端子の高さを均一化することができる。 Further, the non-penetrating via hole connects the other side of the first insulating layer and the electrode pad, but does not penetrate on the electrode pad side. That is, there is no opening in the electrode pad, and the surface on one side thereof is flat. For this reason, the height of the protruding electrode terminal that is melt-bonded to the surface on one side of the electrode pad can be made uniform.
本発明のプリント配線板では、前記第1絶縁層の前記他方側に順次形成された少なくとも1つの第2絶縁層と;前記第2絶縁層それぞれの前記一方側に位置する一方側絶縁層に形成されたバイアホールのランド領域の前記他方側に形成され、前記一方側絶縁層に形成されたバイアホールと前記第2絶縁層の前記他方側とを層間接続する複数の非貫通バイアホールと;を更に備える構成とすることができる。 In the printed wiring board of the present invention, at least one second insulating layer sequentially formed on the other side of the first insulating layer; and formed on one side insulating layer located on the one side of each of the second insulating layers A plurality of non-penetrating via holes formed on the other side of the land region of the formed via hole and interconnecting the via hole formed in the one insulating layer and the other side of the second insulating layer; Furthermore, it can be set as the structure provided.
ここで、第2絶縁層に形成された非貫通バイアホールは、後述するように、一方側絶縁層に形成されたバイアホールと中心軸を揃えて積層する配列(以下、「スタック配列」という。)としてもよく、当該一方側絶縁層に形成されたバイアホールのランド領域の前記他方側に形成されている限り、中心軸がずれた状態で積層する配列(以下、「シーケンシャル配列」という。)のいずれの配列としてもよい。この場合には、第2絶縁層の表面における層間接続用のバイアホール形成領域の面積を最小化することができるので、その表面における導体パターンの配線のために、より大きな領域を確保することができる。 Here, as will be described later, the non-through via holes formed in the second insulating layer are arranged so as to be aligned with the via holes formed in the one insulating layer (hereinafter referred to as “stack arrangement”). As long as it is formed on the other side of the land region of the via hole formed in the one-side insulating layer, an arrangement in which the central axes are shifted (hereinafter referred to as “sequential arrangement”). Any of these sequences may be used. In this case, the area of the via hole forming region for interlayer connection on the surface of the second insulating layer can be minimized, so that a larger region can be secured for the wiring of the conductor pattern on the surface. it can.
さらに、ランド領域とは、非貫通バイアホールの孔の周囲にメッキ等によって形成された領域をいう。なお、非貫通バイアホールがバイアフィルメッキされている場合には、上記の周辺に形成された領域に加えて、メッキ等によって充填された孔領域をも含むものとする。 Furthermore, the land region refers to a region formed by plating or the like around the hole of the non-through via hole. When the non-penetrating via hole is via-fill plated, it includes a hole region filled by plating or the like in addition to the region formed in the periphery.
また、本発明のプリント配線板では、前記少なくとも1つも非貫通バイアホールを、前記複数の非貫通バイアホールの最外周部に配置する構成とすることができる。ここで、バイアホール間を通ってグリッド内部とグリッド外部とを結ぶ導体パターンは、最外周に最も集中する。これに応じて、最外周に配置された非貫通バイアホールの少なくとも1つと、近接辺縁方向(すなわち、当該少なくとも1つの非貫通バイアホールが配置されている最外周辺の方向)で隣接する少なくとも1つの非貫通バイアホールとの間の距離を長くすることができる。 In the printed wiring board of the present invention, the at least one non-penetrating via hole may be arranged on the outermost peripheral portion of the plurality of non-penetrating via holes. Here, the conductor pattern connecting the inside of the grid and the outside of the grid through the via holes is most concentrated on the outermost periphery. Accordingly, at least one of the non-penetrating via holes arranged on the outermost periphery is adjacent to at least the adjacent edge direction (that is, the direction of the outermost periphery where the at least one non-penetrating via hole is arranged). The distance between one non-penetrating via hole can be increased.
また、本発明のプリント配線板では、前記複数の突起状電極端子はペリフェラル型に配列されているときには、前記少なくとも1つの非貫通バイアホールを、更に、前記複数の非貫通バイアホールの最内周部に配置することができる。ここで、ペリフェラル配置の場合には、バイアホール間を通ってグリッド内部とグリッド外部とを結ぶ導体パターンは、最内周部にも集中することがある。これに応じて、最内周に配置された非貫通バイアホールの少なくとも1つと、近接辺縁方向で隣接する少なくとも1つの非貫通バイアホールとの間の距離を長くすることができる。 In the printed wiring board of the present invention, when the plurality of protruding electrode terminals are arranged in a peripheral type, the at least one non-penetrating via hole is further provided, and the innermost circumference of the plurality of non-penetrating via holes is further increased. Can be arranged in the part. Here, in the case of the peripheral arrangement, the conductor pattern that connects between the inside of the grid and the outside of the grid through the via holes may concentrate on the innermost peripheral portion. Accordingly, the distance between at least one of the non-penetrating via holes arranged in the innermost periphery and at least one non-penetrating via hole adjacent in the vicinity edge direction can be increased.
また、本発明のプリント配線板では、前記少なくとも1つの非貫通バイアホールを、前記近接辺縁方向にほぼ沿って連続的に配列された複数の特定非貫通バイアホールとし、前記複数の特定バイアホールが、前記近接辺縁方向に直交する方向に交互にずれた平面位置に形成されている構成とすることができる。この場合には、複数の特定バイホールにおいて隣接する特定バイホール間の間隔の全てを長くすることができる。 In the printed wiring board of the present invention, the at least one non-penetrating via hole is a plurality of specific non-penetrating via holes arranged substantially continuously along the adjacent edge direction, and the plurality of specific via holes However, it can be set as the structure currently formed in the plane position shifted alternately in the direction orthogonal to the said adjacent edge direction. In this case, it is possible to lengthen all of the intervals between the adjacent specific via holes in the plurality of specific via holes.
上述したように、本発明のプリント配線板によれば、グリッド状配列される突起状電極端子が溶接される複数のパッドが形成されたBGAモジュール基板やBGAモジュール搭載用基板等のプリント配線板における導体パターンの配線を、滑らかで短い距離とすることを容易に行うことが可能となる。 As described above, according to the printed wiring board of the present invention, in a printed wiring board such as a BGA module board or a BGA module mounting board on which a plurality of pads to which the protruding electrode terminals arranged in a grid are welded are formed. It is possible to easily make the wiring of the conductor pattern a smooth and short distance.
また、電極パッド側で非貫通バイアホールを採用しているので、突起状電極端子の高さをほぼ均一なものとすることができる。 In addition, since the non-through via hole is employed on the electrode pad side, the height of the protruding electrode terminal can be made substantially uniform.
本発明の一実施形態を、図1〜図6を参照しつつ説明する。図1に示されるように、本実施形態のプリント配線板10は、BGAモジュール100に使用されるBGAモジュール基板であり、+Z方向側表面に多数のボンディング用パッド22が形成された半導体素子20が、接着剤29を介して+Z方向側表面に搭載されるとともに、−Z方向側表面に多数の半田ボール30が装着されるようになっている。
An embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the printed
このプリント配線板10では、図1及びXZ断面図である図2により総合的に示されるように、絶縁層11の+Z方向側表面上に、半導体素子20のボンディング用パッド22に対応して形成されたボンディング用パッド12と、ボンディング用パッド12と接続される導体パターン13が形成されている。そして、ボンディング用パッド22とボンディング用パッド12とは、ボンディングワイヤ25により電気的に接続されるようになっている。
The printed
また、プリント配線板10では、絶縁層11の−Z方向側表面上に、ボンディング用パッド12に対応して形成された半田ボール用パッド14が形成されている。そして、絶縁層11の+Z方向側表面上に形成された導体パターン13と、絶縁層11の−Z方向側表面に形成された半田ボール用パッド14とは、絶縁層の両面間における層間接続を行うために形成された非貫通バイアホール15によって電気的に接続されるようになっている。この非貫通バイアホール15は、半田ボール用パッド14側で非貫通となっている。このため、半田ボール用パッド14は、開口が存在しない板上のパッドとなっている。
In the printed
これらの半田ボール用パッド14は、図3に示されるように、プリント配線板10の−Z方向側表面(すなわち、絶縁層11の−Z方向側表面上)にグリッド状に配列されている。なお、本実施形態では、半田ボール用パッド14のグリッド上配置は、中央部には半田ボール用パッド14が配置されていないペリフェラル型の配列となっている。
As shown in FIG. 3, these
半田ボール用パッド14のうち、最外周を除いたものは、円形の形状を有しており、その中心点はほぼ正確にグリッド間隔aのグリッド上に配列されている。そして、その中心点を通るZ軸と平行な軸を中心軸として、それらの半田ボール用パッド14に対応する非貫通バイアホール15が形成されている。
The
一方、最外周に配置された半田ボール用パッド14では、円形や楕円形の形状が混在しており、それらの半田ボール用パッド14に対応する非貫通バイアホール15は、半田ボール用パッド14の中心点を通るZ軸と平行な軸を中心軸としては形成されてはいない。すなわち、最外周に配置された半田ボール用パッド14のうち、X軸と平行なグリッド線XEに沿って配列された半田ボール用パッド14に対応する非貫通バイアホール15は、Y軸方向に交互にグリッド線XEからずれた平面位置に形成されている。この結果、グリッド線XEに沿って配列された非貫通バイアホール15においては、隣接する非貫通バイアホール15の中心軸間距離がグリッド間隔aよりも長くなっている。
On the other hand, the
なお、グリッド線XEに沿って配列された非貫通バイアホール15それぞれのグリッド線XEからのY軸方向へのずれ量に応じて、対応する半田ボール用パッド14の形状が円形とされたり、楕円形状とされたりしている。また、それらの半田ボール用パッド14の形状は、溶融接合される半田ボール30の中心の平面位置を正確にグリッド点としたうえで、半田ボール30を溶融接合する領域を確保できる形状となっている。
The shape of the corresponding
また、最外周に配置された半田ボール用パッド14のうち、Y軸と平行なグリッド線YEに沿って配列された半田ボール用パッド14に対応する非貫通バイアホール15は、X軸方向に交互にグリッド線YEからずれた平面位置に形成されている。この結果、グリッド線YEに沿って配列された非貫通バイアホール15においては、グリッド線XEに沿って配列された非貫通バイアホール15の場合と同様に、隣接する非貫通バイアホール15の中心軸間距離がグリッド間隔aよりも長くなっている。
Further, among the
なお、グリッド線YEに沿って配列された非貫通バイアホール15それぞれのグリッド線YEからのX軸方向へのずれ量に応じて、対応する半田ボール用パッド14の形状が、グリッド線XEに沿って配列された半田ボール用パッド14の場合と同様に、円形とされたり、楕円形状とされたりしている。また、それらの半田ボール用パッド14の形状は、グリッド線XEに沿って配列された半田ボール用パッド14の場合と同様に、溶融接合される半田ボール30の中心の平面位置を正確にグリッド点としたうえで、半田ボール30を溶融接合する領域を確保できる形状となっている。
The shape of the corresponding
上述した非貫通バイアホール15は、プリント配線板10の+Z方向側表面において、図4に示される位置に配置される。すなわち、ボンディング用パッド12からX軸方向成分が大きな方向に延びる導体パターン13が集中するX軸方向の外縁部では、Y軸方向に沿って配列された非貫通バイアホール15の相互間の距離がグリッド間隔aよりも長くなる位置に、最外周の非貫通バイアホール15が配設される。また、ボンディング用パッド12からY軸方向成分が大きな方向に延びる導体パターン13が集中するY軸方向の外縁部では、X軸方向に沿って配列された非貫通バイアホール15の相互間の距離がグリッド間隔aよりも長くなる位置に、最外周の非貫通バイアホール15が配設される。
The non-penetrating via
このため、全ての非貫通バイアホール15における中心軸の平面位置がグリッド点とされる場合と比べたときに、ボンディング用パッド12と、対応する非貫通バイアホール15とを結ぶ導体パターン13の形成が、導体パターン13の幅、配線経路の短さ及び配線経路の滑らかさを維持しつつ、容易に行なわれる。
For this reason, the formation of the
上述したプリント配線板10は、以下のようにして製造される。
The printed
まず、プリント配線板10の製造に際しては、例えば+Z方向側表面にベタで銅パターン17Uが形成されるとともに、−Z方向側表面にベタで銅パターン17Lが形成され、絶縁層11がガラスエポキシ材である銅張ガラスエポキシ基板を出発材10Aとする(図5(A)参照)。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
First, when the printed
この出発材10Aにおける上述した非貫通バイアホール15の形成位置に、開口15Aを形成する。開口15Aは、銅パターン17Uの+Z方向側表面から、銅パターン17Lの+Z方向側表面に至るように形成する(図5(B)参照)。かかる開口15Aの形成に際しては、まず、銅パターン17Uの+Z方向側表面における非貫通バイアホール15の形成領域を黒化処理する。次いで、この黒化処理された領域に+Z方向側から所定エネルギのレーザ光を照射して、開口15Aを形成する。
An
次に、残された銅パターン17Uの+Z方向側表面上、開口15Aの側面上及び開口15Aの底面(すなわち、開口15A内における銅パターン17Lの+Z方向側表面)上に銅メッキを施して、導体膜18を形成する(図5(C)参照)。かかる銅メッキは、例えば、下記表1に示す組成の硫酸銅メッキ浴を用いて行うことができる。
Next, copper plating is performed on the + Z direction side surface of the remaining
次いで、サブトラクト法を用いて、ボンディング用パッド12、導体パターン13、半田ボール用パッド14及び非貫通バイアホール15の形成領域以外の銅パターン17U,17L及び導体膜18を除去する。このサブトラクト法では、まず、銅パターン17の+Z方向側表面及び−Z方向表面の全面にドラフィルムレジスト、例えば、アクリル樹脂系のドライフィルムレジスト(日立化成(株)製、HW440)、をラミネートする。
Next, using the subtract method, the
次いで、周知のフォトリソグラフィ法により、銅パターン17Uの+Z方向側表面上の上述した導体パターン13を形成すべき領域からレジストを除去して、エッチングを行う。この後、残存しているドライフィルムレジストを除去する。
Next, the resist is removed from the region where the above-described
この結果、絶縁層11の+Z方向側表面上に、ボンディング用パッド12、導体パターン13が形成されるとともに、絶縁層11の−Z方向側表面上に半田ボール用パッド14が形成される。また、導体パターン13と半田ボール用パッド14とを電気的に接続する非貫通バイアホール15が形成される(図6(A)参照)。
As a result, the
そして、ボンディング用パッド12の+Z方向側表面におけるボンディングワイヤ25の接続領域、半田ボール用パッド14の−Z方向側における半田ボール30の溶融接合領域及び半導体素子20の搭載領域を除く表面領域上に、所望の厚みを持つソルダレジスト16を形成する(図6(B)参照)。かかるソルダレジスト16は、例えば、太陽インキ(株)製AUS503をこの両面にスクリーン印刷にて塗布することにより、形成することができる。
以上のようにして、プリント配線板10が製造される。
Then, on the surface area excluding the bonding area of the
The printed
なお、BGAモジュール100は、上述したプリント配線板10の製造後に、プリント配線板10の+Z方向側表面上に接着剤29を介して半導体素子20を搭載し、ボンディング用パッド22とボンディング用パッド12との間のボンディングワイヤ25の配線を行うとともに、半田ボール用パッド14の−Z方向側に半田ボールを溶融接合することにより製造される。
In the
以上説明したように、本実施形態のプリント配線板10では、グリッド状に配列される半田ボール用電極パッド14それぞれの+Z方向側に形成された非貫通バイアホール15のうち、最外周に配列されたものが、配列方向と直交する方向に交互にずれた平面位置に形成されている。この結果、最外周に配列された非貫通バイアホール15では、当該配列方向に直交する方向の成分が大きな方向に延びる導体パターン13が集中するが、その配列方向で相互に隣接する非貫通バイアホール間の距離がグリッド間隔よりも長くなっている。このため、導体パターン13の形成を、導体パターン13の幅、配線経路の短さ及び配線経路の滑らかさを維持しつつ、容易に行うことができる。
As described above, in the printed
また、非貫通バイアホール15が、半田ボール用パッド14側で非貫通となっている。すなわち、半田ボール用パッド14には開口が存在せず、平板状となっている。このため、半田ボール用パッド14の−Z方向表面に溶融接合される半田ボール30の高さを均一化することができる。
Further, the non-penetrating via
なお、上記の実施形態では、導体パターン13が非貫通バイアホール15の形成領域の外部にあるボンディング用パッド12と、対応する非貫通バイアホール15との間を配線するものであり、最外周部に導体パターン13が集中する場合を説明した。これに対し、最内周部に導体パターンが集中する場合には、非貫通バイアホール15のうちの最内周に配列されたものを、配列方向と直交する方向に交互にずれた平面位置に形成することができる。これによって、導体パターンの幅、配線経路の短さ及び配線経路の滑らかさを維持しつつ、導体パターンの形成を容易に行うことができる。また、導体パターンが最外周部及び最内周部の双方において集中する場合には、最外周及び最内周の双方に配置された非貫通バイアホール15を、配列方向と直交する方向に交互にずれた平面位置に形成することができる。これによって、導体パターンの幅、配線経路の短さ及び配線経路の滑らかさを維持しつつ、導体パターンの形成を容易に行うことができる。
In the above embodiment, the
また、ボンディングは、半田ボールよりも外側に接続端子が存在する限り、ワイヤボンディング、フリップチップ、TAB接続のいずれをも採用することができる。 As long as the connection terminals exist outside the solder balls, any of wire bonding, flip chip, and TAB connection can be used for bonding.
また、上記の実施形態では、半田ボール30がペリフェラル型で配置される場合について説明した。これに対し、半田ボール30がフルグリッド型で配置される場合には、導体パターンは、最外周部に導体パターンが集中することになる。この場合でも、非貫通バイアホール15のうちの最外周に配列されたものを、配列方向と直交する方向に交互にずれた平面位置に形成すれば、導体パターンの幅、配線経路の短さ及び配線経路の滑らかさを維持しつつ、導体パターンの形成を容易に行うことができる。
In the above embodiment, the case where the
また、上記の実施形態では、プリント配線板10が両面プリント配線板の場合を説明したが、多層プリント配線板の場合にも、上記の実施形態と同様にして、本発明を応用することができる。すなわち、図7に示すように、非貫通バイアホール15ST1を形成した絶縁層111の+Z方向に、非貫通バイアホール15ST2を形成した絶縁層112をラミネートし、さらに、絶縁層112の+Z方向に非貫通バイアホール15ST3を形成した絶縁層113をラミネートする、というように各非貫通バイアホールのZ軸方向の中心軸を合わせて、スタック配列とすることができる。
In the above embodiment, the case where the printed
または、非貫通バイアホール15SQ1、15SQ1'を形成した絶縁層111の+Z方向に、非貫通バイアホール15SQ2、15SQ2'を形成した絶縁層112をラミネートし、さらに、絶縁層112の+Z方向に非貫通バイアホール15SQ3、15SQ3'を形成した絶縁層113をラミネートする、というように各絶縁層の+Z方向に形成されたランド領域内又はパッド領域内で非貫通バイアホール同士が接続するように、それらのZ軸方向の中心軸を合ずらして、シーケンシャル配列とすることもできる。
Alternatively , the insulating
なお、図7においては、非貫通バイアホール15はバイアフィルメッキによって充填されている。また、図7においては、上記の実施形態の場合と同様の要素には、同一の符号を符号を付している。
In FIG. 7, the non-penetrating via
以上のようなスタック配列又はシーケンシャル配列とすることで、非貫通バイアホールによって層間接続ができるので、各配線面における配線のエリアをより大きく確保することができるようになる。 By adopting the stack arrangement or sequential arrangement as described above, interlayer connection can be made by non-through via holes, so that a larger wiring area can be secured on each wiring surface.
図7においては、3つの絶縁層をラミネートする場合を例に挙げて説明したが、ラミネートする絶縁層の数は2つであってもよく、所望により、4つ以上とすることもできる。 In FIG. 7, the case where three insulating layers are laminated is described as an example. However, the number of insulating layers to be laminated may be two, and may be four or more as desired.
また、上記の実施形態では、プリント配線板10がBGAモジュール用基板の場合を説明したが、マザーボードのようなBGAモジュール搭載用基板の場合にも、上記の実施形態と同様にして、本発明を応用することができる。
In the above embodiment, the case where the printed
以上のように、本発明に係るプリント配線板は、グリッド状に配列される突起状電極端子が溶融接合されるプリント配線板として有用であり、特にBGAモジュール基板やBGAモジュール搭載用基板として用いるのに適している。 As described above, the printed wiring board according to the present invention is useful as a printed wiring board to which the protruding electrode terminals arranged in a grid shape are melt-bonded, and particularly used as a BGA module substrate or a BGA module mounting substrate. Suitable for
10…プリント配線板、11、111〜113…絶縁層、12…ボンディング用パッド、13…導体パターン、14…半田ボール用パッド(電極パッド)、15、15ST1〜15ST3、15SQ1〜15SQ3、15SQ1’〜15SQ3’…非貫通バイアホール、16…ソルダレジスト、20…半導体素子、22…ボンディング用パッド、25…ボンディングワイヤ、29…接着剤、30…半田ボール(突起状電極端子)。
10 ... printed circuit board, 11, 11 1 to 11 3 ... insulating layer, 12 ... bonding pad, 13 ...
Claims (5)
前記第1絶縁層の一方側の表面上に形成され、互いに直交する2方向によって規定されるグリット状に配列される複数の突起状電極端子それぞれが前記一方側に溶融接合される複数の電極パッドと;
前記複数の電極パッドのそれぞれの前記一方側とは反対側である他方側に形成され、前記一方側で非貫通であり、前記複数の電極パッドそれぞれと前記第1絶縁層の前記他方側とを層間接続する複数の非貫通バイアホールと;を備え、
前記複数の非貫通バイアホールの少なくとも1つは、最も近接している前記グリッドの辺縁が延びる方向である近接辺縁方向で隣接する少なくとも一方の非貫通バイアホールに対して、中心軸間隔がグリッド間隔よりも長くなるように、前記近接辺縁方向の直交方向成分を含んでずれた平面位置に形成されている、ことを特徴とするプリント配線板。 A first insulating layer;
A plurality of electrode pads formed on the surface of one side of the first insulating layer and melt-bonded to the one side, each of a plurality of protruding electrode terminals arranged in a grit shape defined by two directions orthogonal to each other When;
Each of the plurality of electrode pads is formed on the other side opposite to the one side, is non-penetrating on the one side, and each of the plurality of electrode pads and the other side of the first insulating layer are connected to each other. A plurality of non-through via holes for interlayer connection; and
At least one of the plurality of non-penetrating via holes has a central axis interval with respect to at least one non-penetrating via hole adjacent in the adjacent edge direction, which is the direction in which the edge of the nearest grid extends. A printed wiring board, wherein the printed wiring board is formed so as to be longer than a grid interval and is shifted in a plane position including an orthogonal direction component in the adjacent edge direction.
前記第2絶縁層それぞれの前記一方側に位置する一方側絶縁層に形成されたバイアホールのランド領域の前記他方側に形成され、前記一方側絶縁層に形成されたバイアホールと前記第2絶縁層の前記他方側とを層間接続する複数の非貫通バイアホールと;を更に備えることを特徴とする請求項1に記載のプリント配線板。 At least one second insulating layer sequentially formed on the other side of the first insulating layer;
A via hole formed on the other side of the land region of the via hole formed on the one side insulating layer located on the one side of each of the second insulating layers, and the second insulation formed on the one side insulating layer. The printed wiring board according to claim 1, further comprising: a plurality of non-through via holes that connect the other side of the layers to each other.
前記少なくとも1つの非貫通バイアホールは、更に、前記複数の非貫通バイアホールの最内周部に配置されることを特徴とする請求項3に記載のプリント配線板。 The plurality of protruding electrode terminals are arranged in a peripheral type,
The printed wiring board according to claim 3, wherein the at least one non-penetrating via hole is further disposed on an innermost peripheral portion of the plurality of non-penetrating via holes.
前記複数の特定非貫通バイアホールは、前記近接辺縁方向の直交方向に交互にずれた平面位置に形成されている、ことを特徴とする請求項1〜4のいずれか一項に記載のプリント配線板。
The at least one non-penetrating via hole is a plurality of specific non-penetrating via holes that are arranged continuously substantially along the adjacent edge direction;
5. The print according to claim 1, wherein the plurality of specific non-penetrating via holes are formed at planar positions that are alternately shifted in a direction perpendicular to the adjacent edge direction. Wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003325481A JP4299087B2 (en) | 2003-09-18 | 2003-09-18 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003325481A JP4299087B2 (en) | 2003-09-18 | 2003-09-18 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005093743A JP2005093743A (en) | 2005-04-07 |
JP4299087B2 true JP4299087B2 (en) | 2009-07-22 |
Family
ID=34455910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003325481A Expired - Lifetime JP4299087B2 (en) | 2003-09-18 | 2003-09-18 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4299087B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9881115B2 (en) | 2016-04-27 | 2018-01-30 | International Business Machines Corporation | Signal via positioning in a multi-layer circuit board using a genetic via placement solver |
US9916410B2 (en) | 2015-06-22 | 2018-03-13 | International Business Machines Corporation | Signal via positioning in a multi-layer circuit board |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007184414A (en) * | 2006-01-06 | 2007-07-19 | Matsushita Electric Ind Co Ltd | Semiconductor device, substrate for mounting the same, and electronic equipment |
JP5096683B2 (en) * | 2006-03-03 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
JP4991637B2 (en) * | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-09-18 JP JP2003325481A patent/JP4299087B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9916410B2 (en) | 2015-06-22 | 2018-03-13 | International Business Machines Corporation | Signal via positioning in a multi-layer circuit board |
US10657308B2 (en) | 2015-06-22 | 2020-05-19 | International Business Machines Corporation | Signal via positioning in a multi-layer circuit board |
US9881115B2 (en) | 2016-04-27 | 2018-01-30 | International Business Machines Corporation | Signal via positioning in a multi-layer circuit board using a genetic via placement solver |
Also Published As
Publication number | Publication date |
---|---|
JP2005093743A (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224845B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US8299368B2 (en) | Interconnection element for electric circuits | |
JP2009004744A (en) | Printed-circuit board | |
US8847078B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
JP2008131035A (en) | Semiconductor chip with bump, and semiconductor package comprising the same | |
JP4976840B2 (en) | Printed wiring board, printed wiring board manufacturing method, and electronic device | |
JP4819335B2 (en) | Semiconductor chip package | |
JP2017084997A (en) | Printed wiring board and method of manufacturing the same | |
JP2006294976A (en) | Semiconductor device and its manufacturing method | |
JP2006303364A (en) | Bga type multilayer circuit wiring board | |
JP5238274B2 (en) | Wiring circuit board and manufacturing method thereof | |
KR100864468B1 (en) | Buildup board, and electronic component and apparatus having the buildup board | |
JP4299087B2 (en) | Printed wiring board | |
JP2010232616A (en) | Semiconductor device, and wiring board | |
JP2017175085A (en) | Double-sided wiring flexible substrate | |
JP2008166464A (en) | Wiring substrate and manufacturing method thereof | |
JP4967325B2 (en) | Multilayer wiring board | |
JP2007027341A (en) | Printed wiring board and electronic-components mounting structure | |
JP2006253167A (en) | Method of manufacturing cavity structure printed wiring board and mounting structure | |
JP2014123592A (en) | Process of manufacturing printed wiring board and printed wiring board | |
US7825340B2 (en) | Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board | |
JP2006261382A (en) | Multilayer wiring board and its manufacturing method | |
JP2006041238A (en) | Wiring board and manufacturing method thereof | |
JP4176283B2 (en) | Manufacturing method of flexible fine multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060828 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060926 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4299087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |