JP4281240B2 - Self-scanning light emitting element array and driving method thereof - Google Patents

Self-scanning light emitting element array and driving method thereof Download PDF

Info

Publication number
JP4281240B2
JP4281240B2 JP2000325462A JP2000325462A JP4281240B2 JP 4281240 B2 JP4281240 B2 JP 4281240B2 JP 2000325462 A JP2000325462 A JP 2000325462A JP 2000325462 A JP2000325462 A JP 2000325462A JP 4281240 B2 JP4281240 B2 JP 4281240B2
Authority
JP
Japan
Prior art keywords
light
emitting element
self
scanning light
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000325462A
Other languages
Japanese (ja)
Other versions
JP2002134788A (en
Inventor
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000325462A priority Critical patent/JP4281240B2/en
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to EP01961338A priority patent/EP1316430A1/en
Priority to CNB018026516A priority patent/CN100396497C/en
Priority to PCT/JP2001/007633 priority patent/WO2002020272A1/en
Priority to US10/363,611 priority patent/US7286259B2/en
Priority to TW090121959A priority patent/TW513798B/en
Publication of JP2002134788A publication Critical patent/JP2002134788A/en
Priority to US11/840,538 priority patent/US20070296803A1/en
Application granted granted Critical
Publication of JP4281240B2 publication Critical patent/JP4281240B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、自己走査型発光素子アレイ、特に、1チップ上で2個のサイリスタを同時に点灯できるようにした自己走査型発光素子アレイ、およびその駆動方法に関する。
【0002】
【従来の技術】
光プリンタの書込みヘッド(光書込みヘッド)は、感光ドラムに光を露光させるための光源であり、発光素子アレイを有している。光書込みヘッドを備える光プリンタの原理図を図1に示す。円筒形の感光ドラム5の表面に、アモルファスSi等の光導電性を持つ材料(感光体)が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電器6で一様に帯電させる。そして、光書込みヘッド7で、印字するドットイメージの光を感光体上に照射し、光の当たったところの帯電を中和し、潜像を形成する。続いて、現像器8で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写器10でカセット12中から送られてきた用紙14上に、トナーを転写する。用紙は、定着器16にて熱等を加えられ定着され、スタッカ18に送られる。一方、転写の終了したドラムは、消去ランプ20で帯電が全面にわたって中和され、清掃器22で残ったトナーが除去される。
【0003】
光書込みヘッド7の構造を図2に示す。光書込みヘッドは発光素子アレイ24と、正立等倍光学系、例えばロッドレンズアレイ26で構成され、レンズの焦点が感光ドラム5上に結ぶようになっている。
【0004】
本発明者らは、自己走査型の発光素子アレイの構成要素として、pnpn構造を持つ3端子発光サイリスタに注目し、既に特許出願(特開平1−238962号公報、特願平2−14584号公報、特開平2−92650号公報、特開平2−92651号公報)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【0005】
さらに本発明者らは、転送サイリスタアレイをシフト部として、発光部である発光サイリスタアレイと分離した構造の自己走査型発光素子アレイを提案している(特開平2−263668号公報)。
【0006】
従来の自己走査型発光素子アレイの回路例を図3に示す。2相クロックパルスφ1,φ2で駆動するシフト部(サイリスタT0 ,T1 ,T2 ,…)と、シフト部の指定によって発光可能となる発光部(サイリスタL0 ,L1 ,L2 ,…)からなっている。転送部サイリスタのゲートを互いに電気的に接続するのにダイオードD0 ,D1 ,D2 ,…を用いている。VGKは電源(通常+5V)であり、負荷抵抗RL を経て各転送部サイリスタのゲート電極G0 ,G1 ,G2 ,…に接続されている。また、転送部サイリスタのゲート電極は、発光部サイリスタのゲート電極にも接続される。転送部サイリスタT0 のゲート電極にはスタートパルスφS が加えられ、転送部サイリスタのアノード電極には、交互に転送用クロックパルスφ1,φ2が加えられ、発光部サイリスタのアノード電極には、書込み信号φI が加えられる。
【0007】
なお図中、10はφI ライン,12はVGKライン,14はφ1ライン,16はφ2ラインを示している。また、R1,R2,RI は、φ1ライン,φ2ライン,φI ラインに挿入された電流制限抵抗、RS はスタートパルス用の電流制限抵抗を示している。
【0008】
いま、n番目のシフト部サイリスタTn がオンしているとき、書込み信号φI をHとすると、選択的にシフト部サイリスタTn に対応する発光部サイリスタLn がオンする。これは、サイリスタTn とサイリスタLn のゲート同士は直接接続され同電位となっており、サイリスタTn がオンしている場合、発光部サイリスタLn のゲート電位は、ほとんど基板電位となり、最も低い電位となるからである。次に低い電位となる発光部サイリスタは、サイリスタLn+1 のゲートであり、結合ダイオードDn の電圧降下分の約1V高い値となる。この状態で、書込み信号φI ラインをHの電圧(例えば+5V)に引き上げると、ゲート電位が最も低いサイリスタLn が最も早くオンする。ひとたびオンすると、サイリスタLn のアノードの電圧は、pn接合の順方向電圧の約1Vに固定される。発光部の全てのサイリスタのアノードはφI ライン10に直接接続されているので、次にゲート電位の高いサイリスタLn+1 は、ゲート・アノード間の電位差が無くなりオンできなくなる。このため、従来の構成の自己走査型発光素子アレイでは、φI ライン1本あたり1個のサイリスタしか同時に点灯できない。
【0009】
【発明が解決しようとする課題】
光プリンタの印刷速度を上げるためには、感光ドラム上での露光エネルギーを大きくする必要がある。露光エネルギーは、サイリスタの光出力(仕事率の次元を持つ)と露光時間の積なので、露光エネルギーを大きくするには、光出力を大きくするか、露光時間を長くすることが必要になる。
【0010】
光出力を大きくするには、サイリスタの構造が同じであれば、電流を増やすことになるが、素子寿命に影響するのでむやみに電流を増やすことはできない。例えば、Al配線の寿命を決める、エレクトロマイグレーションの進む速度は、電流の1.6〜4乗に比例することが知られ、電流を大きくすると、劇的に寿命が短くなるおそれがある。
【0011】
一方、露光時間を長くするには、同時に発光できるサイリスタの数を増やす必要がある。しかし、従来の技術では、同時に発光できるサイリスタの数を増やすにはφI ラインの本数を増やさなければならず、この方法では、φI ラインの増加分だけ素子面積および、取出し端子が増えるという問題点があった。素子面積の増加はチップコストの増加となり、取出し端子数の増加は組立コストおよび駆動回路の複雑化を招く。
【0012】
本発明の目的は、φI ラインの数を1本のまま、2個のサイリスタを同時に点灯できる自己走査型発光素子アレイを提供することにある。
【0013】
【課題を解決するための手段】
本発明の第1の態様は、自己走査型発光素子アレイである。本発明は、しきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子転送素子多数個を、一次元的に配列し、隣接する転送素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流の一方向性をもつ電気的手段にて互いに接続し、前記一次元的に配列された各転送素子の残りの2電極のうちの一方に、外部から2相のクロックパルスを、それぞれ1素子おきに供給する2本のクロックパルスラインを設け、一方の相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子近傍の転送素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させ、他方の相のクロックパルスにより、前記ある転送素子の隣接する転送素子をオンさせ、発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な3端子発光素子多数個を、一次元的に配列し、前記転送素子の各制御電極を、前記発光素子の対応する制御電極に接続し、前記各発光素子の残りの2電極の一方に、発光のための書込み信号を印加する1本の書込み信号ラインを設けた自己走査型発光素子アレイにおいて、前記各発光素子の残りの2電極の一方は、抵抗を介して、前記書込み信号ラインに接続されていることを特徴とする。
【0014】
前記抵抗の値は、1個の発光素子に流す電流では隣接する発光素子が発光せず、2倍の電流を流したとき、隣接する発光素子も同時に発光するように選ばれる。
【0015】
前記3端子転送素子および前記3端子発光素子は、pnpn構造の3端子発光サイリスタよりなる。この場合、前記抵抗は、
(1)前記pnpn構造の最上層の保護膜上に形成された抵抗体で、
(2)前記発光素子の残りの2電極の一方の電極上に形成された抵抗体で、
(3)前記pnpn構造の最上層である半導体層の不純物濃度を調整して、この半導体層上に形成される、前記発光素子の残りの2電極のうちの一方の電極との間の接触抵抗で、
あるいは、
(4)前記発光素子である発光サイリスタの寄生抵抗で形成できる。
【0016】
また、本発明の第2の態様は、自己走査型発光素子アレイの駆動方法である。この方法によれば、転送素子がオンしているときに、制御電極がこの転送素子の制御電極に接続されている発光素子の一方の電極に印加される書込み信号を、1個の発光素子が点灯する場合と、2個の隣接する発光素子が同時に点灯する場合とに制御することを特徴とする。
【0017】
【発明の実施の形態】
図4に、本発明の自己走査型発光素子アレイの一実施形態の等価回路図を示す。基本的には、図3の回路にほぼ同じであり、したがって図3と同じ構成要素には、図3と同じ参照番号または記号を付して示してある。
【0018】
本実施の形態によれば、図3の回路において、φI ラインと発光部サイリスタのアノード端子との間に、適切な値の抵抗RA を設ける。
【0019】
このような構成の自己走査型発光素子アレイにおいて、いま、シフト部サイリスタTn がオンしているとき、サイリスタTn とゲートが接続されている発光部サイリスタLn のI−V特性の例を図5に実線で示す。図5において、横軸は電流を、縦軸は電圧を示す。シフト部サイリスタTn がオンしているため、発光部サイリスタLn は単純なダイオードと同じ直線状のI−V特性となっている。すなわち、順方向立上がり電圧が約1V、直線の傾きは抵抗RA の抵抗値(以降、RA は抵抗値を示すこともある)に相当し、この図では、50Ωである。一方、発光部サイリスタLn の右隣のサイリスタLn+1 のゲートは、結合ダイオードDn の電圧降下分(約1V)高い電圧がかけられているので、φI ラインが(2+α)Vの電圧がかからないとオンできない。もし、サイリスタLn と同時にサイリスタLn+1 を点灯しようとすると、電流を増やしていき、φI の電圧がサイリスタLn+1 のオン電圧(しきい電圧)を超えればよい。このとき、I−V特性曲線は、図5において実線から破線に乗り移る。
【0020】
さて、RA =0の場合、すなわち図3の回路の場合、サイリスタの内部抵抗を無視するなら、I−V特性曲線は水平となり、いくら電流を流しても、サイリスタLn+1 のしきい電圧を超えることができない。これが、従来の自己走査型発光素子アレイにおいてφI ライン1本あたり1サイリスタしか点灯できなかった理由である。
【0021】
図4の回路において、抵抗値RA は、1個のサイリスタに流す電流では、隣りのサイリスタが点灯せず、かつ、2倍の電流を流したときに、隣のサイリスタも点灯するように選ぶ。すなわち、サイリスタを点灯させようとしている電流がIL のとき、
【0022】
【数1】
D +RA ×IL <Vth(n+1)<VD +RA ×2IL
ただし、
th(n+1)は、サイリスタLn+1 のしきい電圧、VD は、サイリスタのpn接合の立上がり電圧である。
A について解くと、
【0023】
【数2】
(Vth(n+1)−VD )/IL >+RA >(Vth(n+1)−VD )/2IL
例えば、Vth(n+1)=2.1V,IL =15mA,VD =1Vとすると、
73.3Ω>RA >36.7Ω
となる。
【0024】
このような値の抵抗RA を、pnpn構造の3端子発光サイリスタに作り込む第1の例を図6に示す。(a)は平面図、(b)は(a)のA−A′線断面図である。
【0025】
3端子発光サイリスタは、基本的に、n型半導体基板160上に、n型半導体基板161,p型半導体層162,n型半導体層163,p型半導体層164が順次積層されている。保護膜150上に、φI ライン(Al配線)120,発光部サイリスタのアノード電極112へのAl配線119、ゲート電極132へのAl配線130が設けられている。抵抗RA は、Al配線120とAl配線119との間の保護膜150上に設けられたCrSiOサーメットよりなる薄膜抵抗140により形成される。ここでは、抵抗体として、CrSiOサーメットを用いたが、他のサーメット(AuSiO,AgSiOなど)でもよく、また、Ni,Cr,NiCr,W,Pt,Pdなどの、金属被膜を抵抗体に用いても良い。
【0026】
なお、n型半導体基板160の裏面には共通の裏面電極100が設けられている。
【0027】
図7は、抵抗RA の他の構成例を示す。(a)は平面図、(b)は(a)のB−B′線断面図である。この例では、抵抗RA は、Al配線119とアノード電極112の間に、Niの抵抗体113を挿入して構成されている。ここでも、前述の抵抗体と同様の材料を用いることができる。
【0028】
さらに、抵抗RA は、アノード層164の不純物濃度を調整して、アノード電極112との間の接触抵抗を調整することにより形成することも可能である。また、抵抗RA は、オン時のサイリスタの寄生抵抗で実現しても良い。
【0029】
なお、図7の例では、アノード電極へのAl配線119は、φI 配線120に直接に接続されていることに留意されたい。
【0030】
図8は、以上の実施形態の自己走査型発光素子アレイのφI ラインの駆動回路の例を示す。この駆動回路は、インバータと、MOSFETと、電流制限用抵抗RIa,RIbとで構成される。VIa,VIbはコントロール端子、VI は出力端子である。
【0031】
コントロール端子VIaをHレベルにすると、出力端子は抵抗RIa経由で+VDDに接続される。さらに、コントロール端子VIbをHレベルとすると、抵抗RIaと並列に抵抗RIbが接続され、抵抗RIa,RIbの抵抗値を同じにしておくとφI の電流が2倍になる。
【0032】
したがって、この駆動回路によれば、1個のサイリスタを点灯させるには、コントロール端子VIaをHレベルにし、隣接する2個のサイリスタを同時に点灯させるには、コントロール端子VIa,VIbを同時にHレベルにすることになる。
【0033】
図9は、2つの電流源Ja ,Jb と、各電流源の出力に接続されたスイッチSWa ,SWb とよりなるφI ライン駆動回路の他の例を示す。各スイッチは、コントロール端子VIa,VIbにより、開/閉が制御される。すなわち、コントロール端子がHレベルのときスイッチが閉となる。
【0034】
コントロール端子VIaをHレベルにすることで、スイッチSWa が閉じφI 端子に電流源Ja の電流が流れる。さらに、コントロール端子VIbをHレベルにすると、電流源Ja およびJb から電流が流れる。各電流源の電流を同一にしておくと、φI 端子に2倍の電流が流れる。
【0035】
したがって、この駆動回路によれば、図8の駆動回路と同様に、1個のサイリスタを点灯させるには、コントロール端子VIaをHレベルにし、隣接する2個のサイリスタを同時に点灯させるには、コントロール端子VIa,VIbを同時にHレベルにすることになる。
【0036】
次に、以上のような駆動回路を用いて、図4の自己走査型発光素子アレイの駆動方法の一例を説明する。自己走査型発光素子アレイには、1200dpiの解像度のものを用いるものとする。
【0037】
この駆動方法では、高解像度(高画質)の出力を得たい場合は1200dpiでの描画を行い、一方、低解像度でも十分な用途には600dpiでの描画を行う、すなわち隣接する2個のサイリスタを同時に順次点灯させるものとする。
【0038】
図10(a)は、1200dpiの高解像度で描画する場合の駆動波形を、図10(b)は、600dpiの低解像度で描画する場合の駆動波形を示す。
【0039】
図10(a)において、コントロール端子VIaを、クロックパルスφ1,φ2にそれぞれ対応させて、Hレベルにする。他方、コントロール端子VIbはLレベルのままにしておく。これにより、図4の発光部サイリスタは、1個ずつ順次点灯していく。この駆動方法によれば、1200dpiの解像度で描画される。しかし、この方法では、1個のサイリスタが順次点灯していくので、解像度を下げても露光時間は変わらない。したがって、露光量が変わらないので、印刷速度はほとんど変わらない。
【0040】
図10(b)において、コントロール端子VIa,VIbは、連続する2個のクロックパルスφ1,φ2にそれぞれ対応させて同じタイミングでHレベルにする。これにより、2個のサイリスタが同時に順次点灯していく。この駆動方法によれば、600dpiの解像度で描画されるが、図10(a)の駆動方法に比べて、露光時間を2倍にできるので、したがって印刷速度を2倍にすることができる。
【0041】
図4の自己走査型発光素子アレイの駆動方法の他の例を説明する。この駆動方法では、解像度を落とすことなく、露光量を2倍にできる。その駆動波形例を図11に示す。
【0042】
図4の自己走査型発光素子アレイにおいて、シフト部のn番目のサイリスタがオンした状態で、コントロール端子VIaをHレベルとすると、発光部のサイリスタLn が点灯する。さらに、コントロール端子VIaがHレベルの状態でコントロール端子VIbをHレベルとすると、サイリスタLn+1 も同時に点灯する。図中、点列Aは、コントロール端子VIaがHレベルとなることにより、サイリスタLn が点灯していることを、○印にハッチングして示している。さらに、コントロール端子VIbがHレベルになることにより、サイリスタLn+1 も同時に点灯している場合を点列Bの○印にハッチングして示した。点列Bの点は、n+1番目の点であるので、右にずらして書いてある。
【0043】
1ライン描画後、各ドットの露光量は、点列A,Bの縦に並んだ2個の点が何個点灯しているかできまる。0個のとき白丸(無露光)、1個のときハッチングした丸(露光量1単位)、2個のときは黒丸(露光量2単位)で示した(点列C)。これによると、黒丸が並ぶ先頭は必ず露光量が半分となるハッチングした丸となっている。
【0044】
この駆動方法では、解像度を落とすことなく、露光量を2倍にできる。ただし、この駆動方法を使うと、描画ラインの先頭ドットの露光量が他のドットの半分になってしまう。しかし、電子写真方式では、パターンによっては原画よりも太ってしまう場合が多いため、先頭の露光量を抑えることにより、より原画に忠実な露光が可能となる。また、必要に応じて、描画ラインの末尾ドットの露光量も半分にすることも可能である。
【0045】
【発明の効果】
本発明によれば、φI ラインの数を1本のまま、2個のサイリスタを同時に点灯できる自己走査型発光素子アレイを提供できる。したがって、露光時間を大きくできるので感光ドラム上での露光量が増大する結果、光プリンタ装置の印刷速度を高めることができる。
【図面の簡単な説明】
【図1】光書込みヘッドを備える光プリンタの原理を示す図である。
【図2】光書込みヘッドの構造を示す図である。
【図3】シフト部と発光部とを分離した構造の自己走査型発光素子アレイの等価回路図である。
【図4】本発明の自己走査型発光素子アレイの一実施形態の等価回路図である。
【図5】発光部サイリスタのI−V特性を示す図である。
【図6】抵抗RA を、pnpn構造の3端子発光サイリスタに作り込む第1の例を示す図である。
【図7】抵抗RA を、pnpn構造の3端子発光サイリスタに作り込む第2の例を示す図である。
【図8】φI ライン駆動回路の第1の例を示す図である。
【図9】φI ライン駆動回路の第2の例を示す図である。
【図10】駆動方法の第1の例を示す波形図である。
【図11】駆動方法の第2の例を示す波形図である。
【符号の説明】
10 φI ライン
12 VGKライン
14 φ1ライン
16 φ2ライン
112 アノード電極
119 Al配線
120 φI ライン
130 Al配線
132 ゲート電極
150 保護膜
160 n型半導体基板
162 p型半導体層
163 n型半導体層
164 p型半導体層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a self-scanning light-emitting element array, and more particularly to a self-scanning light-emitting element array capable of simultaneously lighting two thyristors on one chip and a driving method thereof.
[0002]
[Prior art]
A write head (optical write head) of an optical printer is a light source for exposing a photosensitive drum to light, and has a light emitting element array. FIG. 1 shows a principle diagram of an optical printer having an optical writing head. A photoconductive material (photosensitive member) such as amorphous Si is formed on the surface of the cylindrical photosensitive drum 5. This drum rotates at the speed of printing. The surface of the photosensitive drum of the rotating drum is uniformly charged by the charger 6. Then, the optical writing head 7 irradiates the photosensitive member with the light of the dot image to be printed, neutralizes the charging where the light hits, and forms a latent image. Subsequently, the developing unit 8 applies toner to the photoconductor according to the charged state on the photoconductor. Then, the toner is transferred onto the paper 14 sent from the cassette 12 by the transfer device 10. The sheet is heated and fixed by the fixing device 16 and sent to the stacker 18. On the other hand, the drum that has been transferred is neutralized by the erasing lamp 20 over the entire surface, and the remaining toner is removed by the cleaner 22.
[0003]
The structure of the optical writing head 7 is shown in FIG. The optical writing head is composed of a light emitting element array 24 and an erecting equal-magnification optical system, for example, a rod lens array 26, and the focal point of the lens is formed on the photosensitive drum 5.
[0004]
The present inventors have paid attention to a three-terminal light-emitting thyristor having a pnpn structure as a component of a self-scanning light-emitting element array, and have already applied for patents (Japanese Patent Application Laid-Open Nos. 1-238962 and 2-14584). JP-A-2-92650, JP-A-2-92651), and as a light source for an optical printer, it is easy to mount, the light-emitting element pitch can be made fine, and a compact self-scanning light-emitting element array can be produced. showed that.
[0005]
Furthermore, the present inventors have proposed a self-scanning light-emitting element array having a structure in which a transfer thyristor array is used as a shift portion and separated from a light-emitting thyristor array that is a light-emitting portion (Japanese Patent Laid-Open No. 2-263668).
[0006]
A circuit example of a conventional self-scanning light emitting element array is shown in FIG. Shift units (thyristors T 0 , T 1 , T 2 ,...) Driven by the two-phase clock pulses φ1, φ2 and light emitting units (thyristors L 0 , L 1 , L 2 ,. ). Diodes D 0 , D 1 , D 2 ,... Are used to electrically connect the gates of the transfer unit thyristors. V GK is a power supply (usually +5 V), and is connected to the gate electrodes G 0 , G 1 , G 2 ,... Of each transfer unit thyristor via a load resistance R L. The gate electrode of the transfer unit thyristor is also connected to the gate electrode of the light emitting unit thyristor. A start pulse φ S is applied to the gate electrode of the transfer unit thyristor T 0 , transfer clock pulses φ 1 and φ 2 are applied alternately to the anode electrode of the transfer unit thyristor, and writing is performed on the anode electrode of the light emitting unit thyristor. signal phi I is added.
[0007]
Note in the figure, is 10 phi I line, 12 V GK line 14 is φ1 line 16 represents the φ2 line. Further, R1, R2, R I is, .phi.1 line, .phi.2 line, current limiting resistor inserted phi I line, R S represents a current limiting resistor for the start pulse.
[0008]
Now, when the n-th shift unit thyristor T n is on, when the write signal phi I and H, the light emitting unit thyristors L n are turned on corresponding to the selectively shifting unit thyristor T n. This is because the gates of the thyristor T n and the thyristor L n are directly connected to each other and have the same potential. When the thyristor T n is on, the gate potential of the light emitting unit thyristor L n is almost the substrate potential. This is because the potential becomes low. The light emitting unit thyristor having the next lowest potential is the gate of the thyristor L n + 1 and has a value about 1 V higher than the voltage drop of the coupling diode D n . In this state, when the write signal φ I line is pulled up to an H voltage (for example, +5 V), the thyristor L n having the lowest gate potential is turned on earliest. Once turned on, the anode voltage of the thyristor L n, is fixed at approximately 1V of the forward voltage of the pn junction. Since the anodes of all the thyristors of the light emitting section are directly connected to the φ I line 10, the thyristor L n + 1 having the next highest gate potential disappears because the potential difference between the gate and the anode disappears. For this reason, in a conventional self-scanning light emitting element array, only one thyristor can be turned on simultaneously per φ I line.
[0009]
[Problems to be solved by the invention]
In order to increase the printing speed of the optical printer, it is necessary to increase the exposure energy on the photosensitive drum. Since the exposure energy is the product of the light output of the thyristor (having the power factor dimension) and the exposure time, in order to increase the exposure energy, it is necessary to increase the light output or to increase the exposure time.
[0010]
In order to increase the optical output, if the thyristor has the same structure, the current is increased. However, since the device life is affected, the current cannot be increased unnecessarily. For example, it is known that the speed of the electromigration that determines the life of the Al wiring is proportional to the 1.6 to the fourth power of the current. If the current is increased, the life may be dramatically shortened.
[0011]
On the other hand, to increase the exposure time, it is necessary to increase the number of thyristors that can emit light simultaneously. However, a problem in the conventional art, it is necessary to increase the number of phi I line to increase the number of thyristors capable of emitting light at the same time, in this way, phi I line increase only element area and, that the takeout terminal increases There was a point. An increase in the element area results in an increase in chip cost, and an increase in the number of extraction terminals causes an assembly cost and a complicated drive circuit.
[0012]
An object of the present invention is to provide a self-scanning light-emitting element array capable of simultaneously lighting two thyristors while keeping the number of φ I lines at one.
[0013]
[Means for Solving the Problems]
The first aspect of the present invention is a self-scanning light emitting element array. In the present invention, a number of three-terminal transfer elements whose threshold voltage or threshold current can be electrically controlled from the outside are arranged one-dimensionally to control the threshold voltage or threshold current of adjacent transfer elements. The control electrodes are connected to each other by electrical means having a unidirectional voltage or current, and a two-phase clock is externally applied to one of the remaining two electrodes of each of the one-dimensionally arranged transfer elements. Two clock pulse lines for supplying pulses every other element are provided, and when a certain transfer element is turned on by a clock pulse of one phase, the threshold voltage or threshold of the transfer element in the vicinity of the transfer element is set. The threshold current for the light emission is changed by changing the threshold current through the electrical means and turning on the adjacent transfer element of the certain transfer element by the clock pulse of the other phase. Are arranged in a one-dimensional manner, and each control electrode of the transfer element is connected to a corresponding control electrode of the light-emitting element. In the self-scanning light emitting element array in which one write signal line for applying a write signal for light emission is provided on one of the remaining two electrodes, one of the remaining two electrodes of each light emitting element is connected via a resistor. And connected to the write signal line.
[0014]
The value of the resistance is selected so that the adjacent light emitting element does not emit light when the current passed through one light emitting element, and the adjacent light emitting element emits light simultaneously when a double current flows.
[0015]
The three-terminal transfer element and the three-terminal light-emitting element are each composed of a three-terminal light-emitting thyristor having a pnpn structure. In this case, the resistance is
(1) A resistor formed on the uppermost protective film of the pnpn structure,
(2) a resistor formed on one of the remaining two electrodes of the light emitting element;
(3) The contact resistance between one of the remaining two electrodes of the light emitting element formed on the semiconductor layer by adjusting the impurity concentration of the semiconductor layer which is the uppermost layer of the pnpn structure so,
Or
(4) It can be formed by a parasitic resistance of a light emitting thyristor which is the light emitting element.
[0016]
The second aspect of the present invention is a method for driving a self-scanning light emitting element array. According to this method, when the transfer element is turned on, the write signal applied to one electrode of the light emitting element connected to the control electrode of the transfer element is transmitted to one light emitting element. Control is performed when the lamp is turned on and when two adjacent light-emitting elements are turned on simultaneously.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 4 shows an equivalent circuit diagram of an embodiment of the self-scanning light emitting element array of the present invention. Basically, it is almost the same as the circuit of FIG. 3, and therefore the same components as those of FIG. 3 are denoted by the same reference numerals or symbols as those of FIG.
[0018]
According to the present embodiment, in the circuit of FIG. 3, the resistor RA having an appropriate value is provided between the φ I line and the anode terminal of the light emitting unit thyristor.
[0019]
In the self-scanning light-emitting element array having such a configuration, when the shift unit thyristor T n is turned on, an example of the IV characteristic of the light-emitting unit thyristor L n to which the gate is connected to the thyristor T n. This is indicated by a solid line in FIG. In FIG. 5, the horizontal axis represents current and the vertical axis represents voltage. Since the shift unit thyristor T n is on, the light emitting unit thyristor L n has the same linear IV characteristics as a simple diode. That is, the forward rise voltage of approximately 1V, the resistance value of the slope of the line resistance R A (hereinafter, R A is may show a resistance value) corresponds to, in this figure, a 50 [Omega. On the other hand, the gate of the thyristor L n + 1 on the right side of the light emitting unit thyristor L n is applied with a voltage that is higher by the voltage drop (about 1 V) of the coupling diode D n , so that the φ I line is (2 + α) V. It cannot be turned on unless voltage is applied. If the thyristor L n + 1 is to be turned on simultaneously with the thyristor L n , the current is increased, and the voltage of φ I only needs to exceed the ON voltage (threshold voltage) of the thyristor L n + 1 . At this time, the IV characteristic curve changes from a solid line to a broken line in FIG.
[0020]
Now, in the case of R A = 0, that is, in the case of the circuit of FIG. 3, if the internal resistance of the thyristor is ignored, the IV characteristic curve becomes horizontal and the threshold of the thyristor L n + 1 no matter how much current flows. The voltage cannot be exceeded. This is the reason why only one thyristor can be turned on per φ I line in the conventional self-scanning light emitting element array.
[0021]
In the circuit of FIG. 4, the resistance value R A is selected so that the adjacent thyristor does not light up when a current flows through one thyristor, and the adjacent thyristor also lights up when a double current flows. . That is, when the current is trying to light the thyristor is I L,
[0022]
[Expression 1]
V D + R A × I L <V th (n + 1) <V D + R A × 2I L
However,
V th (n + 1) is the threshold voltage of the thyristor L n + 1 , and V D is the rising voltage of the pn junction of the thyristor.
Solving for RA ,
[0023]
[Expression 2]
(V th (n + 1) −V D ) / I L > + R A > (V th (n + 1) −V D ) / 2I L
For example, if V th (n + 1) = 2.1V, I L = 15 mA, V D = 1V,
73.3Ω> R A > 36.7Ω
It becomes.
[0024]
FIG. 6 shows a first example in which the resistor RA having such a value is formed in a three-terminal light-emitting thyristor having a pnpn structure. (A) is a top view, (b) is the sectional view on the AA 'line of (a).
[0025]
In the three-terminal light-emitting thyristor, an n-type semiconductor substrate 161, a p-type semiconductor layer 162, an n-type semiconductor layer 163, and a p-type semiconductor layer 164 are sequentially stacked on an n-type semiconductor substrate 160. On the protective film 150, a φ I line (Al wiring) 120, an Al wiring 119 to the anode electrode 112 of the light emitting unit thyristor, and an Al wiring 130 to the gate electrode 132 are provided. The resistor RA is formed by a thin film resistor 140 made of CrSiO cermet provided on the protective film 150 between the Al wiring 120 and the Al wiring 119. Here, CrSiO cermet is used as the resistor, but other cermets (AuSiO, AgSiO, etc.) may be used, and a metal film such as Ni, Cr, NiCr, W, Pt, Pd is used as the resistor. Also good.
[0026]
A common back electrode 100 is provided on the back surface of the n-type semiconductor substrate 160.
[0027]
FIG. 7 shows another configuration example of the resistor RA . (A) is a top view, (b) is the BB 'sectional view taken on the line of (a). In this example, the resistor RA is configured by inserting a Ni resistor 113 between the Al wiring 119 and the anode electrode 112. Here too, the same material as that of the resistor can be used.
[0028]
Further, the resistor RA can be formed by adjusting the impurity concentration of the anode layer 164 and adjusting the contact resistance with the anode electrode 112. The resistor RA may be realized by a parasitic resistance of a thyristor when it is turned on.
[0029]
It should be noted that in the example of FIG. 7, the Al wiring 119 to the anode electrode is directly connected to the φ I wiring 120.
[0030]
FIG. 8 shows an example of a driving circuit for the φ I line of the self-scanning light emitting element array of the above embodiment. This drive circuit includes an inverter, a MOSFET, and current limiting resistors R Ia and R Ib . V Ia and V Ib are control terminals, and V I is an output terminal.
[0031]
When the control terminal V Ia is set to H level, the output terminal is connected to + V DD via the resistor R Ia . Furthermore, control when a terminal V Ib to the H level, the resistance R Ia and the resistor R Ib is connected in parallel, the resistance R Ia, current idea to the same resistance value of R Ib phi I is doubled.
[0032]
Therefore, according to this drive circuit, to turn on one thyristor, the control terminal V Ia is set to the H level, and to turn on two adjacent thyristors simultaneously, the control terminals V Ia and V Ib are simultaneously turned on. It becomes H level.
[0033]
FIG. 9 shows another example of the φ I line driving circuit including two current sources J a and J b and switches SW a and SW b connected to the outputs of the respective current sources. Each switch is controlled to be opened / closed by control terminals V Ia and V Ib . That is, the switch is closed when the control terminal is at the H level.
[0034]
By the control terminal V Ia to H level, the current of the current source J a flows to the switch SW a is closed phi I terminal. Further, when the control terminal V Ib is set to H level, current flows from the current sources J a and J b . If the current of each current source is the same, twice the current flows through the φ I terminal.
[0035]
Therefore, according to this drive circuit, as in the drive circuit of FIG. 8, in order to turn on one thyristor, the control terminal V Ia is set to H level and two adjacent thyristors are turned on simultaneously. The control terminals V Ia and V Ib are simultaneously set to the H level.
[0036]
Next, an example of a method for driving the self-scanning light-emitting element array in FIG. 4 will be described using the drive circuit as described above. A self-scanning light-emitting element array having a resolution of 1200 dpi is used.
[0037]
In this driving method, when a high resolution (high image quality) output is desired, drawing is performed at 1200 dpi. On the other hand, even at a low resolution, drawing is performed at 600 dpi. That is, two adjacent thyristors are connected. It shall be turned on sequentially at the same time.
[0038]
FIG. 10A shows a drive waveform when drawing at a high resolution of 1200 dpi, and FIG. 10B shows a drive waveform when drawing at a low resolution of 600 dpi.
[0039]
In FIG. 10A, the control terminal V Ia is set to the H level in correspondence with the clock pulses φ1 and φ2, respectively. On the other hand, the control terminal V Ib is kept at the L level. Accordingly, the light emitting unit thyristors in FIG. 4 are sequentially turned on one by one. According to this driving method, rendering is performed at a resolution of 1200 dpi. However, in this method, since one thyristor is sequentially turned on, the exposure time does not change even if the resolution is lowered. Therefore, since the exposure amount does not change, the printing speed hardly changes.
[0040]
In FIG. 10B, the control terminals V Ia and V Ib are set to the H level at the same timing so as to correspond to the two continuous clock pulses φ1 and φ2, respectively. As a result, the two thyristors are sequentially turned on simultaneously. According to this driving method, drawing is performed with a resolution of 600 dpi. However, since the exposure time can be doubled compared to the driving method of FIG. 10A, the printing speed can be doubled.
[0041]
Another example of the method for driving the self-scanning light emitting element array of FIG. 4 will be described. With this driving method, the exposure amount can be doubled without reducing the resolution. An example of the drive waveform is shown in FIG.
[0042]
In the self-scanning light-emitting element array of FIG. 4, when the control terminal V Ia is set to H level with the n-th thyristor of the shift unit turned on, the thyristor L n of the light-emitting unit is turned on. Further, when the control terminal V Ib is set to H level while the control terminal V Ia is at H level, the thyristor L n + 1 is also turned on at the same time. In the figure, the dot sequence A indicates that the thyristor L n is lit when the control terminal V Ia is at the H level by hatching with a circle. Further, the case where the thyristor L n + 1 is also turned on at the same time when the control terminal V Ib becomes H level is indicated by hatching in the circle of the point sequence B. Since the point in point sequence B is the (n + 1) th point, it is shifted to the right.
[0043]
After one line is drawn, the exposure amount of each dot is determined by how many two dots arranged in the vertical direction in the point sequences A and B are lit. A white circle (no exposure) when 0, a hatched circle (1 unit of exposure) when it is 1, and a black circle (2 units of exposure) when 2 (dot sequence C). According to this, the head where the black circles are arranged is a hatched circle in which the exposure amount is always halved.
[0044]
With this driving method, the exposure amount can be doubled without reducing the resolution. However, if this driving method is used, the exposure amount of the first dot of the drawing line is half that of the other dots. However, since the electrophotographic method is often thicker than the original image depending on the pattern, it is possible to perform exposure more faithful to the original image by suppressing the exposure amount at the head. If necessary, the exposure amount of the last dot of the drawing line can be halved.
[0045]
【The invention's effect】
According to the present invention, it is possible to provide a self-scanning light emitting element array capable of simultaneously lighting two thyristors while keeping the number of φ I lines at one. Therefore, since the exposure time can be increased, the amount of exposure on the photosensitive drum increases, and as a result, the printing speed of the optical printer device can be increased.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of an optical printer including an optical writing head.
FIG. 2 is a diagram showing a structure of an optical writing head.
FIG. 3 is an equivalent circuit diagram of a self-scanning light emitting element array having a structure in which a shift unit and a light emitting unit are separated.
FIG. 4 is an equivalent circuit diagram of an embodiment of the self-scanning light emitting element array of the present invention.
FIG. 5 is a diagram illustrating IV characteristics of a light emitting unit thyristor.
FIG. 6 is a diagram showing a first example in which a resistor RA is formed in a three-terminal light-emitting thyristor having a pnpn structure.
FIG. 7 is a diagram illustrating a second example in which a resistor RA is formed in a three-terminal light-emitting thyristor having a pnpn structure.
FIG. 8 is a diagram illustrating a first example of a φ I line driving circuit;
FIG. 9 is a diagram illustrating a second example of a φ I line driving circuit.
FIG. 10 is a waveform diagram showing a first example of a driving method.
FIG. 11 is a waveform diagram showing a second example of a driving method.
[Explanation of symbols]
10 φ I line 12 V GK line 14 φ 1 line 16 φ 2 line 112 Anode electrode 119 Al wiring 120 φ I line 130 Al wiring 132 Gate electrode 150 Protective film 160 n-type semiconductor substrate 162 p-type semiconductor layer 163 n-type semiconductor layer 164 p Type semiconductor layer

Claims (13)

しきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する3端子転送素子多数個を、一次元的に配列し、
隣接する転送素子のしきい電圧もしくはしきい電流を制御するゲート電極を、電圧もしくは電流の一方向性をもつダイオードが直列に接続されるように、ダイオードをそれぞれ介在させて互いに接続し、
前記ダイオードにより互いに接続された各転送素子のそれぞれ1素子おきに、当該転送素子のアノード電極またはカソード電極のうちの一方に、外部から2相のクロックパルスのいずれか一方を供給する2本のクロックパルスラインを設け、
一方の相のクロックパルスにより、ある転送素子がオンしているとき、その転送素子に前記ダイオードを介して接続され、当該ダイオードによりしきい電圧もしくはしきい電流が変化した転送素子を、他方の相のクロックパルスによりオンさせ、
発光のためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な、ゲート電極、アノード電極、カソード電極を有する3端子発光素子多数個を、前記転送素子のそれぞれに対応させて一次元的に配列し、
前記転送素子の各ゲート電極を、当該転送素子に対応する前記発光素子のゲート電極に接続し、
前記各発光素子のアノード電極またはカソード電極の一方に、発光のための書込み信号を印加する1本の書込み信号ラインを設けた自己走査型発光素子アレイにおいて、
前記各発光素子のアノード電極またはカソード電極の一方は、抵抗を介して、前記書込み信号ラインに接続され、
前記抵抗の値は、1個の発光素子に流す電流では、オンしている転送素子に対応する発光素子は発光するが、ダイオードを介してしきい電圧もしくはしきい電流が変化した転送素子に対応する発光素子が発光せず、2倍の電流を流したとき、当該発光素子も同時に発光するように選ばれる
ことを特徴とする自己走査型発光素子アレイ。
A plurality of three-terminal transfer elements having a gate electrode, an anode electrode, and a cathode electrode, in which a threshold voltage or a threshold current can be electrically controlled from the outside, are arranged one-dimensionally,
The gate electrodes that control the threshold voltage or threshold current of adjacent transfer elements are connected to each other with diodes interposed so that diodes having a unidirectional voltage or current are connected in series ,
Two clocks for supplying either one of the two-phase clock pulses from the outside to one of the anode electrode and the cathode electrode of each transfer element connected to each other by the diode Provided a pulse line,
When a transfer element is turned on by a clock pulse of one phase, the transfer element connected to the transfer element via the diode and having a threshold voltage or a threshold current changed by the diode is transferred to the other phase. by the clock pulse to Rio down,
A plurality of three-terminal light emitting elements having a gate electrode, an anode electrode, and a cathode electrode whose threshold voltage or threshold current for light emission can be electrically controlled from the outside are one-dimensionally associated with each of the transfer elements. Array
Connecting each gate electrode of the transfer element to the gate electrode of the light emitting element corresponding to the transfer element ;
In the self-scanning light-emitting element array in which one write signal line for applying a write signal for light emission is provided on one of the anode electrode or the cathode electrode of each light-emitting element,
One of the anode electrode or cathode electrode of each light emitting element is connected to the write signal line through a resistor,
The resistance value corresponds to a transfer element in which a threshold voltage or a threshold current is changed through a diode, although a light-emitting element corresponding to a transfer element that is on emits light when a current flows through one light-emitting element. The self-scanning light-emitting element array is selected so that the light-emitting element that emits light does not emit light and the light-emitting element emits light at the same time when a current of twice is passed .
前記3端子転送素子および前記3端子発光素子は、pnpn構造の3端子発光サイリスタよりなることを特徴とする請求項記載の自己走査型発光素子アレイ。The three-terminal transfer element and the 3-terminal light emitting element, a self-scanning light-emitting array of claim 1, wherein a formed of three-terminal light-emitting thyristor of pnpn structure. 前記抵抗は、前記pnpn構造の最上層の保護膜上に形成された抵抗体よりなることを特徴とする請求項記載の自己走査型発光素子アレイ。 3. The self-scanning light-emitting element array according to claim 2 , wherein the resistor is formed of a resistor formed on the uppermost protective film of the pnpn structure. 前記抵抗は、前記発光素子のアノード電極またはカソード電極の一方の電極上に形成された抵抗体よりなることを特徴とする請求項記載の自己走査型発光素子アレイ。The resistor, the anode electrode or cathode self-scanning light-emitting array according to claim 1, characterized in that from one of the formed on the electrode resistance of the electrode of the light emitting element. 前記抵抗体は、サーメットよりなることを特徴とする請求項または記載の自己走査型発光素子アレイ。The resistor is a self-scanning light-emitting element array according to claim 3 or 4, wherein the formed of cermet. 前記サーメットは、CrSiO,AuSiOまたはAgSiOであることを特徴とする請求項記載の自己走査型発光素子アレイ。6. The self-scanning light-emitting element array according to claim 5 , wherein the cermet is CrSiO, AuSiO, or AgSiO. 前記抵抗体は、金属被膜よりなることを特徴とする請求項または記載の自己走査型発光素子アレイ。The resistor is a self-scanning light-emitting element array according to claim 3 or 4 wherein a made of a metal film. 前記金属被膜は、Ni,Cr,NiCr,W,PtまたはPdであることを特徴とする請求項記載の自己走査型発光素子アレイ。8. The self-scanning light emitting element array according to claim 7 , wherein the metal film is made of Ni, Cr, NiCr, W, Pt or Pd. 前記抵抗は、前記pnpn構造の最上層である半導体層の不純物濃度を調整して、この半導体層上に形成される、前記発光素子のアノード電極またはカソード電極のうちの一方の電極との間の接触抵抗により形成されることを特徴とする請求項記載の自己走査型発光素子アレイ。The resistor adjusts the impurity concentration of the semiconductor layer which is the uppermost layer of the pnpn structure, and is formed between the anode electrode and the cathode electrode of the light emitting element formed on the semiconductor layer. 3. The self-scanning light-emitting element array according to claim 2 , wherein the self-scanning light-emitting element array is formed by contact resistance. 前記抵抗は、前記発光素子である発光サイリスタの寄生抵抗により形成されることを特徴とする請求項記載の自己走査型発光素子アレイ。 3. The self-scanning light emitting element array according to claim 2 , wherein the resistor is formed by a parasitic resistance of a light emitting thyristor that is the light emitting element. 請求項1に記載の自己走査型発光素子アレイを駆動する方法において、前記転送素子がオンしているときに、ゲート電極がこの転送素子のゲート電極に接続されている発光素子のアノード電極またはカソード電極の一方に印加される書込み信号の電流を、1個の発光素子が点灯する場合と、2個の隣接する発光素子が同時に点灯する場合とに制御することを特徴とする自己走査型発光素子アレイの駆動方法。A method of driving a self-scanning light-emitting element array of claim 1, when the transfer element is turned on, the anode electrode or the cathode of the light emitting element in which the gate electrode is connected to the gate electrode of the transfer element A self-scanning light-emitting element characterized by controlling a current of an address signal applied to one of the electrodes when one light-emitting element is turned on and when two adjacent light-emitting elements are turned on simultaneously Array drive method. 前記2個の隣接する発光素子を同時に点灯させる場合に、解像度を小さくするように、前記書込み信号を制御することを特徴とする請求項11記載の自己走査型発光素子アレイの駆動方法。12. The method of driving a self-scanning light-emitting element array according to claim 11 , wherein the write signal is controlled so as to reduce a resolution when the two adjacent light-emitting elements are turned on simultaneously. 前記2個の隣接する発光素子を同時に点灯させる場合に、前記2相のクロックパルス毎に、前記書込み信号を制御することを特徴とする請求項11記載の自己走査型発光素子アレイの駆動方法。12. The method of driving a self-scanning light-emitting element array according to claim 11 , wherein when the two adjacent light-emitting elements are turned on simultaneously, the write signal is controlled for each of the two-phase clock pulses.
JP2000325462A 2000-09-05 2000-10-25 Self-scanning light emitting element array and driving method thereof Expired - Fee Related JP4281240B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000325462A JP4281240B2 (en) 2000-10-25 2000-10-25 Self-scanning light emitting element array and driving method thereof
CNB018026516A CN100396497C (en) 2000-09-05 2001-09-04 Self-scanned light-emitting device array, its driving method, and driving circuit
PCT/JP2001/007633 WO2002020272A1 (en) 2000-09-05 2001-09-04 Self-scanned light-emitting device array, its driving method, and driving circuit
US10/363,611 US7286259B2 (en) 2000-09-05 2001-09-04 Self-scanned light-emitting device array, its driving method, and driving circuit
EP01961338A EP1316430A1 (en) 2000-09-05 2001-09-04 Self-scanned light-emitting device array, its driving method, and driving circuit
TW090121959A TW513798B (en) 2000-09-05 2001-09-05 Self-scanned light-emitting device array, its driving method, and driving circuit
US11/840,538 US20070296803A1 (en) 2000-09-05 2007-08-17 Self-scanning light-emitting element array and driving method and circuit of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000325462A JP4281240B2 (en) 2000-10-25 2000-10-25 Self-scanning light emitting element array and driving method thereof

Publications (2)

Publication Number Publication Date
JP2002134788A JP2002134788A (en) 2002-05-10
JP4281240B2 true JP4281240B2 (en) 2009-06-17

Family

ID=18802823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000325462A Expired - Fee Related JP4281240B2 (en) 2000-09-05 2000-10-25 Self-scanning light emitting element array and driving method thereof

Country Status (1)

Country Link
JP (1) JP4281240B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817774B2 (en) * 2005-09-14 2011-11-16 株式会社沖データ Semiconductor composite device optical print head and image forming apparatus
JP2009173001A (en) * 2007-12-28 2009-08-06 Seiko Epson Corp Method for controlling line head, method for forming image and image forming apparatus
JP4545203B2 (en) * 2008-03-18 2010-09-15 株式会社沖データ Optical print head and image forming apparatus
JP4614017B1 (en) 2009-07-22 2011-01-19 富士ゼロックス株式会社 Light emitting device, print head, and image forming apparatus
JP5423275B2 (en) * 2009-09-17 2014-02-19 富士ゼロックス株式会社 Light emitting element
JP6160429B2 (en) * 2013-10-10 2017-07-12 富士ゼロックス株式会社 Optical scanning device and image forming apparatus

Also Published As

Publication number Publication date
JP2002134788A (en) 2002-05-10

Similar Documents

Publication Publication Date Title
US8884555B2 (en) Light-emitting element array, driving device, and image forming apparatus
US20070296803A1 (en) Self-scanning light-emitting element array and driving method and circuit of the same
US8305415B2 (en) Light-emitting device including a light-up controller, driving method of self-scanning light-emitting element array and print head including the same
JP4543487B2 (en) Lighting method of optical printer head
US8692859B2 (en) Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method
JP5573143B2 (en) Light emitting element array driving device, print head, image forming apparatus, and signal supply method
US8754354B2 (en) Light-emitting device including a memory thyristor array, print head and image forming apparatus including the same
JP4281240B2 (en) Self-scanning light emitting element array and driving method thereof
CN114675515A (en) Print head and image forming apparatus
KR100810451B1 (en) Optical write head and correction method for light spot row deviations
JP4284983B2 (en) Self-scanning light emitting element array chip and optical writing head
JP4281237B2 (en) Self-scanning light emitting device array chip
JP4165003B2 (en) Self-scanning light emitting element array driving method and image forming apparatus
JP2004165535A (en) Self-scan type light emitting element array
JP4333248B2 (en) Self-scanning light emitting element array chip and optical writing head
US8587628B2 (en) Driver apparatus, print head, and image forming apparatus
JP4300921B2 (en) Print head
JPH11330541A (en) End face light emitting element
JP2009143242A (en) Drive method of self-scan light-emitting element array, optical writing head and optical printer
JP4367191B2 (en) Self-scanning light emitting device array
JP4843307B2 (en) Light emitting device and image forming apparatus
JP2003182142A (en) Method for driving optical write head
JP5316589B2 (en) Light emitting device, print head, and image forming apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees