JP4279102B2 - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
JP4279102B2
JP4279102B2 JP2003330095A JP2003330095A JP4279102B2 JP 4279102 B2 JP4279102 B2 JP 4279102B2 JP 2003330095 A JP2003330095 A JP 2003330095A JP 2003330095 A JP2003330095 A JP 2003330095A JP 4279102 B2 JP4279102 B2 JP 4279102B2
Authority
JP
Japan
Prior art keywords
substrate
processing
unit
block
indexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003330095A
Other languages
English (en)
Other versions
JP2005101076A (ja
Inventor
憲二 枦木
康文 小山
隆治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2003330095A priority Critical patent/JP4279102B2/ja
Priority to US10/947,480 priority patent/US7229240B2/en
Publication of JP2005101076A publication Critical patent/JP2005101076A/ja
Application granted granted Critical
Publication of JP4279102B2 publication Critical patent/JP4279102B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Description

本発明は、半導体基板、液晶表示装置用ガラス基板、フォトマスク用ガラス基板、光ディスク用基板等（以下、単に「基板」と称する）に一連の処理を施す基板処理装置及び基板処理方法に関し、特に、基板の搬送制御の改良に関する。
基板処理装置においては、基板処理装置内の所定の処理ユニットでの処理環境の調整に時間を要する場合がある。
例えば基板への加熱処理は、基板処理装置内の加熱処理ユニットで行われる。加熱に必要とされる処理温度が互いに異なる複数のロットについて各ロット内の各基板に加熱処理を行う場合、ロット間で加熱処理ユニットの処理温度調整を行う必要がある。具体的には例えば、前ロットでの加熱処理を６５℃で行う必要があり、次ロットでの加熱処理を７５℃で行う必要がある場合、前ロットの最後の基板の加熱処理を終えた後に加熱処理ユニットの処理温度を上昇させなければならない。
その場合、未だ処理温度の上昇が十分でないまま次ロットの基板が加熱処理ユニットに投入されてしまうと、次ロット初頭の基板に施される加熱処理と、温度調整完了後の次ロット内の各基板に施される加熱処理とが処理温度において異なり、同じロット内で特性の異なる基板が混在することとなる。
タクトタイム（ある処理部における基板処理の動作開始から、次に同一処理部において次の基板に対して同一動作の開始を行うまでの時間）に基づいて搬送制御を行うタクト搬送制御方式においては、特許文献１に記載の技術によってこのような問題を回避することが可能である。特許文献１に記載の技術によれば、処理環境変更の過渡期間においても基板ごとの処理が均一となるよう、処理ユニットへの投入までの待機時間やタクトタイムが設定されるからである。
特開平０４−１１３６１２号公報
しかし、タクトタイムに基づかずに複数の基板を可能な限り連続して順次搬送する制御を行う連続搬送制御方式においては、待機時間やタクトタイムといった、時間に基づく制御思想がない。よって、連続搬送制御方式では基板をどのような時間間隔でどのタイミングで搬送するかにつき制御できないので、基板搬送の待機の必要がある場合、搬送を停止する方策が第一に考えられる。すなわち、ロット間で加熱処理ユニットの処理温度調整を行わねばならない上記の場合を例に採れば、連続搬送制御方式においては、インデクサ（未処理基板の受け入れ、未処理基板の装置内への送り出し、及び、処理済基板の外部への払い出しを行う部位）に装置内への送り出し処理を停止させる方策が採用され得る。
このことを示すのが図１５である。図１５は、基板が基板処理装置内において辿る搬送経路、および、基板の存在位置を示す一例である。図１５においては、インデクサＩＤ、アドヒージョン処理（後述）ユニットＡＨＬ、反射防止膜処理部ＡＲＣ、加熱プレートＨＰ１，ＰＨＰ１、フォトレジストスピンコータＳＣ、冷却プレートＣＰ１，ＣＰ２および基板載置部ＰＡＳＳ３の各部を所定の順序で巡る搬送経路が示されている。
ここで、基板処理装置内の加熱処理ユニットＰＨＰ１が前ロットの基板Ｗｂを加熱処理中であり、その後、加熱処理ユニットＰＨＰ１がその処理温度を変更する場合を考える。連続搬送制御方式では基板を可能な限り連続して順次搬送するので、加熱処理ユニットＰＨＰ１の前段階であるフォトレジストスピンコータＳＣに次ロットの基板が存在しておれば、処理温度を変更し終わる前にフォトレジストスピンコータＳＣから次ロット基板が加熱処理ユニットＰＨＰ１へと投入されてしまう。すると、上述のような、同じロット内で特性の異なる基板が混在するとの問題が生じてしまう。
よって、この場合は、処理温度を変更しなければならない次ロットの基板Ｗａを図１５に示すようにインデクサＩＤから送り出さずに、その搬送を停止すればよい。そして、加熱処理ユニットＰＨＰ１における処理温度変更が完了したときに、インデクサＩＤからの送り出しを再開すればよい。
ところが、このように搬送停止を行うと、送り出し再開時まで基板の搬送処理が行われないので、当然ながらスループットが低下してしまう。
そこで、本発明では、連続搬送制御方式の基板処理装置内において所定の処理ユニットでの処理環境の調整に時間を要する場合であっても、スループット低下を抑制可能な基板処理装置および基板処理方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、タクトタイムに基づかずに複数の基板を連続して順次搬送する制御を行う連続搬送制御方式の基板処理装置であって、前記基板に対して所定の処理を行い、前記所定の処理を行うための処理環境を調整可能な処理ユニットを含む複数の処理ブロックと、未処理の前記基板を受け入れて前記複数の処理ブロック側に送り出すインデクサブロックと、前記インデクサブロックと前記インデクサブロックに隣接する処理ブロックとの間に、および各処理ブロックの間に、それぞれ設けられており、前記基板の受け渡しを行う基板載置部と、を備え、前記インデクサブロックは、対応する前記基板載置部と、前記基板を収納可能なカセットとの間で基板の受け渡しを行うインデクサ用搬送手段、を有し、前記複数の処理ブロックのそれぞれは、対応する前記基板載置部および前記処理ユニットとの間で、前記基板の受け渡しを行う主搬送手段、を有し、前記複数の処理ブロックのうちある任意の処理ブロック内の処理ユニットで処理環境が調整される場合、前記インデクサ用搬送手段および各主搬送手段は、i) 前記基板のうち前記ある任意の処理ブロックに未達で最先のものが、前記複数の基板載置部のうち前記ある任意の処理ブロックの直前に位置する第１基板載置部に載置されるまで、前記最先およびそれ以降の基板の搬送処理を継続させ、ii) 前記最先のものが前記第１基板載置部まで搬送されると、前記搬送処理を停止し、iii) 調整完了の通知を受けた後に、前記搬送処理を再開することを特徴とする。
また、請求項２の発明は、請求項１に記載の基板処理装置であって、前記所定の処理とは、加熱処理であり、前記処理環境の調整とは、前記加熱処理における処理温度の変更のための温度調整であることを特徴とする。
また、請求項３の発明は、請求項１に記載の基板処理装置であって、前記所定の処理とは、液状物塗布処理であり、前記処理環境の調整とは、前記処理ユニット内の洗浄処理による塗布環境の調整であることを特徴とする。
また、請求項４の発明は、基板処理装置において実行され、タクトタイムに基づかずに基板を連続して順次搬送する制御を行う連続搬送制御方式の基板処理方法であって、前記基板処理装置は、前記基板に対して所定の処理を行い、前記所定の処理を行うための処理環境を調整可能な処理ユニットと、主搬送手段と、を含む複数の処理ブロックと、インデクサ用搬送手段を含み、未処理の前記基板を受け入れて前記複数の処理ブロック側に送り出すインデクサブロックと、前記インデクサブロックと前記インデクサブロックに隣接する処理ブロックとの間に、および各処理ブロックの間に、それぞれ設けられており、前記基板の受け渡しを行う基板載置部と、を有し (a) 前記インデクサ用搬送手段および各主搬送手段によって、未処理の前記基板を前記インデクサブロックから前記複数の処理ブロックのそれぞれに送り出す工程と、(b) 前記複数の処理ブロックのうちある任意の処理ブロック内の処理ユニットについて、基板処理に応じた処理環境に調整する工程と、を備え、前記工程(a)は、(a-1) 前記工程(b)が開始された後において、前記基板のうち前記ある任意の処理ブロックの処理ユニットに未達で最先のものが、前記複数の基板載置部のうち前記ある任意の処理ブロックの直前に位置する第１基板載置部に載置されるまで、前記最先およびそれ以降の基板について搬送処理を継続させる工程と、(a-2) 前記最先のものが前記第１基板載置部まで搬送されると、前記搬送処理を停止させる工程と、(a-3) 前記処理環境の調整完了に応じて、前記搬送処理を再開させる工程と、を有することを特徴とする。

また、請求項５の発明は、請求項４に記載の基板処理方法であって、前記所定の処理とは、加熱処理であり、前記処理環境の調整とは、前記加熱処理における処理温度の変更のための温度調整であることを特徴とする。
また、請求項６の発明は、請求項４に記載の基板処理方法であって、前記所定の処理とは、液状物塗布処理であり、前記処理環境の調整とは、前記処理ユニット内の洗浄処理による塗布環境の調整であることを特徴とする。
請求項１および請求項４に記載の発明によれば、処理ユニットの処理環境を調整する場合、基板のうちその処理ユニットに未達で最先のものが、インデクサよりもその処理ユニットにより近い載置手段に載置されるまで、それ以降の基板を搬送してから最先のもの以降の基板の搬送処理を停止し、処理環境の調整完了後に、その搬送処理を再開する。よって、インデクサにて基板を待機させる場合に比べ、処理環境調整後の処理ユニットに基板をより早く送り込むことができる。これにより、スループットの低下を抑制できる。
請求項２および請求項５に記載の発明によれば、所定の処理とは、加熱処理であり、処理環境の調整とは、加熱処理における処理温度の変更のための温度調整である。よって、処理温度変更のための温度調整後の加熱処理ユニットに基板をより早く送り込むことができ、スループットの低下を抑制できる。
請求項３および請求項６に記載の発明によれば、所定の処理とは、液状物塗布処理であり、処理環境の調整とは、処理ユニット内の洗浄処理による塗布環境の調整である。よって、洗浄処理後の液状物塗布処理ユニットに基板をより早く送り込むことができ、スループットの低下を抑制できる。
＜実施の形態１＞
以下、図面を参照しつつ本実施の形態について詳細に説明する。
＜1.基板処理装置の構成＞
図１は、本実施の形態に係る基板処理装置１００の平面図である。ここでは、基板に反射防止膜やフォトレジスト膜を塗布形成するとともに、露光された基板に現像処理などの薬液処理を施す基板処理装置を例にとって説明する。なお、図１および以降の各図には、それらの方向関係を明確にすべく必要に応じて適宜、Ｚ軸方向を鉛直方向とし、ＸＹ平面を水平面とするＸＹＺ直交座標系を付している。
図１に示すように、本実施の形態の基板処理装置１００は、大きく分けて、インデクサブロック１と、基板に対して所定の薬液処理を行う３つの処理ブロック（具体的には反射防止膜処理ブロック２、レジスト膜処理ブロック３、および現像処理ブロック４）と、インターフェイスブロック５とからなり、これらのブロックを並設して構成されている。インターフェイスブロック５には、本実施の形態の基板処理装置１００とは別体の外部装置である露光装置（ステッパー）ＳＴＰが並設されている。
なお、基板処理装置１００においては、図示しない所定の供給手段によって各ブロック内に清浄空気がダウンフローの状態で供給されている。これにより、各ブロック内において、パーティクルの巻き上がりや気流によるプロセスへの悪影響が回避される。
また、各ブロック内は外部に対して若干陽圧に保たれており、パーティクルや汚染物質の侵入などを防いでいる。特に、反射防止膜処理ブロック２内の気圧はインデクサブロック１内の気圧よりも高くなるように設定されている。これにより、インデクサブロック１内の雰囲気が反射防止膜処理ブロック２に流入しないので、外部の雰囲気の影響を受けずに各処理ブロックで処理を行うことができる。
インデクサブロック１は、基板処理装置１００の外部からの未処理の基板Ｗの受け入れや、逆に処理済の基板Ｗの外部への払い出しを担う部位である。インデクサブロック１には、所定枚数の基板Ｗを多段に収納可能なカセットＣを複数個（図１においては４個）並べて載置するカセット載置台６と、カセットＣから未処理の基板Ｗを順に取り出して後段の処理へと供するとともに、処理済の基板Ｗ受け取って再びカセットＣへと順に収納するインデクサ用搬送機構７とを備えている。
インデクサ用搬送機構７は、カセット載置台６にＹ軸方向に水平移動可能な可動台７ａと、可動台７ａ上にあって基板Ｗを水平姿勢で保持する保持アーム７ｂと、保持アーム７ｂの先端部分の内側に突出する複数本のピン１０ｃ（図１には３個の場合を図示）とを備えている（図２参照）。保持アーム７ｂは、Ｚ軸方向への上下移動、水平面内の旋回移動、および旋回半径方向への進退移動がそれぞれ可能に設けられている。基板Ｗは、ピン１０ｃによって水平姿勢で保持される。
また、インデクサブロック１と、隣接する反射防止膜処理ブロック２との境界部には、図１に示すように、互いの雰囲気を遮断することを目的とする隔壁１３が設けられている。そして、当該隔壁１３には、基板Ｗを載置するための基板載置部ＰＡＳＳ１、ＰＡＳＳ２が、当該隔壁１３を部分的に貫通させて、上下に１個ずつ設けられている。
インデクサブロック１における基板Ｗの受け渡しについて概説する。まず、インデクサ用搬送機構７が、所定のカセットＣに対向する位置にまで水平移動する。続いて、保持アーム７ｂが昇降および進退移動することにより、そのカセットＣに収納されている未処理の基板Ｗを取り出す。保持アーム７ｂに基板Ｗを保持した状態で、インデクサ用搬送機構７が、後述する基板載置部ＰＡＳＳ１、ＰＡＳＳ２に対向する位置にまで水平移動する。
そして、保持アーム７ｂ上の基板Ｗを基板払出し用の上側の基板載置部ＰＡＳＳ１に載置する。基板戻し用の下側の基板載置部ＰＡＳＳ２に処理済みの基板Ｗが載置されている場合、インデクサ用搬送機構７は、その処理済みの基板Ｗを保持アーム７ｂ上に受け取って、所定のカセットＣに処理済みの基板Ｗを収納する。以下、同様にカセットＣから未処理基板Ｗを取り出して基板載置部ＰＡＳＳ１に搬送するとともに、処理済み基板Ｗを基板載置部ＰＡＳＳ２から受け取ってカセットＣに収納するという動作を繰り返し行う。
図２は、基板処理装置１００の正面図である。図３は、図２と同じ方向からみた場合の、熱処理部ＴＰの配置構成を示す図である。反射防止膜処理ブロック２は、フォトレジスト膜の下部に、露光装置ＳＴＰにおける露光時に発生する定在波やハレーションを減少させるための反射防止膜を形成する処理を行う。反射防止膜処理ブロック２は、基板Ｗの表面に反射防止膜を塗布する処理を担う第１塗布処理部８（塗布処理ユニット８ａ〜８ｃを有する）と、塗布に際し必要な熱処理を行う第１熱処理部９（複数の加熱プレートＨＰ、冷却ユニットＣＰおよびアドヒージョン処理ユニットＡＨＬを有する）と、第１塗布処理部８および第１熱処理部９に対して基板Ｗの受け渡しをする第１主搬送機構１０Ａとを備える。
第１主搬送機構１０Ａは、後述する主搬送機構１０Ｂ〜１０Ｄと同様なハードウェア構成を有する搬送ロボットであり、基台１０ｄ上に２個の保持アーム１０ａ、１０ｂが上下に設けて構成されている（ただし、図１には１個のみ図示）。保持アーム１０ａ、１０ｂは、略Ｃ字状の先端部分を有しており、この先端部分の内側に突出する複数本のピン１０ｃ（図１には３個の場合を図示）によって基板Ｗを水平姿勢で保持することができる。保持アーム１０ａ、１０ｂは、図示しない駆動機構によって、水平面内の旋回移動、Ｚ軸方向の昇降移動、および旋回半径方向の進退移動が可能に構成されている。
また、反射防止膜処理ブロック２と、隣接するレジスト膜処理ブロック３との境界部には、図１に示すように、互いの雰囲気を遮断することを目的とする隔壁１３が設けられている。また、当該隔壁１３には、基板Ｗを載置するための基板載置部ＰＡＳＳ３、ＰＡＳＳ４が、当該隔壁１３を部分的に貫通させて、上下に１個ずつ設けられている。すなわち、基板載置部ＰＡＳＳ３、ＰＡＳＳ４は、反射防止膜処理ブロック２の第１主搬送機構１０Ａとレジスト膜処理ブロック３の第２主搬送機構１０Ｂとの間で基板Ｗの受け渡しを行うための載置部である。これら基板載置部のうち上側に配置された基板載置部ＰＡＳＳ３は基板払い出し用に、下側に配設された基板載置部ＰＡＳＳ４は基板戻し用にそれぞれ使用される。
反射防止膜処理ブロック２において反射膜を形成する処理が完了した基板Ｗは、第１主搬送機構１０Ａによって上側の基板載置部ＰＡＳＳ３に載置される。そして、基板載置部ＰＡＳＳ３に載置された基板Ｗは、レジスト膜処理ブロック３の第２主搬送機構１０Ｂによってレジスト膜処理ブロック３内に搬入される。また、露光装置ＳＴＰおよび現像処理ブロック４において露光処理、露光後ベーク処理、および現像処理が完了した基板Ｗは、第２主搬送機構１０Ｂによって下側の基板載置部ＰＡＳＳ４に載置される。そして、反射防止膜処理ブロック２の第１主搬送機構１０Ａによって反射防止膜処理ブロック２内に搬入される。すなわち、反射防止膜処理ブロック２とレジスト膜処理ブロック３とは、基板載置部ＰＡＳＳ３および基板載置部ＰＡＳＳ４を介して基板Ｗの受け渡しを行う。
なお、反射防止膜処理ブロック２において、第１塗布処理部８と第１熱処理部９とは、第１主搬送機構１０Ａを間に挟み、第１塗布処理部８が装置正面側に位置するように、また、第１熱処理部９が装置背面側に位置するように、それぞれ配置されている。そのため第１熱処理部９から第１塗布処理部８への熱的影響が抑制される。また、第１熱処理部９の正面側（第１主搬送機構１０Ａ側）には、図示しない熱隔壁が設けられている。そのため、当該熱隔壁によっても、第１塗布処理部８への熱的影響が回避される態様となっている。
レジスト膜処理ブロック３は、反射防止膜が形成された基板Ｗ上にフォトレジスト膜を形成する処理を担う。なお、本実施の形態では、フォトレジストとして化学増幅レジストを用いる。レジスト膜処理ブロック３は、フォトレジスト膜を塗布する処理を担う第２塗布処理部１５（塗布処理ユニット１５ａ〜１５ｃを有する）と、塗布に際し必要な熱処理を行う第２熱処理部１６（複数の基板仮置部付きの加熱部ＰＨＰおよび冷却ユニットＣＰを有する）と、第２塗布処理部１５およぴ第２熱処理部１６に対して基板Ｗの受け渡しをする第２主搬送機構１０Ｂとを備える。
また、レジスト膜処理ブロック３と、隣接する現像処理ブロック４との境界部には、図１に示すように、互いの雰囲気を遮断することを目的とする隔壁１３が設けられている。また、当該隔壁１３には、基板Ｗを載置するための基板載置部ＰＡＳＳ５、ＰＡＳＳ６が、当該隔壁１３を部分的に貫通させて、上下に１個ずつ設けられている。すなわち、基板載置部ＰＡＳＳ５、ＰＡＳＳ６は、レジスト膜処理ブロック３の第２主搬送機構１０Ｂと現像処理ブロック４の第３主搬送機構１０Ｃとの間で基板Ｗの受け渡しを行うための載置部である。これら基板載置部のうち上側に配置された基板載置部ＰＡＳＳ５は基板払い出し用に、下側に配設された基板載置部ＰＡＳＳ６は基板戻し用にそれぞれ使用される。
レジスト膜処理ブロック３においてレジスト塗布処理が完了した基板Ｗは、第２主搬送機構１０Ｂによって上側の基板載置部ＰＡＳＳ５に載置される。そして、基板載置部ＰＡＳＳ５に載置された基板Ｗは、現像処理ブロック４の第３主搬送機構１０Ｃによって現像処理ブロック４内に搬入される。また、露光装置ＳＴＰおよび現像処理ブロック４において露光処理、露光後ベーク処理、および現像処理が完了した基板Ｗは、第３主搬送機構１０Ｃによって下側の基板載置部ＰＡＳＳ６に載置される。そして、レジスト膜処理ブロック３の第２主搬送機構１０Ｂによってレジスト膜処理ブロック３内に搬入される。すなわち、レジスト膜処理ブロック３と現像処理ブロック４とは、基板載置部ＰＡＳＳ５および基板載置部ＰＡＳＳ６を介して基板Ｗの受け渡しを行う。
なお、レジスト膜処理ブロック３において、第２塗布処理部１５と第２熱処理部１６とは、第２主搬送機構１０Ｂを間に挟み、第２塗布処理部１５が装置正面側に位置するように、また、第２熱処理部１６が装置背面側に位置するように、それぞれ配置されている。そのため、反射防止膜処理ブロック２と同様に、第２熱処理部１６から第２塗布処理部１５への熱的影響が抑制される。また、第２熱処理部１６の正面側（第２主搬送機構１０Ｂ側）には、図示しない熱隔壁が設けられている。そのため、当該熱隔壁によっても、第２塗布処理部１５への熱的影響が回避される態様となっている。
現像処理ブロック４は、露光装置ＳＴＰにおいて所定の回路パターンが露光された基板Ｗに対して現像処理をする機構である。現像処理ブロック４は、現像液により現像処理を行う現像処理部３０と、現像処理に際し必要な熱処理を行う第３熱処理部３１と、現像処理部３０および第３熱処理部３１に対して基板Ｗの受け渡しをする第３主搬送機構１０Ｃとを備える。
現像処理部３０は、図２に示すように、同様の構成を備えた５つの現像処理ユニット３０ａ〜３０ｅ（以下、特に区別しない場合は符号「３０」で示す）を上下に積層配置して構成されている。各現像処理ユニット３０は、基板Ｗを水平姿勢で吸着保持して回転するスピンチャック３２や、このスピンチャック３２上に保持された基板Ｗ上に現像液を供給するノズル３３などを備えている。
第３熱処理部３１は、図３に示すように、各々複数個の加熱プレートＨＰ、基板仮置部付きの加熱部ＰＨＰ、および、基板Ｗを常温にまで高い精度で冷却する冷却プレートＣＰなどの熱処理部を含み、各熱処理部が上下に積層されるとともに並列配置される。
図４に基板仮置部付きの加熱部ＰＨＰの概略構成を示す。加熱部ＰＨＰは、基板Ｗを載置して熱処理する加熱プレート（加熱ユニット）ＨＰと、当該加熱プレートＨＰから離れた上方位置または下方位置（本実施の形態では上方位置）に基板Ｗを載置する基板仮置部１９と、加熱プレートＨＰと基板仮置部１９との間で基板Ｗを搬送する熱処理部用のローカル搬送機構２０とを備えている。加熱プレートＨＰには、プレート表面に複数本の可動支持ピン２１が出没自在に設けられている。加熱プレートＨＰの上方には熱処理時に基板Ｗを覆う昇降自在の上蓋２２が設けられている。基板仮置部１９には基板Ｗを支持する複数本の固定支持ピン２３が設けられている。
ローカル搬送機構２０は、基板Ｗを略水平姿勢で保持する保持プレート２４を備え、この保持プレート２４がネジ送り駆動機構２５によって昇降移動されるとともに、ベルト駆動機構２６によって進退移動されるように構成されている。保持プレート２４は、これが加熱プレートＨＰや基板仮置部１９の上方に進出したときに、可動支持ピン２１や固定支持ピン２３と干渉しないように複数本のスリット２４ａが形成されている。また、ローカル搬送機構２０は、加熱プレートＨＰから基板仮置部１９へ基板Ｗを搬送する過程で基板を冷却する冷却ユニットを備えている。
この冷却ユニットは、図４(b)に示すように、保持プレート２４の内部に冷却水流路２４ｂを設け、この冷却水流路２４ｂに冷却水を流通させることによって構成してもよい。また、図示を省略する冷却装置と保持プレート２４とを接して保持プレート２４から当該冷却装置への熱伝導によって冷却し、この冷却された保持プレート２４によって基板Ｗを保持する際に、基板Ｗから保持プレート２４への熱伝導によって冷却してもよい。
上述したローカル搬送機構２０は、インターフェイスブロック５の第４主搬送機構１０Ｄが対向する面１９ｅ（図４(b)参照）と隣り合う面１９ｆと対向するように設置されている。そして、加熱プレートＨＰおよび基板仮置部１９を覆う筐体２７の上部、すなわち基板仮置部１９を覆う部位には、面１９ｅに第３主搬送機構１０Ｃの進入を許容する開口部１９ａが、面１９ｆにはローカル搬送機構２０の進入を許容する開口部１９ｂがそれぞれ設けられている。また、筐体２７の下部、すなわち加熱プレートＨＰを覆う部位は、面１９ｅが閉塞し、面１９ｆにローカル搬送機構２０の進入を許容する開口部１９ｃが設けられている。
上述した加熱部ＰＨＰに対する基板Ｗの出し入れは以下のようにして行われる。まず、第３主搬送機構１０Ｃが基板Ｗを保持して、基板仮置部１９の固定支持ピン２３の上に基板Ｗを載置する。続いて、ローカル搬送機構２０の保持プレート２４が基板Ｗの下側に進入してから少し上昇することにより、固定支持ピン２３から基板Ｗを受け取る。基板Ｗを保持した保持プレート２４は筐体２７から退出して、加熱プレートＨＰに対向する位置まで下降する。このとき加熱プレートＨＰの可動支持ピン２１は、基板Ｗの下面と保持プレート２４の上面とが接する加熱位置まで下降しているとともに、上蓋２２は上昇している。基板Ｗを保持した保持プレート２４は加熱プレートＨＰの上方に進出する。可動支持ピン２１が上昇して基板Ｗを受取位置にて受け取った後に保持プレート２４が退出する。続いて、可動支持ピン２１が下降して基板Ｗを加熱プレートＨＰ上に載せるととともに、上蓋２２が下降して基板Ｗを覆う。この状態で基板Ｗが熱処理される。熱処理が終わると上蓋２２が上昇するとともに、可動支持ピン２１が上昇して基板Ｗを持ち上げる。続いて、保持プレート２４が基板Ｗの下に進出した後、可動支持ピン２１が下降することにより、基板Ｗが保持プレート２４に受け渡される。基板Ｗを保持した保持プレート２４が退出して、さらに上昇して基板Ｗを基板仮置部１９に搬送する。基板仮置部１９内で保持プレート２４に支持された基板Ｗが、保持プレート２４が保有する冷却機能によって冷却される。保持プレート２４は、冷却した（常温に戻した）基板Ｗを基板仮置部１９の固定支持ピン２３上に移動する。第３主搬送機構１０Ｃが基板Ｗを取り出して搬送する。
以上のように、第３主搬送機構１０Ｃは、基板仮置部１９に対して基板Ｗの受け渡しをするだけで、加熱プレートＨＰに対して基板Ｗの受け渡しをしない。そのため、主搬送機構１０が温度上昇するのを回避することができる。
第３熱処理部３１の右側（インターフェイスブロック５に隣接している側）の熱処理部の列には、現像処理ブロック４の第３主搬送機構１０Ｃとインターフェイスブロック５の第４主搬送機構１０Ｄとの間で基板Ｗの受け渡しを行うための基板載置部ＰＡＳＳ７、ＰＡＳＳ８が上下に近接して設けられている。これらのうち上側に配置された基板載置部ＰＡＳＳ７は基板払い出し用に、下側に配設された基板載置部ＰＡＳＳ８は基板戻し用にそれぞれ使用される。
ここで、レジスト膜処理ブロック３から現像処理ブロック４に搬入された基板Ｗは、第３主搬送機構１０Ｃによって基板載置部ＰＡＳＳ７に載置される。そして、基板載置部ＰＡＳＳ７に載置された基板Ｗは、現像処理ブロック４の第４主搬送機構１０Ｄによってインターフェイスブロック５内に搬入される。また、露光装置ＳＴＰおよび現像処理ブロック４において露光処理、露光後ベーク処理、および現像処理が完了した基板Ｗは、第３主搬送機構１０Ｃによって基板載置部ＰＡＳＳ６に載置される。そして、レジスト膜処理ブロック３の第２主搬送機構１０Ｂによってレジスト膜処理ブロック３内に搬入される。すなわち、レジスト膜処理ブロック３と現像処理ブロック４とは、基板載置部ＰＡＳＳ５および基板載置部ＰＡＳＳ６を介して基板Ｗの受け渡しを行う。
なお、現像処理ブロック４において、現像処理部３０と第３熱処理部３１とは、第３主搬送機構１０Ｃを間に挟み、現像処理部３０が装置正面側に位置するように、また、第３熱処理部３１が装置背面側に位置するように、それぞれ配置されている。そのため、反射防止膜処理ブロック２およびレジスト膜処理ブロック３と同様に、第３熱処理部３１から現像処理部３０への熱的影響が抑制される。また、第３熱処理部３１の正面側（第３主搬送機構１０Ｃ側）には、図示しない熱隔壁が設けられている。そのため、当該熱隔壁によっても、現像処理部３０への熱的影響が回避される態様となっている。
インターフェイスブロック５は、基板処理装置１００とは別体の外部装置である露光装置ＳＴＰに対して基板Ｗの受渡をする機構である。基板処理装置１００におけるインターフェイスブロック５には、露光装置ＳＴＰとの間で基板Ｗの受け渡しをするためのインターフェイス用搬送機構３５の他に、フォトレジストが塗布された基板Ｗの周縁部を露光する２つのエッジ露光ユニットＥＥＷと、現像処理ブロック４内に配設された基板仮置部付きの加熱部ＰＨＰおよびエッジ露光ユニットＥＥＷに対して基板Ｗを受け渡しする第４主搬送機構１０Ｄを備えている。
エッジ露光ユニットＥＥＷは、図２に示すように、基板Ｗを水平姿勢で吸着保持して回転するスピンチャック３６や、このスピンチャック３６上に保持された基板Ｗの周縁部を露光する光照射器３７などを備えている。２つのエッジ露光ユニットＥＥＷは、インターフェイスブロック５の中央部に上下に積層配置されている。
図５はインターフェイスブロック５の側面図である。２つのエッジ露光ユニットＥＥＷの下側に基板戻し用の戻し用バッファＲＢＦがあり、さらにその下側に基板載置部ＰＡＳＳ９、ＰＡＳＳ１０が積層配置されている。基板戻し用のバッファＲＢＦは、故障などのために現像処理ブロック４が基板Ｗの現像処理をすることができない場合に、現像処理ブロック４の加熱部ＰＨＰで露光後の熱処理を行った後に、その基板Ｗを一時的に収納保管しておくものである。このバッファＲＢＦは、複数枚の基板Ｗを多段に収納できる収納棚から構成されている。基板載置部ＰＡＳＳ９、ＰＡＳＳ１０は、第４主搬送機構１０Ｄとインターフェイス用搬送機構３５との間で基板Ｗの受け渡しを行うためのもので、上側が基板払出し用、下側が基板戻し用になっている。
インターフェイス用搬送機構３５は、図１および図５に示すように、Ｙ方向に水平移動可能な可動台３５ａを備え、この可動台３５ａ上に基板Ｗを保持する保持アーム３５ｂを搭載している。保持アーム３５ｂは、昇降・旋回および旋回半径方向に進退移動可能に構成されている。インターフェイス用搬送機構３５の搬送経路の一端（図５に示す位置Ｐ１）は、積層された基板載置部ＰＡＳＳ９、ＰＡＳＳ１０の下方にまで伸びており、この位置Ｐ１で露光装置ＳＴＰとの間で基板Ｗの受け渡しを行う。また、搬送経路の他端位置Ｐ２では、基板載置部ＰＡＳＳ９、ＰＡＳＳ１０に対する基板Ｗの受け渡しと、送り用バッファＳＢＦに対する基板Ｗの収納と取り出しとを行う。送り用バッファＳＢＦは、露光装置ＳＴＰが基板Ｗの受け入れをできないときに、露光処理前の基板Ｗを一時的に収納保管するもので、複数枚の基板Ｗを多段に収納できる収納棚から構成されている。
＜2.基板処理装置の制御＞
図６は、基板処理装置１００の各ブロック１〜５の配置を示す平面図である。図７は、基板処理装置１００のセル配置を示す平面図である。また、図８は、基板処理装置１００の制御系を示すブロック図である。ここでは、本実施の形態における基板処理装置１００の制御系について説明する。
上述のように、基板処理装置１００は、インデクサブロック１、反射防止膜処理ブロック２、レジスト膜処理ブロック３、現像処理ブロック４、インターフェイスブロック５に分割して構成されている（図６）。従来、基板処理装置において、このように各ブロックに分割されたハードウェア構成が採用される場合、各ブロックは、それぞれコントローラを有し、当該コントローラによって対応するブロックにおいて行われる処理の状況（例えばブロックに含まれる加熱プレートＨＰによる基板Ｗの熱処理の状況や、基板Ｗの搬送状況等）の制御を行っていた。しかし、本実施の形態の基板処理装置１００では、装置全体を複数のセルと呼ばれる要素に分割し、当該複数のセルのそれぞれ対応するコントローラによって各セル内での処理状況や基板Ｗの搬送状況等の制御を行っている。
ここで、セルとは、インデクサ用搬送機構７、各主搬送機構１０Ａ〜１０Ｄ、およびインターフェイス用搬送機構３５（以下、「基板搬送機構」とも称する）を基準として基板処理装置１００を複数に分割した各要素のことである。すなわち、図７に示すように、各セルＣ１〜Ｃ６は、各基板搬送機構が基板Ｗの受け渡しを行う範囲を基準に分割されている。
インデクサセルＣ１は、基板処理装置１００の外部からの未処理の基板Ｗの受け入れや、逆に処理済の基板Ｗの外部への払い出しを行う要素でありインデクサブロック１に対応する。すなわち、インデクサセルＣ１は、インデクサ用搬送機構７を基準に基板処理装置１００を分割した要素であり、主として、インデクサ用搬送機構７と、インデクサセルＣ１用の制御部であるコントローラＣＴ１（図８参照）を有する。
また、反射防止膜用処理セルＣ２は、反射防止膜を形成する処理を行う要素であり、反射防止膜処理ブロック２に対応する。すなわち、反射防止膜用処理セルＣ２は、第１主搬送機構１０Ａを基準に基板処理装置１００を分割した要素であり、主として第１主搬送機構１０Ａと、第１塗布処理部８と、第１熱処理部９と、コントローラＣＴ２（図８参照）とが含まれる。そして、反射防止膜用処理セルＣ２内に含まれる基板Ｗの処理状況および搬送状況に応じ、コントローラＣＴ２によって反射防止膜用処理セルＣ２内の各ハードウェアの状態が制御される。
また、レジスト膜用処理セルＣ３は、基板Ｗ上にフォトレジスト膜を形成する処理を行う要素であり、レジスト膜処理ブロック３に対応する。すなわち、レジスト膜用処理セルＣ３は、第２主搬送機構１０Ｂを基準に基板処理装置１００を分割した要素であり、主として、第２主搬送機構１０Ｂと、第２塗布処理部１５と、第２熱処理部１６と、コントローラＣＴ３（図８参照）とが含まれる。そして、コントローラＣＴ３によってレジスト膜用処理セルＣ３内に含まれる基板Ｗの処理状況および搬送状況に応じ、コントローラＣＴ３によってレジスト膜用処理セルＣ３内の各ハードウェアの状態が制御される。
また、現像処理セルＣ４は、露光処理が完了した基板Ｗに現像処理を施す要素であり、現像処理ブロック４に含まれる一部のハードウェアが対応する。すなわち、現像処理セルＣ４は、第３主搬送機構１０Ｃを基準に基板処理装置１００を分割した要素であり、主として、第３主搬送機構１０Ｃと、現像処理部３０と、第３熱処理部３１のうちレジスト膜処理ブロック３側に配設された加熱プレートＨＰおよび冷却ユニットＣＰと、セルコントローラＣＴ４（図８参照）とが含まれる。そして、コントローラＣＴ４によって現像処理セルＣ４内に含まれる基板Ｗの処理状況および搬送状況に応じ、コントローラＣＴ４によって現像処理セルＣ４内の各ハードウェアの状態が制御される。
また、露光後熱処理セルＣ５は、露光処理が完了した基板Ｗに対して露光後熱処理を行う要素であり、現像処理ブロック４の一部のハードウェアとインターフェイスブロック５の一部のハードウェアとが対応する。すなわち、露光後熱処理セルＣ５は、第４主搬送機構１０Ｄを基準に基板処理装置１００を分割した要素であり、主として、第４主搬送機構１０Ｄと、第３熱処理部３１のうちインターフェイスブロック５側に配設された加熱部ＰＨＰおよび冷却ユニットＣＰと、戻し用バッファＲＢＦと、コントローラＣＴ５（図８参照）とが含まれる。そして、露光後熱処理セルＣ５内に含まれる基板Ｗの処理状況および搬送状況に応じ、コントローラＣＴ５によって露光後熱処理セルＣ５内の各ハードウェアの状態が制御される。
また、インターフェイスセルＣ６は、基板処理装置１００と外部装置である露光装置ＳＴＰとの間で基板Ｗの受渡をする要素であり、インターフェイスブロック５の一部が対応する。すなわち、インターフェイスセルＣ６は、インターフェイス用搬送機構３５を基準に基板処理装置１００を分割した要素であり、主として、インターフェイス用搬送機構３５と、エッジ露光ユニットＥＥＷと、送り用バッファＳＢＦと、コントローラＣＴ６（図８参照）とが含まれる。そして、コントローラＣＴ６によってインターフェイスセルＣ６内に含まれる基板Ｗの処理状況および搬送状況に応じ、コントローラＣＴ６によってインターフェイスセルＣ６内の各ハードウェアの状態が制御される。
このように、セルＣ１〜Ｃ６のそれぞれは、各々対応するコントローラＣＴ１〜ＣＴ６によって独立して制御することができる。そして、これらコントローラＣＴ１〜ＣＴ６は、図８に示すように、メインコントローラＭＣと接続されている。
メインコントローラＭＣは、基板処理装置１００の各セルＣ１〜Ｃ６に含まれるハードウェアの稼動状況を制御して基板処理装置１００による半導体製造工程を管理する制御装置であり、プログラムや変数等を格納するメモリ５１と、メモリ６１に格納されたプログラムに従った制御を実行するＣＰＵ５２とを備えている。また、メインコントローラＭＣは、各コントローラＣＴ１〜ＣＴ６と有線または無線ネットワークを介して通信可能に接続されている。
そのため、メインコントローラＭＣは、セルＣ１〜Ｃ６のそれぞれに対応するコントローラＣＴ１〜ＣＴ６から送信される各ハードウェアの稼動状況（例えば、加熱プレートＨＰの温度、基板搬送機構の搬送状況）を示す稼動状況データを受信することができる。また、メインコントローラＭＣは、当該稼動状況データに基づき、最適な基板処理を施すためのハードウェアの稼動状況を求めるための演算処理を実行するとともに、選択したコントローラＣＴ１〜ＣＴ６に対してハードウェアの稼動状況を所定状態（例えば、反射防止膜用処理セルＣ２に含まれる加熱プレートＨＰを所定温度）にする制御信号を送信することにより、各セルＣ１〜Ｃ６に含まれるハードウェアの稼動状況を最適な状態にすることができる。
また、メインコントローラＭＣは、基板処理装置１００を含む複数の基板処理装置１００による半導体製造工程の全体を管理するホストコンピュータＨＣと有線または無線ネットワークを介して通信可能に接続されている。ここで、ホストコンピュータＨＣは、プログラムや変数等を格納するメモリ６１と、メモリ６１に格納されたプログラムに従った制御を実行するＣＰＵ６２とを備える制御装置である。したがって、各基板処理装置によって製造される半導体ウェハの状況に関するデータをネットワークを介してメインコントローラＭＣからホストコンピュータＨＣに送信することにより、各半導体ウエハの製造状況をホストコンピュータＨＣにおいて容易に把握することが可能となる。
＜3.基板処理装置の動作＞
ここでは、基板処理装置１００に含まれるインデクサセルＣ１、反射防止膜用処理セルＣ２、レジスト膜用処理セルＣ３、現像処理セルＣ４、露光後熱処理セルＣ５、およびインターフェイスセルＣ６のそれぞれの動作について説明する。
まず、インデクサセルＣ１の動作について説明する。インデクサセルＣ１では、カセットＣに収納された未処理の基板Ｗをインデクサ用搬送機構７によって取り出すとともに、基板載置部ＰＡＳＳ１、ＰＡＳＳ２と対向する位置まで水平移動して基板載置部ＰＡＳＳ１に未処理の基板Ｗを載置する。また、コントローラＣＴ１によって基板載置部ＰＡＳＳ２に処理済の基板Ｗが載置されたことを検出すると、インデクサ用搬送機構７を基板載置部ＰＡＳＳ１、ＰＡＳＳ２と対向する位置まで水平移動させるとともに、基板載置部ＰＡＳＳ２に載置された基板Ｗを受け取る。
次に、反射防止膜用処理セルＣ２の動作について説明する。反射防止膜用処理セルＣ２では、コントローラＣＴ２によって基板載置部ＰＡＳＳ１に未処理の基板Ｗが載置されたことを検出すると、第１主搬送機構１０Ａを基板載置部ＰＡＳＳ１、ＰＡＳＳ２と対向する位置まで水平移動させるとともに、基板載置部ＰＡＳＳ１に載置された基板Ｗを受け取る。続いて、第１塗布処理部８に基板Ｗを搬入することによって反射防止膜を塗布する処理を行うとともに、第１熱処理部９に反射防止膜が塗布された基板Ｗを搬入することによって所定の熱処理を行う。そして、これら塗布処理および熱処理が完了した基板Ｗを、第１主搬送機構１０Ａによって基板載置部ＰＡＳＳ３、ＰＡＳＳ４と対向する位置まで水平移動させるとともに、上側の基板載置部ＰＡＳＳ３に載置する。
また、反射防止膜用処理セルＣ２では、コントローラＣＴ２によって基板載置部ＰＡＳＳ４に露光処理が完了した基板Ｗが載置されたことを検出すると、第１主搬送機構１０Ａを基板載置部ＰＡＳＳ３、ＰＡＳＳ４と対向する位置まで移動させるとともに、下側の基板載置部ＰＡＳＳ４に載置された基板を受け取る。そして、第１主搬送機構１０Ａを基板載置部ＰＡＳＳ１、ＰＡＳＳ２と対向する位置まで移動して露光処理済みの基板Ｗを下側の基板載置部ＰＡＳＳ２に載置する。
続いて、レジスト膜用処理セルＣ３の動作について説明する。レジスト膜用処理セルＣ３では、コントローラＣＴ３によって基板載置部ＰＡＳＳ３に反射防止膜が塗布された基板Ｗが載置されたことを検出すると、基板載置部ＰＡＳＳ３、ＰＡＳＳ４と対向する位置まで第２主搬送機構１０Ｂを水平移動させるとともに、上側の基板載置部ＰＡＳＳ３に載置された基板Ｗを受け取る。続いて、この反射防止膜が塗布された反射防止膜塗布済み基板Ｗを第２塗布処理部１５に搬入することによってレジスト膜を塗布する処理を行うとともに、第２熱処理部１６にレジスト膜が塗布された基板Ｗを搬入することによって所定の熱処理を行う。そして、これら塗布処理および熱処理が完了した基板Ｗを、第２主搬送機構１０Ｂによって基板載置部ＰＡＳＳ５、ＰＡＳＳ６と対向する位置まで水平移動させるとともに、上側の基板載置部ＰＡＳＳ５に載置する。
また、レジスト膜用処理セルＣ３では、コントローラＣＴ３によって基板載置部ＰＡＳＳ６に露光処理が完了した基板Ｗが載置されたことを検出すると、第２主搬送機構１０Ｂを基板載置部ＰＡＳＳ５、ＰＡＳＳ６と対向する位置まで移動させるとともに、下側の基板載置部ＰＡＳＳ６に載置された基板を受け取る。そして、基板載置部ＰＡＳＳ３、ＰＡＳＳ４と対向する位置まで移動して露光処理済みの基板Ｗを下側の基板載置部ＰＡＳＳ４に載置する。
続いて、現像処理セルＣ４の動作について説明する。現像処理セルＣ４では、コントローラＣＴ４によって基板載置部ＰＡＳＳ５に基板Ｗが載置されたことを検出すると、第３主搬送機構１０Ｃを基板載置部ＰＡＳＳ５、ＰＡＳＳ６と対向する位置まで移動させてレジスト膜の塗布された基板Ｗを受け取るとともに、基板載置部ＰＡＳＳ７、ＰＡＳＳ８と対向する位置まで水平移動して当該レジスト膜の塗布された基板Ｗを基板載置部ＰＡＳＳ７に受け渡す。
また、コントローラＣＴ４によって基板載置部ＰＡＳＳ８に露光済みの基板Ｗが載置されたことを検出すると、第３主搬送機構１０Ｃを基板載置部ＰＡＳＳ７、ＰＡＳＳ８と対向する位置まで移動させるとともに、基板載置部ＰＡＳＳ８に載置された基板Ｗを受け取る。続いて、この露光済みの基板Ｗを現像処理部３０に搬入することによって現像処理を行うとともに、第３熱処理部３１に現像処理が完了した基板Ｗを搬入することによって所定の熱処理を行う。そして、これらの現像処理および熱処理が完了した基板Ｗを、第３主搬送機構１０Ｃによって基板載置部ＰＡＳＳ５、ＰＡＳＳ６と対向する位置まで水平移動させるとともに、下側の基板載置部ＰＡＳＳ６に載置する。
続いて、露光後熱処理セルＣ５について説明する。露光後熱処理セルＣ５では、コントローラＣＴ５によって基板載置部ＰＡＳＳ７に基板Ｗが載置されたことを検出すると、基板載置部ＰＡＳＳ７、ＰＡＳＳ８と対向する位置まで第４主搬送機構１０Ｄを昇降移動させるとともに、上側の基板載置部ＰＡＳＳ７に載置されたレジスト膜の塗布された基板Ｗを受け取るとともに、エッジ露光ユニットＥＥＷにこの基板Ｗを搬入してエッジ露光処理を行う。そして、第４主搬送機構１０Ｄによってエッジ露光ユニットＥＥＷからエッジ露光処理が完了した基板Ｗを基板載置部ＰＡＳＳ９、ＰＡＳＳ１０と対向する位置まで昇降させるとともに、上側の基板載置部ＰＡＳＳ９に当該基板Ｗを載置する。
また、コントローラＣＴ５によって基板載置部ＰＡＳＳ１０に基板Ｗが載置されたことを検出すると、基板載置部ＰＡＳＳ９、ＰＡＳＳ１０と対向する位置まで第４主搬送機構１０Ｄを昇降移動させるとともに、下側の基板載置部ＰＡＳＳ１０に載置された露光済みの基板Ｗを受け取る。続いて、露光後熱処理セルＣ５の第３熱処理部３１に含まれる加熱部ＰＨＰにこの露光済みの基板Ｗを搬入することによって、露光後熱処理を行う。そして、第４主搬送機構１０Ｄによって露光後熱処理が完了した基板Ｗを基板載置部ＰＡＳＳ７、ＰＡＳＳ８と対向する位置まで昇降させるとともに、下側の基板載置部ＰＡＳＳ８に露光後熱処理が完了した基板Ｗを載置する。なお、露光後熱処理セルＣ５において行われる露光後熱処理の動作の詳細については後述する。
続いて、インターフェイスセルＣ６の動作について説明する。インターフェイスセルＣ６では、コントローラＣＴ６によって基板載置部ＰＡＳＳ９にレジスト膜が塗布された基板Ｗが載置されたことを検出すると、インターフェイス用搬送機構３５を基板載置部ＰＡＳＳ９、ＰＡＳＳ１０と対向する位置まで移動させるとともに、上側の基板載置部ＰＡＳＳ９に載置された基板Ｗを受け取る。そして、インターフェイス用搬送機構３５は、露光装置ＳＴＰの搬送機構（図示省略）との間で基板Ｗの受け渡しを行う。
また、インターフェイス用搬送機構３５は、露光装置ＳＴＰの搬送機構（図示省略）から露光処理が完了した基板Ｗを受け取ると、基板載置部ＰＡＳＳ９、ＰＡＳＳ１０と対向する位置まで移動して下側の基板載置部ＰＡＳＳ１０に当該基板Ｗを載置する。
以上のような各セルＣ１〜Ｃ６の動作により、基板処理装置１００のインデクサセルＣ１に搬入される基板Ｗは、基板載置部ＰＡＳＳ１、ＰＡＳＳ３、ＰＡＳＳ５、ＰＡＳＳ７、ＰＡＳＳ９、ＰＡＳＳ１０、ＰＡＳＳ８、ＰＡＳＳ６、ＰＡＳＳ４、およびＰＡＳＳ２の順に搬送されつつ、当該基板Ｗに対して反射防止膜用処理セルＣ２による反射防止膜の塗布処理、レジスト膜用処理セルＣ３によるレジスト膜の塗布処理、インターフェイスセルＣ６によるエッジ露光処理、露光後熱処理セルＣ５による露光後熱処理、および現像処理セルＣ４による現像処理が、この順に施されることとなる。
＜4.搬送処理＞
本実施の形態に係る基板処理装置１００においては、タクトタイムに基づかずに複数の基板を可能な限り連続して順次搬送する制御を行う連続搬送制御方式が採用される。そして、基板処理装置１００は、所定の処理ユニットの処理環境を調整する場合に、インデクサではなく、処理ユニットにより近い箇所にて基板を待機させ、処理環境の調整完了後に、待機中の基板を処理ユニットへと搬送する。
以下に、基板の搬送処理について図９〜図１１を用いて説明する。なお、図９は、基板処理装置１００における、インデクサセルＣ１、反射防止膜用処理セルＣ２およびレジスト膜用処理セルＣ３とメインコントローラＭＣとの間における制御信号の流れを示すブロック図である。また、図１０は基板処理装置１００における基板搬送処理のフローチャートであり、図１１は基板処理装置１００内において基板が辿る搬送経路、および、基板の存在位置の一例を示す図である。
本実施の形態においては、図１１に示すように、図１５と同様の搬送経路を基板が辿る場合を例に採る。すなわち、インデクサセルＣ１たるインデクサＩＤ、第１熱処理部９内のアドヒージョン処理ユニットＡＨＬ、第１塗布処理部８たる反射防止膜処理部ＡＲＣ、第１熱処理部９内の加熱プレートＨＰ１，第２熱処理部１６内の加熱部ＰＨＰ１、第２塗布処理部１５たるフォトレジストスピンコータＳＣ、第１熱処理部９内の冷却プレートＣＰ１、第２熱処理部１６内の冷却プレートＣＰ２および基板載置部ＰＡＳＳ３の各部を基板が所定の順序で巡る搬送経路が示されている。なお、その順序の概要は、反射防止膜用セルＣ２にて反射防止膜が基板上に形成された（ＩＤ→ＡＨＬ→ＡＲＣ→ＨＰ１）後に、レジスト膜用処理セルＣ３にてレジスト膜が基板上に形成されて（ＰＡＳＳ３→ＣＰ２→ＳＣ→ＰＨＰ１→ＣＰ１）、インデクサＩＤに戻るというものである。
ここで、発明が解決しようとする課題の欄にて述べた、ロット間で加熱処理ユニットの処理温度調整を行わねばならない場合を考える。具体的には、基板処理装置１００内の加熱処理ユニットたる加熱部ＰＨＰ１が前ロットの基板Ｗｅを加熱処理中であり、その後、加熱部ＰＨＰ１がその処理温度を変更する場合について考える。
発明が解決しようとする課題の欄にて述べたように、単純な連続搬送制御方式では、加熱部ＰＨＰ１での処理温度を変更し終わる前にフォトレジストスピンコータＳＣから次ロット基板が加熱部ＰＨＰ１へと投入されてしまう。そこで本実施の形態では、加熱部ＰＨＰ１での処理温度変更のための温度調整が完了するまで、加熱部ＰＨＰ１に未達で最先の基板Ｗｄをレジスト膜用処理セルＣ３の入り口に相当する基板載置部ＰＡＳＳ３まで搬送して、その最先のもの以降の基板Ｗａ〜Ｗｃの搬送処理を停止し、処理環境の調整完了後に、その搬送処理を再開する。
このようにすれば、インデクサＩＤにて次ロットの基板Ｗｄを待機させる場合に比べ、処理環境調整後の加熱部ＰＨＰ１に基板Ｗｄをより早く送り込むことができる。これにより、スループットの低下を抑制できる。以下、図９および図１０を用いて説明を行う。
レジスト膜用処理セルＣ３内の加熱部ＰＨＰ１は、加熱処理を行うための処理環境を調整可能であり、処理環境としてその処理温度を変更可能である。具体的には、セルコントローラＣＴ３からの制御に基づいて、例えば６５℃、または、７５℃、または、８５℃、…と複数の異なる処理温度で基板Ｗに対して熱処理を行うことが可能である。このような可変温度制御は、加熱部ＰＨＰ１における加熱に要する電力のセルコントローラＣＴ３からの制御（信号Ｓａ）、及び、加熱部ＰＨＰ１に設けられた温度センサ（図示せず）からの温度情報のセルコントローラＣＴ３へのフィードバック（信号Ｓｂ）により容易に実現できる。よって、ユーザからのメインコントローラＭＣを介した制御指令に応じて、レジスト膜用処理セルＣ３に、例えば第１ロットの各基板に対しては６５℃の熱処理を行わせ、第２ロットの各基板に対しては、加熱部ＰＨＰ１の加熱プレートＨＰ（図４（ａ），（ｂ）参照）をさらに加熱して７５℃の熱処理を行わせる、といった制御が可能である。
加熱部ＰＨＰ１での処理温度を変更する場合、加熱部ＰＨＰ１からのフィードバック信号Ｓｂに基づいてセルコントローラＣＴ３は、処理温度の変更開始の旨を信号Ｓ１ａとしてメインコントローラＭＣに通知する。そして、処理温度の変更が完了すれば、変更完了の旨を信号Ｓ３ａとしてメインコントローラＭＣに通知する。
以下に、各基板の搬送処理（図１０のステップＳＴ０ａ）について説明する。まず、メインコントローラＭＣは、ロット間における加熱部ＰＨＰ１での処理温度の変更の命令がユーザからの制御指令に含まれているかどうか、すなわち、加熱処理ユニットにおける処理環境の調整たる処理温度の調整の存在の有無を判断する（図１０のステップＳＴ１ａ）。このような判断処理は、メインコントローラ内のメモリ５１内に所定のプログラムを予め記憶させておき、ＣＰＵ５２が当該プログラムおよびユーザからの制御指令に基づいて演算することで容易に実現可能である。ここで、処理温度変更の命令が制御指令に含まれていなければ、メインコントローラＭＣは、レジスト膜用処理セルＣ３での処理温度変更はないと判断して、搬送処理をそのまま続ける（図１０のステップＳＴ４ａ）。
一方、処理温度変更の命令が制御指令に含まれておれば（すなわち、加熱処理ユニットにおける処理温度の調整の存在があれば）、メインコントローラＭＣは、処理温度変更前のロット内の最終の基板Ｗｅが加熱部ＰＨＰ１で加熱処理されて、加熱部ＰＨＰ１から払い出され、加熱部ＰＨＰ１での処理温度変更のための温度調整が完了するまで、基板載置部ＰＡＳＳ３にて次ロット最初の基板Ｗｄを待機させ、基板Ｗｄ以降の基板Ｗｃ，Ｗｂ，Ｗａについても各所で待機させる（図１０のステップＳＴ２ａ）。すなわち、加熱部ＰＨＰ１に未達で最先の基板Ｗｄを基板載置部ＰＡＳＳ３まで搬送して、基板Ｗｄとそれ以降の基板Ｗｃ，Ｗｂ，Ｗａとについて搬送処理を停止する。
この待機処理は以下のように行えばよい。つまり、まず、メインコントローラＭＣが制御信号Ｓ２ａ，Ｓ２ｅを、それぞれセルコントローラＣＴ２，ＣＴ１に与える。
セルコントローラＣＴ２は制御信号Ｓ２ａに基づき主搬送機構１０Ａに対して制御信号Ｓ２ｂを与えることにより、基板Ｗｄが主搬送機構１０Ａ上にある場合には基板Ｗｄを基板載置部ＰＡＳＳ３にまで搬送する。また、基板Ｗｄに続く基板Ｗｃ，Ｗｂについてもそれぞれ反射防止膜処理部ＡＲＣ、アドヒージョン処理ユニットＡＨＬまで搬送する。そして、基板Ｗｄ，Ｗｃ，Ｗｂの搬送処理を停止する。
なお、図１１に示すように、基板Ｗｄに続く基板Ｗｃについては加熱プレートＨＰ１にまで搬送するのではなく、その直前の反射防止膜処理部ＡＲＣに留めて搬送処理を停止した方が良い。加熱プレートＨＰ１上に基板Ｗｃを載置したままでは、基板Ｗｃが不用意に加熱されすぎて、例えば塗布済みの反射防止膜の特性に影響を与えることがあるからである。このような禁則処理は、メインコントローラ内のメモリ５１内に所定のプログラムを予め記憶させておき、ＣＰＵ５２が当該プログラムに基づいて演算し、セルコントローラＣＴ２に制御信号を送ることで容易に実現可能である。
また、セルコントローラＣＴ１は制御信号Ｓ２ｅに基づきインデクサ用搬送機構７に対して制御信号Ｓ２ｆを与えることにより、基板ＷａがインデクサセルＣ１から払い出されないよう、その搬送停止を行う。
そして、待機処理中、メインコントローラＭＣはセルコントローラＣＴ３から処理温度変更完了信号Ｓ３ａの通知があるか否かを監視する（図１０のステップＳＴ３ａ）。信号Ｓ３ａの通知がなければ、図１０のステップＳＴ２ａに戻ってメインコントローラＭＣは待機処理を続ける。
一方、信号Ｓ３ａの通知があればメインコントローラＭＣは、各基板の搬送処理を再開するべく制御を行う（図１０のステップＳＴ４ａ）。
すなわち、メインコントローラＭＣが制御信号Ｓ４ｃをセルコントローラＣＴ３に与え、セルコントローラＣＴ３が制御信号Ｓ４ｃに基づき主搬送機構１０Ｂに対して制御信号Ｓ４ｄを与えることにより、基板Ｗｄを基板載置部ＰＡＳＳ３から取り出して冷却プレートＣＰ２へと搬送するよう主搬送機構１０Ｂを制御する。
また、メインコントローラＭＣは制御信号Ｓ４ａをセルコントローラＣＴ２に与え、セルコントローラＣＴ２が制御信号Ｓ４ａに基づき主搬送機構１０Ａに対して制御信号Ｓ４ｂを与えることにより、基板Ｗｃを反射防止膜処理部ＡＲＣから取り出して加熱プレートＨＰ１へと搬送し、基板Ｗｂをアドヒージョン処理ユニットＡＨＬから取り出して反射防止膜処理部ＡＲＣへと搬送するよう主搬送機構１０Ａを制御する。
また、メインコントローラＭＣは制御信号Ｓ４ｅをセルコントローラＣＴ１に与え、セルコントローラＣＴ１が制御信号Ｓ４ｅに基づきインデクサ用搬送機構７に対して制御信号Ｓ４ｆを与えることにより、基板Ｗａを反射防止膜用処理セルＣ２へと搬送するようインデクサ用搬送機構７を制御する。
なお、本実施の形態においては、メインコントローラＭＣ、セルコントローラＣＴ１〜ＣＴ３、インデクサ用搬送機構７、及び主搬送機構１０Ａ，１０Ｂを、基板Ｗａ〜Ｗｄの搬送手段と捉えることができる。そして、この搬送手段は、図１１に示した、インデクサＩＤ、アドヒージョン処理ユニットＡＨＬ、反射防止膜処理部ＡＲＣ、加熱プレートＨＰ１，加熱部ＰＨＰ１、フォトレジストスピンコータＳＣ、冷却プレートＣＰ１、冷却プレートＣＰ２および基板載置部ＰＡＳＳ３の各部からなる複数のポジション間で基板の搬送を行う。
本実施の形態によれば、加熱部ＰＨＰ１の処理環境たる処理温度を変更する場合、加熱部ＰＨＰ１に未達で最先の基板Ｗｄが、インデクサよりも加熱部ＰＨＰ１により近い基板載置部ＰＡＳＳ３に載置されるまで、以降の基板Ｗａ〜Ｗｄを搬送してから、それら基板の搬送処理を停止し、処理温度変更のための温度調整完了後に、その搬送処理を再開する。よって、インデクサにて基板Ｗｄを待機させる場合に比べ、処理温度変更後の加熱部ＰＨＰ１に基板Ｗｄをより早く送り込むことができる。これにより、スループットの低下を抑制できる。
なお、上記においては基板載置部ＰＡＳＳ３を基板Ｗｄを待機させる載置手段としたが、基板載置部ＰＡＳＳ３以外の箇所を基板Ｗｄの待機場所としても良い。すなわち、インデクサの後段かつ加熱部ＰＨＰ１の前段に位置し、インデクサから送り出された基板を載置可能な箇所であれば、加熱部ＰＨＰ１に未達で最先の基板Ｗｄの搬送処理停止時の載置手段として機能させることができる。ただし、上記の加熱プレートＨＰ１のように基板に悪影響を与える箇所については、この載置手段として採用しない方がよい。
例えば図１２は、加熱部ＰＨＰ１に未達で最先の基板の搬送処理停止時の載置手段として、フォトレジストスピンコータＳＣを採用した場合を示す図である。すなわち、加熱部ＰＨＰ１に未達で最先の基板Ｗｆは、加熱部ＰＨＰ１での処理温度変更のための温度調整が完了するまで、フォトレジストスピンコータＳＣ上で待機させられる。その後の基板Ｗｅは冷却プレートＣＰ２上で、基板Ｗｄは基板載置部ＰＡＳＳ３上で、基板Ｗｃは反射防止膜処理部ＡＲＣ上で、基板Ｗｂはアドヒージョン処理ユニットＡＨＬ上で、基板ＷａはインデクサＩＤで、それぞれ待機させられる。
このように、載置手段を基板処理装置１００内のいずれの箇所とするかは任意である。しかしながら、図１２のように最も加熱部ＰＨＰ１に近い位置に、加熱部ＰＨＰ１に未達で最先の基板Ｗｆが待機させられておれば、基板搬送再開時に即座に加熱部ＰＨＰ１に投入されることとなるので、スループット低下の抑制効果が高いことは言うまでもない。
＜実施の形態２＞
本実施の形態は、実施の形態１の変形例であり、基板に対して液状物塗布処理を行う処理ユニットが処理環境の調整として洗浄処理による塗布環境の調整を行う場合に、実施の形態１と同様の基板の搬送停止・再開処理を行うものである。なお、本実施の形態においても、基板処理装置１００において図１２の基板搬送経路が採用される場合を例に採る。
以下に、基板の搬送処理について図１３および図１４を用いて説明する。なお、図１３は、基板処理装置１００における、インデクサセルＣ１、反射防止膜用処理セルＣ２およびレジスト膜用処理セルＣ３とメインコントローラＭＣとの間における制御信号の流れを示すブロック図である。また、図１４は基板処理装置１００における基板搬送処理のフローチャートである。
ここで、第２塗布処理部１５たるフォトレジストスピンコータＳＣにおけるカップリンス処理について考える。カップリンス処理とは、フォトレジスト塗布の際に、フォトレジストスピンコータＳＣのカップ内をクリーンに保持するために溶剤を少量吐出して、簡単に洗浄を行なう処理のことを指す。
単純な連続搬送制御方式では、フォトレジストスピンコータＳＣにおけるカップリンス処理が終了する前に冷却プレートＣＰ２から次の基板がフォトレジストスピンコータＳＣへと投入されてしまう。そこで本実施の形態では、フォトレジストスピンコータＳＣにおけるカップリンス処理が完了するまで、フォトレジストスピンコータＳＣに未達で最先の基板Ｗｅ（図１２参照）をその直前の冷却プレートＣＰ２まで搬送して、その最先のもの以降の基板Ｗａ〜Ｗｄの搬送処理を停止し、処理環境の調整完了後に、その搬送処理を再開する。
このようにすれば、インデクサＩＤにて次の基板Ｗｅを待機させる場合に比べ、処理環境調整後のフォトレジストスピンコータＳＣに基板Ｗｅをより早く送り込むことができる。これにより、スループットの低下を抑制できる。以下、図１３および図１４を用いて説明を行う。
フォトレジストスピンコータＳＣは、セルコントローラＣＴ３からの制御に基づいて、例えば基板を所定枚数分、塗布処理するごとにカップリンス処理を行うことが可能である。このようなカップリンス処理の制御は、フォトレジストスピンコータＳＣ内のカップリンス処理用溶剤吐出部（図示せず）に対するセルコントローラＣＴ３からの制御（信号Ｓｃ）、及び、フォトレジストスピンコータＳＣに設けられたカウンタ（図示せず）からの塗布処理済み基板枚数情報のセルコントローラＣＴ３へのフィードバック（信号Ｓｄ）により容易に実現できる。よって、ユーザからのメインコントローラＭＣを介した制御指令に応じて、レジスト膜用処理セルＣ３に、例えば基板を１００枚分、塗布処理するごとにカップリンス処理を行わせるといった制御が可能である。
フォトレジストスピンコータＳＣにてカップリンス処理を行う場合、フォトレジストスピンコータＳＣからのフィードバック信号Ｓｄに基づいてセルコントローラＣＴ３は、塗布処理済み基板枚数情報を信号Ｓ１ｂとしてメインコントローラＭＣに通知する。そして、カップリンス処理が完了すれば、処理完了の旨を信号Ｓ３ｂとしてメインコントローラＭＣに通知する。
以下に、各基板の搬送処理（図１４のステップＳＴ０ｂ）について説明する。まず、メインコントローラＭＣは、第２塗布処理部１５たるフォトレジストスピンコータＳＣにおいて、次の基板が投入される前にカップリンス処理を行う必要があるかどうか、すなわち、第２塗布処理部１５においてカップリンス処理を行って塗布環境の調整を開始する必要があるかどうかを判断する（図１４のステップＳＴ１ｂ）。このような判断処理は、メインコントローラ内のメモリ５１内に所定のプログラムを予め記憶させておき、ＣＰＵ５２が当該プログラムおよび信号Ｓ１ｂの情報に基づいて演算することで容易に実現可能である。ここで、次の基板が投入される前にカップリンス処理を行う必要がなければ、メインコントローラＭＣは搬送処理をそのまま続ける（図１４のステップＳＴ４ｂ）。
一方、次の基板が投入される前にカップリンス処理を行う必要があれば（すなわち、フォトレジストスピンコータＳＣにおける処理環境の調整が必要であれば）、メインコントローラＭＣは、カップリンス処理直前の基板Ｗｆ（図１２参照）がフォトレジストスピンコータＳＣでフォトレジスト塗布処理が行われてフォトレジストスピンコータＳＣから払い出され、カップリンス処理が完了するまで、冷却プレートＣＰ２にて次の基板Ｗｅを待機させ、基板Ｗｅ以降の基板Ｗｄ，Ｗｃ，Ｗｂ，Ｗａについても各所で待機させる（図１４のステップＳＴ２ｂ）。すなわち、フォトレジストスピンコータＳＣに未達で最先の基板Ｗｅを冷却プレートＣＰ２まで搬送して、基板Ｗｅとそれ以降の基板Ｗｄ，Ｗｃ，Ｗｂ，Ｗａとについて搬送処理を停止する。
この待機処理は以下のように行えばよい。つまり、まず、メインコントローラＭＣが制御信号Ｓ２ｃ，Ｓ２ａ，Ｓ２ｅを、それぞれセルコントローラＣＴ３，ＣＴ２，ＣＴ１に与える。
セルコントローラＣＴ３は制御信号Ｓ２ｃに基づき主搬送機構１０Ｂに対して制御信号Ｓ２ｄを与えることにより、基板Ｗｅが主搬送機構１０Ｂ上にある場合には基板Ｗｅを冷却プレートＣＰ２にまで搬送する。そして、基板Ｗｅの搬送処理を停止する。
セルコントローラＣＴ２は制御信号Ｓ２ａに基づき主搬送機構１０Ａに対して制御信号Ｓ２ｂを与えることにより、基板Ｗｄが主搬送機構１０Ａ上にある場合には基板Ｗｄを基板載置部ＰＡＳＳ３にまで搬送する。また、基板Ｗｄに続く基板Ｗｃ，Ｗｂについてもそれぞれ反射防止膜処理部ＡＲＣ、アドヒージョン処理ユニットＡＨＬまで搬送する。そして、基板Ｗｄ，Ｗｃ，Ｗｂの搬送処理を停止する。
なお、図１２に示すように、基板Ｗｄに続く基板Ｗｃについては加熱プレートＨＰ１にまで搬送するのではなく、その直前の反射防止膜処理部ＡＲＣに留めて搬送処理を停止した方が良い。加熱プレートＨＰ１上に基板Ｗｃを載置したままでは、基板Ｗｃが不用意に加熱されすぎて、例えば塗布済みの反射防止膜の特性に影響が与えることがあるからである。このような禁則処理は、メインコントローラ内のメモリ５１内に所定のプログラムを予め記憶させておき、ＣＰＵ５２が当該プログラムに基づいて演算し、セルコントローラＣＴ２に制御信号を送ることで容易に実現可能である。
また、セルコントローラＣＴ１は制御信号Ｓ２ｅに基づきインデクサ用搬送機構７に対して制御信号Ｓ２ｆを与えることにより、基板ＷａがインデクサセルＣ１から払い出されないよう、その搬送停止を行う。
そして、待機処理中、メインコントローラＭＣはセルコントローラＣＴ３からカップリンス処理完了信号Ｓ３ｂの通知があるかいなかを監視する（図１４のステップＳＴ３ｂ）。信号Ｓ３ｂの通知がなければ、図１４のステップＳＴ２ｂに戻ってメインコントローラＭＣは待機処理を続ける。
一方、信号Ｓ３ｂの通知があればメインコントローラＭＣは、各基板の搬送処理を再開するべく制御を行う（図１４のステップＳＴ４ｂ）。
すなわち、メインコントローラＭＣが制御信号Ｓ４ｃをセルコントローラＣＴ３に与え、セルコントローラＣＴ３が制御信号Ｓ４ｃに基づき主搬送機構１０Ｂに対して制御信号Ｓ４ｄを与えることにより、基板Ｗｅを冷却プレートＣＰ２から取り出して第２塗布処理部１５たるフォトレジストスピンコータＳＣへと搬送するよう主搬送機構１０Ｂを制御する。また、セルコントローラＣＴ３は、基板Ｗｄについても基板載置部ＰＡＳＳ３から取り出して冷却プレートＣＰ２へと搬送するよう主搬送機構１０Ｂを制御する。
また、メインコントローラＭＣは制御信号Ｓ４ａをセルコントローラＣＴ２に与え、セルコントローラＣＴ２が制御信号Ｓ４ａに基づき主搬送機構１０Ａに対して制御信号Ｓ４ｂを与えることにより、基板Ｗｃを反射防止膜処理部ＡＲＣから取り出して加熱プレートＨＰ１へと搬送し、基板Ｗｂをアドヒージョン処理ユニットＡＨＬから取り出して反射防止膜処理部ＡＲＣへと搬送するよう主搬送機構１０Ａを制御する。
また、メインコントローラＭＣは制御信号Ｓ４ｅをセルコントローラＣＴ１に与え、セルコントローラＣＴ１が制御信号Ｓ４ｅに基づきインデクサ用搬送機構７に対して制御信号Ｓ４ｆを与えることにより、基板Ｗａを反射防止膜用処理セルＣ２へと搬送するようインデクサ用搬送機構７を制御する。
なお、本実施の形態においては、メインコントローラＭＣ、セルコントローラＣＴ１〜ＣＴ３、インデクサ用搬送機構７、及び主搬送機構１０Ａ，１０Ｂを、基板Ｗａ〜Ｗｅの搬送手段と捉えることができる。そして、この搬送手段は、図１２に示した、インデクサＩＤ、アドヒージョン処理ユニットＡＨＬ、反射防止膜処理部ＡＲＣ、加熱プレートＨＰ１，加熱部ＰＨＰ１、フォトレジストスピンコータＳＣ、冷却プレートＣＰ１、冷却プレートＣＰ２および基板載置部ＰＡＳＳ３の各部からなる複数のポジション間で基板の搬送を行う。
本実施の形態によれば、液状物塗布処理ユニットたるフォトレジストスピンコータＳＣにて洗浄処理たるカップリンス処理を行う場合、フォトレジストスピンコータＳＣに未達で最先の基板Ｗｅが、インデクサよりもフォトレジストスピンコータＳＣにより近い冷却プレートＣＰ２に載置されるまで、以降の基板Ｗａ〜Ｗｅを搬送してから、それら基板の搬送処理を停止し、カップリンス処理による塗布環境の調整完了後に、その搬送処理を再開する。よって、インデクサにて基板Ｗｅを待機させる場合に比べ、カップリンス処理後のフォトレジストスピンコータＳＣに基板Ｗｅをより早く送り込むことができる。これにより、スループットの低下を抑制できる。
なお、上記においては冷却プレートＣＰ２を基板Ｗｅを待機させる載置手段としたが、冷却プレートＣＰ２以外の箇所を基板Ｗｅの待機場所としても良い。すなわち、インデクサの後段かつフォトレジストスピンコータＳＣの前段に位置し、インデクサから送り出された基板を載置可能な箇所であれば、フォトレジストスピンコータＳＣに未達で最先の基板Ｗｅの搬送処理停止時の載置手段として機能させることができる。ただし、上記の加熱プレートＨＰ１のように基板に悪影響を与える箇所については、この載置手段として採用しない方がよい。
本発明における基板処理装置の概略構成を示す平面図である。 本発明における基板処理装置の概略構成を示す正面図である。 本発明における熱処理部の配置構成を示す図である。 本発明における基板仮置部付きの加熱部を示す図である。 本発明におけるインターフェイスブロックの概略構成を示す側面図である。 本発明の基板処理装置におけるブロック配置を示す平面図である。 本発明の基板処理装置におけるセル配置を示す平面図である。 本発明の基板処理装置における制御系の概略構成を示すブロック図である。 本発明の実施の形態１に係る基板処理装置における、インデクサセル、反射防止膜用処理セルおよびレジスト膜用処理セルとメインコントローラとの間における制御信号の流れを示すブロック図である。 本発明の実施の形態１に係る基板処理装置における基板搬送処理のフローチャートである。 本発明の基板処理装置内において基板が辿る搬送経路、および、基板の存在位置の一例を示す図である。 本発明の基板処理装置内において基板が辿る搬送経路、および、基板の存在位置の他の一例を示す図である。 本発明の実施の形態２に係る基板処理装置における、インデクサセル、反射防止膜用処理セルおよびレジスト膜用処理セルとメインコントローラとの間における制御信号の流れを示すブロック図である。 本発明の実施の形態２に係る基板処理装置における基板搬送処理のフローチャートである。 従来の基板処理装置内において基板が辿る搬送経路、および、基板の存在位置の一例を示す図である。
符号の説明
１ インデクサブロック
２ 反射防止膜処理ブロック
３ レジスト膜処理ブロック
４ 現像処理ブロック
５ インターフェイスブロック
６ カセット載置台
７ インデクサ用搬送機構
８ 塗布処理部
１０（１０Ａ〜１０Ｄ） 主搬送機構
１０ａ、１０ｂ 保持アーム
１０ｃ ピン
１０ｄ 基台
１１ スピンチャック
１２ ノズル
１３ 隔壁
１５ 塗布処理部
１５ａ〜１５ｃ 塗布処理ユニット
１６ 熱処理部
１７ スピンチャック
１８ ノズル
１９ 基板仮置部
３０ 現像処理部
３０ａ〜３０ｅ 現像処理ユニット
３１ 熱処理部
３２ スピンチャック
３３ ノズル
３５ インターフェイス用搬送機構
３６ スピンチャック
３７ 光照射器
１００ 基板処理装置
３５ａ 可動台
３５ｂ 保持アーム
７ａ 可動台
７ｂ 保持アーム
８ａ 塗布処理ユニット
８ｂ 塗布処理ユニット
８ｃ 塗布処理ユニット
ＡＨＬ アドヒージョン処理ユニット
Ｃ カセット
ＥＥＷ エッジ露光ユニット
ＨＰ 加熱プレート
ＰＡＳＳ（ＰＡＳＳ１〜ＰＡＳＳ１０） 基板載置部
ＳＢＦ 送り用バッファ
ＲＢＦ 戻し用バッファ
ＳＴＰ 露光装置
ＴＰ 熱処理部
Ｗ，Ｗａ〜Ｗｉ 基板

Claims (6)

  1. タクトタイムに基づかずに複数の基板を連続して順次搬送する制御を行う連続搬送制御方式の基板処理装置であって、
    前記基板に対して所定の処理を行い、前記所定の処理を行うための処理環境を調整可能な処理ユニットを含む複数の処理ブロックと、
    未処理の前記基板を受け入れて前記複数の処理ブロック側に送り出すインデクサブロックと、
    前記インデクサブロックと前記インデクサブロックに隣接する処理ブロックとの間に、および各処理ブロックの間に、それぞれ設けられており、前記基板の受け渡しを行う基板載置部と、
    を備え、
    前記インデクサブロックは、対応する前記基板載置部と、前記基板を収納可能なカセットとの間で基板の受け渡しを行うインデクサ用搬送手段、
    を有し、
    前記複数の処理ブロックのそれぞれは、対応する前記基板載置部および前記処理ユニットとの間で、前記基板の受け渡しを行う主搬送手段、
    を有し、
    前記複数の処理ブロックのうちある任意の処理ブロック内の処理ユニットで処理環境が調整される場合、前記インデクサ用搬送手段および各主搬送手段は、
    i) 前記基板のうち前記ある任意の処理ブロックに未達で最先のものが、前記複数の基板載置部のうち前記ある任意の処理ブロックの直前に位置する第１基板載置部に載置されるまで、前記最先およびそれ以降の基板の搬送処理を継続させ、
    ii) 前記最先のものが前記第１基板載置部まで搬送されると、前記搬送処理を停止し、
    iii) 調整完了の通知を受けた後に、前記搬送処理を再開することを特徴とする基板処理装置。
  2. 請求項１に記載の基板処理装置であって、
    前記所定の処理とは、加熱処理であり、
    前記処理環境の調整とは、前記加熱処理における処理温度の変更のための温度調整であることを特徴とする基板処理装置。
  3. 請求項１に記載の基板処理装置であって、
    前記所定の処理とは、液状物塗布処理であり、
    前記処理環境の調整とは、前記処理ユニット内の洗浄処理による塗布環境の調整であることを特徴とする基板処理装置。
  4. 基板処理装置において実行され、タクトタイムに基づかずに基板を連続して順次搬送する制御を行う連続搬送制御方式の基板処理方法であって、
    前記基板処理装置は、
    前記基板に対して所定の処理を行い、前記所定の処理を行うための処理環境を調整可能な処理ユニットと、主搬送手段と、を含む複数の処理ブロックと、
    インデクサ用搬送手段を含み、未処理の前記基板を受け入れて前記複数の処理ブロック側に送り出すインデクサブロックと、
    前記インデクサブロックと前記インデクサブロックに隣接する処理ブロックとの間に、および各処理ブロックの間に、それぞれ設けられており、前記基板の受け渡しを行う基板載置部と、
    を有し
    (a) 前記インデクサ用搬送手段および各主搬送手段によって、未処理の前記基板を前記インデクサブロックから前記複数の処理ブロックのそれぞれに送り出す工程と、
    (b) 前記複数の処理ブロックのうちある任意の処理ブロック内の処理ユニットについて、基板処理に応じた処理環境に調整する工程と、
    を備え、
    前記工程(a)は、
    (a-1) 前記工程(b)が開始された後において、前記基板のうち前記ある任意の処理ブロックの処理ユニットに未達で最先のものが、前記複数の基板載置部のうち前記ある任意の処理ブロックの直前に位置する第１基板載置部に載置されるまで、前記最先およびそれ以降の基板について搬送処理を継続させる工程と、
    (a-2) 前記最先のものが前記第１基板載置部まで搬送されると、前記搬送処理を停止させる工程と、
    (a-3) 前記処理環境の調整完了に応じて、前記搬送処理を再開させる工程と、
    を有することを特徴とする基板処理方法。
  5. 請求項４に記載の基板処理方法であって、
    前記所定の処理とは、加熱処理であり、
    前記処理環境の調整とは、前記加熱処理における処理温度の変更のための温度調整であることを特徴とする基板処理方法。
  6. 請求項４に記載の基板処理方法であって、
    前記所定の処理とは、液状物塗布処理であり、
    前記処理環境の調整とは、前記処理ユニット内の洗浄処理による塗布環境の調整であることを特徴とする基板処理方法。
JP2003330095A 2003-09-22 2003-09-22 基板処理装置及び基板処理方法 Expired - Fee Related JP4279102B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003330095A JP4279102B2 (ja) 2003-09-22 2003-09-22 基板処理装置及び基板処理方法
US10/947,480 US7229240B2 (en) 2003-09-22 2004-09-22 Substrate processing apparatus and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330095A JP4279102B2 (ja) 2003-09-22 2003-09-22 基板処理装置及び基板処理方法

Publications (2)

Publication Number Publication Date
JP2005101076A JP2005101076A (ja) 2005-04-14
JP4279102B2 true JP4279102B2 (ja) 2009-06-17

Family

ID=34308893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330095A Expired - Fee Related JP4279102B2 (ja) 2003-09-22 2003-09-22 基板処理装置及び基板処理方法

Country Status (2)

Country Link
US (1) US7229240B2 (ja)
JP (1) JP4279102B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647710B2 (en) 1992-08-10 2010-01-19 Anatomic Research, Inc. Shoe sole structures
US7762009B2 (en) 2007-03-12 2010-07-27 Nike, Inc. Article of footwear with circular tread pattern
US8141276B2 (en) 2004-11-22 2012-03-27 Frampton E. Ellis Devices with an internal flexibility slit, including for footwear
US8256147B2 (en) 2004-11-22 2012-09-04 Frampton E. Eliis Devices with internal flexibility sipes, including siped chambers for footwear
US8291618B2 (en) 2004-11-22 2012-10-23 Frampton E. Ellis Devices with internal flexibility sipes, including siped chambers for footwear
US8670246B2 (en) 2007-11-21 2014-03-11 Frampton E. Ellis Computers including an undiced semiconductor wafer with Faraday Cages and internal flexibility sipes
US8732230B2 (en) 1996-11-29 2014-05-20 Frampton Erroll Ellis, Iii Computers and microchips with a side protected by an internal hardware firewall and an unprotected side connected to a network

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4884801B2 (ja) * 2005-10-06 2012-02-29 東京エレクトロン株式会社 処理システム
JP2008034746A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 塗布、現像装置、その方法及び記憶媒体
KR100847888B1 (ko) * 2006-12-12 2008-07-23 세메스 주식회사 반도체 소자 제조 장치
JP2009016657A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd レジストパターンの再形成方法
JP4894674B2 (ja) 2007-08-08 2012-03-14 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法並びに記憶媒体
JP5462506B2 (ja) * 2009-03-18 2014-04-02 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5267691B2 (ja) * 2012-02-15 2013-08-21 東京エレクトロン株式会社 塗布、現像装置、その方法及び記憶媒体
JP6887265B2 (ja) * 2017-02-28 2021-06-16 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
JP6751735B2 (ja) * 2018-07-25 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP2022051028A (ja) * 2020-09-18 2022-03-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2194500B (en) * 1986-07-04 1991-01-23 Canon Kk A wafer handling apparatus
US5202716A (en) * 1988-02-12 1993-04-13 Tokyo Electron Limited Resist process system
US5436848A (en) * 1990-09-03 1995-07-25 Dainippon Screen Mfg. Co., Ltd. Method of and device for transporting semiconductor substrate in semiconductor processing system
JP2638668B2 (ja) 1990-09-03 1997-08-06 大日本スクリーン製造株式会社 基板搬送方法および基板搬送装置
JPH0722490A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp ロット自動編成装置及び方法
KR100198477B1 (ko) * 1994-04-08 1999-06-15 이시다 아키라 기판처리장치 및 방법
TW309503B (ja) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
EP0915507B1 (en) * 1996-06-07 2008-03-12 Tokyo Electron Limited Device for controlling treating station
JP3729987B2 (ja) 1997-07-29 2005-12-21 大日本スクリーン製造株式会社 基板処理装置
US6535784B2 (en) * 2001-04-26 2003-03-18 Tokyo Electron, Ltd. System and method for scheduling the movement of wafers in a wafer-processing tool
JP4274736B2 (ja) * 2002-03-28 2009-06-10 大日本スクリーン製造株式会社 基板処理装置
JP4342147B2 (ja) * 2002-05-01 2009-10-14 大日本スクリーン製造株式会社 基板処理装置
US6832863B2 (en) * 2002-06-11 2004-12-21 Dainippon Screen Mfg. Co., Ltd. Substrate treating apparatus and method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647710B2 (en) 1992-08-10 2010-01-19 Anatomic Research, Inc. Shoe sole structures
US8732230B2 (en) 1996-11-29 2014-05-20 Frampton Erroll Ellis, Iii Computers and microchips with a side protected by an internal hardware firewall and an unprotected side connected to a network
US8291618B2 (en) 2004-11-22 2012-10-23 Frampton E. Ellis Devices with internal flexibility sipes, including siped chambers for footwear
US8141276B2 (en) 2004-11-22 2012-03-27 Frampton E. Ellis Devices with an internal flexibility slit, including for footwear
US8205356B2 (en) 2004-11-22 2012-06-26 Frampton E. Ellis Devices with internal flexibility sipes, including siped chambers for footwear
US8256147B2 (en) 2004-11-22 2012-09-04 Frampton E. Eliis Devices with internal flexibility sipes, including siped chambers for footwear
US8562678B2 (en) 2004-11-22 2013-10-22 Frampton E. Ellis Surgically implantable electronic and/or electromechanical prosthetic device enclosed in an inner bladder surrounded by an outer bladder and having an internal sipe between bladders
US8561323B2 (en) 2004-11-22 2013-10-22 Frampton E. Ellis Footwear devices with an outer bladder and a foamed plastic internal structure separated by an internal flexibility sipe
US8567095B2 (en) 2004-11-22 2013-10-29 Frampton E. Ellis Footwear or orthotic inserts with inner and outer bladders separated by an internal sipe including a media
US8732868B2 (en) 2004-11-22 2014-05-27 Frampton E. Ellis Helmet and/or a helmet liner with at least one internal flexibility sipe with an attachment to control and absorb the impact of torsional or shear forces
US8011118B2 (en) 2007-03-12 2011-09-06 Nike, Inc. Article of footwear with circular tread pattern
US8555528B2 (en) 2007-03-12 2013-10-15 Nike, Inc. Article of footwear with circular tread pattern
US7762009B2 (en) 2007-03-12 2010-07-27 Nike, Inc. Article of footwear with circular tread pattern
US8670246B2 (en) 2007-11-21 2014-03-11 Frampton E. Ellis Computers including an undiced semiconductor wafer with Faraday Cages and internal flexibility sipes

Also Published As

Publication number Publication date
JP2005101076A (ja) 2005-04-14
US20050061240A1 (en) 2005-03-24
US7229240B2 (en) 2007-06-12

Similar Documents

Publication Publication Date Title
JP4279102B2 (ja) 基板処理装置及び基板処理方法
US7364376B2 (en) Substrate processing apparatus
JP5841389B2 (ja) 基板処理装置および基板処理方法
JP4464993B2 (ja) 基板の処理システム
US7549811B2 (en) Substrate treating apparatus
JP4444154B2 (ja) 基板処理装置
JP4654120B2 (ja) 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP5132920B2 (ja) 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
JP4233285B2 (ja) 基板処理装置
JP5025231B2 (ja) 基板搬送処理装置
JP2009021275A (ja) 基板処理装置
JP4541966B2 (ja) 塗布処理方法及び塗布処理装置並びにコンピュータプログラム
JP2005101058A (ja) 基板処理装置
US7512456B2 (en) Substrate processing apparatus
US7901149B2 (en) Substrate processing method, program, computer-readable recording medium, and substrate processing system
JP4080405B2 (ja) 基板処理装置
JP2005340286A (ja) 熱処理装置及び熱処理方法
JP5936853B2 (ja) 基板処理装置および基板処理方法
JP2002043208A (ja) 塗布現像処理方法
JP2005101077A (ja) 基板処理装置及び基板処理方法
JP2004119462A (ja) 基板の処理システム
JP4492875B2 (ja) 基板処理システム及び基板処理方法
JP5579991B2 (ja) 基板処理装置および基板処理方法
JP5270108B2 (ja) 基板処理装置
JP4323905B2 (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees