JP4275554B2

JP4275554B2 - Switch semiconductor integrated circuit

Info

Publication number: JP4275554B2
Application number: JP2004069002A
Authority: JP
Inventors: 哲藤井
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2009-06-10
Anticipated expiration: 2024-03-11
Also published as: JP2005260564A

Description

本発明は、高周波回路における入出力信号の切り換えを行うスイッチ半導体集積回路に係り、特に、その通過特性、高調波信号に対する抑圧特性等の向上を図ったものに関する。 The present invention relates to a switch semiconductor integrated circuit that switches input / output signals in a high-frequency circuit, and more particularly to a circuit that improves its pass characteristics, suppression characteristics for harmonic signals, and the like.

従来、この種の回路としては、例えば、図１１に示されたようなEGSM/DCS/PCS/WCDMAクワッドバンド携帯電話機に用いられるスイッチ回路Ｓｃ等が公知・周知となっている。
以下、同図を参照しつつ、この従来回路について説明すれば、このスイッチ回路Ｓｃは、２つの単極ｎ投スイッチ、すなわち、この例では、単極２投スイッチと単極４投スイッチが集積回路化されたスイッチ半導体集積回路Ｓ１と、複数の高周波信号を、EGSM方式の使用周波数帯である低域と、他の３つの通信方式（DCS/PCS/WCDMA）の使用周波数帯である高域とに分別する分波回路Diplexerと、２つの低域通過フィルタLPF_A及びLPF_Bを主たる構成要素として集積回路化されてなるもので、四つの異なる無線周波数における送受信を可能としたいわゆるクワッドバンド携帯電話機において用いられるものである。より具体的には、クワッドバンド携帯電話機のアンテナＡＮＴと後段の高周波回路ＬＮＡ１、ＰＡ１、ＬＮＡ２、ＰＡ２、ＬＮＡ３等との間に設けられるものである。 Conventionally, as this type of circuit, for example, a switch circuit Sc used in an EGSM / DCS / PCS / WCDMA quad-band mobile phone as shown in FIG.
Hereinafter, the conventional circuit will be described with reference to the same figure. The switch circuit Sc includes two single-pole n-throw switches, that is, a single-pole 2-throw switch and a single-pole 4-throw switch in this example. Circuitized switch semiconductor integrated circuit S1, multiple high-frequency signals, low frequency that is used frequency band of EGSM system, and high frequency that is used frequency band of other three communication systems (DCS / PCS / WCDMA) In a so-called quad-band mobile phone that is capable of transmitting and receiving at four different radio frequencies, integrated as a main component of a demultiplexer circuit Diplexer and two low-pass filters LPF_A and LPF_B. It is used. More specifically, it is provided between the antenna ANT of the quad-band mobile phone and the high-frequency circuits LNA1, PA1, LNA2, PA2, LNA3 and the like at the subsequent stage.

ここで、ＬＮＡ１は、ＷＣＤＭＡ帯を除いた他の３つの異なる周波数（EGSM、DCS、PCS）の内の一つであるＥＧＳＭ帯用の受信フロントエンド、ＰＡ１はＥＧＳＭ帯の送信増幅部、ＬＮＡ２はＤＣＳ帯用の受信フロントエンド、ＰＡ２はＤＣＳ帯及びＰＣＳ帯用の送信増幅部、ＬＡＮ３はＰＣＳ帯用の受信フロントエンドである。
かかる構成において、例えば、ＥＧＳＭ帯の送信を行う場合、ＥＧＳＭ帯の送信増幅部ＰＡ１において、後段の送信回路（図示せず）から印加された高周波信号が増幅され、その高周波信号は低域通過フィルタLPF_Aを通過し、外部からの制御電圧Ｖcontrol1〜Ｖcontrol3によって所望の通過経路が設定されたスイッチ半導体集積回路Ｓ１を通過し、ついで、分波回路Diplexerを通過して、最後にアンテナＡＮＴ１から放射されるようになっている。これに対して、ＥＧＳＭ帯の受信を行う場合は、アンテナＡＮＴ１で受信された高周波信号は、分波回路Diplexerを通過し、外部からの制御電圧Ｖcontrol1〜Ｖcontrol3によって所望の通過経路が設定されたスイッチ半導体集積回路Ｓ１を通過し、ＥＧＳＭ帯用の受信フロントエンドＬＮＡ１へ入力されるようになっている。 Here, LNA1 is a reception front end for the EGSM band that is one of the other three different frequencies (EGSM, DCS, PCS) excluding the WCDMA band, PA1 is a transmission amplification unit for the EGSM band, and LNA2 is A reception front end for the DCS band, PA2 is a transmission amplifier for the DCS band and the PCS band, and LAN3 is a reception front end for the PCS band.
In such a configuration, for example, when performing transmission in the EGSM band, a high-frequency signal applied from a transmission circuit (not shown) at the subsequent stage is amplified in the transmission amplifier PA1 in the EGSM band, and the high-frequency signal is filtered through a low-pass filter. Passes through LPF_A, passes through switch semiconductor integrated circuit S1 in which a desired passing path is set by external control voltages Vcontrol1 to Vcontrol3, then passes through branching circuit Diplexer, and is finally radiated from antenna ANT1. It is like that. On the other hand, when performing reception in the EGSM band, the high-frequency signal received by the antenna ANT1 passes through the demultiplexing circuit Diplexer, and a switch in which a desired passage route is set by external control voltages Vcontrol1 to Vcontrol3. The signal passes through the semiconductor integrated circuit S1 and is input to the reception front end LNA1 for the EGSM band.

ところで、送信回路側の送信増幅部ＰＡ１及びＰＡ２では、その使用周波数帯の整数倍の不要な高調波信号が種々の原因により発生し、発生した高調波信号をアンテナＡＮＴから放射しないようにスイッチ回路Ｓｃにおいて減衰させる必要がある。そのため、送信系信号経路上のフィルタ回路、すなわち、ＥＧＳＭ帯の送信の場合、低域通過フィルタLPF_A及び分波回路Diplexerを構成する低域通過フィルタLPF_Dipは、スイッチ回路Ｓｃ全体として必要な高調波周波数帯減衰量が確保されるように、各々、高調波周波数帯に減衰極が形成されたものとなっている。 By the way, in the transmission amplifiers PA1 and PA2 on the transmission circuit side, an unnecessary harmonic signal of an integral multiple of the used frequency band is generated due to various causes, and a switch circuit is provided so as not to radiate the generated harmonic signal from the antenna ANT. It is necessary to attenuate at Sc. Therefore, the filter circuit on the transmission system signal path, that is, in the case of EGSM band transmission, the low-pass filter LPF_Dip constituting the low-pass filter LPF_A and the demultiplexing circuit Diplexer has the harmonic frequency necessary for the entire switch circuit Sc. In order to secure the band attenuation, attenuation poles are respectively formed in the harmonic frequency bands.

また、送信時においては、大電力信号がスイッチ半導体集積回路Ｓ１に入力されると、スイッチ半導体集積回路Ｓ１の非線形特性により高調波信号が発生するため、発生した高調波信号をアンテナＡＮＴから放射しないように、ＥＧＳＭ帯の送信については、分波回路Diplexerを構成する低域通過フィルタLPF_Dipにより、ＤＣＳ及びＰＣＳ帯の送信については、分波回路Diplexerを構成する帯域通過フィルタBPF_Dipにより、それぞれ抑圧できるようにしてある。 Further, at the time of transmission, when a high power signal is input to the switch semiconductor integrated circuit S1, a harmonic signal is generated due to the nonlinear characteristics of the switch semiconductor integrated circuit S1, and thus the generated harmonic signal is not radiated from the antenna ANT. As described above, transmission in the EGSM band can be suppressed by the low pass filter LPF_Dip constituting the demultiplexing circuit Diplexer, and transmission in the DCS and PCS bands can be suppressed by the band pass filter BPF_Dip constituting the demultiplexing circuit Diplexer. It is.

上述したスイッチ回路Ｓｃは、４つの異なる無線周波数に対応できるものであるが、２つの異なる無線周波数に対応できる同様なものも公知・周知となっている（例えば、特許文献１参照）。 The above-described switch circuit Sc can deal with four different radio frequencies, but a similar one that can deal with two different radio frequencies is known and known (for example, see Patent Document 1).

特開２００２−２９９９０３号公報JP 2002-299903 A

しかしながら、上記従来回路のように一つの信号経路上に複数のフィルタ回路を設ける回路構成とした場合、個々のフィルタ回路が単独の状態においては、所望される通過減衰量が得られていても、スイッチ回路に設けられた状態においては、各々のフィルタ回路の入出力端における入力、出力インピーダンスがその前後に接続される回路の影響を受けて、複素共役の関係に近い状態となることがあり、そのため、複数のフィルタ回路を電気的に縦続接続しても、信号経路全体の通過減衰量が不足してしまうという問題を招く。
本発明は、上記実状に鑑みてなされたもので、送信回路及びスイッチ半導体集積回路で発生する不要な高調波信号を、回路全体における所望の減衰量を確保しつつ、確実に抑圧できるスイッチ半導体集積回路を提供するものである。 However, in the case of a circuit configuration in which a plurality of filter circuits are provided on one signal path as in the above-described conventional circuit, when each filter circuit is in a single state, a desired passing attenuation amount is obtained. In the state provided in the switch circuit, the input and output impedances at the input and output ends of each filter circuit are affected by the circuits connected before and after that, and may be close to a complex conjugate relationship, For this reason, even if a plurality of filter circuits are electrically connected in cascade, there is a problem that the passing attenuation amount of the entire signal path is insufficient.
The present invention has been made in view of the above circumstances, and is capable of reliably suppressing unnecessary harmonic signals generated in a transmission circuit and a switch semiconductor integrated circuit while ensuring a desired attenuation amount in the entire circuit. A circuit is provided.

上記本発明の目的を達成するため、本発明に係るスイッチ半導体集積回路は、
分波回路と、
一つの共通入出力端子と複数の入出力端子とを有し、外部からの制御に応じて前記複数の入出力端子のいずれか一つと前記共通入出力端子間が導通状態とされるよう構成されてなるスイッチ素子を有してなるスイッチ回路と、
前記スイッチ回路と外部の後段の回路との間に設けられる第２の低域通過フィルタとを具備してなるスイッチ半導体集積回路であって、
前記分波回路は、第１の低域通過フィルタと帯域通過フィルタとを有してなり、前記第１の低域通過フィルタは、第１の使用周波数帯の高周波信号の通過を可能とする一方、前記第１の使用周波数帯の高周波信号の２倍高調波周波数帯域付近に減衰極を有するよう構成されてなり、前記帯域通過フィルタは、前記第１の使用周波数帯以外の他の使用周波数帯の高周波信号が通過可能に構成されてなり、
前記前記第１の低域通過フィルタの一端と前記帯域通過フィルタの一端は、共に外部のアンテナに接続可能とされてなり、
前記スイッチ回路は、第１のスイッチ素子と、第２のスイッチ素子と、デコーダ回路とを有してなり、
前記第１のスイッチ素子は、第１のスイッチ共通入出力端子と複数の第１のスイッチ用入出力端子とを有し、
前記第２のスイッチ素子は、第２のスイッチ共通入出力端子と複数の第２のスイッチ用入出力端子とを有し、
前記第１及び第２のスイッチ素子は、前記デコーダ回路に外部から入力される制御信号に応じて、前記デコーダ回路により、第１のスイッチ共通入出力端子と、前記複数の第１のスイッチ用入出力端子のいずれかとが選択的に接続状態とされ、また、前記第２のスイッチ共通入出力端子と、前記複数の第２のスイッチ用入出力端子のいずれかとが選択的に接続状態とされるよう構成されてなり、
前記帯域通過フィルタは、前記第２のスイッチ素子を介して後段の回路と接続可能とされ、
前記第１の共通入出力端子と、前記第１の低域通過フィルタの他端との間に第１のインピーダンス素子を設ける一方、
前記第２の低域通過フィルタと前記複数の第１のスイッチ用入出力端子の一つとの間に、第２のインピーダンス素子を設け、
前記第１のインピーダンス素子と前記第１の低域通過フィルタとの接続点から前段側を見た前記第１の使用周波数帯の２倍の高調波帯におけるインピーダンスと、前記第１のインピーダンス素子と前記第１の低域通過フィルタとの接続点から後段側を見た前記第１の使用周波数帯の２倍の高調波帯におけるインピーダンスとが、複素共役の関係外となるように前記第１及び第２のインピーダンス素子のインピーダンスが設定されてなるものである。 In order to achieve the above object of the present invention, a switch semiconductor integrated circuit according to the present invention comprises:
A demultiplexing circuit;
It has one common input / output terminal and a plurality of input / output terminals, and is configured to be in a conductive state between any one of the plurality of input / output terminals and the common input / output terminal according to external control. A switch circuit having a switch element ,
A switch semiconductor integrated circuit comprising a second low-pass filter provided between the switch circuit and an external downstream circuit ;
The demultiplexing circuit includes a first low-pass filter and a band-pass filter, and the first low-pass filter allows a high-frequency signal in a first use frequency band to pass therethrough. The band pass filter is configured to have an attenuation pole in the vicinity of the second harmonic frequency band of the high-frequency signal in the first use frequency band, and the band pass filter has a use frequency band other than the first use frequency band. The high-frequency signal is configured to pass through,
One end of the first low pass filter and one end of the band pass filter are both connectable to an external antenna,
The switch circuit includes a first switch element, a second switch element, and a decoder circuit,
The first switch element has a first switch common input / output terminal and a plurality of first switch input / output terminals;
The second switch element has a second switch common input / output terminal and a plurality of second switch input / output terminals,
The first and second switch elements are connected to the first switch common input / output terminal and the plurality of first switch input terminals by the decoder circuit in response to a control signal input from the outside to the decoder circuit. One of the output terminals is selectively connected, and the second switch common input / output terminal and one of the plurality of second switch input / output terminals are selectively connected. Configured as
The band pass filter can be connected to a subsequent circuit through the second switch element,
While providing a first common output terminal, the first Inpi over dance element between the other end of the first low-pass filter,
Between one of said second low-pass filter and the plurality of first output terminals switch, provided the second Inpi over dancing element,
An impedance in a harmonic band twice as high as the first use frequency band as seen from a connection point between the first impedance element and the first low-pass filter, and the first impedance element; The first and second impedances so that an impedance in a harmonic band twice the first used frequency band as viewed from the connection point with the first low-pass filter is out of a complex conjugate relationship. in which the impedance of the second Inpi over dance element is set.

本発明によれば、信号経路中に複数のフィルタが縦属接続で設けられた構成において、特定の接続点において、その前後を見たインピーダンスが複素共役の関係外となるようにその前後のインピーダンス素子の値を設定して設けるようにしたので、従来と異なり、個々のフィルタ単体での減衰量は確保できても、信号経路全体として所望の減衰量が確保できなくなるようなことが確実に回避されて、信号経路全体における必要な減衰量が確保され、しかも、回路の非線形特性に起因して発生する高調波が確実に抑圧されるという効果を奏するものである。 According to the present invention, in a configuration in which a plurality of filters are provided in a cascade connection in the signal path, the impedance before and after the particular connection point is out of the complex conjugate relationship. Since the element values are set and provided, unlike the conventional case, even if the attenuation amount of each individual filter can be secured, it is surely avoided that the desired attenuation amount cannot be secured for the entire signal path. Thus, the necessary attenuation amount in the entire signal path is ensured, and the harmonics generated due to the nonlinear characteristics of the circuit are reliably suppressed.

以下、本発明の実施の形態について、図１乃至図８を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、本発明の実施の形態におけるスイッチ半導体集積回路は、いわゆるクワッドバンド携帯電話機に用いられた場合の構成例を示すものである。
最初に、第１の構成例におけるスイッチ半導体集積回路ＳＩＣ１の回路構成について、図１を参照しつつ説明する。
このスイッチ半導体集積回路ＳＩＣ１は、クワッドバンド携帯電話機の４バンド共用送受信アンテナ（図１においては「ＡＮＴ」と表記）１と、各々のバンド毎に対応して設けられた受信フロントエンド及び送信増幅部との間に設けられて、後述するように所望するバンドの送受信の切り換えに用いられるようになっている。ここで、受信フロントエンド及び送信増幅部は、具体的には、ＥＧＳＭ帯用の第１の受信フロントエンド（図１においては「ＬＮＡ１」と表記）２０１と、ＥＧＳＭ帯用の第１の送信増幅部（図１にいては「ＰＡ１」と表記）２０４と、ＤＣＳ帯用の第２の受信フロントエンド（図１においては「ＬＮＡ２」と表記）２０２と、ＰＣＳ帯用の第３の受信フロントエンド（図１においては「ＬＮＡ３」と表記）２０３と、ＤＣＳ帯及びＰＣＳ帯用の第２の送信増幅部（図１においては「ＰＡ２」と表記）２０５である。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 8.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, the switch semiconductor integrated circuit in the embodiment of the present invention shows a configuration example when used in a so-called quad-band mobile phone.
First, the circuit configuration of the switch semiconductor integrated circuit SIC1 in the first configuration example will be described with reference to FIG.
This switch semiconductor integrated circuit SIC1 includes a 4-band shared transmission / reception antenna (indicated as “ANT” in FIG. 1) 1 of a quad-band mobile phone, a reception front end and a transmission amplification section provided corresponding to each band. Are used for switching between transmission and reception of a desired band as will be described later. Here, the reception front end and the transmission amplification unit specifically include a first reception front end (denoted as “LNA1” in FIG. 1) 201 for the EGSM band and a first transmission amplification for the EGSM band. 1 (denoted as “PA1” in FIG. 1) 204, a second reception front end for DCS band (denoted as “LNA2” in FIG. 1) 202, and a third reception front end for PCS band (Referred to as “LNA3” in FIG. 1) 203 and a second transmission amplification unit (referred to as “PA2” in FIG. 1) 205 for the DCS band and the PCS band.

かかるスイッチ半導体集積回路ＳＩＣ１は、分波回路（図１においては「ＤＩＰ」と表記）１０１と、スイッチ回路（図１においては「Ｓ１」と表記）１０２と、第２の低域通過フィルタ（図１においては「ＬＰＦ２」と表記）５２と、第３の低域通過フィルタ（図１においては「ＬＰＦ３」と表記）５３とを主たる構成要素として構成されたものとなっている。
分波回路１０１は、第１の低域通過フィルタ（図１においては「ＬＰＦ１」と表記）５１と、帯域通過フィルタ（図１においては「ＢＰＦ１」と表記）５４とを有して構成されたものとなっている。
第１の低域通過フィルタ５１は、ＥＧＳＭ帯の高周波信号を通過可能とする一方、ＥＧＳＭ帯の高周波信号の２倍高調波周波数帯域付近に減衰極を有するよう構成されたもので、公知・周知の構成を有してなるものである。本発明の実施の形態における第１の低域通過フィルタ５１は、第１のコイル（図１においては「Ｌ１」と表記）２に対して、並列接続された第２のコイル（図１においては「Ｌ２」と表記）３と第２のコンデンサ（図１においては「Ｃ２」と表記）１２が直列接続されると共に、この並列接続された第２のコイル３と第２のコンデンサ１２と、第１のコイル２との接続点とアースとの間に第１のコンデンサ（図１においては「Ｃ１」と表記）１１が接続されて構成されたものとなっている。 The switch semiconductor integrated circuit SIC1 includes a branching circuit (denoted as “DIP” in FIG. 1) 101, a switch circuit (denoted as “S1” in FIG. 1) 102, and a second low-pass filter (depicted in FIG. 1 is represented as “LPF2”) 52 and a third low-pass filter (denoted as “LPF3” in FIG. 1) 53 as main components.
The branching circuit 101 includes a first low-pass filter (indicated as “LPF1” in FIG. 1) 51 and a band-pass filter (indicated as “BPF1” in FIG. 1) 54. It has become a thing.
The first low-pass filter 51 is configured to pass an EGSM band high-frequency signal, and has an attenuation pole near the second harmonic frequency band of the EGSM band high-frequency signal. It has the following structure. The first low-pass filter 51 according to the embodiment of the present invention includes a second coil (in FIG. 1) connected in parallel to a first coil (denoted as “L1” in FIG. 1) 2. 3 and a second capacitor (denoted as “C2” in FIG. 1) 12 are connected in series, and the second coil 3 and the second capacitor 12 connected in parallel, A first capacitor 11 (denoted as “C1” in FIG. 1) 11 is connected between the connection point of the first coil 2 and the ground.

そして、並列接続された第２のコイル３と第２のコンデンサ１２の上述の第１のコイル２との接続点と反対側の端部は、次述する帯域通過フィルタ５４の一方の端部と共に、分波回路１０１の分波共通入出力端子３２に接続されており、この分波共通入出力端子３２は、スイッチ半導体集積回路ＳＩＣ１のアンテナ端子３１に接続されて、このアンテナ端子３１を介して４バンド共用送受信アンテナ１に接続されるようになっている。
また、第１のコイル２の他方の端部は、分波回路１０１の第１の分波入出力端子３３に接続されている。 The end of the second coil 3 connected in parallel and the second capacitor 12 on the side opposite to the connection point between the first coil 2 and the one end of the bandpass filter 54 described below are connected together. The demultiplexing common input / output terminal 32 of the demultiplexing circuit 101 is connected to the antenna terminal 31 of the switch semiconductor integrated circuit SIC1 through the antenna terminal 31. It is connected to the 4-band shared transmitting / receiving antenna 1.
The other end of the first coil 2 is connected to the first demultiplexing input / output terminal 33 of the demultiplexing circuit 101.

一方、帯域通過フィルタ５４は、ＤＣＳ帯、ＰＣＳ帯及びＷＣＤＭＡ帯の周波数信号が通過可能に構成された公知・周知の構成を有してなるものである。本発明の実施の形態における帯域通過フィルタ５４は、まず、第３のコイル（図１においては「Ｌ３」と表記）４と、第３のコンデンサ（図１においては「Ｃ３」と表記）１３と、第５のコイル（図１においては「Ｌ５」と表記）６が直列接続され、第５のコイル６の他端が先に述べたように分波共通入出力端子３２に接続される一方、第３のコイル４の他端は、第２の分波入出力端子３４に接続されたものとなっている。
さらに、第３のコイル４と第３のコンデンサ１３に対して第４のコンデンサ（図１においては「Ｃ４」と表記）１４が並列接続される一方、第３のコイル４と第２の分波入出力端子３４の接続点とアースとの間に、第４のコイル（図１においては「Ｌ４」と表記）５と、第６のコンデンサ（図１においては「Ｃ６」と表記）１６が直列接続されると共に、この第４のコイル５と第６のコンデンサ１６に対して第５のコンデンサ（図１においては「Ｃ５」と表記）１５が並列接続されて構成されたものとなっている。 On the other hand, the band-pass filter 54 has a known and well-known configuration configured to pass frequency signals in the DCS band, the PCS band, and the WCDMA band. The band-pass filter 54 in the embodiment of the present invention includes a third coil (denoted as “L3” in FIG. 1) 4, a third capacitor (denoted as “C3” in FIG. 1) 13, The fifth coil (indicated as “L5” in FIG. 1) 6 is connected in series, and the other end of the fifth coil 6 is connected to the demultiplexing common input / output terminal 32 as described above, The other end of the third coil 4 is connected to the second demultiplexing input / output terminal 34.
Furthermore, a fourth capacitor (denoted as “C4” in FIG. 1) 14 is connected in parallel to the third coil 4 and the third capacitor 13, while the third coil 4 and the second demultiplexer A fourth coil (indicated as “L4” in FIG. 1) 5 and a sixth capacitor (indicated as “C6” in FIG. 1) 16 are connected in series between the connection point of the input / output terminal 34 and the ground. In addition, a fifth capacitor (indicated as “C5” in FIG. 1) 15 is connected in parallel to the fourth coil 5 and the sixth capacitor 16.

スイッチ回路１０２は、第１のスイッチ素子（図１においては「ＳＷ１」と表記）２３と、第２のスイッチ素子（図１においては「ＳＷ２」と表記）２４と、デコーダ回路（図１においては「ＤＥＣ」と表記）２５とを有して構成されたものとなっている。かかるスイッチ回路１０２は、詳細は後述するがデコーダ回路２５の制御によって第１及び第２のスイッチ素子２３，２４の接続切り換えが行われ、このスイッチ回路１０２から後段の回路と分波回路１０１との接続の切り換えを行うものである。
本発明の第１のスイッチ素子２３は、第１のスイッチ共通入出力端子２３ａがデコーダ回路２５の制御によって、第１のスイッチ用第１入出力端子２３ｂか第１のスイッチ用第２入出力端子２３ｃのいずれか一方に選択的に接続されるようになっており、いわゆる単極２投スイッチが構成されたものとなっている。 The switch circuit 102 includes a first switch element (denoted as “SW1” in FIG. 1) 23, a second switch element (denoted as “SW2” in FIG. 1) 24, and a decoder circuit (denoted in FIG. 1). (Denoted as “DEC”) 25. In the switch circuit 102, the connection of the first and second switch elements 23 and 24 is switched under the control of the decoder circuit 25, which will be described in detail later. The connection is switched.
In the first switch element 23 of the present invention, the first switch common input / output terminal 23a is controlled by the decoder circuit 25, and the first switch first input / output terminal 23b or the first switch second input / output terminal is controlled. 23c is selectively connected to either one of them, and a so-called single pole double throw switch is configured.

そして、第１のスイッチ共通入出力端子２３ａは、第１のインピーダンス素子４１を介して先の第１の低域通過フィルタ５１の第１の分波入出力端子３３に接続される一方、第１のスイッチ用第１入出力端子２３ｂには、第３のインピーダンス素子４３の一端が接続され、この第３のインピーダンス素子４３の他端は、第１の受信フロントエンド２０１の入力段に接続されたものとなっている。また、第１のスイッチ用第２入出力端子２３ｃは、第２のインピーダンス素子４２の一端に接続され、この第２のインピーダンス素子４２の他端は、後述する第２の低域通過フィルタ５２の一端に接続されている。 The first switch common input / output terminal 23a is connected to the first demultiplexing input / output terminal 33 of the first low-pass filter 51 through the first impedance element 41, while the first One end of the third impedance element 43 is connected to the first input / output terminal 23b for the switch, and the other end of the third impedance element 43 is connected to the input stage of the first reception front end 201. It has become a thing. The second switch second input / output terminal 23c is connected to one end of the second impedance element 42, and the other end of the second impedance element 42 is connected to a second low-pass filter 52 described later. Connected to one end.

一方、本発明の実施の形態における第２のスイッチ素子２４は、第２のスイッチ共通入出力端子２４ａがデコーダ回路２５の制御によって、第２のスイッチ用第１入出力端子２４ｂ〜第２のスイッチ用第４入出力端子２４ｅのいずれかに選択的に接続されるようになっており、いわゆる単極４投スイッチが構成されたものとなっている。
そして、第２のスイッチ共通入出力端子２４ａは、第４のインピーダンス素子４４を介して先の第２の分波入出力端子３４に接続されて、帯域通過フィルタ５４と接続されるようになっている。これに対して、第２のスイッチ用第１入出力端子２４ｂは、第５のインピーダンス素子４５の一端が接続され、この第５のインピーダンス素子４５の他端は、第２の受信フロントエンド２０２の入力段に接続されたものとなっている。 On the other hand, in the second switch element 24 according to the embodiment of the present invention, the second switch common input / output terminal 24a is controlled by the decoder circuit 25 so that the second switch first input / output terminal 24b to the second switch. It is selectively connected to any one of the fourth input / output terminals 24e, and a so-called single-pole four-throw switch is configured.
The second switch common input / output terminal 24 a is connected to the second demultiplexing input / output terminal 34 via the fourth impedance element 44 and connected to the band pass filter 54. Yes. On the other hand, one end of the fifth impedance element 45 is connected to the second input / output terminal 24b for the second switch, and the other end of the fifth impedance element 45 is connected to the second reception front end 202. It is connected to the input stage.

また、第２のスイッチ用第２入出力端子２４ｃは、第６のインピーダンス素子４６の一端に接続され、この第６のインピーダンス素子４６の他端は、第３の受信フロントエンド２０３の入力段に接続されたものとなっている。さらに、第２のスイッチ用第３入出力端子２４ｄは、第７のインピーダンス素子４７の一端に接続され、この第７のインピーダンス素子４７の他端は、図示されないＷＣＤＭＡ帯用の送受信回路へ接続されるようになっている。またさらに、第２のスイッチ用第４入出力端子２４ｅは、第８のインピーダンス素子４８の一端に接続され、この第８のインピーダンス素子４８の他端は、後述する第３の低域通過フィルタ５３の一端に接続されたものとなっている。
そして、デコーダ回路２５は、外部から電源電圧ＶＤＤと共に印加される３つの制御信号Ｖcontrol1〜Ｖcontrol3の電圧レベルの組み合わせに応じて、上述した第１及び第２のスイッチ素子２３，２４の接続状態を制御するよう構成されたものである。 The second switch second input / output terminal 24 c is connected to one end of the sixth impedance element 46, and the other end of the sixth impedance element 46 is connected to the input stage of the third reception front end 203. It is connected. Further, the second switch third input / output terminal 24d is connected to one end of a seventh impedance element 47, and the other end of the seventh impedance element 47 is connected to a WCDMA band transmission / reception circuit (not shown). It has become so. Further, the second switch fourth input / output terminal 24e is connected to one end of an eighth impedance element 48, and the other end of the eighth impedance element 48 is a third low-pass filter 53 described later. It is connected to one end.
The decoder circuit 25 controls the connection state of the first and second switch elements 23 and 24 according to the combination of the voltage levels of the three control signals Vcontrol1 to Vcontrol3 applied from the outside together with the power supply voltage VDD. It is comprised so that it may do.

次に、第２の低域通過フィルタ５２は、ＥＧＳＭ帯の周波数信号を通過させる一方、ＥＧＳＭ帯用の第１の送信増幅部２０４において発生するＥＧＳＭ帯の送信周波数の高調波信号の通過を阻止するよう構成された公知・周知の構成を有してなるものである。本発明の実施の形態における第２の低域通過フィルタ５２は、まず、第６のコイル（図１においては「Ｌ６」と表記）７と第８のコンデンサ（図１においては「Ｃ８」と表記）１８とが並列接続されて、その一方の接続端に先の第２のインピーダンス素子４２の端部が接続される一方、他端は、第１の送信増幅部２０４の出力段に接続されたものとなっている。さらに、第１の送信増幅部２０４との接続点とアースとの間には、第７のコンデンサ（図１においては「Ｃ７」と表記）１７が、第２のインピーダンス素子４２との接続点とアースとの間には、第９のコンデンサ（図１においては「Ｃ９」と表記）１９が、それぞれ接続されて構成されたものとなっている。 Next, the second low-pass filter 52 passes the EGSM band frequency signal while blocking the passage of the harmonic signal of the EGSM band transmission frequency generated in the first transmission amplifier 204 for the EGSM band. It has the well-known and well-known structure comprised so that it may do. In the second low-pass filter 52 in the embodiment of the present invention, first, a sixth coil (denoted as “L6” in FIG. 1) 7 and an eighth capacitor (denoted as “C8” in FIG. 1). ) 18 is connected in parallel, and one end of the second impedance element 42 is connected to one end thereof, while the other end is connected to the output stage of the first transmission amplifying unit 204. It has become a thing. Furthermore, a seventh capacitor (indicated as “C7” in FIG. 1) 17 is connected between the connection point with the first transmission amplifier 204 and the ground, and the connection point with the second impedance element 42. A ninth capacitor 19 (denoted as “C9” in FIG. 1) 19 is connected to the ground.

第３の低域通過フィルタ５３は、ＤＣＳ帯及びＰＣＳ帯の周波数信号を通過させる一方、第２の送信増幅部２０５において発生するＤＣＳ帯及びＰＣＳ帯の送信周波数信号の高調波信号の通過を阻止するよう構成された公知・周知の構成を有するものである。本発明の実施の形態における第３の低域通過フィルタ５３は、まず、第７のコイル（図１においては「Ｌ７」と表記）８と第１１のコンデンサ（図１においては「Ｃ１１」と表記）２１とが並列接続されて、その一方の接続端に先の第８のインピーダンス素子４８の端部が接続される一方、他端は、第２の送信増幅部２０５の出力段に接続されたものとなっている。さらに、第２の送信増幅部２０５との接続点とアースとの間には、第１０のコンデンサ（図１においては「Ｃ１０」と表記）２０が、第８のインピーダンス素子４８との接続点とアースとの間には、第１２のコンデンサ（図１においては「Ｃ１２」と表記）２２が、それぞれ接続されて構成されたものとなっている。 The third low-pass filter 53 allows the DCS band and PCS band frequency signals to pass while blocking the passage of harmonic signals of the DCS band and PCS band transmission frequency signals generated in the second transmission amplifier 205. It has the well-known and well-known structure comprised so that it may do. In the third low-pass filter 53 according to the embodiment of the present invention, first, a seventh coil (indicated as “L7” in FIG. 1) 8 and an eleventh capacitor (indicated as “C11” in FIG. 1). ) 21 is connected in parallel, one end of which is connected to the end of the previous eighth impedance element 48, while the other end is connected to the output stage of the second transmission amplifying unit 205. It has become a thing. Furthermore, a tenth capacitor (indicated as “C10” in FIG. 1) 20 is connected between the connection point with the second transmission amplification unit 205 and the ground, and the connection point with the eighth impedance element 48. A twelfth capacitor (denoted as “C12” in FIG. 1) 22 is connected to the ground.

次に、かかる構成における動作について図１を参照しつつ説明する。
例えば、ＥＧＳＭ帯の受信を行う場合、図示されない外部の回路より、デコーダ回路２５へ電源電圧ＶＤＤを供給すると共に、第１のスイッチ素子２３の第１のスイッチ共通入出力端子２３ａと第１のスイッチ用第１入出力端子２３ｂとを接続状態とすべく予め定められた電圧レベルの制御信号Ｖcontrol1〜Ｖcontrol3を印加する。
その結果、４バンド共用送受信アンテナ１から分波回路１０１へ入力されたＥＧＳＭ帯の信号は、帯域通過フィルタ５４において、ＤＣＳ帯、ＰＣＳ帯及びＷＣＤＭＡ帯の周波数信号のみが通過可能となっているため、反射されて、帯域通過フィルタ５４から後段の回路への通過が阻止される一方、ＥＧＳＭ帯の信号が通過可能とされた第１の低域通過フィルタ５１を通過し、第１のインピーダンス素子４１、上述のような接続状態とされた第１のスイッチ素子２３及び第３のインピーダンス素子４３を介して第１の受信フロントエンド２０１へ入力されることとなる。そして、この第１の受信フロントエンド２０１において、復調等の処理が施され、ＥＧＳＭ帯での受信がなされることとなる。 Next, the operation in this configuration will be described with reference to FIG.
For example, when receiving in the EGSM band, the power supply voltage VDD is supplied from an external circuit (not shown) to the decoder circuit 25, and the first switch common input / output terminal 23a and the first switch of the first switch element 23 are supplied. Control signals Vcontrol1 to Vcontrol3 having a predetermined voltage level are applied so as to connect the first input / output terminal 23b.
As a result, the EGSM band signal input from the four-band shared transmitting / receiving antenna 1 to the demultiplexing circuit 101 can pass only the DCS band, PCS band, and WCDMA band frequency signals in the band pass filter 54. The first impedance element 41 passes through the first low-pass filter 51 that is allowed to pass a signal in the EGSM band while being reflected and blocked from passing through the band-pass filter 54 to the subsequent circuit. Then, the signal is input to the first reception front end 201 via the first switch element 23 and the third impedance element 43 which are in the connection state as described above. In the first reception front end 201, processing such as demodulation is performed, and reception in the EGSM band is performed.

一方、ＥＧＳＭ帯の送信を行う場合には、図示されない外部の回路より、デコーダ回路２５へ電源電圧ＶＤＤを供給すると共に、第１のスイッチ素子２３の第１のスイッチ共通入出力端子２３ａと第１のスイッチ用第２入出力端子２３ｃとを接続状態とすべく予め定められた電圧レベルの制御信号Ｖcontrol1〜Ｖcontrol3を印加する。
その結果、ＥＧＳＭ帯用の第１の送信増幅部２０４の出力信号は、第２の低域通過フィルタ５２を通過し、上述のような接続状態とされた第１のスイッチ素子２３及び第１のインピーダンス素子４１を介してＥＧＳＭ帯の信号が通過可能とされた第１の低域通過フィルタ５１を通過し、この通過したＥＧＳＭ帯の信号は、分波回路１０１を構成するもう一つのフィルタである帯域通過フィルタ５４では反射されるため、帯域通過フィルタ５４より後段の回路へは伝搬することなく４バンド共用送受信アンテナ１から放射されることとなる。 On the other hand, when performing transmission in the EGSM band, the power supply voltage VDD is supplied from an external circuit (not shown) to the decoder circuit 25, and the first switch common input / output terminal 23a of the first switch element 23 and the first switch Control signals Vcontrol1 to Vcontrol3 having a predetermined voltage level are applied so as to connect the second input / output terminal 23c for the switch.
As a result, the output signal of the first transmission amplification unit 204 for the EGSM band passes through the second low-pass filter 52 and is connected to the first switch element 23 and the first The EGSM band signal passes through the first low-pass filter 51 that is allowed to pass through the impedance element 41, and the EGSM band signal that has passed therethrough is another filter constituting the branching circuit 101. Since it is reflected by the band pass filter 54, it is radiated from the 4-band shared transmission / reception antenna 1 without propagating to a circuit subsequent to the band pass filter 54.

ここで、このＥＧＳＭ帯の送信の際、ＥＧＳＭ帯用の第１の送信増幅部２０４の出力信号に２倍高調波信号が含まれていても、第１及び第２の低域通過フィルタ５１，５２は、いずれもＥＧＳＭ帯の周波数信号の２倍の高調波周波数帯域付近に減衰極を有するため、確実に減衰されると共に、スイッチ回路１０２が有する非線形特性により発生する高調波信号も第１の低域通過フィルタ５１によって抑圧されるため、４バンド共用送受信アンテナ１から放射されるＥＧＳＭ帯の信号は、高調波信号が所望するレベル以下に十分抑圧されたものとなる。 Here, when transmitting in the EGSM band, even if the output signal of the first transmission amplifier 204 for the EGSM band includes a double harmonic signal, the first and second low-pass filters 51, 52 have attenuation poles in the vicinity of the harmonic frequency band that is twice the frequency signal in the EGSM band, so that they are surely attenuated, and the harmonic signal generated by the nonlinear characteristics of the switch circuit 102 is also the first. Since the signal is suppressed by the low-pass filter 51, the signal in the EGSM band radiated from the 4-band shared transmitting / receiving antenna 1 is sufficiently suppressed to a level lower than the desired level of the harmonic signal.

ところで、このように一つの信号経路に複数のフィルタが設けられる回路構成、すなわち、上述のＥＧＳＭ帯の送信の際、第１及び第２の低域通過フィルタ５１，５２がその信号経路中に存在することとなる回路構成においては、個々のフィルタが特定の周波数帯域の通過減衰量が得られていても、回路に設けられた際に、それぞれのフィルタの前後の回路との接続点において、ある特定の周波数帯域での入力及び出力インピーダンスが複素共役の関係に近い状態となると、回路全体としてある特定の周波数帯域の通過減衰量が不足してしまうことが知られている。 By the way, a circuit configuration in which a plurality of filters are provided in one signal path as described above, that is, the first and second low-pass filters 51 and 52 are present in the signal path when transmitting in the EGSM band described above. In the circuit configuration to be performed, even when each filter has a passing attenuation amount in a specific frequency band, when it is provided in the circuit, it exists at a connection point with a circuit before and after each filter. It is known that when the input and output impedances in a specific frequency band are close to a complex conjugate relationship, the entire circuit is insufficient in the amount of pass attenuation in the specific frequency band.

例えば、図１に示された構成例において、第１の低域通過フィルタ５１と第１のインピーダンス素子４１との接続点となる第１の分波入出力端子３３において、分波回路１０１側（前段側）を見た入力インピーダンスＺ１と、同じくこの第１の分波入出力端子３３から第１のインピーダンス素子４１及び第１のスイッチ回路１０２を介して第２の低域通過フィルタ５２側（後段側）を見たインピーダンスＺ２とが、ＥＧＳＭ帯送信周波数の２倍高調波周波数帯付近において、複素共役に近い状態となると、第１の分波入出力端子３３において２倍高調波周波数信号は、殆ど反射されることなく通過するため、第１及び第２の低域通過フィルタ５１，５２がそれぞれ単独でＥＧＳＭ帯周波数信号の２倍高調波周波数帯域で十分な減衰量が確保されていても、スイッチ半導体集積回路ＳＩＣ１全体としてのその２倍高調波周波数信号に対する減衰量は不足することとなる。 For example, in the configuration example shown in FIG. 1, in the first demultiplexing input / output terminal 33 serving as a connection point between the first low-pass filter 51 and the first impedance element 41, the demultiplexing circuit 101 side ( The input impedance Z1 seen from the first stage side, and the second low-pass filter 52 side (second stage) from the first demultiplexing input / output terminal 33 through the first impedance element 41 and the first switch circuit 102. When the impedance Z2 seen from the side) is close to the complex conjugate in the vicinity of the second harmonic frequency band of the EGSM band transmission frequency, the second harmonic frequency signal at the first demultiplexing input / output terminal 33 is The first and second low-pass filters 51 and 52 are each independently secured with sufficient attenuation in the second harmonic frequency band of the EGSM band frequency signal because they pass without being reflected. Even if, so that the insufficient attenuation for the second harmonic frequency signal of the entire switch semiconductor integrated circuit SIC1.

しかし、本発明の実施の形態においては、上述のインピーダンスＺ１とＺ２がＥＧＳＭ帯送信周波数の２倍高調波周波数帯付近において複素共役に近い状態とならないように第１のインピーダンス素子４１と第２のインピーダンス素子４２のインピーダンスが予め設定されているため、上述の第１の分波入出力端子３３において、ＥＧＳＭ帯送信周波数の２倍高調波周波数信号は不整合の状態となり、そのため、上述のようにスイッチ半導体集積回路ＳＩＣ１全体としてＥＧＳＭ帯送信周波数の２倍高調波周波数信号に対する減衰量が不足する状態となることが回避されることとなる。また、第１のスイッチ回路１０２の非線形特性により発生する２倍高調波信号に対しても同様に第１の分波入出力端子３３においてＺ１とＺ２とが不整合となるため、４バンド共用送受信アンテナ１からの放射が十分に抑圧されることとなる。
なお、インピーダンスＺ１とＺ２がＥＧＳＭ帯送信周波数の２倍高調波周波数帯付近において複素共役に近い状態とならないように第１のインピーダンス素子４１と第２のインピーダンス素子４２を設定するためのインピーダンスの調整は、何れか一方のみを調整するようにしても、また、双方を調整するようにしていずれでも良い。 However, in the embodiment of the present invention, the first impedance element 41 and the second impedance Z1 and Z2 are not close to a complex conjugate in the vicinity of the second harmonic frequency band of the EGSM band transmission frequency. Since the impedance of the impedance element 42 is set in advance, the second harmonic frequency signal of the EGSM band transmission frequency is mismatched at the first demultiplexing input / output terminal 33 described above. It is avoided that the switch semiconductor integrated circuit SIC1 as a whole has a shortage of attenuation with respect to the second harmonic frequency signal of the EGSM band transmission frequency. Similarly, with respect to the second harmonic signal generated by the non-linear characteristic of the first switch circuit 102, Z1 and Z2 are mismatched at the first demultiplexing input / output terminal 33. The radiation from the antenna 1 is sufficiently suppressed.
It should be noted that the impedance adjustment for setting the first impedance element 41 and the second impedance element 42 so that the impedances Z1 and Z2 are not close to a complex conjugate in the vicinity of the second harmonic frequency band of the EGSM band transmission frequency. Either one of them may be adjusted, or both may be adjusted.

次に、上述した本発明の実施の形態におけるスイッチ半導体集積回路の特性例について、図６及び図７並びに図９及び図１０を参照しつつ説明する。
まず、図９及び図１０を参照しつつ、従来回路、換言すれば、上述した構成例の第１の分波入出力端子３３におけるＺ１とＺ２が複素共役の以外の関係となるような構成を採らない場合の特性例について説明する。
ここで、図９において、横軸は周波数を示し、横軸を下に位置させて同図を見た場合に、右側の縦軸は、アンテナ端子（図１のアンテナ端子３１に相当）における定在波比を、左側の縦軸は、信号の通過量を、それぞれ示すものである。
なお、以下の従来回路の特性例の説明においては、従来回路は、図１の回路構成であって、特に、Ｚ１及びＺ２が先に説明したように複素共役の関係外となるようには設定されていないものとして、以下、説明の便宜上、図１を参照しつつ説明することとする。 Next, characteristic examples of the switch semiconductor integrated circuit according to the above-described embodiment of the present invention will be described with reference to FIGS.
First, referring to FIGS. 9 and 10, a conventional circuit, in other words, a configuration in which Z1 and Z2 in the first demultiplexing input / output terminal 33 of the above-described configuration example have a relationship other than the complex conjugate. An example of characteristics when not employed will be described.
Here, in FIG. 9, the horizontal axis indicates the frequency, and when the horizontal axis is positioned downward, the right vertical axis indicates the constant at the antenna terminal (corresponding to the antenna terminal 31 in FIG. 1). The standing wave ratio and the left vertical axis indicate the amount of signal passing, respectively.
In the following description of the characteristic example of the conventional circuit, the conventional circuit has the circuit configuration shown in FIG. 1 and is particularly set so that Z1 and Z2 are out of the complex conjugate relationship as described above. Hereinafter, for the sake of convenience of explanation, description will be made with reference to FIG.

まず、図１０のスミスチャートにおいて、ｍ２と表記された点は、ＥＧＳＭ帯送信周波数帯域である８８０〜９１５ＭＨｚの２倍の周波数における第１の分波入出力端子３３から分波回路１０１を見た際のインピーダンスＺ１を示す箇所であり、この場合、Ｚ１＝０．９５∠１４６．７である。また、ｍ１と表記された点は、同様の周波数において第１の分波入出力端子３３からスイッチ回路１０２を介して第２の低域通過フィルタ５２を見た際のインピーダンスＺ２を示す箇所であり、この場合、Ｚ２＝０．９１∠−１５１．８である。すなわち、Ｚ１とＺ２は、ほぼ複素共役に近い関係となっていることが確認できる。 First, in the Smith chart of FIG. 10, the point denoted by m2 is that the demultiplexing circuit 101 is viewed from the first demultiplexing input / output terminal 33 at a frequency twice the EGSM band transmission frequency band of 880 to 915 MHz. In this case, Z1 = 0.95∠146.7. Further, the point denoted by m1 is a portion indicating the impedance Z2 when the second low-pass filter 52 is viewed from the first demultiplexing input / output terminal 33 via the switch circuit 102 at the same frequency. In this case, Z2 = 0.91∠−151.8. That is, it can be confirmed that Z1 and Z2 are in a relationship close to a complex conjugate.

一方、図９において、ＥＧＳＭ帯送信周波数帯域である８８０〜９１５ＭＨｚの２倍の周波数、すなわち、１７６０〜１８３０ＭＨｚの周波数帯域（図９において斜線で示された領域）において必要とされる減衰量を得るために、第１の低域通過フィルタ５１においては減衰極６２が、また、第２の低域通過フィルタ５２においては減衰極６３が、それぞれ形成されたものとなっていることが確認できる。しかし、スイッチ半導体集積回路全体の通過周波数特性で見ると、２倍高調波周波数帯域内に通過減衰量の劣化部分６４が存在し、電波法規における不要高調波成分の出力電力許容値や使用する送信増幅回路の高調波成分の出力電力から必要とされる減衰量（例えば３５ｄＢ）が確保されたものとはなっていない。
そして、先に述べたように、Ｚ１とＺ２がほぼ複素共役に近い関係にあることによって、アンテナ端子３１における定在波比の周波数特性において、２倍高調波周波数帯域に定在波比の値が小さくなる部分６５が存在するものとなっている（図９参照）。 On the other hand, in FIG. 9, the required attenuation is obtained in a frequency twice as high as the EGSM band transmission frequency band of 880 to 915 MHz, that is, in the frequency band of 1760 to 1830 MHz (the region indicated by hatching in FIG. 9). Therefore, it can be confirmed that the attenuation pole 62 is formed in the first low-pass filter 51 and the attenuation pole 63 is formed in the second low-pass filter 52. However, when viewed from the pass frequency characteristics of the entire switch semiconductor integrated circuit, there is a deteriorated portion 64 of the pass attenuation amount in the double harmonic frequency band, and the output power allowable value of unnecessary harmonic components in the radio wave regulations and the transmission to be used. The required attenuation (for example, 35 dB) is not secured from the output power of the harmonic component of the amplifier circuit.
As described above, Z1 and Z2 are substantially in a complex conjugate relationship, so that in the frequency characteristic of the standing wave ratio at the antenna terminal 31, the value of the standing wave ratio in the second harmonic frequency band. There is a portion 65 in which becomes smaller (see FIG. 9).

次に、図６及び図７を参照しつつ、本発明の実施の形態におけるスイッチ半導体集積回路ＳＩＣ１の特性例について説明する。なお、ここで、図６は、先の図９と同様の特性図であり、横軸は周波数を示し、横軸を下に位置させて同図を見た場合に、右側の縦軸は、アンテナ端子３１における定在波比を、左側の縦軸は、信号の通過量を、それぞれ示すものである。
本発明の実施の形態においては、既に述べたように、第１の分波入出力端子３３から分波回路１０１を見た際のインピーダンスＺ１と、第１の分波入出力端子３３からスイッチ回路１０２を介して第２の低域通過フィルタ５２を見た際のインピーダンスＺ２が、ＥＧＳＭ帯送信周波数の２倍高調波周波数帯域において複素共役の関係とならないように調整されているため、ＥＧＳＭ帯送信周波数帯域（８８０〜９１５）ＭＨｚの２倍の周波数（１７６０〜１８３０ＭＨｚ）におけるそれぞれのインピーダンスは、Ｚ１＝０．９５∠１４６．７（図７のｍ２点参照）、Ｚ２＝０．８９∠−１７８．７（図７のｍ１点参照）となり、複素共役の関係とはなっていない。 Next, a characteristic example of the switch semiconductor integrated circuit SIC1 in the embodiment of the present invention will be described with reference to FIGS. Here, FIG. 6 is a characteristic diagram similar to FIG. 9 above, the horizontal axis indicates the frequency, and when the horizontal axis is positioned downward and the same figure is viewed, the right vertical axis is The standing wave ratio at the antenna terminal 31 and the left vertical axis indicate the amount of signal passing.
In the embodiment of the present invention, as already described, the impedance Z1 when the demultiplexing circuit 101 is viewed from the first demultiplexing input / output terminal 33, and the switch circuit from the first demultiplexing input / output terminal 33. Since the impedance Z2 when the second low-pass filter 52 is viewed through 102 is adjusted so as not to have a complex conjugate relationship in the second harmonic frequency band of the EGSM band transmission frequency, EGSM band transmission The respective impedances in the frequency band (880 to 915) MHz twice the frequency (1760 to 1830 MHz) are Z1 = 0.95∠146.7 (see the point m2 in FIG. 7) and Z2 = 0.89∠-178. .7 (refer to the point m1 in FIG. 7), which is not a complex conjugate relationship.

そして、スイッチ半導体集積回路ＳＩＣ１全体の通過周波数特性においては、先の従来回路で存在したような２倍高調波周波数帯域内における通過減衰量の劣化部分６４（図９参照）と同様な劣化部分６０は存在するが（図６参照）、従来回路における劣化部分６４の減衰量に比べて大きな減衰量が得られたものとなっている。
また、アンテナ端子３１における定在波比の周波数特性では、定在波比の値が小さくなる部分６１は存在するが（図６参照）、その周波数は、従来回路の場合と異なり２倍高調波周波数帯域外となっている（図６及び図９参照）。すなわち、換言すれば、２倍高調波周波数帯域においては、従来と異なり、定在波比が高くなって、４バンド共用送受信アンテナ１からの２倍高調波周波数信号の放射が抑圧されるものとなっていることが確認できる。 In the pass frequency characteristics of the entire switch semiconductor integrated circuit SIC1, a deteriorated portion 60 similar to the deteriorated portion 64 (see FIG. 9) of the pass attenuation amount in the second harmonic frequency band as existed in the previous conventional circuit. Is present (see FIG. 6), but a large attenuation is obtained as compared with the attenuation of the deteriorated portion 64 in the conventional circuit.
Further, in the frequency characteristic of the standing wave ratio at the antenna terminal 31, there is a portion 61 where the value of the standing wave ratio is small (see FIG. 6), but the frequency is a double harmonic unlike the case of the conventional circuit. It is outside the frequency band (see FIGS. 6 and 9). That is, in other words, in the second harmonic frequency band, unlike the conventional case, the standing wave ratio is increased, and the radiation of the second harmonic frequency signal from the four-band shared transmission / reception antenna 1 is suppressed. It can be confirmed that

図８には、本発明の実施の構成における第２高調波周波数信号のレベルと、従来回路、すなわち、換言すれば、本発明の実施の構成のようにＺ１とＺ２のインピーダンス調整を行わない回路構成における第２高調波周波数信号のレベルの一例が示されており、従来回路と比較すると本発明の実施の構成によって、従来回路における第２高調波周波数信号のレベルからさらに１５ｄＢも信号抑圧がなされることが理解できる。なお、この試験例は、入力信号周波数を８８０ＭＨｚ、入力信号電力を＋３５ｄＢｍとした場合のものである。 FIG. 8 shows the level of the second harmonic frequency signal in the configuration of the present invention and a conventional circuit, that is, a circuit that does not perform impedance adjustment of Z1 and Z2 as in the configuration of the present invention. An example of the level of the second harmonic frequency signal in the configuration is shown. Compared with the conventional circuit, the embodiment of the present invention further suppresses the signal by 15 dB from the level of the second harmonic frequency signal in the conventional circuit. I can understand. In this test example, the input signal frequency is 880 MHz and the input signal power is +35 dBm.

次に、第２の構成例について、図２を参照しつつ説明する。なお、図１に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の構成例は、第１〜第８のインピーダンス素子４１〜４８を、特に、金属ワイヤーとした点に特徴を有するもので、他の回路構成は、図１に示された構成例と同一である。かかる構成においては、第１乃至第８のインピーダンス素子４１〜４８のインピーダンスは、それぞれの金属ワイヤーの長さの調整により所望の値に設定することが可能である。 Next, a second configuration example will be described with reference to FIG. The same components as those in the configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
The second configuration example is characterized in that the first to eighth impedance elements 41 to 48 are particularly metal wires, and other circuit configurations are the same as the configuration example shown in FIG. Are the same. In such a configuration, the impedances of the first to eighth impedance elements 41 to 48 can be set to desired values by adjusting the lengths of the respective metal wires.

さらに、図３には、第３の構成例が示されており、同図を参照しつつ、第３の構成例について説明する。なお、図１に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の構成例は、第１乃至第８のインピーダンス素子４１〜４８を、特に、高周波線路とした点に特徴を有するもので、他の回路構成は、図１に示された構成例と同一のものである。かかる構成においては、第１乃至第８のインピーダンス素子４１〜４８のインピーダンスは、それぞれの高周波線路の長さや太さ（幅）の調整により所望の値に設定することが可能である。 Further, FIG. 3 shows a third configuration example, and the third configuration example will be described with reference to FIG. The same components as those in the configuration example shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
The third configuration example is characterized in that the first to eighth impedance elements 41 to 48 are particularly high-frequency lines, and the other circuit configuration is the same as the configuration example shown in FIG. Are the same. In this configuration, the impedance of the first to eighth impedance elements 41 to 48 can be set to a desired value by adjusting the length and thickness (width) of each high-frequency line.

この第３の構成例のように、第１乃至第８のインピーダンス素子４１〜４８に高周波線路を用いた場合、スイッチ回路１０２を高周波線路にフリップチップ実装することが可能となり、特に、スイッチ半導体集積回路ＳＩＣ３が、本発明の実施の形態のように携帯電話機に用いられる場合には、携帯電話機における電子部品のさらなる低背化が要求されている現状においては、十分その要求に応えることができるものとなる。
また、先の図２に示された第２の構成例においては、金属ワイヤー長のばらつきと、それに起因する通過特性のばらつきが発生することがあるが、第３の構成例の場合、分波回路１０１と第２及び第３の低域通過フィルタ５２，５３を積層体パッケージに設けると共に、この積層体パッケージ上に高周波線路を形成して、この高周波線路を介して分波回路１０１や第２及び第３の低域通過フィルタ５２，５３とスイッチ回路１０２を接続する構成としてマイクロ波半導体ＩＣ（所謂ＭＭＩＣ）とすることができ、このような構成とすることで、金属ワイヤーを用いた場合にその金属ワイヤー長のばらつきと、それに起因する通過特性のばらつきの発生を回避することができ、通過特性のばらつきが抑えられたものとなる。 When a high frequency line is used for the first to eighth impedance elements 41 to 48 as in the third configuration example, the switch circuit 102 can be flip-chip mounted on the high frequency line. When the circuit SIC3 is used in a mobile phone as in the embodiment of the present invention, in the present situation where a further reduction in the height of electronic components in the mobile phone is required, the circuit SIC3 can sufficiently meet the demand. It becomes.
Further, in the second configuration example shown in FIG. 2, there may occur variations in the length of the metal wire and variations in pass characteristics resulting from the variation. In the case of the third configuration example, the demultiplexing is performed. The circuit 101 and the second and third low-pass filters 52 and 53 are provided in the multilayer package, and a high-frequency line is formed on the multilayer package, and the demultiplexing circuit 101 and the second circuit are formed via the high-frequency line. In addition, a microwave semiconductor IC (so-called MMIC) can be used as a configuration for connecting the third low-pass filters 52 and 53 and the switch circuit 102. With this configuration, when a metal wire is used. It is possible to avoid the variation in the metal wire length and the variation in the passage characteristics due to the variation, and the variation in the passage characteristics is suppressed.

次に、上述した第２及び第３の構成例に示されたインピーダンス素子として金属ワイヤーや高周波回路を用いた場合の基板上の部品配置の概略の様子について、図４及び図５を参照しつつ説明する。
最初に、図４に示された例について説明すれば、この部品配置の例は、多層基板７１に先のスイッチ回路１０２、分波回路１０１及び第２及び第３の低域通過フィルタ５２，５３が内蔵されると共に、これらの回路等が、多層基板７１上に、次述するように設けられた金属ワイヤーや高周波線路と接続されてスイッチ半導体集積回路ＳＩＣが形成されたものである。特に、この図４に示された例は、インピーダンス素子として、金属ワイヤーと高周波線路を併用したものとなっている。 Next, with reference to FIG. 4 and FIG. 5, an outline of the component arrangement on the substrate when a metal wire or a high-frequency circuit is used as the impedance element shown in the second and third configuration examples described above. explain.
First, the example shown in FIG. 4 will be described. In this example of component arrangement, the switch circuit 102, the branching circuit 101, and the second and third low-pass filters 52 and 53 are arranged on the multilayer substrate 71. These circuits and the like are connected to metal wires and high-frequency lines provided as described below on the multilayer substrate 71 to form a switch semiconductor integrated circuit SIC. In particular, the example shown in FIG. 4 is a combination of a metal wire and a high-frequency line as an impedance element.

多層基板７１上には、分波回路１０１やスイッチ回路１０２の入出力端子が設けられている。そして、例えば、第１のスイッチ素子２３の第１のスイッチ共通入出力端子２３ａと分波回路１０１の第１の分波入出力端子３３とは、第１のインピーダンス素子４１としての第１のインピーダンス素子用金属ワイヤー７２で接続されたものとなっている。
また、多層基板７１上において、第２の低域通過フィルタ５２の一方の接続端子５２ａには、高周波線路７３が接続されると共に、この高周波線路７３の適宜な箇所と第１のスイッチ用第２入出力端子２３ｃとが第２のインピーダンス素子用金属ワイヤー７４で接続されたものとなっており、高周波線路７３及び第２のインピーダンス素子用金属ワイヤー７４とで第２のインピーダンス素子４２が形成されたものとなっている。
すなわち、この例では、第１のインピーダンス素子用金属ワイヤー７２の長さを調整すると共に、高周波線路７３及び第４のインピーダンス素子用金属ワイヤー７４のそれぞれの長さを調整して第１のインピーダンス素子４１と第２のインピーダンス素子４２が、先に述べたように複素共役の関係とならないように設定されたものとなっている。 On the multilayer substrate 71, input / output terminals of the branching circuit 101 and the switch circuit 102 are provided. For example, the first switch common input / output terminal 23 a of the first switch element 23 and the first branching input / output terminal 33 of the branching circuit 101 have a first impedance as the first impedance element 41. They are connected by element metal wires 72.
On the multilayer substrate 71, a high-frequency line 73 is connected to one connection terminal 52a of the second low-pass filter 52, and an appropriate portion of the high-frequency line 73 and the second second switch switch. The input / output terminal 23c is connected to the second impedance element metal wire 74, and the second impedance element 42 is formed by the high frequency line 73 and the second impedance element metal wire 74. It has become a thing.
That is, in this example, the length of the first impedance element metal wire 72 is adjusted, and the lengths of the high-frequency line 73 and the fourth impedance element metal wire 74 are adjusted to adjust the first impedance element metal wire 72. 41 and the second impedance element 42 are set so as not to have a complex conjugate relationship as described above.

一方、図５は、インピーダンス素子として金属ワイヤーのみを使用した場合の例である。ここで、図４と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この例では、第２の低域通過フィルタ５２の一方の接続端子５２ａと第１のスイッチ用第２入出力端子２３ｃとは、第４のインピーダンス素子用金属ワイヤー７４で接続されたものとなっている。
そして、第１のインピーダンス素子用金属ワイヤー７２と第４のインピーダンス素子用金属ワイヤー７４のそれぞれの長さを調整して第１のインピーダンス素子４１と第２のインピーダンス素子４２が、先に述べたように複素共役の関係とならないように設定されたものとなっている。 On the other hand, FIG. 5 shows an example in which only a metal wire is used as the impedance element. Here, the same components as those in FIG. 4 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
In this example, one connection terminal 52 a of the second low-pass filter 52 and the first switch second input / output terminal 23 c are connected by a fourth impedance element metal wire 74. Yes.
The first impedance element 41 and the second impedance element 42 are adjusted by adjusting the lengths of the first impedance element metal wire 72 and the fourth impedance element metal wire 74 as described above. Are set so as not to have a complex conjugate relationship.

なお、上述した発明の実施の形態においては、単極２投スイッチ（第１のスイッチ素子２３）の前後にそれぞれ一つずつ低域通過フィルタが接続された構成において、その線路途中に設けた２つのインピーダンス素子が複素共役とならないようにして、全体として所望する減衰量と通過特性が達成されるようにしたものであるが、単極２投スイッチとその前後に一つずつ低域通過フィルタを設けた構成に限定される必要のないことは勿論である。すなわち、ｍ極ｎ投スイッチ素子（又はスイッチ回路）とその前後にｎ個の低域通過フィルタを配した構成（ｍは”１”以上の整数、ｎは”２”以上の整数）においても基本的に同様に適用できるものである。 In the embodiment of the present invention described above, in the configuration in which one low-pass filter is connected before and after the single-pole two-throw switch (first switch element 23), 2 provided in the middle of the line. The two impedance elements do not become complex conjugates, so that the desired attenuation and pass characteristics can be achieved as a whole. A single-pole double-throw switch and one low-pass filter before and after it are provided. Of course, it is not necessary to limit to the provided structure. In other words, even in a configuration in which an m-pole n-throw switch element (or switch circuit) and n low-pass filters are arranged before and after the switch element (m is an integer of “1” or more and n is an integer of “2” or more). Can be applied in the same way.

本発明の実施の形態におけるスイッチ半導体集積回路の第１の構成例を示す回路図である。It is a circuit diagram showing a first configuration example of the switch semiconductors integrated circuits in the embodiment of the present invention. 本発明の実施の形態におけるスイッチ半導体集積回路の第２の構成例を示す回路図である。A second configuration example of the switch semiconductors integrated circuits in the embodiment of the present invention is a circuit diagram showing. 本発明の実施の形態におけるスイッチ半導体集積回路の第３の構成例を示す回路図である。The third configuration example of the switch semiconductors integrated circuits in the embodiment of the present invention is a circuit diagram showing. 本発明の実施の形態におけるスイッチ半導体集積回路の第２及び第３の構成例で示された金属ワイヤー及び高周波線路をインピーダンス素子として併用した場合における基板上の部品配置の一例を示す模式図である。Schematic diagram showing an example of a component arrangement on a substrate in a case where the second and third metal wires and transmission line shown in the configuration example of the switch semiconductors integrated circuits in the embodiment of the present invention in combination as an impedance element It is. 本発明の実施の形態におけるスイッチ半導体集積回路の第２の構成例で示された金属ワイヤーをインピーダンス素子とした場合における基板上の部品配置の一例を示す模式図である。Is a schematic diagram showing an example of a component arrangement on a substrate in a case where a metal wire which is shown in a second configuration example of the switch semiconductors integrated circuits in the embodiment of the present invention is an impedance element. 本発明の実施の形態におけるスイッチ半導体集積回路の通過量及び定在波比の周波数特性を示す特性線図である。It is a characteristic diagram which shows the frequency characteristic of the passage amount and standing wave ratio of the switch semiconductor integrated circuit in embodiment of this invention. 本発明の実施の形態におけるスイッチ半導体集積回路の分波回路と第１のインピーダンス素子との接続点から分波回路側を見たインピーダンスＺ１及び同接続点から後段側を見たインピーダンスＺ２の周波数変化を示すスミスチャートである。Frequency change of impedance Z1 when the branching circuit side is viewed from the connection point between the branching circuit of the switch semiconductor integrated circuit and the first impedance element in the embodiment of the present invention, and impedance Z2 when the subsequent stage side is viewed from the connection point It is a Smith chart which shows. 本発明の実施の形態におけるスイッチ半導体集積回路の高調波特性を従来例と共に説明するための説明図である。It is explanatory drawing for demonstrating the harmonic characteristic of the switch semiconductor integrated circuit in embodiment of this invention with a prior art example. 従来回路の通過量及び定在波比の周波数特性を示す特性線図である。It is a characteristic diagram which shows the frequency characteristic of the passage amount of a conventional circuit, and a standing wave ratio. 従来回路における本発明の実施の形態のスイッチ半導体集積回路に相当する分波回路と第１のインピーダンス素子との接続点から分波回路側を見たインピーダンスＺ１及び同接続点から後段側を見たインピーダンスＺ２の周波数変化を示すスミスチャートである。The impedance Z1 when the branching circuit side is viewed from the connection point between the branching circuit corresponding to the switch semiconductor integrated circuit according to the embodiment of the present invention and the first impedance element in the conventional circuit, and the subsequent stage side is viewed from the connection point. It is a Smith chart which shows the frequency change of impedance Z2. 従来回路の一回路構成例を示す回路図である。It is a circuit diagram which shows one circuit structural example of a conventional circuit.

Explanation of symbols

２３…第１のスイッチ素子
２４…第２のスイッチ素子
４１…第１のインピーダンス素子
４２…第２のインピーダンス素子
５１…第１の低域通過フィルタ
５２…第２の低域通過フィルタ
１０１…分波回路
１０２…スイッチ回路 23 ... 1st switch element 24 ... 2nd switch element 41 ... 1st impedance element 42 ... 2nd impedance element 51 ... 1st low-pass filter 52 ... 2nd low-pass filter 101 ... Demultiplexing Circuit 102 ... Switch circuit

Claims

A demultiplexing circuit;
It has one common input / output terminal and a plurality of input / output terminals, and is configured to be in a conductive state between any one of the plurality of input / output terminals and the common input / output terminal according to external control. A switch circuit having a switch element ,
A switch semiconductor integrated circuit comprising a second low-pass filter provided between the switch circuit and an external downstream circuit ;
The demultiplexing circuit includes a first low-pass filter and a band-pass filter, and the first low-pass filter allows a high-frequency signal in a first use frequency band to pass therethrough. The band pass filter is configured to have an attenuation pole in the vicinity of the second harmonic frequency band of the high-frequency signal in the first use frequency band, and the band pass filter has a use frequency band other than the first use frequency band. The high-frequency signal is configured to pass through,
One end of the first low pass filter and one end of the band pass filter are both connectable to an external antenna,
The switch circuit includes a first switch element, a second switch element, and a decoder circuit,
The first switch element has a first switch common input / output terminal and a plurality of first switch input / output terminals;
The second switch element has a second switch common input / output terminal and a plurality of second switch input / output terminals,
The first and second switch elements are connected to the first switch common input / output terminal and the plurality of first switch input terminals by the decoder circuit in response to a control signal input from the outside to the decoder circuit. One of the output terminals is selectively connected, and the second switch common input / output terminal and one of the plurality of second switch input / output terminals are selectively connected. Configured as
The band pass filter can be connected to a subsequent circuit through the second switch element,
While providing a first common output terminal, the first Inpi over dance element between the other end of the first low-pass filter,
Between one of said second low-pass filter and the plurality of first output terminals switch, provided the second Inpi over dancing element,
An impedance in a harmonic band twice as high as the first use frequency band as seen from a connection point between the first impedance element and the first low-pass filter, and the first impedance element; The first and second impedances so that an impedance in a harmonic band twice the first used frequency band as viewed from the connection point with the first low-pass filter is out of a complex conjugate relationship. It switched semiconductor integrated circuit, wherein the impedance of the second Inpi over dance element is set.