JP4275085B2 - 情報処理装置、情報処理方法、およびデータストリーム生成方法 - Google Patents
情報処理装置、情報処理方法、およびデータストリーム生成方法 Download PDFInfo
- Publication number
- JP4275085B2 JP4275085B2 JP2005040887A JP2005040887A JP4275085B2 JP 4275085 B2 JP4275085 B2 JP 4275085B2 JP 2005040887 A JP2005040887 A JP 2005040887A JP 2005040887 A JP2005040887 A JP 2005040887A JP 4275085 B2 JP4275085 B2 JP 4275085B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- request
- read
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
Description
図1は、本実施の形態に係る情報処理装置100の構成図である。情報処理装置100は描画機能を強化したコンピュータであり、制御ブロック10、描画ブロック20および入出力ブロック40がバス90で接続されて構成され、入出力ブロック40にはメインメモリ30と表示装置80が接続される。メインメモリ30は入出力ブロック40とネットワークを経由して接続されていてもよい。
第一の実施の形態では、複数の転送要求をメインメモリ30に伝送する順序をデータのサイズに基づき決定した。本実施の形態におけるリクエスト調停部48は、転送要求を伝送するタイミングの調整を行う。本実施の形態も、第一の実施の形態における図1に示した情報処理装置100、および図2に示した入出力ブロック40と同様の構成によって実現でき、入出力ブロック40によって主に処理される手順も第一の実施の形態における図3と同様である。ここでは第一の実施の形態と異なる点、すなわちリ伝送タイミングの調整について説明する。
Claims (18)
- メモリに格納されたデータの読み出し要求を発行する複数のリクエスト発行部と、
前記読み出し要求を受け付け、複数の読み出し要求を調停し、前記メモリに伝送するリクエスト調停部と、
伝送された読み出し要求に従って前記メモリから読み出されたデータを蓄積し、複数の読み出し単位のデータを一のデータストリームに同期化して出力するデータ同期化部と、を備え、
前記リクエスト調停部は、前記データ同期化部における同期化待ち時間を短縮する方針で、複数の読み出し要求の調停を行うことを特徴とする情報処理装置。 - 前記リクエスト調停部は、複数の読み出し要求を前記メモリに伝送する順序の調停を行うことを特徴とする請求項1に記載の情報処理装置。
- 前記リクエスト調停部による複数の読み出し要求に対する調停の結果、当該複数の読み出し要求を前記メモリに伝送する時間間隔が調整されることを特徴とする請求項1または2に記載の情報処理装置。
- 複数のキャッシュメモリと、
前記複数のキャッシュメモリのそれぞれに対応して備えられ、入力されたメインメモリ内のアドレスに格納されたデータが、前記キャッシュメモリに存在するか否かを判定する複数のヒット判定部と、
前記複数のヒット判定部のそれぞれに対応して備えられ、前記データが前記キャッシュメモリに存在しないと判定された場合に、前記メインメモリから前記キャッシュメモリへのデータの転送要求を発行する複数のリクエスト発行部と、
前記転送要求を受け付け、複数の転送要求の調停を行い、前記メインメモリに伝送するリクエスト調停部と、
伝送された転送要求に従って前記メインメモリより前記複数のキャッシュメモリへ転送された複数の転送単位のデータを、一のデータストリームに同期化して後段の回路へ出力するデータ同期化部と、を備え、
前記リクエスト調停部は、前記データ同期化部における同期化待ち時間を短縮する方針で、前記複数の転送要求の調停を行うことを特徴とする情報処理装置。 - 前記データストリームは、後段で行われる画像処理において一のフレームデータの生成に用いられる画像データのセットであり、前記複数のキャッシュメモリは、画像データの種目ごとにそれぞれデータを格納することを特徴とする請求項4に記載の情報処理装置。
- 前記リクエスト調停部は、複数の転送要求を前記メインメモリに伝送する順序を調停することを特徴とする請求項4または5に記載の情報処理装置。
- 前記リクエスト調停部は、前記ヒット判定部によってキャッシュメモリに存在しないと判定される確率の高いデータの転送要求を優先して前記メインメモリへ伝送することを特徴とする請求項6に記載の情報処理装置。
- 前記リクエスト調停部は、サイズが大きいデータの転送要求を優先して前記メインメモリへ伝送することを特徴とする請求項6に記載の情報処理装置。
- 前記リクエスト調停部は、前記複数の転送要求のうち、所定の種目に属するデータの読み出し要求を優先して、前記メインメモリに伝送することを特徴とする請求項6に記載の情報処理装置。
- 前記リクエスト調停部による複数の転送要求に対する調停の結果、複数の転送要求を前記メインメモリに伝送する時間間隔が調整されることを特徴とする請求項4または5に記載の情報処理装置。
- 前記キャッシュメモリに含まれるキャッシュラインの先頭アドレスに対して、当該キャッシュラインに格納するデータの先頭アドレスに、キャッシュメモリごとに異なるオフセットを与えることにより、前記リクエスト調停部が複数の転送要求を前記メインメモリへ伝送する時間間隔が調整されることを特徴とする請求項10に記載の情報処理装置。
- メモリに格納されたデータの読み出し要求を受け付けるステップと、
複数の読み出し要求の調停を行うステップと、
前記調停の結果に従い複数の読み出し要求を前記メモリに順次伝送するステップと、
伝送された読み出し要求に従い前記メモリから読み出されたデータを蓄積するステップと、
蓄積された複数の読み出し単位のデータを一のデータストリームに同期化して出力するステップと、を含み、
前記複数の読み出し要求の調停を行うステップは、同期化待ち時間を短縮する方針で調停を行うことを特徴とする情報処理方法。 - 入力されたメインメモリ内のアドレスに格納されたデータが複数のキャッシュメモリののうち所定のキャッシュメモリに存在するか否かを判定するステップと、
データが所定のキャッシュメモリに存在しないと判定された場合に、前記メインメモリから前記所定のキャッシュメモリへのデータの転送要求を発行するステップと、
複数の転送要求の調停を行うステップと、
調停の結果に従い複数の転送要求を前記メインメモリに伝送するステップと、
伝送された転送要求に従って前記メインメモリより前記所定のキャッシュメモリへデータを転送するステップと、
前記複数のキャッシュメモリへ転送された複数の転送単位のデータを一のデータストリームに同期化して出力するステップと、を含み、
前記複数の転送要求の調停を行うステップは、同期化待ち時間を短縮する方針で調停を行うことを特徴とする情報処理方法。 - 前記複数の転送要求の調停を行うステップは、キャッシュメモリに存在しないと判定される確率の高いデータの転送要求を優先して、前記メインメモリへ伝送する順序を決定することを特徴とする請求項13に記載の情報処理方法。
- 前記キャッシュメモリに含まれるキャッシュラインの先頭アドレスに対して、当該キャッシュラインに格納するデータの先頭アドレスに、キャッシュメモリごとに異なるオフセットを与えることにより、前記複数の転送要求の調停を行うステップにおいて、複数の転送要求を前記メインメモリへ伝送する時間間隔が調整されることを特徴とする請求項13または14に記載の情報処理方法。
- 複数の読み出し要求によって複数のデータ要素をメモリから読み出して同期化し、一のデータストリームを生成するデータストリーム生成方法であって、
前記同期化待ち時間を短縮する方針で、前記複数の読み出し要求の発行タイミングを調整することを特徴とするデータストリーム生成方法。 - メモリに格納されたデータの読み出し要求を発行する複数のリクエスト発行部と、
前記読み出し要求を受け付け、複数の読み出し要求を調停し、前記メモリに伝送するリクエスト調停部と、
伝送された読み出し要求に従って前記メモリから読み出されたデータを蓄積し、複数の読み出し単位のデータを一のデータストリームにパケット化して出力するデータ同期化部と、を備え、
前記リクエスト調停部は、前記複数の読み出し要求を前記メモリに伝送する順序の調停を行うことを特徴とする情報処理装置。 - メモリに格納されたデータの読み出し要求を発行する複数のリクエスト発行部と、
前記読み出し要求を受け付け、複数の読み出し要求を調停し、前記メモリに伝送するリクエスト調停部と、
伝送された読み出し要求に従って前記メモリから読み出されたデータを蓄積し、複数の読み出し単位のデータを一のデータストリームに同期化して出力するデータ同期化部と、を備え、
前記リクエスト調停部による複数の読み出し要求に対する調停の結果、前記複数の読み出し要求を前記メモリに伝送する時間間隔が調整されることを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040887A JP4275085B2 (ja) | 2005-02-17 | 2005-02-17 | 情報処理装置、情報処理方法、およびデータストリーム生成方法 |
US11/311,700 US7475210B2 (en) | 2005-02-17 | 2005-12-19 | Data stream generation method for enabling high-speed memory access |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005040887A JP4275085B2 (ja) | 2005-02-17 | 2005-02-17 | 情報処理装置、情報処理方法、およびデータストリーム生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006227912A JP2006227912A (ja) | 2006-08-31 |
JP4275085B2 true JP4275085B2 (ja) | 2009-06-10 |
Family
ID=36816968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005040887A Expired - Fee Related JP4275085B2 (ja) | 2005-02-17 | 2005-02-17 | 情報処理装置、情報処理方法、およびデータストリーム生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7475210B2 (ja) |
JP (1) | JP4275085B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003102919A1 (en) | 2002-05-31 | 2003-12-11 | Onkyo Corporation | Network type content reproduction system |
JP2006065805A (ja) * | 2004-08-30 | 2006-03-09 | Canon Inc | 画像処理装置及び制御方法 |
US8832706B2 (en) * | 2006-12-22 | 2014-09-09 | Commvault Systems, Inc. | Systems and methods of data storage management, such as dynamic data stream allocation |
JP4275085B2 (ja) * | 2005-02-17 | 2009-06-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、情報処理方法、およびデータストリーム生成方法 |
US8593474B2 (en) * | 2005-12-30 | 2013-11-26 | Intel Corporation | Method and system for symmetric allocation for a shared L2 mapping cache |
JP4535047B2 (ja) * | 2006-09-06 | 2010-09-01 | ソニー株式会社 | 画像データ処理方法、画像データ処理方法のプログラム、画像データ処理方法のプログラムを記録した記録媒体及び画像データ処理装置 |
US7796137B1 (en) * | 2006-10-24 | 2010-09-14 | Nvidia Corporation | Enhanced tag-based structures, systems and methods for implementing a pool of independent tags in cache memories |
US9588810B2 (en) * | 2007-08-08 | 2017-03-07 | Microsoft Technology Licensing, Llc | Parallelism-aware memory request scheduling in shared memory controllers |
US8244987B2 (en) | 2008-12-04 | 2012-08-14 | Electronics And Telecommunications Research Institute | Memory access device including multiple processors |
KR20110024147A (ko) * | 2009-09-01 | 2011-03-09 | 삼성전자주식회사 | 저항성 메모리 장치의 저항 드리프트를 보상할 수 있는 메모리 시스템 및 메모리 시스템의 데이터 처리 방법 |
JP2013069063A (ja) * | 2011-09-21 | 2013-04-18 | Fujitsu Ltd | 通信ユニット及び情報処理方法 |
US9063938B2 (en) | 2012-03-30 | 2015-06-23 | Commvault Systems, Inc. | Search filtered file system using secondary storage, including multi-dimensional indexing and searching of archived files |
US9639297B2 (en) | 2012-03-30 | 2017-05-02 | Commvault Systems, Inc | Shared network-available storage that permits concurrent data access |
US10169121B2 (en) | 2014-02-27 | 2019-01-01 | Commvault Systems, Inc. | Work flow management for an information management system |
US9898213B2 (en) | 2015-01-23 | 2018-02-20 | Commvault Systems, Inc. | Scalable auxiliary copy processing using media agent resources |
US10313243B2 (en) | 2015-02-24 | 2019-06-04 | Commvault Systems, Inc. | Intelligent local management of data stream throttling in secondary-copy operations |
US9984004B1 (en) * | 2016-07-19 | 2018-05-29 | Nutanix, Inc. | Dynamic cache balancing |
US11227361B2 (en) * | 2020-05-06 | 2022-01-18 | Renesas Electronics Corporation | Image processing device with parallel memory access |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761706A (en) * | 1994-11-01 | 1998-06-02 | Cray Research, Inc. | Stream buffers for high-performance computer memory system |
US5809538A (en) * | 1996-02-07 | 1998-09-15 | General Instrument Corporation | DRAM arbiter for video decoder |
US6092158A (en) * | 1997-06-13 | 2000-07-18 | Intel Corporation | Method and apparatus for arbitrating between command streams |
US6088772A (en) * | 1997-06-13 | 2000-07-11 | Intel Corporation | Method and apparatus for improving system performance when reordering commands |
GB9727485D0 (en) * | 1997-12-30 | 1998-02-25 | Sgs Thomson Microelectronics | Processing a data stream |
US6825848B1 (en) * | 1999-09-17 | 2004-11-30 | S3 Graphics Co., Ltd. | Synchronized two-level graphics processing cache |
JP2001216194A (ja) * | 2000-01-28 | 2001-08-10 | Sony Corp | 演算処理装置 |
US6622272B1 (en) * | 2000-03-10 | 2003-09-16 | Teradyne, Inc. | Automatic test equipment methods and apparatus for interfacing with an external device |
US20020046251A1 (en) * | 2001-03-09 | 2002-04-18 | Datacube, Inc. | Streaming memory controller |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
JP4132788B2 (ja) * | 2001-11-15 | 2008-08-13 | 三菱電機株式会社 | データ通信装置 |
US7200137B2 (en) * | 2002-07-29 | 2007-04-03 | Freescale Semiconductor, Inc. | On chip network that maximizes interconnect utilization between processing elements |
DE60307798T2 (de) * | 2003-05-30 | 2006-12-14 | Agilent Technologies, Inc., Palo Alto | Arbitrierung von gemeinsamen Speicher |
JP4055903B2 (ja) * | 2003-12-26 | 2008-03-05 | シャープ株式会社 | バス通信システム |
JP4275085B2 (ja) * | 2005-02-17 | 2009-06-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、情報処理方法、およびデータストリーム生成方法 |
-
2005
- 2005-02-17 JP JP2005040887A patent/JP4275085B2/ja not_active Expired - Fee Related
- 2005-12-19 US US11/311,700 patent/US7475210B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006227912A (ja) | 2006-08-31 |
US7475210B2 (en) | 2009-01-06 |
US20060184737A1 (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275085B2 (ja) | 情報処理装置、情報処理方法、およびデータストリーム生成方法 | |
JP4439491B2 (ja) | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 | |
JP5715644B2 (ja) | 高速仮想メモリシステムでデータを保存するためのシステムおよび方法 | |
CN101650698B (zh) | 直接存储器访问的实现方法 | |
US9436506B2 (en) | Effective scheduling of producer-consumer processes in a multi-processor system | |
US8244984B1 (en) | System and method for cleaning dirty data in an intermediate cache using a data class dependent eviction policy | |
JP3846638B2 (ja) | 画素エンジン・データ・キャッシング機構 | |
JP4416694B2 (ja) | データ転送調停装置およびデータ転送調停方法 | |
KR101121592B1 (ko) | 버스트 판독기록 동작을 구비한 처리 장치 | |
EP1880277B1 (en) | Command execution controlling apparatus, command execution instructing apparatus and command execution controlling method | |
US8095744B2 (en) | Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages | |
US8949541B2 (en) | Techniques for evicting dirty data from a cache using a notification sorter and count thresholds | |
JP6401512B2 (ja) | キャッシュメモリシステム及びその動作方法 | |
CN102375800A (zh) | 用于机器视觉算法的多处理器片上系统 | |
JP2006146921A (ja) | 追跡バッファでブックマークを使用するための方法及びシステム | |
US8060700B1 (en) | System, method and frame buffer logic for evicting dirty data from a cache using counters and data types | |
CN112789603A (zh) | 用于在重排序期间维持高速缓存一致性的方法 | |
US8738863B2 (en) | Configurable multi-level buffering in media and pipelined processing components | |
EP2530598B1 (en) | Data supply device, cache device, data supply method, and cache method | |
JP2006350555A (ja) | コマンド転送制御装置およびコマンド転送制御方法 | |
CN112189324A (zh) | 带宽匹配的调度器 | |
JP3444154B2 (ja) | メモリアクセス制御回路 | |
JP5580660B2 (ja) | 情報処理装置、回路、情報処理方法、及びプログラム | |
US7480739B1 (en) | Segregated caching of linked lists for USB | |
JPH10177541A (ja) | データ転送装置及びデータ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4275085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |