JP4273928B2 - III-V nitride semiconductor device - Google Patents

III-V nitride semiconductor device Download PDF

Info

Publication number
JP4273928B2
JP4273928B2 JP2003370501A JP2003370501A JP4273928B2 JP 4273928 B2 JP4273928 B2 JP 4273928B2 JP 2003370501 A JP2003370501 A JP 2003370501A JP 2003370501 A JP2003370501 A JP 2003370501A JP 4273928 B2 JP4273928 B2 JP 4273928B2
Authority
JP
Japan
Prior art keywords
electrode
layer
protective film
iii
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003370501A
Other languages
Japanese (ja)
Other versions
JP2005136177A (en
Inventor
瀧  哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2003370501A priority Critical patent/JP4273928B2/en
Publication of JP2005136177A publication Critical patent/JP2005136177A/en
Application granted granted Critical
Publication of JP4273928B2 publication Critical patent/JP4273928B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

本発明はIII−V族窒化物半導体素子に関する。特に、本発明は静電耐圧の高いIII−V族窒化物半導体素子の構造を提供するものである。   The present invention relates to a III-V nitride semiconductor device. In particular, the present invention provides a structure of a III-V group nitride semiconductor device having a high electrostatic withstand voltage.

近年、III−V族窒化物半導体はバンドギャップが広いこと、結晶が安定していること、ヒ素などの環境汚染物質を用いていないことなどから、このIII−V族窒化物半導体を用いた発光素子、受光素子、太陽電池、トランジスタなどの電子デバイスが盛んに研究されている。しかしながら、III−V族窒化物半導体は他の化合物半導体に比べて結晶成長が極めて困難であり、良質な結晶が得られ難いことから、その半導体を用いた半導体素子の静電耐圧は未だに低いものである。すなわち、高電圧が半導体素子に印加されると、素子が破壊されたり、発光特性などの諸特性が劣化するという問題があった。このために、半導体素子の製造過程やこの素子を用いた製品の組み立て時などにおいて、注意を要した。   In recent years, III-V nitride semiconductors have a wide band gap, have stable crystals, and do not use environmental pollutants such as arsenic. Electronic devices such as elements, light receiving elements, solar cells, and transistors have been actively studied. However, since the group III-V nitride semiconductor is extremely difficult to grow crystals compared to other compound semiconductors and it is difficult to obtain high-quality crystals, the electrostatic breakdown voltage of a semiconductor device using the semiconductor is still low. It is. That is, when a high voltage is applied to the semiconductor element, there are problems that the element is destroyed and various characteristics such as light emission characteristics are deteriorated. For this reason, attention is required in the process of manufacturing a semiconductor element and in assembling a product using the element.

緑、青乃至紫外領域の発光素子として、III−V族窒化物半導体発光素子が汎用されつつあるが、発光強度以外の諸特性は、尚改善の余地がある。特に静電耐圧については、ガリウム・ヒ素系の発光素子やインジウム・リン系の発光素子に比較して格段に低く、大幅な静電耐圧の向上が期待されている。ここにおいて、III−V族窒化物半導体発光素子の静電耐圧の向上のため、下記のような提案がなされている。   Although group III-V nitride semiconductor light-emitting devices are being widely used as light-emitting devices in the green, blue to ultraviolet regions, there is still room for improvement in characteristics other than the light emission intensity. In particular, the electrostatic withstand voltage is much lower than that of gallium / arsenic light emitting elements and indium / phosphorous light emitting elements, and a significant improvement in electrostatic withstand voltage is expected. Here, in order to improve the electrostatic withstand voltage of the group III-V nitride semiconductor light emitting device, the following proposals have been made.

特開平10−135519号公報JP-A-10-135519

上記公開公報による技術は、等価回路上、発光素子を構成するpn接合に並列にコンデンサを挿入するものである。この技術では、サージ電圧の高周波成分をこのコンデンサで短絡することで、サージの立ち上がりを鈍化させることにより、急峻な電流の増加を防止することで、金属のマイグレーションや欠陥の増殖を防止しようとするものである。静電耐圧の効果を向上させるためには、コンデンサで短絡する静電電圧の周波数をなるべく小さくする必要があることから、コンデンサの容量を大きくする必要がある。しかしながら、1チップ上に形成できるコンデンサの大きさは自ずと制限があり、低い周波数まで短絡することはできず、静電耐圧の防止の効果がそれほど得られていない。   In the technique disclosed in the above publication, a capacitor is inserted in parallel with a pn junction constituting a light emitting element on an equivalent circuit. This technology attempts to prevent metal migration and defect growth by preventing a sharp increase in current by slowing the surge rise by shorting the high-frequency component of the surge voltage with this capacitor. Is. In order to improve the electrostatic withstand voltage effect, it is necessary to reduce the frequency of the electrostatic voltage that is short-circuited by the capacitor as much as possible. Therefore, it is necessary to increase the capacitance of the capacitor. However, the size of the capacitor that can be formed on one chip is naturally limited, and cannot be short-circuited to a low frequency, and the effect of preventing electrostatic withstand voltage has not been obtained so much.

そこで本発明は、III−V族窒化物半導体素子の静電耐圧を、さらに、向上させることを目的とする。   Accordingly, an object of the present invention is to further improve the electrostatic withstand voltage of a III-V nitride semiconductor device.

上記の課題を解決するための請求項1に記載の発明は、III −V族窒化物半導体を各層の材料として用い、少なくとも、第1電極と、その第1電極が接続される第1導電型の第1層と、第2電極と、その第2電極が接続される第2導電型の第2層とを有する半導体素子において、第1電極と第2電極とを接続する、酸化亜鉛又は酸化亜鉛を含む材料から構成され、しきい値電圧以上の電圧に対して抵抗率が急減してエネルギーを吸収する非線形抵抗特性を有する保護膜を設けたことを特徴とするIII −V族窒化物半導体素子である。 The invention according to claim 1 for solving the above-described problem is that a group III-V nitride semiconductor is used as a material of each layer, and at least a first electrode and a first conductivity type to which the first electrode is connected In a semiconductor element having a first layer, a second electrode, and a second conductive type second layer to which the second electrode is connected, zinc oxide or oxide that connects the first electrode and the second electrode A III-V nitride semiconductor comprising a protective film made of a material containing zinc and having a non-linear resistance characteristic for absorbing energy by rapidly decreasing the resistivity with respect to a voltage equal to or higher than a threshold voltage It is an element.

ここで、第1導電型をn導電型とすれば、第2導電型はp導電型となる。もちろん、第1導電型をp導電型とすれば、第2導電型はn導電型となる。本件発明の半導体素子は、少なくとも、この2種類の導電型の層を有して、それぞれの層に接続される電極を有したものに適用される。よって、第1層と第2層とが直接接合されていることを必要としない。第1層と第2層とが直接接合されていても良いし、その層の間に第1導電型又は第2導電型の層や、ドーパントを意図的の添加していない層(真性半導体や拡散により程度の低い第1導電型や第2導電型を示す半導体から成る層)や、それらの層の複数の層が介在していても良い。ダブルヘテロ構造をとる発光素子や受光素子の場合には、一般的には、第1層と第2層との間に電気エネルギーを光エネルギーに変換する発光層や光エネルギーを電気エネルギーに変換する受光層が存在し、発光層や受光層は、一般的には、SQW,MQW構造をとる。さらに、ガイド層やクラッド層など、多数の機能層が存在する場合が一般的である。第1層や第2層は、一般的には、第1電極、第2電極に対してオーミック性を良好とするためのコンタクト層と考えられるので、第1層と発光層や受光層の間又は/及び第2層と発光層や受光層の間には、他のコンタクト層、歪み緩和層、クラッド層、ガイド層など、必要に応じて複数の機能層が形成されていても良い。また、それらの各機能層は複数層の積層又は多重量子井戸構造を形成するものであっても良い。半導体素子がどのようなものであるかによって、各層の構成は異なるが、要は、正、負の電極と、これらの電極が接続される少なくとも2つの層を有した半導体素子であれば、本件発明は適用可能となる。   Here, if the first conductivity type is an n conductivity type, the second conductivity type is a p conductivity type. Of course, if the first conductivity type is a p conductivity type, the second conductivity type is an n conductivity type. The semiconductor element according to the present invention is applied to a semiconductor element having at least these two types of conductive layers and electrodes connected to the respective layers. Therefore, it is not necessary that the first layer and the second layer are directly joined. The first layer and the second layer may be directly joined, or between the layers, a layer of the first conductivity type or the second conductivity type, or a layer to which no dopant is intentionally added (intrinsic semiconductor or A layer made of a semiconductor having the first conductivity type or the second conductivity type, which is less diffused, or a plurality of these layers may be interposed. In the case of a light-emitting element or light-receiving element having a double hetero structure, generally, a light-emitting layer that converts electrical energy into light energy between the first layer and the second layer, or light energy that is converted into electrical energy. There is a light receiving layer, and the light emitting layer and the light receiving layer generally have SQW and MQW structures. In addition, a large number of functional layers such as a guide layer and a clad layer are generally present. Since the first layer and the second layer are generally considered as contact layers for improving the ohmic property with respect to the first electrode and the second electrode, the first layer and the second layer are between the first layer and the light emitting layer or the light receiving layer. Alternatively, a plurality of functional layers such as another contact layer, a strain relaxation layer, a cladding layer, and a guide layer may be formed between the second layer and the light emitting layer or the light receiving layer as necessary. In addition, each of these functional layers may form a multilayer or a multiple quantum well structure. The structure of each layer differs depending on the type of semiconductor element, but the point is that a semiconductor element having positive and negative electrodes and at least two layers to which these electrodes are connected is used. The invention is applicable.

第1電極と第2電極との間に駆動電圧が印加されて、本半導体素子は発光し、受光して抵抗が変化し、受光して電圧が誘起され、トランジタスなどのように増幅作用をするが、静電気やスイッチング時のサージ電圧などもこれらの2つの電極間に印加されることになる。本件発明では、この電極間に非線形抵抗特性を有する保護膜が形成されている。この保護膜により、2つの電極間に印加される静電気やサージなどのエネルギーが吸収される。保護膜は単層であっても、材料の異なる複数の層であっても良い。さらに、非線形抵抗特性を有する保護膜と、この特性を有しない二酸化珪素、酸化チタン、窒化珪素、アルミナなどの絶縁膜との複層であっても良いし、非線形抵抗特性を有する材料と絶縁性材料ととが混在した混合物又は組成物であっても良い。絶縁膜は保護膜の下側に位置しても上側に位置しても良い。さらに、保護膜の中に金属膜や、保護膜と絶縁膜との間に金属膜などが存在していても良い。保護膜が急激に電流を流す所定電圧(しきい値電圧)は、第1電極と第2電極との間隔、すなわち、保護膜中の電流の経路長や、材料の成分、組成比などで制御することができる。また、エネルギー吸収能力は、保護膜中の電流路の断面積、材料の成分、組成比などで制御することができる。要するに、これらの値は、保護膜の寸法、第1電極と第2電極との配置関係、したがって、電流路の形状(断面、長さ)と、材料の成分、組成比などで制御することが可能である。   When a driving voltage is applied between the first electrode and the second electrode, the semiconductor element emits light, receives light, changes its resistance, receives light, induces a voltage, and performs an amplification action such as a transition. However, static electricity, surge voltage during switching, and the like are also applied between these two electrodes. In the present invention, a protective film having a nonlinear resistance characteristic is formed between the electrodes. The protective film absorbs energy such as static electricity and surge applied between the two electrodes. The protective film may be a single layer or a plurality of layers made of different materials. Further, it may be a multilayer of a protective film having a non-linear resistance characteristic and an insulating film such as silicon dioxide, titanium oxide, silicon nitride, or alumina that does not have this characteristic. It may be a mixture or composition in which the material is mixed. The insulating film may be located below or above the protective film. Further, a metal film or a metal film may be present between the protective film and the insulating film in the protective film. The predetermined voltage (threshold voltage) at which the protective film causes a sudden current flow is controlled by the distance between the first electrode and the second electrode, that is, the path length of the current in the protective film, the composition of the material, the composition ratio, etc. can do. The energy absorption capability can be controlled by the cross-sectional area of the current path in the protective film, the material components, the composition ratio, and the like. In short, these values can be controlled by the dimensions of the protective film, the positional relationship between the first electrode and the second electrode, and therefore the shape (cross section, length) of the current path, the composition of the material, the composition ratio, etc. Is possible.

また、保護膜は、酸化亜鉛又は酸化亜鉛を含む材料から構成されている。
この酸化亜鉛は、電圧−電流特性において著しい非線形特性を有する。すなわち、酸化亜鉛又は酸化亜鉛を含む材料から成る保護膜を挟む2つの電極間に印加される電圧が所定電圧よりも小さい場合には、その抵抗率は非常に大きく、保護膜は絶縁体として機能する。しかし、2つの電極間に印加される電圧が所定電圧以上となると、保護膜の抵抗率は急激に小さくなり、電極間に急激に電流が流れ、電極間の電圧は上昇しない。
Moreover, coercive Mamorumaku is that is composed of a material containing zinc oxide or zinc oxide.
This zinc oxide has a remarkable non-linear characteristic in the voltage-current characteristic. That is, when the voltage applied between two electrodes sandwiching a protective film made of zinc oxide or a material containing zinc oxide is smaller than a predetermined voltage, the resistivity is very large, and the protective film functions as an insulator. To do. However, when the voltage applied between the two electrodes becomes equal to or higher than the predetermined voltage, the resistivity of the protective film decreases rapidly, a current flows rapidly between the electrodes, and the voltage between the electrodes does not increase.

また、請求項2に記載の発明は、請求項1の発明において、第1電極は第1層の露出領域に形成され、保護膜は、第2層の上に形成された第2電極と第1電極とを接続するように各層の側壁に沿って形成されていることを特徴とする。
この発明及び請求項1の発明は、半導体素子の同一面側に2つの電極が存在する素子と、半導体素子の両面にそれぞれの電極が存在する素子とを含む。半導体素子の同一面側に2つの電極が形成される場合には、第1電極は第1層の一部の上方の各層を除去して露出した第1層の上に形成されることになる。半導体素子の両面に電極が形成される場合には、第1電極は半導体素子の裏面、第2電極は半導体素子の表面、又は、その逆に形成される。要するに、請求項2の発明の特徴は、保護膜が第1電極と第2電極とを接続するように半導体素子を構成する各層の側壁に沿って形成されていることである。この構成によって、過電圧による過電流(例えば、サージ)が保護膜で吸収されることになる。
更に請求項3に記載の発明は、保護膜中に、保護膜を電流が流れる際に渦電流損として消費される誘導電流が生じる金属層が形成されているので、エネルギー吸収能力が向上する。
According to a second aspect of the present invention, in the first aspect of the invention, the first electrode is formed in the exposed region of the first layer, and the protective film is formed of the second electrode formed on the second layer and the second electrode. It is formed along the side wall of each layer so as to connect one electrode.
The present invention and the invention of claim 1 include an element having two electrodes on the same surface side of a semiconductor element and an element having respective electrodes on both sides of the semiconductor element. When two electrodes are formed on the same side of the semiconductor element, the first electrode is formed on the exposed first layer by removing each layer above a part of the first layer. . When electrodes are formed on both sides of the semiconductor element, the first electrode is formed on the back surface of the semiconductor element, and the second electrode is formed on the surface of the semiconductor element or vice versa. In short, the feature of the invention of claim 2 is that the protective film is formed along the side wall of each layer constituting the semiconductor element so as to connect the first electrode and the second electrode. With this configuration, overcurrent (for example, surge) due to overvoltage is absorbed by the protective film.
Furthermore, in the invention described in claim 3, since a metal layer in which an induced current is consumed as an eddy current loss when a current flows through the protective film is formed in the protective film, the energy absorption capability is improved.

また、請求項4に記載の発明は、請求項1の発明において、第1電極は第1層の露出領域に形成され、保護膜は少なくとも第1電極上に形成され、第2電極は第2層の上に形成されると共に、保護膜を介して第1電極と対向する位置まで延長して形成されていることを特徴とする。
2つの電極が半導体素子の同一面側に形成されていても、半導体素子の両面にそれぞれが形成されていても良いのは、請求項2の発明と同じである。この発明では、保護膜が少なくとも第1電極の上に形成されており、その保護膜の上に延長して形成された第2電極が存在すれば十分である。これにより2つの電極間に保護膜が存在する構成とすることができる。保護膜は、第1電極の外部に電気接続する部分を除く全面又は一部上に少なくとも形成されていれば良く、各層の側壁に沿って第2層まで形成されていても良い。保護膜が各層の側壁に沿って第2層まで形成されている場合には、第2電極はこの保護膜の上に第1電極の位置まで延長して形成される。保護膜が各層の側壁に形成されていない場合には、通常、第2電極と各層の側壁間を絶縁するために絶縁膜が形成されることになる。保護膜が各層の側壁に形成される場合には、側壁に形成される層は、保護膜の他に絶縁膜や金属層との複層でも良いことは、請求項1の発明で説明したことと同じである。また、第1電極と第1電極上に延長された第2電極との間には、少なくもと保護膜が存在すれば良く、保護膜と絶縁膜との複層、金属膜を内部に有した保護膜、絶縁膜と保護膜との間に金属膜が存在しても良い。要は、過電圧による過電流(サージ)の吸収量を上昇させるように構成される。
According to a fourth aspect of the present invention, in the first aspect of the invention, the first electrode is formed on the exposed region of the first layer, the protective film is formed on at least the first electrode, and the second electrode is the second electrode. It is formed on the layer and extended to a position facing the first electrode through the protective film.
The two electrodes may be formed on the same surface side of the semiconductor element, or may be formed on both surfaces of the semiconductor element, as in the invention of claim 2 . In the present invention, it is sufficient that the protective film is formed on at least the first electrode and the second electrode formed so as to extend on the protective film is present. Thereby, it can be set as the structure where a protective film exists between two electrodes. The protective film should just be formed at least on the whole surface or a part except the part electrically connected to the exterior of the 1st electrode, and may be formed to the 2nd layer along the side wall of each layer. When the protective film is formed up to the second layer along the side wall of each layer, the second electrode is formed on the protective film so as to extend to the position of the first electrode. When the protective film is not formed on the side wall of each layer, an insulating film is usually formed to insulate between the second electrode and the side wall of each layer. When the protective film is formed on the side wall of each layer, the layer formed on the side wall may be a multilayer with an insulating film or a metal layer in addition to the protective film. Is the same. Further, it is sufficient that a protective film exists at least between the first electrode and the second electrode extended on the first electrode, and a multilayer of the protective film and the insulating film and a metal film are present inside. A metal film may be present between the protective film and the insulating film and the protective film. In short, it is configured to increase the amount of overcurrent (surge) absorption due to overvoltage.

また、請求項5に記載の発明は、請求項1の発明において、第2電極は第2層の平面上に形成され、保護膜は少なくとも第2電極の一部に形成され、第1電極は第1層の上に形成されると共に、保護膜を介して第2電極と対向する位置まで延長して形成されていることを特徴とする。
この発明は、請求項4の発明とは、逆に、第2電極上に保護膜と延長された第1電極とを構成したものである。よって、請求項4の発明において説明した事項は、請求項5の発明においても全て適用可能である。第2電極は第2層の全面又は一部に形成されたもので良い。例えば、第2層側から光を外部に出力したり、外部から光を入射させたりする場合には、第2電極は一般的は透明電極となり、フリッチチップ型や半導体素子の両面に対向して2つの電極を形成する場合であれば、厚さの厚い金属電極となる。第2電極は、この透明電極上に形成されたパッド電極をも含むものとして解釈できる。
According to a fifth aspect of the present invention, in the first aspect of the invention, the second electrode is formed on a plane of the second layer, the protective film is formed at least on a part of the second electrode, and the first electrode is It is formed on the first layer and is extended to a position facing the second electrode through a protective film.
In contrast to the invention of claim 4, the present invention comprises a protective film and an extended first electrode on the second electrode. Therefore, the matters described in the invention of claim 4 can be applied to the invention of claim 5. The second electrode may be formed on the entire surface or part of the second layer. For example, when light is output to the outside from the second layer side or light is incident from the outside, the second electrode is generally a transparent electrode and faces both sides of the flitch chip type or semiconductor element. In the case of forming two electrodes, a thick metal electrode is obtained. The second electrode can be interpreted as including a pad electrode formed on the transparent electrode.

また、請求項6に記載の発明は、請求項4の発明において、保護膜は、各層の側壁にも形成されており、第2電極は第1電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする。
保護膜は単層でも良く複層でも良く、他の絶縁膜や金属膜と共に用いてもよいことは上述した通りである。
According to a sixth aspect of the present invention, in the fourth aspect of the present invention, the protective film is also formed on the side wall of each layer, and the second electrode extends on the protective film to a position facing the first electrode. It is characterized by being formed.
As described above, the protective film may be a single layer or a multilayer, and may be used together with other insulating films or metal films.

また、請求項7に記載の発明は、請求項5の発明において、保護膜は、各層の側壁にも形成されており、第1電極は第2電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする。
請求項6の発明と同様である。
According to a seventh aspect of the present invention, in the fifth aspect of the present invention, the protective film is also formed on the sidewall of each layer, and the first electrode extends on the protective film to a position facing the second electrode. It is characterized by being formed.
This is the same as the invention of claim 6.

また、請求項8に記載の発明は、請求項2乃至請求項7の何れか1項の発明において、第1層の露出部は、第1層の平面上の一部上の各層が除去されて形成される部分であることを特徴とする。
この発明は、半導体層の同一面に第1電極と第2電極とを形成した構成を限定したものである。
The invention according to claim 8 is the invention according to any one of claims 2 to 7, wherein the exposed portion of the first layer is formed by removing each layer on a part of the plane of the first layer. It is a part formed by the above.
The present invention limits the configuration in which the first electrode and the second electrode are formed on the same surface of the semiconductor layer.

また、請求項9に記載の発明は、請求項1乃至請求項7の何れか1項の発明において、第1電極と第2電極とは、半導体素子の異なる面上に各層を挟むように対向して形成されていることを特徴とする。
この発明は、半導体層の両面(裏面と表面)とに、それぞれ、第1電極と第2電極とを形成した構成を限定したものである。半導体素子が導電性基板を用いている場合には、この構成を採用することも可能である。
The invention according to claim 9 is the invention according to any one of claims 1 to 7, wherein the first electrode and the second electrode are opposed to each other so as to sandwich each layer on different surfaces of the semiconductor element. It is characterized by being formed.
This invention limits the structure which formed the 1st electrode and the 2nd electrode, respectively on both surfaces (back surface and front surface) of the semiconductor layer. When the semiconductor element uses a conductive substrate, this configuration can also be adopted.

本発明では、第1電極と第2電極とを接続する、非線形抵抗特性を有する保護膜が形成されている。非線形抵抗特性は、印加電圧が所定電圧よりも小さい場合には、抵抗率が非常に大きく、印加電圧が所定電圧以上となると、抵抗率が急激に小さくなる特性である。この構成を採用することで、第1電極と第2電極との間に、半導体素子を駆動するための通常の駆動電圧が印加された場合には、保護膜は絶縁体として機能し、電流をバイパスさせることはなく、半導体素子を動作させることができる。第1電極と第2電極との間に、通常の駆動電圧よりもかなり大きく、所定電圧(しきい値電圧)以上の電圧が印加されると、保護膜の抵抗率は急激に減少し、保護膜に電流れ、電流はバイパスされて、各層に大きな電流は流れない。この結果、第1電極と第2電極間の電圧は上昇せず、かつ、各層には大きな破壊電流が流れないので、半導体素子は破壊されることもなく、特性の劣化も生じない。この保護膜は、非線形抵抗特性を有したものであるので、破壊に至らなければ、可逆的に何度も使用可能であり、半導体素子の製造過程、この素子を用いた製品の組み付け過程、製品の使用時に印加される静電気やサージに対して、耐性を有するものとなる。この結果、製品の製造歩留りが向上し、製品品質が向上する。 In the present invention, a protective film having a non-linear resistance characteristic that connects the first electrode and the second electrode is formed. The non-linear resistance characteristic is a characteristic in which the resistivity is very large when the applied voltage is smaller than the predetermined voltage, and the resistivity is rapidly decreased when the applied voltage is equal to or higher than the predetermined voltage. By adopting this configuration, when a normal driving voltage for driving the semiconductor element is applied between the first electrode and the second electrode, the protective film functions as an insulator, The semiconductor element can be operated without being bypassed. When a voltage that is considerably higher than the normal drive voltage and is equal to or higher than a predetermined voltage (threshold voltage) is applied between the first electrode and the second electrode, the resistivity of the protective film rapidly decreases, and the protection Current is passed through the membrane, current is bypassed, and no large current flows through each layer. As a result, the voltage between the first electrode and the second electrode does not increase, and a large breakdown current does not flow in each layer. Therefore, the semiconductor element is not destroyed and the characteristics are not deteriorated. Since this protective film has a non-linear resistance characteristic, it can be used reversibly many times if it does not break down. The semiconductor element manufacturing process, the product assembly process using this element, the product It is resistant to static electricity and surge applied during use. As a result, the production yield of the product is improved and the product quality is improved.

更に、保護膜は、酸化亜鉛又は酸化亜鉛を含む材料で構成することにより、静電耐圧を向上させた半導体素子を効果的に得ることができる。
請求項2、4、5、6の発明は、保護膜と第1電極、第2電極との配置関係を構成としたものである。これらの構成により、保護膜が電流がバイパスする所定電圧とエネルギー吸収能力を制御することが可能となる。
Furthermore, the protective film is made of zinc oxide or a material containing zinc oxide, whereby a semiconductor element with improved electrostatic withstand voltage can be effectively obtained.
The inventions of claims 2 , 4, 5, and 6 are configured in the arrangement relationship between the protective film, the first electrode, and the second electrode. With these configurations, the protective film can control the predetermined voltage and energy absorption capacity that the current bypasses.

本発明を実施するための最良の形態について説明する。本件発明は、半導体素子としては、発光素子(発光ダイオード、レーザダイオードなど)、受光素子、太陽電池、トランジスタなどの電子デバイスに用いることができる。   The best mode for carrying out the present invention will be described. The present invention can be used as a semiconductor element for an electronic device such as a light emitting element (light emitting diode, laser diode, etc.), a light receiving element, a solar cell, and a transistor.

発光素子とした場合には、次の構成を採用することができる。発光層を構成する多重量子井戸構造は、少なくともインジウム(In)を含むIII族窒化物系化合物半導体AlyGa1-y-zInzN(0≦y<1, 0<z≦1)から成る井戸層を含むものが望ましい。発光層の構成は、例えばドープされた、又はアンドープのGa1-zInzN(0<z≦1)から成る井戸層と、当該井戸層よりもバンドギャップの大きい任意の組成のIII族窒化物系化合物半導体AlGaInNから成る障壁層が挙げられる。好ましい例としてはアンドープのGa1-zInzN(0<z≦1)の井戸層とアンドープのGaNから成る障壁層である。ここでドープは、ドーパントを意図的に原料ガスに含ませて目的とする層に添加していることを意味し、アンドープは、原料ガスにドーパントを含ませないで、意図的にドーパントを添加しないもの意味する。したがって、アンドープは、近接の層から拡散して自然にドーピングされている場合をも含む。 In the case of a light emitting element, the following configuration can be adopted. The multiple quantum well structure constituting the light emitting layer is a well composed of a group III nitride compound semiconductor Al y Ga 1-yz In z N (0 ≦ y <1, 0 <z ≦ 1) containing at least indium (In) Those containing layers are desirable. The structure of the light emitting layer includes, for example, a well layer made of doped or undoped Ga 1-z In z N (0 <z ≦ 1), and a group III nitride having an arbitrary composition having a larger band gap than the well layer. Examples thereof include a barrier layer made of a physical compound semiconductor AlGaInN. A preferable example is an undoped Ga 1-z In z N (0 <z ≦ 1) well layer and a barrier layer made of undoped GaN. Here, doping means that a dopant is intentionally included in the source gas and added to the target layer, and undoping does not intentionally add a dopant without including the dopant in the source gas. I mean. Therefore, undoped includes a case where it is naturally doped by diffusing from the adjacent layer.

本発明に係るIII−V族窒化物半導体素子の製造方法としては任意の製造方法を用いることができる。具体的には、結晶成長させる基板としては、サファイヤ、スピネル、Si、SiC、ZnO、MgO或いは、III−V族窒化物系化合物単結晶等を用いることができる。III−V族窒化物系化合物半導体層を結晶成長させる方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HDVPE)、液相成長法等が有効である。   Any manufacturing method can be used as a method for manufacturing a group III-V nitride semiconductor device according to the present invention. Specifically, sapphire, spinel, Si, SiC, ZnO, MgO, or a group III-V nitride compound single crystal or the like can be used as a substrate for crystal growth. The methods for crystal growth of III-V nitride compound semiconductor layers include molecular beam vapor phase epitaxy (MBE), metalorganic vapor phase epitaxy (MOVPE), hydride vapor phase epitaxy (HDVPE), and liquid phase epitaxy. Laws are effective.

半導体素子を構成する各層のIII−V族窒化物半導体は、少なくともAlxGayIn1-x-yN(0≦x≦1, 0≦y≦1, 0≦x+y≦1)にて表される2元系、3元系若しくは4元系の半導体から成るIII−V族窒化物系化合物半導体で形成することができる。また、これらのIII族元素の一部は、ボロン(B)、タリウム(Tl)で置き換えても良く、また、窒素(N)の一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても良い。 Table III-V nitride semiconductor layers, at least Al x Ga y In 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) of the semiconductor element It can be formed of a III-V nitride compound semiconductor composed of a binary, ternary or quaternary semiconductor. Some of these group III elements may be replaced by boron (B) and thallium (Tl), and part of nitrogen (N) may be phosphorus (P), arsenic (As), antimony (Sb ) Or bismuth (Bi).

更に、これらの半導体を用いてn型の層を形成する場合には、n型不純物として、Si、Ge、Se、Te、C等を添加し、p型の層を形成する場合には、p型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等を添加することができる。   Further, when an n-type layer is formed using these semiconductors, Si, Ge, Se, Te, C, or the like is added as an n-type impurity, and when a p-type layer is formed, p is used. As the type impurity, Zn, Mg, Be, Ca, Sr, Ba or the like can be added.

本発明に用いられる保護膜の非線形抵抗特性は、図9に示すように、印加される電圧が所定値(しきい値電圧)Vt より小さい場合には、抵抗率は大きく電流は流れず、印加電圧が所定値Vt 以上となると抵抗率が急激に減少して、電流が急激に流れる特性をいう。このような特性を示す材料としては、酸化亜鉛がある。また、酸化亜鉛を含む材料を用いることができる。例えば、酸化亜鉛を主成分として、希土類元素酸化物(La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,Yb,Luなどのうちの少なくとも1種の酸化物)、アルカリ土類元素酸化物(Mg,Ca,Ba,Sr などの少なくとも1種の酸化物、例えば、SrO など)、三価になる元素(B,Al,Ga,In,Y,Cr,Fe,Sb ,Mo,W など) の酸化物を一種又は複数種含む材料を用いることができる。さらに、この組成物に、コバルト酸化物を含む材料、さらに、銀を含む材料を用いることができる。Sr酸化物が多いと、非線形係数を大きくすることができ、銀を含ませるとエネルギー吸収を大きくすることができる。三価になる元素の酸化物は、粒界に存在して絶縁性を向上させる機能と、粒界内に存在して抵抗を低下させる機能とを有しており、それらは、電流を流すしきい値電圧( 所定電圧) を制御することができる。また、保護膜を形成するとき、これらの材料を主成分として、SiO2などの酸化珪素、Al2O3 などの酸化アルミニウム、SiN などの窒化珪素、AlN などの窒化アルミニウム、TiO2などの酸化チタン、TiN などの窒化チタンなどの絶縁性材料との混合体や組成物を用いても良い。これらの配合比や組成比を制御することで、しきい値電圧Vt やエネルギー吸収量を制御することができる。 As shown in FIG. 9, when the applied voltage is smaller than a predetermined value (threshold voltage) Vt, the non-linear resistance characteristic of the protective film used in the present invention is high in resistivity and no current flows. When the voltage becomes equal to or higher than a predetermined value Vt, the resistivity decreases rapidly, and the current flows rapidly. As a material exhibiting such characteristics, there is zinc oxide. Alternatively, a material containing zinc oxide can be used. For example, a rare earth element oxide (La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, etc.) mainly composed of zinc oxide. Material), alkaline earth element oxides (Mg, Ca, Ba, Sr, etc.), trivalent elements (B, Al, Ga, In, Y, Cr, etc.) A material containing one or a plurality of oxides of Fe, Sb, Mo, W, etc. can be used. Further, a material containing cobalt oxide and a material containing silver can be used for the composition. When there are many Sr oxides, a nonlinear coefficient can be enlarged, and when silver is included, energy absorption can be enlarged. The oxides of the trivalent elements exist at the grain boundaries and have a function of improving the insulation, and a function of existing at the grain boundaries and reducing the resistance. The threshold voltage (predetermined voltage) can be controlled. Also, when forming a protective film, as a main component of these materials, silicon oxide such as SiO 2, aluminum oxide, silicon nitride, such as SiN, such as Al 2 O 3, aluminum nitride such as AlN, oxides such as TiO 2 A mixture or composition with an insulating material such as titanium nitride such as titanium or TiN may be used. By controlling the blending ratio and composition ratio, the threshold voltage Vt and the energy absorption amount can be controlled.

保護膜を形成する方法としては、これらの単一又は複数の組成物をターゲットとするスパッタリングなどの蒸着法を用いることが可能である。   As a method for forming the protective film, it is possible to use a vapor deposition method such as sputtering using these single or plural compositions as targets.

全図面において、層の厚さは、実際の各層の厚さと比例関係をもって表示されていないし、縦横比も現実のものではない。要するに、層構造が把握し易いように表現されている。   In all the drawings, the layer thickness is not displayed in proportion to the actual thickness of each layer, and the aspect ratio is not real. In short, the layer structure is expressed so as to be easily understood.

図1に、本発明の実施例に係る半導体発光素子100の模式的な断面図を示す。半導体発光素子100では、図1に示す様に、厚さ約300μmのサファイヤ基板101の上に、窒化アルミニウム(AlN)から成る膜厚約15nmのバッファ層102が成膜され、その上にノンドープのGaNから成る膜厚約500nmの層103が成膜され、その上にシリコン(Si)を1×1018/cm3ドープしたGaNから成る膜厚約5μmのn型コンタクト層104(高キャリヤ濃度n+層:第1層に相当)が形成されている。n型コンタクト層104の上には、膜厚約100nmのSiドープのAl0.1 Ga0.9 Nから成るn型半導体層105が形成されている。 FIG. 1 is a schematic cross-sectional view of a semiconductor light emitting device 100 according to an embodiment of the present invention. In the semiconductor light emitting device 100, as shown in FIG. 1, a buffer layer 102 made of aluminum nitride (AlN) and having a thickness of about 15 nm is formed on a sapphire substrate 101 having a thickness of about 300 μm. A layer 103 made of GaN having a thickness of about 500 nm is formed, and an n-type contact layer 104 having a thickness of about 5 μm made of GaN doped with silicon (Si) at 1 × 10 18 / cm 3 (high carrier concentration n). + Layer: equivalent to the first layer). On the n-type contact layer 104, an n-type semiconductor layer 105 made of Si-doped Al 0.1 Ga 0.9 N having a thickness of about 100 nm is formed.

また、n型半導体層105の上には、膜厚3nmのノンドープIn0.2Ga0.8Nから成る井戸層1061と膜厚20nmのノンドープGaNから成る障壁層1062とを3ペア積層して多重量子井戸構造の発光層106が形成されている。 On the n-type semiconductor layer 105, three pairs of a well layer 1061 made of non-doped In 0.2 Ga 0.8 N with a thickness of 3 nm and a barrier layer 1062 made of non-doped GaN with a thickness of 20 nm are stacked to form a multiple quantum well structure. The light emitting layer 106 is formed.

更に、この発光層106の上には、Mgを2×1019/cm3ドープした膜厚25nmのp型Al0.15Ga0.85Nから成るp型層107が形成されており、また、p型層107の上には、Mgを8×1019ドープした膜厚100nmのp型GaNから成るp型コンタクト層108(第2層に相当)が形成されている。 Further, a p-type layer 107 made of 25 nm-thick p-type Al 0.15 Ga 0.85 N doped with Mg 2 × 10 19 / cm 3 is formed on the light-emitting layer 106. A p-type contact layer 108 (corresponding to the second layer) made of 100-nm-thick p-type GaN doped with 8 × 10 19 Mg is formed on 107.

又、p型コンタクト層108の上には金属蒸着による透光性薄膜p電極110(第2電極に相当)が、n型コンタクト層104上にはn電極140(第1電極に相当)が形成されている。透光性薄膜p電極110は、p型コンタクト層108に直接接合する膜厚約1.5nmのコバルト(Co)より成る第1層111と、このコバルト膜に接合する膜厚約6nmの金(Au)より成る第2層112とで構成されている。   Further, a light-transmitting thin film p-electrode 110 (corresponding to the second electrode) is formed on the p-type contact layer 108, and an n-electrode 140 (corresponding to the first electrode) is formed on the n-type contact layer 104. Has been. The translucent thin film p-electrode 110 includes a first layer 111 made of cobalt (Co) having a thickness of about 1.5 nm directly bonded to the p-type contact layer 108 and a gold (Au) having a thickness of about 6 nm bonded to the cobalt film. ) And the second layer 112.

厚膜p電極120(第2電極にも相当)は、膜厚約18nmのバナジウム(V)より成る第1層121と、膜厚約1.5 μmの金(Au)より成る第2層122と、膜厚約10nmのアルミニウム(Al)より成る第3層123とを透光性薄膜p電極110の上に、順次積層させることにより構成されている。   The thick p-electrode 120 (also corresponding to the second electrode) includes a first layer 121 made of vanadium (V) with a thickness of about 18 nm, a second layer 122 made of gold (Au) with a thickness of about 1.5 μm, A third layer 123 made of aluminum (Al) having a thickness of about 10 nm is sequentially laminated on the translucent thin film p-electrode 110.

多層構造のn電極140は、n型コンタクト層104の一部露出された部分の上に、膜厚約18nmのバナジウム(V)より成る第1層141と膜厚約100nmのアルミニウム(Al)より成る第2層142とを積層させることにより構成されている。   An n-electrode 140 having a multilayer structure is formed of a first layer 141 made of vanadium (V) having a thickness of about 18 nm and aluminum (Al) having a thickness of about 100 nm on a part of the n-type contact layer 104 which is partially exposed. It is comprised by laminating | stacking the 2nd layer 142 which consists.

また、n電極140と透光性薄膜p電極110とを接続し、n型コンタクト層104、発光層106、p型層107、p型コンタクト層108の側壁上に、ZnO 膜より成る保護膜130がスパッタリングによ形成されている。保護膜130は、透光性薄膜p電極110の端部とn電極140の端部で接続されており、厚さ5 〜10μm に形成されている。   In addition, the n electrode 140 and the translucent thin film p electrode 110 are connected, and a protective film 130 made of a ZnO film is formed on the sidewalls of the n-type contact layer 104, the light emitting layer 106, the p-type layer 107, and the p-type contact layer 108. Is formed by sputtering. The protective film 130 is connected to the end of the translucent thin film p-electrode 110 and the end of the n-electrode 140, and is formed to a thickness of 5 to 10 μm.

サファイヤ基板101の底面に当たる外側の最下部には、膜厚約500nmのアルミニウム(Al)より成る反射金属層150が、金属蒸着により成膜されている。尚、この反射金属層150は、Rh、Ti、W等の金属の他、TiN、HfN等の窒化物でも良い。   A reflective metal layer 150 made of aluminum (Al) having a thickness of about 500 nm is formed by metal vapor deposition on the outermost lowermost portion corresponding to the bottom surface of the sapphire substrate 101. The reflective metal layer 150 may be a metal such as Rh, Ti, or W, or a nitride such as TiN or HfN.

上記のようにn電極140と透光性薄膜p電極110との間に、それらを接続する酸化亜鉛から成る保護膜が形成されているので、両電極間に過電圧が印加された場合には、その過電圧が所定電圧以上であれば、電流が透光性薄膜p電極110からn電極140へとバイパスし、電極間電圧は所定電圧以上には上昇しなし、過電流は発光層106などの内部の層には流れない。この結果として、素子の破壊が防止され、各層内部に存在する結晶欠陥を増長させることがないので、素子の特性の劣化が防止される。保護膜130は各層の側壁の全周に形成されていても良く、図2−Aに示すように、n型コンタクト層104の電極形成部の上部の各層をエッチングして除去して形成されたn型コンタクト層104の露出部分の周囲のみに形成されていても良い。また、保護膜130は半導体発光素子100に対して汚染などの保護機能を兼ねる膜であっても良いし、この保護膜130の上や透光性薄膜p電極110の上の略全体にさらに酸化珪素(SiO2 ) などによる絶縁膜を通常の保護膜として形成しても良い。また、保護膜130の厚さは、材料の成分、形状、設定すべきしきい値電圧などにより決定されるので、0.1 〜10μm の範囲で通常使用され得る。しかし、厚さについて特に限定するものではない。 Since a protective film made of zinc oxide is formed between the n-electrode 140 and the translucent thin film p-electrode 110 as described above, when an overvoltage is applied between both electrodes, If the overvoltage is equal to or higher than a predetermined voltage, the current bypasses from the translucent thin film p-electrode 110 to the n-electrode 140, the voltage between the electrodes does not rise above the predetermined voltage, and the overcurrent is generated inside the light emitting layer 106 and the like. It does not flow into the layer. As a result, the destruction of the element is prevented and the crystal defects existing in each layer are not increased, so that the deterioration of the element characteristics is prevented. The protective film 130 may be formed on the entire periphery of the side wall of each layer, and is formed by etching and removing each layer above the electrode forming portion of the n-type contact layer 104 as shown in FIG. The n-type contact layer 104 may be formed only around the exposed portion. Further, the protective film 130 may be a film that also functions to protect the semiconductor light emitting element 100 such as contamination, and is further oxidized on substantially the entire surface of the protective film 130 and the translucent thin film p-electrode 110. An insulating film made of silicon (SiO 2 ) or the like may be formed as a normal protective film. Further, since the thickness of the protective film 130 is determined by the material composition, shape, threshold voltage to be set, and the like, it can be normally used in the range of 0.1 to 10 μm. However, the thickness is not particularly limited.

図2−A、図2−Bはそれぞれ、発光素子の基本構造10を例示する平面図と、その基本構造10を図示する中心線で切断した際のA方向から見た断面図である。図1の構成と対応する部分には同一番号が付されている。
図2−Aでは、基本構造10の最上部には透光性薄膜p電極110(第2電極に相当)が形成されている。ただし、この最上部に位置する金属層は、厚く形成することによって、反射性金属層等に置き代えて、素子をフリップリップ型としても良い。また、オーミック性、密着性、透光性(または反射性)、電気抵抗、耐蝕性等を考慮して、複数の金属層から形成しても良い。
2A and 2B are a plan view illustrating the basic structure 10 of the light emitting element and a cross-sectional view as viewed from the A direction when the basic structure 10 is cut along a center line. Parts corresponding to those in FIG. 1 are denoted by the same reference numerals.
In FIG. 2A, a translucent thin film p-electrode 110 (corresponding to the second electrode) is formed on the top of the basic structure 10. However, the metal layer located at the top may be formed thick so that it can be replaced with a reflective metal layer or the like, and the element may be a flip lip type. In consideration of ohmic properties, adhesion, translucency (or reflectivity), electrical resistance, corrosion resistance, and the like, the metal layers may be formed from a plurality of metal layers.

結晶成長基板101を形成する材料は、サファイア、窒化ガリウム(GaN) 、炭化シリコン(SiC) 、或いはその他の公知の結晶成長基板の材料から任意に選択して用いることができる。結晶成長基板101の結晶成長面上に直接結晶成長されたバッファ層102の上には、n型コンタクト層104(第1層に相当)と発光層106とp型コンタクト層108(第2層に相当)とが、順次結晶成長によって積層されている。これらの半導体層を積層する際の結晶成長方法は任意で良い。また、上記の透光性薄膜p型電極110は、p型コンタクト層108の積層後に、例えば蒸着などによって積層したものである。   The material for forming the crystal growth substrate 101 can be arbitrarily selected from sapphire, gallium nitride (GaN), silicon carbide (SiC), and other known crystal growth substrate materials. An n-type contact layer 104 (corresponding to the first layer), a light-emitting layer 106, and a p-type contact layer 108 (in the second layer) are formed on the buffer layer 102 that is directly grown on the crystal growth surface of the crystal growth substrate 101. Are sequentially stacked by crystal growth. The crystal growth method for laminating these semiconductor layers may be arbitrary. The translucent thin film p-type electrode 110 is formed by, for example, vapor deposition after the p-type contact layer 108 is laminated.

n型コンタクト層104の露出穴底面104aと、各半導体層の側壁面Cは、上部からn型コンタクト層104の途中まで至るエッチングによって露出した面である。
各半導体層は、それぞれ複数の半導体層から形成しても良く、各半導体層の組成等の構成は、公知或いは任意のものを採用して良い。層構造は、簡略化されて示されており、図1の構造と同様に多数の機能層を有していても良い。
以下、本明細書では、この様な発光ダイオードの基本構造10の側壁面C上の略全面にわたって、保護膜131を設ける実施形態を例示する。
The exposed hole bottom surface 104 a of the n-type contact layer 104 and the side wall surface C of each semiconductor layer are surfaces exposed by etching from the top to the middle of the n-type contact layer 104.
Each semiconductor layer may be formed from a plurality of semiconductor layers, and the composition and the like of each semiconductor layer may be known or arbitrary. The layer structure is shown in a simplified manner and may have a number of functional layers as in the structure of FIG.
Hereinafter, in this specification, an embodiment in which the protective film 131 is provided over substantially the entire surface of the side wall C of the basic structure 10 of such a light emitting diode will be exemplified.

図3は、本実施例2の発光ダイオード200の断面図である。この発光ダイオード200は、上記の基本構造10(図2)を備えたものであり、図3に示される断面は、図2でA方向視される断面と同様の位置の断面を表したものである。
透光性薄膜p電極110(第2電極に相当)は、更に詳細には図示していないが、p型コンタクト層108に直接接合する膜厚約1.5nm のコバルト(Co)より成る第1層と、このコバルト膜(第1層)に接合する膜厚約6nm の金(Au)より成る第2層とで構成されている。
透光性薄膜p電極110の上には、厚膜p電極120(パッド電極)が形成されている。この厚膜p電極120は、更に詳細には図示していないが、膜厚約18nmのバナジウム(V) より成る第1層と、膜厚約1.5 μm の金(Au)より成る第2層と、膜厚約10nmのアルミニウム(Al)より成る第3層を透光性薄膜p電極110の上に、順次積層させることにより構成されている。
FIG. 3 is a cross-sectional view of the light emitting diode 200 of the second embodiment. The light emitting diode 200 includes the basic structure 10 (FIG. 2), and the cross section shown in FIG. 3 represents a cross section at the same position as the cross section viewed in the direction A in FIG. is there.
The translucent thin film p-electrode 110 (corresponding to the second electrode) is not shown in more detail, but is a first layer made of cobalt (Co) having a thickness of about 1.5 nm that is directly bonded to the p-type contact layer 108. And a second layer made of gold (Au) having a film thickness of about 6 nm bonded to the cobalt film (first layer).
A thick film p-electrode 120 (pad electrode) is formed on the translucent thin film p-electrode 110. Although not shown in more detail, the thick p-electrode 120 includes a first layer made of vanadium (V) with a thickness of about 18 nm, a second layer made of gold (Au) with a thickness of about 1.5 μm, A third layer made of aluminum (Al) having a thickness of about 10 nm is sequentially laminated on the translucent thin film p-electrode 110.

多層構造のn電極140(第1電極に相当)は、n型コンタクト層104の露出穴底面104aの上に、蒸着によって、膜厚約18nmのバナジウム(V) より成る第1層141と膜厚約100nm のアルミニウム(Al)より成る第2層142を順次積層することにより構成されている。第1層141にバナジウムを用いるのは、良好なオーミック性を確保するためである。   An n-electrode 140 (corresponding to the first electrode) having a multilayer structure is formed on the exposed hole bottom surface 104a of the n-type contact layer 104 by vapor deposition with a first layer 141 made of vanadium (V) having a film thickness of about 18 nm. The second layer 142 made of aluminum (Al) having a thickness of about 100 nm is sequentially laminated. The reason why vanadium is used for the first layer 141 is to ensure good ohmic properties.

第1の保護膜131は、酸化亜鉛又は酸化亜鉛を主成分とする上記した組成のうち任意の組成のものである。第1の保護膜131はスパッタリング又は蒸着によって形成したものであり、n型コンタクト層104の露出穴底面104aを形成する際に、同時に露出した半導体層の側壁面Cの略全面にわたって成膜されている。即ち、n電極140を囲う3方3面の側壁面Cの何れにも、第1の保護膜131が形成されている。更に、第1の保護膜131の裾は、透光性薄膜p電極110上やn電極140上にまで及び、第1の保護膜131はこれらの電極に電気的に接続されている。   The first protective film 131 has an arbitrary composition among the above-described compositions mainly composed of zinc oxide or zinc oxide. The first protective film 131 is formed by sputtering or vapor deposition. When the exposed hole bottom surface 104a of the n-type contact layer 104 is formed, the first protective film 131 is formed over substantially the entire side wall surface C of the exposed semiconductor layer. Yes. That is, the first protective film 131 is formed on any of the three side surfaces C surrounding the n-electrode 140. Furthermore, the skirt of the first protective film 131 extends to the translucent thin film p-electrode 110 and the n-electrode 140, and the first protective film 131 is electrically connected to these electrodes.

さらに、この第1の保護膜131の上に、銅(Cu)からなる金属層160と、酸化亜鉛からなる第2の保護膜132が順次蒸着によって積層されており、結果として、金属層160が保護膜の中に配置された構造になっている。第2の保護膜132も第1の保護膜131と同様にn電極140と透光性薄膜p電極110と電気的に接続されている。第1の保護膜131も第2の保護膜132とを合わせた総合の厚さは1 μm である。   Further, a metal layer 160 made of copper (Cu) and a second protective film 132 made of zinc oxide are sequentially laminated on the first protective film 131, and as a result, the metal layer 160 is The structure is arranged in a protective film. Similarly to the first protective film 131, the second protective film 132 is also electrically connected to the n electrode 140 and the translucent thin film p electrode 110. The total thickness of the first protective film 131 and the second protective film 132 together is 1 μm.

この構成では、第1の保護膜131、第2の保護膜132をサージ電流が流れるとき、内部の金属層160に誘導電流が流れ、この電流は渦電流損として消費される。このため、エネルギー吸収能力が向上する。本実施例においても、実施例1と同様に、第1の保護膜131、第2の保護膜132は発光ダイオード200に対して汚染などの保護機能を兼ねる膜であっても良いし、第2の保護膜132の上や透光性薄膜p電極110の上の略全体にさらに酸化珪素(SiO2 ) などによる絶縁膜を通常の保護膜として形成しても良い。本実施例では、図2に示すように、第1の保護膜131と第2の保護膜132は露出しているn型コンタクト層104の周囲の領域に、n電極140を3方から取り囲むように形成されている。これは、本発明者らが、静電破壊がn電極140に近いこの周囲の各層において発生していることを発見したことに基づくものである。すなわち、この構成は、この静電破壊される部分において、保護膜131、132を形成することによって、効果的に素子の静電破壊が防止されることを狙ったものである。 In this configuration, when a surge current flows through the first protective film 131 and the second protective film 132, an induced current flows through the internal metal layer 160, and this current is consumed as eddy current loss. For this reason, energy absorption capability improves. Also in the present embodiment, as in the first embodiment, the first protective film 131 and the second protective film 132 may be films that also have a protective function such as contamination with respect to the light emitting diode 200. Further, an insulating film made of silicon oxide (SiO 2 ) or the like may be formed as a normal protective film on substantially the entire surface of the protective film 132 or the translucent thin film p-electrode 110. In the present embodiment, as shown in FIG. 2, the first protective film 131 and the second protective film 132 surround the n-type contact layer 104 in a region surrounding the exposed n-type contact layer 104 from three directions. Is formed. This is based on the discovery of the inventors that electrostatic breakdown occurs in each of the surrounding layers close to the n-electrode 140. In other words, this configuration is intended to effectively prevent electrostatic breakdown of the element by forming the protective films 131 and 132 in the portion where electrostatic breakdown occurs.

図4は、本実施例3の半導体発光素子300の断面図である。この実施例は、図1に示す実施例1において、保護膜130の上に、アルミニウム(Al)から成るn電極の延長部143(第1電極に相当)が形成されている。透光性薄膜p電極110上の保護膜130の厚さは5 μm に形成されている。この構成によると、p型コンタクト層108の上部において、透光性薄膜p電極110とn電極の延長部143との間に保護膜130が存在することになり、流れる電流断面積を大きくすることができ、エネルギー吸収量を大きくすることができる。この結果、静電耐圧が向上する。この構成において、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。本実施例においても、実施例1と同様に、保護膜130は半導体発光素子300に対して汚染などの保護機能を兼ねる膜であっても良いし、n電極の延長部143の上面全体や透光性薄膜p電極110の上の略全体にまで、さらに酸化珪素(SiO2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 FIG. 4 is a cross-sectional view of the semiconductor light emitting device 300 of the third embodiment. In this embodiment, an extension portion 143 (corresponding to a first electrode) made of aluminum (Al) is formed on the protective film 130 in the first embodiment shown in FIG. The thickness of the protective film 130 on the translucent thin film p-electrode 110 is 5 μm. According to this configuration, the protective film 130 exists between the translucent thin film p-electrode 110 and the n-electrode extension 143 above the p-type contact layer 108, thereby increasing the current cross-sectional area. And the amount of energy absorption can be increased. As a result, the electrostatic withstand voltage is improved. In this configuration, a laminated structure of a protective film, a metal layer, and a protective film may be employed as in the second embodiment. Also in the present embodiment, as in the first embodiment, the protective film 130 may be a film that also functions as a protective function against contamination of the semiconductor light emitting element 300, or the entire upper surface of the n-electrode extension 143 or the transparent surface. An insulating film made of silicon oxide (SiO 2 ) or the like may be formed as a normal protective film over substantially the entire surface of the light thin film p-electrode 110.

図5は、本実施例4の半導体発光素子400を示す断面図であり、図6はその平面図である。本実施例は、フリップチップ型の発光素子である。前実施例において対応する層には、同一番号が付されている。サファイヤ基板101の上には窒化アルミニウム(AlN)から成る膜厚約200Åのバッファ層102が設けられ、その上にシリコン(Si)ドープのGaNから成る膜厚約4.0μmの高キャリア濃度n+層であるn型コンタクト層104(第1層に相当)が形成されている。そして、層104の上にGaNとGa0.8In0.2Nからなる多重量子井戸構造(MQW)の発光層106が形成されている。発光層106の上にはマグネシウム(Mg)ドープのAl0.15Ga0.85Nから成る膜厚約600Åのp型層107が形成されている。さらに、p型層107の上にはマグネシウム(Mg)ドープのGaNから成る膜厚約1500Åのp型コンタクト層108(第2層に相当)が形成されている。 FIG. 5 is a cross-sectional view showing a semiconductor light emitting device 400 of Example 4, and FIG. 6 is a plan view thereof. This embodiment is a flip-chip type light emitting element. Corresponding layers in the previous embodiment are given the same numbers. A buffer layer 102 made of aluminum nitride (AlN) and having a thickness of about 200 mm is provided on the sapphire substrate 101, and a high carrier concentration n + layer made of silicon (Si) -doped GaN and having a thickness of about 4.0 μm. An n-type contact layer 104 (corresponding to the first layer) is formed. A light emitting layer 106 having a multiple quantum well structure (MQW) made of GaN and Ga 0.8 In 0.2 N is formed on the layer 104. A p-type layer 107 made of magnesium (Mg) -doped Al 0.15 Ga 0.85 N and having a thickness of about 600 mm is formed on the light emitting layer 106. Further, on the p-type layer 107, a p-type contact layer 108 (corresponding to the second layer) made of magnesium (Mg) -doped GaN and having a thickness of about 1500 mm is formed.

また、p型コンタクト層108の上には金属蒸着による多重厚膜電極であるp電極150(第2電極に相当)が形成され、n型コンタクト層104上にはn電極140(第1電極に相当)が形成されている。p電極150は、p型コンタクト層108に接合する第1金属層151、第1金属層151の上部に形成される第2金属層152、更に第2金属層152の上部に形成される第3金属層153の3層構造である。   A p-electrode 150 (corresponding to the second electrode) is formed on the p-type contact layer 108 as a multi-thick film electrode by metal deposition, and an n-electrode 140 (corresponding to the first electrode) is formed on the n-type contact layer 104. Equivalent) is formed. The p-electrode 150 includes a first metal layer 151 bonded to the p-type contact layer 108, a second metal layer 152 formed on the first metal layer 151, and a third metal formed on the second metal layer 152. The metal layer 153 has a three-layer structure.

第1金属層151は、p型コンタクト層108に接合する膜厚約0.3μmのロジウム(Rh)又は白金(Pt)より成る金属層である。また、第2金属層152は、膜厚約1.2μmの金(Au)より成る金属層である。また、第3金属層153は、膜厚約30Åのチタン(Ti)より成る金属層である。   The first metal layer 151 is a metal layer made of rhodium (Rh) or platinum (Pt) having a thickness of about 0.3 μm and bonded to the p-type contact layer 108. The second metal layer 152 is a metal layer made of gold (Au) having a thickness of about 1.2 μm. The third metal layer 153 is a metal layer made of titanium (Ti) having a thickness of about 30 mm.

2層構造のn電極140は、膜厚約175Åのバナジウム(V)層141と、膜厚約1.8μmのアルミニウム(Al)層142とをn型コンタクト層104の一部露出された部分の上から順次積層させることにより構成されている。   The n-electrode 140 having a two-layer structure includes a vanadium (V) layer 141 having a thickness of about 175 mm and an aluminum (Al) layer 142 having a thickness of about 1.8 μm on a part of the n-type contact layer 104 that is partially exposed. Are sequentially laminated.

このように形成されたp電極150の上面の可なりの部分に、酸化亜鉛を主成分とする組成物から成る保護膜133が3μmの厚さに形成されている。そして、その保護膜133の上にアルミニウムから成るn電極の延長部143が形成されており、その延長部143は、p電極150の上面において、保護膜133を介してp電極150と対向している。p電極150の露出部と、n電極140の露出部がバンプと接続される。このように、フリップチップ型の発光素子では、p電極150上に比較的大面積の保護膜133を形成することができるので、エネルギー吸収量を増大させて、静電耐圧を向上させることができる。また、保護膜133の厚さを変化させたり、保護膜133の成分を調整することにより、保護膜133の通電開始電圧(しきい値電圧)を制御することが可能となる。   A protective film 133 made of a composition containing zinc oxide as a main component is formed to a thickness of 3 μm on a significant portion of the upper surface of the p-electrode 150 thus formed. An extension portion 143 made of aluminum is formed on the protective film 133, and the extension portion 143 is opposed to the p electrode 150 via the protective film 133 on the upper surface of the p electrode 150. Yes. The exposed portion of the p electrode 150 and the exposed portion of the n electrode 140 are connected to the bump. As described above, in the flip chip type light emitting element, since the protective film 133 having a relatively large area can be formed on the p-electrode 150, the amount of energy absorption can be increased and the electrostatic withstand voltage can be improved. . In addition, the energization start voltage (threshold voltage) of the protective film 133 can be controlled by changing the thickness of the protective film 133 or adjusting the components of the protective film 133.

本実施例において、図1の実施例1のように、延長部143を設けずに、p電極150とn電極140とを接続するように保護膜133を構成しても良い。図3の実施例2のように保護膜を複数の層として、間に金属層を介在させても良く、すなわち、図5の例において、保護膜133の中に金属層を形成しても良い。さらに、実施例1と同様に、保護膜133は半導体発光素子400に対して汚染などの保護機能を兼ねる膜であっても良いし、n電極の延長部143の上面全体やp電極150の上の略全体にまで、さらに酸化珪素(SiO2 ) などによる絶縁膜を通常の保護膜として形成しても良い。 In the present embodiment, the protective film 133 may be configured to connect the p-electrode 150 and the n-electrode 140 without providing the extension portion 143 as in the first embodiment of FIG. The protective film may be formed as a plurality of layers as in the second embodiment of FIG. 3, and a metal layer may be interposed therebetween. That is, in the example of FIG. 5, the metal layer may be formed in the protective film 133. . Further, as in the first embodiment, the protective film 133 may be a film having a protective function such as contamination for the semiconductor light emitting device 400, or the entire upper surface of the n-electrode extension 143 or the p-electrode 150. In addition, an insulating film made of silicon oxide (SiO 2 ) or the like may be formed as a normal protective film up to substantially the whole.

図7は、本実施例5の発光ダイオード500の断面図である。この実施例は、図1に示す実施例1において、保護膜130の上に、アルミニウム(Al)から成る透光性薄膜p電極110に電気的に接続した透光性薄膜p電極の延長部115(第2電極に相当)が形成されている。ただし、保護膜130はn電極140の上に可なりの面積において張り出している。そして、この延長部115の上に酸化珪素(SiO2 ) などによる絶縁膜170が形成されている。この構成によると、n電極140の上では、n電極140と透光性薄膜p電極の延長部115との間に保護膜130が存在することになり、流れる電流断面積を大きくすることができ、エネルギー吸収量を大きくすることができる。この結果、静電耐圧が向上する。この構成において、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。本実施例においても、実施例1と同様に、保護膜130は半導体発光素子500に対して汚染などの保護機能を兼ねる膜であっても良いし、絶縁膜170は透光性薄膜p電極の延長部115の上面全体だけでなく、透光性薄膜p電極110の上の略全体にまで形成されていても良い。この構造は、ワイヤボンディング型とフリップチップ型の発光素子の両者においても適用できる。 FIG. 7 is a cross-sectional view of the light emitting diode 500 of the fifth embodiment. This embodiment is the same as the first embodiment shown in FIG. 1, except that the extension 115 of the translucent thin film p-electrode is electrically connected to the translucent thin-film p-electrode 110 made of aluminum (Al) on the protective film 130. (Corresponding to the second electrode) is formed. However, the protective film 130 protrudes over the n-electrode 140 in a considerable area. An insulating film 170 made of silicon oxide (SiO 2 ) or the like is formed on the extension 115. According to this configuration, on the n-electrode 140, the protective film 130 exists between the n-electrode 140 and the extension portion 115 of the translucent thin film p-electrode, and the current cross-sectional area flowing can be increased. The amount of energy absorption can be increased. As a result, the electrostatic withstand voltage is improved. In this configuration, a laminated structure of a protective film, a metal layer, and a protective film may be employed as in the second embodiment. Also in the present embodiment, as in the first embodiment, the protective film 130 may be a film that also functions to protect the semiconductor light emitting element 500 such as contamination, and the insulating film 170 is a translucent thin film p-electrode. It may be formed not only on the entire top surface of the extension 115 but also on substantially the entire top of the translucent thin film p-electrode 110. This structure can be applied to both wire bonding type and flip chip type light emitting elements.

図8は、本実施例6の発光ダイオード600の断面図である。この実施例は、ドーパントを添加したシリコン基板などの導電性基板190を用いて半導体素子の対向する2面に2つの電極を形成した半導体発光素子の例である。この発光素子の場合には、上記実施例と同様に基板の主面に平行な面から光を取り出す面発光型と、その主面に垂直な面から光を取り出す端面発光型の両者に適用可能である。n電極145は導電性基板190の裏面全体に形成されている。その他の層構成は、図5に示す実施例と同様である。保護膜134は、p電極150のバンプ接続又はワイヤボンディング領域を除く略全面と、素子の側壁と導電性基板190の裏面の一部にまで形成されている。そして、n電極145の延長部146がその保護膜134の全上面に形成されている。   FIG. 8 is a cross-sectional view of the light emitting diode 600 of the sixth embodiment. This example is an example of a semiconductor light emitting device in which two electrodes are formed on two opposing surfaces of a semiconductor device using a conductive substrate 190 such as a silicon substrate to which a dopant is added. In the case of this light-emitting element, it can be applied to both a surface-emitting type that extracts light from a surface parallel to the main surface of the substrate and an edge-emitting type that extracts light from a surface perpendicular to the main surface, as in the above embodiment. It is. The n electrode 145 is formed on the entire back surface of the conductive substrate 190. Other layer configurations are the same as those of the embodiment shown in FIG. The protective film 134 is formed up to substantially the entire surface excluding the bump connection or wire bonding region of the p-electrode 150, the side wall of the element, and a part of the back surface of the conductive substrate 190. An extension 146 of the n-electrode 145 is formed on the entire upper surface of the protective film 134.

この構造を採用することにより、p電極150とn電極の延長部146とが、その間に保護膜134を介在させて対向することになる。この結果、保護膜134を流れる電流の断面積が大きくなり、サージエネルギーの吸収量が多くなり、静電耐圧が向上する。この実施例においても、実施例2のように、保護膜、金属層、保護膜の積層構造を採用しても良い。本実施例においても、実施例1と同様に、保護膜134は半導体発光素子600に対して汚染などの保護機能を兼ねる膜であっても良いし、さらに、酸化珪素(SiO2 ) 等の絶縁膜をn電極の延長部146の上面全体に形成しても良い。 By adopting this structure, the p-electrode 150 and the n-electrode extension 146 face each other with the protective film 134 interposed therebetween. As a result, the cross-sectional area of the current flowing through the protective film 134 increases, the amount of surge energy absorbed increases, and the electrostatic withstand voltage improves. Also in this embodiment, a laminated structure of a protective film, a metal layer, and a protective film may be adopted as in the second embodiment. Also in the present embodiment, as in the first embodiment, the protective film 134 may be a film having a protective function such as contamination with respect to the semiconductor light emitting device 600, and further, an insulating material such as silicon oxide (SiO 2 ). A film may be formed on the entire upper surface of the n-electrode extension 146.

上記したように、本件発明を用いることにより、素子チップのままで(外部にサージ吸収素子などを特別に付加することなく)静電耐圧を飛躍的に向上させることができる。また、ウエハやチップ構造において、既に、静電耐圧の保護が達成される結果、製造工程において静電耐圧に対する対策を講じる必要がなくなり、製造効率も向上するものである。本件発明ば、III-V族窒化物化合物半導体を用いた半導体素子の静電耐圧を向上させることができ、極めて有効な技術である。   As described above, by using the present invention, the electrostatic withstand voltage can be drastically improved while maintaining the element chip (without specially adding a surge absorbing element or the like outside). In addition, as a result of the protection of electrostatic withstand voltage already achieved in the wafer or chip structure, it is not necessary to take measures against electrostatic withstand voltage in the manufacturing process, and the manufacturing efficiency is improved. According to the present invention, the electrostatic withstand voltage of a semiconductor element using a III-V group nitride compound semiconductor can be improved, which is a very effective technique.

本発明は、発光ダイオードの他にも、半導体レーザ等の半導体発光素子にも応用することができる。その他、受光素子、太陽電池、トランジスタなどの電子デバイスにも応用することができる。本発明を用いれば、静電耐圧に弱点を有するIII-V族窒化物化合物半導体を用いた半導体素子の静電耐圧を向上させることができる。   The present invention can be applied to semiconductor light emitting devices such as semiconductor lasers in addition to light emitting diodes. In addition, it can also be applied to electronic devices such as light receiving elements, solar cells, and transistors. By using the present invention, it is possible to improve the electrostatic withstand voltage of a semiconductor element using a III-V nitride compound semiconductor having a weak point in electrostatic withstand voltage.

本発明の実施例1に係る半導体発光素子の断面図。Sectional drawing of the semiconductor light-emitting device based on Example 1 of this invention. 発光素子の基本構造を例示した平面図。The top view which illustrated the basic structure of the light emitting element. 発光素子の基本構造のA方向視の断面図。Sectional drawing of A direction view of the basic structure of a light emitting element. 本発明の実施例2に係る発光ダイオードの断面図。Sectional drawing of the light emitting diode which concerns on Example 2 of this invention. 本発明の実施例3に係る半導体発光素子の断面図。Sectional drawing of the semiconductor light-emitting device based on Example 3 of this invention. 本発明の実施例4に係る半導体発光素子の断面図。Sectional drawing of the semiconductor light-emitting device based on Example 4 of this invention. 本発明の実施例4に係る半導体発光素子の平面図。The top view of the semiconductor light-emitting device based on Example 4 of this invention. 本発明の実施例5に係る発光ダイオードの断面図。Sectional drawing of the light emitting diode which concerns on Example 5 of this invention. 本発明の実施例6に係る発光ダイオードの断面図。Sectional drawing of the light emitting diode which concerns on Example 6 of this invention. 保護膜の非線形抵抗特性を示した特性図。The characteristic view which showed the nonlinear resistance characteristic of the protective film.

符号の説明Explanation of symbols

100…半導体発光素子
101…サファイア基板
102…バッファ層
104…n型コンタクト層(第1層)
105…n型半導体層
106…発光層
107…p型層
108…p型コンタクト層
110…透光性薄膜p電極(第2電極)
115…延長部(透光性薄膜p電極の延長部)
130,133,134…保護膜
131…第1の保護膜
132…第2の保護膜
140…n電極(第1電極)
143…延長部(n電極の延長部)
160…金属層
170…絶縁膜
DESCRIPTION OF SYMBOLS 100 ... Semiconductor light emitting element 101 ... Sapphire substrate 102 ... Buffer layer 104 ... N-type contact layer (1st layer)
105 ... n-type semiconductor layer 106 ... light emitting layer 107 ... p-type layer 108 ... p-type contact layer 110 ... translucent thin film p-electrode (second electrode)
115. Extension (extension of translucent thin film p-electrode)
130, 133, 134 ... protective film 131 ... first protective film 132 ... second protective film 140 ... n electrode (first electrode)
143 ... Extension part (extension part of n electrode)
160 ... metal layer 170 ... insulating film

Claims (9)

III −V族窒化物半導体を各層の材料として用い、少なくとも、第1電極と、その第1電極が接続される第1導電型の第1層と、第2電極と、その第2電極が接続される第2導電型の第2層とを有する半導体素子において、
前記第1電極と前記第2電極とを接続する、酸化亜鉛又は酸化亜鉛を含む材料から構成され、しきい値電圧以上の電圧に対して抵抗率が急減してエネルギーを吸収する非線形抵抗特性を有する保護膜を設けたことを特徴とするIII −V族窒化物半導体素子。
A group III-V nitride semiconductor is used as a material for each layer, and at least the first electrode, the first conductivity type first layer to which the first electrode is connected, the second electrode, and the second electrode are connected. In a semiconductor device having a second layer of the second conductivity type,
Non-linear resistance characteristic that is composed of zinc oxide or a material containing zinc oxide that connects the first electrode and the second electrode and absorbs energy by rapidly decreasing the resistivity with respect to a voltage equal to or higher than a threshold voltage. A III-V nitride semiconductor device, characterized in that a protective film is provided.
前記第1電極は第1層の露出領域に形成され、前記保護膜は、前記第2層の上に形成された前記第2電極と前記第1電極とを接続するように各層の側壁に沿って形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The first electrode is formed on an exposed region of the first layer, and the protective film is formed along a sidewall of each layer so as to connect the second electrode formed on the second layer and the first electrode. The III-V group nitride semiconductor device according to claim 1 , wherein the III-V group nitride semiconductor device is formed. 前記保護膜中に、前記保護膜を電流が流れる際に渦電流損として消費される誘導電流が生じる金属層が形成されていることを特徴とする請求項2に記載のIII −V族窒化物半導体素子。3. The group III-V nitride according to claim 2, wherein a metal layer in which an induced current is consumed as an eddy current loss when a current flows through the protective film is formed in the protective film. Semiconductor element. 前記第1電極は第1層の露出領域に形成され、前記保護膜は少なくとも前記第1電極上に形成され、前記第2電極は前記第2層の上に形成されると共に、前記保護膜を介して前記第1電極と対向する位置まで延長して形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The first electrode is formed on an exposed region of the first layer, the protective film is formed on at least the first electrode, the second electrode is formed on the second layer, and the protective film is formed on the first layer. 2. The group III-V nitride semiconductor device according to claim 1 , wherein the III-V group nitride semiconductor device is formed to extend to a position facing the first electrode. 前記第2電極は前記第2層の平面上に形成され、前記保護膜は少なくとも前記第2電極の一部に形成され、前記第1電極は前記第1層の上に形成されると共に、前記保護膜を介して前記第2電極と対向する位置まで延長して形成されていることを特徴とする請求項1に記載のIII −V族窒化物半導体素子。 The second electrode is formed on a plane of the second layer, the protective film is formed at least on a part of the second electrode, the first electrode is formed on the first layer, and 2. The group III-V nitride semiconductor device according to claim 1 , wherein the III-V group nitride semiconductor device is formed to extend to a position facing the second electrode through a protective film. 前記保護膜は、前記各層の側壁にも形成されており、前記第2電極は前記第1電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする請求項4に記載のIII −V族窒化物半導体素子。   5. The protective film is also formed on a side wall of each layer, and the second electrode is formed to extend on the protective film to a position facing the first electrode. III-V group nitride semiconductor device described in 1. 前記保護膜は、前記各層の側壁にも形成されており、前記第1電極は前記第2電極と対向する位置までその保護膜上に延長して形成されていることを特徴とする請求項5に記載のIII −V族窒化物半導体素子。   6. The protective film is also formed on a side wall of each layer, and the first electrode is formed to extend on the protective film to a position facing the second electrode. III-V group nitride semiconductor device described in 1. 前記1層の前記露出部は、前記第1層の平面上の一部上の各層が除去されて形成される部分であることを特徴とする請求項2乃至請求項7の何れか1項に記載のIII −V族窒化物半導体素子。 The exposed portion of the one layer, in any one of claims 2 to 7, characterized in that each layer of the part of the plane of the first layer is a portion which is formed by removing The III-V group nitride semiconductor device described. 前記第1電極と前記第2電極とは、前記半導体素子の異なる面上に前記各層を挟むように対向して形成されていることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII −V族窒化物半導体素子。 Wherein the first electrode and the second electrode, any one of claims 1 to 7, characterized in that opposite to and is formed so as to sandwich the layers on different surfaces of the semiconductor element III-V group nitride semiconductor device described in 1.
JP2003370501A 2003-10-30 2003-10-30 III-V nitride semiconductor device Expired - Fee Related JP4273928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003370501A JP4273928B2 (en) 2003-10-30 2003-10-30 III-V nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370501A JP4273928B2 (en) 2003-10-30 2003-10-30 III-V nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2005136177A JP2005136177A (en) 2005-05-26
JP4273928B2 true JP4273928B2 (en) 2009-06-03

Family

ID=34647499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370501A Expired - Fee Related JP4273928B2 (en) 2003-10-30 2003-10-30 III-V nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP4273928B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830584A (en) * 2017-11-23 2019-05-31 乐金显示有限公司 Luminescent device and the display device for using the luminescent device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550441C (en) * 2004-06-24 2009-10-14 昭和电工株式会社 Reflective positive electrode and the gallium-nitride-based compound semiconductor light emitting element that uses it
WO2006035664A1 (en) * 2004-09-27 2006-04-06 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, manufacturing method and mounting method of the same and light emitting device
JP4581848B2 (en) * 2005-05-31 2010-11-17 セイコーエプソン株式会社 Optical element
KR100655162B1 (en) * 2005-06-24 2006-12-08 (주)더리즈 Fabrication method of passivation layer for light emitting devices
EP1750309A3 (en) * 2005-08-03 2009-07-29 Samsung Electro-mechanics Co., Ltd Light emitting device having protection element
KR100778820B1 (en) * 2006-04-25 2007-11-22 포항공과대학교 산학협력단 METHOD FOR FORMING METAL ELECTRODE AND MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2007317686A (en) 2006-05-23 2007-12-06 Seiko Epson Corp Light element chip, and optical module and manufacturing method thereof
KR101273177B1 (en) * 2006-10-19 2013-06-14 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR101239857B1 (en) 2007-03-07 2013-03-06 서울옵토디바이스주식회사 Semiconductor light emitting device and method for manufacturing thereof
DE102007019776A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing a plurality of optoelectronic components
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP5195452B2 (en) * 2009-01-22 2013-05-08 ソニー株式会社 Light emitting element
KR101654340B1 (en) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 A light emitting diode
KR101039937B1 (en) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the same, light emitting device package and lighting system
US9171883B2 (en) 2010-08-30 2015-10-27 Epistar Corporation Light emitting device
JP5617670B2 (en) * 2011-02-03 2014-11-05 サンケン電気株式会社 Light emitting element
KR101856213B1 (en) * 2011-06-24 2018-05-09 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
US20140225062A1 (en) * 2011-10-05 2014-08-14 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element
KR101959036B1 (en) * 2012-05-17 2019-03-18 서울바이오시스 주식회사 Light Emitting Diode having Improved Tolerance against ElectroStatic Discharge and Method for Fabricating the Same
JP5832956B2 (en) * 2012-05-25 2015-12-16 株式会社東芝 Semiconductor light emitting device
DE102013112881A1 (en) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
KR102445531B1 (en) * 2015-10-21 2022-09-21 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR102422091B1 (en) * 2017-12-07 2022-07-18 엘지디스플레이 주식회사 Light emitting device and display device using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830584A (en) * 2017-11-23 2019-05-31 乐金显示有限公司 Luminescent device and the display device for using the luminescent device
US11309458B2 (en) 2017-11-23 2022-04-19 Lg Display Co., Ltd Light-emitting device and display device using the same
US11923480B2 (en) 2017-11-23 2024-03-05 Lg Display Co., Ltd. Light-emitting device and display device using the same

Also Published As

Publication number Publication date
JP2005136177A (en) 2005-05-26

Similar Documents

Publication Publication Date Title
JP4273928B2 (en) III-V nitride semiconductor device
JP4453515B2 (en) Semiconductor light emitting device
KR100558890B1 (en) Semiconductor device
US9472718B2 (en) Semiconductor light-emitting element comprising an insulating reflection layer including plural opening portions
JP5637210B2 (en) Semiconductor light emitting device
US7947996B2 (en) Semiconductor light emitting element
US7183586B2 (en) Semiconductor element and manufacturing method for the same
US8461617B2 (en) Semiconductor light emitting element and semiconductor light emitting device
EP1403932B1 (en) Light emitting nitride semiconductor device
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
JP4450199B2 (en) Semiconductor light emitting device
JP5633056B2 (en) Semiconductor light emitting device, light emitting device
JP5900284B2 (en) Semiconductor light emitting element and light emitting device
JP2008210903A (en) Semiconductor light emitting element
JP5888133B2 (en) Semiconductor light emitting device, light emitting device
JP5719496B2 (en) Semiconductor light-emitting element, light-emitting device, and method for manufacturing semiconductor light-emitting element
JP2002026384A (en) Integrated nitride semiconductor light emitting element
JP2003124517A (en) Semiconductor light emitting element
JP4134135B2 (en) Light emitting device
CN102544290B (en) Nitirde semiconductor light emitting diode
JP5798035B2 (en) Optoelectronic semiconductor components
JP4292925B2 (en) Method for manufacturing group III nitride compound semiconductor light emitting device
JP4278399B2 (en) Oxide semiconductor light emitting device
KR100661606B1 (en) Nitride semiconductor device
JP2004335792A (en) Oxide semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090223

R150 Certificate of patent or registration of utility model

Ref document number: 4273928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees