JP4227274B2

JP4227274B2 - Solid-state imaging device

Info

Publication number: JP4227274B2
Application number: JP2000054138A
Authority: JP
Inventors: 文洋乾
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-02-29
Filing date: 2000-02-29
Publication date: 2009-02-18
Anticipated expiration: 2020-02-29
Also published as: JP2001245221A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の画素から出力される信号の各々を増幅する複数の増幅器を備えた固体撮像装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタルスチルカメラ、ディジタルビデオカメラ等の画像入力機器において、撮影画像の高画質化のためセンサの多画素化が進んでおり、そのため、画素サイズの縮小化や、読み出し時間の高速化などが求められている。これらの要求に対してこれまでには画素信号を複数個の読み出しチャンネルに分割して読み出す方式が開発されてきた。この従来方式について図１３、図１４を用いて概説する。
【０００３】
図１３は、従来の固体撮像装置の内部構成図である。図１３に示す固体撮像装置は、２次元に配列され遮光膜等によって遮光されたＯＢ(optical black)画素と遮光膜のない有効画素とを有する複数の画素１０１と、垂直走査回路１０２からの制御信号に基づいて選択された複数の画素１０１の各々から画素信号等を読み出す読み出しチャンネル３０７１，３０７２と、読み出しチャンネル３０７１，３０７２によって読み出された後にバッファ回路１１９によってタイミングが調整された画素信号等を出力する出力端子１２０とを備えている。
【０００４】
また、読み出しチャンネル３０７１，３０７２は、複数の画素１０１の各々から読み出した画素信号等を記憶するラインメモリ回路１０４，１０９と、入力端子１２２，１２３から入力した水平シフトパルスに応じて記憶している画素信号等を転送する水平走査回路１０５，１１０とを具備する読み出し回路１０６，１１１と、読み出された信号を増幅する増幅器１０７，１１２と、増幅された信号を所定の電位にクランプするクランプ手段１２４，１２５とを備えている。
【０００５】
つぎに、図１３に示す固体撮像装置の動作について説明する。まず、複数の画素１０１の各々に光が入射されると、複数の画素１０１の各々は、入射光の光量に基づいたレベルの画素信号を生成する。つぎに、垂直走査回路１０２により選択された行の奇数列の画素１０１から読み出された画素信号が、ラインメモリ回路１０４に格納され、つづいて、その行の偶数列の画素１０１から読み出された画素信号がラインメモリ回路１０９に格納される。
【０００６】
つづいて、水平走査回路１０５は、チップ外部もしくは内部からの水平シフトパルスを、入力端子１２２から入力する。そして、入力した水平シフトパルスに基づいて、ラインメモリ回路１０４に読み出された画素信号を順次選択して、増幅器１０７へ出力する。増幅器１０７では、入力された画素信号を増幅して、出力端子１０８より図示しない処理回路へ出力する。
【０００７】
一方、水平走査回路１１０においても同様に、入力端子１２３から入力した水平シフトパルスに基づいて、ラインメモリ回路１０９に読み出された画素信号を順次選択して、増幅器１１２へ出力する。増幅器１１２では、入力された画素信号を増幅して、出力端子１１３より図示しない処理回路へ出力する。
【０００８】
また、複数の画素１０１のうち、ＯＢ(optical black)画素から出力されるダークレベル信号を、クランプ手段１２４，１２５を用いて所望の電位にクランプする。さらに、出力端子１０８、出力端子１１３の各々に、並列に接続されたスイッチ１１６、スイッチ１１７のオン／オフを交互に切り替えることによって、奇数列の画素と偶数列の画素とからの各画素信号を、出力バッファ回路１１９を介して出力端子１２０から出力する。
【０００９】
このとき、クランプ手段１２４、クランプ手段１２５によってクランプされる電位が同一であるとすれば、出力端子１２０からはオフセットが除去された出力信号を得ることができる。
【００１０】
図１４は、図１３の入力端子１２２及び入力端子１２３に入力する各水平シフトパルス１，２、出力端子１０８及び出力端子１１３に出力されるダークレベル信号及び画素信号、スイッチ１１６及びスイッチ１１７のオン／オフの状態、出力端子１２０に出力されるダークレベル信号及び画素信号並びにクランプ動作を行うクランプパルスを示す図である。図１４には、入力端子１２２、入力端子１２３に、たとえば６クロック分づつのパルス波を入力した様子を示している。
【００１１】
なお、図１４において、出力端子１２０から出力される信号のうち、１列目〜１２列目の任意の行の画素から読み出される画素信号又はダークレベル信号に(１)〜(１２)の番号を付している。また、出力端子１０８、出力端子１１３の画素信号には、出力端子１２０に対応する番号を付している。なお、 (１)〜(６)はＯＢ画素から得られるダークレベル信号を示し、(７)〜(１２)までは有効画素から得られる画像信号を示している。
【００１２】
図１４によれば、水平シフトパルス１に同期したダークレベル信号 (１)，(３)，(５)及び画素信号(７)，(９)，(１１)が出力端子１０８に順次出力され、水平シフトパルス２に同期したダークレベル信号(２)，(４)，(６)及び画素信号(８)，(１０)，(１２)が出力端子１１３に順次出力されている。出力端子１０８、出力端子１１３よりダークレベル信号（１），（２）が出力される時点においてクランプ手段１２４，１２５を動作させることによってダークレベル信号を所望の電位にクランプする。
【００１３】
つづいて、スイッチ１１６及びスイッチ１１７のオン／オフを交互に切り替えることによって、ダークレベル信号(１)〜(６)及び画素信号(７)〜(１２)が順に出力端子１２０に出力される。このように、出力端子１２０のクロックレートに対して出力端子１０８、出力端子１１３は１／２のクロックレートでよいため、読み出し時間の高速化が比較的容易になる。
【００１４】
【発明が解決しようとする課題】
しかし、従来の技術は、各増幅器ごとにゲイン設定がなされていない。そのため、各増幅器ごとにオフセット誤差が存在し、出力端子から出力される画素信号は、たとえば図１４に示すように、読み出しチャンネルによって異なるレベルであった。そのため、この画素信号に基づいて得られる撮影画像は、画質が劣化する場合があった。
【００１５】
そこで、オフセット誤差のない最適なゲインで増幅された信号を得ることができる固体撮像装置を提供することを課題とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の固体撮像装置は、行列状に配列された複数の画素と、前記複数の画素の列毎に設けられた、前記画素からの信号を読み出す複数の読み出しチャンネルと、を備え、前記複数の読み出しチャンネルの各々は、前記画素から読み出した信号を受けてノイズを低減する相関二重サンプリング回路と、ノイズが低減された信号を増幅するゲインが可変な増幅器と、前記増幅器を介して出力された信号にオフセット補正処理を施すオフセット除去手段と、を有することを特徴とする。
【００１７】
【発明の実施の形態】
以下、本発明の具体的な実施形態について、図面を参照しながら説明する。
【００１８】
(第１の実施形態)
図１は、本発明の第１の実施形態の固体撮像装置の画素及びその周辺の概略構成図である。図１に示す固体撮像装置は、２次元に配列され遮光膜等によって遮光されたＯＢ(optical black)画素と遮光膜のない有効画素とを有する複数の画素１０１と、入力端子３０３から入力する垂直パルスに基づいて複数の画素１０１の各々から画素信号等を読み出される画素を選択する垂直走査回路１０２とを備えている。
【００１９】
また、図１に示す固体撮像装置は、垂直走査回路１０２からの制御信号に基づいて選択された複数の画素１０１の各々から画素信号等を読み出す読み出しチャンネル３０７１〜３０７５と、読み出しチャンネル３０７１〜３０７５によって読み出されバッファ回路１１９によってタイミングが調整された画素信号等を出力する出力端子１２０と、画素信号等を読み出す読み出しチャンネル３０７１〜３０７５を選択するスイッチ３０８１〜３０８５とを備えている。
【００２０】
さらに、読み出しチャンネル３０７１〜３０７５は、複数の画素１０１の各々から読み出した画素信号等を記憶する図示しないラインメモリ回路及び記憶した画素信号等を転送する相関二重サンプリング(ＣＤＳ)回路等を有する読み出し回路３０４１〜３０４５と、転送された信号を増幅するゲインを可変して調整できる可変ゲイン増幅器３０５１〜３０５５と、増幅された信号を所定の電位にクランプするクランプ手段３０６１〜３０６５とを備えている。
【００２１】
つぎに、図１に示す固体撮像装置の動作について説明する。まず、複数の画素１０１の各々に光が入射されると、複数の画素１０１の各々は、入射光の光量に基づいたレベルの画素信号を生成する。画像信号は、垂直走査回路１０２によって選択された任意の行の各画素に接続されている読み出しチャンネル３０７１〜３０７５にそれぞれ読み出される。垂直走査回路１０２は、チップ外部もしくは内部より入力端子３０３を介して入力される垂直シフトパルスに応じて、上記行を選択する。
【００２２】
また、２次元に配列された画素１０１のうち、ＯＢ画素から得られるダークレベル信号は、読み出し回路３０４１〜３０４５のそれぞれによって読み出された後に、出力端子１２０から出力される画像信号のレベルが同様となるようにゲイン調整されている可変ゲイン増幅器３０５１〜３０５５へ出力される。可変ゲイン増幅器３０５１〜３０５５では、入力した画像信号を増幅し、クランプ手段３０６１〜３０６５へ出力する。
【００２３】
クランプ手段３０６１〜３０６５では、増幅された画素信号等にオフセット補正を施して、その後、スイッチ３０８１〜３０８５及び出力バッファ回路１１９を介して、出力端子１２０から出力される。
【００２４】
図２は、本実施形態に係る可変ゲイン増幅器３０５１及びクランプ手段３０６１の内部構成図である。本実施形態では、バッファ回路９７の出力及び抵抗９８に基づいて、可変ゲイン増幅器３０５１のゲインを可変している。なお、本実施形態に係る可変ゲイン増幅器３０５２〜３０５５及びクランプ手段３０６２〜３０６５も、図２と同様の構成としている。
【００２５】
図２において、可変ゲイン増幅器３０５１は、電源９０に接続される正極端子と、読み出し回路３０４１に抵抗９１を介して接続される負極端子と、抵抗９２を介して負極端子に接続される出力端子とを有するアンプ９３を備えている。
【００２６】
また、クランプ手段３０６１は、入力されたダークレベル信号を、可変ゲイン増幅器３０５１側へフィードバックすることによってオフセット量が調整される電圧帰還形クランプ手段であり、基準電圧源５０４に接続される負極端子と、可変ゲイン増幅器３０５１の出力端子と接続される正極端子と、スイッチ９５に接続される出力端子とを有するトランスコンダクタンス増幅器９４を備えている。さらに、クランプ手段３０６１は、たとえばグランドに接続されている容量９６と、抵抗９８を介してアンプ９３に接続されるバッファ回路９７とを備えている。
【００２７】
図２に示す可変ゲイン増幅器３０５１では、読み出し回路３０４１から出力されるダークレベル信号と、クランプ手段３０６１からフィードバックされる信号とを入力してこれらを加算した信号を増幅するようにしている。
【００２８】
また、クランプ手段３０６１では、ダークレベル信号を出力する前に、スイッチ９５をＯＮして、負帰還ループを形成する。この状態で、トランスコンダクタンス増幅器９４に、可変ゲイン増幅器３０５１からの増幅信号と基準電圧源５０４の基準電圧とを入力する。トランスコンダクタンス増幅器９４は、これらの電位差を電流値に変換して出力する。そして、容量９６に生じる電圧を、バッファ回路９７を介して可変ゲイン増幅器３０５１にフィードバックしている。
【００２９】
その後、可変ゲイン増幅器３０５１の出力信号が、基準電圧源５０４の基準電圧のレベルと一致すると、負帰還ループが安定する。負帰還ループが安定したときに、スイッチ９５をＯＦＦする。スイッチ９５をＯＦＦしたときに、クランプ手段３０６１の各々の出力側のインピーダンスを十分高く設定することにより、クランプ動作によってオフセット量が容量９６に電荷として保持され、以降オフセットが除去された画素信号が出力端子１２０から出力される。
【００３０】
なお、クランプ手段３０６１〜３０６５の構成は、図２に示したものに限定されず、たとえば図３，図４に示すような構成であってもよい。ちなみに、図３，図４に示すようにクランプ手段３０６１〜３０６５を構成した場合には、可変ゲイン増幅器３０５１〜３０５５からのダークレベル信号を入力した後に、各スイッチ８０５をＯＮすることによって、各カップリング容量８０６にダークレベル信号のレベルと基準電圧源５０４の基準電位のレベルとによって発生する電荷が保持される。その後、所定時間の経過後にスイッチ８０５をＯＦＦすればよい。
【００３１】
また、本実施形態では、図３，図４に示すように、クランプ手段３０６１〜３０６５を基準電圧源５０４に共通に接続して、基準電圧源５０４に基づいて画素信号のダークレベルをクランプしている。さらに、出力端子１２０に接続される図示しない処理回路に印加する基準電圧を基準電圧源５０４と共通にしてもよい。
【００３２】
図５は、図１の入力端子３０３に入力する垂直シフトパルス、スイッチ３０８１〜３０８５のオン／オフの状態、出力端子１２０に出力されるダークレベル信号及び画素信号並びに読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。垂直シフトパルスの立ち上がり及び立ち下がりエッジにおいて、垂直走査回路１０２によって選択される行が切り替わり、行が選択された後にスイッチ３０８１〜３０８５を順番に選択して一括した画素信号を出力端子１２０から出力している。
【００３３】
なお、図５において、出力端子１２０から出力される信号のうち、（１）〜（５）の番号を付しているものは、それぞれ読み出しチャンネル３０７１〜３０７５に対応したＯＢ画素から読み出されたダークレベル信号であり、出力端子１２０から出力される信号のうち、（６）〜（１０）の番号を付しているものは、それぞれ読み出しチャンネル３０７１〜３０７５に対応した画素から読み出された画素信号である。また、クランプパルスがハイレベルのときに、各クランプ手段３０６１〜３０６５がクランプ動作をしている状態を示している。
【００３４】
ダークレベル信号が出力端子１２０に出力されている間、クランプ手段３０６１〜３０６５を動作させることで、ダークレベル信号をクランプしている。そのため、画素信号（６）〜（１０）は、すでにクランプ動作によってオフセット補正された状態で出力される。
【００３５】
なお、複数の画素１０１の各行にＯＢ画素を配置すれば、図６に示すように、クランプパルス１〜５をハイレベルにしている期間を長くすることができる。これにより、各読み出しチャンネル３０７１〜３０７５において、複数のＯＢ画素から出力されるダークレベル信号の平均値を所望の電位にクランプするようにすることができる。
【００３６】
こうすると、たとえば各画素１０１でバラついた暗電流が発生したり、各読み出しチャンネル３０７１〜３０７５で異なる大きさのノイズ等が発生することにより、垂直シフトパルスのハイレベル／ローレベルの切り替えの度に出力端子１２０から出力されるダークレベル信号のレベルにバラつきが生じても、そのばらつきが平均化され信頼性が高いダークレベル信号を得ることができる。
【００３７】
このように、本実施形態では、可変ゲイン増幅器３０５１〜３０５５のゲインを調整しているため、出力端子１２０から出力する画素信号のレベルを同様にすることができる。そのため、たとえば各画素１０１にＲ，Ｂ，Ｇなどのカラーフィルタが設けた場合には、被写体からの光の波長により各カラーフィルタを透過する光量が相違することが知られているが、係る場合であっても、画素１０１からのダークレベル信号に応じてゲインが可変されるため、出力端子１２０から出力する出力信号のレベルを同様にすることができる。
【００３８】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る可変ゲイン増幅器３０５１及びクランプ手段３０６１の内部構成図である。なお、本実施形態に係る可変ゲイン増幅器３０５２〜３０５５及びクランプ手段３０６２〜３０６５も、図７と同様の構成としている。また、本実施形態の固体撮像装置の他の部分は、図１と同様の構成としている。ちなみに、クランプ手段３０６１は、図２に示したものと同様である。
【００３９】
図７に示す可変ゲイン増幅器３０５１は、各画素１０１から出力される画素信号と、各画素１０１から出力されるノイズ信号とを差分できるように構成しており、電圧−電流変換回路と電流−電圧変換回路とを備えている。
【００４０】
電圧−電流変換回路は、各画素１０１から出力される画素信号を入力する入力端子１１を有し入力電圧Ｖ_DD1に接続されるバッファ回路２１と、各画素１０１から出力されるノイズ信号を入力する入力端子１２を有し入力電圧Ｖ_DD2に接続されるバッファ回路２２とを有する差動入力構成を備えている。バッファ回路２１とバッファ回路２２とは、抵抗Ｒ４１を介して接続されており、入力電圧Ｖ_DD1，Ｖ_DD2の差電圧を抵抗Ｒ４１によって電流に変換している。
【００４１】
また、電流−電圧変換回路は、アンプ２３及び抵抗Ｒ４２を備えており、電圧−電流変換回路側から、カレントミラー回路ＣＭ４１，ＣＭ４２，ＣＭ４３によって伝達された電流を、再び電圧に変換している。
【００４２】
本実施形態によると、各画素１０１から種々の大きさのノイズ信号が読み出されても、光信号からノイズ信号分を除去することができるため、ノイズ信号による影響が少ない画像信号を得ることができる。
【００４３】
（第３の実施形態）
図８は、本発明の第３の実施形態に係る可変ゲイン増幅器３０５１及びクランプ手段３０６１の内部構成図である。なお、本実施形態に係る可変ゲイン増幅器３０５２〜３０５５及びクランプ手段３０６２〜３０６５も、図８と同様の構成としている。また、本実施形態の固体撮像装置の他の部分は、図１と同様の構成としている。ちなみに、クランプ手段３０６１は、図２に示したものと同様である。
【００４４】
図８に示す可変ゲイン増幅器３０５１は、各画素１０１から出力される画素信号を抵抗９１を介して入力する正極端子と、各画素１０１から出力されるノイズ信号を抵抗９９を介して入力する負極端子と、抵抗９２を介して負極端子に接続される出力端子とを有するアンプ９３を備えている。
【００４５】
アンプ９３は、正極端子から入力する画素１０１の画素信号と負極端子から入力する画素１０１のノイズ信号との電位差を、調整されているゲインに応じて増幅した後に、出力端子から出力している。このため、第２の実施形態と同様に、光信号からノイズ信号分を除去することができるため、ノイズ信号による影響が少ない画像信号を得ることができる。
【００４６】
（第４の実施形態）
図９は、本発明の第４の実施形態に係るサンプルホールド回路８０７及びクランプ手段３０６２〜３０６５の構成図である。本実施形態では、読み出しチャンネル３０７１のクランプ手段３０６１に変えて設けたサンプルホールド回路８０７によってサンプリングされた信号を、クランプ手段３０６２〜３０６５の基準電圧としている。なお、本実施形態の固体撮像装置の他の部分は、図１と同様としている。
【００４７】
図９に示すサンプルホールド回路８０７は、ダークレベル信号が出力される前に、ダークレベル信号をサンプリングし、サンプリングされたダークレベル信号をクランプ手段３０６２〜３０６５に基準電圧として供給している。また、サンプルホールド回路８０７及びクランプ手段３０６２〜３０６５のクランプ時の電位を同一としているため、読み出しチャンネル３０７２〜３０７５は読み出しチャンネル３０７１のダークレベル信号に一致するように動作する。
【００４８】
（第５の実施形態）
図１０は、本発明の第５の実施形態の固体撮像装置の構成図である。本実施形態では、２つの読み出しチャンネル３０７１，３０７２を備えており、たとえば画素１０１の奇数列からの画素信号を読み出しチャンネル３０７１によって読み出し、画素１０１の偶数列からの画素信号を読み出しチャンネル３０７２によって読み出すようにしている。
【００４９】
そのため、各読み出しチャンネル３０７１，３０７２内の読み出し回路３０４１，３０４２は、ラインメモリ回路１０４，１０９と、水平走査回路１０５，１１０とを備えている。なお、図１０において、図１と同様の部分には、同一の符号を付している。
【００５０】
また、本実施形態では、可変ゲイン増幅器３０５１，３０５２及びクランプ手段３０６１，３０６２を、第１〜第３の実施形態で説明したものを種々組み合わせて用いるようにしているがこれに限定されるものではなく、たとえば第４の実施形態で説明したように、クランプ手段３０６１にサンプルホールド回路８０７を用いれば、クランプ精度を高めることができる。
【００５１】
図１１は、図１０の入力端子１２２及び入力端子１２３に入力する各水平シフトパルス１，２、出力端子１０８及び出力端子１１３に出力されるダークレベル信号及び画素信号、スイッチ１１６及びスイッチ１１７のオン／オフの状態、出力端子１２０に出力されるダークレベル信号及び画素信号並びにクランプ動作を行うクランプパルスを示す図である。図１１には、入力端子１２２、入力端子１２３に、たとえば６クロック分づつのパルス波を入力した様子を示している。
【００５２】
なお、図１１において、出力端子１２０から出力される信号のうち、１列目〜１２列目の任意の行の画素から読み出される画素信号又はダークレベル信号に(１)〜(１２)の番号を付している。また、出力端子１０８、出力端子１１３の画素信号には、出力端子１２０に対応する番号を付している。なお、 (１)〜(６)はＯＢ画素から得られるダークレベル信号を示し、(７)〜(１２)までは有効画素から得られる画像信号を示している。
【００５３】
図１１によれば、水平シフトパルス１に同期したダークレベル信号 (１)，(３)，(５)及び画素信号(７)，(９)，(１１)が出力端子１０８に順次出力され、水平シフトパルス２に同期したダークレベル信号(２)，(４)，(６)及び画素信号(８)，(１０)，(１２)が出力端子１１３に順次出力されている。出力端子１０８、出力端子１１３よりダークレベル信号（１），（２）が出力される時点においてクランプ手段３０６１，３０６２を動作させることによってダークレベル信号を所望の電位にクランプする。
【００５４】
つづいて、スイッチ１１６及びスイッチ１１７のオン／オフを交互に切り替えることによって、ダークレベル信号(１)〜(６)及び画素信号(７)〜(１２)が順に出力端子１２０に出力される。このように、出力端子１２０のクロックレートに対して出力端子１０８、出力端子１１３は１／２のクロックレートでよいため、読み出し時間の高速化が比較的容易になる。
【００５５】
本実施形態では、２つの読み出しチャンネル３０７１，３０７２を設けているため、ラインメモリ回路１０４，１０９を２画素分のピッチで配置すればよく、画素サイズの縮小化を行う場合に画素１０１とラインメモリ回路１０４，１０９との間の配線が容易になる。
【００５６】
なお、図１２に示すように、クランプパルスのハイレベルの期間を長くすることによって、各読み出しチャンネル３０７１〜３０７５において、複数のＯＢ画素から出力されるダークレベル信号の平均値を所望の電位にクランプするようにすることができる。そのため、図６で説明したように、信頼性が高いダークレベル信号を得ることができる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、オフセット誤差のない最適なゲインで増幅された信号を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の固体撮像装置の画素及びその周辺の概略構成図である。
【図２】図１の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図３】図１の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図４】図１の可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図５】図１の垂直シフトパルスの入力端子、各スイッチ、出力端子の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図６】図１の垂直シフトパルスの入力端子、各スイッチ、出力端子の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図７】本発明の第２の実施形態に係る可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図８】本発明の第３の実施形態に係る可変ゲイン増幅器及びクランプ手段の内部構成図である。
【図９】本発明の第４の実施形態に係るサンプルホールド回路及びクランプ手段の構成図である。
【図１０】本発明の第５の実施形態の固体撮像装置の構成図である。
【図１１】図１０の水平シフトパルスの入力端子、各スイッチ、出力端子の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図１２】図１０の水平シフトパルスの入力端子、各スイッチ、出力端子の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【図１３】従来の固体撮像装置の内部構成図である。
【図１４】図１３の水平シフトパルスの入力端子、各スイッチ、出力端子の７ノードの波形及び読み出しチャンネルごとのクランプ動作を行うクランプパルスを示す図である。
【符号の説明】
１０１画素
１０８，１１３，１２０出力端子
１１６，１１７，３０８１〜３０８５スイッチ
１１９バッファ回路
１２２，１２３入力端子
３０４１〜３０４５読み出し回路
３０５１〜３０５５可変ゲイン増幅器
３０６１〜３０６５クランプ手段
３０７１〜３０７５読み出しチャンネル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device including a plurality of amplifiers that amplify signals output from a plurality of pixels.
[0002]
[Prior art]
In recent years, in image input devices such as a digital still camera and a digital video camera, the number of pixels of a sensor has been increased in order to improve the quality of a photographed image. Therefore, the pixel size has been reduced and the readout time has been increased. It has been demanded. In response to these requirements, a method of reading out a pixel signal divided into a plurality of readout channels has been developed so far. This conventional method will be outlined with reference to FIGS.
[0003]
FIG. 13 is an internal configuration diagram of a conventional solid-state imaging device. The solid-state imaging device shown in FIG. 13 includes a plurality of pixels 101 having two-dimensionally arranged OB (optical black) pixels shielded by a light shielding film and the like and effective pixels without a light shielding film, and control from the vertical scanning circuit 102. Read channels 3071 and 3072 that read pixel signals and the like from each of the plurality of pixels 101 selected based on the signals, and pixel signals and the like that have been read by the read channels 3071 and 3072 and then adjusted in timing by the buffer circuit 119 And an output terminal 120 for outputting.
[0004]
The read channels 3071 and 3072 store the line memory circuits 104 and 109 that store pixel signals read from each of the plurality of pixels 101 and the horizontal shift pulses input from the input terminals 122 and 123. Read circuits 106 and 111 having horizontal scanning circuits 105 and 110 for transferring pixel signals and the like, amplifiers 107 and 112 for amplifying the read signals, and clamping means for clamping the amplified signals to a predetermined potential 124, 125.
[0005]
Next, the operation of the solid-state imaging device shown in FIG. 13 will be described. First, when light is incident on each of the plurality of pixels 101, each of the plurality of pixels 101 generates a pixel signal having a level based on the amount of incident light. Next, pixel signals read from the pixels 101 in the odd-numbered columns in the row selected by the vertical scanning circuit 102 are stored in the line memory circuit 104, and then read out from the pixels 101 in the even-numbered columns in the row. The pixel signal is stored in the line memory circuit 109.
[0006]
Subsequently, the horizontal scanning circuit 105 inputs a horizontal shift pulse from outside or inside the chip from the input terminal 122. Then, based on the input horizontal shift pulse, the pixel signals read to the line memory circuit 104 are sequentially selected and output to the amplifier 107. The amplifier 107 amplifies the input pixel signal and outputs it from the output terminal 108 to a processing circuit (not shown).
[0007]
On the other hand, in the horizontal scanning circuit 110 as well, pixel signals read to the line memory circuit 109 are sequentially selected based on the horizontal shift pulse input from the input terminal 123 and output to the amplifier 112. The amplifier 112 amplifies the input pixel signal and outputs it from the output terminal 113 to a processing circuit (not shown).
[0008]
In addition, among the plurality of pixels 101, a dark level signal output from an OB (optical black) pixel is clamped to a desired potential using the clamp means 124 and 125. Further, by alternately switching on / off the switch 116 and the switch 117 connected in parallel to each of the output terminal 108 and the output terminal 113, the pixel signals from the odd-numbered pixels and the even-numbered pixels are changed. And output from the output terminal 120 via the output buffer circuit 119.
[0009]
At this time, if the potential clamped by the clamping unit 124 and the clamping unit 125 is the same, an output signal from which the offset is removed can be obtained from the output terminal 120.
[0010]
14 shows the horizontal shift pulses 1 and 2 inputted to the input terminal 122 and the input terminal 123 of FIG. 13, the dark level signal and the pixel signal outputted to the output terminal 108 and the output terminal 113, and the ON of the switch 116 and the switch 117. FIG. 4 is a diagram illustrating a dark pulse signal and a pixel signal output to an output terminal 120, and a clamp pulse for performing a clamp operation in the / off state. FIG. 14 shows a state in which, for example, pulse waves of 6 clocks are input to the input terminal 122 and the input terminal 123.
[0011]
In FIG. 14, among the signals output from the output terminal 120, the numbers (1) to (12) are assigned to the pixel signals or dark level signals read from the pixels in any row in the first column to the twelfth column. It is attached. In addition, the pixel signals at the output terminal 108 and the output terminal 113 are assigned numbers corresponding to the output terminal 120. Note that (1) to (6) indicate dark level signals obtained from OB pixels, and (7) to (12) indicate image signals obtained from effective pixels.
[0012]
According to FIG. 14, dark level signals (1), (3), (5) and pixel signals (7), (9), (11) synchronized with the horizontal shift pulse 1 are sequentially output to the output terminal 108, Dark level signals (2), (4), (6) and pixel signals (8), (10), (12) synchronized with the horizontal shift pulse 2 are sequentially output to the output terminal 113. When the dark level signals (1) and (2) are output from the output terminal 108 and the output terminal 113, the clamp means 124 and 125 are operated to clamp the dark level signal to a desired potential.
[0013]
Subsequently, the dark level signals (1) to (6) and the pixel signals (7) to (12) are sequentially output to the output terminal 120 by alternately switching on and off the switch 116 and the switch 117. As described above, since the output terminal 108 and the output terminal 113 may have a clock rate of 1/2 with respect to the clock rate of the output terminal 120, it is relatively easy to increase the readout time.
[0014]
[Problems to be solved by the invention]
However, the conventional technique does not set the gain for each amplifier. Therefore, there is an offset error for each amplifier, and the pixel signal output from the output terminal has a level that differs depending on the readout channel, as shown in FIG. 14, for example. For this reason, the captured image obtained based on this pixel signal may deteriorate in image quality.
[0015]
It is an object of the present invention to provide a solid-state imaging device capable of obtaining a signal amplified with an optimum gain without an offset error.
[0016]
[Means for Solving the Problems]
In order to solve the above problems, the solid-state imaging device of the present invention is A plurality of pixels arranged in a matrix, and a plurality of readout channels that are provided for each column of the plurality of pixels and that read signals from the pixels, and each of the plurality of readout channels includes the pixels A correlated double sampling circuit that receives the signal read from the signal to reduce noise, an amplifier with variable gain that amplifies the signal with reduced noise, and an offset that performs offset correction processing on the signal output through the amplifier Removing means It is characterized by that.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
[0018]
(First embodiment)
FIG. 1 is a schematic configuration diagram of a pixel and its periphery of the solid-state imaging device according to the first embodiment of the present invention. The solid-state imaging device shown in FIG. 1 includes a plurality of pixels 101 having two-dimensionally arranged OB (optical black) pixels shielded by a light shielding film and the like and effective pixels without a light shielding film, and a vertical input from an input terminal 303. And a vertical scanning circuit 102 that selects a pixel from which a pixel signal or the like is read from each of the plurality of pixels 101 based on a pulse.
[0019]
In addition, the solid-state imaging device illustrated in FIG. 1 includes readout channels 3071 to 3075 for reading out pixel signals and the like from each of the plurality of pixels 101 selected based on a control signal from the vertical scanning circuit 102, and readout channels 3071 to 3075. An output terminal 120 that outputs a pixel signal or the like that is read and whose timing is adjusted by the buffer circuit 119, and switches 3081 to 3085 that select readout channels 3071 to 3075 that read the pixel signal or the like are provided.
[0020]
Further, the read channels 3071 to 3075 have a line memory circuit (not shown) that stores pixel signals read from each of the plurality of pixels 101, a read having a correlated double sampling (CDS) circuit that transfers the stored pixel signals and the like. Circuits 3041 to 3045, variable gain amplifiers 3051 to 3055 that can adjust the gain for amplifying the transferred signal, and clamping means 3061 to 3065 for clamping the amplified signal to a predetermined potential.
[0021]
Next, the operation of the solid-state imaging device shown in FIG. 1 will be described. First, when light is incident on each of the plurality of pixels 101, each of the plurality of pixels 101 generates a pixel signal having a level based on the amount of incident light. The image signal is read out to readout channels 3071 to 3075 connected to each pixel in an arbitrary row selected by the vertical scanning circuit 102. The vertical scanning circuit 102 selects the row in accordance with a vertical shift pulse input from outside or inside the chip via the input terminal 303.
[0022]
Further, among the pixels 101 arranged in two dimensions, the dark level signal obtained from the OB pixel has the same level of the image signal output from the output terminal 120 after being read by each of the reading circuits 3041 to 3045. Is output to the variable gain amplifiers 3051 to 3055 whose gain is adjusted so that The variable gain amplifiers 3051 to 3055 amplify the input image signal and output it to the clamp means 3061 to 3065.
[0023]
The clamp units 3061 to 3065 perform offset correction on the amplified pixel signals and the like, and then output from the output terminal 120 via the switches 3081 to 3085 and the output buffer circuit 119.
[0024]
FIG. 2 is an internal configuration diagram of the variable gain amplifier 3051 and the clamp unit 3061 according to the present embodiment. In the present embodiment, the gain of the variable gain amplifier 3051 is varied based on the output of the buffer circuit 97 and the resistor 98. The variable gain amplifiers 3052 to 3055 and the clamp means 3062 to 3065 according to the present embodiment have the same configuration as that in FIG.
[0025]
In FIG. 2, a variable gain amplifier 3051 includes a positive terminal connected to the power supply 90, a negative terminal connected to the readout circuit 3041 via a resistor 91, and an output terminal connected to the negative terminal via a resistor 92. An amplifier 93 is provided.
[0026]
The clamp unit 3061 is a voltage feedback type clamp unit in which the offset amount is adjusted by feeding back the input dark level signal to the variable gain amplifier 3051 side, and a negative terminal connected to the reference voltage source 504. And a transconductance amplifier 94 having a positive terminal connected to the output terminal of the variable gain amplifier 3051 and an output terminal connected to the switch 95. Further, the clamp unit 3061 includes a capacitor 96 connected to the ground, for example, and a buffer circuit 97 connected to the amplifier 93 via the resistor 98.
[0027]
In the variable gain amplifier 3051 shown in FIG. 2, a dark level signal output from the readout circuit 3041 and a signal fed back from the clamp unit 3061 are input and a signal obtained by adding them is amplified.
[0028]
In the clamp unit 3061, the switch 95 is turned on to form a negative feedback loop before the dark level signal is output. In this state, the amplified signal from the variable gain amplifier 3051 and the reference voltage of the reference voltage source 504 are input to the transconductance amplifier 94. The transconductance amplifier 94 converts these potential differences into current values and outputs them. The voltage generated in the capacitor 96 is fed back to the variable gain amplifier 3051 via the buffer circuit 97.
[0029]
Thereafter, when the output signal of the variable gain amplifier 3051 matches the level of the reference voltage of the reference voltage source 504, the negative feedback loop is stabilized. When the negative feedback loop is stabilized, the switch 95 is turned off. When the switch 95 is turned off, the impedance on the output side of each of the clamp means 3061 is set sufficiently high so that the offset amount is held as a charge in the capacitor 96 by the clamping operation, and the pixel signal from which the offset has been removed is output thereafter. Output from terminal 120.
[0030]
The configuration of the clamping means 3061 to 3065 is not limited to that shown in FIG. 2, and for example, the configuration shown in FIGS. Incidentally, when the clamp means 3061 to 3065 are configured as shown in FIGS. 3 and 4, the dark level signals from the variable gain amplifiers 3051 to 3055 are input, and then each switch 805 is turned on to turn on each cup. The ring capacitor 806 holds charges generated by the dark level signal level and the reference potential level of the reference voltage source 504. Thereafter, the switch 805 may be turned off after a predetermined time has elapsed.
[0031]
In this embodiment, as shown in FIGS. 3 and 4, the clamp means 3061 to 3065 are commonly connected to the reference voltage source 504, and the dark level of the pixel signal is clamped based on the reference voltage source 504. Yes. Further, a reference voltage applied to a processing circuit (not shown) connected to the output terminal 120 may be shared with the reference voltage source 504.
[0032]
5 performs the vertical shift pulse input to the input terminal 303 in FIG. 1, the ON / OFF state of the switches 3081 to 3085, the dark level signal and pixel signal output to the output terminal 120, and the clamp operation for each readout channel. It is a figure which shows a clamp pulse. At the rising and falling edges of the vertical shift pulse, the row selected by the vertical scanning circuit 102 is switched. After the row is selected, the switches 3081 to 3085 are selected in order and the pixel signal is output from the output terminal 120 in a lump. ing.
[0033]
In FIG. 5, among the signals output from the output terminal 120, the signals having the numbers (1) to (5) are read from the OB pixels corresponding to the read channels 3071 to 3075, respectively. Among the signals that are dark level signals and output from the output terminal 120, the signals that are numbered (6) to (10) are pixels read from the pixels corresponding to the read channels 3071 to 3075, respectively. Signal. In addition, when the clamp pulse is at a high level, the clamp means 3061 to 3065 are performing a clamp operation.
[0034]
While the dark level signal is output to the output terminal 120, the dark level signal is clamped by operating the clamp means 3061 to 3065. Therefore, the pixel signals (6) to (10) are output in a state where the offset correction has already been performed by the clamping operation.
[0035]
If an OB pixel is arranged in each row of the plurality of pixels 101, the period during which the clamp pulses 1 to 5 are at a high level can be lengthened as shown in FIG. Thereby, in each of the read channels 3071 to 3075, the average value of the dark level signals output from the plurality of OB pixels can be clamped to a desired potential.
[0036]
In this way, for example, a dark current that varies in each pixel 101 or a noise having a different magnitude occurs in each readout channel 3071 to 3075, so that the vertical shift pulse is switched between high level and low level. Even if there is a variation in the level of the dark level signal output from the output terminal 120, the variation is averaged and a dark level signal with high reliability can be obtained.
[0037]
Thus, in this embodiment, since the gains of the variable gain amplifiers 3051 to 3055 are adjusted, the level of the pixel signal output from the output terminal 120 can be made the same. Therefore, for example, when color filters such as R, B, and G are provided in each pixel 101, it is known that the amount of light transmitted through each color filter differs depending on the wavelength of light from the subject. Even so, since the gain is varied in accordance with the dark level signal from the pixel 101, the level of the output signal output from the output terminal 120 can be made the same.
[0038]
(Second Embodiment)
FIG. 7 is an internal configuration diagram of the variable gain amplifier 3051 and the clamp means 3061 according to the second embodiment of the present invention. Note that the variable gain amplifiers 3052 to 3055 and the clamp means 3062 to 3065 according to this embodiment have the same configuration as that in FIG. Further, the other part of the solid-state imaging device of the present embodiment has the same configuration as in FIG. Incidentally, the clamping means 3061 is the same as that shown in FIG.
[0039]
The variable gain amplifier 3051 shown in FIG. 7 is configured to be able to differentiate between a pixel signal output from each pixel 101 and a noise signal output from each pixel 101, and a voltage-current conversion circuit and a current-voltage are configured. And a conversion circuit.
[0040]
The voltage-current conversion circuit has an input terminal 11 for inputting a pixel signal output from each pixel 101 and has an input voltage V. _DD1 And an input terminal 12 for inputting a noise signal output from each pixel 101 and an input voltage V _DD2 And a buffer circuit 22 connected to the differential input structure. The buffer circuit 21 and the buffer circuit 22 are connected via a resistor R41, and the input voltage V _DD1 , V _DD2 Is converted into a current by a resistor R41.
[0041]
The current-voltage conversion circuit includes an amplifier 23 and a resistor R42, and converts the current transmitted from the current mirror circuits CM41, CM42, and CM43 from the voltage-current conversion circuit side into a voltage again.
[0042]
According to this embodiment, even if noise signals of various sizes are read from each pixel 101, the noise signal component can be removed from the optical signal, so that an image signal that is less affected by the noise signal can be obtained. it can.
[0043]
(Third embodiment)
FIG. 8 is an internal configuration diagram of the variable gain amplifier 3051 and the clamp means 3061 according to the third embodiment of the present invention. Note that the variable gain amplifiers 3052 to 3055 and the clamp means 3062 to 3065 according to this embodiment have the same configuration as that of FIG. Further, the other part of the solid-state imaging device of the present embodiment has the same configuration as in FIG. Incidentally, the clamping means 3061 is the same as that shown in FIG.
[0044]
A variable gain amplifier 3051 shown in FIG. 8 has a positive terminal that inputs a pixel signal output from each pixel 101 via a resistor 91 and a negative terminal that inputs a noise signal output from each pixel 101 via a resistor 99. And an output terminal 93 connected to the negative terminal via a resistor 92.
[0045]
The amplifier 93 amplifies the potential difference between the pixel signal of the pixel 101 input from the positive terminal and the noise signal of the pixel 101 input from the negative terminal according to the adjusted gain, and then outputs the potential difference from the output terminal. For this reason, since the noise signal can be removed from the optical signal as in the second embodiment, an image signal that is less affected by the noise signal can be obtained.
[0046]
(Fourth embodiment)
FIG. 9 is a configuration diagram of the sample hold circuit 807 and the clamp means 3062 to 3065 according to the fourth embodiment of the present invention. In this embodiment, the signal sampled by the sample hold circuit 807 provided in place of the clamp means 3061 of the read channel 3071 is used as the reference voltage of the clamp means 3062 to 3065. In addition, the other part of the solid-state imaging device of this embodiment is the same as that of FIG.
[0047]
The sample hold circuit 807 shown in FIG. 9 samples the dark level signal before the dark level signal is output, and supplies the sampled dark level signal to the clamp means 3062 to 3065 as a reference voltage. Since the sample-hold circuit 807 and the clamp means 3062 to 3065 have the same potential at the time of clamping, the readout channels 3072 to 3075 operate so as to match the dark level signal of the readout channel 3071.
[0048]
(Fifth embodiment)
FIG. 10 is a configuration diagram of a solid-state imaging device according to the fifth embodiment of the present invention. In this embodiment, two readout channels 3071 and 3072 are provided. For example, a pixel signal from an odd column of the pixel 101 is read out by the readout channel 3071, and a pixel signal from the even column of the pixel 101 is read out by the readout channel 3072. I have to.
[0049]
Therefore, the readout circuits 3041 and 3042 in the readout channels 3071 and 3072 include line memory circuits 104 and 109 and horizontal scanning circuits 105 and 110, respectively. In FIG. 10, the same parts as those in FIG.
[0050]
In this embodiment, the variable gain amplifiers 3051 and 3052 and the clamp means 3061 and 3062 are used in various combinations with those described in the first to third embodiments. However, the present invention is not limited to this. Instead, for example, as described in the fourth embodiment, if the sample hold circuit 807 is used for the clamp means 3061, the clamp accuracy can be improved.
[0051]
11 shows the horizontal shift pulses 1 and 2 inputted to the input terminal 122 and the input terminal 123 of FIG. 10, the dark level signal and the pixel signal outputted to the output terminal 108 and the output terminal 113, and the ON of the switch 116 and the switch 117. FIG. 4 is a diagram illustrating a dark pulse signal and a pixel signal output to an output terminal 120, and a clamp pulse for performing a clamp operation in the / off state. FIG. 11 shows a state in which pulse waves of, for example, 6 clocks are input to the input terminal 122 and the input terminal 123, for example.
[0052]
In FIG. 11, among the signals output from the output terminal 120, the numbers (1) to (12) are assigned to the pixel signals or dark level signals read from the pixels in any row in the first column to the twelfth column. It is attached. In addition, the pixel signals at the output terminal 108 and the output terminal 113 are assigned numbers corresponding to the output terminal 120. Note that (1) to (6) indicate dark level signals obtained from OB pixels, and (7) to (12) indicate image signals obtained from effective pixels.
[0053]
According to FIG. 11, dark level signals (1), (3), (5) and pixel signals (7), (9), (11) synchronized with the horizontal shift pulse 1 are sequentially output to the output terminal 108, Dark level signals (2), (4), (6) and pixel signals (8), (10), (12) synchronized with the horizontal shift pulse 2 are sequentially output to the output terminal 113. When the dark level signals (1) and (2) are output from the output terminal 108 and the output terminal 113, the dark level signals are clamped to a desired potential by operating the clamp means 3061 and 3062.
[0054]
Subsequently, the dark level signals (1) to (6) and the pixel signals (7) to (12) are sequentially output to the output terminal 120 by alternately switching on and off the switch 116 and the switch 117. As described above, since the output terminal 108 and the output terminal 113 may have a clock rate of 1/2 with respect to the clock rate of the output terminal 120, it is relatively easy to increase the readout time.
[0055]
In this embodiment, since the two readout channels 3071 and 3072 are provided, the line memory circuits 104 and 109 may be arranged at a pitch of two pixels, and the pixel 101 and the line memory are used when the pixel size is reduced. Wiring between the circuits 104 and 109 is facilitated.
[0056]
As shown in FIG. 12, the average value of dark level signals output from a plurality of OB pixels is clamped to a desired potential in each readout channel 3071 to 3075 by extending the high level period of the clamp pulse. To be able to. Therefore, as described in FIG. 6, a dark level signal with high reliability can be obtained.
[0057]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a signal amplified with an optimum gain without an offset error.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a pixel and its periphery of a solid-state imaging device according to a first embodiment of the present invention.
FIG. 2 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1;
3 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1. FIG.
4 is an internal configuration diagram of the variable gain amplifier and clamp means of FIG. 1; FIG.
5 is a diagram illustrating a clamp pulse for performing a clamp operation for each readout channel and waveforms of 7 nodes of the input terminal, each switch, and the output terminal of the vertical shift pulse of FIG. 1;
FIG. 6 is a diagram illustrating a clamp pulse for performing a clamp operation for each read channel and waveforms of seven nodes of the input terminal, each switch, and the output terminal of the vertical shift pulse of FIG. 1;
FIG. 7 is an internal configuration diagram of a variable gain amplifier and clamping means according to a second embodiment of the present invention.
FIG. 8 is an internal configuration diagram of a variable gain amplifier and clamping means according to a third embodiment of the present invention.
FIG. 9 is a configuration diagram of a sample and hold circuit and clamp means according to a fourth embodiment of the present invention.
FIG. 10 is a configuration diagram of a solid-state imaging apparatus according to a fifth embodiment of the present invention.
11 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and an output terminal of the horizontal shift pulse in FIG. 10 and a clamp pulse for performing a clamp operation for each readout channel.
12 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and the output terminal of the horizontal shift pulse of FIG. 10 and a clamp pulse for performing a clamp operation for each readout channel.
FIG. 13 is an internal configuration diagram of a conventional solid-state imaging device.
14 is a diagram illustrating a waveform of 7 nodes of the input terminal, each switch, and output terminal of the horizontal shift pulse in FIG. 13 and a clamp pulse for performing a clamp operation for each readout channel.
[Explanation of symbols]
101 pixels
108, 113, 120 Output terminal
116, 117, 3081-3085 switch
119 Buffer circuit
122,123 input terminals
3041 to 3045 Read circuit
3051-3055 Variable Gain Amplifier
3061-3065 Clamping means
3071-3075 Read channel

Claims

Pixels arranged in a matrix,
A plurality of readout channels provided for each column of the pixels, from which signals from the pixels are read out,
Each of the plurality of readout channels is
A correlated double sampling circuit that receives a signal read from the pixel and reduces noise, an amplifier that amplifies the signal with reduced noise, and a variable gain;
And a solid-state imaging device , comprising: offset removing means for performing an offset correction process on the signal output through the amplifier .

The solid-state imaging device according to claim 1 , wherein each of the plurality of pixels includes a color filter.