JP4167395B2 - Asynchronous memory card - Google Patents

Asynchronous memory card Download PDF

Info

Publication number
JP4167395B2
JP4167395B2 JP2000528960A JP2000528960A JP4167395B2 JP 4167395 B2 JP4167395 B2 JP 4167395B2 JP 2000528960 A JP2000528960 A JP 2000528960A JP 2000528960 A JP2000528960 A JP 2000528960A JP 4167395 B2 JP4167395 B2 JP 4167395B2
Authority
JP
Japan
Prior art keywords
code
circuit
memory card
memory
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000528960A
Other languages
Japanese (ja)
Other versions
JP2002501268A (en
Inventor
コールマン，パスカル
レイヨン，ステファン
ゴメツ，ベルトラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of JP2002501268A publication Critical patent/JP2002501268A/en
Application granted granted Critical
Publication of JP4167395B2 publication Critical patent/JP4167395B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0833—Card having specific functional components
    • G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)
  • Communication Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【０００１】
本発明はメモリカードに関するものであり、すなわちメモリと、データまたは情報の記録および読み取りのためのそのアドレス指定回路とを含むカードに関するものである。
【０００２】
これらのカードのメモリは、接点を介して与えられた電気信号によってメモリと通信する、カード読取り装置などの端末によって記録され、かつ／または読み取られる。電気信号は、間接アドレス指定式同期型であることを特徴とする特定の標準プロトコルに従って端末によって作成される。
【０００３】
かかるプロトコルによって、トランザクションの実行は以下のようである。
−カードの、特にメモリのアドレスカウンタのリセットであって、課電による、またはこのために備えられたピンへのリセット信号によるリセット、
−刻時パルスに対応するピンへの一定のパルス数の印可による、メモリのアドレスカウンタの適切なアドレスへの配置、
−Ｉ／Ｏピン、およびリセットピン、刻時ピン、またはその他一切のピンであることが可能な別のピンに与えられた信号の組み合わせによる、メモリ内への記録または読み取りコマンド。
【０００４】
かかる操作モードに従って動作するかかるメモリカードの欠点は、以下のごとく要約される。
【０００５】
特に金融トランザクションのための、読取り装置とカードの間の通信は、電気ノイズ（電圧低下、電気的接触不良、雑音、など）の影響を受けやすいので、交換されたメッセージの正確さは保証されない。
【０００６】
特にそのため、トランザクションが正確に実現されたことを確認するために一度、または複数回通信を反復することになる。
−メッセージの反復によって一つのトランザクションに必要な時間が増加する。
−加えて、これらの電気ノイズにより誤ったトランザクションが行われる可能性がある。
−メモリのアドレス指定はパルスカウンタを介して実行され、該パルスカウンタはそれに与えられる一つのパルス列を数え、この一つのパルス列の終わりにカウンタによって表示されるコードがメモリのアドレスコードを構成する。間接式と呼ばれるこのアドレス指定は、パルスを数えるためにある程度の時間を必要とし、様々な理由のためにパルスが計算に入れられない場合などに、エラー発生源になる。
−受信したデータまたはコマンドの完全性検査は全く実行されず、そのためセキュリティが欠如している。
−トランザクションプロトコルは同期型であり、端末とメモリカードの間に厳密な同期を必要とするが、外乱のせいで、トランザクションの間にこの同期を取り、かつ維持することが困難になることがある。
−データまたは受信コマンドの受信の際に一切受信通知が実行されない。
−コマンドの正しい実行の検証が一切なされない。
【０００７】
本発明の一つの目的は、したがって、上記のような欠点のないメモリカードを実現することである。
【０００８】
この目的はメモリカードに与えられる信号と、カードのメモリへのアクセス回路を次のように変更することによって達成される。
−端末とメモリカードの間の通信が非同期通信プロトコルによって実行され、
−メモリアドレス指定が直接アドレス指定で実行され、
−カードによって受信された、アドレス、コマンドまたはデータに関する情報が検証され、
−メモリカードが受信情報とその完全性について、端末に受信通知を実行し、
−メモリカードがコマンドの正しい実行情報を端末に伝送する。
【０００９】
本発明は、アドレス指定回路と制御回路を有するアクセス回路を介して端末と協働するのに適した、メモリを備えた接触式メモリカードに関するもので、前記メモリのアクセス回路がさらに以下のものを含むことを特徴とする。
−端末によってメモリカードの接点に与えられた電気信号の受信分析回路であって、メッセージとコードを提供する受信分析回路と、
−メモリのアドレスコードであるか、データコードであるか、コマンドコードであるかに応じて、分析回路によって提供されるコードの翻訳スイッチング回路と、
−アドレス指定回路に提供するために翻訳スイッチング回路によって提供されたアドレスコードを記録するアドレスレジスタと、
−コマンドコードによって指示されたオペレーションを実行する目的で、コードを制御回路に提供するためにメモリで実現すべきオペレーションのコマンドコード、またはそこに記録するデータコードを必要に応じて記録する少なくとも一つのデータレジスタと、
−メモリ内で読み取られたコード、または制御回路によって提供されたコマンドの実行状態コードを記録する少なくとも一つの出力レジスタと、
−端末に伝送するために、出力レジスタによって提供されたコードと受信分析回路によって提供されたメッセージを接点に伝送する回路。
【００１０】
本発明によるカードは、上述の配線式ファンクションのほかに、いくつかの小さな追加修正を加えることによって、既存群の読取り装置と完全に互換性があるという利点を有する。特に、現在のメモリカードでは今のところ不可能な、マイクロプロセッサカード読取り装置を利用できるのが特に有利である。
【００１１】
本発明は、本発明によるメモリカードの機能図である付属の図１を参照して、特定の実行例の以下の説明を読むことによっていっそう良く理解できるだろう。
【００１２】
メモリカード４０は既知の方法で以下のものを含む。
−基本セル内において２進数の形でデータの読み取りおよび記録を可能にするタイプのメモリ１０と、
−読み取りまたは記録するデータにそれぞれ対応する一つまたは複数の群の基本セルを選択するためのメモリ１０のアドレス指定回路１２と、
−アドレス指定回路１２で指定されたアドレスでメモリ１０のセルを記録または読み取るための、メモリ１０とアドレス指定回路１２との制御回路１４と、
−端末１８とメモリカードの間の電気的連結を実現するために、カードの側面のうち一つに配置された複数個の接点１６。
【００１３】
本発明によれば、メモリカードは、上述の要素のほかに、一方の複数個の接点１６と、他方のアドレス指定回路１２および制御回路１４との間の連結を実現する装置２０を備えている。
【００１４】
この装置２０は以下のものを含む。
−電気信号を分析し、一方ではメッセージを端末１８に提供し、他方ではデータやメモリのセルのアドレスや、実行すべきコマンドまたは命令を表すコードを提供するための、接点１６で受信される電気信号の受信分析回路２２と；
−受信分析回路２２によって提供されたコードの翻訳スイッチング回路２４と；
−端末によって伝送されたアドレスコードを記録し、それをアドレス指定回路１２に提供するためのアドレスレジスタ２６と、
−端末によって伝送されたデータコードまたは命令コードを記録し、それを制御回路１４に提供するための少なくとも一つのデータレジスタ２８と、
−メモリ１０内で読み取ったコードまたは命令実行状態を記録するための少なくとも一つの出力レジスタ３２と、
−接点１６を介して端末１６に向かう、出力レジスタ３２内に含まれるコードの、伝送回路３４。
【００１５】
端末１８とカード４０の間の連結は、電気信号を接点に与えて複数個の接点１６によって実行され、該電気信号は非同期と呼ばれる通信プロトコルによって規格化されている。これらのプロトコルは様々なタイプであることが可能であり、特に、いわゆるパーソナルコンピュータとその周辺機器の間で広く使用されているシリアル連結に関してはＲＳ２３２の名称で、またはモデムによる連結に関してはＶ２２，Ｖ２３，などの名称で知られているものであることが可能である。
【００１６】
選択されたプロトコルは端末によって実施され、受信分析回路２２のレベルでメモリカードによって理解されなければならない。
【００１７】
この後者の回路２２は、端末から受け取った電気信号の受信を実現し、その完全性を検査するためにその分析を実行する。
【００１８】
そのために、端末は伝送された信号に冗長情報、つまり受信分析回路２２がその存在と値を検証することができる情報を付加するようになっている。これはパリティビットまたは巡回冗長コードの存在とすることが可能である。数多くの通信プロトコルが伝送された情報の完全性を検証するためにかかる冗長を備えていることは注意すべきことである。
【００１９】
この検証が達成されない場合、命令は実行されない。
【００２０】
コマンドが実行されないだけでなく、受信分析回路２２はカードが確かに情報を受信し、その完全性が正常であることを示すコードなどの受信通知を端末に提供することができる。反対の場合、エラーコードが提供される。かかる受信通知は特定の通信プロトコルに備えられている。
【００２１】
本発明によれば、メモリ１０のアドレス指定は受信分析回路２２によって受信および、分析されたアドレスコードによって直接実現される。
【００２２】
かかる直接アドレス指定はコンピュータ周辺機器の制御に使用されるプロトコルである、略称Ｉ２Ｃで知られるプロトコルを実施することで実現可能である。
【００２３】
このアドレスコードは翻訳スイッチング回路２４によって検出され、該翻訳スイッチング回路がそれをアドレスレジスタ２６に伝送する。
【００２４】
翻訳スイッチング回路２４はデータコードと命令コードも検出し、一つまたは複数のレジスタ２８にそれらを伝送し、レジスタ２８に含まれるコードは制御回路１４に提供される。
【００２５】
命令が実行されたとき、制御回路１４は命令の実行を示す状態コードまたは命令が実行されなかったことを示すエラーコードを発生するように構成されている。このコードは制御回路１４のコードを受信する出力レジスタ３２および伝送回路３４を介して端末１８に伝送される。
【００２６】
命令が読み取りからなる場合、メモリ内で読み取られたコードは出力レジスタ３２および送信回路３４を介して端末に伝送される。
【００２７】
勿論、出力レジスタ３２は、一方が状態コードのための、他方はメモリ１０内で読み取られたデータのための２つのレジスタの形式とすることが可能である。
【００２８】
上述のメモリカードの場合、端末とのトランザクションの実行は次の通りである。
−端末は本発明によるメモリカードに適したアプリケーションプログラムによって命令を発生し、この命令は少なくとも一つの命令コードと、アドレスコードと、データコードを含み、全体がメッセージを構成する。
−端末はパリティナンバーまたは巡回冗長コードなどの冗長情報を作成し、伝送するコードで構成されたメッセージ内にそれを導入する。
−端末は接点１６を介して非同期モードでこれらのコードをメモリカードに伝送する。
−受信分析回路２２はメモリカードが受信したメッセージの有効性を確認する。
−受信分析回路２２はメッセージの正確な受信または不正確な受信をコードで示すことで、伝送回路を介して端末にメッセージの受信通知を伝送する。
−制御回路１４が命令を実行する。
−制御回路１４は出力レジスタ３２と伝送回路３４を介して命令の実行または不実行を証明するメッセージを端末に伝送する。
【図面の簡単な説明】
【図１】本発明によるメモリカードの機能図である。[0001]
The present invention relates to a memory card, i.e. to a card comprising a memory and its addressing circuit for recording and reading data or information.
[0002]
The memory of these cards is recorded and / or read by a terminal, such as a card reader, that communicates with the memory by means of electrical signals provided via contacts. The electrical signal is generated by the terminal according to a specific standard protocol characterized by being indirectly addressed synchronous.
[0003]
With such a protocol, the execution of the transaction is as follows.
Reset of the address counter of the card, in particular of the memory, by powering or by a reset signal to a pin provided for this purpose,
The placement of the memory address counter at the appropriate address by applying a certain number of pulses to the pin corresponding to the clock pulse;
A command to record or read into memory by a combination of signals applied to the I / O pin and another pin, which can be a reset pin, a clock pin, or any other pin.
[0004]
The disadvantages of such a memory card that operates according to such a mode of operation are summarized as follows.
[0005]
Since the communication between the reader and the card, especially for financial transactions, is sensitive to electrical noise (voltage drop, poor electrical contact, noise, etc.), the accuracy of the exchanged messages is not guaranteed.
[0006]
In particular, therefore, the communication is repeated once or multiple times to confirm that the transaction has been correctly realized.
-Message repetition increases the time required for a single transaction.
-In addition, these electrical noises can lead to erroneous transactions.
The addressing of the memory is carried out via a pulse counter, which counts one pulse train applied to it, and the code displayed by the counter at the end of this one pulse train constitutes the address code of the memory. This addressing, referred to as indirect, requires a certain amount of time to count the pulses and is an error source, for example when the pulses cannot be taken into account for various reasons.
-No integrity check of the received data or command is performed, so there is a lack of security.
-The transaction protocol is synchronous and requires strict synchronization between the terminal and the memory card, but disturbances can make it difficult to maintain and maintain this synchronization between transactions .
-No reception notification is executed when data or reception command is received.
-There is no verification of correct execution of the command.
[0007]
One object of the present invention is therefore to realize a memory card which does not have the drawbacks mentioned above.
[0008]
This object is achieved by changing the signal applied to the memory card and the memory access circuit of the card as follows.
-Communication between the terminal and the memory card is performed by an asynchronous communication protocol,
-Memory addressing is performed with direct addressing,
-Information about addresses, commands or data received by the card is verified;
-The memory card sends a notification to the terminal about the received information and its integrity,
-The memory card transmits the correct execution information of the command to the terminal.
[0009]
The present invention relates to a contact-type memory card equipped with a memory suitable for cooperating with a terminal via an access circuit having an addressing circuit and a control circuit. The memory access circuit further includes: It is characterized by including.
A reception analysis circuit for an electrical signal applied to the contacts of the memory card by the terminal, which provides a message and a code;
A code translation switching circuit provided by the analysis circuit, depending on whether it is a memory address code, a data code or a command code;
An address register that records the address code provided by the translation switching circuit for provision to the addressing circuit;
-At least one recording, if necessary, the command code of the operation to be implemented in the memory to provide the code to the control circuit, or the data code to be recorded therein, for the purpose of performing the operation indicated by the command code A data register;
At least one output register that records the code read in memory or the execution status code of the command provided by the control circuit;
A circuit for transmitting the code provided by the output register and the message provided by the reception analysis circuit to the contact for transmission to the terminal.
[0010]
The card according to the present invention has the advantage of being fully compatible with the existing group of readers, in addition to the wired function described above, with some minor additional modifications. In particular, it is particularly advantageous to be able to use a microprocessor card reader, which is currently impossible with current memory cards.
[0011]
The present invention may be better understood by reading the following description of a specific implementation with reference to the accompanying FIG. 1, which is a functional diagram of a memory card according to the present invention.
[0012]
Memory card 40 includes the following in a known manner:
A memory 10 of the type that allows reading and recording of data in binary form in the basic cell;
An addressing circuit 12 of the memory 10 for selecting one or more groups of basic cells corresponding respectively to the data to be read or recorded;
A control circuit 14 of the memory 10 and the addressing circuit 12 for recording or reading a cell of the memory 10 at an address designated by the addressing circuit 12;
A plurality of contacts 16 arranged on one of the side faces of the card in order to realize an electrical connection between the terminal 18 and the memory card.
[0013]
According to the invention, in addition to the elements described above, the memory card comprises a device 20 that realizes the connection between one of the plurality of contacts 16 and the other addressing circuit 12 and control circuit 14. .
[0014]
The device 20 includes:
An electrical signal received at the contact 16 for analyzing the electrical signal and on the one hand providing a message to the terminal 18 and on the other hand providing a code representing the address of a data or memory cell or a command or instruction to be executed; A signal reception analysis circuit 22;
The code translation switching circuit 24 provided by the reception analysis circuit 22;
An address register 26 for recording the address code transmitted by the terminal and providing it to the addressing circuit 12;
At least one data register 28 for recording the data code or instruction code transmitted by the terminal and providing it to the control circuit 14;
At least one output register 32 for recording the code or instruction execution status read in the memory 10;
The transmission circuit 34 of the code contained in the output register 32 towards the terminal 16 via the contact 16;
[0015]
The connection between the terminal 18 and the card 40 is performed by a plurality of contacts 16 by applying electrical signals to the contacts, and the electrical signals are standardized by a communication protocol called asynchronous. These protocols can be of various types, in particular under the name RS232 for serial connection widely used between so-called personal computers and their peripherals, or V22, V23 for connection by modem. , Etc., can be known.
[0016]
The selected protocol is implemented by the terminal and must be understood by the memory card at the level of the reception analysis circuit 22.
[0017]
This latter circuit 22 realizes the reception of the electrical signal received from the terminal and performs its analysis to check its integrity.
[0018]
For this purpose, the terminal adds redundant information to the transmitted signal, that is, information that allows the reception analysis circuit 22 to verify its existence and value. This can be the presence of a parity bit or a cyclic redundancy code. It should be noted that many communication protocols have such redundancy in order to verify the integrity of the transmitted information.
[0019]
If this verification is not achieved, the instruction is not executed.
[0020]
In addition to the command not being executed, the reception analysis circuit 22 can provide the terminal with a receipt notification, such as a code indicating that the card has indeed received the information and its integrity is normal. In the opposite case, an error code is provided. Such reception notification is provided for a specific communication protocol.
[0021]
According to the invention, the addressing of the memory 10 is realized directly by the address code received and analyzed by the reception analysis circuit 22.
[0022]
Such direct addressing can be realized by implementing a protocol known by the abbreviation I2C, which is a protocol used to control computer peripheral devices.
[0023]
This address code is detected by the translation switching circuit 24, which transmits it to the address register 26.
[0024]
Translation switching circuit 24 also detects data codes and instruction codes and transmits them to one or more registers 28, and the codes contained in registers 28 are provided to control circuit 14.
[0025]
When the instruction is executed, the control circuit 14 is configured to generate a status code indicating execution of the instruction or an error code indicating that the instruction has not been executed. This code is transmitted to the terminal 18 via the output register 32 and the transmission circuit 34 that receive the code of the control circuit 14.
[0026]
When the instruction consists of reading, the code read in the memory is transmitted to the terminal via the output register 32 and the transmission circuit 34.
[0027]
Of course, the output register 32 can be in the form of two registers, one for the status code and the other for the data read in the memory 10.
[0028]
In the case of the above-described memory card, execution of a transaction with a terminal is as follows.
The terminal generates instructions by means of an application program suitable for the memory card according to the invention, which instructions comprise at least one instruction code, an address code and a data code, the whole constituting a message
-The terminal creates redundant information such as a parity number or a cyclic redundancy code and introduces it in a message composed of the code to be transmitted.
The terminal transmits these codes to the memory card in the asynchronous mode via the contacts 16;
The reception analysis circuit 22 confirms the validity of the message received by the memory card.
The reception analysis circuit 22 transmits a message reception notification to the terminal via the transmission circuit by indicating the correct reception or incorrect reception of the message by a code.
The control circuit 14 executes the instruction;
The control circuit 14 transmits a message certifying execution or non-execution of the instruction to the terminal via the output register 32 and the transmission circuit 34.
[Brief description of the drawings]
FIG. 1 is a functional diagram of a memory card according to the present invention.

Claims (7)

アドレス指定回路（１２）および制御回路（１４）を有するアクセス回路を介して端末（１８）と協働するのに適した、メモリ（１０）を備えた接触式（１６）メモリカード（４０）であって、メモリ（１０）のアクセス回路がさらに以下のものを含むことを特徴とするメモリカード。
−端末（１８）によってメモリカード（４０）の接点（１６）に与えられた電気信号の受信分析回路（２２）であって、メッセージとコードを提供する受信分析回路と、
−メモリのアドレスコードであるか、データコードであるか、コマンドまたは命令コードであるかによって、受信分析回路（２２）によって提供されるコードの翻訳スイッチング回路（２４）と、
−アドレス指定回路（１２）に提供するために、翻訳スイッチング回路によって提供されたアドレスコードを記録するアドレスレジスタ（２６）と、
−コマンドコードによって指示されたオペレーションを実行する目的で、コードを制御回路（１４）に提供するためにメモリで実現すべきオペレーションのコマンドコード、またはそこに記録すべきデータコードを必要に応じて記録する少なくとも一つのデータレジスタと、
−メモリ（１０）内で読み取られたコード、または制御回路（１４）によって提供されたコマンドの実行状態コードを記録する少なくとも一つの出力レジスタ（３２）と、
−端末（１８）に伝送するために出力レジスタ（３２）によって提供されたコード、および受信分析回路によって提供されたメッセージの、接点への伝送回路（３４）。In a contact (16) memory card (40) with a memory (10), suitable for cooperating with a terminal (18) via an access circuit having an addressing circuit (12) and a control circuit (14) A memory card, wherein the access circuit of the memory (10) further includes:
A reception analysis circuit (22) for an electrical signal applied by the terminal (18) to the contacts (16) of the memory card (40), which provides a message and a code;
A code translation switching circuit (24) provided by the reception analysis circuit (22) depending on whether it is a memory address code, data code, command or instruction code;
An address register (26) for recording the address code provided by the translation switching circuit for provision to the addressing circuit (12);
-For the purpose of executing the operation indicated by the command code, record the command code of the operation to be realized in the memory to provide the code to the control circuit (14), or the data code to be recorded there, as necessary. At least one data register to
At least one output register (32) that records the code read in the memory (10) or the execution status code of the command provided by the control circuit (14);
A transmission circuit (34) to the contact of the code provided by the output register (32) for transmission to the terminal (18) and the message provided by the reception analysis circuit; 受信分析回路（２２）が非同期通信プロトコルによってデータを交換するのに適していることを特徴とする請求項１に記載のメモリカード。  The memory card according to claim 1, characterized in that the reception analysis circuit (22) is suitable for exchanging data by means of an asynchronous communication protocol. 受信分析回路（２２）が、伝送された電気信号に対応するメッセージの完全性検査を伴ってデータを交換するのに適していることを特徴とする請求項１に記載のメモリカード。  Memory card according to claim 1, characterized in that the reception analysis circuit (22) is suitable for exchanging data with a message integrity check corresponding to the transmitted electrical signal. 受信分析回路（２２）が、伝送された電気信号に対応するメッセージの完全性検査を伴って非同期通信プロトコルに従って端末（１８）によって伝送された電気信号を検出し、理解するのに適していることを特徴とする請求項１に記載のメモリカード。  The receiving analysis circuit (22) is suitable for detecting and understanding the electrical signal transmitted by the terminal (18) according to an asynchronous communication protocol with a message integrity check corresponding to the transmitted electrical signal. The memory card according to claim 1. 伝送回路（３４）が、非同期通信プロトコルに従って端末（１８）によって検出可能および理解可能な形式で、受信分析回路（２２）によって提供されたメッセージ、および出力レジスタ（３２）によって提供されたコードを伝送するのに適していることを特徴とする請求項１から４のいずれか一つに記載のメモリカード。  The transmission circuit (34) transmits the message provided by the reception analysis circuit (22) and the code provided by the output register (32) in a form detectable and understandable by the terminal (18) according to the asynchronous communication protocol. The memory card according to any one of claims 1 to 4, wherein the memory card is suitable for the following. 受信分析回路（２２）が、端末によって伝送された信号の正確かつ完全な受信を示す信号を発生するのに適し、前記信号が伝送回路（３４）に与えられることを特徴とする請求項１から５のいずれか一つに記載のメモリカード。  2. The receiving analysis circuit (22) is suitable for generating a signal indicative of accurate and complete reception of the signal transmitted by the terminal, the signal being fed to the transmission circuit (34). 5. The memory card according to any one of 5. 制御回路が、命令の実行または不実行を表す状態コードを発生するのに適していることを特徴とする請求項１から６のいずれか一つに記載のメモリカード。  7. The memory card according to claim 1, wherein the control circuit is suitable for generating a status code indicating execution or non-execution of an instruction.
JP2000528960A 1998-01-27 1999-01-15 Asynchronous memory card Expired - Fee Related JP4167395B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR98/00859 1998-01-27
FR9800859A FR2774196B1 (en) 1998-01-27 1998-01-27 ASYNCHRONOUS MEMORY CARD
PCT/FR1999/000062 WO1999038130A1 (en) 1998-01-27 1999-01-15 Asynchronous memory card

Publications (2)

Publication Number Publication Date
JP2002501268A JP2002501268A (en) 2002-01-15
JP4167395B2 true JP4167395B2 (en) 2008-10-15

Family

ID=9522216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000528960A Expired - Fee Related JP4167395B2 (en) 1998-01-27 1999-01-15 Asynchronous memory card

Country Status (14)

Country Link
US (1) US6585164B1 (en)
EP (1) EP1051693B1 (en)
JP (1) JP4167395B2 (en)
KR (1) KR20010034402A (en)
CN (1) CN1149517C (en)
AR (1) AR014504A1 (en)
AU (1) AU757905B2 (en)
BR (1) BR9907284B1 (en)
CA (1) CA2319768A1 (en)
DE (1) DE69908303T2 (en)
ES (1) ES2201659T3 (en)
FR (1) FR2774196B1 (en)
WO (1) WO1999038130A1 (en)
ZA (1) ZA99572B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800487B1 (en) * 1999-10-29 2001-11-30 Schlumberger Systems & Service METHOD FOR AUTHENTICATING THE RESULT OF AN ORDER IN A TOKEN
DE10336121B4 (en) * 2003-08-06 2006-10-26 Infineon Technologies Ag Serial asynchronous interface with SLIP encoding / decoding and CRC check in send and receive paths
CN102880842B (en) * 2012-08-16 2015-09-23 飞天诚信科技股份有限公司 A kind of method strengthening non-contact card and card reader communication robust

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731736A1 (en) * 1986-09-27 1988-04-07 Toshiba Kawasaki Kk Processing system for a portable electronic device
JP3028815B2 (en) * 1988-08-19 2000-04-04 株式会社東芝 Transmission method of portable electronic device and portable electronic device
JP2854680B2 (en) * 1990-06-15 1999-02-03 株式会社東芝 IC memory card
JPH05250523A (en) * 1992-03-06 1993-09-28 Toshiba Corp Processing system
US5339402A (en) * 1992-07-28 1994-08-16 Tetsushi Ueda System for connecting an IC memory card to a central processing unit of a computer
US5442704A (en) * 1994-01-14 1995-08-15 Bull Nh Information Systems Inc. Secure memory card with programmed controlled security access control
KR0139494B1 (en) * 1994-09-30 1998-07-01 김광호 Smart card data communication device and method
FR2734937B1 (en) * 1995-05-30 1997-07-25 Syseca INTELLIGENT CHIP CARD SYSTEM
FR2734927B1 (en) * 1995-05-30 1997-07-04 Syseca INTELLIGENT CHIP CARD READER
FR2740240B1 (en) * 1995-10-20 1997-11-21 Gemplus Card Int CHIP CARD READER

Also Published As

Publication number Publication date
BR9907284B1 (en) 2012-02-07
BR9907284A (en) 2000-10-24
DE69908303D1 (en) 2003-07-03
CN1149517C (en) 2004-05-12
US6585164B1 (en) 2003-07-01
AR014504A1 (en) 2001-02-28
EP1051693A1 (en) 2000-11-15
JP2002501268A (en) 2002-01-15
AU757905B2 (en) 2003-03-13
AU2058299A (en) 1999-08-09
ZA99572B (en) 1999-10-05
FR2774196A1 (en) 1999-07-30
CA2319768A1 (en) 1999-07-29
ES2201659T3 (en) 2004-03-16
EP1051693B1 (en) 2003-05-28
KR20010034402A (en) 2001-04-25
DE69908303T2 (en) 2004-04-29
FR2774196B1 (en) 2000-03-17
WO1999038130A1 (en) 1999-07-29
CN1289430A (en) 2001-03-28

Similar Documents

Publication Publication Date Title
KR910007034B1 (en) Data processing method of portable electronic device
US4939353A (en) Processing system for enabling data communication with a self-diagnose device
GB1559962A (en) Identity verification apparatus
JPS63501044A (en) Financial data processing system
JP2837645B2 (en) Memory card or chip card reader system
JP4167395B2 (en) Asynchronous memory card
GB1572984A (en) Identifying faulty address decoders belonging to functional units
GB2342739B (en) Memory address checking
MXPA00006901A (en) Asynchronous memory card
JP4334140B2 (en) Microprocessor card having a wired communication circuit
JPH08129629A (en) Information recording medium with memory check function
US5222232A (en) Apparatus and method for monitoring prom access in a microcomputer
CN102957537B (en) Data security Verification System and relevant multifunctional storage card and converting unit
JPH03502619A (en) Data bus enable verification logic
JPH0525893Y2 (en)
KR19990000146A (en) Contact and Contactless IC Card Automatic Teller Machine
JP2000123126A (en) Handy terminal with ic card reader/writer
KR100292059B1 (en) Data retransmission system at the exchange
JPH0219946A (en) Semiconductor file memory device
JPS61104365A (en) Magnetic card handling mechanism
JPS5827272A (en) Bar-code input device
Haim et al. Procedures and lab setup developed to test MIFARE based transportation devices compliance
JPS6329305B2 (en)
JPH0354693A (en) Card system usable for prepaid card and post-paid card
JPS63308648A (en) Notification method for trouble information to operator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080801

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees