JP4165073B2 - Epitaxial silicon single crystal wafer and manufacturing method thereof - Google Patents
Epitaxial silicon single crystal wafer and manufacturing method thereof Download PDFInfo
- Publication number
- JP4165073B2 JP4165073B2 JP2002007094A JP2002007094A JP4165073B2 JP 4165073 B2 JP4165073 B2 JP 4165073B2 JP 2002007094 A JP2002007094 A JP 2002007094A JP 2002007094 A JP2002007094 A JP 2002007094A JP 4165073 B2 JP4165073 B2 JP 4165073B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal wafer
- silicon single
- epitaxial
- epitaxial silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、エピタキシャル層とその基板の格子定数が著しく異なる場合、その界面に発生するミスフィット転位を抑制したエピタキシャルシリコン単結晶ウェーハとその製造方法に関する。
【０００２】
【従来の技術】
パワーＭＯＳＦＥＴはプレーナ構造からゲートを基板に埋め込んだＵ溝構造となり、さらに微細化による低オン抵抗化が進められている。パワーＭＯＳＦＥＴのオン抵抗はチャネル抵抗値とエピタキシャル層の抵抗値と基板の抵抗値の和で表されるので、オン抵抗を低下させるためには、個々の抵抗値を低下させればよいことになる。
【０００３】
チャネル抵抗値の低抵抗化は微細化で対応が進められている。またエピタキシャル層の低抵抗化にはエピタキシャル層を薄くするか、またはエピタキシャル層を高濃度化すればよいが、その場合にはソースドレイン間の耐圧が劣化するという問題が生じる。さらに基板の低抵抗化には基板を薄くするか、高濃度化にすればよいことになるが、基板を薄くすると、機械的強度が弱くなってしまう。従って基板を高濃度化することがカギになる。しかし、エピタキシャル層の濃度を下げずに、基板を高濃度化すると、格子定数の差が著しくなり、その界面にミスフィット転位が発生するという問題が生じる。
【０００４】
図１はｐ/ｐ+エピタキシャルウェーハにおけるミスフィット転位発生のエピタキシャル膜厚と基板比抵抗の関係を示したものである（ 超LSIプロセス制御工学：津屋英樹：丸善、P.166,1995 ）。基板の比抵抗が２〜３ｍΩ・ｃｍの場合、エピ膜厚が１μｍでもミスフィット転位が発生する。このときのエピタキシャル層の比抵抗は０．５Ω・ｃｍである。
【０００５】
近い将来要求されているパワーＭＯＳＦＥＴはいっそうのオン抵抗を低下させるために、基板の比抵抗が２〜３ｍΩ・ｃｍ、エピタキシャル層の膜厚が３〜１０μｍ、比抵抗０．５〜１Ω・ｃｍ程度のものが求められている。
【０００６】
【発明が解決しようとする課題】
本発明はこのような問題点に鑑みてなされたもので、ミスフィット転位の発生しない高濃度のボロンドープシリコン単結晶ウェーハと低濃度のボロンドープエピタキシャル層からなるエピタキシャルシリコン単結晶ウェーハ、及び該エピタキシャルシリコン単結晶ウェーハを高い生産性で製造し供給することを主たる目的とする。
【０００７】
【課題を解決するための手段】
比較的低濃度のボロンをドープしたエピタキシャル層とボロンを高濃度にドープしたウェーハの界面に発生するミスフィット転位を定量的に考察してみる。シリコン単結晶の (100) 面に平行な格子定数は、ボロン濃度が５×１０16ａｔｍｓ／ｃｍ3 程度の比較的低濃度の場合には５．４３１Åとほぼ一定である。しかし、ボロンを５×１０19ａｔｍｓ／ｃｍ3 （２ｍΩ・ｃｍに相当）ドープした場合の格子定数は５．４２９Åと小さくなる。これはボロンの共有結合半径が０．９８Åで、シリコンの共有結合半径１．１７Åよりも小さいからである。
【０００８】
いま基板の格子定数をＡｓ、エピタキシャル層の格子定数をＡｅとすると、格子定数のミスマッチによって生じる歪εは(1)式で与えられる。
【０００９】
エピタキシャルウェーハの界面に歪が生じる場合、エピタキシャル膜厚が一定の値を超えると、ミスフィット転位が発生する。この値を臨界膜厚といい、ｔcで表す。ｔcとεの間には理論的に(2)式の関係がある。（ J.H.van der Merwe:J.Appl.Phys.,34,123(1963).）
ｌnε＋ｌn２π/ｅ（１−ν）＋４π（１−ν）2 εｔc/（１−２ν）Ａs ＝０ ・・・ (2)
ポアソン比ν＝０．３を用いて（２）式から臨界膜厚ｔcを計算すると、０．６５μｍとなる。この値は図１で示した通りである。つまり２ｍΩ・ｃｍの基板に０．５Ω・ｃｍのエピタキシャル層を５μｍ成長させると、原理的にミスフィット転位が発生することは避けられない。
【００１０】
本発明はミスフィット転位の発生しないエピタキシャルウェーハとその製造方法を提供するものである。ボロンの共有結合半径はシリコンと比べて小さいので、本発明ではシリコンよりも共有結合半径が大きく、かつ原子価がシリコンに等しい４価のゲルマニウムをウェーハ表面及びその近傍に供給し、ボロンによって生じる歪を補償するすることを特徴とする。なお、ゲルマニウムの共有結合半径は１．２２Åである。
【００１１】
シリコンとゲルマニウムは全律固溶であり、もしゲルマニウムが１００％シリコンにおき換わると、歪量は４％に達することが知られている。ボロンを５×１０19ａｔｍｓ／ｃｍ3 ドープしたウェーハにボロンを５×１０16ａｔｍｓ／ｃｍ3 ドープしたエピタキシャル層を成長するときに生じる歪３．７×１０-4を補償するためのゲルマニウム濃度を計算すると、５×１０20ａｔｍｓ／ｃｍ3 となる。
【００１２】
基板のボロン濃度が３ｍΩ・ｃｍのやや高抵抗、エピタキシャル膜厚が５μｍの場合、補償するゲルマニウム濃度は１×１０20ａｔｍｓ／ｃｍ3 である。パワーＭＯＳＦＥＴの基板比抵抗は２〜３ｍΩ・ｃｍ、エピタキシャル膜厚はたかだか５μｍかそれ以下であるから、基板の歪を補償するゲルマニウム濃度は１×１０20ａｔｍｓ／ｃｍ3 以上５×１０20ａｔｍｓ／ｃｍ3 以下であればよいことになる。
【発明の実施の形態】
【００１３】
高濃度のボロンがドープされた基板の表面及びその近傍にゲルマニウムを数ｎｍ程度ドープするための生産性の高い方法は、化学気相エピタキシャル成長法とそれに続く押し込み拡散プロセスまたは化学気相エピタキシャル成長法により拡散近似のエピタキシャル層プロファイルを形成するのが最適である。なぜならこのプロセス後に、低濃度のボロンをドープしたエピタキシャル層を同じエピタキシャル成長装置で成長し、すべて同一の装置で行うことができるからである。
【００１４】
本発明の実施例を挙げて具体的に説明するが、本発明はそれらに限定されるものではない。
【００１５】
【実施例１】
チョクラルスキー法で育成したボロン濃度が１×１０19ａｔｍｓ／ｃｍ3 から５×１０19ａｔｍｓ／ｃｍ3 のシリコン単結晶インゴットからウェーハ加工し、直径２００ｍｍの (100) 鏡面ウェーハを用意した。
【００１６】
枚葉型、ランプ加熱方式のエピタキシャル成長装置に該ウェーハを設置し、クリーニングのため１１００℃、水素雰囲気で熱処理した。次いで６５０℃、６０Ｔｏｒｒ（８ｋＰａ）の条件で、ＳｉＨ4 及びＧｅＨ4 反応ガスを供給し、ＳｉＧｅエピタキシャル層２０ｎｍを成長した。シリコン中のゲルマニウム濃度を制御するためには、ＧｅＨ4 ガスの濃度を変えてもよいし、流量を変えてもよい。
【００１７】
本実施例１では１％濃度のＧｅＨ4 ガスを用い、流量は５０ｓｃｃｍとした。ＳｉＨ4 の流量は２０ｓｃｃｍとした。ＳｉＨ4 の代わりにＳｉＨ2Ｃｌ2 を使ってもよいが、この場合の流量は１００ｓｃｃｍとすればよい。ここでｓｃｃｍとは、０℃、１気圧の下での１分間の流量をｃｃで表したもので、標準体積を指す。
【００１８】
２０ｎｍのＳｉＧｅエピタキシャル層を成長するためには、４００ｓｅｃ要した。該ウェーハを１０００℃の温度で５時間熱処理してゲルマニウムを基板中に拡散させた。拡散後、エピタキシャル成長装置を常圧にし、ボロン濃度が５×１０16ａｔｍｓ／ｃｍ3 のエピタキシャル層を５μｍ成長させた。この場合はＳｉＨＣｌ3 を用い、成長時間は１８０ｓｅｃ要した。
【００１９】
エピタキシャル成長終了後、二次イオン質量分析装置でゲルマニウムの分布を測定したところ、ゲルマニウムがエピタキシャル層の界面からウェーハ内へ１５ｎｍ拡散したことが確認された。さらにＸ線トポグラフ装置を用いてミスフィット転位の発生状態を調べたところ、ミスフィット転位は発生していないことが分かった。
【００２０】
【実施例２】
実施例１と同じくチョクラルスキー法で育成したボロン濃度が１×１０19ａｔｍｓ／ｃｍ3 から５×１０19ａｔｍｓ／ｃｍ3 のシリコン単結晶インゴットからウェーハ加工し、直径２００ｍｍの (100) 鏡面ウェーハを用意した。
【００２１】
枚葉型、ランプ加熱方式のエピタキシャル成長装置に該ウェーハを設置し、クリーニングのため１１００℃、水素雰囲気で熱処理した。次いで６５０℃、６０Ｔｏｒｒ（８ｋＰａ）の条件で、ＳｉＨ4 及びＧｅＨ4 反応ガスとドーピングガスであるＢ2Ｈ6 を供給し、ウェーハと同じ濃度のボロンがドープされたＳｉＧｅエピタキシャル層１０ｎｍを成長した。
【００２２】
次に６５０℃、６０Ｔｏｒｒ（８ｋＰａ）の条件で、ＳｉＨ4 及びＧｅＨ4 反応ガスを流しＳｉＧｅエピタキシャル層１０ｎｍを成長した。シリコン中のゲルマニウム濃度を制御するためには、ＧｅＨ4 ガスの濃度を変えてもよいし、流量を変えてもよい。
【００２３】
本実施例２では１％濃度のＧｅＨ4 ガスを用い、流量は５０ｓｃｃｍとした。ＳｉＨ4 の流量は２０ｓｃｃｍとした。ＳｉＨ4 の代わりにＳｉＨ2Ｃｌ2 を使ってもよいが、この場合の流量は１００ｓｃｃｍとすればよい。トータル２０ｎｍのＳｉＧｅエピタキシャル層を成長するためには、４００ｓｅｃ要した。
【００２４】
次に、反応部を常圧にし、ボロン濃度が５×１０16ａｔｍｓ／ｃｍ3 のエピタキシャル層を５μｍ成長させた。この場合はＳｉＨＣｌ3 を用い、成長時間は１８０ｓｅｃ要した。
【００２５】
エピタキシャル成長終了後、二次イオン質量分析装置でゲルマニウムの分布を測定したところ、ゲルマニウムがボロン濃度が５×１０16ａｔｍｓ／ｃｍ3 のエピタキシャル層の界面から２０ｎｍの深さまで存在することが確認された。さらにＸ線トポグラフ装置を用いてミスフィット転位の発生状態を調べたところ、ミスフィット転位は発生していないことが分かった。
【００２６】
【発明の効果】
以上説明したように、本発明では、高濃度ボロンドープシリコンウェーハの表面及びその近傍にゲルマニウムをドープ（添加）することにより、ウェーハとエピタキシャル層界面に発生するミスフィット転位を抑制し、高品質のボロン低濃度のエピタキシャルウェーハを提供し、かつ高い生産性で作製することができる。
【図面の簡単な説明】
【図１】ｐ/ｐ+エピウェーハにおけるミスフィット転位発生のエピタキシャル膜厚とウェーハ比抵抗の関係を示す図
【図２】本発明によるエピタキシャルシリコン単結晶ウェーハの模式図[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an epitaxial silicon single crystal wafer that suppresses misfit dislocations generated at the interface when the lattice constants of the epitaxial layer and its substrate are significantly different, and a method for manufacturing the same.
[0002]
[Prior art]
The power MOSFET has a U-groove structure in which a gate is embedded in a substrate from a planar structure, and the on-resistance is further reduced by miniaturization. Since the on-resistance of the power MOSFET is represented by the sum of the channel resistance value, the epitaxial layer resistance value, and the substrate resistance value, the individual resistance values may be reduced in order to reduce the on-resistance. .
[0003]
The reduction in channel resistance is being addressed by miniaturization. In order to reduce the resistance of the epitaxial layer, the epitaxial layer may be thinned or the concentration of the epitaxial layer may be increased. In this case, however, there arises a problem that the breakdown voltage between the source and the drain deteriorates. Further, to lower the resistance of the substrate, it is sufficient to make the substrate thinner or increase the concentration. However, if the substrate is made thinner, the mechanical strength becomes weaker. Therefore, the key is to increase the concentration of the substrate. However, if the concentration of the substrate is increased without reducing the concentration of the epitaxial layer, the difference in lattice constants becomes significant, causing a problem that misfit dislocations are generated at the interface.
[0004]
FIG. 1 shows the relationship between the epitaxial film thickness of misfit dislocation generation in p / p + epitaxial wafers and the substrate resistivity (VLSI process control engineering: Hideki Tsuya: Maruzen, P.166, 1995). When the specific resistance of the substrate is 2 to 3 mΩ · cm, misfit dislocation occurs even when the epi film thickness is 1 μm. At this time, the specific resistance of the epitaxial layer is 0.5 Ω · cm.
[0005]
Power MOSFETs required in the near future have a substrate resistivity of 2 to 3 mΩ · cm, an epitaxial layer thickness of 3 to 10 μm, and a resistivity of about 0.5 to 1 Ω · cm in order to further reduce the on-resistance. Things are sought.
[0006]
[Problems to be solved by the invention]
The present invention has been made in view of such problems, and an epitaxial silicon single crystal wafer comprising a high-concentration boron-doped silicon single crystal wafer and a low-concentration boron-doped epitaxial layer that do not cause misfit dislocations, and the epitaxial The main purpose is to manufacture and supply silicon single crystal wafers with high productivity.
[0007]
[Means for Solving the Problems]
Let us consider quantitatively misfit dislocations generated at the interface between an epitaxial layer doped with a relatively low concentration of boron and a wafer doped with a high concentration of boron. The lattice constant parallel to the (100) plane of the silicon single crystal is substantially constant at 5.431 場合 when the boron concentration is relatively low, such as about 5 × 10 16 atoms / cm 3 . However, when boron is doped at 5 × 10 19 atms / cm 3 (corresponding to 2 mΩ · cm), the lattice constant is as small as 5.429 Å. This is because the covalent bond radius of boron is 0.98 mm, which is smaller than the covalent bond radius of silicon of 1.17 mm.
[0008]
Assuming that the lattice constant of the substrate is As and the lattice constant of the epitaxial layer is Ae, the strain ε caused by the lattice constant mismatch is given by equation (1).
[0009]
When distortion occurs at the interface of the epitaxial wafer, misfit dislocation occurs when the epitaxial film thickness exceeds a certain value. This value is called the critical film thickness and is represented by t c . There is a theoretical relationship between t c and ε as in equation (2). (JHvan der Merwe: J.Appl.Phys., 34,123 (1963).)
l n ε + l n 2π / e (1-ν) + 4π (1-ν) 2 εt c / (1-2ν) As = 0 (2)
When the critical film thickness t c is calculated from the equation (2) using the Poisson's ratio ν = 0.3, it is 0.65 μm. This value is as shown in FIG. That is, when a 0.5 Ω · cm epitaxial layer is grown on a 2 mΩ · cm substrate by 5 μm, it is inevitable that misfit dislocations are generated in principle.
[0010]
The present invention provides an epitaxial wafer free from misfit dislocations and a method for manufacturing the same. Since the covalent bond radius of boron is smaller than that of silicon, in the present invention, tetravalent germanium having a larger covalent bond radius than silicon and having a valence equivalent to silicon is supplied to the wafer surface and its vicinity, and strain caused by boron is generated. It is characterized by compensating. The covalent bond radius of germanium is 1.22 mm.
[0011]
It is known that silicon and germanium are completely solid solution, and if germanium is replaced by 100% silicon, the amount of strain reaches 4%. A germanium concentration for compensating for a strain of 3.7 × 10 −4 generated when an epitaxial layer doped with 5 × 10 16 atoms / cm 3 of boron is grown on a wafer doped with 5 × 10 19 atoms / cm 3 of boron. When calculated, it is 5 × 10 20 atoms / cm 3 .
[0012]
When the boron concentration of the substrate is slightly high resistance of 3 mΩ · cm and the epitaxial film thickness is 5 μm, the germanium concentration to be compensated is 1 × 10 20 atms / cm 3 . Since the substrate specific resistance of the power MOSFET is 2 to 3 mΩ · cm and the epitaxial film thickness is at most 5 μm or less, the germanium concentration for compensating for the distortion of the substrate is 1 × 10 20 atms / cm 3 or more and 5 × 10 20 atms / If it is cm 3 or less, it is sufficient.
DETAILED DESCRIPTION OF THE INVENTION
[0013]
A highly productive method for doping germanium on the surface of a substrate doped with a high concentration of boron to the vicinity of several nanometers is performed by chemical vapor epitaxy and subsequent indentation diffusion or chemical vapor epitaxy. It is optimal to form an approximate epitaxial layer profile. This is because, after this process, an epitaxial layer doped with a low concentration of boron can be grown with the same epitaxial growth apparatus, and all can be performed with the same apparatus.
[0014]
Examples of the present invention will be described in detail, but the present invention is not limited thereto.
[0015]
[Example 1]
Wafer processing was performed from a silicon single crystal ingot having a boron concentration of 1 × 10 19 atms / cm 3 to 5 × 10 19 atms / cm 3 grown by the Czochralski method, and a (100) mirror wafer having a diameter of 200 mm was prepared.
[0016]
The wafer was placed in a single wafer type, lamp heating type epitaxial growth apparatus, and heat-treated in a hydrogen atmosphere at 1100 ° C. for cleaning. Next, SiH 4 and GeH 4 reaction gases were supplied under conditions of 650 ° C. and 60 Torr (8 kPa) to grow a SiGe epitaxial layer of 20 nm. In order to control the germanium concentration in silicon, the concentration of GeH 4 gas may be changed or the flow rate may be changed.
[0017]
In Example 1, 1% concentration of GeH 4 gas was used, and the flow rate was 50 sccm. The flow rate of SiH 4 was 20 sccm. SiH 2 Cl 2 may be used instead of SiH 4 , but the flow rate in this case may be 100 sccm. Here, sccm represents the flow rate per minute at 0 ° C. and 1 atm in cc, and indicates the standard volume.
[0018]
It took 400 seconds to grow a 20 nm SiGe epitaxial layer. The wafer was heat treated at 1000 ° C. for 5 hours to diffuse germanium into the substrate. After the diffusion, the epitaxial growth apparatus was set to normal pressure, and an epitaxial layer having a boron concentration of 5 × 10 16 atoms / cm 3 was grown to 5 μm. In this case, SiHCl 3 was used and the growth time required 180 seconds.
[0019]
After the epitaxial growth was completed, the distribution of germanium was measured with a secondary ion mass spectrometer, and it was confirmed that germanium diffused into the wafer from the interface of the epitaxial layer by 15 nm. Furthermore, when the occurrence state of misfit dislocation was examined using an X-ray topograph apparatus, it was found that no misfit dislocation occurred.
[0020]
[Example 2]
As in Example 1, a wafer was processed from a silicon single crystal ingot having a boron concentration of 1 × 10 19 atoms / cm 3 to 5 × 10 19 atoms / cm 3 grown by the Czochralski method, and a (100) mirror wafer having a diameter of 200 mm Prepared.
[0021]
The wafer was placed in a single wafer type, lamp heating type epitaxial growth apparatus, and heat-treated in a hydrogen atmosphere at 1100 ° C. for cleaning. Next, SiH 4 and GeH 4 reaction gas and B 2 H 6 as a doping gas were supplied under the conditions of 650 ° C. and 60 Torr (8 kPa) to grow a 10 nm SiGe epitaxial layer doped with boron at the same concentration as the wafer.
[0022]
Next,
[0023]
In Example 2, 1% concentration of GeH 4 gas was used, and the flow rate was 50 sccm. The flow rate of SiH 4 was 20 sccm. SiH 2 Cl 2 may be used instead of SiH 4 , but the flow rate in this case may be 100 sccm. It took 400 seconds to grow a SiGe epitaxial layer having a total thickness of 20 nm.
[0024]
Next, the reaction part was set to normal pressure, and an epitaxial layer having a boron concentration of 5 × 10 16 atoms / cm 3 was grown to 5 μm. In this case, SiHCl 3 was used and the growth time required 180 seconds.
[0025]
When the distribution of germanium was measured with a secondary ion mass spectrometer after the epitaxial growth was completed, it was confirmed that germanium was present from the interface of the epitaxial layer having a boron concentration of 5 × 10 16 atms / cm 3 to a depth of 20 nm. Furthermore, when the occurrence state of misfit dislocation was examined using an X-ray topograph apparatus, it was found that no misfit dislocation occurred.
[0026]
【The invention's effect】
As described above, in the present invention, by doping (adding) germanium on the surface of the high-concentration boron-doped silicon wafer and in the vicinity thereof, misfit dislocation generated at the interface between the wafer and the epitaxial layer is suppressed, and high quality An epitaxial wafer having a low boron concentration can be provided and can be manufactured with high productivity.
[Brief description of the drawings]
FIG. 1 is a diagram showing the relationship between the epitaxial film thickness of misfit dislocation generation and wafer resistivity in a p / p + epi wafer. FIG. 2 is a schematic diagram of an epitaxial silicon single crystal wafer according to the present invention.
Claims (8)
前記シリコン単結晶ウェーハの表面近傍にゲルマニウムがドープされていることを特徴とするエピタキシャルシリコン単結晶ウェーハ。In an epitaxial silicon single crystal wafer in which an epitaxial silicon layer having a boron concentration of 5 × 10 16 atoms / cm 3 or less is formed on the surface of a silicon single crystal wafer having a boron concentration of 1 × 10 19 atoms / cm 3 or more,
An epitaxial silicon single crystal wafer, wherein germanium is doped in the vicinity of the surface of the silicon single crystal wafer.
前記シリコン単結晶ウェーハの表面に、ゲルマニウムを含む第２エピタキシャルシリコン層を形成する工程と、
前記ゲルマニウムを含む第２エピタキシャルシリコン層のゲルマニウムを前記シリコン単結晶ウェーハの表面近傍に拡散させる工程と、
前記第２エピタキシャルシリコン層の表面に前記第１エピタキシャルシリコン層を形成する工程とを有することを特徴とするエピタキシャルシリコン単結晶ウェーハの製造方法。An epitaxial silicon single crystal wafer in which a first epitaxial silicon layer having a boron concentration of 5 × 10 16 atoms / cm 3 or less is formed on the surface of a silicon single crystal wafer having a boron concentration of 1 × 10 19 atoms / cm 3 or more. In the manufacturing method,
Forming a second epitaxial silicon layer containing germanium on the surface of the silicon single crystal wafer;
Diffusing germanium of the second epitaxial silicon layer containing germanium near the surface of the silicon single crystal wafer;
And a step of forming the first epitaxial silicon layer on the surface of the second epitaxial silicon layer.
前記シリコン単結晶ウェーハの表面に、ボロンがドープされた、ゲルマニウムを含む第２エピタキシャルシリコン層を形成する工程と、
前記第２エピタキシャルシリコン層の表面に、ゲルマニウムを含む第３エピタキシャルシリコン層を形成する工程と、
前記第３エピタキシャルシリコン層の表面に前記第１エピタキシャルシリコン層を形成する工程とを有することを特徴とするエピタキシャルシリコン単結晶ウェーハの製造方法。An epitaxial silicon single crystal wafer in which a first epitaxial silicon layer having a boron concentration of 5 × 10 16 atoms / cm 3 or less is formed on the surface of a silicon single crystal wafer having a boron concentration of 1 × 10 19 atoms / cm 3 or more. In the manufacturing method,
Forming a second epitaxial silicon layer containing germanium doped with boron on the surface of the silicon single crystal wafer;
Forming a third epitaxial silicon layer containing germanium on the surface of the second epitaxial silicon layer;
And a step of forming the first epitaxial silicon layer on the surface of the third epitaxial silicon layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007094A JP4165073B2 (en) | 2002-01-16 | 2002-01-16 | Epitaxial silicon single crystal wafer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007094A JP4165073B2 (en) | 2002-01-16 | 2002-01-16 | Epitaxial silicon single crystal wafer and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209059A JP2003209059A (en) | 2003-07-25 |
| JP4165073B2 true JP4165073B2 (en) | 2008-10-15 |
Family
ID=27645689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002007094A Expired - Fee Related JP4165073B2 (en) | 2002-01-16 | 2002-01-16 | Epitaxial silicon single crystal wafer and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4165073B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100500931C (en) * | 2004-04-30 | 2009-06-17 | 鸿富锦精密工业（深圳）有限公司 | Vacuum coating device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6905771B2 (en) * | 2002-11-11 | 2005-06-14 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer |
| JP4590876B2 (en) * | 2004-02-04 | 2010-12-01 | 株式会社Ｓｕｍｃｏ | Epitaxial silicon wafer manufacturing method and silicon wafer manufactured by the method |
| DE102004039197B4 (en) | 2004-08-12 | 2010-06-17 | Siltronic Ag | Process for producing doped silicon wafers |
| JP2007123469A (en) * | 2005-10-27 | 2007-05-17 | Toyota Central Res & Dev Lab Inc | Semiconductor device and its manufacturing method |
| US7816765B2 (en) * | 2008-06-05 | 2010-10-19 | Sumco Corporation | Silicon epitaxial wafer and the production method thereof |
| JP5710104B2 (en) * | 2009-01-28 | 2015-04-30 | 信越半導体株式会社 | Silicon epitaxial wafer and method for manufacturing silicon epitaxial wafer |
| JP5515876B2 (en) * | 2010-03-08 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | Epitaxial wafer manufacturing method |
| JP2012038973A (en) * | 2010-08-09 | 2012-02-23 | Siltronic Ag | Silicon wafer and method of producing the same |
-
2002
- 2002-01-16 JP JP2002007094A patent/JP4165073B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100500931C (en) * | 2004-04-30 | 2009-06-17 | 鸿富锦精密工业（深圳）有限公司 | Vacuum coating device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209059A (en) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5173140B2 (en) | Method for depositing electrically active doped crystalline Si-containing films | |
| KR101521878B1 (en) | Selective epitaxial formation of semiconductor films | |
| JP4417625B2 (en) | Method of forming film on mixed substrate using trisilane and method of manufacturing base structure | |
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| JP4117914B2 (en) | Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby | |
| TWI442448B (en) | Methdos to fabricate mosfet devices using selective deposition processes | |
| US7648853B2 (en) | Dual channel heterostructure | |
| US20080026149A1 (en) | Methods and systems for selectively depositing si-containing films using chloropolysilanes | |
| CN103981568A (en) | Methods of forming carbon-containing silicon epitaxial layers | |
| US9460918B2 (en) | Epitaxy of high tensile silicon alloy for tensile strain applications | |
| JP4165073B2 (en) | Epitaxial silicon single crystal wafer and manufacturing method thereof | |
| JP4972330B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP5018473B2 (en) | Manufacturing method of semiconductor device | |
| JP4158607B2 (en) | Manufacturing method of semiconductor substrate | |
| US8216921B2 (en) | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate | |
| JP2004281591A (en) | Semiconductor epitaxial wafer, its manufacturing method, semiconductor device, and its manufacturing method | |
| JP7259906B2 (en) | Manufacturing method of heteroepitaxial wafer | |
| US20130017674A1 (en) | Cryogenic silicon ion-implantation and recrystallization annealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4165073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |