JP4091590B2

JP4091590B2 - Switching circuit

Info

Publication number: JP4091590B2
Application number: JP2004313499A
Authority: JP
Inventors: 誠北澤
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2008-05-28
Anticipated expiration: 2024-10-28
Also published as: JP2006129595A

Description

本発明は、電力変換回路等で使用される２つの半導体スイッチング素子が直列に接続されたスイッチング・ユニットを備えたスイッチング回路に関するものである。 The present invention relates to a switching circuit including a switching unit in which two semiconductor switching elements used in a power conversion circuit or the like are connected in series.

特許第３２４４３８８号（特開平８−１０３０８７号）公報の図１には、直列に接続された上側トランジスタスイッチ（半導体スイッチング素子）と下側トランジスタスイッチ（半導体スイッチング素子）とに対して、それぞれ別個にゲート駆動回路と駆動回路用電源回路とが設けられたスイッチング回路が示されている。この従来のスイッチング回路では、２つのトランジスタスイッチに対応して設けられた２つの駆動回路用電源が、共通の１つの直流電源から電力の供給をそれぞれ受けるように構成されている。具体的には、下側のトランジスタスイッチのゲート駆動回路には直流電源から直接電力が供給される。そして上側のトランジスタスイッチのゲート駆動回路では、直流電源により充電されるコンデンサの両端電圧を利用して、ゲート駆動回路に必要な電力を供給する。従来の回路は、一般的にブートストラップ方式の原理を採用した回路と呼ばれている。
特許第３２４４３８８号（特開平８−１０３０８７号）公報図１ In FIG. 1 of Japanese Patent No. 3244388 (Japanese Patent Laid-Open No. 8-103087), an upper transistor switch (semiconductor switching element) and a lower transistor switch (semiconductor switching element) connected in series are separately shown. A switching circuit provided with a gate drive circuit and a drive circuit power supply circuit is shown. In this conventional switching circuit, two drive circuit power supplies provided corresponding to two transistor switches are each configured to receive power supply from one common DC power supply. Specifically, power is directly supplied from a DC power supply to the gate drive circuit of the lower transistor switch. The gate drive circuit of the upper transistor switch supplies necessary power to the gate drive circuit using the voltage across the capacitor charged by the DC power supply. A conventional circuit is generally called a circuit that employs the principle of a bootstrap system.
Japanese Patent No. 3244388 (Japanese Patent Laid-Open No. 8-103087)

従来のスイッチング回路では、２つのトランジスタスイッチがオフ状態になったときのゲート電圧は０ボルト（ＧＮＤ）である。このためオフ時にノイズ等の影響を受けて、ゲート電圧に微少な変動（数ボルト）が生じただけで、特に上側のトランジスタスイッチが誤点弧（誤ってオン状態になる）を起こす。その結果、２つのトランジスタが同時にオン状態になって、短絡を起こす危険性がある。 In the conventional switching circuit, the gate voltage when the two transistor switches are turned off is 0 volt (GND). For this reason, only a slight fluctuation (several volts) is caused in the gate voltage due to the influence of noise or the like at the time of off, and the upper transistor switch in particular causes false ignition (turns on erroneously). As a result, there is a risk that the two transistors are simultaneously turned on, causing a short circuit.

本発明の目的は、ノイズや電圧変動によって、２つの半導体スイッチング素子が同時に導通状態になる短絡の発生を確実に防止することができるスイッチング回路を提供することにある。 An object of the present invention is to provide a switching circuit that can reliably prevent the occurrence of a short circuit in which two semiconductor switching elements are simultaneously turned on due to noise and voltage fluctuations.

本発明の他の目的は、少ない部品点数で上記目的を達成できるスイッチング回路を提供することにある。 Another object of the present invention is to provide a switching circuit that can achieve the above object with a small number of components.

本発明の別の目的は、スイッチング・ユニットを構成する２つの半導体スイッチング素子の両方がノイズや電圧変動によって誤って導通状態になることを防止できるスイッチング回路を提供することにある。 Another object of the present invention is to provide a switching circuit capable of preventing both of two semiconductor switching elements constituting a switching unit from being inadvertently turned on due to noise or voltage fluctuation.

本発明のスイッチング回路は、スイッチング・ユニットと、第１及び第２のスイッチング素子用ゲート駆動回路と、第１及び第２の駆動回路用電源回路とを備えている。スイッチング・ユニットは、第１の半導体スイッチング素子及び第２の半導体スイッチング素子を備えており、これらの半導体スイッチング素子は第２の半導体スイッチング素子が接地側に位置するように直列接続されている。そして第１の半導体スイッチング素子及び第２の半導体スイッチング素子は、それぞれゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる。一般的に、第１の半導体スイッチング素子及び第２の半導体スイッチング素子としては、ＩＧＢＴのようなゲートに導通制御信号が入力されている期間導通状態となり、導通制御信号が入力されていない期間は非導通状態になるトランジスタスイッチを用いることができる。 The switching circuit of the present invention includes a switching unit, first and second switching element gate drive circuits, and first and second drive circuit power supply circuits. The switching unit includes a first semiconductor switching element and a second semiconductor switching element, and these semiconductor switching elements are connected in series so that the second semiconductor switching element is located on the ground side. Each of the first semiconductor switching element and the second semiconductor switching element is in a conductive state during a period in which a forward voltage is applied to the gate, and no voltage is applied to the gate or a reverse voltage is applied to the gate. It is in a non-conducting state during a certain period. In general, the first semiconductor switching element and the second semiconductor switching element are in a conductive state during a period in which a conduction control signal is input to a gate such as an IGBT, and are not in a period in which no conduction control signal is input. A transistor switch that is turned on can be used.

第１及び第２の半導体スイッチング素子の導通を制御する第１及び第２のスイッチング素子用ゲート駆動回路は、第１及び第２の半導体スイッチング素子のゲートに順方向電圧と前記逆方向電圧とを印加し得るようにそれぞれ構成されている。 The first and second switching element gate drive circuits for controlling conduction of the first and second semiconductor switching elements apply a forward voltage and the reverse voltage to the gates of the first and second semiconductor switching elements. Each can be applied.

また第１及び第２の駆動回路用電源回路は、第１及び第２のスイッチング素子用ゲート駆動回路を通して第１及び第２の半導体スイッチング素子のゲートに印加する順方向電圧及び前記逆方向電圧をそれぞれ発生する。なお第２のスイッチング素子用ゲート駆動回路及び第２の駆動回路用電源回路に関しては、順方向電圧を第２の半導体スイッチング素子のゲートに印加するだけの機能を持つ構造にしてもよい。言い換えれば、第２のスイッチング素子用ゲート駆動回路及び第２の駆動回路用電源回路に関しては、逆方向電圧を第２の半導体スイッチング素子のゲートに印加しない（第２の半導体スイッチング素子が非導通状態にあるときに、第２の半導体スイッチング素子のゲートを逆バイアスしない）構造にしてもよい。これは第２の半導体スイッチング素子は接地側に位置しているため、第２のスイッチング素子用ゲート駆動回路を接地するだけでも、ノイズや電圧変動が原因となって発生する誤導通の発生が大幅に低減するためである。 The first and second drive circuit power supply circuits apply the forward voltage and the reverse voltage applied to the gates of the first and second semiconductor switching elements through the first and second switching element gate drive circuits. Each occurs. Note that the second switching element gate drive circuit and the second drive circuit power supply circuit may have a function of only applying a forward voltage to the gate of the second semiconductor switching element. In other words, with respect to the second switching element gate drive circuit and the second drive circuit power supply circuit, the reverse voltage is not applied to the gate of the second semiconductor switching element (the second semiconductor switching element is in a non-conductive state). In this case, the gate of the second semiconductor switching element may not be reverse-biased. This is because the second semiconductor switching element is located on the ground side, so that even when the second switching element gate drive circuit is grounded, the occurrence of erroneous conduction caused by noise and voltage fluctuations is significant. This is because of the reduction.

本発明で用いる第１のスイッチング素子用ゲート駆動回路は、第１の駆動回路用電源回路から供給される順方向電圧が印加される第１の電源端子と、第１の駆動回路用電源回路から供給される逆方向電圧が印加される第２の電源端子と、入力端子とを備えている。そして第１のスイッチング素子用ゲート駆動回路は、入力端子に導通制御信号が入力されている期間順方向電圧を第１の半導体スイッチング素子のゲートに印加し、入力端子に導通制御信号が入力されていない期間は逆方向電圧をゲートに印加するように構成されている。入力端子に入力される導通制御信号は、導通信号制御信号発生回路から入力される。 The first switching element gate drive circuit used in the present invention includes a first power supply terminal to which a forward voltage supplied from the first drive circuit power supply circuit is applied, and a first drive circuit power supply circuit. A second power supply terminal to which the supplied reverse voltage is applied and an input terminal are provided. The first switching element gate drive circuit applies a forward voltage to the gate of the first semiconductor switching element during a period in which the conduction control signal is input to the input terminal, and the conduction control signal is input to the input terminal. In the absence period, the reverse voltage is applied to the gate. The conduction control signal inputted to the input terminal is inputted from the conduction signal control signal generation circuit.

また第２のスイッチング素子用ゲート駆動回路は、第２の駆動回路用電源回路から供給される順方向電圧が印加される第１の電源端子と、第２の駆動回路用電源回路から供給される逆方向電圧が印加される第２の電源端子と、入力端子とを備えている。そしてこの第２のスイッチング素子用ゲート駆動回路も、入力端子に導通制御信号が入力されている期間順方向電圧を第２の半導体スイッチング素子のゲートに印加し、入力端子に導通制御信号が入力されていない期間は逆方向電圧をゲートに印加するように構成されている。 The second switching element gate drive circuit is supplied from the first power supply terminal to which the forward voltage supplied from the second drive circuit power supply circuit is applied and from the second drive circuit power supply circuit. A second power supply terminal to which a reverse voltage is applied and an input terminal are provided. The second switching element gate drive circuit also applies a forward voltage to the gate of the second semiconductor switching element during the period when the conduction control signal is input to the input terminal, and the conduction control signal is input to the input terminal. The reverse voltage is applied to the gate during the non-period.

本発明においては、第１及び第２の駆動回路用電源回路を、共通の直流電源を利用するように構成する。その上で、特に第１の駆動回路用電源回路を、第１及び第２のコンデンサと、コンデンサ充電回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。第１及び第２のコンデンサは、第１のスイッチング素子用ゲート駆動回路の第１の電源端子及び前記第２の電源端子との間の配置されて直列接続されている。コンデンサ充電回路は、第２の半導体スイッチング素子が導通状態にある期間導通状態になって直流電源から供給される電荷で第１及び第２のコンデンサを充電する。また順方向電圧印加回路は、第１のコンデンサの両端電圧を順方向電圧として、第１のスイッチング素子用ゲート駆動回路の第１の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加するように構成されている。また逆方向電圧印加回路は、第２のコンデンサの両端電圧を前記逆方向電圧として、第１のスイッチング素子用ゲート駆動回路の第２の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加するように構成されている。 In the present invention, the first and second drive circuit power supply circuits are configured to use a common DC power supply. In addition, in particular, the first drive circuit power supply circuit includes first and second capacitors, a capacitor charging circuit, a forward voltage application circuit, and a reverse voltage application circuit. The first and second capacitors are arranged between the first power supply terminal of the first switching element gate drive circuit and the second power supply terminal and connected in series. The capacitor charging circuit is in a conductive state for a period during which the second semiconductor switching element is in a conductive state, and charges the first and second capacitors with charges supplied from a DC power supply. The forward voltage application circuit uses the voltage across the first capacitor as the forward voltage, and the first power supply terminal, the first semiconductor switching element, and the second semiconductor switching element of the first switching element gate drive circuit. It is comprised so that it may apply between these connection points. The reverse voltage application circuit uses the voltage across the second capacitor as the reverse voltage, and the second power supply terminal of the first switching element gate drive circuit, the first semiconductor switching element, and the second semiconductor switching circuit. It is comprised so that it may apply between the connection points of an element.

このように第１の駆動回路用電源回路を構成すると、第２の半導体スイッチング素子が導通状態にあるときに、コンデンサ充電回路により第１及び第２のコンデンサは充電される。そして第２の半導体スイッチング素子が導通状態になっている期間は、第２のコンデンサの両端電圧が、逆方向電圧として、第１のスイッチング素子用ゲート駆動回路の第２の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加される。これによって第１の半導体スイッチング素子のゲートは逆バイアスされた状態に保持される。その結果、ノイズや電圧変動が発生しても、第１の半導体スイッチング素子が誤って導通状態になるのを防ぐことができる。次に、第２の半導体スイッチング素子が非導通状態になるとコンデンサ充電回路による第１及び第２のコンデンサの充電は停止され、第１のコンデンサの両端電圧が順方向電圧として、第１のスイッチング素子用ゲート駆動回路の第１の電源端子と第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点との間に印加される。この状態で、導通制御信号が第１のスイッチング素子用ゲート駆動回路の入力端子に入力されると、第１の半導体スイッチング素子が導通状態になる。 When the first drive circuit power supply circuit is configured in this way, the first and second capacitors are charged by the capacitor charging circuit when the second semiconductor switching element is in the conductive state. During the period in which the second semiconductor switching element is in a conductive state, the voltage across the second capacitor is the reverse voltage, and the second power supply terminal of the first switching element gate drive circuit and the first It is applied between the connection point of the semiconductor switching element and the second semiconductor switching element. As a result, the gate of the first semiconductor switching element is held in a reverse-biased state. As a result, even if noise or voltage fluctuation occurs, it is possible to prevent the first semiconductor switching element from being erroneously turned on. Next, when the second semiconductor switching element becomes non-conductive, the charging of the first and second capacitors by the capacitor charging circuit is stopped, and the voltage across the first capacitor becomes the forward voltage, and the first switching element Applied between the first power supply terminal of the gate drive circuit for use and the connection point of the first semiconductor switching element and the second semiconductor switching element. In this state, when the conduction control signal is input to the input terminal of the first switching element gate drive circuit, the first semiconductor switching element is turned on.

ここでコンデンサ充電回路は、第２のコンデンサと直流電源の接地端子との間に配置されて第２のスイッチング素子用ゲート駆動回路から出力される順方向電圧がゲートに印加されている期間導通状態となる充電用半導体スイッチング素子を備えているのが好ましい。このような充電用半導体スイッチング素子を用いて充電を制御すると、第１及び第２のコンデンサを用いて順方向電圧と逆方向電圧の両方を簡単に発生させることができる。 Here, the capacitor charging circuit is placed between the second capacitor and the ground terminal of the DC power supply and is in a conductive state during a period in which the forward voltage output from the second switching element gate drive circuit is applied to the gate. It is preferable to provide a charging semiconductor switching element. When charging is controlled using such a charging semiconductor switching element, both the forward voltage and the reverse voltage can be easily generated using the first and second capacitors.

また逆方向電圧印加回路は、第１のスイッチング素子用ゲート駆動回路の第２の電源端子側にカソードを向けるようにして第２のコンデンサに対して並列接続されたツェナーダイオードを含んで構成することができる。このようにすると、ツェナーダイオードの両端には、ツェナー電圧によって決まる逆方向電圧が現れる。直流電源の電圧が、例えば２０Ｖであるとし、ツェナー電圧が５Ｖであるとすると、第１のコンデンサの両端電圧（順方向電圧）は１５Ｖとなり、第２のコンデンサの両端電圧（逆方向電圧）は−５Ｖとなる。ツェナーダイオードを用いると、少ない部品点数で確実に逆方向電圧を得ることができる。 The reverse voltage application circuit includes a Zener diode connected in parallel to the second capacitor so that the cathode faces the second power supply terminal side of the first switching element gate drive circuit. Can do. In this way, a reverse voltage determined by the Zener voltage appears across the Zener diode. If the voltage of the DC power supply is, for example, 20V and the Zener voltage is 5V, the voltage across the first capacitor (forward voltage) is 15V, and the voltage across the second capacitor (reverse voltage) is -5V. When a Zener diode is used, a reverse voltage can be reliably obtained with a small number of parts.

また逆方向電圧印加回路は、第１のスイッチング素子用ゲート駆動回路の第２の電源端子側にカソードを向けるようにして第２のコンデンサに対して並列接続された複数のダイオードからなるダイオード直列回路を含んで構成することができる。この場合には、前述のツェナーダイオードのツェナー電圧に相当するドロップ電圧を、直列接続された複数のダイオードを用いて得ればよい。このようにしてもダイオード直列回路の両端に、必要な逆方向電圧を得ることができる。 The reverse voltage application circuit includes a diode series circuit including a plurality of diodes connected in parallel to the second capacitor so that the cathode faces the second power supply terminal side of the first switching element gate drive circuit. Can be configured. In this case, a drop voltage corresponding to the Zener voltage of the Zener diode described above may be obtained using a plurality of diodes connected in series. In this way, a necessary reverse voltage can be obtained at both ends of the diode series circuit.

さらに逆方向電圧印加回路は、直列接続された第１及び第２のコンデンサに対して並列接続された第１及び第２の抵抗素子が直列接続されてなる抵抗分圧回路を含んで構成することができる。この場合には、第１及び第２の抵抗素子の接続点が、第１の半導体スイッチング素子及び第２の半導体スイッチング素子の接続点と第１及び第２のコンデンサの接続点とにそれぞれ接続される。この場合には、抵抗分圧回路の分圧比によって、順方向電圧と逆方向電圧とが決まることになる。したがって分圧比を適宜に設定することにより、任意の逆方向電圧を発生させることができる。 Further, the reverse voltage applying circuit includes a resistance voltage dividing circuit in which first and second resistance elements connected in parallel to the first and second capacitors connected in series are connected in series. Can do. In this case, the connection point of the first and second resistance elements is connected to the connection point of the first semiconductor switching element and the second semiconductor switching element and the connection point of the first and second capacitors, respectively. The In this case, the forward voltage and the reverse voltage are determined by the voltage dividing ratio of the resistance voltage dividing circuit. Therefore, an arbitrary reverse voltage can be generated by appropriately setting the voltage dividing ratio.

第２の半導体スイッチング素子のゲートを積極的に逆バイアスする場合には、第２の駆動回路用電源回路を次のようにすることができる。即ち、第２の駆動回路用電源回路を、アノードを直流電源の接地側に向けたツェナーダイオードと第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と逆方向電圧印加回路とから構成する。順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成されている。また逆方向電圧印加回路は、ツェナーダイオードのアノードを第２のスイッチング素子用ゲート駆動回路の第２の電源端子に接続し、ツェナーダイオードのカソードを第２の半導体スイッチング素子の接地側端子に電気的に接続して逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成されている。 When the gate of the second semiconductor switching element is positively reverse-biased, the second drive circuit power supply circuit can be configured as follows. That is, the second drive circuit power supply circuit is a series circuit in which a Zener diode whose anode is directed to the ground side of the DC power supply and a third capacitor are connected in series and connected in parallel to the DC power supply. And a forward voltage application circuit and a reverse voltage application circuit. The forward voltage application circuit uses the voltage across the third capacitor as a forward voltage, and is between the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element. It is comprised so that it may apply. The reverse voltage application circuit connects the anode of the Zener diode to the second power supply terminal of the second switching element gate drive circuit, and electrically connects the cathode of the Zener diode to the ground terminal of the second semiconductor switching element. And a reverse voltage is applied to the gate of the second semiconductor switching element.

また第２の駆動回路用電源回路は、次のように構成することができる。すなわち第２の駆動回路用電源回路を、複数のダイオードが直列接続されて構成されカソードを直流電源の接地側に向けたダイオード直列回路と第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。この場合、順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路を、ダイオード直列回路のカソードを第２のスイッチング素子用ゲート駆動回路の第２の電源端子に接続し、ダイオード直列回路のアノードを第２の半導体スイッチング素子の接地側端子に電気的に接続して逆方向電圧を第２の半導体スイッチング素子のゲートに印加するようにする構成する。 The second drive circuit power supply circuit can be configured as follows. In other words, the second drive circuit power supply circuit is configured by connecting a plurality of diodes in series and a diode series circuit in which the cathode is directed to the ground side of the DC power supply and the third capacitor and connecting the DC. A series circuit connected in parallel to the power supply, a forward voltage application circuit, and a reverse voltage application circuit are included. In this case, the forward voltage application circuit uses the voltage across the third capacitor as the forward voltage, and the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element It is constituted so that it may apply between. The reverse voltage application circuit is configured such that the cathode of the diode series circuit is connected to the second power supply terminal of the second switching element gate drive circuit, and the anode of the diode series circuit is connected to the ground side terminal of the second semiconductor switching element. An electrical connection is made so that a reverse voltage is applied to the gate of the second semiconductor switching element.

さらに、第２の駆動回路用電源回路は、次のように構成することもできる。すなわち第２の駆動回路用電源回路を、第１及び第２の抵抗素子が直列接続されて構成された抵抗直列回路と、順方向電圧印加回路と、逆方向電圧印加回路とから構成する。この場合、順方向電圧印加回路は、直流電源の非接地側端子に接続された第１の抵抗素子の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路は、直流電源の接地側端子に接続された第２の抵抗素子の両端電圧を、第２のスイッチング素子用ゲート駆動回路の第２の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加して、その結果として逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成することができる。 Furthermore, the second drive circuit power supply circuit can also be configured as follows. That is, the second drive circuit power supply circuit includes a resistor series circuit in which the first and second resistance elements are connected in series, a forward voltage application circuit, and a reverse voltage application circuit. In this case, the forward voltage application circuit uses the voltage across the first resistance element connected to the non-ground side terminal of the DC power supply as the forward voltage, and the first power supply terminal of the second switching element gate drive circuit. And the ground terminal of the second semiconductor switching element. The reverse voltage application circuit uses the voltage across the second resistance element connected to the ground-side terminal of the DC power supply as the second power supply terminal of the second switching element gate drive circuit and the second semiconductor switching element. And a reverse voltage as a result is applied to the gate of the second semiconductor switching element.

また第２の駆動回路用電源回路は、次のように構成することもできる。すなわち第２の駆動回路用電源回路を、制御素子が直流電源の接地側に接続されたシャント型レギュレータと第３のコンデンサとが直列に接続されて構成され且つ直流電源に対して並列接続された直列回路と、順方向電圧印加回路と逆方向電圧印加回路とから構成することができる。この場合、順方向電圧印加回路は、第３のコンデンサの両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路の第１の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加するように構成する。また逆方向電圧印加回路は、シャント型レギュレータの制御素子の両端電圧を第２のスイッチング素子用ゲート駆動回路の第２の電源端子と第２の半導体スイッチング素子の接地側端子との間に印加して、その結果として逆方向電圧を第２の半導体スイッチング素子のゲートに印加するように構成する。 The second drive circuit power supply circuit can also be configured as follows. In other words, the second drive circuit power supply circuit is configured by connecting a shunt-type regulator in which the control element is connected to the ground side of the DC power supply and the third capacitor, and is connected in parallel to the DC power supply. A series circuit, a forward voltage application circuit, and a reverse voltage application circuit can be used. In this case, the forward voltage application circuit uses the voltage across the third capacitor as the forward voltage, and the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element It is constituted so that it may apply between. The reverse voltage application circuit applies the voltage across the control element of the shunt regulator between the second power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element. As a result, the reverse voltage is applied to the gate of the second semiconductor switching element.

いずれの構成であっても、第２の駆動回路用電源回路を、第２の半導体スイッチング素子を逆バイアスできるように構成すれば、確実にノイズや電圧変動が原因となって発生する誤導通による短絡事故の発生を防止することができる。 Regardless of the configuration, if the second drive circuit power supply circuit is configured so that the second semiconductor switching element can be reverse-biased, it is surely caused by erroneous conduction caused by noise and voltage fluctuation. The occurrence of a short circuit accident can be prevented.

本発明によれば、ノイズや電圧変動によって、２つの半導体スイッチング素子が同時に導通状態になる短絡自己の発生を確実に防止することができる。 According to the present invention, it is possible to reliably prevent the occurrence of short-circuit self in which two semiconductor switching elements are simultaneously turned on due to noise and voltage fluctuation.

以下図面を参照して本発明のスイッチング回路の実施の形態を詳細に説明する。図１は、本発明をインバータ等の電力変換回路に用いられるスイッチング回路に適用した第１の実施の形態の要部の回路構成を示す図である。図１において、符号１は、スイッチング・ユニットを示している。スイッチング・ユニット１は、絶縁ゲートバイポーラトランジスタ（Insulated gate bipolar transistor: IGBT）からなる第１の半導体スイッチング素子Ｑ１と第２の半導体スイッチング素子Ｑ２とが直列に接続されて構成されている。なお、第１の半導体スイッチング素子及び第２の半導体スイッチング素子として用いられる絶縁ゲートバイポーラトランジスタは、ゲートに順方向電圧が印加されている期間は導通状態となり且つゲートに電圧が印加されていないか又は逆方向電圧が印加されている期間は非導通状態となる。この例では、第１の半導体スイッチング素子Ｑ１のコレクタに電源電圧ＶＣＣが印加されており、第２の半導体スイッチング素子Ｑ２のエミッタが接地されている。第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子のコレクタとの接続点がスイッチング・ユニット１の出力点を構成する。なお例えば、このスイッチング回路を用いて単相のフルブリッジインバータ回路を構成する場合には、２つのスイッチング・ユニットを並列に接続して、それぞれのスイッチング・ユニットの出力点から交流出力を得ることになる。 Embodiments of a switching circuit according to the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram showing a circuit configuration of a main part of a first embodiment in which the present invention is applied to a switching circuit used in a power conversion circuit such as an inverter. In FIG. 1, reference numeral 1 denotes a switching unit. The switching unit 1 is configured by connecting a first semiconductor switching element Q1 and a second semiconductor switching element Q2 made of an insulated gate bipolar transistor (IGBT) in series. The insulated gate bipolar transistor used as the first semiconductor switching element and the second semiconductor switching element is in a conductive state during the period in which the forward voltage is applied to the gate and no voltage is applied to the gate, or During the period in which the reverse voltage is applied, the non-conductive state is established. In this example, the power supply voltage VCC is applied to the collector of the first semiconductor switching element Q1, and the emitter of the second semiconductor switching element Q2 is grounded. The connection point between the emitter of the first semiconductor switching element Q1 and the collector of the second semiconductor switching element constitutes the output point of the switching unit 1. For example, when a single-phase full-bridge inverter circuit is configured using this switching circuit, two switching units are connected in parallel to obtain an AC output from the output point of each switching unit. Become.

第１の半導体スイッチング素子Ｑ１のゲートには、第１のスイッチング素子用ゲート駆動回路２の出力端子２５が接続され、第２の半導体スイッチング素子Ｑ２のゲートには、第２のスイッチング素子用ゲート駆動回路３の出力端子３５が接続されている。第１及び第２のスイッチング素子用ゲート駆動回路２及び３は、それぞれ第１及び第２の半導体スイッチング素子Ｑ１及びＱ２のゲートに順方向電圧と逆方向電圧とを印加し得るようにそれぞれ構成されている。 The output terminal 25 of the first switching element gate drive circuit 2 is connected to the gate of the first semiconductor switching element Q1, and the second switching element gate drive is connected to the gate of the second semiconductor switching element Q2. The output terminal 35 of the circuit 3 is connected. The first and second switching element gate drive circuits 2 and 3 are respectively configured to be able to apply a forward voltage and a reverse voltage to the gates of the first and second semiconductor switching elements Q1 and Q2, respectively. ing.

第１のスイッチング素子用ゲート駆動回路２は、後に詳しく説明する第１の駆動回路用電源回路４から供給される順方向電圧が印加される第１の電源端子２１と、第１の駆動回路用電源回路４から供給される逆方向電圧が印加される第２の電源端子２２と、入力端子２３と接地端子２４（図２）とを備えている。図２には、実際に使用する第１のスイッチング素子用ゲート駆動回路２の回路構成の一例が示されている。この回路では、フォトカプラー２６によって電気信号を光信号に変換した後再度電気信号に変換して信号の電気的な絶縁を図っている。フォトカプラー２６の出力は増幅器Ａｍｐで増幅され、インターフェースＩＦで適宜に処理されてトランジスタＴｒ１及びＴｒ２の制御信号として与えられる。インターフェースＩＦからの信号で、導通制御信号が入力端子２３に入力されている期間は、トランジスタＴｒ１を導通させて第１の電源端子２１から出力端子２５を通して順方向電圧が出力される。またインターフェースＩＦからの信号で、導通制御信号が入力端子２３に入力されていないときには、トランジスタＴｒ２を導通状態にして、第２の電源端子２２から出力端子２５を通して逆方向電圧を出力する。このようなスイッチング素子用ゲート駆動回路としては、例えば、シャープ株式会社がＰＣ９２３Ｘの製品番号で販売しているＩＣを用いることができる。 The first switching element gate drive circuit 2 includes a first power supply terminal 21 to which a forward voltage supplied from a first drive circuit power supply circuit 4, which will be described in detail later, and a first drive circuit use. A second power supply terminal 22 to which a reverse voltage supplied from the power supply circuit 4 is applied, an input terminal 23, and a ground terminal 24 (FIG. 2) are provided. FIG. 2 shows an example of the circuit configuration of the first switching element gate drive circuit 2 actually used. In this circuit, an electric signal is converted into an optical signal by the photocoupler 26, and then converted into an electric signal again to achieve electrical insulation of the signal. The output of the photocoupler 26 is amplified by the amplifier Amp, appropriately processed by the interface IF, and given as a control signal for the transistors Tr1 and Tr2. During the period when the conduction control signal is input to the input terminal 23 as a signal from the interface IF, the transistor Tr1 is turned on, and a forward voltage is output from the first power supply terminal 21 through the output terminal 25. When the conduction control signal is not input to the input terminal 23 as a signal from the interface IF, the transistor Tr2 is turned on, and a reverse voltage is output from the second power supply terminal 22 through the output terminal 25. As such a switching element gate drive circuit, for example, an IC sold by Sharp Corporation under the product number PC923X can be used.

また第２の半導体スイッチング素子Ｑ２のゲートを逆バイアスをする場合に用いる第２のスイッチング素子用ゲート駆動回路３も、第１のスイッチング素子用ゲート駆動回路２と同じ構成を有している。第２のスイッチング素子用ゲート駆動回路は、後に説明する第２の駆動回路用電源回路５から供給される順方向電圧が印加される第１の電源端子３１と、第２の駆動回路用電源回路５から供給される逆方向電圧が印加される第２の電源端子３２と、入力端子３３とを備えている。そしてこの第２のスイッチング素子用ゲート駆動回路３も、入力端子３３に導通制御信号Ｓ２が入力されている期間順方向電圧を第２の半導体スイッチング素子Ｑ２のゲートに印加し、入力端子３３に導通制御信号Ｓ２が入力されていない期間は逆方向電圧をゲートに印加する。 The second switching element gate drive circuit 3 used when the gate of the second semiconductor switching element Q2 is reverse-biased also has the same configuration as the first switching element gate drive circuit 2. The second switching element gate drive circuit includes a first power supply terminal 31 to which a forward voltage supplied from a second drive circuit power supply circuit 5 described later is applied, and a second drive circuit power supply circuit. 5 includes a second power supply terminal 32 to which a reverse voltage supplied from 5 is applied, and an input terminal 33. The second switching element gate drive circuit 3 also applies a forward voltage to the gate of the second semiconductor switching element Q2 during the period when the conduction control signal S2 is input to the input terminal 33, and conducts to the input terminal 33. A reverse voltage is applied to the gate during a period when the control signal S2 is not input.

なお第１及び第２のスイッチング素子用ゲート駆動回路２及び３の入力端子２３及び３３にそれぞれ入力される導通制御信号Ｓ１及びＳ２は、図示しない導通信号制御信号発生回路から入力される。導通制御信号Ｓ１及びＳ２は、一般的に位相が反転した信号となっており、第１及び第２の半導体スイッチング素子Ｑ１及びＱ２は、交互のオン・オフ動作をする。 The conduction control signals S1 and S2 inputted to the input terminals 23 and 33 of the first and second switching element gate drive circuits 2 and 3 are inputted from a conduction signal control signal generation circuit (not shown). The conduction control signals S1 and S2 are generally signals whose phases are inverted, and the first and second semiconductor switching elements Q1 and Q2 perform alternate on / off operations.

第１及び第２の駆動回路用電源回路４及び５は、第１及び第２のスイッチング素子用ゲート駆動回路２及び３を通して第１及び第２の半導体スイッチング素子Ｑ１及びＱ２のゲートに印加する順方向電圧及び前記逆方向電圧をそれぞれ発生するように構成されている。 The first and second drive circuit power supply circuits 4 and 5 are applied to the gates of the first and second semiconductor switching elements Q1 and Q2 through the first and second switching element gate drive circuits 2 and 3, respectively. A directional voltage and a reverse voltage are generated.

本実施の形態においては、第１及び第２の駆動回路用電源回路４及び５が、共通の直流電源Ｅを利用するように構成されている。まず第１の駆動回路用電源回路４は、アノードが直流電源Ｅの非接地側端子に接続されたダイオードＤ１と、ダイオードＤ１のカソードに一端が接続された第１のコンデンサＣ１と、第１のコンデンサＣ１に直列に接続された第２のコンデンサＣ２と、第２のコンデンサにコレクタが接続されて、エミッタが直流電源Ｅの接地側端子に接続された絶縁ゲートバイポーラトランジスタからなる充電用半導体スイッチング素子Ｑ３と、第２のコンデンサの両端に並列接続されたツェナーダイオードＺＤ１とを備えている。そして第１のコンデンサＣ１とダイオードＤ１の接続点は、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１に接続されている。また第１のコンデンサＣ１と第２のコンデンサＣ２との接続点は、第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子Ｑ２のコレクタとの接続点に電気的に接続されている。さらに第２のコンデンサと充電用半導体スイッチング素子Ｑ３のコレクタとの接続点が、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２に接続されている。充電用半導体スイッチング素子Ｑ３のベース（ゲート）は、第２のスイッチング素子用ゲート駆動回路３の出力端子３５に接続されている。したがって充電用半導体スイッチング素子Ｑ３は、第２の半導体スイッチング素子Ｑ２と一緒に導通状態または非導通状態になる。 In the present embodiment, the first and second drive circuit power supply circuits 4 and 5 are configured to use a common DC power supply E. The first drive circuit power supply circuit 4 includes a diode D1 whose anode is connected to the non-ground side terminal of the DC power supply E, a first capacitor C1 whose one end is connected to the cathode of the diode D1, A charging semiconductor switching element comprising a second capacitor C2 connected in series to the capacitor C1, and an insulated gate bipolar transistor having a collector connected to the second capacitor and an emitter connected to the ground terminal of the DC power supply E Q3 and a Zener diode ZD1 connected in parallel to both ends of the second capacitor are provided. The connection point between the first capacitor C1 and the diode D1 is connected to the first power supply terminal 21 of the first switching element gate drive circuit 2. The connection point between the first capacitor C1 and the second capacitor C2 is electrically connected to the connection point between the emitter of the first semiconductor switching element Q1 and the collector of the second semiconductor switching element Q2. Furthermore, the connection point between the second capacitor and the collector of the charging semiconductor switching element Q3 is connected to the second power supply terminal 22 of the first switching element gate drive circuit 2. The base (gate) of the charging semiconductor switching element Q3 is connected to the output terminal 35 of the second switching element gate drive circuit 3. Therefore, the charging semiconductor switching element Q3 becomes conductive or non-conductive together with the second semiconductor switching element Q2.

第１の駆動回路用電源回路４では、第２の半導体スイッチング素子Ｑ２が導通状態にあるとき（第１の半導体スイッチング素子Ｑ１が非導通状態にあるとき）に、充電用半導体スイッチング素子Ｑ３のゲートにも、図３（Ｄ）に示すように、第２の半導体スイッチング素子Ｑ２のゲートに入力される信号が入力されて導通状態となり、第１及び第２のコンデンサＣ１及びＣ２が充電される。図３（Ｄ）は、第２の半導体スイッチング素子Ｑ２のゲートに入力されるゲート入力波形（第２のスイッチング素子用ゲート駆動回路３の出力）を示している。第２の半導体スイッチング素子Ｑ２のゲートに入力されるゲート入力波形が立ち上がった時点で、第１のコンデンサＣ１のダイオードＤ１に接続される端子の電圧は半導体スイッチング素子Ｑ１及びＱ２の接続点を基準として正極性側（順方向側）に立ち上がり、第２のコンデンサＣ２の充電用半導体スイッチング素子Ｑ３のコレクタに接続される端子の電圧は半導体スイッチング素子Ｑ１及びＱ２の接続点を基準として負極性側（逆方向側）に立ち下がっている。そして第１及び第２のコンデンサＣ１及びＣ２の充電用半導体スイッチング素子Ｑ３のコレクタに接続される端子電圧は、以後ほぼ一定を保持する。第２の半導体スイッチング素子Ｑ２が導通状態にあるときには、図３（Ｅ）に示されるように、第２の半導体スイッチング素子Ｑ２のゲート−エミッタ間に順方向電圧が印加されている。そしてこのときは、図３（Ｂ）に示すように、第１の半導体スイッチング素子Ｑ１のゲート−エミッタ間には、第２のコンデンサＣ２の両端電圧が第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１のエミッタとの間に逆方向電圧として印加されて逆バイアス状態が作られている。この逆方向電圧が印加されている期間においては、ノイズや電圧変動があっても、逆バイアスの電圧を超える範囲でなければ第１の半導体スイッチング素子Ｑ１が誤って導通状態になることは実質的にない。そして図３（Ａ）に示すように、第１の半導体スイッチング素子Ｑ１のゲートにゲート入力波形が入力されている期間（４の期間）、第１の半導体スイッチング素子Ｑ１は導通状態となる。そしてこの期間は、図３（Ｂ）に示されるように、第１の半導体スイッチング素子Ｑ１のゲート−エミッタ間には順方向電圧が印加されている。この順方向電圧は、第１の駆動回路用電源回路４の第１のコンデンサＣ１の両端電圧が、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１と第１の半導体スイッチング素子Ｑ１のエミッタとの間に印加されて得られたものである。 In the first drive circuit power supply circuit 4, when the second semiconductor switching element Q2 is in a conducting state (when the first semiconductor switching element Q1 is in a non-conducting state), the gate of the charging semiconductor switching element Q3 In addition, as shown in FIG. 3D, a signal input to the gate of the second semiconductor switching element Q2 is input and becomes conductive, and the first and second capacitors C1 and C2 are charged. FIG. 3D shows a gate input waveform (output of the second switching element gate drive circuit 3) inputted to the gate of the second semiconductor switching element Q2. When the gate input waveform input to the gate of the second semiconductor switching element Q2 rises, the voltage at the terminal connected to the diode D1 of the first capacitor C1 is based on the connection point of the semiconductor switching elements Q1 and Q2. The voltage at the terminal rising to the positive polarity side (forward direction side) and connected to the collector of the charging semiconductor switching element Q3 of the second capacitor C2 is negative (reverse) with respect to the connection point of the semiconductor switching elements Q1 and Q2. (Direction side) The terminal voltage connected to the collector of the charging semiconductor switching element Q3 of the first and second capacitors C1 and C2 is kept substantially constant thereafter. When the second semiconductor switching element Q2 is in a conducting state, a forward voltage is applied between the gate and the emitter of the second semiconductor switching element Q2, as shown in FIG. At this time, as shown in FIG. 3B, between the gate and the emitter of the first semiconductor switching element Q1, the voltage across the second capacitor C2 is connected to the first switching element gate drive circuit 2. A reverse bias state is created by applying a reverse voltage between the second power supply terminal 22 and the emitter of the first semiconductor switching element Q1. During the period in which the reverse voltage is applied, even if there is noise or voltage fluctuation, it is practical that the first semiconductor switching element Q1 is erroneously turned on unless it exceeds the reverse bias voltage. Not. As shown in FIG. 3A, the first semiconductor switching element Q1 becomes conductive during a period (period 4) in which the gate input waveform is input to the gate of the first semiconductor switching element Q1. During this period, as shown in FIG. 3B, a forward voltage is applied between the gate and the emitter of the first semiconductor switching element Q1. The forward voltage is equal to the voltage across the first capacitor C1 of the first drive circuit power supply circuit 4, and the first power supply terminal 21 of the first switching element gate drive circuit 2 and the first semiconductor switching element. It is obtained by being applied between the emitter of Q1.

本実施の形態では、ダイオードＤ１及び充電用半導体スイッチング素子Ｑ３を含む回路が、第１及び第２のコンデンサＣ２及びＣ３のためのコンデン充電回路を構成している。本実施の形態では、充電用半導体スイッチング素子Ｑ３が存在することにより、第１のスイッチング素子への逆バイアスの印加を可能とする第２のコンデンサの充電が容易にできるという効果が得られる。また本実施の形態では、第１のスイッチング素子用ゲート駆動回路２の第１の電源端子２１と第１の半導体スイッチング素子Ｑ１及び第２の半導体スイッチング素子Ｑ２の接続点との間に、第１のコンデンサＣ１の両端電圧を印加する回路が、順方向電圧印加回路を構成している。また、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２側にアノードを向けるようにして第２のコンデンサに対して並列接続されたツェナーダイオードＺＤ１を含んで、第２のコンデンサＣ２の両端電圧を第１のスイッチング素子用ゲート駆動回路の第２の電源端子２２と第１の半導体スイッチング素子Ｑ１及び第２の半導体スイッチング素子Ｑ２の接続点との間に印加する回路が、逆方向電圧印加回路を構成している。 In the present embodiment, a circuit including the diode D1 and the charging semiconductor switching element Q3 constitutes a condensed charging circuit for the first and second capacitors C2 and C3. In the present embodiment, the presence of the charging semiconductor switching element Q3 provides an effect that the second capacitor that can apply a reverse bias to the first switching element can be easily charged. In the present embodiment, the first power supply terminal 21 of the first switching element gate drive circuit 2 and the connection point between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 are connected to each other. A circuit for applying the voltage across the capacitor C1 constitutes a forward voltage application circuit. The second capacitor C2 includes a Zener diode ZD1 connected in parallel to the second capacitor so that the anode is directed to the second power supply terminal 22 side of the first switching element gate drive circuit 2. Is applied between the second power supply terminal 22 of the first switching element gate drive circuit and the connection point between the first semiconductor switching element Q1 and the second semiconductor switching element Q2 in the reverse direction. A voltage application circuit is configured.

また第２の駆動回路用電源回路５は、アノードを直流電源の接地側に向けたツェナーダイオードＺＤ２と第３のコンデンサとＣ３とが直列に接続されて構成され且つ直流電源Ｅに対して並列接続された直列回路を備えている。第３のコンデンサＣ３の両端電圧が、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加されている。この順方向電圧を印加する回路が、本実施の形態では、第２の駆動回路用電源回路５における順方向電圧印加回路を構成している。またツェナーダイオードＺＤ２のアノードが、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２に接続されて、ツェナーダイオードＺＤ２の両端電圧が逆方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加されている。この逆方向電圧を印加する回路が、第２の駆動回路用電源回路５における逆方向電圧印加回路を構成している。その結果、図３（Ｂ）と図３（Ｅ）とを対比するとわかるように、第１の半導体スイッチング素子Ｑ１が導通状態にある期間（図３の下部に示した４の期間）及びその前後の所定の期間（図３の下部に示した３と５の期間）の間、第２の半導体スイッチング素子のゲートには逆方向電圧が印加されて逆バイアス状態が作られている。この図３の下部に示した３と５の期間は、２つの半導体スイッチング素子Ｑ１及びＱ２が同時に導通状態になるのを防ぐために設けられた期間である。この例では、ツェナーダイオードＺＤ２を設けるだけで、第２の半導体スイッチング素子Ｑ２のゲートを簡単に逆バイアス状態にすることができる。 The second drive circuit power supply circuit 5 is constituted by a Zener diode ZD2 having a anode directed to the ground side of the DC power supply, a third capacitor, and C3 connected in series and connected in parallel to the DC power supply E. Provided with a series circuit. The voltage across the third capacitor C3 is applied between the first power supply terminal 31 of the second switching element gate drive circuit 3 and the emitter (ground side terminal) of the second semiconductor switching element Q2. . In this embodiment, the circuit for applying the forward voltage constitutes the forward voltage application circuit in the second drive circuit power supply circuit 5. Further, the anode of the Zener diode ZD2 is connected to the second power supply terminal 32 of the second switching element gate drive circuit 3, and the voltage across the Zener diode ZD2 is set as a reverse voltage so that the second switching element gate drive is performed. The voltage is applied between the second power supply terminal 32 of the circuit 3 and the emitter (ground side terminal) of the second semiconductor switching element Q2. The circuit for applying the reverse voltage constitutes a reverse voltage application circuit in the second drive circuit power supply circuit 5. As a result, as can be seen by comparing FIG. 3B and FIG. 3E, the period in which the first semiconductor switching element Q1 is in the conductive state (period 4 shown in the lower part of FIG. 3) and before and after During a predetermined period (periods 3 and 5 shown in the lower part of FIG. 3), a reverse voltage is applied to the gate of the second semiconductor switching element to create a reverse bias state. The periods 3 and 5 shown in the lower part of FIG. 3 are periods provided to prevent the two semiconductor switching elements Q1 and Q2 from becoming conductive at the same time. In this example, the gate of the second semiconductor switching element Q2 can be easily put into the reverse bias state simply by providing the Zener diode ZD2.

なお図４に示す第２の実施の形態のように、第２の駆動回路用電源回路５の第２の電源端子３２を接地すると、ツェナーダイオードＺＤ２は電圧分圧手段として機能するだけで、第２の半導体スイッチング素子Ｑ２のゲートに逆方向電圧を印加することはできない。しかしよほど周囲のノイズ環境が悪くなければ、このような回路構成でも大きな問題は生じない。 Note that, as in the second embodiment shown in FIG. 4, when the second power supply terminal 32 of the second drive circuit power supply circuit 5 is grounded, the Zener diode ZD2 only functions as voltage dividing means, and A reverse voltage cannot be applied to the gate of the second semiconductor switching element Q2. However, if the ambient noise environment is not so bad, even such a circuit configuration does not cause a big problem.

図５は、本発明の第３の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２のコンデンサＣ２の両端にツェナーダイオードＺＤ１を並列に接続しているが、この実施の形態では、ツェナーダイオードＺＤ１に代えて、第１のスイッチング素子用ゲート駆動回路２の第２の電源端子２２側にカソードを向けるようにして第２のコンデンサＣ２に対して並列接続された複数のダイオードＤ０１〜Ｄ０ｎからなるダイオード直列回路を用いている。この場合には、前述のツェナーダイオードＺＤ１のツェナー電圧に相当するドロップ電圧を、直列接続された複数のダイオードＤ０１〜Ｄ０ｎを用いて得ている。このようにしてもダイオード直列回路の両端に、必要な逆方向電圧を得ることができる。 FIG. 5 shows a circuit diagram of a third embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In the first embodiment shown in FIG. 1, a Zener diode ZD1 is connected in parallel to both ends of the second capacitor C2. In this embodiment, instead of the Zener diode ZD1, the first switching element is used. A diode series circuit including a plurality of diodes D01 to D0n connected in parallel to the second capacitor C2 with the cathode facing the second power supply terminal 22 side of the gate drive circuit 2 is used. In this case, a drop voltage corresponding to the Zener voltage of the Zener diode ZD1 is obtained by using a plurality of diodes D01 to D0n connected in series. In this way, a necessary reverse voltage can be obtained at both ends of the diode series circuit.

図６は、本発明の第４の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２のコンデンサＣ２の両端に並列に接続したツェナーダイオードＺＤ１を並列に接続しているが、直列接続された第１及び第２のコンデンサＣ１及びＣ２に対して並列接続された第１及び第２の抵抗素子Ｒ１及びＲ２が直列接続されてなる抵抗分圧回路を用いている。この場合、第１及び第２の抵抗素子Ｒ１及びＲ２の接続点は、第１の半導体スイッチング素子Ｑ１のエミッタと第２の半導体スイッチング素子Ｑ２のコレクタの接続点と第１及び第２のコンデンサＣ１及びＣ２の接続点とにそれぞれ接続される。この場合には、第１及び第２の抵抗素子Ｒ１及びＲ２からなる抵抗分圧回路の分圧比によって、順方向電圧と逆方向電圧とが決まる。したがって第１及び第２の抵抗素子Ｒ１及びＲ２によって決まる分圧比を適宜に設定することにより、任意の逆方向電圧を発生させることができる。 FIG. 6 shows a circuit diagram of the fourth embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In the first embodiment shown in FIG. 1, Zener diodes ZD1 connected in parallel to both ends of the second capacitor C2 are connected in parallel. However, the first and second capacitors C1 and C2 connected in series are connected to each other. A resistance voltage dividing circuit is used in which first and second resistance elements R1 and R2 connected in parallel to each other are connected in series. In this case, the connection point between the first and second resistance elements R1 and R2 is the connection point between the emitter of the first semiconductor switching element Q1 and the collector of the second semiconductor switching element Q2, and the first and second capacitors C1. And the connection point of C2. In this case, the forward voltage and the reverse voltage are determined by the voltage dividing ratio of the resistance voltage dividing circuit including the first and second resistance elements R1 and R2. Therefore, an arbitrary reverse voltage can be generated by appropriately setting the voltage division ratio determined by the first and second resistance elements R1 and R2.

図７は、本発明の第５の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第５の実施の形態では、直流電源として二つの直流電源Ｅ１と直流電源Ｅ２とを直列接続したものを用い、直流電源Ｅ２の両端電圧を逆方向電圧として第２のスイッチング素子用ゲート駆動回路の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタとの間に印加する構成を採用している。 FIG. 7 shows a circuit diagram of the fifth embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In the first embodiment of FIG. 1, the forward voltage and the reverse voltage are obtained by using the third capacitor C3 and the Zener diode ZD2 in the second drive circuit power supply circuit 5. However, in the fifth embodiment, a DC power source in which two DC power sources E1 and E2 are connected in series is used, and the voltage across the DC power source E2 is used as a reverse voltage to drive the gate for the second switching element. A configuration is adopted in which the voltage is applied between the second power supply terminal 32 of the circuit and the emitter of the second semiconductor switching element Q2.

また図８は、本発明の第６の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第６の実施の形態では、ツェナーダイオードＺＤ２に代えて、複数のダイオードＤ１１〜Ｄ１ｎが直列接続されて構成されカソードを直流電源の接地側に向けたダイオード直列回路を用いている。この場合、順方向電圧印加回路は、第３のコンデンサＣ３の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。そして逆方向電圧印加回路は、ダイオード直列回路のカソードを第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２に接続し、ダイオード直列回路のアノードを第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）に電気的に接続して逆方向電圧を第２の半導体スイッチング素子Ｑ２のゲートに印加する。 FIG. 8 shows a circuit diagram of the sixth embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In the first embodiment of FIG. 1, the forward voltage and the reverse voltage are obtained by using the third capacitor C3 and the Zener diode ZD2 in the second drive circuit power supply circuit 5. However, in the sixth embodiment, instead of the Zener diode ZD2, a diode series circuit in which a plurality of diodes D11 to D1n are connected in series and the cathode is directed to the ground side of the DC power supply is used. In this case, the forward voltage application circuit uses the voltage across the third capacitor C3 as the forward voltage, and the first power supply terminal 31 of the second switching element gate drive circuit 3 and the second semiconductor switching element Q2 Applied between the emitter (ground side terminal). The reverse voltage application circuit connects the cathode of the diode series circuit to the second power supply terminal 32 of the second switching element gate drive circuit 3, and the anode of the diode series circuit as the emitter of the second semiconductor switching element Q2. A reverse voltage is applied to the gate of the second semiconductor switching element Q2 by being electrically connected to the (ground side terminal).

また図９は、本発明の第７の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態では、第２の駆動回路用電源回路５に第３のコンデンサＣ３とツェナーダイオードＺＤ２とを用いて順方向電圧と逆方向電圧とを得ている。しかしこの第７の実施の形態では、第３のコンデンサＣ３とツェナーダイオードＺＤ２とに代えて、第１及び第２の抵抗素子Ｒ３及びＲ４を直列接続して構成した抵抗直列回路を用いている。この場合、順方向電圧印加回路は、直流電源Ｅの非接地側端子に接続された第１の抵抗素子Ｒ３の両端電圧を順方向電圧として、第２のスイッチング素子用ゲート駆動回路３の第１の電源端子３１と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。また逆方向電圧印加回路は、直流電源Ｅ１の接地側端子に接続された第２の抵抗素子Ｒ４の両端電圧を、第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に印加する。 FIG. 9 shows a circuit diagram of the seventh embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. In the first embodiment of FIG. 1, the forward voltage and the reverse voltage are obtained by using the third capacitor C3 and the Zener diode ZD2 in the second drive circuit power supply circuit 5. However, in the seventh embodiment, instead of the third capacitor C3 and the Zener diode ZD2, a resistance series circuit configured by connecting the first and second resistance elements R3 and R4 in series is used. In this case, the forward voltage application circuit uses the voltage across the first resistance element R3 connected to the non-ground side terminal of the DC power supply E as the forward voltage, and the first voltage of the second switching element gate drive circuit 3 is the first voltage. Applied between the power supply terminal 31 and the emitter (ground side terminal) of the second semiconductor switching element Q2. The reverse voltage application circuit uses the voltage across the second resistance element R4 connected to the ground-side terminal of the DC power supply E1 as the second power supply terminal 32 of the second switching element gate drive circuit 3 and the second power supply terminal 32. The voltage is applied to the emitter (ground side terminal) of the semiconductor switching element Q2.

また図１０は、本発明の第８の実施の形態の回路図を示している。図１に示した回路の第１の実施の形態と同じ部分には、図１に付した符号と同じ符号を付して説明を省略する。図１の第１の実施の形態のツェナーダイオードＺＤ２に代えて、シャント型レギュレータを用いている。すなわちこの実施の形態では、シャント型レギュレータの制御素子ＳＲを第３のコンデンサＣ３に直列に接続されている。抵抗素子Ｒ５乃至Ｒ６はシャント型レギュレータの制御素子ＳＲを一定電圧を出力するように動作させるための検出抵抗である。このシャント型レギュレータは、制御素子ＳＲが負荷に対して並列に入ることにより、出力電圧を常に一定に保持するように動作する。すなわちこの例では制御素子ＳＲの両端電圧（逆方向電圧）を常に一定の状態にして、シャント型レギュレータの制御素子ＳＲの両端電圧を第２のスイッチング素子用ゲート駆動回路３の第２の電源端子３２と第２の半導体スイッチング素子Ｑ２のエミッタ（接地側端子）との間に逆方向電圧として印加している。 FIG. 10 shows a circuit diagram of an eighth embodiment of the present invention. The same parts as those of the first embodiment of the circuit shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. A shunt regulator is used instead of the Zener diode ZD2 of the first embodiment of FIG. That is, in this embodiment, the control element SR of the shunt regulator is connected in series with the third capacitor C3. The resistor elements R5 to R6 are detection resistors for operating the control element SR of the shunt regulator so as to output a constant voltage. This shunt-type regulator operates so as to always keep the output voltage constant when the control element SR enters the load in parallel. That is, in this example, the voltage across the control element SR (reverse voltage) is always kept constant, and the voltage across the control element SR of the shunt regulator is used as the second power supply terminal of the second switching element gate drive circuit 3. 32 is applied as a reverse voltage between 32 and the emitter (ground side terminal) of the second semiconductor switching element Q2.

いずれの構成であっても、第２の駆動回路用電源回路５を、第２の半導体スイッチング素子Ｑ２を逆バイアスできるように構成すれば、確実にノイズや電圧変動が原因となって発生する誤導通による短絡の発生を防止することができる。 Regardless of the configuration, if the second drive circuit power supply circuit 5 is configured so that the second semiconductor switching element Q2 can be reverse-biased, it is possible to reliably introduce a misleading caused by noise or voltage fluctuation. It is possible to prevent the occurrence of a short circuit due to the passage.

本発明をインバータ等の電力変換回路に用いられるスイッチング回路に適用した第１の実施の形態の要部の回路構成を示す図である。It is a figure which shows the circuit structure of the principal part of 1st Embodiment which applied this invention to the switching circuit used for power converter circuits, such as an inverter. 図１の実施の形態で実際に使用する第１のスイッチング素子用ゲート駆動回路の回路構成の一例を示す図ある。It is a figure which shows an example of the circuit structure of the gate drive circuit for 1st switching elements actually used in embodiment of FIG. （Ａ）乃至（Ｅ）は、図１の実施の形態の動作を説明するために用いる各部の信号波形を示すタイムチャートである。(A) thru | or (E) are time charts which show the signal waveform of each part used in order to demonstrate operation | movement of embodiment of FIG. 本発明の第２の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 2nd Embodiment of this invention. 本発明の第３の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 3rd Embodiment of this invention. 本発明の第４の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 4th Embodiment of this invention. 本発明の第５の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 5th Embodiment of this invention. 本発明の第６の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 6th Embodiment of this invention. 本発明の第７の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 7th Embodiment of this invention. 本発明の第８の実施の形態の構成を示す回路図である。It is a circuit diagram which shows the structure of the 8th Embodiment of this invention.

Explanation of symbols

１スイッチング・ユニット
２第１のスイッチング素子用ゲート駆動回路
３第２のスイッチング素子用ゲート駆動回路
４第１の駆動回路用電源回路
５第２の駆動回路用電源回路
Ｑ１第１の半導体スイッチング素子
Ｑ２第２の半導体スイッチング素子
Ｃ１〜Ｃ３コンデンサ
Ｅ直流電源
ＺＤ１，ＺＤ２ツェナーダイオード DESCRIPTION OF SYMBOLS 1 Switching unit 2 Gate drive circuit for 1st switching elements 3 Gate drive circuit for 2nd switching elements 4 Power supply circuit for 1st drive circuits 5 Power supply circuit for 2nd drive circuits Q1 1st semiconductor switching element Q2 Second semiconductor switching element C1 to C3 Capacitor E DC power supply ZD1, ZD2 Zener diode

Claims

A first semiconductor switching element that is in a conductive state during a period in which a forward voltage is applied to each gate and is in a non-conductive state in a period in which no voltage is applied to the gate or a reverse voltage is applied; A switching unit configured such that a second semiconductor switching element is connected in series so that the second semiconductor switching element is located on the ground side;
A first control circuit configured to apply the forward voltage and the reverse voltage to the gates of the first and second semiconductor switching elements, and controls conduction of the first and second semiconductor switching elements; A gate driving circuit for the first and second switching elements;
First and second driving for generating the forward voltage and the reverse voltage applied to the gates of the first and second semiconductor switching elements through the gate driving circuits for the first and second switching elements, respectively. Circuit power circuit,
The first switching element gate drive circuit is supplied from the first power supply terminal to which the forward voltage supplied from the first drive circuit power supply circuit is applied, and from the first drive circuit power supply circuit. A second power supply terminal to which the reverse voltage is applied and an input terminal, and the forward voltage of the first semiconductor switching element during the period when a conduction control signal is input to the input terminal. Applied to the gate, and configured to apply the reverse voltage to the gate during a period when the conduction control signal is not input to the input terminal,
The second switching element gate drive circuit is supplied from a first power supply terminal to which the forward voltage supplied from the second drive circuit power supply circuit is applied, and from the second drive circuit power supply circuit. A second power supply terminal to which the reverse voltage is applied, and an input terminal, and the forward voltage of the second semiconductor switching element is applied to the input terminal during a period when a conduction control signal is input to the input terminal. Applied to the gate, and configured to apply the reverse voltage to the gate during a period when the conduction control signal is not input to the input terminal,
The first and second drive circuit power supply circuits are configured to use a common DC power supply,
The first drive circuit power supply circuit includes:
First and second capacitors arranged in series between the first power supply terminal and the second power supply terminal of the first switching element gate drive circuit;
A capacitor charging circuit for charging the first and second capacitors with the electric charge supplied from the DC power supply during a period in which the second semiconductor switching element is in a conductive state;
Connection between the first power supply terminal of the first switching element gate drive circuit, the first semiconductor switching element, and the second semiconductor switching element, using the voltage across the first capacitor as the forward voltage. A forward voltage application circuit to be applied between the points;
Connection between the second power supply terminal of the first switching element gate drive circuit, the first semiconductor switching element, and the second semiconductor switching element, with the voltage across the second capacitor as the reverse voltage. and a reverse voltage applying circuit for applying between the point,
The second drive circuit power supply circuit includes:
A Zener diode having an anode directed to the ground side of the DC power supply and a third capacitor connected in series, and a series circuit connected in parallel to the DC power supply;
The voltage across the third capacitor is applied as the forward voltage between the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element. A forward voltage application circuit;
The anode of the Zener diode is connected to the second power supply terminal of the second switching element gate drive circuit, and the cathode of the Zener diode is electrically connected to the ground-side terminal of the second semiconductor switching element. switching circuit, characterized in that and a reverse voltage applying circuit for applying the reverse voltage to the gate of the second semiconductor switching element is.

The second drive circuit power supply circuit includes:
A series of a plurality of diodes connected in series and having a cathode connected to the ground side of the DC power supply and a third capacitor connected in series and connected in parallel to the DC power supply Circuit,
The voltage across the third capacitor is applied as the forward voltage between the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element. A forward voltage application circuit;
The cathode of the diode series circuit is connected to the second power supply terminal of the second switching element gate drive circuit, and the anode of the diode series circuit is electrically connected to the ground side terminal of the second semiconductor switching element. 2. A switching circuit according to claim 1, further comprising a reverse voltage application circuit that is connected to the first voltage switching circuit and applies the reverse voltage to the gate of the second semiconductor switching element.

The second drive circuit power supply circuit includes:
A resistance series circuit configured by connecting first and second resistance elements in series;
The first power supply terminal and the second semiconductor of the second switching element gate drive circuit, using the voltage across the first resistance element connected to the non-ground side terminal of the DC power supply as the forward voltage. A forward voltage application circuit to be applied between the switching element and the ground side terminal;
The voltage between both ends of the second resistance element connected to the ground side terminal of the DC power supply is obtained by using the second power supply end of the second switching element gate drive circuit and the grounding of the second semiconductor switching element. is applied between the negative terminal, to claim 1, characterized in that it comprises a reverse voltage application circuit for applying the reverse voltage to the gate of the second semiconductor switching element as a result The switching circuit described.

The second drive circuit power supply circuit includes:
A shunt regulator having a control element connected to the ground side of the DC power supply and a third capacitor connected in series, and a series circuit connected in parallel to the DC power supply;
The voltage across the third capacitor is applied as the forward voltage between the first power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element. A forward voltage application circuit;
A voltage across the control element of the shunt regulator is applied between the second power supply terminal of the second switching element gate drive circuit and the ground side terminal of the second semiconductor switching element, 2. The switching circuit according to claim 1, further comprising a reverse voltage application circuit that applies the reverse voltage to the gate of the second semiconductor switching element.