JP4081907B2 - 液晶表示装置及び液晶表示素子の駆動方法 - Google Patents
液晶表示装置及び液晶表示素子の駆動方法 Download PDFInfo
- Publication number
- JP4081907B2 JP4081907B2 JP05606199A JP5606199A JP4081907B2 JP 4081907 B2 JP4081907 B2 JP 4081907B2 JP 05606199 A JP05606199 A JP 05606199A JP 5606199 A JP5606199 A JP 5606199A JP 4081907 B2 JP4081907 B2 JP 4081907B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pulse voltage
- pulse
- voltage
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0482—Use of memory effects in nematic liquid crystals
- G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置、特に液晶表示素子を用いた表示装置及び該液晶表示素子の駆動方法に関する。特に液晶と樹脂とを含む液晶表示層を有する液晶表示素子を用いた表示装置及びこの液晶表示素子の駆動方法に関する。
【0002】
【従来の技術】
コレステリック相を示す液晶を含む液晶表示素子は、該液晶による入射光の選択反射を利用しているため偏光板が不要であり、明るい反射型の表示を行うことができる。また、単純マトリクス駆動により、TFTやMIM等のメモリ素子なしに高精細表示が可能である。
【0003】
コレステリック相を示す液晶を含む液晶表示素子を電圧印加により駆動する場合、高低2種類のパルス電圧を該液晶層に印加し液晶分子の配列状態をプレーナ状態とフォーカルコニック状態との間で切替える。液晶層に、該液晶をそのヘリカル軸が電界の方向を向いたホメオトロピック配列にできるだけの高いパルス電圧を印加すると、電圧印加停止後、液晶は各ドメインを構成する液晶分子のヘリカル軸が基板に対して垂直に並んだプレーナ状態となる。また、液晶層に、該液晶を完全なホメオトロピック配列にすることができない低いパルス電圧を印加すると、電圧印加停止後、液晶は各ドメインを構成する液晶分子のヘリカル軸が不規則な方向ないしは基板に対して略平行に並んだフォーカルコニック状態となる。プレーナ状態及びフォーカルコニック状態は電圧印加を停止してもそれぞれ安定に維持される。
【0004】
コレステリック相を示す液晶は、プレーナ状態で該液晶の平均屈折率とヘリカルピッチの積に対応する波長の光を選択的に反射するため、選択反射波長が例えば赤色域、青色域、緑色域にある液晶を用いれば、プレーナ状態で各波長の光を選択的に反射してそれぞれ赤、青、緑に着色して見える。また、コレステリック液晶のヘリカルピッチが短い場合、例えば可視域或いはそれより短い波長領域に選択反射波長を有するようなヘリカルピッチである場合、フォーカルコニック状態では可視光に対する散乱が小さくなって、透明に近い状態が得られる。
【0005】
従って、可視域に選択反射波長を有するコレステリック相を示す液晶を用い、黒色の背景色を設けることにより、プレーナ状態とフォーカルコニック状態の2状態を切り換えることで、選択反射(プレーナ状態)−黒色(フォーカルコニック状態)の表示を行うことができる。
また、液晶の選択反射波長が例えば赤外域にある液晶を用いれば、プレーナ状態で選択反射波長である赤外光のみ反射して可視光等は透過し、それにより透明に見える。また、この場合ヘリカルピッチが比較的長くなるため、液晶はフォーカルコニック状態で入射光を散乱して白濁して見える。
【0006】
従って、赤外域に選択反射波長を有するコレステリック相を示す液晶を用い、黒色の背景色を設けることにより、プレーナ状態とフォーカルコニック状態の2状態を切り換えることで、黒色(プレーナ状態)−白色(フォーカルコニック状態)の表示を行うことができる。
また、ツイストネマティック液晶やスーパーツイストネマティック液晶等を含む液晶表示素子では、駆動電圧の実効値に応じて液晶の状態が変化するため、画素数が多くなった場合には単純マトリクス駆動では実用上十分な表示コントラストが得られ難くなるが、コレステリック相を示す液晶を含む液晶表示素子は前述したようにメモリ性を有するため、画素数が多い場合でも単純マトリクス駆動により実用上十分なコントラストをもって駆動することができる。
【0007】
また、米国特許第5,384,067号によると、重合相分離されたカイラルネマティック液晶と樹脂とからなる液晶複合膜を有する液晶表示素子にパルス電圧を印加してこれを駆動し、そのパルス電圧を、該複合膜中の液晶の全体をプレーナ状態にできる電圧とフォーカルコニック状態にできる電圧の中間の大きさの電圧にし、その電圧の大きさを調整することにより、該複合膜をプレーナ状態となったドメインとフォーカルコニック状態となったドメインが混在する状態とし、これによりグレースケールの表示を行えることが開示されている。
【0008】
このほか、コレステリック相を示す液晶と樹脂からなる複合膜を有する液晶表示素子に、該液晶の分子を電界と平行な方向にホメオトロピック状態にできるだけの大きさを有する第1のパルス電圧を印加した後、所定時間おいて該複合膜を安定化させるための第2のパルス電圧を印加し、該第2パルス電圧の大きさを調整することにより、所望の階調表示を行う方法も研究されている。
【0009】
【発明が解決しようとする課題】
しかしながら、前記米国特許第5,384,067号が示す液晶表示素子の駆動方法や前記第1パルス電圧及び第2パルス電圧の印加による液晶表示素子の駆動方法のように、パルス電圧の大きさを調整して階調表示を行う方法では、該液晶表示素子に接続する駆動回路に高価なアナログICが必要になるため、表示装置が全体として高価なものになる。
【0010】
そこで本発明は、液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供することを課題とする。
また本発明は、安価に多階調の画像を表示できる液晶表示素子の駆動方法を提供することを課題とする。
なかでも特に、本発明は、コレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供すること、並びにコレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子の駆動方法であって安価に多階調の画像を表示できる駆動方法を提供することを課題とする。
【0011】
【課題を解決するための手段】
前記課題を解決するために本発明は、複数の走査電極が設けられた基板、複数の信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子と、前記液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置とを備えた液晶表示装置であり、前記駆動電圧印加装置は、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第1パルス電圧を印加し、該第1パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第1パルス電圧に引き続き該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に前記第2パルス電圧に同期させて第3パルス電圧を印加し、該第3パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第3パルス電圧のパルス幅を制御することを特徴とする液晶表示装置を提供する。
【0013】
また、前記課題を解決するため本発明は、走査電極が設けられた基板、信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子の駆動方法であり、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第1パルス電圧を印加し、該第1パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第1パルス電圧に引き続き該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に前記第2パルス電圧に同期させて第3パルス電圧を印加し、該第3パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第3パルス電圧のパルス幅を制御することを特徴とする液晶表示素子の駆動方法を提供する。
【0015】
本発明の液晶表示装置及び液晶表示素子の駆動方法によると、液晶表示素子の駆動対象画素に対応する走査電極に第1パルス電圧を印加し、これにより該画素における液晶を所定の状態に変化させる。この状態変化により、その前の液晶の状態の影響(ヒステリシス現象)を取り去ることができる。引き続き(所定時間後)該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に該第2パルス電圧に同期させて第3パルス電圧を印加する。このとき、前記駆動対象画素に求められる表示階調に応じて第3パルス電圧のパルス幅を制御する。
【0016】
このように第2パルス電圧及び第3パルス電圧を印加することで、前記第1パルス電圧の印加により状態変化した前記画素の液晶を所定の状態に安定化させ、且つ、該画素における表示階調を所望のものにする。各画素についてこのようなパルス電圧印加処理を行うことで、表示素子全体に所望の多階調画像を表示させることができる。
【0017】
本発明の液晶表示装置において、液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置は、多階調の画像表示を行うにあたり、駆動対象画素に対応する走査電極に第1パルス電圧を印加し、引き続き(所定時間後)該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に該第2パルス電圧に同期させて第3パルス電圧を印加し、このとき、第2パルス電圧のオンタイミングに対する第3パルス電圧のオンタイミング又は(及び)第2パルス電圧のオフタイミングに対する第3パルス電圧のオフタイミングを前記駆動対象画素に求められる表示階調に応じて制御するだけでもよいから、例えば、パルス電圧のオン、オフを制御できる比較的安価なデジタルICを利用して構成でき、ひいては表示装置全体を安価に済ませることができる。本発明の液晶表示素子の駆動方法についても、同様に、例えばパルス電圧のオン、オフを制御できるデジタルICを利用して安価に実施できる。
【0018】
本発明に係る液晶表示装置及び液晶表示素子の駆動方法に用いる液晶表示素子は代表例として、該素子における液晶表示層が、コレステリック相を示す液晶層又は液晶と樹脂とを含む複合膜を有するものを挙げることができる。コレステリック相を示す液晶は、使用環境温度下(代表的には室温下)でコレステリック相を示すものでよい。
【0019】
このような液晶表示層を備えた液晶表示素子の場合、前記第1パルス電圧は駆動対象画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させる電圧とし、前記第2及び第3パルス電圧は、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させるための電圧とすればよい。
【0020】
なお、ホメオトロピック状態とはコレステリック相を示す液晶の分子が電界と平行な方向に並んだ状態をいう。一旦ホメオトロピック状態となった液晶への電圧印加を停止すると、該液晶はプレーナ状態に向かって変化する。液晶をホメオトロピック状態にすることにより、パルス電圧印加前の液晶の状態により該電圧印加停止後の液晶の状態が異なるというヒステリシス現象を回避できる。
【0021】
いずれにしても、ヒステリシス現象を一層確実に回避するために、駆動対象画素に対応する走査電極への前記第1パルス電圧の印加に同期させて該画素に対応する信号電極に該第1パルス電圧とともに該画素を前記所定状態に変化させるための第4パルス電圧を印加してもよい。このようにする場合、液晶表示装置においては前記駆動電圧印加装置をかかる第4パルス電圧を印加できるものにする。
【0022】
かかる第4パルス電圧は、走査電極−信号電極間の電位差を大きくしてヒステリシス現象を一層確実に回避するうえで、第1パルス電圧とは逆極性の電圧とすることができる。
なお、第3パルス電圧も第2パルス電圧とは逆極性の電圧でもよい。
本発明液晶表示装置及び液晶表示素子の駆動方法において、前記第1パルス電圧と第2パルス電圧の大きさは同じである必要はないが、同じにすることにより駆動回路乃至駆動電圧印加装置を簡単、安価にすることができる。また、前記第3パルス電圧と第4パルス電圧についても同様である。
【0023】
駆動回路乃至駆動電圧印加装置をさらに簡単、安価にするために、駆動対象画素に対応するいずれの走査電極についても、少なくとも大きさが同じである第1パルス電圧及び第2パルス電圧を印加するようにしてもよい。例えばある走査電極について、140Vの第1パルス電圧と140Vの第2パルス電圧を印加するとすれば、他の走査電極にも140Vの第1パルス電圧及び140Vの第2パルス電圧を印加するようにしてもよい。
【0024】
また、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第3パルス電圧、又は大きさが同じである第3パルス電圧及び第4パルス電圧を印加するようにしてもよい。
いずれの場合も、本発明の表示装置における駆動電圧印加装置はそのように電圧印加できるように構成すればよい。
【0025】
いずれにしても、前記第1パルス電圧は、単一のパルス電圧でもよいし、複数のパルス電圧からなるものでもよい。第1パルス電圧が、複数のパルス電圧からなるときには、これらパルス電圧の極性は、全て同じ極性でもよく、一部が他のパルス電圧と逆極性でもよい。第1パルス電圧が、複数のパルス電圧からなるときには、これらパルス電圧のパルス間隔は0であってもよい。これらのことは、第2パルス電圧、第3パルス電圧及び第4パルス電圧についても同様である。第3パルス電圧が複数のパルス電圧からなるときには、それらパルス電圧のパルス幅が、駆動対象画素の求められる表示階調に応じて制御されることで、それらパルス電圧の一部又は全部のパルス幅が0になるときがあってもよい。第3パルス電圧が複数のパルス電圧からなるときには、それらパルス電圧のオンタイミング又は(及び)オフタイミングを駆動対象画素に求められる表示階調に応じて制御することで、それらパルス電圧の一部又は全部のパルス幅が0になるときがあってもよい。
【0026】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図1は、本発明に係る表示装置の1例の概略構成図である。この装置は、液晶表示素子A及びこれに接続された駆動回路(駆動電圧印加装置の1例)Bを含んでいる。液晶表示素子Aは、それぞれ1対の透明基板に保持された、青色表示と透明表示との切替えを行える青色表示層31、緑色表示と透明表示との切替えを行える緑色表示層32及び赤色表示と透明表示との切替えを行える赤色表示層33を重ね合わせた積層型のマルチカラー表示を行える液晶表示素子である。各表示層は観察側から青色表示層31、緑色表示層32及び赤色表示層33の順に配置されている。
【0027】
青色表示層31は該層に面して透明電極21、22がそれぞれ複数設けられた透明基板11、12により保持されている。緑色表示層32は該層に面して透明電極23、24がそれぞれ複数設けられた透明基板12、13により保持されている。透明基板12は表示層31、32の保持に共用され、その両面には透明電極22、23が設けられている。赤色表示層33は該層に面して透明電極25、26がそれぞれ複数設けられた透明基板13、14により保持されている。透明基板13は表示層32、33の保持に共用され、その両面には透明電極24、25が設けられている。透明基板14の外側(観察側とは反対側の外側)には、黒色の光吸収体層4が設けられている。
【0028】
また、駆動回路Bは、表示層31、32及び33に電圧印加するドライバ等を含む回路で、各透明電極21、22、23、24、25及び26はこの駆動回路Bに接続されている。
表示層31、32及び33は、ここではそれぞれ液晶と樹脂前駆体を重合相分離させて得られた液晶と樹脂の複合膜である。
【0029】
前記液晶としては、代表的には使用環境温度下(室温下)でコレステリック相を示す液晶を用いることができる。コレステリック相を示す液晶としては、代表的にはコレステリック液晶を例示できる。コレステリック液晶は、液晶分子の長軸が平行に配列した層状構造をとっており、各分子層内において、隣接する分子の長軸が少しずつずれた螺旋構造を有している。
【0030】
コレステリック相を示す液晶としては、この他、ネマティック液晶に所定のヘリカルピッチが得られるようにカイラルドーパントを添加したカイラルネマティック液晶も用いることができる。カイラルネマティック液晶は、カイラルドーパントの添加量を変えることにより、コレステリック相を示す液晶のヘリカルピッチを変化させることができ、これにより所望の選択反射波長を有する液晶にできるという利点がある。なお、ヘリカルピッチとは、液晶分子の螺旋構造のピッチを表す用語であり、液晶分子の螺旋構造に沿って液晶分子が360度回転したときの分子間の距離をいう。
【0031】
ネマティック液晶は棒状の液晶分子が平行に配列しているが層状構造は有していない。ネマティック液晶としては、ビフェニル系、トラン系、ピリミジン系、シクロヘキサン系等のネマティック液晶を例示でき、これらを単独で或いは混合して用いることができる。特に正の誘電異方性を有するものが好ましい。具体的には、例えばシアノビフェニル系のK15(メルク社製)、M15(メルク社製)、混合液晶MN1000XX(チッソ社製)、E44、ZLI−1565、BL009、TL−213、BL−035、MLC6436(以上メルク社製)等を用いることができる。
【0032】
カイラルドーパントは、ネマティック液晶に添加された場合にネマティック液晶の分子をねじる作用を有する添加剤である。カイラルドーパントをネマティック液晶に添加することにより所定のねじれ間隔を有する液晶分子の螺旋構造が生じ、これによりコレステリック相が生じる。
カイラルドーパントとしては、不斉炭素を有する化合物を用いることができ、具体的には、S811、CB15、S1011、CE2(以上メルク社製)等を用いることができる。また、コレステリック液晶であるコレステリックノナノエイト CN(メルク社製)もカイラルドーパントとして用いることができる。
【0033】
カイラルドーパントは、複数種のカイラルドーパントを混合して用いてもよい。このとき、同じ旋光性を誘起するものを組み合わせてもよく、或いは異なる旋光性を誘起するものを組み合わせてもよい。数種類のカイラルドーパントを組み合わせ使用し、その種類や混合比率を選択又は調整することにより、コレステリック相を示す液晶の相転移温度、誘電異方性Δε、屈折率異方性Δn、粘度η等の物性値を調整したり、温度変化に伴う選択反射波長の変化を軽減させたりすることができる。そしてこれにより、液晶表示素子としての特性を向上させることができる。
【0034】
また、樹脂前駆体としては、それには限定されないが、液晶との相互作用、信頼性、基板との密着性等の観点から、光硬化型(例えば紫外線硬化型)のモノマー又は(及び)オリゴマー、例えばアクリル系、メタクリル系又はエポキシ系等の単官能又は多官能樹脂モノマー又は(及び)オリゴマーを用いることが好ましい。このような樹脂前駆体として、具体的にはR−128H、R−712、R−551、TPA−320(以上日本化薬社製)、アダマンチルメタクリレート、BF−530(大八化学社製)等を用いることができる。紫外線硬化性樹脂等の光硬化性樹脂は、重合の開始及び停止の制御や、重合部位の制御を容易に行うことができる。
【0035】
前記表示層を保持する「基板」は、可撓性のある又は可撓性に乏しい板状部材、可撓性ないしは柔軟性のあるフィルム等を含む概念のものである。たとえば表示層を挟持する各基板のうち、最も上に配置される基板11を表示層31を保護するための例えばフィルム状のものとし、その他の基板12、13、14を表示層31、32、33を保持し得るだけの硬度を有する板状のものとすることができる。基板材料には、例えばガラス、ポリエチレンテレフタレート、ポリカーボネイト、ポリエーテルスルホン等を採用できる。
【0036】
透明電極としては、ITO(Indium Tin Oxide)膜、2酸化すず(SnO2 )膜等からなるものを採用できる。該電極はスパッタ法や蒸着法等により基板上に形成することができる。なお、観察側から最も離れた位置に配置される電極26は光吸収体層の一部を兼ねて黒色の電極とすることができる。
電極21、22、23、24、25、26はそれには限定されないが、ここではそれぞれ微細な間隔を保って平行に複数設けられた帯状電極である。電極21、23、25はそれぞれ信号電極であり、電極22、24、26はそれぞれ走査電極である。信号電極と走査電極は互いに直交する方向に配置されている。
【0037】
光吸収体層4としては、例えば黒色のフィルムを用いることができる。また、観察側から最も離れた基板26のいずれかの面に黒色塗料を塗布して該塗膜を光吸収体層としてもよい。
前記液晶表示素子Aは、例えば次のようにして製造できる。電極21を設けた基板11、両面にそれぞれ電極22及び23を設けた基板12、両面にそれぞれ電極24及び25を設けた基板13、電極26を設けた基板14を、電極21と22を対向させ、電極23、24を対向させ、電極25、26を対向させて粒状又は棒状等のスペーサを挟持させて組み立てる。スペーサは液晶表示層の厚さを調整するためのものである。なお、黒色の光吸収体層4を基板14の外側に設けておく。
【0038】
次いで、これらの基板間に樹脂前駆体、液晶及び光重合開始剤の混合物を満たす。液晶としてネマティック液晶にカイラルドーパントを添加して得られるカイラルネマティック液晶を用いる場合は、カイラルドーパントの添加量を調整してカイラルネマティック液晶のヘリカルピッチを調整し、青色領域に選択反射波長を有する液晶、緑色領域に選択反射波長を有する液晶、赤色領域に選択反射波長を有する液晶のそれぞれを作成する。そして、基板11、12間には青色領域に選択反射波長を有する液晶を含む混合物を満たす。基板12、13間には緑色領域に選択反射波長を有する液晶を含む混合物を満たす。基板13、14間には赤色領域に選択反射波長を有する液晶を含む混合物を満たす。
【0039】
光重合開始剤は、樹脂のラジカル重合を光照射により誘起できる材料を用いることができ、具体的には、例えば紫外線照射により誘起することができるDAROCUR1173、IRGACUR184(以上チバガイギー社製)等を用いることができる。
基板間に保持された前記混合物に紫外線等の光を照射して前記樹脂前駆体を硬化させ、液晶と樹脂とを相分離させる。さらに、基板の周囲をシールする。このようにして液晶表示素子Aが得られる。さらに、液晶表示素子Aの透明電極層21、22、23、24、25、26に駆動回路Bを接続する。
【0040】
なお、ここでは基板12及び13として両面にそれぞれ電極層22、23及び24、25が設けられたものを用い、基板11、12、13及び14をスペーサを介して組み立てた後、これらの基板間に形成された三つの領域にそれぞれ液晶・樹脂前駆体混合物を満たして一度に重合相分離を行っているが、この他、片面のみに電極層が設けられた基板対を3対作成し、各基板対間にそれぞれ液晶・樹脂前駆体混合物を満たして重合相分離を行った後、各基板対を透明接着剤を用いて貼り合わせることによって図1に示すような液晶表示素子を作成することもできる。
【0041】
また、ここでは光重合相分離法により樹脂前駆体を硬化させて液晶表示層を作成しているが、この他、柱状や堰状の樹脂構造物を所定の配置パターンで画像表示領域内に設けたものであってもよい。例えば次の方法により液晶表示層を作成することもできる。すなわち、樹脂(例えば分子量1万以上のポリ(メチルフェニルシラン))を有機溶剤等(例えばジクロルメタン)に溶解させた樹脂溶液を透明電極(例えばITO膜からなる電極)を設けた基板(例えばガラス基板)の該電極側の面に塗布し乾燥させる(例えば厚さ10μmの樹脂膜を形成する)。その後、所定の(例えば枡目状の)マスクパターンを有するマスクを通して紫外線等の光(例えば250Wの水銀ランプの光)を照射して該光照射部分を可溶化し、有機溶剤等(例えばイソプロピルアルコール)を用いて該光照射部分を洗浄除去し、マスク形状に対応した樹脂壁を形成する。次いで、この樹脂壁間に液晶(例えばネマティック液晶MN1000XXにカイラルドーパントS811を30.6重量%添加して選択反射波長が550nm(緑色領域)となるように調整した液晶)を注入し、その上から透明電極を形成した透明基板を被せて周囲をシールし、緑色表示を行える液晶パネルとする。同様にして青色表示を行える液晶パネルと赤色表示を行える液晶パネルを作成し、各パネルを透明接着剤を用いて貼り合わせればよい。
【0042】
この手法によると樹脂壁を所定の位置に形成することができるため、開口率の高い樹脂壁を形成することができ、コントラストの高い表示を行える液晶表示素子を作成できる。また、液晶領域の形状を均一にできるとともにその位置を正確に設定できるため、得られる液晶表示素子の各液晶領域ごとの駆動電圧を揃えることができ、その分液晶表示素子全体の駆動電圧を低くすることができる。また、得られる液晶表示素子は表示層の樹脂壁中に液晶を含まないため、樹脂中の液晶による入射光の分散が回避されてその分コントラストが向上する。
【0043】
さらに、次の手法で液晶表示層を作成することもできる。すなわち、前記と同様にしてマスク形状に対応した樹脂壁を形成した後、該樹脂壁間に液晶(例えばネマティック液晶MN1000XXにカイラルドーパントS811を30.6重量%添加して選択反射波長が550nmとなるように調整した液晶)と光重合開始剤IRGACUR184を3重量%含む樹脂前駆体(例えば芳香環を有する単官能アクリレートモノマーR128H)とを重量比で8:2の割合で混合したものを満たす。その上から透明電極を形成した透明基板を被せ、紫外線を照射する(例えば0.02mW/cm2 の紫外線を1時間照射した後、0.25mW/cm2 の紫外線を1時間照射する)ことにより該樹脂前駆体を重合させて相分離させる。
【0044】
なお、液晶表示素子の構成は、上記のような重合層分離による樹脂マトリクスや樹脂構造物などの樹脂材を用いることなく、例えば一対の基板の間に直接コレステリック液晶を挟持したものとすることも可能である。
また、各色表示層31、32及び33のそれぞれにおいて、選択反射によって行われる色表示の色純度や透明状態時の透明度の低下につながる光成分を吸収するために、各表示層に色素を添加したり、それと同等の効果をもたらす着色フィルター層、例えば色ガラスフィルターやカラーフィルム等を配置してもよい。
【0045】
色素は液晶表示素子を構成する液晶、樹脂、透明電極、透明基板のいずれに添加してもよい。また、これらの複数に添加してもよい。着色フィルター層は基板の外側、内側のいずれに配してもよい。いずれにしても、表示品位の低下を避けるため、色素及びフィルターは、各色表示層の液晶による本来の色表示を妨げないように設けることが望ましい。
【0046】
図2に緑色領域に選択反射波長を有する液晶を含む液晶表示層の分光透過率の1例を示す。図2のグラフの横軸は入射光の波長を示し、縦軸は入射光の透過率を示す。これによると、緑色表示層であるため、550nm付近の波長の光が選択反射され透過率が低くなっている。また、波長550nm付近より短い波長域では波長550nm付近より長い波長域に比べて透過率が低くなっている。これは、本発明者らの研究によると、液晶の選択反射波長より長い波長の光は液晶表示層を透過しやすく、液晶の選択反射波長より短い波長の光は該波長が短くなるほど液晶表示層内部で光を散乱し易くなっているからである。このため、特に赤色等の長波長側に選択反射波長を有する液晶を用いて表示を行う場合には、散乱した青色光等による赤色の色純度の低下が生じる。また、透明状態により表示された黒色の反射率が上がり、その分コントラストが低下する。
【0047】
従って、赤色表示層に添加する色素又は配置する着色フィルター等の光吸収材料は、青色光等を吸収するものとすればよく、これにより赤色の色純度及びコントラストが改善され、表示品位を有効に向上させることができる。なお、緑色表示層、青色表示層の場合、色素等の添加により選択反射波長の色表示の色純度を向上させる効果は赤色表示層の場合よりも小さいが、コントラストの向上という点では、赤色表示層の場合と同等の効果がある。このように、選択反射波長より短波長側の光の散乱が主に表示品位を低下させることから、各色表示層の液晶の選択反射波長より短波長側の波長域のスペクトル光を吸収する色素を各表示層ごとに使用することが好ましい。
【0048】
前記色素としては、従来公知の各種色素を使用できる。例えば、樹脂染色用色素、液晶表示用二色性色素等の各種の染料を使用できる。樹脂染色用色素としては、具体的には、SPR−Red1、SPR−Yellow1(以上三井東圧染料社製)等を例示できる。また、液晶表示用二色性色素としては、具体的には、SI−426、M−483(以上三井東圧染料社製)等を例示できる。
【0049】
色素の添加量は、液晶の表示のための切替え動作特性を著しく低下させず、また液晶表示層が樹脂を含むものであって、該表示層を重合相分離により作成する場合は、その重合反応を阻害しない範囲であれば特に制限はないが、液晶表示層の全体に対して0.1重量%以上添加することが好ましい。また、1重量%程度添加すれば十分である。
【0050】
色素添加の代わりに着色フィルターを採用する場合、無色透明のフィルターに前記色素を添加したもの、本来色を有する材料よりなるフィルター、前記色素と同様の働きをする物質からなる膜を基板等の上に形成したもの等を用いることができる。着色フィルター層としては、具体的には、ラッテン・ゼラチン・フィルターNo.8、No.25(以上イーストマン・コダック社製)や市販の色ガラスフィルター等を例示できる。着色フィルター層を配置するのに代えて、観察側の透明基板11、12、13自体をこれらの着色フィルターからなるものとすることも可能であり、同様の効果が得られる。
【0051】
また、液晶の選択反射波長より短波長側の光を多く散乱することから、液晶表示素子Aにおけるように、液晶表示層の配置は、観察側から青色表示層、緑色表示層、赤色表示層の順にすることが好ましいことが分かる。これは、観察側に近い表示層ほど液晶の選択反射波長を短くしておくことにより、観察側すなわち光反射側から離れた層へより多くの光が透過でき、より明るい表示が行えるためである。
【0052】
コレステリック液晶の選択反射は、入射光の直線偏光の光を右又は左の円偏光成分に分解し、そのどちらか一方を反射し他方は透過するものである。従って、図1の表示装置の各表示層31、32、33の光利用効率は最大で50%である。そこで、図16に示すように、図1の表示装置の液晶表示素子において、青色表示層31の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む青色表示層31’、緑色表示層32の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む緑色表示層32’、赤色表示層33の液晶と選択反射波長が同じで螺旋の回転方向が逆の液晶を含む赤色表示層33’を追加し、合計6層の表示層からなる液晶表示素子とすることにより、より明るい表示を行える液晶表示素子とすることができる。この液晶表示素子を用いて同じ色で互いに逆の旋光性を有する光を反射する表示層を個別に駆動することにより再現できる中間色の分解能を向上させることができる。各表示層の積層順はそれには限定されないが、前述した分光透過特性を考慮すれば、観察側より青色表示層31、旋光性が逆の青色表示層31’、緑色表示層32、旋光性が逆の緑色表示層32’、赤色表示層33、旋光性が逆の赤色表示層33’の順にすればよい。これにより、品位の高い表示を行うことができる。
【0053】
さて、図1に示す表示装置は、それぞれ走査電極22と信号電極21の間、走査電極24と信号電極23との間、走査電極26と信号電極25との間に所定の電圧を印加して、全ての表示層の液晶をフォーカルコニック状態にすると、各表示層の液晶が透明となって背景色である黒色を表示する。全ての表示層の液晶をプレーナ状態にすると、各表示層の液晶がそれぞれの選択反射波長の色を反射して白色を表示する。いずれか一つの表示層の液晶のみプレーナ状態とし他の二つの表示層の液晶をフォーカルコニック状態とすると、青色、緑色又は赤色を表示する。いずれか一つの表示層の液晶のみフォーカルコニック状態とし他の二つの表示層の液晶をプレーナ状態とすると、シアン、マゼンタ又はイエローを表示する。以上合わせて8色のマルチカラー表示が可能である。さらに、後述するように、各液晶表示層において中間の選択反射状態を選択することもでき、中間色の表示も可能であり、全体としてフルカラー表示を行える。
【0054】
なお、ここでは3層の液晶表示層からなるマルチカラー表示用の液晶表示素子の例を示したが、本発明に係る表示装置を構成する液晶表示素子は単層の液晶表示層からなるモノカラー表示用の液晶表示素子等であってもよい。
次に、図1の表示装置の駆動回路Bについて、図3(A)及び図3(B)を参照して説明する。
【0055】
駆動回路Bは、図3(A)に示す走査電極駆動回路及び図3(B)に示す信号電極駆動回路からなる。
走査電極駆動回路は、図3(A)に示すように、シフトレジスタ51、ラッチ52及び出力ドライバ部53を有している。
出力ドライバ部53は、図1の液晶表示素子Aの各走査電極(走査ライン)にそれぞれ接続された複数の出力ドライバからなる。各出力ドライバにはそれぞれ対応するラッチ出力が入力される。ラッチ52からの入力がオンのときは、出力ドライバからは波形発生装置54からの出力イネーブル信号に応じた電圧が出力される。また、ラッチ52からの入力がオフのときは、出力ドライバからの出力はオフになる。ラッチ52は、波形発生装置54からの走査ストローブ信号の立ち上がりエッジに同期して、シフトレジスタ51の各出力をラッチする。ラッチ52は、ラッチしたデータを各出力ドライバに向けて出力する。
【0056】
走査動作は次のように実現できる。波形発生装置54からの走査データ及び走査シフトクロックによって、シフトレジスタ51の複数の出力のうちの一つだけをオンするとともに、走査シフトクロックに同期させて、シフトレジスタ51のオンにする出力を順次変えてゆく。シフトレジスタ51からの出力は、走査ストローブ信号に同期して、ラッチ52によりラッチされる。これらにより、ラッチ52の複数の出力のうちの一つだけがオンするとともに、ラッチ52のオンとなっている出力が順に変わる。ラッチ52からオン信号が入力された出力ドライバは選択された状態となり、その出力ドライバからは出力イネーブル信号に応じた電圧が、対応する走査電極に向けて出力される。出力イネーブル信号を例えばパルス信号とすれば、選択された走査電極にパルス電圧を印加できる。このとき、走査電極に印加するパルス電圧のパルス幅や、印加タイミング等は、出力イネーブル信号によって制御される。選択された状態となる出力ドライバが順に変わるため、各走査電極に順に出力イネーブル信号に応じた電圧を印加することができる。
【0057】
また、図3(B)に示すように、信号電極駆動回路はシフトレジスタ部61、ラッチ部62、カウンタ63、コンパレータ部64及び出力ドライバ部65を有している。カウンタ63及びコンパレータ部64はPWM回路を構成する。
出力ドライバ部65は、図1の液晶表示素子Aの各信号電極(信号ライン)にそれぞれ接続された複数の出力ドライバを有している。コンパレータ部64は、各出力ドライバにそれぞれ接続された複数のコンパレータを有している。各コンパレータは、いずれもn[bit]のマグニチュード・コンパレータ(デジタル・コンパレータ)である。ラッチ部62は、各コンパレータにそれぞれ接続された複数のラッチ(図示省略)を有している。各ラッチは、いずれもn[bit]のデータを、波形発生装置66からのデータストローブ信号に同期してラッチすることができる。シフトレジスタ部61は、各ラッチにそれぞれ接続された複数のn[bit]シフトレジスタ(図示省略)を有している。各シフトレジスタには、データシフトクロックに同期させて、駆動対象画素の画像データ(階調データ)を順に入力することができる。各シフトレジスタには、n(nは、2以上の整数)[bit]の画像データ(階調データ)が入力される。画像データは、図示を省略したメモリからシフトレジスタ部61に入力される。
【0058】
信号電極駆動回路は、次のようにして各信号電極に、例えば、画像データに応じてオンタイミングが変化し、オフタイミングが全て同じであるパルス電圧を印加することができる。
各シフトレジスタに入力された画像データは、データストローブ信号に同期して、各ラッチによりラッチされる。
【0059】
一方、カウンタ63は、リセット信号の解除により、0からのカウントアップを開始する。カウンタ63は、カウントクロック信号に同期して、カウントアップする。カウンタ63のカウント値は、各コンパレータに向けて出力される。
各コンパレータは、カウンタ63からのカウント値と、ラッチからの画像データ(階調データ)を比較する。各コンパレータは、カウント値が画像データ以下の場合にはオフ信号を出力し、カウント値が画像データより大きい場合にはオン信号を出力する。
【0060】
これらにより、各出力ドライバから出力される信号は、駆動対象画素の階調に応じて、オンタイミングが変化する。この後、波形発生装置66からラッチ及びカウンタ63にリセット信号を入力することで、各出力ドライバから出力される信号のオフタイミングを全て同じにすることができる。画像データをシフトレジスタに入力するシフト動作とカウント動作はラッチ部62を介しているため、同時に行うことができる。これにより、各出力ドライバから信号を出力している間に、次の信号ラインの画像データをシフトレジスタ部61に入力することができる。
【0061】
この液晶表示素子Aはここでは駆動回路Bにより各液晶表示層について線順次マトリクス駆動される。各液晶表示層の走査電極と信号電極との交差点(画素)に対応する位置には、走査電極に印加した電圧と信号電極に印加した電圧との差に相当する電位差が生じ、その電位差と電圧印加時間とに応じて各画素毎に透過状態、選択反射状態又はそれらの中間的状態が選択され、全体として多階調の画像が表示される。
【0062】
次に、図4を参照して、図1の液晶表示装置において、液晶表示素子の所定の画素を所望の階調に表示させる方法の一例について説明する。
図4は、駆動対象画素に対応する走査電極への印加電圧と、駆動対象画素に対応する信号電極への印加電圧と、走査電極と信号電極間の電位差との関係を示している。図4においては、駆動対象画素の反射率を最大とする場合、駆動対象画素の反射率を最小とする場合及び駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率とする場合のそれぞれの場合における、これらの関係が示されている。
【0063】
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、走査電極には、第1パルス電圧P1と、二つのパルス電圧P21、P22からなる第2パルス電圧を次のように印加する。
走査電極には、パルス幅t1、大きさV1の第1パルス電圧P1を印加し、時間t2の後、パルス幅t3、大きさV1のパルス電圧P21及びパルス幅t3、大きさV1のパルス電圧P22を時間t4の間隔を開けて印加する。
【0064】
一方、信号電極には次のようにパルス電圧を印加する。駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、信号電極には、まず第1パルス電圧P1に同期させて、パルス幅t1、大きさ−V2の第4パルス電圧P4を印加する。第4パルス電圧P4のオンタイミング及びオフタイミングは、第1パルス電圧P1のそれらと一致させる。第4パルス電圧P4の極性は、本例では、第1パルス電圧P1の極性と逆極性に設定されている。信号電極には、第4パルス電圧P4を印加後、さらに二つのパルス電圧P31、P32からなる第3パルス電圧を印加する。パルス電圧P31、P32はいずれも大きさが−V2である。
【0065】
パルス電圧P31及びパルス電圧P32のオンタイミングは、表示しようとする画素の階調に応じて、それぞれパルス電圧P21及びパルス電圧P22のオンタイミングから時間taだけ遅らせる。また、パルス電圧P31及びパルス電圧P32のオフタイミングは、駆動対象画素の階調によらず常に、それぞれパルス電圧P21及びパルス電圧P22のオフタイミングと一致させる。
【0066】
駆動対象画素の反射率を最大とする場合には、ta=0とする。これにより、信号電極には、パルス幅t3のパルス電圧P31、P32が印加される。パルス電圧P31のオンタイミング及びオフタイミングは、パルス電圧P21のそれらと一致する。パルス電圧P32のオンタイミング及びオフタイミングは、パルス電圧P22のそれらと一致する。
【0067】
駆動対象画素の反射率を中間値とする場合には、0<ta<t3の範囲で、パルス電圧P31及びパルス電圧P32のオンタイミングは、それぞれパルス電圧P21及びパルス電圧P22のオンタイミングから時間taだけ遅くする。
駆動対象画素の反射率を最小にする場合には、ta=t3とする。これにより、パルス電圧P31、P32のパルス幅は0になる。すなわち、この場合、信号電極には、第4パルス電圧P4が印加された後、パルス幅が0のパルス電圧P31、P32が印加される。
【0068】
これらにより、図4に示すように、駆動対象画素の液晶には、まず、パルス幅t1、大きさ(V1+V2)のパルス電圧P5が印加される。そして、時間t2の後、駆動対象画素の液晶には、パルス幅t3のパルス電圧P61と、パルス幅t3のパルス電圧P62が時間t4の間隔を開けて印加される。
駆動対象画素の反射率を最大にする場合、パルス電圧P61及びパルス電圧P62の大きさは(V1+V2)となる。
【0069】
駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率にする場合、パルス電圧P61及びパルス電圧P62はそれぞれパルス幅ta、大きさV1の部分と、パルス幅(t3−ta)、大きさ(V1+V2)の二つの部分からなる。
駆動対象画素の反射率を最小にする場合、パルス電圧P61及びパルス電圧P62の大きさはV1となる。
【0070】
このように、信号電極への第3パルス電圧(パルス電圧P31及びパルス電圧P32)印加のオンタイミングを、走査電極への第2パルス電圧(パルス電圧P21及びパルス電圧P22)印加のオンタイミングから、駆動対象画素の表示階調に応じた時間taずつ遅らせることで、信号電極に印加する第3パルス電圧P31およびP32のパルス幅を、ゼロから第2パルス電圧P21、P22のパルス幅まで変化させる。これにより、液晶表示層に印加するパルス電圧P61及びP62の大きさを変える。
【0071】
パルス電圧P5は表示層中の液晶をホメオトロピック状態にすることができる大きさ及び幅を有する電圧とする。パルス電圧P61及びP62のそれぞれの高電圧部分及び低電電圧部分はそれら両部分でパルス電圧P5印加停止後に該液晶を再びホメオトロピック状態に又は不完全なホメオトロピック状態にすることができるように設定する。すなわち、駆動対象画素に求められている表示階調に応じて、時間taの長さを調整することにより、駆動対象画素の液晶に印加されるパルス電圧P61及びパルス電圧P62の各電圧部分の幅を調整し、駆動対象画素の液晶の状態をプレーナ状態、フォーカルコニック状態又はこれらの中間的な所望の状態とする。このような処理を各画素について行うことで、液晶表示素子に反射率が最も高い状態、最も低い状態、およびそれらの中間状態の間の状態を選択させ、多階調の画像を表示させる。
【0072】
なお、第4パルス電圧の印加により、液晶をホメオトロピック状態にするために、駆動対象画素の液晶に印加されるパルス電圧の大きさをV2の大きさだけ大きくすることができる。走査電極への第1パルス電圧の印加のみで液晶表示層をホメオトロピック状態にできるときは、第4パルス電圧の印加は必ずしも要しない。
【0073】
こうして、第2パルス電圧のオンタイミングに対する第3パルス電圧のオンタイミング又は(及び)第2パルス電圧のオフタイミングに対する第3パルス電圧のオフタイミングを制御して、第3パルス電圧のパルス幅をゼロから少なくとも第2パルス電圧のパルス幅まで、前記駆動対象画素に求められる表示階調に応じて変化させる。これにより、当該液晶表示層が取り得る最も高い反射率の状態(すなわちプレーナ状態)から最も低い反射率の状態(すなわちフォーカルコニック状態)までの間の全域に渡って中間状態を選択し得るようになる。特にフルカラー画像の表示を行なう液晶表示装置の場合はできるだけ多くの階調を選択できることが求められるので、このように広いレンジで制御可能なフルカラー表示用液晶表示装置の場合に上記駆動方法は特に有効である。
【0074】
図1の表示装置の液晶表示素子Aにおいて、一つの液晶表示層のみ有しその他は図1の表示装置と同様の液晶表示素子を備えた実験表示装置を用いて、所定の画素に、図4のパターンでパルス電圧を印加した具体的な実施例1について説明する。透過率の測定は、白色光源を有する反射型分光測色計CM−1000(ミノルタ社製)を用いて分光反射率(Y値)を測定することで行った。Y値が小さいほど透明である。
【0075】
液晶表示層はコレステリック相を示す液晶と樹脂とを重量比で8:2の割合で混合したものを用いた。コレステリック相を示す液晶は、ネマティック液晶のMN1000XX及びZLI1565の混合物にカイラルドーパントとしてS811を添加して、550nmの選択反射波長を有する液晶に調整したものを用いた。樹脂前駆体はアダマンチルメタクリレートに20重量%のBF530を混合したものを用いた。
【0076】
電圧印加の条件は、V1=140V、V2=30V、t1=5msec、t2=2msec、t3=2msec、t4=2msecとした。また、信号電極に印加する第3パルス電圧のパルス幅(t3−ta)を0msec〜2msecの範囲で変化させた。このときの、第3パルス電圧を構成するパルス電圧P31及びP32のパルス幅(t3−ta)と液晶表示素子の分光反射率(Y値)との関係を図5に示す。パルス電圧のパルス幅が1.1msec以上ではY値は略11で一定になるが、パルス幅が1.1msecまでの範囲ではY値は4〜11の範囲で連続的に変化している。このように、信号電極に印加する第3パルス電圧のオンタイミングをずらせて、パルス幅を変えることにより、液晶表示素子の表示状態を連続的に変化させることができることが分かる。
【0077】
なお、ここでは駆動回路を簡単、安価にするために、第1パルス電圧P1と第2パルス電圧P2(パルス電圧P21及びP22)の大きさを同じ大きさV1とし、第4パルス電圧P4と第3パルス電圧P3(パルス電圧P31及びP32)の大きさを同じ大きさ−V2としているが、同じでなくてもよい。また、ここでは第2パルス電圧を構成するパルス電圧P21とP22のパルス幅を同じt3としているが、同じでなくてもよい。また、ここではパルス電圧P31及びP32のオンタイミングを、パルス電圧P21及びP22のオンタイミングからそれぞれ時間taづつ遅らせているが、この遅れは同じでなくてもよい。さらに、ここでは第1パルス電圧及び第4パルス電圧をそれぞれ単一のパルス電圧からなるものとし、第2パルス電圧及び第3パルス電圧をそれぞれ二つのパルス電圧からなるものとしているが、これらのパルス電圧を構成するパルス数は1又は2以上のいずれであってもよい。
【0078】
図6から図8を参照して、走査電極及び信号電極へ印加する駆動電圧パターンの他の例を説明する。
図6に示す駆動パターンにおいては、走査電極には図4に示す駆動パターンと同じ駆動パターンにて、第1パルス電圧P1と、パルス電圧P21、P22の二つのパルス電圧からなる第2パルス電圧が印加される。
【0079】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
まず、駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まずパルス幅t1、大きさ−V2の第4パルス電圧P4を、第1パルス電圧P1と同じタイミングで印加する。本例では、第4パルス電圧P4の極性と、第1パルス電圧P1の極性は逆極性である。そして、時間t2の後、次の四つのパルス電圧P31、P32、P33、P34からなる第3パルス電圧を次のように印加する。パルス電圧P31及びP33は、パルス幅がtaで、大きさがV2である。パルス電圧P32及びP34は、パルス幅が(t3−ta)で、大きさが−V2である。パルス電圧P31とP32は、パルス間隔0で印加する。パルス電圧P32とP33は、パルス間隔t4で印加する。パルス電圧P33とP34は、パルス間隔0で印加する。駆動対象画素の表示階調に応じて時間taを変化させることで、パルス電圧P31、P32、P33、P34それぞれのパルス幅を変える。
【0080】
駆動対象画素の反射率を最大の状態にする場合には、時間ta=0とする。これにより、信号電極には、パルス幅0のパルス電圧P31、パルス幅t3のパルス電圧P32、パルス幅0のパルス電圧P33、パルス幅t3のパルス電圧P34が印加される。
駆動対象画素の反射率を最小の状態にする場合には、時間ta=t3とする。これにより、信号電極には、パルス幅t3のパルス電圧P31、パルス幅0のパルス電圧P32、パルス幅t3のパルス電圧P33、パルス幅0のパルス電圧P34が印加される。
【0081】
図6に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の表示階調に応じた大きさのパルス電圧P61、P62を、駆動対象画素の液晶に印加することができる。
図7に示す駆動パターンにおいては、走査電極には、二つのパルス電圧P11、P12からなる第1パルス電圧と、四つのパルス電圧P21、P22、P23、P24からなる第2パルス電圧を印加する。パルス電圧P11は、パルス幅がt1/2で、大きさが−V1である。パルス電圧P12は、パルス幅がt1/2で、大きさがV1である。パルス電圧P11とP12は、パルス間隔0で印加する。パルス電圧P21とP23は、いずれもパルス幅がt3/2で、大きさが−V1である。パルス電圧P22とP24は、いずれもパルス幅がt3/2で、大きさがV1である。パルス電圧P21とP22は、パルス間隔0で印加する。パルス電圧P23とP24は、パルス間隔0で印加する。パルス電圧P22とP23は、パルス間隔t4で印加する。
【0082】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まず二つのパルス電圧P41、P42からなる第4パルス電圧を印加する。パルス電圧P41は、パルス幅がt1/2で、大きさがV2である。パルス電圧P42は、パルス幅がt1/2で、大きさが−V2である。パルス電圧P41の極性は、本例では、パルス電圧P11の極性とは逆極性に設定されている。パルス電圧P41とP42は、パルス間隔0で印加する。パルス電圧P41、P42は、それぞれパルス電圧P11、P12と同じタイミングで印加する。
【0083】
信号電極には、第4パルス電圧の印加の後、さらに次の四つのパルス電圧P31、P32、P33、P34からなる第3パルス電圧を印加する。パルス電圧P31とP33は、いずれもパルス幅が(t3−ta)/2で、大きさがV2である。パルス電圧P32とP34は、いずれもパルス幅が(t3−ta)/2で、大きさが−V2である。パルス電圧P31、P32、P33、P34は、それぞれパルス電圧P21、P22、P23、P24のオンタイミングから時間ta/2遅らせて印加する。駆動対象画素の表示階調に応じて時間taを変化させることで、パルス電圧P31、P32、P33、P34それぞれのパルス幅を変える。
【0084】
駆動対象画素の反射率を最大の状態にする場合には、時間ta=0とする。これにより、信号電極には、いずれもパルス幅がt3/2のパルス電圧P31、P32、P33、P34が印加される。
駆動対象画素の反射率を最小の状態にする場合には、時間ta=t3とする。これにより、信号電極には、いずれもパルス幅が0のパルス電圧P31、P32、P33、P34が印加される。
【0085】
図7に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の液晶には、まず、互いに極性が逆のパルス電圧P51、P52を印加される。その後、駆動対象画素の液晶には、駆動対象画素の表示階調に応じた大きさのパルス電圧P61、P62、P63、P64をすることができる。このように駆動対象画素の液晶に、互いに極性が逆のパルス電圧を順に印加することで、長期的な安定駆動が可能になる。
【0086】
図8に示す駆動パターンにおいては、走査電極には図7に示す駆動パターンと同じ駆動パターンにて、二つのパルス電圧P11、P12からなる第1パルス電圧と、四つのパルス電圧P21〜P24からなる第2パルス電圧が印加される。信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
【0087】
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まず二つのパルス電圧P41、P42からなる第4パルス電圧を印加する。パルス電圧P41は、パルス幅がt1/2で、大きさがV2である。パルス電圧P41の極性は、パルス電圧P11の極性と逆極性に設定されている。パルス電圧P42は、パルス幅がt1/2で、大きさが−V2である。パルス電圧P41とP42は、パルス間隔0で印加する。パルス電圧P41、P42は、それぞれパルス電圧P11、P12と同じタイミングで印加する。
【0088】
信号電極には、第4パルス電圧の印加の後、次の八つのパルス電圧P31〜P38からなる第3パルス電圧を印加する。
パルス電圧P31のオンタイミングは、パルス電圧P21のオンタイミングに一致させる。パルス電圧P31、P32、P33、P34は、それぞれパルス幅がta/2、(t3−ta)/2、ta/2、(t3−ta)/2である。パルス電圧P31、P32、P33、P34は、それぞれ大きさが−V2、V2、V2、−V2である。パルス電圧P31、P32、P33、P34のパルス間隔はいずれも0である。
【0089】
パルス電圧P35のオンタイミングは、パルス電圧P23のオンタイミングに一致させる。パルス電圧P35、P36、P37、P38は、それぞれパルス幅がta/2、(t3−ta)/2、ta/2、(t3−ta)/2である。パルス電圧P35、P36、P37、P38は、それぞれ大きさが−V2、V2、V2、−V2である。パルス電圧P35、P36、P37、P38のパルス間隔はいずれも0である。
【0090】
時間taは、駆動対象画素の表示階調に応じて変化させる。これにより、パルス電圧P31〜P38それぞれのパルス幅を変える。
駆動対象画素の反射率を最大の状態にする場合には、時間ta=0とする。これにより、信号電極には、パルス幅がそれぞれ0、t3/2、0、t3/2、0、t3/2、0、t3/2のパルス電圧P31〜P38が印加される。
【0091】
駆動対象画素の反射率を最小の状態にする場合には、時間ta=t3とする。これにより、信号電極には、パルス幅がそれぞれt3/2、0、t3/2、0、t3/2、0、t3/2、0のパルス電圧P31〜P38が印加される。
図8に示す駆動電圧パターンにて走査電極及び信号電極に電圧印加することで、駆動対象画素の液晶には、まず、互いに極性が逆のパルス電圧P51、P52を印加することができる。その後、駆動対象画素の液晶には、駆動対象画素の表示階調に応じた大きさのパルス電圧P61、P62、P63、P64をすることができる。
【0092】
図9(A)及び図9(B)に、駆動回路の他の例を示す。図9(A)は、走査電極駆動回路の概略ブロック図である。図9(A)に示す走査電極駆動回路は、図3(A)に示すものと同じものである。図9(B)は、信号電極駆動回路の概略ブロック図である。
図9(B)に示す信号電極駆動回路は、図3(B)に示す信号電極駆動回路と次に述べることを除けば実質的に同じものである。
【0093】
図9(B)に示す信号電極駆動回路においては、出力ドライバ部65とコンパレータ部64の間に、反転回路部67が接続されている。また、この反転回路部67には、波形発生装置66からリセット信号が入力される。
図9(B)の信号電極駆動回路におけるシフトレジスタ部61、ラッチ部62、カウンタ63、コンパレータ部64は、図3(B)の信号電極駆動回路におけるそれらと同様の動作をする。
【0094】
反転回路部67は、各出力ドライバにそれぞれ接続された、図10に示す反転回路を複数有している。
反転回路には、波形発生装置66からリセット信号が入力されるとともに、階調データとカウント値の比較結果を示すコンパレータからの出力信号が入力される。
【0095】
リセット信号は、T形(トグル形)のフリップ・フロップ671に入力される。フリップ・フロップ671からの出力は、リセット信号の立ち上がりに同期して、その前のレベル(Hi又はLoレベル)が反転する。フリップ・フロップ671からの出力は、NOT回路674を介してAND回路672に入力されるともに、AND回路673に入力される。
【0096】
コンパレータからの出力信号は、AND回路672に入力されるとともに、NOT回路675を介してAND回路673に入力される。
AND回路672、673の出力は、OR回路676に入力され、OR回路677の出力が出力ドライバに入力される。
図10の反転回路のA点、B点及びC点における信号レベルの関係を示す真理値表を図11に示す。図10の反転回路においては、フリップ・フロップ671からの出力レベルによって、コンパレータ出力信号を反転するか否かを選択することができる。フリップ・フロップ671からの出力レベルがHiのときには、コンパレータ出力信号を反転した信号が、出力ドライバに向けて出力される。また、フリップ・フロップ671からの出力レベルがLoのときには、コンパレータ出力信号と同じ信号が、出力ドライバに向けて出力される。
【0097】
図9(B)に示す信号電極駆動回路は、階調データに応じてオンタイミングが変化し、パルス幅は階調データによらず一定であるパルス電圧を次のようにして各信号電極に印加することができる。
図9(B)に示す信号電極駆動回路においても、シフトレジスタ部61、ラッチ部62、カウンタ63、コンパレータ部64は、図3(B)に示す信号電極駆動回路のそれらと同様の動作をする。各コンパレータは、駆動対象画素の画像データ(階調データ)と、カウンタ63からのカウント値を比較する。各コンパレータは、カウント値が画像データ以下の場合にはオフ信号を出力し、カウント値が画像データより大きい場合にはオン信号を出力する。
【0098】
コンパレータ、反転回路、カウンタ63等の動作を図12を参照してさらに詳しく説明する。図12は、駆動対象画素の画像データ(階調データ)が2であるときと、画像データが3であるときの動作を示している。
リセット信号は波形発生装置66から、第2パルス電圧の立ち上がり及び立ち下がりに同期して出力される。
【0099】
カウンタは、一つ目のリセット信号に同期して、0からのカウントアップを開始する。コンパレータからの出力は、カウント値が画像データより大きくなったところで、LoからHiに変化する。一つ目のリセット信号の後、コンパレータ出力がLoからHiに変化するときには、反転回路のフリップフロップの出力がLoとなるように設定されている。したがって、反転回路は出力ドライバに向けて、コンパレータ出力がLoからHiに変化するのに同期して、LoからHiに変化する信号を出力する。
【0100】
これらにより、反転回路から出力ドライバには、第2パルス電圧のオンタイミングから、画像データに応じた時間だけオンタイミングが遅れた信号が入力される。
カウンタは、二つ目のリセット信号に同期して、0からのカウントアップを再び開始する。コンパレータからの出力は、二つ目のリセット信号によってHiからLoになるが、その二つ目のリセット信号によって反転回路のフリップフロップの出力はHiとなるため、反転回路からの出力は変化せず、Hiを維持する。コンパレータからの出力は、カウント値が画像データより大きくなったところで、再びLoからHiに変化する。このコンパレータ出力の変化で、反転回路からの出力は、HiからLoに変化する。
【0101】
画像データ=Xであるとすると、反転回路からの出力がHiレベルとなる期間は、一つ目のリセット信号の後カウント値が(X+1)になったときから、二つ目のリセット信号の後カウント値が(X+1)になったときまでの間である。したがって、反転回路から出力されるパルスの幅は、画像データによらず常に一定で、リセット信号間隔、すなわち、第2パルス電圧のパルス幅と同じになる。
【0102】
これらにより、図9(B)に示す信号電極駆動回路によると、各信号電極に、第2パルス電圧のオンタイミングから、画像データに応じた時間だけオンタイミングが遅れたパルス電圧であって、パルス幅は画像データによらず常に一定のパルス電圧を印加することができる。
次に、図13を参照して、図1の液晶表示装置において、液晶表示素子の所定の画素を所望の階調に表示させる方法の他の例(参考例)について説明する。
【0103】
図13は、駆動対象画素に対応する走査電極への印加電圧と、駆動対象画素に対応する信号電極への印加電圧と、走査電極と信号電極間の電位差との関係を示している。図13においては、駆動対象画素の反射率を最大とする場合、駆動対象画素の反射率を最小とする場合及び駆動対象画素の反射率を最大反射率と最小反射率の間の中間の反射率とする場合のそれぞれの場合における、これらの関係が示されている。
【0104】
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、走査電極には、第1パルス電圧P1と、二つのパルス電圧P21、P22からなる第2パルス電圧を次のように印加する。
走査電極には、まず、パルス幅t1、大きさV1の第1パルス電圧P1を印加する。走査電極には、さらに、時間t2の後、パルス幅t3、大きさV1のパルス電圧P21及びパルス幅t3、大きさV1のパルス電圧P22を時間t4の間隔を開けて印加する。二つのパルス電圧P21、P22が、走査電極に印加する第2パルス電圧を構成する。時間t3とt4は、例えば、t4≧t3の関係を満たすようにすればよく、本例では、t3=t4である。
【0105】
一方、信号電極には次のようにパルス電圧を印加する。
駆動対象画素の反射率を最大、中間、最小のいずれにする場合においても、信号電極には、まず第1パルス電圧P1に同期させて、パルス幅t1、大きさ−V2の第4パルス電圧P4を印加する。第4パルス電圧P4のオンタイミング及びオフタイミングは、第1パルス電圧P1のそれらと一致させる。第4パルス電圧P4の極性は、本例では、第1パルス電圧P1の極性と逆極性に設定されている。
【0106】
信号電極には、第4パルス電圧P4を印加後、二つのパルス電圧P31、P32からなる第3パルス電圧を印加する。パルス電圧P31、P32はいずれもパルス幅がt3で、大きさが−V2である。
パルス電圧P31及びパルス電圧P32のオンタイミングは、表示しようとする画素の階調に応じて、それぞれパルス電圧P21及びパルス電圧P22のオンタイミングから時間tbだけ遅らせる。パルス電圧P31及びパルス電圧P32のパルス幅は、駆動対象画素の表示階調によらず常に、t3とする。なお、本例では、第3パルス電圧を構成するパルス電圧P31、P32のパルス幅は、いずれも第2パルス電圧を構成するパルス電圧P21、P22のパルス幅と同じとしたが、第3パルス電圧のパルス幅は第2パルス電圧のパルス幅より大きくしてもよい。
【0107】
駆動対象画素の反射率を最大とする場合には、tb=0とする。これにより、信号電極には、パルス幅t3のパルス電圧P31、P32が、それぞれパルス電圧P21、P22と同じタイミングで印加される。
駆動対象画素の反射率を中間値とする場合には、0<tb<t3の範囲で、パルス電圧P31及びパルス電圧P32のオンタイミングは、それぞれパルス電圧P21及びパルス電圧P22のオンタイミングから時間tbだけ遅くする。
【0108】
駆動対象画素の反射率を最小にする場合には、tb=t3とする。これにより、パルス電圧P31、P32のオンタイミングは、それぞれパルス電圧P21、P22のオフタイミングと一致する。
これらにより、図13に示すように、駆動対象画素の液晶には、まず、パルス幅t1、大きさ(V1+V2)のパルス電圧P5が印加される。さらに、駆動対象画素の液晶には、時間t2の後、それぞれパルス幅が(t3+tb)であるパルス電圧P61及びパルス電圧P62が、時間(t4−tb)の間隔を開けて印加される。
【0109】
駆動対象画素の反射率を最も高い状態にする場合(tb=0)、パルス電圧P61とパルス電圧P62は、それぞれパルス幅t3、大きさ(V1+V2)となる。
駆動対象画素の反射率を最も高い状態と最も低い状態との間の中間状態にする場合(0<tb<t3)、パルス電圧P61及びパルス電圧P62は、それぞれパルス幅tb、大きさV1の部分と、パルス幅(t3−tb)、大きさ(V1+V2)の部分と、パルス幅tb、大きさV2の部分とが、この順に並んだ電圧となる。
【0110】
駆動対象画素の反射率を最も低い状態にする場合(tb=t3)、パルス電圧P61及びP62は、それぞれパルス幅t3、大きさV1の部分と、パルス幅tb、大きさV2の部分がこの順に並んだ電圧となる。
このように、信号電極には、走査電極に印加するパルス電圧P21、P22と同じパルス幅のパルス電圧P31、P32を印加する。信号電極には第3パルス電圧(パルス電圧P31及びパルス電圧P32)を、そのオンタイミング及びオフタイミングをそれぞれ走査電極への第2パルス電圧(パルス電圧P21及びパルス電圧P22)印加のオンタイミング及びオフタイミングから、駆動対象画素の表示階調に応じて時間tbだけ遅らせて印加する。これにより、パルス電圧P21に対するパルス電圧P31の位相は、反射率を最小にするときの第2パルス電圧が第3パルス電圧に重ならない状態(第2パルス電圧と第3パルス電圧が同時に印加されない状態)から、反射率を中間にするときの第2パルス電圧と第3パルス電圧の一部が重なる状態を経て、反射率を最大にするときの第2パルス電圧が第3パルス電圧に含まれる状態(第2パルス電圧が印加されているときには、第3パルス電圧が必ず印加されている状態)までの間で変化させる。
【0111】
これらにより、駆動対象画素の液晶に印加されるパルス電圧P61、P62の大きさ、パルス幅を、駆動対象画素の表示階調に応じて変えることができる。
パルス電圧P5は駆動対象画素中の液晶をホメオトロピック状態にすることができるだけの大きさ及び幅を有する電圧とする。パルス電圧P61及びP62を構成する各電圧部分は、パルス電圧P5印加停止後に該液晶を再びホメオトロピック状態に、又は不完全なホメオトロピック状態にすることができるように設定する。すなわち、駆動対象画素に求められている表示階調に応じて、時間tbの長さを調整することにより、駆動対象画素の液晶に印加されるパルス電圧P61及びパルス電圧P62の各電圧部分の幅を調整し、液晶の状態をプレーナ状態、フォーカルコニック状態又はそれらの中間的な所望の状態とする。このような処理を各画素について行うことで、液晶表示素子に反射率が最も高い状態、最も低い状態、およびそれらの中間状態の間の状態を選択させ、多階調の画像を表示させる。
【0112】
以上説明したことをまとめると、図13に示す駆動パターンにおいては、駆動対象画素に対応する走査電極及び信号電極には、次のようにパルス電圧を印加する。駆動対象画素に対応する走査電極には、第1パルス電圧に引き続き第2パルス電圧を印加する。駆動対象画素に対応する信号電極には、第2パルス電圧に同期させて第2パルス電圧のパルス幅以上のパルス幅を持つ第3パルス電圧を印加する。第3パルス電圧の印加にあたり、第2パルス電圧のオンタイミングに対する第3パルス電圧のオンタイミング又は(及び)第2パルス電圧のオフタイミングに対する第3パルス電圧のオフタイミングを、駆動対象画素に求められる表示階調に基づき制御する。これにより、第2パルス電圧の位相に対する第3パルス電圧の位相を、第2パルス電圧と第3パルス電圧とが重ならない状態から、第2パルス電圧が第3パルス電圧に含まれる状態までの間で、駆動対象画素に求められる表示階調に応じて変化させる。
【0113】
前記実施例1で用いたと同様の実験表示装置を用いて、所定の画素に、図13のパターンでパルス電圧を印加した具体例について説明する。透過率の測定方法は、前記実施例1の場合と同様である。
電圧印加の条件は、V1=140V、V2=30V、t1=5msec、t2=2msec、t3=2msec、t4=2msecとした。また、パルス電圧P31及びP32の印加のパルス電圧P21及びP22の印加からの遅れtbを0msec〜2msecの範囲で変化させた。このときの、遅れtbと液晶表示素子の分光反射率(Y値)との関係を図14に示す。この遅れtbが0.6msec以下ではY値は11以上の値となり、1.6msec以上ではY値は4以下の値となる。遅れtbが0.6msec〜1.6msecの範囲ではY値は4〜11の範囲で連続的に変化している。このように、第2パルス電圧と第3パルス電圧のパルス幅を同じにして第3パルス電圧のオンタイミングを第2パルス電圧のオンタイミングに対しずらせて、位相を変えることにより、液晶の表示状態を連続的に変化させることができることが分かる。
【0114】
図15を参照して、走査電極及び信号電極へ印加する駆動電圧パターンのさらに他の例(参考例)を説明する。
図15に示す駆動パターンにおいては、走査電極には、図13に示す駆動パターンと同じ駆動パターンにて、第1パルス電圧P1と、パルス電圧P21、P22の二つパルス電圧からなる第2パルス電圧を印加する。なお、本例においても、t4=t3である。
【0115】
信号電極には、駆動対象画素の表示階調に応じて次のようにパルス電圧を印加する。
駆動対象画素の反射率を中間の状態にする場合について説明する。信号電極には、まずパルス幅t1の第4パルス電圧P4を、第1パルス電圧P1と同じタイミングで印加する。第4パルス電圧P4は、オフレベルをV2とし、オンレベルを−V2とするパルス電圧である。信号電極には、さらに、二つのパルス電圧P31、P32からなる第3パルス電圧を印加する。パルス電圧P31、P32は、いずれもオフレベルをV2とし、オンレベルを−V2とするパルス電圧である。パルス電圧P31、P32のパルス幅はいずれも、本例では、パルス電圧P21、P22のパルス幅と同じt3である。パルス電圧P31、P32は、パルス電圧P21、P22のオンタイミングから、駆動対象画素の表示階調に応じた時間tb遅らせて印加する。
【0116】
駆動対象画素の反射率を最大とする場合には、tb=0とする。これにより、信号電極には、パルス幅t3のパルス電圧P31、P32が、それぞれパルス電圧P21、P22と同じタイミングで印加される。
駆動対象画素の反射率を最小にする場合には、tb=t3とする。これにより、パルス電圧P31、P32のオンタイミングは、それぞれパルス電圧P21、P22のオフタイミングと一致する。
【0117】
これらにより、駆動対象画素の液晶に印加されるパルス電圧P61、P62の大きさ、パルス幅を、駆動対象画素の表示階調に応じて変えることができる。
【0118】
【発明の効果】
本発明によると、液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供することができる。
また本発明によると、安価に多階調の画像を表示できる液晶表示素子の駆動方法を提供することができる。
【0119】
なかでも特に、本発明によると、コレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子を用いた液晶表示装置であって安価に多階調の画像を表示できる液晶表示装置を提供すること、並びにコレステリック相を示す液晶を含む液晶表示層を備えた液晶表示素子の駆動方法であって安価に多階調の画像を表示できる駆動方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置の一例の概略構成を示す図である。
【図2】緑色領域に選択反射波長を有する液晶を含む液晶表示層の入射光の波長とその透過率との関係の1例を示す図である。
【図3】図3(A)は図1に示す液晶表示装置が備える走査電極駆動回路の一例の概略ブロック図であり、図3(B)は図1に示す液晶表示装置が備える信号電極駆動回路の一例の概略ブロック図である。
【図4】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの一例を示す図である。
【図5】図4に示す駆動パターンで液晶表示素子に電圧印加した場合の第3パルス電圧のパルス幅と液晶表示素子の分光反射率との関係の1例を示す図である。
【図6】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの他の例を示す図である。
【図7】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンのさらに他の例を示す図である。
【図8】本発明に係る液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンのさらに他の例を示す図である。
【図9】図9(A)は走査電極駆動回路の一例の概略ブロック図であり、図9(B)は信号電極駆動回路の他の例の概略ブロック図である。
【図10】反転回路の構成を示す図である。
【図11】図10に示す反転回路の各信号電圧の関係を示す真理値表である。
【図12】図10に示す反転回路の各出力信号の波形、位相等を示す図である。
【図13】参考例としての液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの例を示す図である。
【図14】図13に示す駆動パターンで液晶表示素子に電圧印加した場合の第3パルス電圧印加の第2パルス電圧印加からの遅れと液晶表示素子の分光反射率との関係の1例を示す図である。
【図15】他の参考例としての液晶表示素子の駆動方法により走査電極及び信号電極に電圧印加するときの、走査電極及び信号電極に印加する駆動電圧パターンの例を示す図である。
【図16】本発明に係る液晶表示装置の液晶表示素子の他の例の概略構成を示す図である。
【符号の説明】
11、12、13、14 透明基板
21、22、23、24、25、26 透明電極
31、31’、32、32’、33、33' 液晶表示層
31a、32a、33a コレステリック相を示す液晶
31b、32b、33b 樹脂
4 光吸収体層
A 液晶表示素子
B 駆動回路
51 シフトレジスタ
61 シフトレジスタ部
52 ラッチ
62 ラッチ部
53、65 出力ドライバ部
54、66 波形発生装置
63 カウンタ
64 コンパレータ部
Claims (14)
- 複数の走査電極が設けられた基板、複数の信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子と、前記液晶表示素子における走査電極に走査電圧を印加し、信号電極に信号電圧を印加する駆動電圧印加装置とを備えた液晶表示装置であり、前記駆動電圧印加装置は、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第1パルス電圧を印加し、該第1パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第1パルス電圧に引き続き該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に前記第2パルス電圧に同期させて第3パルス電圧を印加し、該第3パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第3パルス電圧のパルス幅を制御することを特徴とする液晶表示装置。
- 前記第1パルス電圧は前記画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させる電圧であり、前記第2及び第3パルス電圧は、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させるための電圧である請求項1記載の液晶表示装置。
- 前記駆動電圧印加装置は、さらに、前記画素に対応する信号電極に、前記第1パルス電圧に同期させて該第1パルス電圧とともに該画素における液晶を前記所定状態に変化させるための第4パルス電圧を印加する請求項1又は2記載の液晶表示装置。
- 前記駆動電圧印加装置は、前記第1パルス電圧と前記第2パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第1パルス電圧及び第2パルス電圧を印加し、駆動対象画素に対応するいずれの信号電極についても大きさが同じである第3パルス電圧を印加する請求項1又は2記載の液晶表示装置。
- 前記駆動電圧印加装置は、前記第1パルス電圧と前記第2パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第1パルス電圧及び第2パルス電圧を印加し、前記第3パルス電圧と前記第4パルス電圧を同じ大きさとして、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第3パルス電圧及び第4パルス電圧を印加するものである請求項3記載の液晶表示装置。
- 前記液晶表示素子を複数備えており、これら液晶表示素子は積層されており、各液晶表示素子が前記のように制御される請求項1記載の液晶表示装置。
- 前記第1および第2パルス電圧の極性と、前記第3パルスの極性とが逆である請求項1記載の液晶表示装置。
- 走査電極が設けられた基板、信号電極が設けられた基板及びこれら両基板間に保持されたコレステリック相を示す液晶を含む液晶表示層を有する液晶表示素子の駆動方法であり、前記液晶表示層における駆動対象画素に対応する走査電極に該画素における液晶を所定状態に変化させる第1パルス電圧を印加し、該第1パルス電圧の印加により状態変化した該画素の液晶を所定の状態に安定化させるために、該第1パルス電圧に引き続き該走査電極に第2パルス電圧を印加するとともに該画素に対応する信号電極に前記第2パルス電圧に同期させて第3パルス電圧を印加し、該第3パルス電圧の印加にあたり、前記駆動対象画素に求められる表示階調に応じて第3パルス電圧のパルス幅を制御することを特徴とする液晶表示素子の駆動方法。
- 前記第1パルス電圧の印加により前記画素における液晶を前記所定変化状態としてホメオトロピック状態に変化させ、前記第2及び第3パルス電圧の印加により、該ホメオトロピック状態の液晶を、該画素に求められる表示階調に応じて、前記所定安定化状態としてプレーナ状態、フォーカルコニック状態又はこれらの中間の状態に安定化させる請求項8記載の液晶表示素子の駆動方法。
- 前記画素に対応する信号電極に、さらに前記第1パルス電圧に同期させて該第1パルス電圧とともに該画素における液晶を前記所定状態に変化させるための第4パルス電圧を印加する請求項8又は9記載の液晶表示素子の駆動方法。
- 前記第1パルス電圧と前記第2パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第1パルス電圧及び第2パルス電圧を印加し、駆動対象画素に対応するいずれの信号電極についても大きさが同じである第3パルス電圧を印加する請求項8又は9記載の液晶表示素子の駆動方法。
- 前記第1パルス電圧と前記第2パルス電圧を同じ大きさとして、且つ、駆動対象画素に対応するいずれの走査電極についても同じ第1パルス電圧及び第2パルス電圧を印加し、前記第3パルス電圧と前記第4パルス電圧を同じ大きさとして、駆動対象画素に対応するいずれの信号電極についても、大きさが同じである第3パルス電圧及び第4パルス電圧を印加する請求項10記載の液晶表示素子の駆動方法。
- 積層された複数の前記液晶表示素子をそれぞれ前記のように制御する請求項8記載の液晶表示素子の駆動方法。
- 前記第1および第2パルス電圧の極性と、前記第3パルスの極性とが逆である請求項8記載の液晶表示素子の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05606199A JP4081907B2 (ja) | 1998-04-15 | 1999-03-03 | 液晶表示装置及び液晶表示素子の駆動方法 |
US09/291,765 US6414666B1 (en) | 1998-04-15 | 1999-04-14 | Liquid crystal display device and method of driving a liquid crystal display element |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10435998 | 1998-04-15 | ||
JP10-104359 | 1998-04-15 | ||
JP05606199A JP4081907B2 (ja) | 1998-04-15 | 1999-03-03 | 液晶表示装置及び液晶表示素子の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000002869A JP2000002869A (ja) | 2000-01-07 |
JP4081907B2 true JP4081907B2 (ja) | 2008-04-30 |
Family
ID=26396982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05606199A Expired - Fee Related JP4081907B2 (ja) | 1998-04-15 | 1999-03-03 | 液晶表示装置及び液晶表示素子の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6414666B1 (ja) |
JP (1) | JP4081907B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2357157A (en) * | 1999-12-07 | 2001-06-13 | Sharp Kk | A method of driving a liquid crystal display device |
JP4715012B2 (ja) * | 2000-04-03 | 2011-07-06 | 旭硝子株式会社 | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 |
WO2001082283A1 (en) * | 2000-04-25 | 2001-11-01 | Koninklijke Philips Electronics N.V. | Driving of display device for obtaining gray scales |
JP4284857B2 (ja) * | 2000-11-06 | 2009-06-24 | コニカミノルタホールディングス株式会社 | 液晶表示装置 |
JP3705436B2 (ja) * | 2003-01-21 | 2005-10-12 | ソニー株式会社 | 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 |
TWI298864B (en) * | 2003-04-18 | 2008-07-11 | Himax Tech Inc | Driving method fro cholesteric texture liquid crystal display |
US20060232185A1 (en) * | 2003-06-20 | 2006-10-19 | Ducasse Stephane | Assembly comprising a cathodoluminescent screen and protective cover therefor |
US7432899B2 (en) * | 2004-05-14 | 2008-10-07 | Industrial Technology Research Institute | Driving scheme for cholesteric liquid crystal display |
US8004482B2 (en) * | 2005-10-14 | 2011-08-23 | Lg Display Co., Ltd. | Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage |
WO2008023415A1 (fr) * | 2006-08-23 | 2008-02-28 | Fujitsu Limited | Élément d'affichage à cristaux liquides, son procédé de commande et papier électronique associé |
JP5034646B2 (ja) | 2007-04-20 | 2012-09-26 | 富士通株式会社 | 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー |
JP5310526B2 (ja) * | 2009-12-18 | 2013-10-09 | 富士通株式会社 | 駆動方法及び表示装置 |
NZ773815A (en) | 2015-03-16 | 2022-07-01 | Magic Leap Inc | Methods and systems for diagnosing and treating health ailments |
IL299497B2 (en) | 2016-04-08 | 2024-02-01 | Magic Leap Inc | Augmented reality systems and methods with variable focus lens elements |
KR102601052B1 (ko) | 2017-02-23 | 2023-11-09 | 매직 립, 인코포레이티드 | 가변 파워 반사기를 갖는 디스플레이 시스템 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2549433B2 (ja) * | 1989-03-13 | 1996-10-30 | 株式会社日立製作所 | 電気光学変調素子の駆動方法およびプリンタ |
CA2102199A1 (en) | 1991-05-02 | 1992-11-03 | William J. Doane | Crystalline light modulating device and material |
JPH09138381A (ja) | 1995-09-14 | 1997-05-27 | Minolta Co Ltd | 表示装置及び液晶表示素子の駆動方法 |
US6222517B1 (en) * | 1997-07-23 | 2001-04-24 | Canon Kabushiki Kaisha | Liquid crystal apparatus |
-
1999
- 1999-03-03 JP JP05606199A patent/JP4081907B2/ja not_active Expired - Fee Related
- 1999-04-14 US US09/291,765 patent/US6414666B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000002869A (ja) | 2000-01-07 |
US6414666B1 (en) | 2002-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4081907B2 (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
US8009249B2 (en) | Liquid crystal display device | |
US6414669B1 (en) | Driving method and apparatus for liquid crystal display device | |
US6433843B1 (en) | Liquid crystal reflective display | |
US7190337B2 (en) | Multi-configuration display driver | |
EP0911794A1 (en) | Display device and method of addressing the same with simultaneous addressing of groups of strobe electrodes and pairs of data electrodes in combination | |
US8089592B2 (en) | Method of forming a full color layer by injecting liquid crystals having same properties into the spaces between the partition spacers | |
JP4207559B2 (ja) | 光変調媒体および光変調方法 | |
JP3713954B2 (ja) | 液晶表示素子の駆動方法 | |
US20090153757A1 (en) | Liquid crystal display element, method of driving the element, and electronic paper having the element | |
WO2012053415A1 (ja) | 液晶表示装置 | |
US20090161034A1 (en) | Drive schemes for driving cholesteric liquid crystal material into the focal conic state | |
JP2001329265A (ja) | 液晶表示素子 | |
JP2004219948A (ja) | 液晶光学素子およびその製造方法 | |
JPH1096917A (ja) | 反射型液晶表示体 | |
JP3944678B2 (ja) | コレステリック液晶表示素子およびコレステリック液晶表示装置 | |
CN115561939A (zh) | 液晶显示装置 | |
JP3893905B2 (ja) | 液晶表示画面の駆動方法および液晶表示装置 | |
JP2001033807A (ja) | 液晶光変調素子 | |
JP2001033805A (ja) | 液晶光変調素子 | |
JPH0961854A (ja) | カラー液晶表示素子 | |
JP4715012B2 (ja) | メモリ性コレステリック液晶表示装置の駆動方法および駆動装置 | |
US20080266510A1 (en) | Liquid crystal display device | |
JPH04317029A (ja) | 投写型液晶表示素子 | |
JP2762783B2 (ja) | カラー表示素子およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |