JP4081731B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP4081731B2
JP4081731B2 JP10327498A JP10327498A JP4081731B2 JP 4081731 B2 JP4081731 B2 JP 4081731B2 JP 10327498 A JP10327498 A JP 10327498A JP 10327498 A JP10327498 A JP 10327498A JP 4081731 B2 JP4081731 B2 JP 4081731B2
Authority
JP
Japan
Prior art keywords
switch element
main switch
voltage
power supply
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10327498A
Other languages
Japanese (ja)
Other versions
JPH11262260A (en
Inventor
守男 佐藤
Original Assignee
大平電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大平電子株式会社 filed Critical 大平電子株式会社
Priority to JP10327498A priority Critical patent/JP4081731B2/en
Publication of JPH11262260A publication Critical patent/JPH11262260A/en
Application granted granted Critical
Publication of JP4081731B2 publication Critical patent/JP4081731B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【産業上の利用分野】
本発明はスイッチング電源装置に関し、特に共振現象を利用した部分共振スイッチに関する。
【0002】
【従来の技術】
従来、固定周波数のパルス幅制御がなされているスイッチング電源の部分共振技術としては、本出願人が先に提供した電流不連続モードの他励式スイッチング電源のソフトスイッチング回路(特開平6−189538)がある。図4にその回路構成を示し、図5に動作波形を示す。
【0003】
図4に示した回路において主スイッチ素子102がターンオフした後、遅延して第2のスイッチ素子104がターンオフする。第2のスイッチ素子104がオン状態のまま主スイッチ素子102がターンオフすれば、ターンオフ時に生じるサージ電圧とノイズはスナバコンデンサ103によって抑えられる。
【0004】
電流不連続モードとは、トランスの励磁エネルギーが放出し終わってから主スイッチ素子102がターンオンする方式を指しているが、励磁エネルギーが放出し終わったとき、トランスは自らのエネルギーで巻線に電圧を生じさせることができなくなり、主スイッチ素子102が次にターンオンするまでの間はスナバコンデンサ103の電圧と直流電源111の電圧の差を振幅とする共振が、コンデンサ103とトランスの1次巻線101によって起きる。
【0005】
図5は主スイッチ素子102両端の電圧波形を示している。図5に示した波形図の不連続期間において、主スイッチ素子102と第2のスイッチ素子104の両方がオフ状態であるため、スナバコンデンサ103の電圧が最も低くなったところで共振が止まる。その理由は、スナバコンデンサ103の放電方向の電流は第2のスイッチ素子104の寄生ダイオードを通って流れるのに対して、充電方向の電流は第2のスイッチ素子104がオフ状態であるために流れることができないからである。
【0006】
主スイッチ素子102がターンオンするとき、スナバコンデンサ103の電圧が最も低い値になっているが、この値もトランスの1次巻線101と2次巻線107の巻線比を適当に選ぶことによりゼロにすることができる。これによって、スナバコンデンサ103の容量を大きくしてもターンオン時に生じる損失が小さくて済む。一方、スナバコンデンサ103の容量を大きくすることによって、主スイッチ素子102のターンオフ時の損失を小さくすることができる。
【0007】
スナバコンデンサ103とトランスの1次巻線101による共振が止まってから、主スイッチ素子102がターンオンするまでの間に、トランスの1次巻線101とその周辺の浮遊容量による周期の短い共振が継続するが浮遊容量が小さいので電圧の高いところでターンオンしても、その損失は小さい。すなわち、ターンオンとターンオフの両方の損失が共に小さいスイッチングが行われる。
【0008】
【発明が解決しようとする課題】
上に示した従来の部分共振の方式は、入力電圧が広い範囲のときに次のような問題が生じる。スナバコンデンサ103とトランスの1次巻線101による共振が止まったときのスナバコンデンサ103の電圧は入力電圧からトランスの1次巻線101のフライバック電圧を引いた値である。従って、共振が止まったときの電圧が入力電圧の全範囲に渡ってゼロになるためには、トランスの1次巻線101のフライバック電圧が、入力電圧の最も高い値と一致するように巻数比が選ばれていなければならない。
【0009】
一方、主スイッチ素子102のオフ期間に主スイッチ素子102に加わる電圧は、入力電圧にトランスの1次巻線101のフライバック電圧を加えた値であるため、フライバック電圧が高い程、耐圧の高いスイッチ素子が必要になる。それに加えて、電流不連続モードの欠点の1つでもあるが、主スイッチ素子102のピーク電流が大きいために、電流容量の大きいスイッチ素子が必要になる。すなわち、耐圧が高くて、電流容量の大きい分、主スイッチ素子のコストが高くなると言える。
【0010】
本発明は、このような欠点を除去するもので、電流連続モードにも応用ができ、かつ、トランスの1次巻線と2次巻線の巻数比に制限を加えることなく、ターンオンとターンオフの両方の損失を共に小さく抑えることのできるスイッチング電源装置を提供することを目的としている。
【0011】
【課題を解決するための手段】
上の目的を達成するために本発明は、トランスの1次巻線に直列に接続された主スイッチ素子と、主スイッチ素子に並列に接続されたスナバコンデンサと、主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたスイッチング電源装置において、主スイッチ素子に直列にダイオードを挿入し、スナバコンデンサに直列にインダクタを挿入し、このインダクタに並列に第2のダイオードと第2のスイッチ素子からなる直列回路を接続し、第2のスイッチ素子の制御電極とパルス幅制御回路の間にパルスの立上がりと立下がりのいずれの時刻も所定時間だけ遅延する遅延回路を接続した。
【0012】
【作用】
主スイッチ素子がターンオフした後、第2のスイッチ素子が遅れてターンオフする。主スイッチ素子がターンオフしたとき第2のスイッチ素子がまだオン状態を維持しているので、スナバコンデンサによってターンオフ時のサージ電圧が吸収される。このときスナバコンデンサを充電する電流は第2のスイッチ素子を通り、スナバコンデンサを放電する電流はインダクタを通る。サージ吸収の期間が過ぎて、スナバコンデンサの電圧が、入力電圧にトランスの1次巻線のフライバック電圧を加えた値で一定になるが、このとき第2のスイッチ素子はオフ状態になっている。
【0013】
主スイッチ素子がオフ状態からターンオンすると、スナバコンデンサはインダクタと主スイッチ素子を流れて放電する。放電は、主スイッチ素子にダイオードが直列に接続されているので半波共振になるが、インダクタの電流がゼロから正弦波の半周期を描いて再びゼロに戻ったときには、スナバコンデンサには極性が反転し、かつ値が放電開始前の電圧に等しい電圧が充電されているので、このとき、第2のスイッチ素子がターンオンすればスナバコンデンサはトランス1次巻線と第2のスイッチ素子を流れて放電する。
【0014】
この放電によりコンデンサの充電エネルギーは、スイッチング電源装置がフライバックコンバータ方式であれば、一旦トランスの励磁エネルギーに変わり、またフォワードコンバータ方式であれば、負荷電流の一部になるので、コンデンサの放電による損失は、充電の回路上に存在する抵抗成分による損失を除けばゼロになる。
【0015】
第2のスイッチ素子に直列に接続されているダイオードは主スイッチ素子がターンオンしたときに、コンデンサの放電が第2のスイッチ素子を流れるのを阻止している。主スイッチ素子に直列に接続されているダイオードは、第2のスイッチ素子がターンオンしたときに、コンデンサの放電が主スイッチ素子を流れるのを阻止している。
【0016】
【実施例】
図1は本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。図2と図3は回路図の主要部分の電圧電流波形を示す波形図である。
【0017】
図1に示した回路において、主スイッチ素子12と第2のスイッチ素子4はパルス幅制御回路14から出力されるパルス電圧によってオンとオフを繰り返すが、第2のスイッチ素子4に加わるパルスは遅延回路5によって遅れる。主スイッチ素子12がターンオンすると、スナバコンデンサ13とインダクタ2による共振電流が主スイッチ素子12を流れ、トランスの1次巻線の励磁電流も主スイッチ素子12を流れる。これらの2つの電流の合計は図2に示したID1の波形によって示される。また、主スイッチ素子12がターンオンする時刻t1と第2のスイッチ素子4がターンオンする時刻t2によってはさまれた区間のスナバコンデンサ13の電圧と電流は、図3のVRとIRの波形によって示される。
【0018】
t1とt2によってはさまれた期間がコンデンサ13とインダクタ2の共振の半周期に調整されていれば、時刻t2においてコンデンサ13の電圧は共振直前の値に負の符号を付けた値になる。すなわち、電圧が反転する。時刻t2において、第2のスイッチ素子4がターンオンするので、コンデンサ13は第2のスイッチ素子を通って放電する。この電流はトランスの1次巻線11を通るのでトランスの励磁エネルギーが増加する。すなわち、コンデンサ13の充電エネルギーがトランスの励磁エネルギーに変換される。図2のID2は第2のスイッチ素子4に流れる電流波形を示している。
【0019】
主スイッチ素子12がターンオフする時刻t3において、第2のスイッチ素子4がオン状態を維持しているので、主スイッチ素子12のターンオフ時に生じるサージ電圧はスナバコンデンサ13によって吸収される。
【0020】
図2に示した波形において、ID1とVD1は主スイッチ素子12の電流と電圧である。時刻t1においては、VD1は高い値であるが、ID1はほぼゼロに近いのでターンオンロスは生じない。また、時刻t3において、ID1は高い値であるが、VD1はほぼゼロに近いのでターンオフロスは生じない。このように、図1に示した回路においては、スイッチングロスが生じないか、または十分小さい値である。
【0021】
t1において、VD1がどのような値をとっても、ID1がゼロから立ち上がるのでターンオンロスを生じない。電流連続モードで動作させるときは、主スイッチ素子12の電圧が高い状態のままターンオンに入るが、このときも、コンデンサ13の放電々流がゼロから立ち上がるのでターンオンロスが生じない。
【0022】
図1に示した実施例は、フライバックコンバータ方式のスイッチング電源装置であるが、本発明はフォワードコンバータ方式のスイッチング電源装置にも実施することができる。
【0023】
【発明の効果】
図4に示した従来方式に比べ、インダクタとダイオードが追加されているが、入力電圧の広い条件下で実施するときには、電流連続モードでも使えるので、主スイッチ素子とトランスに流れるピーク電流が減り、主スイッチ素子とトランスのコストダウンができる。また、フライバックコンバータ方式とフォワードコンバータ方式の両方に実施できるので応用範囲が広い。
【図面の簡単な説明】
【図1】本発明の実施例に係るフライバックコンバータ方式のスイッチング電源装置を示す回路図である。
【図2】図1の主要部の電圧と電流の波形を示す波形図である。
【図3】図1の主要部の電圧と電流の波形を示す波形図である。
【図4】従来方式の一例を示す回路図である。
【図5】図4の主要部の電圧と電流の波形を示す波形図である。
【符号の説明】
1 第1のダイオード
2 インダクタ
3 第2のダイオード
4 第2のスイッチ素子
5 遅延回路
11 トランスの1次巻線
12 主スイッチ素子
13 スナバコンデンサ
14 パルス幅制御回路
15 トランスの2次巻線
16 ダイオード
17 コンデンサ
18 負荷回路
19 直流電源
101 トランスの1次巻線
102 主スイッチ素子
103 スナバコンデンサ
104 第2のスイッチ素子
105 遅延回路
106 パルス幅制御回路
107 トランスの2次巻線
108 ダイオード
109 コンデンサ
110 負荷回路
111 直流電源
VG1 主スイッチ素子のゲート電圧
VG2 第2のスイッチ素子のゲート電圧
ID1 主スイッチ素子の電流
ID2 第2のスイッチ素子の電流
VD1 主スイッチ素子の電圧
VR スナバコンデンサ13の電圧
IR スナバコンデンサ13の電流
[0001]
[Industrial application fields]
The present invention relates to a switching power supply apparatus, and more particularly to a partial resonance switch using a resonance phenomenon.
[0002]
[Prior art]
Conventionally, as a partial resonance technique of a switching power supply in which pulse width control of a fixed frequency is performed, a soft switching circuit (Japanese Patent Laid-Open No. 6-189538) of a current-excited switching power supply previously provided by the present applicant is disclosed. is there. FIG. 4 shows the circuit configuration, and FIG. 5 shows the operation waveform.
[0003]
In the circuit shown in FIG. 4, after the main switch element 102 is turned off, the second switch element 104 is turned off with a delay. If the main switch element 102 is turned off while the second switch element 104 is in an on state, the surge voltage and noise generated at the time of turn-off are suppressed by the snubber capacitor 103.
[0004]
The current discontinuous mode is a method in which the main switch element 102 is turned on after the excitation energy of the transformer has been released. When the excitation energy has been released, the transformer uses the energy of its own voltage to the winding. Until the main switch element 102 is turned on next time, the resonance whose amplitude is the difference between the voltage of the snubber capacitor 103 and the voltage of the DC power supply 111 is the primary winding of the capacitor 103 and the transformer. Wake up by 101.
[0005]
FIG. 5 shows voltage waveforms across the main switch element 102. In the discontinuous period of the waveform diagram shown in FIG. 5, since both the main switch element 102 and the second switch element 104 are in the off state, the resonance stops when the voltage of the snubber capacitor 103 becomes the lowest. The reason is that the current in the discharge direction of the snubber capacitor 103 flows through the parasitic diode of the second switch element 104, whereas the current in the charge direction flows because the second switch element 104 is in the OFF state. Because you can't.
[0006]
When the main switch element 102 is turned on, the voltage of the snubber capacitor 103 is the lowest value. This value is also selected by appropriately selecting the winding ratio of the primary winding 101 and the secondary winding 107 of the transformer. Can be zero. As a result, even if the capacitance of the snubber capacitor 103 is increased, the loss generated at turn-on can be reduced. On the other hand, by increasing the capacitance of the snubber capacitor 103, the loss at the time of turning off the main switch element 102 can be reduced.
[0007]
From the time when the resonance by the snubber capacitor 103 and the primary winding 101 of the transformer ceases until the main switch element 102 is turned on, the short-period resonance by the primary winding 101 of the transformer and the surrounding stray capacitance continues. However, since the stray capacitance is small, even if it is turned on at a high voltage, the loss is small. That is, switching in which both the turn-on and turn-off losses are small is performed.
[0008]
[Problems to be solved by the invention]
The conventional partial resonance method shown above has the following problems when the input voltage is in a wide range. The voltage of the snubber capacitor 103 when the resonance between the snubber capacitor 103 and the primary winding 101 of the transformer stops is a value obtained by subtracting the flyback voltage of the primary winding 101 of the transformer from the input voltage. Therefore, in order for the voltage when the resonance stops to be zero over the entire range of the input voltage, the number of turns so that the flyback voltage of the primary winding 101 of the transformer matches the highest value of the input voltage. The ratio must be chosen.
[0009]
On the other hand, the voltage applied to the main switch element 102 during the OFF period of the main switch element 102 is a value obtained by adding the flyback voltage of the primary winding 101 of the transformer to the input voltage. A high switching element is required. In addition, although it is one of the disadvantages of the current discontinuous mode, a switch element having a large current capacity is required because the peak current of the main switch element 102 is large. That is, it can be said that the cost of the main switch element is increased because the withstand voltage is high and the current capacity is large.
[0010]
The present invention eliminates such drawbacks and can be applied to the continuous current mode, and can be turned on and off without limiting the turns ratio of the primary and secondary windings of the transformer. It is an object of the present invention to provide a switching power supply device that can suppress both losses to a small value.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the present invention controls a main switch element connected in series to a primary winding of a transformer, a snubber capacitor connected in parallel to the main switch element, and an on period of the main switch element. In a switching power supply device having a pulse width control circuit that performs the above operation, a diode is inserted in series with the main switch element, an inductor is inserted in series with the snubber capacitor, and a second diode and a second switch element are connected in parallel with the inductor. A series circuit is connected, and a delay circuit is connected between the control electrode of the second switch element and the pulse width control circuit to delay both the rising and falling times of the pulse by a predetermined time.
[0012]
[Action]
After the main switch element is turned off, the second switch element is turned off with a delay. When the main switch element is turned off, the second switch element is still on, so that the surge voltage at the time of turn-off is absorbed by the snubber capacitor. At this time, the current for charging the snubber capacitor passes through the second switch element, and the current for discharging the snubber capacitor passes through the inductor. After the surge absorption period, the voltage of the snubber capacitor becomes constant at a value obtained by adding the flyback voltage of the primary winding of the transformer to the input voltage. At this time, the second switch element is turned off. Yes.
[0013]
When the main switch element is turned on from the off state, the snubber capacitor flows through the inductor and the main switch element and is discharged. The discharge is half-wave resonant because a diode is connected in series with the main switch element, but when the inductor current returns from zero to a half-sine wave half-cycle again, the snubber capacitor has no polarity. Since the voltage that is inverted and equal to the voltage before the start of discharging is charged, if the second switch element is turned on at this time, the snubber capacitor flows through the transformer primary winding and the second switch element. Discharge.
[0014]
If the switching power supply device is a flyback converter system, the charging energy of the capacitor is temporarily changed to the excitation energy of the transformer, and if it is a forward converter system, it becomes a part of the load current. The loss is zero except for the loss due to the resistance component existing on the charging circuit.
[0015]
A diode connected in series with the second switch element prevents the discharge of the capacitor from flowing through the second switch element when the main switch element is turned on. A diode connected in series with the main switch element prevents the discharge of the capacitor from flowing through the main switch element when the second switch element is turned on.
[0016]
【Example】
FIG. 1 is a circuit diagram showing a flyback converter type switching power supply according to an embodiment of the present invention. 2 and 3 are waveform diagrams showing voltage-current waveforms in the main part of the circuit diagram.
[0017]
In the circuit shown in FIG. 1, the main switch element 12 and the second switch element 4 are repeatedly turned on and off by the pulse voltage output from the pulse width control circuit 14, but the pulse applied to the second switch element 4 is delayed. Delayed by circuit 5. When the main switch element 12 is turned on, the resonance current generated by the snubber capacitor 13 and the inductor 2 flows through the main switch element 12, and the exciting current of the primary winding of the transformer also flows through the main switch element 12. The sum of these two currents is shown by the waveform of ID1 shown in FIG. Further, the voltage and current of the snubber capacitor 13 in the section between the time t1 when the main switch element 12 is turned on and the time t2 when the second switch element 4 is turned on are shown by the waveforms of VR and IR in FIG. .
[0018]
If the period between t1 and t2 is adjusted to a half cycle of resonance between the capacitor 13 and the inductor 2, the voltage of the capacitor 13 becomes a value obtained by adding a negative sign to the value immediately before the resonance at time t2. That is, the voltage is inverted. At time t2, since the second switch element 4 is turned on, the capacitor 13 is discharged through the second switch element. Since this current passes through the primary winding 11 of the transformer, the excitation energy of the transformer increases. That is, the charging energy of the capacitor 13 is converted into the excitation energy of the transformer. ID 2 in FIG. 2 indicates a waveform of a current flowing through the second switch element 4.
[0019]
At time t3 when the main switch element 12 is turned off, the second switch element 4 is kept on, so that the surge voltage generated when the main switch element 12 is turned off is absorbed by the snubber capacitor 13.
[0020]
In the waveform shown in FIG. 2, ID1 and VD1 are the current and voltage of the main switch element 12. At time t1, VD1 is a high value, but since ID1 is nearly zero, no turn-on loss occurs. At time t3, ID1 is a high value, but VD1 is almost zero, so that no turn-off loss occurs. Thus, in the circuit shown in FIG. 1, switching loss does not occur or is a sufficiently small value.
[0021]
No matter what value VD1 takes at t1, ID1 rises from zero, so that no turn-on loss occurs. When operating in the continuous current mode, the main switch element 12 is turned on while the voltage of the main switch element 12 is high. However, since the discharge current of the capacitor 13 rises from zero, no turn-on loss occurs.
[0022]
The embodiment shown in FIG. 1 is a flyback converter type switching power supply, but the present invention can also be implemented in a forward converter type switching power supply.
[0023]
【The invention's effect】
Compared with the conventional method shown in FIG. 4, an inductor and a diode are added, but when implemented under a wide input voltage condition, it can be used in a continuous current mode, so the peak current flowing through the main switch element and the transformer is reduced. The cost of the main switch element and transformer can be reduced. In addition, since it can be applied to both the flyback converter method and the forward converter method, the application range is wide.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a flyback converter switching power supply according to an embodiment of the present invention.
FIG. 2 is a waveform diagram showing waveforms of voltage and current in the main part of FIG.
FIG. 3 is a waveform diagram showing waveforms of voltage and current in the main part of FIG.
FIG. 4 is a circuit diagram showing an example of a conventional method.
5 is a waveform diagram showing waveforms of voltage and current in the main part of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 1st diode 2 Inductor 3 2nd diode 4 2nd switch element 5 Delay circuit 11 Transformer primary winding 12 Main switch element 13 Snubber capacitor 14 Pulse width control circuit 15 Transformer secondary winding 16 Diode 17 Capacitor 18 Load circuit 19 DC power supply 101 Transformer primary winding 102 Main switch element 103 Snubber capacitor 104 Second switch element 105 Delay circuit 106 Pulse width control circuit 107 Transformer secondary winding 108 Diode 109 Capacitor 110 Load circuit 111 DC power supply VG1 Main switch element gate voltage VG2 Second switch element gate voltage ID1 Main switch element current ID2 Second switch element current VD1 Main switch element voltage VR Voltage of snubber capacitor 13 Snubber capacitor 1 Current of

Claims (1)

トランスの1次巻線と前記1次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子に並列に接続されたスナバコンデンサと前記主スイッチ素子のオン期間を制御するパルス幅制御回路を備えたスイッチング電源装置において、前記主スイッチ素子に直列に第1のダイオードを挿入し、前記スナバコンデンサに直列にインダクタを挿入し、前記インダクタに並列に第2のダイオードと第2のスイッチ素子からなる直列回路を接続し、前記主スイッチ素子のターンオンとターンオフの時刻から各々所定時間だけ遅延して前記第2のスイッチ素子にターンオンとターンオフの制御信号を与える遅延回路を前記パルス幅制御回路と前記第2のスイッチ素子の制御電極の間に接続したことを特徴とするスイッチング電源装置。A primary winding of a transformer, a main switch element connected in series to the primary winding, a snubber capacitor connected in parallel to the main switch element, and a pulse width control circuit for controlling an on period of the main switch element In the switching power supply device provided, a first diode is inserted in series with the main switch element, an inductor is inserted in series with the snubber capacitor, and a second diode and a second switch element are formed in parallel with the inductor. A delay circuit connected to the series circuit and delayed by a predetermined time from the turn-on time and turn-off time of the main switch element to give a turn-on and turn-off control signal to the second switch element is provided with the pulse width control circuit and the first A switching power supply device, characterized in that the switching power supply device is connected between control electrodes of two switch elements.
JP10327498A 1998-03-11 1998-03-11 Switching power supply Expired - Fee Related JP4081731B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10327498A JP4081731B2 (en) 1998-03-11 1998-03-11 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10327498A JP4081731B2 (en) 1998-03-11 1998-03-11 Switching power supply

Publications (2)

Publication Number Publication Date
JPH11262260A JPH11262260A (en) 1999-09-24
JP4081731B2 true JP4081731B2 (en) 2008-04-30

Family

ID=14349805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10327498A Expired - Fee Related JP4081731B2 (en) 1998-03-11 1998-03-11 Switching power supply

Country Status (1)

Country Link
JP (1) JP4081731B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729395B2 (en) * 2011-02-14 2015-06-03 富士通株式会社 Power factor correction circuit

Also Published As

Publication number Publication date
JPH11262260A (en) 1999-09-24

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
JP2961897B2 (en) Switching power supply
US5438498A (en) Series resonant converter having a resonant snubber
JP2003088117A (en) Switching power supply unit
US10291140B2 (en) Phase-shifted full-bridge topology with current injection
JPH04368464A (en) Dc power source
JP2001333576A (en) Method of controlling dc-dc converter
JP3664012B2 (en) Switching power supply
JP4081731B2 (en) Switching power supply
JP2001203088A (en) Lighting circuit of discharge lamp
JP2835899B2 (en) Soft-switching circuit of discontinuous switching power supply in discontinuous current mode
JP3390902B2 (en) Resonant snubber circuit
JP4304751B2 (en) Ringing choke converter with improved turn-on loss
KR102640321B1 (en) Equipment and method of resonant flyback power conversion using a microcontroller
JP2004096981A (en) Low loss circuit of partial resonance self excitation type switching power supply
JP4253808B2 (en) Switching power supply
JP3306542B2 (en) Partially Resonant Self-Excited Switching Power Supply Low Loss Circuit
JPH11332251A (en) Current-controlled inverter circuit and its control method, capacitor charged, and laser device therewith
JP3579789B2 (en) High power factor switching power supply
JPH11187658A (en) Dc-to-dc converter
JPH0147116B2 (en)
JPH10295077A (en) Switching power-supply apparatus
JP3090540B2 (en) Constant current input type voltage resonance converter
JP2001292569A (en) Method for controlling on pulse width of synchronous rectifier in flyback convertor
KR980011537A (en) Flyback converter with zero voltage switching.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees