JP4073945B1 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4073945B1 JP4073945B1 JP2007004595A JP2007004595A JP4073945B1 JP 4073945 B1 JP4073945 B1 JP 4073945B1 JP 2007004595 A JP2007004595 A JP 2007004595A JP 2007004595 A JP2007004595 A JP 2007004595A JP 4073945 B1 JP4073945 B1 JP 4073945B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- wiring
- substrates
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1327—Moulding over PCB locally or completely
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
【解決手段】先ず、絶縁性基材の両面に所要の形状に形成された配線層を有し、一方の面の配線層上に金属バンプが形成された両面配線単層基板を作製する。そして、この単層基板を所要枚数(10a〜10e)用意して積層する。その際、最上層に配置される基板については金属バンプを形成しない状態で用意し、隣合う基板の一方の基板の金属バンプと他方の基板の対応する配線層とが接続されるように位置合わせして各基板を積層する。次に、積層された各基板10a〜10e間に樹脂12を充填する。そして、以上の工程により得られた多層基板の両面に、それぞれ当該配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように絶縁層を形成する。
【選択図】図5
Description
図1は本発明の第1の実施形態に係る多層配線基板の製造方法を用いて製造された多層配線基板の一構成例を断面図の形態で示したものである。
図9は本発明の第2の実施形態に係る多層配線基板の製造方法を用いて製造された多層配線基板の一構成例を断面図の形態で示したものである。
5a,5b…配線層、
6…Auバンプ(基板間接続端子)、
7…はんだ(導電性材料)、
8…Cuポスト(基板間接続端子)、
9…導電性材料、
9a…導電性ペースト、
10(10a〜10e),40(40a〜40e)…両面配線単層基板、
12,22,42,52…樹脂層、
14,24,44,54…ソルダレジスト層(保護膜/絶縁層)、
20,30…多層配線基板、
20a,20b,20c,50a,50b,50c…多層基板、
70…転写用のステージ台。
Claims (6)
- 絶縁性基材の両面にそれぞれ所要の形状にパターニング形成された配線層を有し、一方の面の配線層上に金属バンプが形成された両面配線単層基板を作製する工程と、
前記両面配線単層基板を所要枚数用意して積層する工程であって、最上層に配置される基板については前記金属バンプを形成しない状態で用意し、隣合う基板の一方の基板の金属バンプと他方の基板の対応する配線層とが接続されるように位置合わせし、かつ各基板間の所定数の隙間にプリプレグを介在させて各基板を一括積層する工程と、
積層された各基板間に樹脂を充填する工程であって、前記プリプレグを介在させていない残りの隙間に樹脂を充填する工程と、
以上の工程により得られた多層基板の両面に、それぞれ当該配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように絶縁層を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 絶縁性基材の両面にそれぞれ所要の形状にパターニング形成された配線層を有し、一方の面の配線層上に金属バンプが形成された両面配線単層基板を作製する工程と、
前記両面配線単層基板を所要枚数用意して積層する工程であって、最上層に配置される基板については前記金属バンプを形成しない状態で用意し、隣合う基板の一方の基板の金属バンプと他方の基板の対応する配線層とが接続されるように位置合わせし、かつ各基板間の所定数の隙間にプリプレグを介在させて各基板を一括積層する工程と、
積層された各基板間に樹脂を充填する工程であって、前記プリプレグを介在させていない残りの隙間に樹脂を充填する工程と、
以上の工程により得られた多層基板を所要枚数用意して積層する工程であって、内側に配置される多層基板については一方の面の配線層上に金属バンプを形成した状態で用意し、隣合う多層基板の一方の多層基板の金属バンプと他方の多層基板の対応する配線層とが接続されるように位置合わせして各多層基板を積層する工程と、
積層された各多層基板間に樹脂を充填する工程と、
以上の工程により得られた構造体の両面に、それぞれ当該配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように絶縁層を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 絶縁性基材の両面にそれぞれ所要の形状にパターニング形成された配線層を有し、少なくとも一方の面の配線層上に金属ポストが形成され、さらに該金属ポストの頂部に導電性材料が形成された両面配線単層基板を作製する工程と、
前記両面配線単層基板を所要枚数用意して積層する工程であって、少なくとも最上層及び最下層に配置される基板については前記金属ポスト及び導電性材料を形成しない状態で用意し、内側に配置される基板に設けられた金属ポスト及び導電性材料を介して各基板の配線層が相互に接続されるように位置合わせし、かつ各基板間の所定数の隙間にプリプレグを介在させて各基板を一括積層する工程と、
積層された各基板間に樹脂を充填する工程であって、前記プリプレグを介在させていない残りの隙間に樹脂を充填する工程と、
以上の工程により得られた多層基板の両面に、それぞれ当該配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように絶縁層を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 絶縁性基材の両面にそれぞれ所要の形状にパターニング形成された配線層を有し、少なくとも一方の面の配線層上に金属ポストが形成され、さらに該金属ポストの頂部に導電性材料が形成された両面配線単層基板を作製する工程と、
前記両面配線単層基板を所要枚数用意して積層する工程であって、少なくとも最上層及び最下層に配置される基板については前記金属ポスト及び導電性材料を形成しない状態で用意し、内側に配置される基板に設けられた金属ポスト及び導電性材料を介して各基板の配線層が相互に接続されるように位置合わせし、かつ各基板間の所定数の隙間にプリプレグを介在させて各基板を一括積層する工程と、
積層された各基板間に樹脂を充填する工程であって、前記プリプレグを介在させていない残りの隙間に樹脂を充填する工程と、
以上の工程により得られた多層基板を所要枚数用意して積層する工程であって、内側に配置される多層基板については少なくとも一方の面の配線層上に金属ポストを形成し、さらに該金属ポストの頂部に導電性材料を形成した状態で用意し、内側に配置される多層基板に設けられた金属ポスト及び導電性材料を介して各多層基板の配線層が相互に接続されるように位置合わせして各多層基板を積層する工程と、
積層された各多層基板間に樹脂を充填する工程と、
以上の工程により得られた構造体の両面に、それぞれ当該配線層の所定の箇所に画定されたパッド部分を除いて全面を覆うように絶縁層を形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 前記両面配線単層基板の積層に先立ち、各基板間の所要箇所にスペーサを設けておくことを特徴とする請求項1から4のいずれか一項に記載の多層配線基板の製造方法。
- 前記両面配線単層基板を作製する工程において、前記絶縁性基材の両面に配線層を形成した後、前記金属ポストを形成する前に、当該配線層を覆うように絶縁層を形成することを特徴とする請求項3又は4に記載の多層配線基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004595A JP4073945B1 (ja) | 2007-01-12 | 2007-01-12 | 多層配線基板の製造方法 |
TW096150239A TWI345939B (en) | 2007-01-12 | 2007-12-26 | Method of manufacturing a multilayer wiring board |
US12/007,040 US7882627B2 (en) | 2007-01-12 | 2008-01-04 | Method of manufacturing a multilayer wiring board |
KR1020080003381A KR101027711B1 (ko) | 2007-01-12 | 2008-01-11 | 다층 배선 기판의 제조 방법 |
US12/929,090 US8096049B2 (en) | 2007-01-12 | 2010-12-30 | Method of manufacturing a multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004595A JP4073945B1 (ja) | 2007-01-12 | 2007-01-12 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4073945B1 true JP4073945B1 (ja) | 2008-04-09 |
JP2008172076A JP2008172076A (ja) | 2008-07-24 |
Family
ID=39356502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004595A Expired - Fee Related JP4073945B1 (ja) | 2007-01-12 | 2007-01-12 | 多層配線基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7882627B2 (ja) |
JP (1) | JP4073945B1 (ja) |
KR (1) | KR101027711B1 (ja) |
TW (1) | TWI345939B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111757596A (zh) * | 2019-03-29 | 2020-10-09 | Tdk株式会社 | 多层基板用绝缘片、多层基板及多层基板的制造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP4842167B2 (ja) * | 2007-02-07 | 2011-12-21 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
EP2421342B1 (en) * | 2008-12-22 | 2013-09-11 | Fujitsu Limited | Method of manufacturing an electronic component |
US9054436B2 (en) * | 2009-09-30 | 2015-06-09 | Advanced Neuromodulation Systems, Inc. | Method of fabricating stimulation lead for applying electrical stimulation to tissue of a patient |
JP5715835B2 (ja) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
KR20140147091A (ko) * | 2012-03-26 | 2014-12-29 | 어드반팩 솔루션스 피티이 엘티디 | 반도체 패키징용 다층 기판 |
US20140008110A1 (en) * | 2012-07-03 | 2014-01-09 | Apple Incl | Pcb manufacturing process and structure |
US8956473B2 (en) * | 2012-11-20 | 2015-02-17 | National Taiwan University Of Science And Technology | Method for manufacturing Ni/In/Sn/Cu multilayer structure |
US9545017B2 (en) * | 2013-02-15 | 2017-01-10 | Ormet Circuits, Inc. | Structures for z-axis interconnection of multilayer electronic substrates |
CN111263535A (zh) * | 2015-07-15 | 2020-06-09 | 印刷电路板公司 | 制造印刷电路板的方法 |
US10039185B2 (en) * | 2016-04-15 | 2018-07-31 | Kinsus Interconnect Technology Corp. | Manufacturing method of landless multilayer circuit board |
JP6766960B2 (ja) * | 2017-05-26 | 2020-10-14 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
CN109600939B (zh) * | 2018-10-30 | 2019-09-20 | 庆鼎精密电子(淮安)有限公司 | 薄型天线电路板的制作方法 |
CN112566390B (zh) * | 2019-09-10 | 2022-04-15 | 宏启胜精密电子(秦皇岛)有限公司 | 多层柔性线路板及其制备方法 |
US11222870B2 (en) * | 2020-02-20 | 2022-01-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2551224B2 (ja) * | 1990-10-17 | 1996-11-06 | 日本電気株式会社 | 多層配線基板および多層配線基板の製造方法 |
US6828668B2 (en) * | 1994-07-07 | 2004-12-07 | Tessera, Inc. | Flexible lead structures and methods of making same |
JP2000332369A (ja) | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co Ltd | プリント回路板及びその製造方法 |
US6322903B1 (en) * | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
JP3879816B2 (ja) * | 2000-06-02 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器 |
JP2002329967A (ja) | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | 多層プリント配線板の製造方法 |
JP2002359346A (ja) * | 2001-05-30 | 2002-12-13 | Sharp Corp | 半導体装置および半導体チップの積層方法 |
TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
US7022208B2 (en) | 2002-12-31 | 2006-04-04 | Albany International Corp. | Methods for bonding structural elements of paper machine and industrial fabrics to one another and fabrics produced thereby |
JP4403005B2 (ja) * | 2004-04-14 | 2010-01-20 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線基板とその製造方法 |
KR100601483B1 (ko) | 2004-12-06 | 2006-07-18 | 삼성전기주식회사 | 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법 |
JP4241756B2 (ja) | 2005-05-13 | 2009-03-18 | オムロン株式会社 | 部品実装基板構造 |
JP2007123524A (ja) * | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
JP5100081B2 (ja) * | 2006-10-20 | 2012-12-19 | 新光電気工業株式会社 | 電子部品搭載多層配線基板及びその製造方法 |
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP4842167B2 (ja) * | 2007-02-07 | 2011-12-21 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP2009238969A (ja) * | 2008-03-27 | 2009-10-15 | Panasonic Corp | 電子部品の実装構造および電子部品実装体の製造方法 |
-
2007
- 2007-01-12 JP JP2007004595A patent/JP4073945B1/ja not_active Expired - Fee Related
- 2007-12-26 TW TW096150239A patent/TWI345939B/zh not_active IP Right Cessation
-
2008
- 2008-01-04 US US12/007,040 patent/US7882627B2/en not_active Expired - Fee Related
- 2008-01-11 KR KR1020080003381A patent/KR101027711B1/ko not_active IP Right Cessation
-
2010
- 2010-12-30 US US12/929,090 patent/US8096049B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111757596A (zh) * | 2019-03-29 | 2020-10-09 | Tdk株式会社 | 多层基板用绝缘片、多层基板及多层基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080168652A1 (en) | 2008-07-17 |
US20110099806A1 (en) | 2011-05-05 |
US8096049B2 (en) | 2012-01-17 |
JP2008172076A (ja) | 2008-07-24 |
KR20080066607A (ko) | 2008-07-16 |
TWI345939B (en) | 2011-07-21 |
KR101027711B1 (ko) | 2011-04-12 |
TW200836610A (en) | 2008-09-01 |
US7882627B2 (en) | 2011-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP4592751B2 (ja) | プリント配線基板の製造方法 | |
JP4842167B2 (ja) | 多層配線基板の製造方法 | |
JP2011258772A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
US10327340B2 (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
US8026448B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP2010283300A (ja) | 突起電極付き配線基板及び突起電極付き配線基板の製造方法 | |
CN109219230B (zh) | 多层印刷电路板 | |
JP2010123632A (ja) | 電子部品内蔵配線基板の製造方法 | |
JP5097006B2 (ja) | プリント配線基板及びその製造方法 | |
JP2008181921A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
JP2008181920A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 | |
JP2007081437A (ja) | 印刷配線板の製造方法 | |
JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP2008205071A (ja) | 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |