JP4065380B2 - Ｃｍｏｓイメージセンサ - Google Patents

Description

【０００１】
【発明が属する技術分野】
本発明は、ＣＭＯＳイメージセンサに関し、特に、画素から出力されるイメージデータをアナログ／デジタル変換しつつ同時にガンマ補正（ｇａｍｍａ ｃｏｒｒｅｃｔｉｏｎ）をすることによって、量子化ノイズと増幅されたノイズ信号を除去して全体的な画質を改善したＣＭＯＳイメージセンサに関する。
【０００２】
【従来の技術】
一般に、イメージセンサとは、イメージを捕捉（ｃａｐｔｕｒｅ）する装置をいう。イメージセンサは、半導体素子の吸光特性による光子の反応によりイメージを感知する。自然界に存在する各被写体は、輝度と色を持っている。したがって、イメージを感知する装置の各画素で受け取るイメージ情報をイメージの輝度と色に対応するようにデジタル信号に変換する。そして、イメージセンサは、高画質のイメージ生成のために入力される電気的信号を一定レベルの信号に処理する。
このために、イメージセンサは数万から数十万個の単位画素から構成された画素アレイと、数千個程度の画素で感知したアナログ電圧をデジタル電圧に変換する装置と、格納装置などから構成される。そして、このように構成されるイメージセンサは、高画質のイメージ生成のために、相互連関された二重サンプリング方式（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ ｍｅｔｈｏｄ、以下、ＣＤＳという）を支援する。ここで、ＣＤＳは、公知の技術であるのでそれに関する詳細な説明は省略する。
【０００３】
一方、このようなＣＭＯＳイメージセンサから出力されるイメージ信号は、より高品質の画質のために、別途のイメージプロセシング過程を経ることになるが、以下図１を参照しながら従来のイメージデータ処理過程を説明する。
図１は、ＣＭＯＳイメージセンサ及びＣＭＯＳイメージセンサに連結されたイメージプロセッサからなるイメージデータ処理過程を概略的に示す図面である。
【０００４】
図１に示すように、従来には画素が感知したイメージデータ（アナログデータ）をＣＭＯＳイメージセンサチップ内部でＣＤＳを介して直ちにアナログ／デジタル変換して８ビットのデジタルイメージデータを得て、以後イメージプロセッサでＣＭＯＳイメージセンサチップから出力される８ビットのデジタルイメージデータをイメージプロセシングすることになるが、この過程にガンマ補正が含まれる。
このように、ＣＭＯＳイメージセンサチップから出力されるデジタルデータにガンマ補正をする場合、ガンマ補正の特性上、８ビット画質を６ビット解像度の画質に損傷させることになるという問題がある。
【０００５】
一方、従来の技術に係るＣＭＯＳイメージセンサの構成は、図２に示す通りであるが、以下、このような従来の構成を参照しながら従来のアナログ／デジタル変換及びＣＤＳに対してより詳細に説明する。参考に、図２は、従来の技術に係るＣＭＯＳイメージセンサの構成を概略的に示すが、各ブロック間の詳細な連結は省略して示した。
図２に示すように、従来のアナログ／デジタル変換装置（以下、ＡＤＣという）は、大きく画素から出力されるアナログイメージデータと比較される基準信号であるランプ信号を生成するためのランプ信号発生器１０、画素から出力されるデータとクロック周期ごとに一定の電圧ほど段階的に落ちるランプ信号を比較するための比較器２０、及び比較器２０の比較結果データ（デジタルデータ）を格納するためのメモリバッファ３０から構成される。
【０００６】
上記したように構成されるＡＤＣは、画素から出力されるアナログイメージデータを比較器２０の一入力に印加し、ランプ信号発生器１０から出力されるランプ信号を比較器２０の他の入力に印加して、毎クロックごとに段階的に減少するランプ電圧レベルが出力電圧レベルを有する時までのクロックカウントをして、そのクロックのカウントほどをメモリバッファ３０に格納する原理でアナログ／デジタル変換を行なうことになる。このようなアナログ／デジタル変換過程を理解しやすくするために、図２におけるアナログ／デジタル変換に直接関係の部分を図３に参考的に示す。
【０００７】
一方、ＣＤＳをするために、図４に示すようなランプ信号が必要となる。これにより、ランプ信号を生成するランプ信号発生器１０は、まず画素の初期状態を感知するためのリセットレベルを読み出すためのランプ信号を、その後にデータレベルを読み出すためのランプ信号を出力することになる。この場合、ランプ信号発生器１０の出力は、図４に示すように、線形に直線をなす。
結果的に、上述したようなＣＤＳ及びアナログ／デジタル変換を経てＣＭＯＳイメージセンサチップから出力されるデジタルデータにガンマ補正をすることになれば、ガンマ補正の特性上、８ビット（ＣＭＯＳイメージセンサの出力）画質を６ビット（イメージプロセシングを経た後の有効なビット数）解像度の画質に損傷させるという問題がある。
【０００８】
【発明が解決しようとする課題】
そこで、本発明は上記従来のＣＭＯＳイメージセンサにおける問題点に鑑みてなされたものであって、本発明の目的は、ランプ信号を操作して画素から出力されるイメージデータをアナログ／デジタル変換しつつ同時にガンマ補正して全体的な画質を改善したＣＭＯＳイメージセンサを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるＣＭＯＳイメージセンサは、物体から受光領域に入射された光をアナログ信号に変換するイメージ捕捉手段と、アナログイメージ信号をデジタル信号に変換するアナログデジタル変換手段と、複数のキャパシタ、複数のスイッチ、前記複数のキャパシタとスイッチとに連結されて外部から利得とリセット電圧とを印加される増幅器、及び並列に連結されたランプ信号発生器の一つ以上のキャパシタと並列に連結されてアナログガンマ補正のためにランプ信号を修正するキャパシタ制御手段とを備えるランプ信号発生器と、チョッパー比較器から入力される結果信号に基づいてデジタル値を生成するカウンティング手段と、
前記カウンティング手段から入力されるデジタル値を整列するラッチ回路と
を備えてなることを特徴とする。
【００１０】
また、上記目的を達成するためになされた本発明によるＣＭＯＳイメージセンサは、物体からアナログイメージ信号を捕捉するイメージ捕捉手段と、アナログイメージ信号をデジタル値に変換するアナログデジタル変換器と、利得電圧と連結された第１スイッチと、前記第１スイッチに並列に連結される複数の第２スイッチと、前記第２スイッチに連結された複数のキャパシタと、前記第１スイッチと接地電圧との間に連結される第３スイッチと、前記複数のキャパシタとリセット電圧との間に共同接続された第４スイッチと、前記複数のキャパシタと連結された第５スイッチと、ランプ信号を出力するために前記第５スイッチを経由してリセット電圧と利得電圧が入力される増幅手段と、前記増幅手段と並列に連結された第６スイッチと、第６スイッチと並列に連結されたキャパシタを有するアナログ／デジタル変換器に比較電圧信号を提供するためのランプ信号を発生するランプ信号発生器と、デジタル制御器で提供される制御信号を用いて、前記第２スイッチを制御し、前記利得電圧を前記キャパシタのキャパシタンス値に基づいて修正することにより、所望のガンマ補正が可能な複数のランプ信号を生成するキャパシタ制御手段と
を含むことを特徴とする。
【００１１】
【発明の実施の形態】
次に、本発明にかかるＣＭＯＳイメージセンサの実施の形態の具体例を図面を参照しながら説明する。
図５は、本発明の一実施例に係るＣＭＯＳイメージセンサで画素から出力されるイメージデータをアナログ／デジタル変換しつつ同時にガンマ補正する具体的な内部ブロック図である。
【００１２】
図５に示すように、本発明のＣＭＯＳイメージセンサは、画素から出力されるアナログイメージデータとランプ信号を入力されてＣＤＳ、アナログ／デジタル変換及びガンマ補正を行なう比較器１００、外部制御信号に応答して前記比較器１００でガンマ補正が可能となるように、図６に示すようなランプ信号を生成し、生成されたランプ信号を比較器１００に出力するランプ信号生成部１２０、毎クロックパルスごとに段階的に下降するランプ電圧レベルが画素出力電圧レベルを有する時までクロックパルス数をカウントするアップカウンタ１４０、前記アップカウンタ１４０の結果を前記比較器の出力信号に応答して選択的に８ビットラッチに出力するマルチプレクサ１６０、及びクロックに応答して前記マルチプレクサ１６０の出力を格納し、別のマルチプレクサにラッチした値を入力信号に伝送するラッチ１８０を備えてなる。
また、前記比較器１００は、ＣＤＳ遂行部１０２と比較遂行部１０４をさらに備える。前記ＣＤＳ遂行部１０２は、画素から入力されるアナログイメージ信号をＣＤＳする。前記比較遂行部１０４は、ＣＤＳ遂行後、アナログイメージ信号をガンマ補正及びアナログデジタル変換を行い、その結果をマルチプレクサ１６０に出力する。
【００１３】
まず、画素から出力されるアナログイメージデータは、比較器１００内のＣＤＳ遂行部１０２に入力されて比較遂行部１０４での比較動作前に完全にＣＤＳされたアナログ信号に変わることになる。
これのための比較器１００の具体的な回路は、図７に示すものと同様である。図７に示す比較器１００の構成は、従来の公知されたチョッパー（ｃｈｏｐｐｅｒ）比較器と同様であるのでその構成に対する詳細な説明は省略し、以下、図７を参照しながら比較器１００の動作を説明する。
【００１４】
まず、ＣＤＳ遂行のためのリセットレベルを感知する時は、３個のスイッチＳ１、Ｓ３、Ｓ４が各々オンにされて比較器１００の出力（Ｖｏｕｔ）が中間電圧レベルにあり、ランプ信号に連結する残りのスイッチＳ２は、オフされていることになる。この場合、２個のキャパシタＣ２、Ｃ３には、各々のデバイスオフセット（Ｄｅｖｉｃｅ ｏｆｆｓｅｔ）が格納されることになる。次に、スイッチＳ２が短絡されランプ信号発生器１２０の初期状態電圧と画素初期出力電圧レベルの差がキャパシタＣ１に格納される。スイッチＳ２、Ｓ３及びＳ４がまたオフされながら画素は実際イメージ電圧レベルを出力する。次に、スイッチＳ１がオフされスイッチＳ２はオンされる。この場合、キャパシタＣ１とＣ２の共通ノードの電圧は、ＣＤＳ遂行結果によって遷移される。結果的に、ランプ信号発生器１２０から発生するランプ信号がランピングを始めた後、初期電圧レベルとキャパシタＣ１とＣ２の共通ノードの電圧が反転される時、出力信号Ｖｏｕｔが遷移される。
【００１５】
一方、比較器１００でガンマ補正をすると同時に、アナログ／デジタル変換するためには、ランプ信号生成部１２０がこれのためのガンマ曲線を表現できるように設計されるべきである。ランプ信号発生器の段階電圧の大きさは、図８のＶ＿ＧａｉｎとＶ＿ＲＥＳＥＴの差により決定される。また別のランプ段階電圧を決定する要素には、図８のランプ信号発生器回路のキャパシタＣ４とＣ５の比率であり、これを数式で表せば、次の数式１の通りである。
【数式１】
【００１６】
本発明では、比較器１００でガンマ補正をすると同時に、アナログ／デジタル変換が可能となるようにするランプ信号を生成するために、ランプ信号生成部１２０を図９に示すように設計する。
図９に示すように、本発明のランプ信号生成部１２０は、片側が利得電圧（Ｖ＿Ｇａｉｎ）に連結されたスイッチＳ９、スイッチＳ９の他側に並列に連結された複数のスイッチＳ１１乃至Ｓ１ｎ、スイッチＳ１１乃至Ｓ１ｎの各々の他側に連結された複数のキャパシタＣ１１乃至Ｃ１ｎ、スイッチＳ９の他側と接地電源との間に連結されたスイッチＳ１０、キャパシタＣ１１乃至Ｃ１ｎの他側が互いに共通連結され、共通連結された他側とリセット電圧（Ｖ＿ＲＥＳＥＴ）印加端との間に連結されるスイッチＳ２０、キャパシタＣ１１乃至Ｃ１ｎの共通連結された他側に連結されるスイッチＳ２１、反転入力端（−）がスイッチＳ２１の他側に連結され、非反転入力端（＋）でリセット電圧（Ｖ＿ＲＥＳＥＴ）を印加されてランプ信号（Ｖｒａｍｐ）を出力する増幅器（ＡＭＰ）、増幅器（ＡＭＰ）の反転入力端（−）とランプ信号（Ｖｒａｍｐ）出力端との間に並列連結されるスイッチ（Ｓｒｅｓｅｔ）及びキャパシタ（Ｃｘ）からなる。
【００１７】
デジタル制御器で提供される制御信号を利用してスイッチＳ１１乃至Ｓ１ｎを制御することによって、ランプ信号は、キャパシタＣ１１乃至Ｃ１ｎのキャパシタンス値に基づいて修正される。したがって、所望のガンマ補正のできる修正された多様なランプ信号が得られる。
これにより、前記数式１は、次の数式２のように多様に表現することができる。
【数式２】
【００１８】
上述したようなランプ信号の電圧ステップにより、図６に示すようなランプ信号を生成することができる。
従って、上述したように、本発明のＣＭＯＳイメージセンサは、ガンマ補正とアナログ／デジタル変換を同時に行なうことができるようになる。
【００１９】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２０】
【発明の効果】
上述したようになされる本発明によると、ガンマ補正とアナログ／デジタル変換を同時に行なうことによって、解像度に影響を及ぼす有効ビット数が減少しないので、アナログ／デジタル変換後に、ガンマ補正を行なう場合に発生した問題、すなわち、有効ビット数の減少による画質損傷を防止することができる。
【図面の簡単な説明】
【図１】ＣＭＯＳイメージセンサ及びＣＭＯＳイメージセンサに連結されたイメージプロセッサで行なわれるイメージデータ処理過程を概略的に示す図面である。
【図２】従来の技術に係るＣＭＯＳイメージセンサの構成を概略的に示す図面である。
【図３】図２におけるアナログ／デジタル変換に直接関係する部分のみを示す図面である。
【図４】従来のＣＭＯＳイメージセンサでＣＤＳを行なうためのランプ信号を示す図面である。
【図５】本発明の一実施例に係るＣＭＯＳイメージセンサで画素から出力されるイメージデータをアナログ／デジタル変換しつつ同時にガンマ補正する具体的な内部ブロック図である。
【図６】本発明のＣＭＯＳイメージセンサで画素から出力されるイメージデータをアナログ／デジタル変換しつつ同時にガンマ補正を行なうことができるようにするランプ信号を示す図面である。
【図７】本発明の一実施例に係る前記図５の比較器に対する内部回路図である。
【図８】従来のランプ信号生成部に対する回路図である。
【図９】本発明の一実施例に係る前記図５のランプ信号生成部に対する内部回路図である。
【符号の説明】
１００ 比較器
１０２ ＣＤＳ遂行部
１０４ 比較遂行部
１２０ ランプ信号生成部
１４０ アップカウンタ
１６０ マルチプレクサ
１８０ ラッチ

Claims (5)

1. 物体から受光領域に入射された光をアナログ信号に変換するイメージ捕捉手段と、
   アナログイメージ信号をデジタル信号に変換するアナログデジタル変換手段と、
   複数のキャパシタ、複数のスイッチ、前記複数のキャパシタとスイッチとに連結されて外部から利得とリセット電圧とを印加される増幅器、及び並列に連結されたランプ信号発生器の一つ以上のキャパシタと並列に連結されてアナログガンマ補正のためにランプ信号を修正するキャパシタ制御手段とを備えるランプ信号発生器と、
   チョッパー比較器から入力される結果信号に基づいてデジタル値を生成するカウンティング手段と、
   前記カウンティング手段から入力されるデジタル値を整列するラッチ回路と
   を備えてなることを特徴とするＣＭＯＳイメージセンサ。
2. 前記ランプ信号生成器の複数のスイッチは、デジタル制御器への制御信号に応答して選択的に連結されることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
3. 前記キャパシタ制御手段は、複数のキャパシタとデジタル制御器からの制御信号に応答して、前記複数のキャパシタを選択的に連結する複数のスイッチを備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
4. 物体からアナログイメージ信号を捕捉するイメージ捕捉手段と、
   アナログイメージ信号をデジタル値に変換するアナログデジタル変換器と、
   利得電圧と連結された第１スイッチと、
   前記第１スイッチに並列に連結される複数の第２スイッチと、
   前記第２スイッチに連結された複数のキャパシタと、
   前記第１スイッチと接地電圧との間に連結される第３スイッチと、
   前記複数のキャパシタとリセット電圧との間に共同接続された第４スイッチと、
   前記複数のキャパシタと連結された第５スイッチと、
   ランプ信号を出力するために前記第５スイッチを経由してリセット電圧と利得電圧が入力される増幅手段と、
   前記増幅手段と並列に連結された第６スイッチと、
   第６スイッチと並列に連結されたキャパシタを有するアナログ／デジタル変換器に比較電圧信号を提供するためのランプ信号を発生するランプ信号発生器と、
   デジタル制御器で提供される制御信号を用いて、前記第２スイッチを制御し、前記利得電圧を前記キャパシタのキャパシタンス値に基づいて修正することにより、所望のガンマ補正が可能な複数のランプ信号を生成するキャパシタ制御手段と
   を備えることを特徴とするＣＭＯＳイメージセンサ。
5. デジタル制御器の制御信号によって選択的に連結される前記ランプ信号発生器は、複数のキャパシタとスイッチを備えることを特徴とする請求項４に記載のＣＭＯＳイメージセンサ。

Images