JP4061844B2

JP4061844B2 - Modulation method, modulation device, demodulation method, demodulation device, information recording medium, information transmission method, and information transmission device

Info

Publication number: JP4061844B2
Application number: JP2001007389A
Authority: JP
Inventors: 淳速水
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2001-01-16
Filing date: 2001-01-16
Publication date: 2008-03-19
Anticipated expiration: 2021-01-16
Also published as: JP2002216435A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル情報信号を、（１，ｋ）ラン・レングス・リミテッド（以下、「（１，ｋ）ＲＬＬ」と記す）制限で、ｋ＝７または８なる制限をもつ記録符号系列を変調、復調、記録、伝送する際にランレングス制限を用いて主情報に補助情報を重畳する変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置に関するものである。
【０００２】
【従来の技術】
従来より、光ディスクあるいは磁気ディスクなどの記録媒体に、一連のディジタル情報信号を記録するための記録変調方式としては、（１，７）ＲＬＬがよく使われている。しかし従来から使われている（１，７）ＲＬＬでは、直流（ＤＣ）付近の信号成分抑圧が困難であり、ビットパタンによっては大きなＤＣ成分を生じ、例えば、サーボ信号帯域に情報信号成分のスペクトルが混入し、サーボ性能に悪影響が及ぶ問題が生ずる事が予想される。
【０００３】
これに対して、特開平６−１９５８８７号公報「記録符号変調装置」では、特定ビットパタンの繰り返しを防止する事で、ＤＣ成分の抑圧を図るための提案がなされている。また、特開平１０−３４０５４３号公報「エンコード装置、デコード装置、エンコード方法、及びデコード方法」では、（１，７）ＲＬＬ規則を乱さないように冗長ビットを挿入することで、ＤＣ成分の抑圧を図るための提案がなされている。
【０００４】
あるいは、特開２０００−１０５９８１公報「データ変換方式および装置」によれば、（１，８）ＲＬＬ規則による８／１２変調を用いて、最大ラン長を（１，７）ＲＬＬ規則に比べ符号語数に余裕を持たせ、この余裕分をＤＣ成分の抑圧制御に用いる提案がなされている。
【０００５】
【発明が解決しようとする課題】
然るに、特開平６−１９５８８７号公報によると、ビット反転や、ランダマイズ等の手段によって特定パタンの繰り返しの低減は図れるものの、十分にＤＣ成分の抑圧をすることは困難である。また、特開平１０−３４０５４３号公報によれば、ＤＣ成分の抑圧は前者に比べれば大きいものの、冗長ビットの挿入による記録容量の低下が生じてしまう。特開２０００−１０５９８１公報によれば、ＤＣ成分の抑圧が冗長ビット無しに図れるものの、１２ビットの符号化テーブルを複数必要とし、符号化規則および、復号化規則が複雑になるという問題点を有していた。
【０００６】
本発明は上記の問題点に鑑みてなされたもので、冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて達成することによって、従来より高い符号化レートでＲＬＬ（１，７）規則で行うことが可能で、かつ復号化、復号化を簡素化可能な変調方式を提供するもので、さらにｋ＝７と８の双方が生成可能な変調によってｋ＝７の記録ブロックとｋ＝８の記録ブロックを用いることによって画像情報や音声情報等の主情報に、ディスクＩＤやコピープロテクト情報等の補助情報を重畳可能とするものである。
【０００７】
【課題を解決するための手段】
本発明は上述した問題点を解決するために、下記の構成を有する変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置を提供する。
（１）４ビット単位の入力データ語を６ビット単位の出力符号語に符号化するための変換をする際に、
前記入力データ語に対応する前記出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含む複数の符号化テーブルを参照し、
各前記出力符号語は２進数の出力符号語列として順次直接結合して（１，ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則でｋは７または８を満足する出力符号語として出力し、
２０４８バイト単位からなるデータブロックとなるように前記入力データ語をブロック分けし、
前記入力データ語とは別にバイナリ系列の補助情報を入力し、
前記入力データ語に対して前記データブロック単位で前記補助情報のビット極性に合わせて、前記データブロック毎に前記ビット極性が０であれば ( １，７ ) ＲＬＬ規則による符号化を行い、前記ビット極性が１であれば ( １，８ ) ＲＬＬ規則による符号化を行うことを特徴とする変調方法。
（２）前記複数の符号化テーブルは、少なくとも第１符号化テーブルおよび第２符号化テーブルであり、
前記第１符号化テーブルおよび前記第２符号化テーブルは、所定の入力データ語に対応する前記第１符号化テーブル上の第１出力符号語と前記所定の入力データ語と同一の入力データ語に対応する前記第２符号化テーブル上の第２出力符号語とをそれぞれＮＲＺＩ変調した信号が逆極性であり、かつ、ある特定の出力符号語を出力した後に、前記第１，第２出力符号語のいずれを選択しても、選択された出力符号語は（１，ｋ）ＲＬＬ規則でｋは７または８を満足する出力符号語とすることを特徴とする上記（１）記載の変調方法。
（３）前記第１，第２出力符号語のいずれかを選択することを特徴とする上記（２）記載の変調方法。
（４）前記符号化テーブル指定情報で指定された入力データ語に対応する出力符号語が前記第１，第２出力符号語のいずれかであることを検出し、
この検出結果に基づいて前記第１符号化テーブル、前記第２符号化テーブルのいずれかを指定する符号化テーブル指定情報を前記複数の符号化テーブルに出力し、
前記複数の符号化テーブルの中から指定された符号化テーブルを用いて入力データ語に対応して順次出力される出力符号語を、出力符号語の極性毎に分別して蓄積し、
指定された符号化テーブルから順次出力される出力符号語毎に、前記蓄積されている出力符号語に対応するＣＤＳ（コードワード・ディジタル・サム）を順次加算したＤＳＶ（ディジタル・サム・バリエーション）を蓄積し、
前記蓄積したＤＳＶの絶対値の大きさを基に、前記符号語系列を選択して順次出力することを特徴とする上記（３）に記載の変調方法。
（５）特定の前記入力データ語に対して符号語ビットの最小反転の連続数を監視し、
前記最小反転が所定の数以上続いた場合、前記符号化テーブルの符号化テーブル指定情報を変えることによって符号語ビットの最小反転の連続数を所定内の数に収めることを特徴とする上記（１）乃至（４）のいずれか１に記載の変調方法。
（６）４ビット単位の入力データ語を６ビット単位の出力符号語に符号化する変換手段を有し、
前記変換手段は、各前記入力データ語を各前記出力符号語にそれぞれ符号化するための符号化テーブルを複数備えており、各前記符号化テーブルのそれぞれには各前記入力データ語に対応する各前記出力符号語と、次の前記入力データ語を符号化するために使用される符号化テーブルを指定する符号化テーブル指定情報とを含み、
各前記出力符号語を、２進数の出力符号語列として順次直接結合して（１，ｋ）ＲＬＬ（ラン・レングス・リミテッド）規則でｋは７または８を満足する出力符号語として出力する手段と、
２０４８バイト単位からなるデータブロックとなるように前記入力データ語をブロック分けする手段と、
前記入力データ語とは別にバイナリ系列の補助情報を入力する手段と、
前記入力データ語に対して前記データブロック単位で前記補助情報のビット極性に合わせて、前記データブロック毎に前記ビット極性が０であれば ( １，７ ) ＲＬＬ規則による符号化を行い、前記ビット極性が１であれば ( １，８ ) ＲＬＬ規則による符号化をする手段とを有することを特徴とする変調装置。
（７）前記複数の符号化テーブルは、少なくとも第１符号化テーブルおよび第２符号化テーブルであり、
前記第１符号化テーブルおよび前記第２符号化テーブルは、所定の入力データ語に対応する前記第１符号化テーブル上の第１出力符号語と前記所定の入力データ語と同一の入力データ語に対応する前記第２符号化テーブル上の第２出力符号語とをそれぞれＮＲＺＩ変調した信号が逆極性であり、かつ、ある特定の出力符号語を出力した後に、前記第１，第２出力符号語のいずれを選択しても、選択された出力符号語は（１，ｋ）ＲＬＬ規則でｋは７または８を満足する出力符号語となるように構成されていること特徴とする上記（６）記載の変調装置。
（８）前記第１，第２出力符号語のいずれかを選択する選択手段を備えたことを特徴とする上記（７）記載の変調装置。
（９）前記符号化テーブル指定情報で指定された入力データ語に対応する出力符号語が前記第１，第２出力符号語のいずれかであるかを検出する検出手段と、
前記検出手段の検出結果に基づいて前記第１，第２符号化テーブルのいずれかを指定する符号化テーブル指定情報を前記複数の符号化テーブルに出力する符号化テーブル指定手段と、
前記複数の符号化テーブルの中から指定された符号化テーブルを用いて入力データ語に対応して順次出力される出力符号語を、出力符号語の極性毎に分別してメモリする出力符号語メモリ手段と、
指定された符号化テーブルから順次出力される出力符号語毎に、前記出力符号語メモリ手段にメモリされている出力符号語に対応するＣＤＳ（コードワード・ディジタル・サム）を順次加算したＤＳＶ（ディジタル・サム・バリエーション）をメモリするＤＳＶメモリ手段と、
前記ＤＳＶメモリ手段から出力されるＤＳＶの絶対値の大きさを基に、前記出力符号語メモリ手段から順次出力する出力符号語系列を選択する選択手段とを具備したことを特徴とする上記（８）に記載の変調装置。
（１０）特定の前記入力データ語に対して符号語ビットの最小反転が連続することを検出する最小反転符号語検出手段と、
前記最小反転の所定数の連続を監視する監視手段と、
前記最小反転が所定の数以上続いた場合、前記符号化テーブルの符号化テーブル指定情報を変えることによって符号語ビットの最小反転の連続数を所定内の数に収める符号語制御手段とを具備することを特徴とする上記（６）乃至（９）のいずれか１に記載の変調装置。
（１１）上記（１）乃至（５）のいずれか１に記載の変調方法を用いて符号化された６ビット単位の符号語を連続化した符号語列を、再生データ列に復調する際に、
前記符号語列を６ビット毎の符号語に再構成し、
後続の符号語が前記複数の符号化テーブルのうち、どの符号化テーブルで符号化がなされたのかを検出し、
後続の符号語とを基にして、前記符号語列を再生データ列に復調する復調方法であって、（１，７）ＲＬＬで記録された記録ブロックと（１，８）ＲＬＬで記録されたブロックとを識別し、
前記識別されたブロックに対して重畳された補助情報は、（１，７）ＲＬＬで符号化がなされてあれば０、（１，８）ＲＬＬで符号化がなされてあれば１として、符号語列を再生データ列として復号出力することを特徴とする復調方法。
（１２）上記（６）乃至（１０）のいずれか１に記載の変調装置を用いて符号化がなされた６ビット単位の符号語を連続化した符号語列を、再生データ列に復調する復調装置であって、
前記符号語列を６ビット毎の符号語に再構成する手段と、
後続の符号語が前記複数の符号化テーブルのうち、どの符号化テーブルで符号化がなされるかを示す判定情報と、後続の符号語とを基にして、前記符号語列を再生データ列に復調する手段と、
最大ラン長を求めるラン長カウンタと、ブロック毎に発生するセクタ情報とによって、（１，７）ＲＬＬで変換されたブロックと（１，８）ＲＬＬで変換されたブロックを識別する手段と、
前記識別手段によって再生データに重畳された補助情報を検出する検出手段とを具備することを特徴とする復調装置。
（１３）上記（６）乃至（１０）のいずれか１に記載の変調装置を用いて符号化がなされた符号語が少なくとも一部記録されていることを特徴とする情報記録媒体。
（１４）上記（１）乃至（５）のいずれか１に記載の変調方法を用いて符号化がなされた符号語を伝送情報として情報伝送を行うことを特徴とする情報伝送方法。
（１５）上記（６）乃至（１０）のいずれか１に記載の変調装置を用いて符号化がなされた符号語を伝送情報として情報伝送を行うことを特徴とする情報伝送装置。
【００１４】
【発明の実施の形態】
以下、図１〜図９を参照して、本発明の変調に関する実施形態を説明する。図１は本発明の変調装置の基本構成図、図２は本発明の変調装置のブロック構成図、図３は図２に示す符号化部周辺のブロック構成図、図４は図２に示す変調装置の符号化動作を説明するためのフローチャート、図５は本発明の変調装置によるRLL（１，７）規則を満たすためのDSV制御を説明するためのフローチャート、図６本発明の変調装置によるRLL（１，８）規則を満たすためのDSV制御を説明するためのフローチャート。図８は本発明の変調装置に用いられる４つの符号化テーブル” Ｓ（ｋ）＝０”〜” Ｓ（ｋ）＝３”の各内容を表す図であり、Ｓ（ｋ）はテーブルの状態、Ｄ（ｋ）は入力データ語、Ｃ（ｋ）は出力符号語であり、デシマルとバイナリの表記をしてある。またＳ（ｋ＋１）は次にとるテーブルを示す状態である。
【００１５】
さて、（１，７）ＲＬＬあるいは（１，８）ＲＬＬ制限を満足する６ビット単位の出力符号語の種類は図７のようになる。この符号語種類を基にした符号化テーブルの一例としては、図８に示すような４つの符号化テーブル（符号化テーブル番号Ｓ（ｋ）＝”０”〜”３”）が構成できる。Ｓ（ｋ）＝”０”〜Ｓ（ｋ）＝”３”は、４つの符号化テーブルにそれぞれ割り当てられた符号化テーブル選択番号を表す。また、図８中のＳ（ｋ＋１）は、次の符号化を行うために用いる符号化テーブルを選択する符号化テーブル選択番号を表す。なお、データ語Ｄ（ｋ）と符号語Ｃ（ｋ）との割り当ては符号化規則を乱さずかつ復調に支障をきたさないよう配置を変えることは可能である。例えば、図１５に示す符号化テーブルは図８のテーブルのデータ語Ｄ（ｋ）と符号語Ｃ（ｋ）の割り当てを換えた配置をしており、このようにデータ語Ｄ（ｋ）と符号語Ｃ（ｋ）との割り当てを符号化規則を乱さないよう配置換えが可能であり、本発明の実施は図８の符号化テーブルの構成以外でも本発明は有効である。
【００１６】
まず図１を用いて、本発明の変調装置１について説明をする。変調がなされるべき画像、音声等を図示せぬ離散化手段によってバイナリ系列に変換されたディジタル情報信号はフォーマット部１１で誤り訂正符号の付加やセクタ構造化等のいわゆるフォーマット化がなされたのち４ビットごとのソースコード系列となり４−６変調器１２に加えられる。一方補助情報もフォーマット部１１に加えられフォーマット化がなされるが、補助情報の情報量は、例えばディジタル情報信号の２０４８バイトを１セクタとした場合に1セクタで１ビットの情報を記録するものとする。このとき、図示せぬ補助情報信号源から送出されるバイナリ系列の補助情報は、セクタごとにバイナリの１か０かのビット割り当てがフォーマット部で同時に行われ、必要に応じて誤り検出情報や誤り訂正情報等が付加されソースコードとともに最大ラン設定信号としてセクタ毎に変調部１２に送出される。もちろん、セクタ単位に限る必要は無く、補助情報に必要なビット数の転送が可能なディジタル情報信号のブロック単位で補助情報を転送することは可能である。
【００１７】
４−６変調器１２は一例として図８に示した符号化テーブル１３を用いて後述の符号化処理を行うとともに所定の同期語を付加したのち、ＮＲＺＩ変換回路１４にてＮＲＺＩ変換して記録信号として記録駆動回路１５に送出し、記録媒体２に記録あるいは伝送符号化手段３１にて伝送符号化がなされ伝送媒体３に送出される。
【００１８】
一方最大ラン設定信号は図１６のようにセクタ毎に１または０のビットで変調部に送られる。図１６の例では記録セクタ番号０，１，２，３、４、・・・に対し、最大ラン設定信号が１，０，０，１，１、・・・でこのときＴｍａｘが９Ｔ，８Ｔ，８Ｔ，９Ｔ，９Ｔ，・・・となる例を示している。ここで、Ｔは記録チャネル周期であり、９Ｔの場合は（１，８）ＲＬＬで変調をし、８Ｔの場合は（１，７）ＲＬＬで変調をする。
【００１９】
図２は図１の４−６変調部１２について、より詳細に動作を説明するための構成例を示したブロック図である。入力データ語（ソースコード）Ｄ（ｋ）は符号語選択肢有無検出回路１２１と符号化テーブルアドレス演算部１２２、同期語生成部１２３にそれぞれ加えられる。符号語選択肢有無検出回路１２１ではＤ（ｋ）と状態Ｓ（ｋ）を用いてＤＳＶ極性の異なる符号語候補があるかどうかを検出する。この検出結果とＤ（ｋ）とを基に符号化テーブルアドレス演算がなされ複数の符号化テーブル１３から符号化候補をＣ（ｋ）０、Ｃ（ｋ）１として前者を符号語メモリ「０」１２４、後者を符号語メモリ「１」１２５に送出する。
【００２０】
符号語メモリ「０」１２４、符号語メモリ「１」１２５にはＤＳＶ演算メモリ「０」１２６、ＤＳＶ演算メモリ「１」１２７が接続され、符号語Ｃ（ｋ）０，Ｃ（ｋ）１が符号語メモリ「０」１２４、符号語メモリ「１」１２５に入力される毎にＣＤＳの計算を行い記憶されているＤＳＶ値の更新する。ここで、符号語選択肢有無検出回路１２１によって選択肢があるソースコードＤ（ｋ）が検出された場合、絶対値比較部１２８によって、ＤＳＶメモリ「０」１２６、ＤＳＶメモリ「１」１２７に蓄えられているＤＳＶの絶対値が比較され、メモリ制御部１２９でＤＳＶの絶対値が小さい符号語メモリに蓄えられた符号語を選択し出力符号語として外部出力するとともに選択されなかった符号語メモリ、ＤＳＶ演算メモリの内容を、選択した符号語メモリ、ＤＳＶ演算メモリの内容に入れ替える。
【００２１】
図３が図２の符号化テーブル周辺を詳細に示した図であり、図４が以上述べた内容を詳細に示すフローチャートである。なお、本説明では符号語メモリを２つにし、符号語選択肢有無検出回路１２１で選択肢をもつＤ（ｋ）が検出された場合、すぐに出力符号語を出す場合について説明をしたが、符号語メモリは２つに限られたものではなく、選択肢をもつＤ（ｋ）が検出された場合、すぐに出力符号語を出す必要はなく、さらに何個かのメモリをもち、選択可能なソースコードをいくつか見て一番ＤＳＶの小さな符号語列を選択出力する方法でも本発明は有効である。図３において、最大ラン長設定１３０は、（１，７）ＲＬＬに制限をするか（１，８）ＲＬＬに制限をするかの制御信号を、符号語選択肢有無検出回路に出力する手段であり、動作の詳細は後述する。また、同図において、最小ラン繰り返し検出１３１は最短反転の繰り返し数を監視する手段であり、動作の詳細は後述する。
【００２２】
次に図９を用いて４ビット単位の入力データ語Ｄ（ｋ）を（１，７）ＲＬＬ制限による符号化する場合について具体的に説明する。入力データ語Ｄ（ｋ）、Ｄ（ｋ＋１）・・・として「４，５，６，７，８（デシマル）」を例として用いる。符号化の初期状態では、説明を省略する同期語の挿入などの操作によって、符号化テーブルの初期選択番号を決定し、例えば、符号化テーブルＳ（ｋ）＝”０”が選択される。この符号化テーブルＳ（ｋ）＝”０”に、入力データ語Ｄ（ｋ）＝４を入力すると、出力符号語Ｃ（ｋ）＝１８（デシマル）が出力され、また、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝”１”が選択される。
【００２３】
次に、選択された符号化テーブルＳ（ｋ）＝”１”に、入力データ語Ｄ（ｋ）＝５を入力すると、出力符号語Ｃ（ｋ）＝２（デシマル）が出力され、また、次の符号化テーブル選択番号Ｓ（ｋ＋１）＝”２”が選択されることになる。以下同様に、符号化テーブルＳ（ｋ）＝”２”に入力データ語Ｄ（ｋ）＝６を入力すると、出力符号語Ｃ（ｋ）＝１８が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”３”が選択され、次に符号化テーブルＳ（ｋ）＝”３”に入力データ語Ｄ（ｋ）＝７を入力すると、出力符号語Ｃ（ｋ）＝２１が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”０”が選択され、そして、符号化テーブルＳ（ｋ）＝”０”に入力データ語Ｄ（ｋ）＝８を入力すると、出力符号語Ｃ（ｋ）＝２１が出力され、符号化テーブル選択番号Ｓ（ｋ＋１）＝”１”が選択されることになる。
【００２４】
この結果、入力データ語Ｄ（ｋ）として「４，５，６，７，８（デシマル）」は出力符号語Ｃ（ｋ）として「０１００１０，００００１０，０１００１０，０１０１０１，０１０１０１（バイナリ）」に符号化されて順次出力される。従って、前記した５つの出力符号語Ｃ（ｋ）を順次直接結合した一連の出力符号語列は、
０１００１０００００１００１００１００１０１０１０１０１０１
となり、（１，７）ＲＬＬの制限を満足する出力符号語列を得ることができる。
【００２５】
この例では選択肢が存在するソースコードが出現をしていないがこのように、図１から図３に示した変調装置によって、図８になる符号化テーブルを用いることで４ビットごとのソースコードＤ（ｋ）とひとつ前の符号語を出力した際に出力されたＳ（ｋ＋１）を１ワード（ソースコードでの４ビット長）遅延させたＳ（ｋ）とによって、（１，７）ＲＬＬ制限を満足する符号語列を順次直接結合する事によって得ることができる。
【００２６】
つぎに図５を用いて符号語選択肢有無検出回路１２１の動作について詳細に説明をする。図５が（１，７）ＲＬＬの場合の選択肢有無演算回路１２１がなす動作についてフローチャートに示したものである。ステップ２０１の条件１についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し４の場合（ステップ２０１でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで０１００００のとき、S(k)=3で、D(k)が０〜３の場合（条件１−１、ステップ２０２でＹｅｓの場合）にはC(k)0としてS(k)＝３のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２０６）。S(k)=2でD(k)が7以上の時（条件１−２、ステップ２０３でＹｅｓの場合）、C(k)0としてS(k)＝２のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２０７）。ステップ２０１、ステップ２０２およびステップ２０３でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。
【００２７】
同様に、条件２（ステップ２０４）では、Ｃ（ｋ−１）のＬＳＢ側のゼロランが５のとき、あるいは条件３（ステップ２０５）ではＣ（ｋ−１）のＬＳＢ側のゼロランが１か２の時にも図５のフローチャートに従った判断によって選択肢があるかどうかを検出する。
【００２８】
ステップ２０４の条件２についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し５の場合（ステップ２０４でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで１０００００のとき、S(k)=3で、D(k)が0〜1の場合（条件２−１、ステップ２０９でＹｅｓの場合）にはC(k)0としてS(k)＝３のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１０）。S(k)=2でD(k)が10以上の時（条件２−２、ステップ２１１でＹｅｓの場合）、C(k)0としてS(k)＝２のテーブルから符号語を選択し、C(k)1としてS(k)=1の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１２）。ステップ２０４、ステップ２０９およびステップ２１１でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。
【００２９】
ステップ２０５の条件３についてみると、ひとつ前に符号化がなされた符号語C(k-1)のLSB側のゼロランを検出し、ゼロランが１か２の場合（ステップ２０５でＹｅｓの場合）、すなわち図８の符号化テーブルでC(k-1)がバイナリで０１００１０、０１０１００、００００１０、０００１００，００１０１０，１００１００，１０１０１０あるいは１０００１０のとき、S(k)=2で、D(k)が0〜1の場合（ステップ２１３でＹｅｓの場合）にはC(k)0としてS(k)＝３のテーブルから符号語を選択し、C(k)1としてS(k)=０の符号語を選択して“選択肢有り”という検出信号を選択肢有無検出回路１２１から出力する（ステップ２１４）。ステップ２０５およびステップ２１３でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ２０８）として判断を終了する。さて、C(k-1)が０１００００でS(k)=3でD(k)が３以下の場合、S(k)=1の符号語と交換が可能で有る事はどちらを選んでも最大の０の連続が７に収まり、（１，７）ＲＬＬ規則を乱すことがないことが明らかであり、また、C(k-1)が０１００００の場合は次に取る符号語がS(k)=２または３で符号化がなされることが符号化テーブル１３によって限定されており、かつS(k)が１，２，３の符号化テーブル１３に含まれる符号語は各々独立しているすなわち同じ符号語が存在していないことから復号時に問題が生じることはない。
【００３０】
同様に、C(k-1)が１０００００すなわちLSB側のゼロランが５のときも同様に（１，７）ＲＬＬ規則を乱すことがなく、さらに復号時の問題は生じない。
【００３１】
Ｃ（ｋ−１）のＬＳＢ側のゼロランが１か２の符号語は次にＳ（ｋ）＝１または２または３を取る符号語であり、Ｓ（ｋ）＝０の符号化テーブルに含まれる符号語はＳ（ｋ）＝２または３に含まれる符号語と同じ符号語が存在している。しかし、Ｓ（ｋ）＝０の符号語のうち、Ｄ（ｋ）＝０または１の符号語である０００００１は他のテーブルに存在しないユニークな符号語であり、Ｓ（ｋ）＝２の符号語と交換をしても復号時の問題は生じない。
【００３２】
以上説明をしたように、図５に従った符号語の交換によってＤＳＶの制御ができることは交換される符号語に含まれる１の偶奇が異なることから説明ができる。すなわち、Ｃ（ｋ−１）が０１００００で、Ｓ（ｋ）＝３でＤ（ｋ）＝０だった場合、Ｃ（ｋ）０は１０１００１であり、Ｃ（ｋ）１は００１００１である。ＮＲＺＩ変換する際の直前の極性が１だったとすると、前者は００１１１１であり、最終ビットが１なので０となる一方、後者は１１１０００であり最終ビットが１なので１になる。図１０にこの様子を示す。ａ）が前者でありｂ）が後者である。上段がＣ（ｋ−１）、Ｃ（ｋ），Ｃ（ｋ＋１）であり、下段がＮＲＺＩ変換後の符号語である。図１０から明らかなように、Ｃ（ｋ）を交換することでＮＲＺＩ変換後の極性が変わりＤＳＶ値が変化をする。よってＤＳＶの小さくなるようなパタンを選択することによってＤＣ成分の抑圧ができるのである。
【００３３】
次に図６を用いて（１，８）ＲＬＬ制限を持つ符号語の変調法について説明を行う。（１，７）ＲＬＬか（１，８）ＲＬＬかは図３の最大ラン長設定１３０によって決められるかあるいは初期設定からどちらかに決めておく。また、（１，８）ＲＬＬの場合の符号化テーブルは図８の（１，７）ＲＬＬと同様の符号化テーブルが使用できる。
【００３４】
さて、（１，８）ＲＬＬの場合は最大ラン長が（１、７）ＲＬＬより1ビット長くゆるされているので条件が図５と比較をして異なってくる。図６中、条件１ではC(k-1)のLSB側のゼロランが４か５の時（ステップ３０１でＹｅｓの場合）、S(k)=3のテーブルが選択され、かつD(k)が０〜３の場合（条件１−１、ステップ３０２でＹｅｓの場合）、C(k)0にS(k)=3の符号語、C(k)1にS(k)=1の符号語が選択可能である（ステップ３０３）。また、LSB側のゼロランが４か５の時（ステップ３０１でＹｅｓの場合）、S(k)=２のテーブルが選択され、かつD(k)が７以上の場合（条件１−２、ステップ３０４でＹｅｓの場合）、C(k)0にS(k)=２の符号語、C(k)1にS(k)=1の符号語が選択可能である（ステップ３０５）。ステップ３０１、ステップ３０２およびステップ３０４でそれぞれNｏの場合は、C(k)0、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。
【００３５】
同様に、条件２ではC(k-1)のLSB側のゼロランが１の時（ステップ３０７でＹｅｓの場合）、S(k)=3が選択された場合、D(k)=１２か１３であれば（ステップ３０８でＹｅｓの場合）、C(k)0にはS(k)=3の符号語、C(k)1にはS(k)=0の符号語が選択可能である（ステップ３０９）。テップ３０７およびステップ３０８でそれぞれＮｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。
【００３６】
また、条件３ではC(k-1)のLSB側のゼロランが３以下のとき（ステップ３１０でＹｅｓの場合）、S(k)=2でD(k)が０または１の時（ステップ３１１でＹｅｓの場合）、C(k)0にはS(k)=3の符号語、C(k)1にはS(k)=0の符号語が選択可能である（ステップ３１２）。テップ３１０およびステップ３１１でそれぞれNｏの場合は、C(k)0 、C(k)1ともD(k)、S(k)で選択された符号語“選択肢なし“（ステップ３０６）として判断を終了する。
【００３７】
以上説明をしたように図６の条件判断に従えば、（１，８）ＲＬＬ規則を満たしたＤＣ成分の抑圧がなされた符号語の生成が可能である。なお、最大ラン長設定で９Ｔが設定されている場合はセクタ内で必ず一定数以上の９Ｔが発生したのちにＤＳＶの制御を行う必要があり、この制御は符号語選択肢有無検出回路内に９Ｔ発生のカウンタを持ち９Ｔ信号が発生するカウント数を監視することで行うことができる。
【００３８】
さて、以上説明したように、本発明になる符号化テーブルを用いることによって（１，７）ＲＬＬ制限あるいは（１，８）ＲＬＬ制限を持つ符号生成可能な変調方法、あるいは変調装置を実現が可能であり、さらに補助情報を重畳可能である。
【００３９】
つぎに図２乃至図４を参照してＤＳＶ制御の方法について上述した符号語の選択をふまえた説明を加える。説明では図５に示した（１，７）ＲＬＬの変調過程を用いるが,（１，８）ＲＬＬでも図６に示したように選択肢があるかどうかの判断をすることによって同様にＤＳＶ制御が可能である。
【００４０】
まず、図４において、初期テーブル設定（ステップ１０１）は符号語に付加される同期語等の後続のＳ（ｋ）を決定することで設定が可能である。次に４ビットのソースコードＤ（ｋ）を入力し（ステップ１０２）、Ｓ（ｋ）とＤ（ｋ）とによって図８の符号化テーブルに従って符号化を行う。この過程でひとつ前に符号化したＣ（ｋ−１）を見てＬＳＢ側のゼロラン長を演算し、符号語の選択肢があるかどうかを図５の条件に従って判断をする（ステップ１０３）。なお、図２、図３ではＣ（ｋ−１）が符号出力の手段から入力されているが、ひとつ前の入力データと、状態Ｓ（ｋ）を保持することによって求めることも可能である。
【００４１】
符号化テーブルに選択可能符号語が存在しない場合（ステップ１０３で「しない」場合）は符号語メモリ「０」１２４、符号語メモリ「１」１２５に符号化テーブルから出力された符号語をＣ（ｋ）０，Ｃ（ｋ）１として（ステップ１０７）それぞれ符号語メモリ「０」１２４，符号語メモリ「１」１２５に付加してＣＤＳを演算し、ＤＳＶメモリ１２６、ＤＳＶメモリ１２７を更新する（ステップ１０８）。
【００４２】
符号化テーブルに選択可能符号語が存在する場合（ステップ１０３で「する」場合）、選択肢が存在することを示す信号を符号語選択肢有無検出回路１２１から出力し、ＤＳＶメモリ０，１の絶対値を絶対値演算回路によって演算をし、符号語メモリから絶対値の小さい符号系列を出力手段から出力する（ステップ１０４）。その後、選択した符号語系列に選択しなかった符号語メモリの内容を入れ替えると同時にＤＳＶ演算メモリを採用した値に採用しなかった値を入れ替える（ステップ１０５）。その後、図５、図６の説明で述べたように、符号語候補として選択が可能な符号語をＳ（ｋ）で決定される一方の符号化テーブルと他方の符号化テーブルから選択をしＣ（ｋ）０，Ｃ（ｋ）１として出力する（ステップ１０６）。その後、符号語メモリ「０」１２４、符号語メモリ「１」１２５に符号化テーブルから出力された符号語をＣ（ｋ）０，Ｃ（ｋ）１として（ステップ１０７）＜符号語候補Ｃ（ｋ）０，Ｃ（ｋ）１それぞれについてＣＤＳを計算し、ＤＳＶメモリ「０」、「１」を更新し、符号語メモリ「０」、「１」にＣ（ｋ）０，Ｃ（ｋ）１を付加し、ＤＳＶメモリ１２６、ＤＳＶメモリ１２７を更新する（ステップ１０８）。以上の操作を符号化の終了（ステップ１０９）まで行うことによってＤＣ成分が抑圧された符号語の生成が終了する。
【００４３】
次に本発明になる最短ビットの反転が連続した場合のビット操作について説明をする。最短ビットの反転は伝送路の周波数特性が低い時に位相同期をかかりにくくする場合があり、このような伝送路について、本発明では次に述べるような手段によって最短ビット反転の連続を阻止することが可能である。
【００４４】
図８の符号化テーブルによれば、最短ビット反転の連続は０１０１０１の繰り返しまたは１０１０１０の繰り返しとによって発生する。０１０１０１の繰り返しはＳ（ｋ）＝０またはＳ（ｋ）＝３ののち、Ｄ（ｋ）＝７が連続した場合に生じる。このときは、最小ラン繰り返しカウントによってＳ（ｋ）＝０で、Ｄ（ｋ）＝７ののち、Ｄ（ｋ＋１）＝７、Ｄ（ｋ＋２）＝７の場合に限りＤ（ｋ＋１）を１０から１５の何れかに変え、Ｓ（ｋ＋２）は０のままにしておく。
【００４５】
すなわち、Ｓ（ｋ）＝０または３でＤ（ｋ）＝７の時はＳ（ｋ＋１）＝０であり、符号語は０１０１０１である。こののちＤ（ｋ＋１）＝７になれば、Ｓ（ｋ＋２）＝０で符号語は０１０１０１で、こののちＤ（ｋ＋２）＝７になると符号語は０１０１０１となる。ここで、Ｄ（ｋ＋１）を１０から１５の何れかに変えると、Ｓ（ｋ＋２）は２または３になるが、Ｓ（ｋ＋２）を０にすることによって復号時に連続最小ランの繰り返しが発生したことが検出可能でかつ連続最小ランの繰り返しを阻止することができるのである。
【００４６】
さて、１０１０１０の繰り返しの場合はＳ（ｋ）＝２でＤ（ｋ）＝１２のとき、符号語は１０１０１０で、Ｓ（ｋ＋１）＝２となり、その後、Ｄ（ｋ＋１）＝１２の時、符号語は１０１０１０でＳ（ｋ＋２）＝２でＤ（ｋ＋２）＝１２で１０１０１０の符号語が出力される。この場合はＳ（ｋ＋１）を０に変えることによって１０１０１０が００００００に交換することができ、後に述べる復調方法によって問題なく復調することが可能である。以上述べたように、本発明によれば、最小反転の繰り返しを阻止することが可能である。
【００４７】
図３を用いて以上の動作を再度説明する。最小ラン繰り返し監視１３１はＳ（ｋ）とＤ（ｋ）を監視しながら最小反転の繰り返しが起こるＤ（ｋ）とＳ（ｋ）の繰り返しをカウント（最小ラン繰り返しカウント）をする。この情報を符号語選択肢有無検出回路に送出し、最小ランの繰り返しを上述の手段によって阻止する。
【００４８】
さらに、符号語選択肢有無検出回路には最大ラン長設定１３０が接続されており、フォーマット部１１から送出された最大ラン長設定信号によって（１，７）ＲＬＬの変調を行うか、（１，８）ＲＬＬの変調を行うかの設定をする。前述のように、最大ラン長設定信号のビットが０の場合は符号語選択肢有無検出回路１２１によって図５のフローチャートによって説明をした符号語選択肢の有無検出が行われ（１，７）ＲＬＬ規則による変調がなされ、最大ラン長設定信号のビットが１の場合は符号語選択肢有無検出回路１２１によって図６のフローチャートによって説明をした符号語選択肢の有無検出が行われ（１，８）ＲＬＬ規則による変調がなされる。（１，８）ＲＬＬが選択された場合、Ｔｍｉｎ＝９Ｔの発生頻度を多くするよう９Ｔの選択肢がある場合は必ず９Ｔとなるよう制御することも可能である。
【００４９】
再度、図１６を参照して以上の動作を説明する。最小ラン設定が記録セクタ０，１、２、３，４、・・・に対して１，０，０，１，１・・・と割り当てられている場合、記録セクタ０に対しては最大ラン長設定信号のビットが１なので、図６で説明したＤＳＶ制御方法によって（１，８）ＲＬＬによる変調がなされＴｍａｘは９となる。記録セクタ１に対しては最大ラン長設定信号のビットが０なので、図５で説明したＤＳＶ制御方法によって（１，７）ＲＬＬによる変調がなされＴｍａｘは８となる。同様に記録セクタ２，３，４に対してＴｍａｘは８，９，９となるのである。
【００５０】
つぎに本発明による復調方法と復調装置について説明をする。図１１は本発明に好適な復調装置の実施の一例である。入力符号語のビット列はNRZI復調手段５０１でNRZI復調され、同期検出回路５０２によって同期語が検出され、NRZI復調された信号および同期語はパラレル６ビットに変換するためのタイミング信号であるワードクロックによってシリアル／パラレル変換器５０３によって６ビットごとの符号列Ｃ（ｋ）に構成される。こののちワードレジスタ５０４に入力され１ワード遅延がなされた符号語Ｃ（ｋ−１）は符号語の判定情報の検出装置５０５に入力され後述の判定情報が演算出力される。判定情報と入力符号語C(k)は状態演算器５０６に入力され４つの符号化テーブルのうちどの符号化テーブルによって符号化がなされたかを示す状態Ｓ（ｋ）を出力し、アドレス生成部５０７にてＣ（ｋ−１）とＳ（ｋ）とに指定されるアドレスにより例えば図１２に示す復号テーブル５０８から出力データ語が出力される。
【００５１】
一方入力符号語ビット列はラン長カウンタ５０９に入力されランレングスカウントによって（１，７）ＲＬＬ制限によるビット列か（１，８）ＲＬＬ制限によるビット列かの判断がなされセクタ情報をタイミング信号としてビット復号５１０によってビット復号され出力補助情報として出力される。セクタ情報は同期検出回路５０２による特定パタンの検出や出力データ語を図示せぬ処理回路によって処理することによって出力することが可能である。
図１７がラン長カウンタ５０９とビット復号処理５１０から構成される補助情報復号器６を具体的に示すブロック図である。ＮＲＺＩ復調５０１に接続される入力ビット列はレジスタ６１に加えられ加算器６２でゼロラン長、すなわちゼロの連続数を検出する。すなわちレジスタ６１のレジスタ長が８ビットであってすべてが０の時、加算器６２は８ビットすべてが０で有る事を検出出力し、加算器出力の出力によって後続のカウンタ６３をカウントアップする。ここで、レジスタ長が８で、すべてが０の場合は（１，８）ＲＬＬ制限によって符号化がなされたと判断される。カウンタ６３の出力は比較器６４で、基準値６５との比較によってカウンタ６３のカウント値が所定の値を超えたときに１を出力回路６６に出力する。出力回路６６ではセクタ情報をタイミング信号とし、図示せぬ後続の処理回路に出力補助情報として１または０のバイナリ系列を出力する。レジスタ６１、カウンタ６３はセクタ情報によって初期化される。基準値６５は（１，７）ＲＬＬで変調されたセクタにビットエラーが発生して誤検出するのを防止するための基準であり、９Ｔ（ＮＲＺＩ変調前ではゼロランは８ビット）の発生頻度によって所定の値に設定する。
【００５２】
以上述べたように簡単な構成によって重畳された補助情報が出力可能である。なお、本変調によれば、セクタを２０４８バイトにした場合に（１，８）ＲＬＬで変調したにもかかわらず９Ｔが出現しない確率は１０^-10より低い値になり、セクタ毎でビット情報を持たせることは十分可能である。
【００５３】
次に主情報の復調について説明を加える。さて、判定情報は図１２に示すように０，１，２の３つの場合わけがなされ、LSB側のゼロラン長によって次の符号語がどの符号化テーブルによって符号化がなされるのかを示すものである。すなわち、ひとつ前の符号語Ｃ（ｋ−１）と現在の符号語がどの符号化テーブルで符号化がなされているのかを知ることによってＣ（ｋ−１）がＤ（ｋ−１）に復調される。
【００５４】

式１がＣ（ｋ）と判定情報とからＳ（ｋ）を求めるための演算であり、C言語によって記述されている。本演算によれば、判定情報とＣ（ｋ）、Ｃ（ｋ−１）とからＳ（ｋ）が求まり、図１３の復調テーブルによってCk-1をDk-1に復調可能である。なお、本演算では（１，７）ＲＬＬの場合、（１，８）ＲＬＬの場合、最小ラン長の制限を設けた場合についてすべての復調演算を含んでいる。このため、（１，７）ＲＬＬでも（１，８）ＲＬＬについてもＤＳＶの制御方法すなわち図５、図６のいずれを選んだ場合でも復調装置は同一のもので正常に復調がなされる。
【００５５】
たとえば、図１４のように０１００００００１００１０００００１０００１０１０１０００１なる符号語列が図１１に示す復調装置に入力された時、Ｃ（ｋ−１）＝０１００００の判定情報はＬＳＢ側のゼロラン長が４である事から図１２のように、判定情報は２である。また、次の符号語Ｃ（ｋ）が００１００１（デシマルで９）と続いており、式１の最初の条件判定に当てはまるからＳ（ｋ）は３であることがわかる。よって図１３の復調テーブルのＣ（ｋ−１）で、０１００００の行のＳ（ｋ）が３であることから、Ｄ（ｋ−１）として１５と求まる。すなわち、ｋ時点のＣ（ｋ）が生成された符号化テーブルの状態情報（番号）Ｓ（ｋ）からｋ−１時点のＣ（ｋ−１）に対応するＤ（ｋ−１）が復号されるのである。同様にして００１００１は判定情報が０であり、続く符号語の０００００１は符号化テーブルのＳ（ｋ）＝０にあるため、図１３の復調テーブルによってＤ（ｋ−１）は０と求まる。同様にして０００００１はＤ（ｋ−１）が１、０００１０１はＤ（ｋ−１）が２と求まる。なお、００１００１はＤＳＶ制御のために図５の条件１−１で交換がなされた符号語であるが、正常に復号ができていることが以上の説明によって明らかである。
【００５６】
【発明の効果】
以上説明したように本発明によれば、連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則または（１，８）ＲＬＬ規則を満足する６ビット単位の出力符号語列に変換が可能であり、また、出力符号語列に冗長ビットを加えることなくＤＳＶ制御が可能であるから、出力符号語列のＤＣ成分の効果的な抑圧が可能であり、さらに補助情報を付加して記録や伝送が可能で同一の復調器によって復調が可能であり、復調語の情報だけでは補助情報を知り得ることは困難で、そのためコピープロテクト情報をたとえ信号に埋め込んだとしても主情報の劣化は生じさせることなくディスクの不正コピー等が防止可能であるという利点を有する。
【図面の簡単な説明】
【図１】本発明の変調装置の基本構成図である。
【図２】本発明の変調装置のブロック構成図である。
【図３】図２に示す符号化部周辺のブロック構成図である。
【図４】図２に示す変調装置の符号化動作を説明するためのフローチャートである。
【図５】本発明の（１，７）ＲＬＬの場合のＤＳＶ制御を示すフローチャートである。
【図６】本発明の（１，８）ＲＬＬの場合のＤＳＶ制御を示すフローチャートである。
【図７】４ビット単位のデシマル入力データ語に対応する６ビット単位のバイナリ出力符号語を表す図である。
【図８】本発明の変調装置に用いられる４つの符号化テーブルＳ（ｋ）＝０〜Ｓ（ｋ）＝３の各内容を表す図である。
【図９】本発明の変調装置における符号化過程を説明する図である。
【図１０】本発明の変調装置の動作を説明するための図である。
【図１１】本発明の復調装置の実施例のブロック図である。
【図１２】本発明の復調装置に用いられる判定情報を示す図である。
【図１３】本発明の復調装置に用いられる復調テーブルを示す図である。
【図１４】本発明の復調装置の動作を説明するための図である。
【図１５】本発明の符号化テーブルの他の例を示す図である。
【図１６】本発明の補助情報の記録を説明するための図である。
【図１７】本発明の補助情報の再生について説明するための図である。
【符号の説明】
１…変調装置、
２…記録媒体、
３…伝送媒体、
１１…フォーマット部、
１２…４−６変調部、
１３…符号化テーブル、
１４…ＮＲＺＩ変換回路、
１５…記録駆動回路、
３１…伝送符号部、
１２１…符号語選択肢有無検出回路、
１２２…符号化テーブルアドレス演算部
１２３…同期語生成部、
１２６、１２７…ＤＳＶ演算メモリ、
１２４、１２５…符号語メモリ、
１２８…絶対値比較部、
１２９…メモリ制御符号化出力部、
５０１…ＮＲＺＩ復調、
５０２…同期検出回路、
５０３…シリアル／パラレル変換器、
５０４…ワードレジスタ、
５０５…符号語判定情報検出装置、
５０６…状態演算器、
５０７…アドレス生成部、
５０８…復号テーブル、[0001]
BACKGROUND OF THE INVENTION
The present invention modulates a recording code sequence having a restriction of k = 7 or 8 with a restriction of (1, k) run length limited (hereinafter referred to as “(1, k) RLL”). TECHNICAL FIELD The present invention relates to a modulation method, a modulation device, a demodulation method, a demodulation device, an information recording medium, an information transmission method, and an information transmission device for superimposing auxiliary information on main information using run-length restriction during demodulation, recording, and transmission. .
[0002]
[Prior art]
Conventionally, (1, 7) RLL is often used as a recording modulation method for recording a series of digital information signals on a recording medium such as an optical disk or a magnetic disk. However, in the conventional (1,7) RLL, it is difficult to suppress the signal component near the direct current (DC), and depending on the bit pattern, a large DC component is generated. For example, the spectrum of the information signal component in the servo signal band. It is expected that problems will occur that will adversely affect the servo performance.
[0003]
On the other hand, Japanese Patent Application Laid-Open No. Hei 6-19587 “Recording Code Modulation Device” has proposed to suppress DC components by preventing repetition of specific bit patterns. In Japanese Patent Laid-Open No. 10-340543 “Encoding Device, Decoding Device, Encoding Method, and Decoding Method”, (1,7) DC component suppression is performed by inserting redundant bits so as not to disturb the RLL rule. Proposals have been made to plan.
[0004]
Alternatively, according to “Data conversion method and apparatus” in Japanese Patent Laid-Open No. 2000-105981, the maximum run length is set to the number of codewords compared to the (1,7) RLL rule using 8/12 modulation according to the (1,8) RLL rule. Has been proposed, and this margin is used for DC component suppression control.
[0005]
[Problems to be solved by the invention]
However, according to Japanese Patent Application Laid-Open No. Hei 6-195877, it is difficult to sufficiently suppress the DC component, although it is possible to reduce the repetition of the specific pattern by means such as bit inversion and randomization. According to Japanese Patent Laid-Open No. 10-340543, although the suppression of the DC component is greater than that of the former, the recording capacity is reduced due to the insertion of redundant bits. According to Japanese Patent Laid-Open No. 2000-105981, although DC component suppression can be achieved without redundant bits, a plurality of 12-bit encoding tables are required, and the encoding rules and decoding rules are complicated. Was.
[0006]
The present invention has been made in view of the above-described problems. With the (1, k) RLL rule, 4 bits are suppressed to 6 bits under the restriction of k = 7 or 8 without using redundant bits. By using a coding table that can be converted into a modulation scheme, a modulation scheme that can be performed with the RLL (1, 7) rule at a higher coding rate than before and that can simplify decoding and decoding is provided. Furthermore, by using a recording block of k = 7 and a recording block of k = 8 by modulation capable of generating both k = 7 and 8, main information such as image information and audio information can be used as a disc ID or Auxiliary information such as copy protection information can be superimposed.
[0007]
[Means for Solving the Problems]
  In order to solve the above-described problems, the present invention provides a modulation method, a modulation device, a demodulation method, a demodulation device, an information recording medium, an information transmission method, and an information transmission device having the following configurations.
(1) When performing conversion to encode an input data word in 4-bit units into an output code word in 6-bit units,
  The output code word corresponding to the input data word, and encoding table specifying information for specifying an encoding table used for encoding the next input data word;TheRefer to multiple encoding tables, including
  Each saidThe output codeword is sequentially directly combined as a binary output codeword sequence, and output as an output codeword satisfying (1 or k) RLL (Run Length Limited) rule where k is 7 or 8.
  The input data word is divided into blocks so that the data block is composed of 2048 bytes.,
  Auxiliary information of binary series is input separately from the input data word,
  If the bit polarity is 0 for each data block in accordance with the bit polarity of the auxiliary information in the data block unit for the input data word ( 1,7 ) If encoding is performed according to the RLL rule and the bit polarity is 1, ( 1,8 ) Encoding with RLL rulesA modulation method characterized by the above.
(2) The plurality of encoding tables include at least a first encoding table and a second encoding table.And,
  The first encoding table and the second encoding table have the same input data word as the first output code word and the predetermined input data word on the first encoding table corresponding to the predetermined input data word. The first and second output codewords after the NRZI-modulated signals of the corresponding second output codewords on the second coding table have opposite polarities and output a specific output codeword Is selected as an output codeword satisfying (1, k) RLL rule and k satisfying 7 or 8.DoIt is characterized byAbove (1)The modulation method described.
(3) One of the first and second output codewords is selected.Above (2)The modulation method described.
(4) An output code word corresponding to the input data word designated by the coding table designation information isThe first and secondDetect that it is one of the output codewords,
  Based on the detection result, encoding table specifying information for specifying either the first encoding table or the second encoding table is output to the plurality of encoding tables,
  Output code words that are sequentially output corresponding to input data words using an encoding table designated from the plurality of encoding tables, are stored separately for each polarity of the output code words,
  For each output codeword sequentially output from the specified encoding table, a DSV (digital sum variation) is obtained by sequentially adding CDS (codeword digital sum) corresponding to the stored output codeword. Accumulate,
  The codeword series is selected and sequentially output based on the absolute value of the accumulated DSV.Above (3)The modulation method described in 1.
(5) SpecificSaidThe codeword bit of the input data wordMonitor the minimum number of consecutive inversions,
  The minimum inversion is a predetermined numbermore thanIf you continue,By changing the coding table designation information of the coding tableCodeword bitsNumber within the predetermined number of consecutive inversionsIt is characterized by being contained inAny one of the above (1) to (4)The modulation method described in 1.
(6) having conversion means for encoding an input data word in units of 4 bits into an output code word in units of 6 bits;
  The converting means includesEach saidInput data wordEach saidA plurality of encoding tables for encoding each output codeword,Each saidEach of the encoding tablesEach saidCorresponds to the input data wordEach saidAn output codeword and encoding table designation information for designating an encoding table used to encode the next input data word;
  Each saidOutput codewordTheMeans for direct output as a binary output codeword sequence and outputting as an output codeword in which (1, k) RLL (Run Length Limited) rule satisfies k of 7 or 8;
  The input data word is divided into blocks so that the data blocks are composed of 2048 bytes.DoMeans,
  Means for inputting auxiliary information of a binary sequence separately from the input data word;
  If the bit polarity is 0 for each data block in accordance with the bit polarity of the auxiliary information in the data block unit for the input data word ( 1,7 ) If encoding is performed according to the RLL rule and the bit polarity is 1, ( 1,8 ) Means for encoding according to the RLL rule;A modulation device comprising:
(7) The plurality of coding tables include at least a first coding table and a second coding table.And,
  The first encoding table and the second encoding table have the same input data word as the first output code word and the predetermined input data word on the first encoding table corresponding to the predetermined input data word. The first and second output codewords after the NRZI-modulated signals of the corresponding second output codewords on the second coding table have opposite polarities and output a specific output codeword The selected output codeword is configured to be an output codeword that satisfies (1, k) RLL rule and k satisfies 7 or 8.Above (6)The modulation device described.
(8) A selection means for selecting one of the first and second output codewords is provided.Above (7)The modulation device described.
(9)SaidDetects whether the output code word corresponding to the input data word designated by the coding table designation information is the first or second output code wordDetection means to,
  Said detection meansEncoding table specifying means for outputting, to the plurality of encoding tables, encoding table specifying information for specifying any of the first and second encoding tables based on the detection result of:
  Output codeword memory means for separately storing output codewords sequentially output corresponding to input data words using an encoding table designated from among the plurality of encoding tables for each polarity of the output codeword When,
  For each output codeword sequentially output from the specified encoding table, a DSV (digital word sum) corresponding to the output codeword stored in the output codeword memory means is sequentially added. DSV memory means for storing (sum variation);
  Selection means for selecting output codeword sequences to be sequentially output from the output codeword memory means based on the magnitude of the absolute value of the DSV output from the DSV memory means.Above (8)The modulation device according to 1.
(10) SpecificSaidThe codeword bit of the input data wordMinimum inversionMinimum inversion codeword detection means for detecting that the
  Monitoring means for monitoring a predetermined number of successive inversions;
  The minimum inversion is a predetermined numbermore thanIf it continues, the codeword bit can be changed by changing the coding table designation information of the coding table.Number within the predetermined number of consecutive inversionsCodeword control means to be stored inAny one of (6) to (9) aboveThe modulation device according to 1.
(11)Any one of the above (1) to (5)When demodulating a code word string obtained by serializing a 6-bit unit code word encoded using the modulation method described in 1 into a reproduction data string,
  Reconstructing the codeword string into 6-bit codewords;
  Subsequent codewords are encoded using any of the plurality of encoding tables.Detect ifAnd
  A demodulation method for demodulating the code word string into a reproduction data string based on a subsequent code word, the block being recorded in (1, 7) RLL and recorded in (1, 8) RLL Identifies the block,
  Said identifiedAgainst blocksThe superimposed auxiliary information is (1,7) RLL.EncodedIf there is 0, (1,8) RLLEncodedIf there is one,Codeword string as playback data stringA demodulation method characterized by decoding and outputting.
(12)Any one of (6) to (10) aboveA demodulator that demodulates a codeword string obtained by continuation of a 6-bit codeword encoded using the modulator described in 1) into a reproduction data string,
  Means for reconstructing the codeword string into 6-bit codewords;
  Based on the determination information indicating which encoding table the subsequent code word is encoded among the plurality of encoding tables and the subsequent code word, the code word string is converted into a reproduction data string. Means to demodulateWhen,
  Means for identifying a block converted by (1, 7) RLL and a block converted by (1, 8) RLL by a run length counter for obtaining a maximum run length and sector information generated for each block;
  A demodulating device comprising: detecting means for detecting auxiliary information superimposed on reproduction data by the identifying means.
(13)Any one of (6) to (10) aboveAt least a part of the codeword encoded using the modulation device described in 1 is recordedthingAn information recording medium characterized by the above.
(14)Any one of the above (1) to (5)Information transmission is performed using codewords encoded using the modulation method described in 1 as transmission information.thingAn information transmission method characterized by the above.
(15)Any one of (6) to (10) aboveInformation transmission is performed using codewords encoded using the modulation device described in 1 as transmission information.thingAn information transmission device characterized by the above.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment relating to modulation of the present invention will be described with reference to FIGS. 1 is a basic configuration diagram of the modulation device of the present invention, FIG. 2 is a block configuration diagram of the modulation device of the present invention, FIG. 3 is a block configuration diagram around the encoding unit shown in FIG. 2, and FIG. 5 is a flowchart for explaining the coding operation of the apparatus, FIG. 5 is a flowchart for explaining the DSV control for satisfying the RLL (1, 7) rule by the modulation apparatus of the present invention, and FIG. 6 is the RLL by the modulation apparatus of the present invention. The flowchart for demonstrating the DSV control for satisfy | filling a (1, 8) rule. FIG. 8 is a diagram showing the contents of the four encoding tables “S (k) = 0” to “S (k) = 3” used in the modulation apparatus of the present invention, where S (k) is the state of the table. , D (k) is an input data word, and C (k) is an output codeword, which are expressed in decimal and binary notation. S (k + 1) is a state indicating a table to be taken next.
[0015]
Now, the types of 6-bit output codewords satisfying the (1,7) RLL or (1,8) RLL restriction are as shown in FIG. As an example of the coding table based on the code word type, four coding tables (coding table numbers S (k) = “0” to “3”) as shown in FIG. 8 can be configured. S (k) = “0” to S (k) = “3” represent encoding table selection numbers respectively assigned to the four encoding tables. Further, S (k + 1) in FIG. 8 represents an encoding table selection number for selecting an encoding table used for performing the next encoding. Note that the allocation of the data word D (k) and the code word C (k) can be changed so that the coding rule is not disturbed and the demodulation is not hindered. For example, the encoding table shown in FIG. 15 has an arrangement in which the assignment of the data word D (k) and the code word C (k) in the table of FIG. 8 is changed, and thus the data word D (k) and the code The assignment with the word C (k) can be rearranged so as not to disturb the encoding rule, and the present invention is effective even when the present invention is not applied to the structure of the encoding table shown in FIG.
[0016]
First, the modulation apparatus 1 of the present invention will be described with reference to FIG. A digital information signal obtained by converting an image, sound, etc. to be modulated into a binary series by discretization means (not shown) is subjected to so-called formatting such as addition of an error correction code and sector structuring in the formatting unit 11. A source code sequence for each bit is added to the 4-6 modulator 12. On the other hand, auxiliary information is also added to the formatting unit 11 for formatting. The amount of auxiliary information is, for example, that 1 bit is recorded in one sector when 2048 bytes of a digital information signal is one sector. To do. At this time, auxiliary information of a binary sequence sent from an auxiliary information signal source (not shown) is assigned a binary 1 or 0 bit for each sector at the same time in the format part, and error detection information or error is detected as necessary. Correction information and the like are added and sent to the modulation unit 12 for each sector as a maximum run setting signal together with the source code. Of course, it is not necessary to limit to the sector unit, and it is possible to transfer the auxiliary information in block units of a digital information signal that can transfer the required number of bits for the auxiliary information.
[0017]
As an example, the 4-6 modulator 12 performs an encoding process to be described later using the encoding table 13 shown in FIG. 8 and adds a predetermined sync word, and then performs NRZI conversion by the NRZI conversion circuit 14 to record signals. To the recording drive circuit 15, recorded on the recording medium 2 or transmission encoded by the transmission encoding means 31, and sent to the transmission medium 3.
[0018]
On the other hand, the maximum run setting signal is sent to the modulation unit with 1 or 0 bits for each sector as shown in FIG. In the example of FIG. 16, for the

recording sector numbers

0, 1, 2, 3, 4,..., The maximum run setting signal is 1, 0, 0, 1, 1,. , 8T, 9T, 9T,... Here, T is a recording channel period. In the case of 9T, modulation is performed with (1, 8) RLL, and in the case of 8T, modulation is performed with (1, 7) RLL.
[0019]
FIG. 2 is a block diagram showing a configuration example for explaining in more detail the operation of the 4-6 modulator 12 of FIG. The input data word (source code) D (k) is added to the code word option presence / absence detection circuit 121, the encoding table address calculation unit 122, and the synchronization word generation unit 123, respectively. The code word option presence / absence detection circuit 121 uses D (k) and state S (k) to detect whether there are code word candidates having different DSV polarities. Based on this detection result and D (k), an encoding table address calculation is performed, and the encoding candidate is C (k) 0 and C (k) 1 from the plurality of encoding tables 13, and the former is the code word memory “0”. 124, and send the latter to the codeword memory “1” 125.
[0020]
The codeword memory “0” 124 and the codeword memory “1” 125 are connected to the DSV operation memory “0” 126 and the DSV operation memory “1” 127, and the codewords C (k) 0 and C (k) 1 are stored. Every time the codeword memory “0” 124 and the codeword memory “1” 125 are input, the CDS is calculated and the stored DSV value is updated. Here, when the source code D (k) having an option is detected by the code word option presence / absence detection circuit 121, it is stored in the DSV memory “0” 126 and the DSV memory “1” 127 by the absolute value comparison unit 128. The absolute value of the DSV is compared, the code word stored in the code word memory having a small DSV absolute value is selected by the memory control unit 129 and output as an output code word, and the code word memory that has not been selected, DSV calculation The contents of the memory are replaced with the contents of the selected code word memory and DSV operation memory.
[0021]
FIG. 3 is a diagram showing in detail the vicinity of the coding table of FIG. 2, and FIG. 4 is a flowchart showing the details of the above-described contents. In this description, there are two codeword memories, and when the codeword option presence / absence detection circuit 121 detects an option D (k), an output codeword is immediately output. The number of memories is not limited to two. When D (k) having an option is detected, there is no need to immediately output an output codeword, and there are several memories and selectable source codes. The present invention is also effective in a method for selectively outputting a code word string having the smallest DSV. In FIG. 3, the maximum run length setting 130 is a means for outputting a control signal for restricting (1, 7) RLL or (1, 8) RLL to the code word option presence / absence detection circuit. Details of the operation will be described later. In the figure, minimum run repetition detection 131 is means for monitoring the number of repetitions of the shortest inversion, and details of the operation will be described later.
[0022]
Next, the case where the 4-bit unit input data word D (k) is encoded by the (1, 7) RLL restriction will be specifically described with reference to FIG. “4, 5, 6, 7, 8 (decimal)” is used as an example as the input data words D (k), D (k + 1). In the initial state of encoding, the initial selection number of the encoding table is determined by an operation such as insertion of a synchronization word that will not be described, and for example, encoding table S (k) = “0” is selected. When the input data word D (k) = 4 is input to the coding table S (k) = “0”, the output code word C (k) = 18 (decimal) is output, and the next coding table Selection number S (k + 1) = “1” is selected.
[0023]
Next, when an input data word D (k) = 5 is input to the selected encoding table S (k) = “1”, an output codeword C (k) = 2 (decimal) is output, and The next coding table selection number S (k + 1) = “2” is selected. Similarly, when the input data word D (k) = 6 is input to the encoding table S (k) = “2”, the output code word C (k) = 18 is output and the encoding table selection number S (k + 1) is output. ) = “3” is selected, and then the input data word D (k) = 7 is input to the encoding table S (k) = “3”, the output codeword C (k) = 21 is output and the code When the encoding table selection number S (k + 1) = “0” is selected and the input data word D (k) = 8 is input to the encoding table S (k) = “0”, the output codeword C (k) = 21 is output, and the encoding table selection number S (k + 1) = “1” is selected.
[0024]
As a result, “4, 5, 6, 7, 8 (decimal)” as the input data word D (k) is encoded into “010010, 000010, 010010, 010101, 010101 (binary)” as the output code word C (k). Are output sequentially. Therefore, a series of output codeword sequences obtained by sequentially directly combining the five output codewords C (k) are
010010000010010010010101010101
Thus, an output codeword string satisfying the (1, 7) RLL restriction can be obtained.
[0025]
In this example, there is no source code in which options exist, but in this way, by using the encoding table shown in FIG. 8 by the modulation device shown in FIGS. 1 to 3, the source code D for every 4 bits. (1,7) RLL restriction by (k) and S (k + 1) delayed by 1 word (4 bits length in the source code) that was output when the previous codeword was output Can be obtained by directly combining codeword strings satisfying the above.
[0026]
Next, the operation of the code word option presence / absence detection circuit 121 will be described in detail with reference to FIG. FIG. 5 is a flowchart showing an operation performed by the option presence / absence calculation circuit 121 in the case of (1, 7) RLL. As for condition 1 in step 201, the zero run on the LSB side of the codeword C (k-1) previously encoded is detected, and in the case of 4 (Yes in step 201), that is, the code of FIG. When C (k-1) is binary 010000 in the conversion table, if S (k) = 3 and D (k) is 0-3 (condition 1-1, Yes in step 202), C Select a codeword from the table of S (k) = 3 as (k) 0, select a codeword of S (k) = 1 as C (k) 1, and detect the presence / absence of a detection signal “option available” Output from the circuit 121 (step 206). When S (k) = 2 and D (k) is 7 or more (condition 1-2, Yes in step 203), select a codeword from the table of S (k) = 2 as C (k) 0 , A code word of S (k) = 1 is selected as C (k) 1, and a detection signal “option available” is output from the option presence / absence detection circuit 121 (step 207). In the case of No in each of step 201, step 202, and step 203, the code word “no choice” selected in D (k) and S (k) for both C (k) 0 and C (k) 1 (step 208) The judgment is terminated as follows.
[0027]
Similarly, in condition 2 (step 204), the zero run on the LSB side of C (k-1) is 5, or in condition 3 (step 205), the zero run on the LSB side of C (k-1) is 1 or 2. At this time, whether or not there is an option is detected by the determination according to the flowchart of FIG.
[0028]
As for condition 2 in step 204, when the zero run on the LSB side of the codeword C (k-1) previously encoded is detected and the result is 5 (Yes in step 204), that is, the code in FIG. When C (k-1) is binary 100000 in the conversion table, if S (k) = 3 and D (k) is 0 to 1 (condition 2-1, Yes in step 209), C Select a codeword from the table of S (k) = 3 as (k) 0, select a codeword of S (k) = 1 as C (k) 1, and detect the presence / absence of a detection signal “option available” Output from the circuit 121 (step 210). When S (k) = 2 and D (k) is 10 or more (Condition 2-2, Yes in step 211), select a codeword from the table of S (k) = 2 as C (k) 0 , A code word of S (k) = 1 is selected as C (k) 1, and a detection signal “option available” is output from the option presence / absence detection circuit 121 (step 212). In the case where each of No in Step 204, Step 209 and Step 211 is No, the code word “no choice” selected in D (k) and S (k) for both C (k) 0 and C (k) 1 (Step 208). The judgment is terminated as follows.
[0029]
As for condition 3 in step 205, the zero run on the LSB side of the codeword C (k-1) that has been encoded immediately before is detected, and if the zero run is 1 or 2 (Yes in step 205), That is, when C (k-1) is binary 01010, 010100, 000010, 000100,001010, 100100, 101010 or 100010 in the coding table of FIG. 8, S (k) = 2 and D (k) is 0 to In the case of 1 (Yes in step 213), a code word is selected from the table of S (k) = 3 as C (k) 0, and a code word of S (k) = 0 is selected as C (k) 1. The selection signal “selection present” is output from the option presence / absence detection circuit 121 (step 214). In the case where each of No in Step 205 and Step 213 is No, both C (k) 0 and C (k) 1 are determined as the code word “no choice” selected in D (k) and S (k) (Step 208). finish. Now, if C (k-1) is 010000, S (k) = 3, and D (k) is 3 or less, it is possible to replace the codeword with S (k) = 1. It is clear that the sequence of 0's falls within 7 and does not disturb the (1,7) RLL rule, and when C (k-1) is 010000, the next codeword is S (k) = 2 or 3 is limited by the encoding table 13, and the codewords included in the encoding table 13 with S (k) being 1, 2, 3 are independent. Since the same codeword does not exist, there is no problem during decoding.
[0030]
Similarly, when C (k-1) is 100,000, that is, when the zero run on the LSB side is 5, the (1, 7) RLL rule is not disturbed, and further, there is no problem in decoding.
[0031]
The code word with zero

run

1 or 2 on the LSB side of C (k−1) is the code word next taking S (k) = 1, 2 or 3, and is included in the coding table of S (k) = 0. The same code word as the code word included in S (k) = 2 or 3 exists. However, among the codewords of S (k) = 0, 000001 which is a codeword of D (k) = 0 or 1 is a unique codeword that does not exist in other tables, and a code of S (k) = 2 Even if the word is exchanged, there is no problem in decoding.
[0032]
As described above, the fact that the DSV can be controlled by exchanging codewords according to FIG. 5 can be explained by the fact that 1 even / odd included in the exchanged codeword is different. That is, when C (k−1) is 010000, S (k) = 3 and D (k) = 0, C (k) 0 is 101001 and C (k) 1 is 000001. If the polarity immediately before the NRZI conversion is 1, the former is 001111 and is 0 because the last bit is 1, whereas the latter is 111000 and is 1 because the last bit is 1. FIG. 10 shows this state. a) is the former and b) is the latter. The upper row is C (k−1), C (k), C (k + 1), and the lower row is a codeword after NRZI conversion. As is apparent from FIG. 10, the polarity after NRZI conversion is changed by changing C (k), and the DSV value is changed. Therefore, the DC component can be suppressed by selecting a pattern that reduces the DSV.
[0033]
Next, a modulation method of a code word having a (1, 8) RLL restriction will be described with reference to FIG. Whether (1, 7) RLL or (1, 8) RLL is determined by the maximum run length setting 130 of FIG. 3 or from the initial setting. Further, the encoding table in the case of (1, 8) RLL can use the same encoding table as (1, 7) RLL in FIG.
[0034]
In the case of (1, 8) RLL, the maximum run length is 1 bit longer than that of (1, 7) RLL, so the conditions differ from those in FIG. In FIG. 6, in condition 1, when the zero run on the LSB side of C (k-1) is 4 or 5 (Yes in step 301), the table of S (k) = 3 is selected and D (k) Is 0-3 (condition 1-1, Yes in step 302), C (k) 0 is a codeword of S (k) = 3, C (k) 1 is a code of S (k) = 1 A word can be selected (step 303). When the zero run on the LSB side is 4 or 5 (Yes in Step 301), a table with S (k) = 2 is selected and D (k) is 7 or more (Condition 1-2, Step In the case of Yes in 304), a codeword of S (k) = 2 can be selected for C (k) 0, and a codeword of S (k) = 1 can be selected for C (k) 1 (step 305). In the case of No in step 301, step 302, and step 304, the code word “no choice” selected in D (k) and S (k) for both C (k) 0 and C (k) 1 (step 306) The judgment is terminated as follows.
[0035]
Similarly, in condition 2, when the zero run on the LSB side of C (k-1) is 1 (Yes in step 307), if S (k) = 3 is selected, D (k) = 12 or 13 If (Yes in step 308), a code word of S (k) = 3 can be selected for C (k) 0, and a code word of S (k) = 0 can be selected for C (k) 1. (Step 309). In the case of No in step 307 and step 308, respectively, C (k) 0 and C (k) 1 are judged as code words “no choice” (step 306) selected in D (k) and S (k). finish.
[0036]
Also, in condition 3, when the zero run on the LSB side of C (k-1) is 3 or less (Yes in step 310), when S (k) = 2 and D (k) is 0 or 1 (step 311) In the case of Yes), a codeword of S (k) = 3 can be selected for C (k) 0, and a codeword of S (k) = 0 can be selected for C (k) 1 (step 312). In the case of No in step 310 and step 311, both C (k) 0 and C (k) 1 are judged as code words “no choice” (step 306) selected in D (k) and S (k). finish.
[0037]
As described above, according to the condition determination of FIG. 6, it is possible to generate a codeword in which a DC component that satisfies the (1, 8) RLL rule is suppressed. When 9T is set as the maximum run length setting, it is necessary to control the DSV after a certain number of 9Ts has been generated in the sector. This control is performed in the code word option presence / absence detection circuit. This can be done by having a generation counter and monitoring the number of counts generated by the 9T signal.
[0038]
As described above, by using the encoding table according to the present invention, it is possible to realize a modulation method or a modulation apparatus capable of generating a code having (1,7) RLL restriction or (1,8) RLL restriction. Further, auxiliary information can be superimposed.
[0039]
Next, the DSV control method will be described with reference to FIGS. 2 to 4 based on the selection of the code word. In the description, the (1, 7) RLL modulation process shown in FIG. 5 is used, but the DSV control is similarly performed by determining whether there is an option in (1, 8) RLL as shown in FIG. Is possible.
[0040]
First, in FIG. 4, the initial table setting (step 101) can be set by determining the subsequent S (k) such as a synchronization word added to the code word. Next, a 4-bit source code D (k) is input (step 102), and encoding is performed according to the encoding table of FIG. 8 using S (k) and D (k). In this process, the zero run length on the LSB side is calculated by looking at the previously encoded C (k−1), and it is determined whether there is a choice of codewords according to the conditions of FIG. 5 (step 103). In FIG. 2 and FIG. 3, C (k−1) is input from the code output means, but it can also be obtained by holding the previous input data and the state S (k).
[0041]
If there is no selectable codeword in the encoding table (“No” in step 103), the codeword output from the encoding table to the codeword memory “0” 124 and codeword memory “1” 125 is represented by C ( k) 0 and C (k) 1 (step 107) are added to the codeword memory “0” 124 and codeword memory “1” 125, respectively, to calculate the CDS, and update the DSV memory 126 and the DSV memory 127 ( Step 108).
[0042]
When a selectable code word exists in the encoding table (when “Yes” in step 103), a signal indicating that an option exists is output from the code word option presence / absence detection circuit 121, and the absolute values of the

DSV memories

0 and 1 Is calculated by the absolute value calculation circuit, and a code sequence having a small absolute value is output from the code word memory from the output means (step 104). Thereafter, the contents of the codeword memory that has not been selected are replaced with the selected codeword series, and at the same time, the value that is not employed is replaced with the value that employs the DSV calculation memory (step 105). After that, as described in the description of FIGS. 5 and 6, a codeword that can be selected as a codeword candidate is selected from one encoding table determined by S (k) and the other encoding table, and C (K) 0 and C (k) 1 are output (step 106). Thereafter, the codewords output from the encoding table to the codeword memory “0” 124 and codeword memory “1” 125 are defined as C (k) 0 and C (k) 1 (step 107) <codeword candidate C ( k) CDS is calculated for each of 0 and C (k) 1, DSV memories “0” and “1” are updated, and C (k) 0 and C (k) are added to codeword memories “0” and “1”. 1 is added, and the DSV memory 126 and the DSV memory 127 are updated (step 108). By performing the above operation until the end of encoding (step 109), the generation of the code word in which the DC component is suppressed is completed.
[0043]
Next, the bit operation when the inversion of the shortest bit according to the present invention continues will be described. The inversion of the shortest bit may make it difficult to achieve phase synchronization when the frequency characteristic of the transmission line is low. For such a transmission line, the present invention can prevent the continuation of the shortest bit inversion by the following means. Is possible.
[0044]
According to the coding table of FIG. 8, the continuation of the shortest bit inversion occurs by repeating 010101 or repeating 101010. The repetition of 010101 occurs when D (k) = 7 continues after S (k) = 0 or S (k) = 3. In this case, D (k + 1) is changed from 10 only when D (k + 1) = 7 and D (k + 2) = 7 after S (k) = 0 and D (k) = 7 by the minimum run repetition count. Change to any of 15 and leave S (k + 2) at 0.
[0045]
That is, when S (k) = 0 or 3 and D (k) = 7, S (k + 1) = 0 and the code word is 010101. After that, if D (k + 1) = 7, S (k + 2) = 0 and the code word is 010101. After that, when D (k + 2) = 7, the code word becomes 010101. Here, when D (k + 1) is changed from 10 to 15, S (k + 2) becomes 2 or 3, but by setting S (k + 2) to 0, repetition of the continuous minimum run occurred at the time of decoding. This can be detected and the repetition of continuous minimum runs can be prevented.
[0046]
In the case of 101010 iteration, when S (k) = 2 and D (k) = 12, the code word is 101010 and S (k + 1) = 2, and then when D (k + 1) = 12, The word is 101010, and S (k + 2) = 2 and D (k + 2) = 12, the codeword of 101010 is output. In this case, by changing S (k + 1) to 0, 101010 can be exchanged for 000000, and demodulation can be performed without any problem by a demodulation method described later. As described above, according to the present invention, it is possible to prevent repetition of minimum inversion.
[0047]
The above operation will be described again with reference to FIG. The minimum run repetition monitor 131 counts the repetition of D (k) and S (k) in which the repetition of the minimum inversion occurs while monitoring S (k) and D (k) (minimum run repetition count). This information is sent to the code word option presence / absence detection circuit, and the repetition of the minimum run is prevented by the above-mentioned means.
[0048]
Further, the maximum run length setting 130 is connected to the code word option presence / absence detection circuit, and (1, 7) RLL modulation is performed by the maximum run length setting signal sent from the format unit 11 or (1, 8 ) Set whether to perform RLL modulation. As described above, when the bit of the maximum run length setting signal is 0, the codeword option presence / absence detection circuit 121 detects the presence / absence of the codeword option described with reference to the flowchart of FIG. 5 (1, 7) according to the RLL rule. When modulation is performed and the bit of the maximum run length setting signal is 1, the codeword option presence / absence detection circuit 121 detects the presence / absence of the codeword option described with reference to the flowchart of FIG. 6 (1, 8) Modulation according to the RLL rule Is made. When (1,8) RLL is selected, if there are 9T options so as to increase the occurrence frequency of Tmin = 9T, it is possible to control to always be 9T.
[0049]
The above operation will be described again with reference to FIG. If the minimum run setting is assigned to

recording sectors

0, 1, 2, 3, 4,..., 1, 0, 0, 1, 1,. Since the bit of the length setting signal is 1, modulation by (1, 8) RLL is performed by the DSV control method described in FIG. For the recording sector 1, since the bit of the maximum run length setting signal is 0, modulation by (1, 7) RLL is performed by the DSV control method described with reference to FIG. Similarly, Tmax is 8, 9, 9 for

recording sectors

2, 3, and 4.
[0050]
Next, a demodulation method and a demodulation device according to the present invention will be described. FIG. 11 shows an example of a demodulator suitable for the present invention. The bit string of the input code word is NRZI demodulated by the NRZI demodulating means 501, the synchronization word is detected by the synchronization detection circuit 502, and the NRZI demodulated signal and the synchronization word are converted by a word clock which is a timing signal for converting into parallel 6 bits. A serial / parallel converter 503 forms a code string C (k) for every 6 bits. Thereafter, the code word C (k−1) input to the word register 504 and delayed by one word is input to the code word determination information detection device 505, and the determination information described later is calculated and output. The determination information and the input codeword C (k) are input to the state calculator 506 and output a state S (k) indicating which coding table is encoded among the four encoding tables, and the address generation unit 507. The output data word is output from, for example, the decoding table 508 shown in FIG. 12 at the addresses specified by C (k−1) and S (k).
[0051]
On the other hand, the input codeword bit string is input to the run length counter 509, and it is determined whether it is a bit string due to (1, 7) RLL restriction or a bit string due to (1, 8) RLL restriction by the run length count. Is bit-decoded and output as output auxiliary information. Sector information can be output by detecting a specific pattern by the synchronization detection circuit 502 and processing an output data word by a processing circuit (not shown).
FIG. 17 is a block diagram specifically showing the auxiliary information decoder 6 including a run length counter 509 and a bit decoding process 510. The input bit string connected to the NRZI demodulator 501 is added to the register 61 and the adder 62 detects the zero run length, that is, the number of consecutive zeros. That is, when the register length of the register 61 is 8 bits and all are 0, the adder 62 detects and outputs that all 8 bits are 0, and counts up the subsequent counter 63 by the output of the adder. Here, if the register length is 8 and all are 0, it is determined that the encoding is performed due to the (1, 8) RLL restriction. The output of the counter 63 is a comparator 64, which outputs 1 to the output circuit 66 when the count value of the counter 63 exceeds a predetermined value by comparison with the reference value 65. The output circuit 66 uses the sector information as a timing signal and outputs a binary sequence of 1 or 0 as output auxiliary information to a subsequent processing circuit (not shown). The register 61 and the counter 63 are initialized with sector information. The reference value 65 is a reference for preventing a bit error from occurring in a sector modulated by (1,7) RLL and erroneously detecting it, and depending on the frequency of occurrence of 9T (zero run is 8 bits before NRZI modulation). Set to a predetermined value.
[0052]
As described above, it is possible to output auxiliary information superimposed with a simple configuration. According to this modulation, when the sector is set to 2048 bytes, the probability that 9T does not appear even though it is modulated by (1,8) RLL is 10^-TenIt is sufficiently possible to have a lower value and have bit information for each sector.
[0053]
Next, the demodulation of main information will be described. The decision information is divided into three

cases

0, 1, and 2 as shown in FIG. 12, and indicates which coding table the next codeword is coded by the zero run length on the LSB side. is there. That is, C (k-1) is demodulated to D (k-1) by knowing in which encoding table the previous codeword C (k-1) and the current codeword are encoded. Is done.
[0054]

Equation 1 is an operation for obtaining S (k) from C (k) and determination information, and is described in the C language. According to this calculation, S (k) is obtained from the determination information and C (k) and C (k-1), and Ck-1 can be demodulated to Dk-1 by the demodulation table of FIG. Note that this calculation includes all demodulation calculations in the case of (1, 7) RLL, (1, 8) RLL, and the case where the minimum run length is limited. For this reason, both the (1, 7) RLL and the (1, 8) RLL are normally demodulated with the same demodulator regardless of the DSV control method, that is, either of FIGS.
[0055]
For example, as shown in FIG. 14, when a codeword string of 010000 00101 000001 000101 010001 is input to the demodulator shown in FIG. 11, the determination information of C (k−1) = 010000 has a zero run length of 4 on the LSB side. As shown in FIG. 12, the determination information is 2. Further, the next code word C (k) continues as 00101 (decimal 9), and it is found that S (k) is 3 because the first condition determination of Expression 1 is applied. Therefore, since C (k−1) in the demodulation table of FIG. 13 has S (k) of 3 in the 010000 row, 15 is obtained as D (k−1). That is, D (k-1) corresponding to C (k-1) at time k-1 is decoded from state information (number) S (k) in the coding table in which C (k) at time k is generated. It is. Similarly, the determination information of 000001 is 0, and the subsequent codeword 000001 is in the encoding table S (k) = 0, and therefore D (k-1) is obtained as 0 by the demodulation table of FIG. Similarly, D (k-1) is 1 for 000001 and D (k-1) is 2 for 000001. Note that 001001 is a code word exchanged under the condition 1-1 in FIG. 5 for the DSV control, but it is clear from the above description that decoding is normally performed.
[0056]
【The invention's effect】
As described above, according to the present invention, after a continuous binary data sequence is converted into an input data word in units of 4 bits, the (1, 7) RLL rule or the (1, 8) RLL rule is satisfied. Conversion to a bit-by-bit output codeword string is possible, and since DSV control is possible without adding redundant bits to the output codeword string, it is possible to effectively suppress the DC component of the output codeword string. In addition, it is possible to record and transmit by adding auxiliary information and can be demodulated by the same demodulator, and it is difficult to know the auxiliary information only by the information of the demodulated word. Even if it is embedded, there is an advantage that unauthorized copying of the disk can be prevented without causing deterioration of the main information.
[Brief description of the drawings]
FIG. 1 is a basic configuration diagram of a modulation apparatus according to the present invention.
FIG. 2 is a block diagram of a modulation apparatus according to the present invention.
FIG. 3 is a block configuration diagram around an encoding unit shown in FIG. 2;
4 is a flowchart for explaining an encoding operation of the modulation device shown in FIG. 2; FIG.
FIG. 5 is a flowchart showing DSV control in the case of (1, 7) RLL of the present invention.
FIG. 6 is a flowchart showing DSV control in the case of (1,8) RLL of the present invention.
FIG. 7 is a diagram illustrating a binary output codeword in 6-bit units corresponding to a decimal input data word in 4-bit units.
FIG. 8 is a diagram illustrating the contents of four encoding tables S (k) = 0 to S (k) = 3 used in the modulation apparatus of the present invention.
FIG. 9 is a diagram illustrating an encoding process in the modulation device of the present invention.
FIG. 10 is a diagram for explaining the operation of the modulation device of the present invention.
FIG. 11 is a block diagram of an embodiment of a demodulator according to the present invention.
FIG. 12 is a diagram showing determination information used in the demodulation device of the present invention.
FIG. 13 is a diagram showing a demodulation table used in the demodulation device of the present invention.
FIG. 14 is a diagram for explaining the operation of the demodulation device of the present invention.
FIG. 15 is a diagram illustrating another example of the coding table according to the present invention.
FIG. 16 is a diagram for explaining auxiliary information recording according to the present invention;
FIG. 17 is a diagram for explaining reproduction of auxiliary information according to the present invention.
[Explanation of symbols]
1 Modulator,
2 ... Recording medium,
3 ... transmission medium,
11 ... Format section,
12 ... 4-6 modulator,
13: Encoding table,
14 ... NRZI conversion circuit,
15 ... Recording drive circuit,
31: Transmission code part,
121. Code word option presence / absence detection circuit,
122: Coding table address calculation unit
123 ... Synchronized word generator,
126, 127 ... DSV calculation memory,
124, 125 ... codeword memory,
128... Absolute value comparison unit,
129 ... Memory control encoding output unit,
501 ... NRZI demodulation,
502 ... synchronization detection circuit,
503: Serial / parallel converter,
504 ... Word register,
505... Codeword determination information detection device,
506: State calculator,
507 ... Address generation unit,
508 ... Decoding table,

Claims

When converting a 4-bit unit input data word into a 6-bit unit output codeword,
Said output code word corresponding to the input data word, with reference to the plurality of coding tables including the coding table designation information for designating the coding table used to encode the next data of the input data word ,
Each of the output codewords is directly combined as a binary output codeword sequence, and output as an output codeword satisfying (1, k) RLL (Run Length Limited) rule, where k is 7 or 8.
The input data word is divided into blocks so as to be a data block composed of 2048 bytes ,
Auxiliary information of binary series is input separately from the input data word,
According to the bit polarity of the auxiliary information in units of the data block with respect to the input data word, if the bit polarity is 0 for each data block, encoding according to ( 1, 7 ) RLL rule is performed, and the bit A modulation method characterized in that if the polarity is 1, ( 1,8 ) encoding is performed according to the RLL rule .

It said plurality of coding tables is at least a first coding table and a second coding table,
The first encoding table and the second encoding table have the same input data word as the first output code word and the predetermined input data word on the first encoding table corresponding to the predetermined input data word. The first and second output codewords after the NRZI-modulated signals of the corresponding second output codewords on the second coding table have opposite polarities and output a specific output codeword be selected either modulation method of claim 1, wherein the selected output code word, characterized in that the output code word satisfying a k is 7 or 8 (1, k) RLL rule.

3. The modulation method according to claim 2, wherein one of the first and second output codewords is selected.

Detecting that an output codeword corresponding to an input data word designated by the coding table designation information is one of the first and second output codewords;
Based on the detection result, encoding table specifying information for specifying either the first encoding table or the second encoding table is output to the plurality of encoding tables,
Output code words that are sequentially output corresponding to input data words using an encoding table designated from the plurality of encoding tables, are stored separately for each polarity of the output code words,
For each output codeword sequentially output from the specified encoding table, a DSV (digital sum variation) is obtained by sequentially adding CDS (codeword digital sum) corresponding to the stored output codeword. Accumulate,
4. The modulation method according to claim 3, wherein the codeword sequence is selected and sequentially output based on the absolute value of the accumulated DSV.

Monitor the minimum number of consecutive inversions of codeword bits for a particular said input data word;
2. When the minimum inversion continues for a predetermined number or more, the continuous number of minimum inversions of codeword bits is kept within a predetermined number by changing encoding table designation information of the encoding table. or modulation method according to claim 4, whichever is first term.

Conversion means for encoding an input data word in units of 4 bits into an output code word in units of 6 bits;
Each said conversion means, each said input data word comprises a plurality of coding tables for encoding the respective said output code word, each of the said coding table corresponding to each said input data word wherein said output code word, and coding table designation information for designating the coding table used to encode the next data of the input data word,
Each said output codeword sequence directly bonded to a binary output code word string (1, k) RLL (run length limited) Rule k is means for outputting the output code word satisfying a 7 or 8 When,
Means for blocking divided the input data word so that the data block consisting of 2048 bytes,
Means for inputting auxiliary information of a binary sequence separately from the input data word;
According to the bit polarity of the auxiliary information in units of the data block with respect to the input data word, if the bit polarity is 0 for each data block, encoding according to ( 1, 7 ) RLL rule is performed, and the bit And ( 1, 8 ) means for encoding according to the RLL rule if the polarity is 1 .

It said plurality of coding tables is at least a first coding table and a second coding table,
The first encoding table and the second encoding table have the same input data word as the first output code word and the predetermined input data word on the first encoding table corresponding to the predetermined input data word. The first and second output codewords after the NRZI-modulated signals of the corresponding second output codewords on the second coding table have opposite polarities and output a specific output codeword 7. The selected output codeword is configured to be an output codeword satisfying (1, k) RLL rule and k satisfying 7 or 8 regardless of which one is selected. Modulation device.

8. The modulation apparatus according to claim 7, further comprising selection means for selecting one of the first and second output codewords.

A detecting unit output code word corresponding to the specified input data words to detect whether any one of said first, second output code word in the coding table designation information,
The first on the basis of the detection result of said detecting means, and coding table designation means for the coding table designation information for designating one of the second coding table to output said plurality of coding tables,
Output codeword memory means for separately storing output codewords sequentially output corresponding to input data words using an encoding table designated from among the plurality of encoding tables for each polarity of the output codeword When,
For each output codeword sequentially output from the specified encoding table, a DSV (digital word sum) corresponding to the output codeword stored in the output codeword memory means is sequentially added. DSV memory means for storing (sum variation);
Claim 8, characterized in that on the basis of the magnitude of the absolute value of DSV outputted from the DSV memory means, equipped with a selecting means for selecting the output codeword sequence to sequentially output from the output code word memory means The modulation device according to 1.

And the minimum inversion code word detecting means for detecting that the minimum inversion codeword bits are consecutive to the particular of the input data word,
Monitoring means for monitoring a predetermined number of successive inversions;
Code word control means for keeping the minimum number of consecutive inversions of codeword bits within a predetermined number by changing the encoding table designation information of the encoding table when the minimum inversion continues for a predetermined number or more. modulating device according to claims 6 to 9, whichever is first term, characterized in that.

The code word string obtained by serializing the codewords of the encoded 6 bit units using the modulation method according to any one of claims 1 to 5, in demodulating the reproduced data sequence,
Reconstructing the codeword string into 6-bit codewords;
Detecting in which encoding table a subsequent code word is encoded among the plurality of encoding tables,
A demodulation method for demodulating the code word string into a reproduction data string based on a subsequent code word,
Discriminating between (1,7) RLL recorded blocks and (1,8) RLL recorded blocks;
The auxiliary information superimposed on the identified block is codeword as 0 if (1,7) RLL has been encoded, and 1 if (1,8) RLL has been encoded. A demodulation method characterized by decoding and outputting a sequence as a reproduction data sequence .

The code word string obtained by serializing the codeword of 6-bit units coded is made by using the modulation apparatus according to Izu Re one of claims 6 to 10, demodulator for demodulating the reproduced data sequence Because
Means for reconstructing the codeword string into 6-bit codewords;
Based on the determination information indicating which encoding table the subsequent code word is encoded among the plurality of encoding tables and the subsequent code word, the code word string is converted into a reproduction data string. Means for demodulating;
Means for identifying a block converted by (1, 7) RLL and a block converted by (1, 8) RLL by a run length counter for obtaining a maximum run length and sector information generated for each block;
A demodulating device comprising: detecting means for detecting auxiliary information superimposed on reproduction data by the identifying means.

An information recording medium a code word encoded is made using the modulation apparatus according to Izu Re preceding paragraph is characterized in that it is recorded at least a portion of the claims 6 to 10.

Information transmission method characterized by transmitting information as a transmission information code coding is performed word by using the modulation method according to Izu Re one of claims 1 to 5.

Information transmission device according to claim to make the information transmitted as transmission information code coding is performed word by using the modulation apparatus according to Izu Re one of claims 6 to 10.