JP4060424B2

JP4060424B2 - Drive circuit for charge pump circuit

Info

Publication number: JP4060424B2
Application number: JP02197898A
Authority: JP
Inventors: 直昭杉村
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-02-03
Filing date: 1998-02-03
Publication date: 2008-03-12
Anticipated expiration: 2018-02-03
Also published as: JPH11220872A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路においてＬＳＩ内部で電圧を昇圧するチャージポンプ回路の駆動回路に係り、特に動作温度低温時のチャージポンプ能力過剰による消費電流の増大を防止し、かつ動作温度高温時のチャージポンプ昇圧電圧出力の能力低下を補償するチャージポンプ回路の駆動回路に関する。
【０００２】
【従来の技術】
半導体集積回路においてＬＳＩ内部で電圧を昇圧するチャージポンプ回路に関する技術で、動作温度低温時のチャージポンプ能力過剰による消費電流の増大を防止し、また動作温度高温時のチャージポンプ昇圧電圧出力の能力低下を補償する技術に関する文献は見当たらない。
【０００３】
電圧制御発振器において電流を制御して温度変化による発振出力周波数の変化を選択できる回路技術に関するものに、（１）特開昭６０−６２７０４号公報がある。しかし特開昭６０−６２７０４号公報に記載されているのは電圧制御発振器（ＶＣＯ回路）にて発振出力周波数の温度依存性を任意に設定制御可能とした回路であり、本発明とは回路構成及びその目的は異なる。
【０００４】
またリングオシレータ回路において発振周波数の温度依存性を補償する回路技術に関するものに、（２）特開平６−１６９２３７号公報がある。しかし特開平６−１６９２３７号公報は温度に依存しない定電圧源と負温度係数をもつ抵抗によって正の温度係数を持つ定電流を発生させそれによりリングオシレータ回路の負の温度係数を持つ発振周波数を一定にするように補償する回路技術であり、本発明のように正の温度係数を持つ定電流によりチャージポンプ回路の駆動回路を構成する発振回路を駆動し、かつこの発振回路の発振周波数が正の温度係数を有するように構成することによりチャージポンプ回路のチャージポンプ能力の温度補償を行うものとは異なるものである。
【０００５】
【発明が解決しようとする課題】
図６に一般的なチャージポンプ回路の構成を示す。同図においてＮＭＯＳダイオードＮＤ０〜ＮＤｎが入力端子１００と出力端子２００との間に直列に接続され、ＮＭＯＳダイオードＮＤ０〜ＮＤｎの各ノードＮ0 〜Ｎ( ｎ−1) にはそれぞれコンデンサＣ１〜Ｃｎの一端が接続され、コンデンサＣ(2m ＋１) （m は０または1 以上の整数) の他端は共通接続され、クロックΦ１が供給されるようになっている。またコンデンサＣ(2m ) （m は1 以上の整数) の他端は共通接続され、クロックΦ２が供給されるようになっている。出力端子２００とアースとの間にリップル除去用のコンデンサＣout 及び過昇圧防止用の電圧リミッタとして機能するツェナーダイオードＤＺが並列接続されている。
【０００６】
また入力端子１００には直流電圧Ｖinが印加されている。クロックΦ１、Φ２は図７（Ｂ）に示すようにハイレベルである期間が相互にオーバーラップしないタイミングで出力されるクロックであり、その振幅はＶｗである。図６に示すチャージポンプ回路の動作を簡単に説明する。ＮＭＯＳダイオードＮＤ０〜ＮＤｎの閾値電圧をＶＤとすると、クロックΦ１がローレベルのときノードＮ0 の電位はＶin−ＶＤにあり、クロックΦ１がハイレベル、クロックΦ２がローレベルのときに、ノードＮ0 からノードＮ1 , ノードＮ2 からノードＮ3 ，…，Ｎ( ｎ−1)からＮｎへ電流が流れ、ノードＮ(2m)の電位がノードＮ(2m ＋1)よりＮＭＯＳダイオードの閾値電圧ＶＤだけ高い電位になる（但し、m は０または１以上の整数）。
【０００７】
次にクロックΦ１がローレベルに下がると、ノードＮ0 ，Ｎ2 ，…，Ｎ2m，…，Ｎn の電位はコンデンサ結合によりＶinだけ下がろうとするが、左側より電流が供給され、前回、クロックΦ１がローレベルであったときより電位が上昇する。次にクロックΦ２がハイレベルになると、ノードＮ(2m −1)からノードＮ(2m ) へ電流が供給され、クロックΦ２がローレベルに戻るとノードＮ(2m −2)からノードＮ(2m −1)へ電流が供給され、ノードＮ(2m −1)の電位が前のサイクルより上昇する。このようにして各ノードの電位は隣接する入力端子１００側のノードの電位に比して図７（Ａ）に示すように（Ｖｗ−ＶＤ）だけ上昇する。すなわち、図６に示すチャージポンプ回路の出力端子２００における出力電圧Ｖout は、ＮＭＯＳダイオード１段当たり（Ｖｗ−ＶＤ）だけ上昇するので、
【０００８】
【数１】
Ｖout ＝ｎ（Ｖｗ−ＶＤ）＋Ｖin−ＶＤ（１）
となる。またコンデンサＣ１〜Ｃｎの容量をＣ，クロックΦ１，Φ２の周波数をｆ，チャージポンプ回路の出力端子２００における出力電流許容値をＩ_LOとすると、
【０００９】
【数２】
Ｉ_LO＝（Ｖｗ−ＶＤ）・Ｃ／ｆ（２）
となる。またそのときの出力端子２００における出力電力Ｗout は、
【００１０】
【数３】
Ｗout ＝Ｖout ・Ｉ_LO （３）
となる。
【００１１】
ところで上記チャージポンプ回路のＮＭＯＳダイオードはＮチャンネルＭＯＳトランジスタで構成され、またクロックΦ１，Φ２を供給するクロック生成回路の最終段はＮチャンネルＭＯＳトランジスタおよびＰチャンネルＭＯＳトランジスタからなるＣＭＯＳインバータで構成される。したがって、ＮＭＯＳダイオードの閾値電圧ＶＤ，ＣＭＯＳインバータの出力であるクロックΦ１，Φ２の振幅Ｖｗは温度の変化に対して一定ではなく、温度特性を有している。すなわち、ＮチャンネルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジスタは周囲温度が高温になると相互コンダクダンスｇｍが減少する。そのため高温時ではＮＭＯＳダイオードの閾値電圧ＶＤは増大し、またクロックΦ１，Φ２の振幅Ｖｗは減少してしまう。したがって図６に示す一般的なチャージポンプ回路では高温時にチャージポンプ回路の昇圧電圧出力能力（チャージポンプ能力）が低下し、逆に低温時では昇圧電圧出力能力が増大する。通常、動作温度範囲で昇圧電圧出力能力を確保するため、高温時での昇圧電圧出力能力の低下を考慮したチャージポンプ能力としなければならない。この場合、チャージポンプ回路の昇圧電圧出力を調整するレギュレータ回路や過昇圧防止用のツェナーダイオードを接続すると、動作温度が低温時である場合に昇圧電圧出力能力過剰による出力電流がレギュレータ回路やツェナーダイオードで消費され、無駄な消費電流が増大してしまうという問題が有った。
【００１２】
本発明はこのような事情に鑑みてなされたものであり、動作温度が低温時に無駄な消費電流を消費することなく、かつ動作温度が高温時においてチャージポンプ回路の昇圧電圧出力の能力が低下するのを防止することができるチャージポンプ回路の駆動回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載の発明は、チャージポンプ回路を駆動するクロックパルスを供給するチャージポンプ回路の駆動回路であって、正の温度係数を有する定電流を生成する定電流源と、前記定電流源により生成された定電流に応じた正の温度係数を有する発振周波数のクロックパルスを生成し、前記チャージポンプ回路に供給する発振回路と、を有することを特徴とする。
【００１４】
上記構成のチャージポンプ回路の駆動回路では、定電流源により温度の上昇に応じて電流量が増加する、すなわち正の温度係数を有する定電流が生成され、この正の温度係数を有する定電流によりチャージポンプ回路に供給するクロックパルスを生成する発振回路の発振周波数が温度の上昇に応じて増加する、すなわち正の温度係数を有するように設定される。
【００１５】
したがって、請求項１に記載の発明によれば、チャージポンプ回路を駆動するクロックパルスを供給する発振回路の発振周波数が正の温度係数を有するために動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができる。
【００１６】
また動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００１７】
また請求項２に記載の発明は、チャージポンプ回路を駆動するクロックパルスを供給するチャージポンプ回路の駆動回路であって、正の温度係数を有する基準電圧値と前記チャージポンプ回路の出力電圧を分圧した電圧値との差電圧値によって定電流を生成する定電流源と、前記定電流源により生成された定電流に応じた正の温度係数を有する発振周波数のクロックパルスを生成し、前記チャージポンプ回路に供給する発振回路と、を有することを特徴とする。
【００１８】
上記構成のチャージポンプ回路の駆動回路では、定電流源により温度の上昇に応じて電圧値が増加する、すなわち正の温度係数を有する基準電圧値と前記チャージポンプ回路の出力電圧を分圧した電圧値との差電圧値によって定電流が生成され、この定電流によりチャージポンプ回路に供給するクロックパルスを生成する発振回路の発振周波数が温度の上昇に応じて増加する、すなわち正の温度係数を有するように設定される。
【００１９】
請求項２に記載の発明によれば、チャージポンプ回路を駆動するクロックパルスを供給する発振回路の発振周波数が正の温度係数を有するために動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができ、動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００２０】
更にクロックパルスを供給する発振回路の発振周波数を決定する定電流源により生成される定電流の電流量をチャージポンプ回路の出力電圧を分圧した電圧値、すなわち出力電圧の負帰還量に基づいて生成するようにしたので、チャージポンプ回路の負荷変動に起因する出力電圧の変動を補正することができる。
また、請求項３に記載の発明は、前記発振回路は、奇数段のインバータを含み、前記定電流源により生成された電流量に応じて、前記奇数段のインバータに供給される電流が、増加又は減少することを特徴とする。
上記構成のチャージポンプ回路の駆動回路では、定電流源により温度の上昇に応じて電圧値が増加する、すなわち、正の温度係数を有する定電流、又は、正の温度係数を有する基準電圧値と前記チャージポンプ回路の出力電圧を分圧した電圧値との差電圧値によって定電流が生成され、この正の温度係数を有する定電流によりチャージポンプ回路に供給するクロックパルスを生成する発振回路の発振周波数が温度の上昇に応じて増加する、すなわち正の温度係数を有するように設定される。
したがって、請求項３に記載の発明によれば、チャージポンプ回路を駆動するクロックパルスを供給する発振回路の発振周波数が、奇数段のインバータを含み、前記定電流源により生成された電流量に応じて、前記奇数段のインバータに供給される電流が、増加又は減少するために動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができる。また、動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。さらに、クロックパルスを供給する発振回路の発振周波数を決定する定電流源により生成される定電流の電流量をチャージポンプ回路の出力電圧を分圧した電圧値、すなわち出力電圧の負帰還量に基づいて生成するようにしたので、チャージポンプ回路の負荷変動に起因する出力電圧の変動を補正することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。図１には本発明の第１の実施の形態に係るチャージポンプ回路の駆動回路の構成が示されている。
【００２２】
本実施の形態に係るチャージポンプ回路の駆動回路は、温度の上昇に応じて電流量が増加する、すなわち正の温度係数を有する定電流を生成する定電流源としての定電流源回路１０と、定電流源回路１０により生成された定電流に応じて、温度の上昇に応じて発振周波数が増加する、すなわち正の温度係数を有する発振周波数のクロックパルスを生成し、チャージポンプ回路４０に供給する発振回路２０とを有している。
【００２３】
チャージポンプ駆動クロック回路３０は、具体的には例えば、図２に示すようにインバータ３１、３４〜３７、ＮＯＲゲート３２、３３を図示の如く接続することに構成され、発振回路２０により生成される一定周波数のクロックパルスをハイレベルの期間が相互にオーバラップしない２種類のクロックΦ１、Φ２（図７（Ｂ）参照）を生成し、チャージポンプ回路４０に出力する。
【００２４】
定電流源回路１０は温度の上昇に応じて基準電圧が上昇する、すなわち正の温度係数を有する基準電圧を生成する基準電圧発生回路１２と、基準電圧発生回路１２の出力電圧である基準電圧Ｖｒｅｆを増幅する増幅回路１４と、増幅回路１４の出力電圧を入力とし、これを電流に変換する電圧電流変換回路１６から構成されている。
【００２５】
電圧電流変換回路１６は演算増幅器１７、ＮＭＯＳトランジスタＱ０及び抵抗１８からなり、演算増幅器１７の非反転入力端子は増幅回路１４の出力端に接続され、反転入力端子は一端が接地された抵抗１８の他端に接続されている。また演算増幅器１７の出力端子はＮＭＯＳトランジスタＱ０のゲートに接続され、ＮＭＯＳトランジスタＱ０のソースは演算増幅器１７の反転入力端子に接続され、ドレインは発振回路２０のＰＭＯＳトランジスタＱ１のドレインに接続されている。
【００２６】
更に発振回路２０は、リング状に結合された奇数段（本実施の形態では３段）のインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３と、これらのインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３を駆動するためのＰＭＯＳトランジスタＱ１〜Ｑ５及びＮＭＯＳトランジスタＱ６〜Ｑ９とから構成されている。ＰＭＯＳトランジスタＱ１〜Ｑ５はドレイン、ゲートがそれぞれ共通接続されソースには電源電圧ＶDDが供給されている。ＮＭＯＳトランジスタＱ６〜Ｑ９のドレイン、ゲートはそれぞれ共通接続されソースは接地されている。
【００２７】
またＰＭＯＳトランジスタＱ１のドレインは電圧電流変換回路１６を構成するＮＭＯＳトランジスタＱ０のドレインに、ＰＭＯＳトランジスタＱ２のドレインはＮＭＯＳトランジスタＱ６のドレインに接続されている。ＮＭＯＳトランジスタＱ６のドレインはＮＭＯＳトランジスタのゲートに接続されている。
【００２８】
ＰＭＯＳトランジスタＱ３〜Ｑ５のドレインはそれぞれ、インバータＩＮＶ１〜ＩＮＶ３を構成するＣＭＯＳインバータのＰＭＯＳトランジスタのソースに接続されている。
【００２９】
更にＮＭＯＳトランジスタＱ７〜Ｑ９のドレインはインバータＩＮＶ１〜ＩＮＶ３を構成するＣＭＯＳインバータのＮＭＯＳトランジスタのソースに接続されている。ＣｎはインバータＩＮＶ１〜ＩＮＶ３の負荷容量である。
【００３０】
次に図３に基準電圧発生回路１２の具体的構成を、図４に増幅回路の具体的構成を、それぞれ示す。まず図３において、基準電圧発生回路１２はＰＭＯＳトランジスタＱ１０，Ｑ１１，Ｑ１４のゲートがそれぞれ、共通接続されており、ＰＭＯＳトランジスタＱ１１のゲートとドレインが短絡されている。
【００３１】
またＮＭＯＳトランジスタＱ１２のドレインはＰＭＯＳトランジスタＱ１０のドレインと接続され、ＮＭＯＳトランジスタＱ１２のドレイン・ゲート間は短絡されている。ＮＭＯＳトランジスタＱ１２のソースはダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは接地されている。ＮＭＯＳトランジスタＱ１２のゲートはＮＭＯＳトランジスタＱ１３のゲートに接続され、ＮＭＯＳトランジスタＱ１３のドレインはＰＭＯＳトランジスタＱ１１のドレインに接続され、ソースは抵抗５０を介してダイオードＤ２のアノードに接続されている。ダイオードＤ２のカソードは接地されている。ＰＭＯＳトランジスタＱ１０及びＱ１１、ＮＭＯＳトランジスタＱ１２及びＱ１３はそれぞれカレントミラー回路を構成している。また半導体基板上に形成されるダイオードＤ１とダイオードＤ２のＰＮ接合面の面積比は１：ｎである。
【００３２】
次に増幅回路１４の構成について説明する。図４に示すように増幅回路１４は演算増幅器６０と、負帰還量を決定する抵抗６２、６４及び演算増幅器６０の反転入力端子に抵抗６４を介して接続されている温度係数を持たない基準電圧源６６（基準電圧Ｖｓｇ）とで構成されている。演算増幅器６０の非反転入力端子には基準電圧発生回路１２の出力電圧Ｖｒｅｆが入力され、演算増幅器６０、すなわち増幅回路１４は電圧Ｖｏｕｔ１を出力する。
【００３３】
上記構成からなる本発明の第１の実施の形態に係るチャージポンプ回路の駆動回路の動作について説明する。まず図３に示す基準電圧発生回路において、ＰＭＯＳトランジスタＱ１０，ＮＭＯＳトランジスタＱ１２を介してダイオードＤ１に電流Ｉが流れると、ＰＭＯＳトランジスタＱ１０及びＱ１１、ＮＭＯＳトランジスタＱ１２及びＱ１３はそれぞれカレントミラー回路を構成しているためにダイオードＤ２にも電流Ｉが流れ、更にＰＭＯＳトランジスタＱ１１とＰＭＯＳトランジスタＱ１４のゲート・ソース間電圧が等しいので抵抗５２にも電流Ｉが流れる。したがって、ＮＭＯＳトランジスタＱ１２のソースとダイオードＤ１の接続点における電位をＶA ，ＮＭＯＳトランジスタＱ１３のソースと抵抗５０との接続点における電位をＶB 、抵抗５０、５２の抵抗値をＲ１，Ｒ２，ダイオードＤ１，Ｄ２の逆方向のリーク電流をＩｓとすると、
【００３４】
【数４】
ＶA ＝（ｋＴ／ｑ）ｌｎ（Ｉ／Ｉｓ）（４）
【００３５】
【数５】
ＶB ＝（ｋＴ／ｑ）ｌｎ（Ｉ／ｎＩｓ）＋Ｒ１・Ｉ（５）
但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷量である。
【００３６】
また、
【００３７】
【数６】
ＶA ＝ＶB （６）
であるから、式（４）、（５）、（６）から
【００３８】
【数７】
Ｉ＝（ｋＴ／ｑ）ｌｎ（ｎ）／Ｒ１（７）
となる。したがって、基準電圧発生回路１２の出力電圧である基準電圧Ｖｒｅｆは、
【００３９】
【数８】
Ｖｒｅｆ＝Ｉ・Ｒ２＝（Ｒ２／Ｒ１）・ｌｎ（ｎ）・（ｋＴ／ｑ）（８）
となる。ここで（Ｒ２／Ｒ１）・ｌｎ（ｎ）は温度と無関係の回路定数であるのでこれらをＫ１とすると、
【００４０】
【数９】
Ｖｒｅｆ＝Ｋ１・（ｋＴ／ｑ）（９）
と表すことができる。したがって、基準電圧Ｖｒｅｆは温度の上昇に応じて上昇するので、基準電圧Ｖｒｅｆの温度係数ｄＶｒｅｆ／ｄＴは正である。
【００４１】
次にこの基準電圧Ｖｒｅｆを入力とする図４に示す増幅回路１４の出力Ｖｏｕｔ１は、
【００４２】
【数１０】

と表すことが出来る。既述したようにＶｓｇは温度係数をもたない基準電圧であり、Ｖｏｕｔ１の絶対値電圧を決定する。ここで温度と無関係の回路定数（１＋Ｒ３／Ｒ４）・Ｋ１をＫ２、（Ｒ３／Ｒ４）・ＶｓｇをＶ１とおくと式（１０）は、
【００４３】
【数１１】
Ｖｏｕｔ１＝Ｋ２・（ｋＴ／ｑ）＋Ｖ１（１１）
と表すことができる。したがって、図１の電圧電流変換回路１６の出力電流Ｉ１は、
【００４４】
【数１２】

となる。
この時、電圧電流変換回路１６の出力電流Ｉ１の温度係数は式（１２）の微分値で表すことができる。したがって、抵抗ＲｏをＩＣの外付けで構成しその抵抗値の温度変動が無視できるとすると、電圧電流変換回路１６の出力電流Ｉ１の温度係数は、
【００４５】
【数１３】
ｄＩ１／ｄＴ＝Ｋ２・（ｋ／ｑ）／Ｒ０（１３）
となる。よって電圧電流変換回路１６の出力電流Ｉ１の温度係数は正でその値をＲ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４によって自由に設定することができる。
【００４６】
一方、発振回路２０はインバータＩＮＶ１〜ＩＮＶ３を駆動するＰＭＯＳトランジスタＱ１〜Ｑ５はカレントミラー回路を構成しているために電圧電流変換回路１６により生成される電流ＩがＰＭＯＳトランジスタＱ１に流れると、ＰＭＯＳトランジスタＱ１〜Ｑ５はゲート、ソースがそれぞれ共通接続されているためにＰＭＯＳトランジスタＱ１〜Ｑ５の各ゲート・ソース間電圧が等しくなり、ＰＭＯＳトランジスタＱ１〜Ｑ５にはそれぞれ、電流Ｉが流れ、ＮＭＯＳトランジスタＱ７〜Ｑ９も同様に夫々、電流ＩをインバータＩＮＶ１〜ＩＮＶ３を介して引き込むように動作する。この結果、電流ＩによりインバータＩＮＶ１〜ＩＮＶ３の各負荷容量Ｃｎに充放電がなされ、インバータＩＮＶ１〜ＩＮＶ３の入力信号に対する遅延時間及びインバータの段数により定まる周波数ｆのクロックパルスが生成される。ここでインバータの段数をＮ，インバータの遅延時間のうち入力がハイレベルからローレベルに変化した際に出力がローレベルからハイレベルに変化する遅延時間をＴPL，入力がローレベルからハイレベルに変化した際に出力がハイレベルからローレベルに変化する遅延時間をＴPHL とすると、発振周波数ｆは、
【００４７】
【数１４】
ｆ＝１／（２Ｎ＋１）( ＴPLH ＋ＴPHL ) （１４）
となる。定電流源回路１０により生成された温度の上昇に応じて電流量が増加する、すなわち正の温度係数を有する定電流Ｉ１が増加し発振回路２０において、各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流が増加すると、それに続いて接続される次段のインバータの入力ノードの負荷容量Ｃｎの充放電に要する時間が短縮される為、発振周波数は高くなる。
【００４８】
一方、定電流Ｉ１が減少し、各インバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流が減少すると、それに続いて接続される次段のインバータの入力ノードの負荷容量Ｃｎの充放電に要する時間が増加し発振周波数は低くなる。したがって、発振回路２０の発振周波数ｆは定電流源回路１０により生成される定電流Ｉ１の電流量に比例して高くなる。
【００４９】
ところで発振回路２０の発振周波数ｆはインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の温度特性も含んでいる。ＭＯＳトランジスタのＯＮ抵抗ＲｏｎはＭＯＳトランジスタを形成している半導体の移動度ｕに反比例する。移動度ｕは一般に負の温度係数を有するためにＭＯＳトランジスタのＯＮ抵抗Ｒｏｎは正の温度係数である。よって該記発振回路の発振周波数は動作温度の上昇に伴ってインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の出力抵抗が増加し、それに続いて接続される次段のインバータの入力ノードの負荷容量の充放電に要する時間が増加し、発振周波数ｆが低くなる。
【００５０】
ここで発振回路２０のインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の温度特性による発振周波数ｆの温度係数をｄＦ（ＩＮＶ）／ｄｔで表したとき、ｄＩ１／ｄＴ＞ｄＦ（ＩＮＶ）／ｄｔとなるように定電流源回路１０の回路定数、具体的には抵抗１８、５０、５２、６２、６４の抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４を設定してやれば発振回路２０の発振周波数ｆの温度変動による決定要因は、温度係数ｄＦ（ＩＮＶ）／ｄｔより定電流Ｉ１の温度係数ｄＩ１／ｄＴが支配的となるので、発振回路２０の発振周波数ｆを正の温度係数に設定することが可能となる。
【００５１】
またチャージポンプ回路４０の出力電流許容値Ｉ_LOは式（２）よりチャージポンプ駆動クロック回路３０より出力されるクロックΦ１、Φ２の周波数を増加することにより大きくすることができる。したがって、動作温度の高温時にチャージポンプ回路４０の出力電力Ｗout を増大させることが可能である。
【００５２】
本発明の第１の実施の形態に係るチャージポンプ回路の駆動回路によれば、定電流源回路により生成した正の温度係数をもつ定電流で発振回路を駆動させて、正の温度係数を有する発振周波数のクロックを発生させ、そのクロックでチャージポンプ回路を駆動させるようにしたので、動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができる。
【００５３】
また動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００５４】
次に本発明の第２の実施の形態に係るチャージポンプ回路の駆動回路の構成を図５に示す。第２の実施の形態に係る駆動回路が第１の実施の形態に係る駆動回路と構成上、異なるのは発振回路に供給する定電流を正の温度係数を持つ基準電圧値とチャージポンプ回路の出力電圧を分圧した電圧値との差電圧値によって生成するように定電流源回路を構成した点であり、その他の構成は第１の実施の形態と同様であるので、同一の構成要素には同一の符号を付し、重複する説明は省略する。図５において第２の実施の形態に係るチャージポンプ回路の駆動回路は、温度の上昇に応じて基準電圧が増加する、すなわち正の温度係数を有する基準電圧値とチャージポンプ回路４０の出力電圧を分圧した電圧値との差電圧値によって定電流を生成する定電流源回路１０’と、定電流源回路１０’により生成された定電流により正の温度係数を有する発振周波数のクロックパルスを生成し、チャージポンプ回路４０に供給する発振回路２０とを有している。チャージポンプ回路４０の出力電圧Ｖout はコンデンサＣａ，Ｃｂにより分圧され、その出力電圧は定電流源回路１０’のバッファアンプ７０を介して抵抗Ｒ０の一端に印加されるようになっている。
【００５５】
上記構成においてチャージポンプ回路４０の出力電圧Ｖout の分圧比（出力電圧Ｖout の負帰還率）を１／Ｂとすると、コンデンサＣｂの両端間電圧であるチャージポンプ回路４０の出力電圧Ｖout の分圧電圧（負帰還量）は（１／Ｂ）・Ｖout となり、演算増幅器１７、バッファアンプ７０、ＮＭＯＳトランジスタＱ０、抵抗Ｒ０から構成される電圧電流変換回路１６’の出力電流Ｉ１は抵抗Ｒ０の一端の電位がＶｏｕｔ１、他端の電位が（１／Ｂ）・Ｖout であるので、
【００５６】
【数１５】
Ｉ１＝（Ｖｏｕｔ１−（１／Ｂ）・Ｖout ）／Ｒｏ（１５）
と表すことができる。上式（１５）から明らかであるように第２の実施の形態における電圧電流変換回路１６’の出力電流Ｉ１が第１の実施の形態における電圧電流変換回路の出力電流Ｉ１と異なる点は、第１の実施の形態では出力電流Ｉ１は、増幅回路１４のＶｏｕｔ１にのみ依存するが、第２の実施の形態では出力電流Ｉ１はＶｏｕｔ１のみならず、（１／Ｂ）・Ｖout にも依存させるようにしたことである。チャージポンプ回路４０の出力電圧Ｖout の分圧電圧（１／Ｂ）・Ｖout は負帰還されるように機能する。すなわちチャージポンプ回路４０の出力電圧Ｖout がチャージポンプ回路４０の負荷変動や動作温度変動により増加すると、分圧電圧（１／Ｂ）・Ｖout も増加する。そのとき電圧電流変換回路１６’の出力電流Ｉ１は、式（１５）より減少する。したがってその場合、発振回路２０の発振周波数は減少し、発振回路２０により出力されるクロックパルスで動作しているチャージポンプ回路４０の出力電力Ｗout を減少させることができる。
【００５７】
尚、分圧比１／Ｂの値は図５のコンデンサＣａ及びＣｂの比で設定することができる。この分圧比１／Ｂを最適な値に設定することによりチャージポンプ回路４０の出力負荷変動や動作温度変動に起因する出力変動を補正することができる。
【００５８】
本発明の第２の実施の形態に係るチャージポンプ回路の駆動回路によれば、正の温度係数を有する基準電圧値と前記チャージポンプ回路の出力電圧を分圧した電圧値との差電圧値によって定電流を生成し、その定電流で定電流で発振回路を駆動させて、正の温度係数を有する発振周波数のクロックを発生させ、そのクロックでチャージポンプ回路を駆動させるようにしたので、動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができ、動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００５９】
更にクロックパルスを供給する発振回路の発振周波数を決定する定電流源により生成される定電流の電流量をチャージポンプ回路の出力電圧を分圧した電圧値、すなわち出力電圧の負帰還量に基づいて生成するようにしたので、チャージポンプ回路の負荷変動に起因する出力電圧の変動を補正することができる。
【００６０】
【発明の効果】
請求項１に記載の発明によれば、チャージポンプ回路を駆動するクロックパルスを供給する発振回路の発振周波数が正の温度係数を有するために動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができる。
【００６１】
また動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００６２】
請求項２に記載の発明によれば、チャージポンプ回路を駆動するクロックパルスを供給する発振回路の発振周波数が正の温度係数を有するために動作温度が低温時には発振周波数は低くなり、チャージポンプ回路のチャージポンプ能力が過剰になるのが抑制されるので、無駄な消費電流を消費するのを防止することができ、動作温度が高温時には上記発振回路の発振周波数は温度の上昇に伴い、高くなるので、動作温度が高温時にチャージポンプ回路のチャージポンプ能力の低下を補償することができる。
【００６３】
更にクロックパルスを供給する発振回路の発振周波数を決定する定電流源により生成される定電流の電流量をチャージポンプ回路の出力電圧を分圧した電圧値、すなわち出力電圧の負帰還量に基づいて生成するようにしたので、チャージポンプ回路の負荷変動に起因する出力電圧の変動を補正することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るチャージポンプ回路の駆動回路の構成を示す回路図。
【図２】図１におけるチャージポンプ駆動クロック回路の具体的構成を示す回路図。
【図３】図１における基準電圧発生回路の具体的構成を示す回路図。
【図４】図１における増幅回路の具体的構成を示す回路図。
【図５】本発明の第２の実施の形態に係るチャージポンプ回路の駆動回路の構成を示す回路図。
【図６】従来の一般的なチャージポンプ回路の構成を示す回路図。
【図７】図６に示すチャージポンプ回路の動作状態を示すタイムチャート。
【符号の説明】
１０定電流源回路
１２基準電圧発生回路
１４増幅回路
１６電圧電流変換回路
２０発振回路
３０チャージポンプ駆動クロック回路
４０チャージポンプ回路
７０バッファアンプ
１００入力端子
２００出力端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit for a charge pump circuit that boosts a voltage inside an LSI in a semiconductor integrated circuit, and in particular, prevents an increase in current consumption due to excessive charge pump capability at a low operating temperature and a charge at a high operating temperature. The present invention relates to a drive circuit for a charge pump circuit that compensates for a decrease in the capability of pump boost voltage output.
[0002]
[Prior art]
A technology related to charge pump circuits that boost the voltage inside LSIs in semiconductor integrated circuits, preventing an increase in current consumption due to excessive charge pump capability at low operating temperatures, and a reduction in charge pump boost voltage output capability at high operating temperatures. There is no literature on the technology to compensate for this.
[0003]
Japanese Unexamined Patent Publication No. 60-62704 discloses (1) Japanese Patent Application Laid-Open No. 60-62704, which relates to a circuit technique that can select a change in oscillation output frequency due to a temperature change by controlling a current in a voltage controlled oscillator. However, Japanese Patent Application Laid-Open No. 60-62704 discloses a circuit that can arbitrarily set and control the temperature dependence of the oscillation output frequency by a voltage controlled oscillator (VCO circuit). And its purpose is different.
[0004]
Japanese Laid-Open Patent Publication No. 6-169237 discloses (2) Japanese Patent Laid-Open No. 6-169237 relating to a circuit technique for compensating the temperature dependence of the oscillation frequency in a ring oscillator circuit. However, Japanese Patent Laid-Open No. 6-169237 discloses that a constant current having a positive temperature coefficient is generated by a constant voltage source independent of temperature and a resistor having a negative temperature coefficient, thereby generating an oscillation frequency having a negative temperature coefficient of the ring oscillator circuit. This is a circuit technology that compensates so as to be constant. As in the present invention, the oscillation circuit that constitutes the drive circuit of the charge pump circuit is driven by a constant current having a positive temperature coefficient, and the oscillation frequency of this oscillation circuit is positive. This is different from the one that performs temperature compensation of the charge pump capability of the charge pump circuit.
[0005]
[Problems to be solved by the invention]
FIG. 6 shows a configuration of a general charge pump circuit. In the figure, NMOS diodes ND0 to NDn are connected in series between an input terminal 100 and an output terminal 200, and nodes N0 to N (n-1) of the NMOS diodes ND0 to NDn are connected to one ends of capacitors C1 to Cn, respectively. Are connected, and the other ends of the capacitors C (2m + 1) (m is an integer of 0 or 1 or more) are connected in common, and the clock Φ1 is supplied. Further, the other ends of the capacitors C (2m) (m is an integer of 1 or more) are connected in common so that the clock Φ2 is supplied. A ripple removing capacitor Cout and a Zener diode DZ functioning as a voltage limiter for preventing over-boosting are connected in parallel between the output terminal 200 and the ground.
[0006]
  A DC voltage Vin is applied to the input terminal 100. As shown in FIG. 7B, the clocks Φ1 and Φ2 do not overlap each other during the high level period.ThailandThis is a clock that is output in the timing, and its amplitude is Vw. The operation of the charge pump circuit shown in FIG. 6 will be briefly described. Assuming that the threshold voltage of the NMOS diodes ND0 to NDn is VD, the potential of the node N0 is Vin-VD when the clock .PHI.1 is low, and the node N0 to the node when the clock .PHI.1 is high and the clock .PHI.2 is low. Current flows from N1, node N2 to nodes N3,..., N (n−1) to Nn, and the potential of node N (2m) becomes higher than node N (2m + 1) by the threshold voltage VD of the NMOS diode ( Where m is 0 or an integer of 1 or more.
[0007]
  Next, when the clock .PHI.1 falls to the low level, the potentials of the nodes N0, N2,..., N2m,..., Nn try to drop by Vin due to the capacitor coupling, but current is supplied from the left side. The potential rises when it is level. Next, when the clock Φ2 becomes a high level, a current is supplied from the node N (2m−1) to the node N (2m), and when the clock Φ2 returns to a low level, the node N (2m−2) to the node N (2m−). A current is supplied to 1), and the potential of the node N (2m−1) rises from the previous cycle. In this way, the potential of each node rises by (Vw−VD) as shown in FIG. 7A as compared to the potential of the node on the adjacent input terminal 100 side. That is, the output terminal of the charge pump circuit shown in FIG.200Since the output voltage Vout at is increased by (Vw−VD) per NMOS diode stage,
[0008]
[Expression 1]
    Vout = n (Vw−VD) + Vin−VD (1)
It becomes. Capacitors C1 to Cn have a capacitance C, clocks Φ1 and Φ2 have a frequency f, and an output terminal of the charge pump circuit.200The output current allowable value at I_LOThen,
[0009]
[Expression 2]
    I_LO= (Vw−VD) · C / f (2)
  It becomes. The output terminal at that time200The output power Wout at
[0010]
[Equation 3]
Wout = Vout ・ I_LO                                        (3)
It becomes.
[0011]
  By the way, the NMOS diode of the charge pump circuit is composed of an N-channel MOS transistor, and the final stage of the clock generation circuit for supplying the clocks Φ1 and Φ2 is an N-channel MOS transistor.AndIt is composed of a CMOS inverter composed of P-channel MOS transistors. Therefore, the threshold voltage VD of the NMOS diode and the amplitudes Vw of the clocks Φ1 and Φ2 that are the outputs of the CMOS inverter are not constant with respect to the temperature change but have temperature characteristics. That is, the mutual conductance gm of the N-channel MOS transistor and the P-channel MOS transistor decreases as the ambient temperature increases. Therefore, at a high temperature, the threshold voltage VD of the NMOS diode increases and the amplitudes Vw of the clocks Φ1 and Φ2 decrease. Therefore, in the general charge pump circuit shown in FIG. 6, the boosted voltage output capability (charge pump capability) of the charge pump circuit decreases at high temperatures, and conversely, the boosted voltage output capability increases at low temperatures. Usually, in order to ensure the boosted voltage output capability in the operating temperature range, the charge pump capability must be taken into account the decrease in boosted voltage output capability at high temperatures. In this case, if a regulator circuit that adjusts the boosted voltage output of the charge pump circuit or a Zener diode for preventing overboosting is connected, the output current due to excessive boosted voltage output capability will be generated when the operating temperature is low. There is a problem that wasteful current consumption increases.
[0012]
The present invention has been made in view of such circumstances, and does not consume unnecessary current consumption when the operating temperature is low, and the capability of the boosted voltage output of the charge pump circuit decreases when the operating temperature is high. It is an object of the present invention to provide a drive circuit for a charge pump circuit that can prevent this.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 is a drive circuit for a charge pump circuit that supplies a clock pulse for driving the charge pump circuit, and generates a constant current having a positive temperature coefficient. And an oscillation circuit that generates a clock pulse having an oscillation frequency having a positive temperature coefficient corresponding to the constant current generated by the constant current source and supplies the clock pulse to the charge pump circuit.
[0014]
In the drive circuit of the charge pump circuit configured as described above, a constant current source increases the amount of current as the temperature rises, that is, a constant current having a positive temperature coefficient is generated, and the constant current having the positive temperature coefficient The oscillation frequency of the oscillation circuit that generates the clock pulse supplied to the charge pump circuit is set so as to increase as the temperature rises, that is, has a positive temperature coefficient.
[0015]
Therefore, according to the first aspect of the present invention, the oscillation frequency of the oscillation circuit that supplies the clock pulse for driving the charge pump circuit has a positive temperature coefficient. Since it is suppressed that the charge pump capability of the pump circuit becomes excessive, it is possible to prevent useless consumption of current.
[0016]
When the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises, so that it is possible to compensate for the decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0017]
According to a second aspect of the present invention, there is provided a drive circuit for a charge pump circuit for supplying a clock pulse for driving the charge pump circuit, wherein a reference voltage value having a positive temperature coefficient and an output voltage of the charge pump circuit are separated. A constant current source that generates a constant current according to a voltage difference between the compressed voltage value and a clock pulse having an oscillation frequency having a positive temperature coefficient corresponding to the constant current generated by the constant current source; And an oscillation circuit that supplies the pump circuit.
[0018]
In the drive circuit of the charge pump circuit configured as described above, the voltage value increases as the temperature rises due to the constant current source, that is, a voltage obtained by dividing the reference voltage value having a positive temperature coefficient and the output voltage of the charge pump circuit. A constant current is generated by the voltage difference from the value, and the oscillation frequency of the oscillation circuit that generates a clock pulse to be supplied to the charge pump circuit by this constant current increases as the temperature rises, that is, has a positive temperature coefficient. Is set as follows.
[0019]
According to the second aspect of the present invention, the oscillation frequency of the oscillation circuit that supplies the clock pulse for driving the charge pump circuit has a positive temperature coefficient, so that the oscillation frequency is low when the operation temperature is low, and the charge pump circuit Therefore, it is possible to prevent unnecessary current consumption from being consumed, and when the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises. Therefore, it is possible to compensate for a decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0020]
  Further, based on a voltage value obtained by dividing the output voltage of the charge pump circuit by the constant current generated by the constant current source that determines the oscillation frequency of the oscillation circuit that supplies the clock pulse, that is, based on the negative feedback amount of the output voltage. Since it is generated, fluctuations in the output voltage caused by fluctuations in the load of the charge pump circuit can be corrected.
  The invention according to claim 3The oscillation circuit includes an odd number of stages of inverters, and a current supplied to the odd number of stages of inverters increases or decreases according to the amount of current generated by the constant current source.
  In the drive circuit of the charge pump circuit configured as described above, the voltage value increases as the temperature rises by the constant current source, that is, a constant current having a positive temperature coefficient or a reference voltage value having a positive temperature coefficient. Oscillation of an oscillation circuit that generates a clock pulse to be supplied to the charge pump circuit by a constant current having a positive temperature coefficient generated by a difference voltage value from a voltage value obtained by dividing the output voltage of the charge pump circuit. The frequency is set to increase with increasing temperature, that is, to have a positive temperature coefficient.
  Therefore, according to the third aspect of the present invention, the oscillation frequency of the oscillation circuit that supplies the clock pulse for driving the charge pump circuit includes an odd number of stages of inverters and depends on the amount of current generated by the constant current source. Since the current supplied to the odd number of inverters increases or decreases, the oscillation frequency decreases when the operating temperature is low, and the charge pump capacity of the charge pump circuit is suppressed from becoming excessive. Can be prevented from consuming excessive current consumption. Further, when the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises, so that it is possible to compensate for the decrease in charge pump capability of the charge pump circuit when the operating temperature is high. Furthermore, the constant current generated by the constant current source that determines the oscillation frequency of the oscillation circuit that supplies the clock pulse is divided based on the voltage value obtained by dividing the output voltage of the charge pump circuit, that is, the negative feedback amount of the output voltage. Therefore, the fluctuation of the output voltage caused by the load fluctuation of the charge pump circuit can be corrected.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of a drive circuit for a charge pump circuit according to a first embodiment of the present invention.
[0022]
The drive circuit of the charge pump circuit according to the present embodiment has a constant current source circuit 10 as a constant current source that generates a constant current having a positive temperature coefficient. In response to the constant current generated by the constant current source circuit 10, the oscillation frequency increases as the temperature rises, that is, a clock pulse having an oscillation frequency having a positive temperature coefficient is generated and supplied to the charge pump circuit 40. And an oscillation circuit 20.
[0023]
Specifically, the charge pump drive clock circuit 30 is configured to connect

inverters

31 and 34 to 37 and NOR gates 32 and 33 as shown in FIG. Two types of clocks Φ1 and Φ2 (see FIG. 7B) in which high-frequency periods do not overlap each other with a constant frequency clock pulse are generated and output to the charge pump circuit 40.
[0024]
The constant current source circuit 10 includes a reference voltage generation circuit 12 that generates a reference voltage having a positive temperature coefficient, that is, a reference voltage Vref that is an output voltage of the reference voltage generation circuit 12. The amplifier circuit 14 and the voltage-current conversion circuit 16 that receives the output voltage of the amplifier circuit 14 and converts it into a current.
[0025]
The voltage-current conversion circuit 16 includes an operational amplifier 17, an NMOS transistor Q0, and a resistor 18. The non-inverting input terminal of the operational amplifier 17 is connected to the output terminal of the amplifier circuit 14, and the inverting input terminal is connected to the resistor 18 whose one end is grounded. Connected to the other end. The output terminal of the operational amplifier 17 is connected to the gate of the NMOS transistor Q0, the source of the NMOS transistor Q0 is connected to the inverting input terminal of the operational amplifier 17, and the drain is connected to the drain of the PMOS transistor Q1 of the oscillation circuit 20. .
[0026]
Further, the oscillation circuit 20 includes an odd number of stages (three stages in this embodiment) of inverters INV1, INV2, and INV3 coupled in a ring shape and PMOS transistors Q1 to Q5 for driving the inverters INV1, INV2, and INV3. And NMOS transistors Q6 to Q9. PMOS transistors Q1-Q5 aredrainThe gates are commonly connected, and the power supply voltage VDD is supplied to the sources. NMOS transistors Q6 to Q9drainThe gates are commonly connected and the sources are grounded.
[0027]
The drain of the PMOS transistor Q1 is connected to the drain of the NMOS transistor Q0 constituting the voltage-current conversion circuit 16, and the drain of the PMOS transistor Q2 is connected to the drain of the NMOS transistor Q6. The drain of the NMOS transistor Q6 is connected to the gate of the NMOS transistor.
[0028]
The drains of the PMOS transistors Q3 to Q5 are connected to the sources of the PMOS transistors of the CMOS inverters that constitute the inverters INV1 to INV3, respectively.
[0029]
Further, the drains of the NMOS transistors Q7 to Q9 are connected to the sources of the NMOS transistors of the CMOS inverter that constitutes the inverters INV1 to INV3. Cn is the load capacity of the inverters INV1 to INV3.
[0030]
Next, FIG. 3 shows a specific configuration of the reference voltage generation circuit 12, and FIG. 4 shows a specific configuration of the amplifier circuit. First, in FIG. 3, the reference voltage generation circuit 12 includes PMOS transistors Q10, Q.11, Q14NoThe gates and drains of the PMOS transistor Q11 are short-circuited.
[0031]
The drain of the NMOS transistor Q12 is connected to the drain of the PMOS transistor Q10, and the drain and gate of the NMOS transistor Q12 are short-circuited. The source of the NMOS transistor Q12 is connected to the anode of the diode D1, and the cathode of the diode D1 is grounded. The gate of the NMOS transistor Q12 is connected to the gate of the NMOS transistor Q13, the drain of the NMOS transistor Q13 is connected to the drain of the PMOS transistor Q11, and the source is connected to the anode of the diode D2 through the resistor 50. The cathode of the diode D2 is grounded. The PMOS transistors Q10 and Q11 and the NMOS transistors Q12 and Q13 each constitute a current mirror circuit. The area ratio of the PN junction surfaces of the diode D1 and the diode D2 formed on the semiconductor substrate is 1: n.
[0032]
Next, the configuration of the amplifier circuit 14 will be described. As shown in FIG. 4, the amplifier circuit 14 includes an operational amplifier 60,

resistors

62 and 64 that determine the amount of negative feedback, and a reference voltage that does not have a temperature coefficient and is connected to the inverting input terminal of the operational amplifier 60 via the resistor 64. And a source 66 (reference voltage Vsg). The output voltage Vref of the reference voltage generation circuit 12 is input to the non-inverting input terminal of the operational amplifier 60, and the operational amplifier 60, that is, the amplifier circuit 14, outputs the voltage Vout1.
[0033]
The operation of the drive circuit for the charge pump circuit according to the first embodiment of the present invention having the above-described configuration will be described. First, in the reference voltage generating circuit shown in FIG. 3, when a current I flows through the diode D1 via the PMOS transistor Q10 and the NMOS transistor Q12, the PMOS transistors Q10 and Q11 and the NMOS transistors Q12 and Q13 each constitute a current mirror circuit. Therefore, the current I also flows through the diode D2, and the current I also flows through the resistor 52 because the gate-source voltages of the PMOS transistor Q11 and the PMOS transistor Q14 are equal. Therefore, the potential at the connection point between the source of the NMOS transistor Q12 and the diode D1 is VA, the potential at the connection point between the source of the NMOS transistor Q13 and the resistor 50 is VB, and the resistance values of the

resistors

50 and 52 are R1, R2, and the diode D1, If the leakage current in the reverse direction of D2 is Is,
[0034]
[Expression 4]
VA = (kT / q) ln (I / Is) (4)
[0035]
[Equation 5]
VB = (kT / q) ln (I / nIs) + R1 · I (5)
Where k is the Boltzmann constant, T is the absolute temperature, and q is the charge amount of the electrons.
[0036]
Also,
[0037]
[Formula 6]
VA = VB (6)
Therefore, from the equations (4), (5), (6)
[0038]
[Expression 7]
I = (kT / q) ln (n) / R1 (7)
It becomes. Therefore, the reference voltage Vref which is the output voltage of the reference voltage generation circuit 12 is
[0039]
[Equation 8]
Vref = I * R2 = (R2 / R1) * ln (n) * (kT / q) (8)
It becomes. Here, (R2 / R1) · ln (n) is a circuit constant that is independent of temperature.
[0040]
[Equation 9]
Vref = K1 · (kT / q) (9)
It can be expressed as. Therefore, since the reference voltage Vref increases as the temperature increases, the temperature coefficient dVref / dT of the reference voltage Vref is positive.
[0041]
Next, the output Vout1 of the amplifier circuit 14 shown in FIG.
[0042]
[Expression 10]

Can be expressed as As described above, Vsg is a reference voltage having no temperature coefficient, and determines the absolute value voltage of Vout1. Here, if circuit constant (1 + R3 / R4) · K1 independent of temperature is set to K2, and (R3 / R4) · Vsg is set to V1, Equation (10) becomes
[0043]
## EQU11 ##
Vout1 = K2 · (kT / q) + V1 (11)
It can be expressed as. Therefore, the output current I1 of the voltage-current conversion circuit 16 of FIG.
[0044]
[Expression 12]

It becomes.
At this time, the temperature coefficient of the output current I1 of the voltage-current conversion circuit 16 can be expressed by a differential value of Expression (12). Therefore, if the resistor Ro is configured externally to the IC and the temperature fluctuation of the resistance value can be ignored, the temperature coefficient of the output current I1 of the voltage-current conversion circuit 16 is
[0045]
[Formula 13]
dI1 / dT = K2 · (k / q) / R0 (13)
It becomes. Therefore, the temperature coefficient of the output current I1 of the voltage-current conversion circuit 16 is positive, and the value can be freely set by R0, R1, R2, R3, and R4.
[0046]
On the other hand, since the oscillation circuit 20 has the PMOS transistors Q1 to Q5 that drive the inverters INV1 to INV3 constitute a current mirror circuit, when the current I generated by the voltage-current conversion circuit 16 flows to the PMOS transistor Q1, the PMOS transistor Since the gates and sources of Q1 to Q5 are connected in common, the gate-source voltages of the PMOS transistors Q1 to Q5 are equal, and the current I flows through the PMOS transistors Q1 to Q5, respectively. Similarly, Q9 operates to draw current I through inverters INV1 to INV3. As a result, the current I charges and discharges the load capacitors Cn of the inverters INV1 to INV3, and generates a clock pulse having a frequency f determined by the delay time for the input signals of the inverters INV1 to INV3 and the number of stages of the inverters. Here, N is the number of inverter stages, TPL is the delay time for the output to change from low level to high level when the input changes from high level to low level, and the input is changed from low level to high level. When the delay time for the output to change from high level to low level is TPHL, the oscillation frequency f is
[0047]
[Expression 14]
f = 1 / (2N + 1) (TPLH + TPHL) (14)
It becomes. As the temperature generated by the constant current source circuit 10 increases, the amount of current increases, that is, the constant current I1 having a positive temperature coefficient increases and is supplied to each inverter INV1, INV2, INV3 in the oscillation circuit 20 When the current increases, the time required to charge / discharge the load capacitance Cn of the input node of the next-stage inverter connected thereto is shortened, so that the oscillation frequency increases.
[0048]
On the other hand, when the constant current I1 decreases and the current supplied to the inverters INV1, INV2, and INV3 decreases, the time required for charging and discharging the load capacitance Cn of the input node of the next-stage inverter connected subsequently increases. The oscillation frequency is lowered. Therefore, the oscillation frequency f of the oscillation circuit 20 increases in proportion to the amount of the constant current I1 generated by the constant current source circuit 10.
[0049]
Incidentally, the oscillation frequency f of the oscillation circuit 20 includes the temperature characteristics of the inverters INV1, INV2, and INV3. The ON resistance Ron of the MOS transistor is inversely proportional to the mobility u of the semiconductor forming the MOS transistor. Since the mobility u generally has a negative temperature coefficient, the ON resistance Ron of the MOS transistor has a positive temperature coefficient. Therefore, the oscillation frequency of the oscillation circuit is required for charging / discharging the load capacitance of the input node of the next-stage inverter connected to the inverter INV1, INV2, INV3 as the operating temperature rises. Time increases and the oscillation frequency f decreases.
[0050]
Here, when the temperature coefficient of the oscillation frequency f based on the temperature characteristics of the inverters INV1, INV2, and INV3 of the oscillation circuit 20 is expressed by dF (INV) / dt, the constant current is set so that dI1 / dT> dF (INV) / dt. If the circuit constants of the source circuit 10, specifically, the resistance values R0, R1, R2, R3, and R4 of the

resistors

18, 50, 52, 62, and 64 are set, the determinants due to temperature fluctuations of the oscillation frequency f of the oscillation circuit 20 Since the temperature coefficient dI1 / dT of the constant current I1 is dominant from the temperature coefficient dF (INV) / dt, the oscillation frequency f of the oscillation circuit 20 can be set to a positive temperature coefficient.
[0051]
Further, the allowable output current I of the charge pump circuit 40_LOCan be increased by increasing the frequency of the clocks Φ1 and Φ2 output from the charge pump drive clock circuit 30 from the equation (2). Accordingly, it is possible to increase the output power Wout of the charge pump circuit 40 when the operating temperature is high.
[0052]
According to the drive circuit of the charge pump circuit according to the first embodiment of the present invention, the oscillation circuit is driven with a constant current having a positive temperature coefficient generated by the constant current source circuit, and has a positive temperature coefficient. Since the clock of the oscillation frequency is generated and the charge pump circuit is driven by the clock, the oscillation frequency is lowered when the operating temperature is low, and the charge pump capability of the charge pump circuit is suppressed from becoming excessive. It is possible to prevent useless consumption of current.
[0053]
When the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises, so that it is possible to compensate for the decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0054]
Next, FIG. 5 shows the configuration of the drive circuit of the charge pump circuit according to the second embodiment of the present invention. The drive circuit according to the second embodiment is different from the drive circuit according to the first embodiment in terms of the configuration. The constant current supplied to the oscillation circuit is different from the reference voltage value having a positive temperature coefficient and the charge pump circuit. The constant current source circuit is configured so that the output voltage is generated based on the voltage difference from the voltage value obtained by dividing the output voltage. Other configurations are the same as those in the first embodiment. Are denoted by the same reference numerals, and redundant description is omitted. In the charge pump circuit drive circuit according to the second embodiment shown in FIG. 5, the reference voltage increases as the temperature rises, that is, the reference voltage value having a positive temperature coefficient and the output voltage of the charge pump circuit 40 are obtained. A constant current source circuit 10 ′ that generates a constant current based on a voltage difference from the divided voltage value, and a clock pulse having an oscillation frequency having a positive temperature coefficient is generated by the constant current generated by the constant current source circuit 10 ′. And an oscillation circuit 20 that supplies the charge pump circuit 40. The output voltage Vout of the charge pump circuit 40 is divided by capacitors Ca and Cb, and the output voltage is applied to one end of the resistor R0 via the buffer amplifier 70 of the constant current source circuit 10 '.
[0055]
In the above configuration, when the voltage dividing ratio of the output voltage Vout of the charge pump circuit 40 (negative feedback rate of the output voltage Vout) is 1 / B, the divided voltage of the output voltage Vout of the charge pump circuit 40 which is the voltage across the capacitor Cb. (Negative feedback amount) is (1 / B) · Vout, and the output current I1 of the voltage-current conversion circuit 16 ′ composed of the operational amplifier 17, the buffer amplifier 70, the NMOS transistor Q0, and the resistor R0 is the potential at one end of the resistor R0. Is Vout1, and the potential at the other end is (1 / B) · Vout.
[0056]
[Expression 15]
I1 = (Vout1- (1 / B) · Vout) / Ro (15)
It can be expressed as. As is clear from the above equation (15), the output current I1 of the voltage-current converter circuit 16 ′ in the second embodiment differs from the output current I1 of the voltage-current converter circuit in the first embodiment. In the first embodiment, the output current I1 depends only on Vout1 of the amplifier circuit 14, but in the second embodiment, the output current I1 depends not only on Vout1 but also on (1 / B) · Vout. It is that. The divided voltage (1 / B) · Vout of the output voltage Vout of the charge pump circuit 40 functions so as to be negatively fed back. That is, when the output voltage Vout of the charge pump circuit 40 increases due to load fluctuations or operating temperature fluctuations of the charge pump circuit 40, the divided voltage (1 / B) · Vout also increases. At that time, the output current I1 of the voltage-current conversion circuit 16 'decreases from the equation (15). Therefore, in this case, the oscillation frequency of the oscillation circuit 20 is reduced, and the output power Wout of the charge pump circuit 40 operating with the clock pulse output from the oscillation circuit 20 can be reduced.
[0057]
The value of the voltage division ratio 1 / B can be set by the ratio of the capacitors Ca and Cb in FIG. By setting this voltage division ratio 1 / B to an optimum value, output fluctuations due to output load fluctuations and operating temperature fluctuations of the charge pump circuit 40 can be corrected.
[0058]
According to the drive circuit of the charge pump circuit according to the second embodiment of the present invention, the difference voltage value between the reference voltage value having a positive temperature coefficient and the voltage value obtained by dividing the output voltage of the charge pump circuit. A constant current is generated and the oscillation circuit is driven with the constant current to generate a clock having an oscillation frequency having a positive temperature coefficient, and the charge pump circuit is driven with the clock. However, when the temperature is low, the oscillation frequency is low and the charge pump capacity of the charge pump circuit is suppressed from being excessive. Therefore, it is possible to prevent wasted current consumption, and when the operating temperature is high, the oscillation circuit Since the oscillation frequency increases as the temperature rises, it is possible to compensate for the decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0059]
Further, based on a voltage value obtained by dividing the output voltage of the charge pump circuit by the constant current generated by the constant current source that determines the oscillation frequency of the oscillation circuit that supplies the clock pulse, that is, based on the negative feedback amount of the output voltage. Since it is generated, fluctuations in the output voltage caused by fluctuations in the load of the charge pump circuit can be corrected.
[0060]
【The invention's effect】
According to the first aspect of the present invention, since the oscillation frequency of the oscillation circuit that supplies the clock pulse for driving the charge pump circuit has a positive temperature coefficient, the oscillation frequency becomes low when the operating temperature is low, and the charge pump circuit Therefore, it is possible to prevent useless consumption current from being consumed.
[0061]
When the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises, so that it is possible to compensate for the decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0062]
According to the second aspect of the present invention, the oscillation frequency of the oscillation circuit that supplies the clock pulse for driving the charge pump circuit has a positive temperature coefficient, so that the oscillation frequency is low when the operation temperature is low, and the charge pump circuit Therefore, it is possible to prevent unnecessary current consumption from being consumed, and when the operating temperature is high, the oscillation frequency of the oscillation circuit increases as the temperature rises. Therefore, it is possible to compensate for a decrease in charge pump capability of the charge pump circuit when the operating temperature is high.
[0063]
Further, based on a voltage value obtained by dividing the output voltage of the charge pump circuit by the constant current generated by the constant current source that determines the oscillation frequency of the oscillation circuit that supplies the clock pulse, that is, based on the negative feedback amount of the output voltage. Since it is generated, fluctuations in the output voltage caused by fluctuations in the load of the charge pump circuit can be corrected.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a drive circuit of a charge pump circuit according to a first embodiment of the present invention.
2 is a circuit diagram showing a specific configuration of a charge pump drive clock circuit in FIG. 1; FIG.
3 is a circuit diagram showing a specific configuration of a reference voltage generation circuit in FIG. 1;
4 is a circuit diagram showing a specific configuration of the amplifier circuit in FIG. 1. FIG.
FIG. 5 is a circuit diagram showing a configuration of a drive circuit of a charge pump circuit according to a second embodiment of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a conventional general charge pump circuit.
7 is a time chart showing an operation state of the charge pump circuit shown in FIG. 6;
[Explanation of symbols]
10 Constant current source circuit
12 Reference voltage generator
14 Amplifier circuit
16 Voltage-current converter
20 Oscillator circuit
30 Charge pump drive clock circuit
40 Charge pump circuit
70 Buffer amplifier
100 input terminals
200 output terminals

Claims

A charge pump circuit drive circuit for supplying a clock pulse for driving the charge pump circuit,
A constant current source that generates a constant current having a positive temperature coefficient;
An oscillation circuit that generates a clock pulse having an oscillation frequency having a positive temperature coefficient corresponding to a constant current generated by the constant current source and supplies the clock pulse to the charge pump circuit. Driving circuit.

A charge pump circuit drive circuit for supplying a clock pulse for driving the charge pump circuit,
A constant current source that generates a constant current according to a difference voltage value between a reference voltage value having a positive temperature coefficient and a voltage value obtained by dividing the output voltage of the charge pump circuit;
An oscillation circuit that generates a clock pulse having an oscillation frequency having a positive temperature coefficient corresponding to a constant current generated by the constant current source and supplies the clock pulse to the charge pump circuit. Driving circuit.

2. The oscillation circuit includes an odd number of inverters, and a current supplied to the odd number of inverters increases or decreases according to an amount of current generated by the constant current source. Or the drive circuit of the charge pump circuit of Claim 2.