JP4028810B2 - Manufacturing method of multilayer wiring board - Google Patents

Manufacturing method of multilayer wiring board Download PDF

Info

Publication number
JP4028810B2
JP4028810B2 JP2003048238A JP2003048238A JP4028810B2 JP 4028810 B2 JP4028810 B2 JP 4028810B2 JP 2003048238 A JP2003048238 A JP 2003048238A JP 2003048238 A JP2003048238 A JP 2003048238A JP 4028810 B2 JP4028810 B2 JP 4028810B2
Authority
JP
Japan
Prior art keywords
ceramic
glass
green sheet
component
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003048238A
Other languages
Japanese (ja)
Other versions
JP2004259898A (en
Inventor
俊昭 重岡
哲也 木村
保秀 民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003048238A priority Critical patent/JP4028810B2/en
Publication of JP2004259898A publication Critical patent/JP2004259898A/en
Application granted granted Critical
Publication of JP4028810B2 publication Critical patent/JP4028810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ガラスセラミックなどのセラミック絶縁基板表面の導体層の周囲が前記セラミック絶縁層よりも低温で焼結されたセラミック層によって被覆されていることを特徴とする多層配線基板とその製造方法に関するものである。
【0002】
【従来技術】
従来、配線基板、例えば、半導体素子を収納するパッケージに使用される多層配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている。この多層セラミック配線基板は、アルミナやガラスセラミックなどの絶縁基板と、その表面に形成されたWやMo、Cu、Ag等の金属からなる配線導体とから構成されるもので、この絶縁基板の一部にキャビティが形成され、このキャビティ内に半導体素子が収納され、蓋体によってキャビティを気密に封止されるものである。
【0003】
近年、高集積化が進むICやLSI等の半導体素子を搭載する半導体素子収納用パッケージや、各種電子部品が搭載される混成集積回路装置等に適用される配線基板においては、高密度化、低抵抗化、小型軽量化が要求されており、アルミナ系セラミック材料に比較して低い誘電率が得られ、配線回路層としてCu等の低抵抗金属を用いることができることから、焼成温度が1000℃以下のいわゆるガラスセラミック配線基板が一層注目されている。
【0004】
また、寸法精度の高い基板を得る為、低温焼成セラミック絶縁基板の片面、あるいは両面に、前記低温焼成セラミック絶縁基板を焼成する温度では焼結しない非焼結性シートを積層、焼成し、平面方向にほとんど焼結収縮しない状態で基板を焼結した後、非焼結性シートを除去する方法が行われている(特許文献1参照)。
【0005】
しかしながら、セラミック絶縁基板表面に露出する導体層を設ける場合には、ブラスト処理等の未焼結の非焼結性シートを除去する工程で表面に露出する導体層際のセラミック絶縁基板表面が部分的に削り取られるため、クラックや脱粒による傷が発生し、セラミック絶縁基板表面に露出する導体層とセラミック絶縁基板との接合信頼性が低下する問題があった。
【0006】
これに対し、非焼結性シートに使用する無機物の硬度をセラミック絶縁基板の硬度と同等以下とするとともに、ブラスト処理に用いる投射材の硬度を非焼結性シートの硬度と同等以上、なおかつ前記セラミック絶縁基板の硬度と同等以下とすることによりセラミック絶縁基板表面に露出する導体層とセラミック絶縁基板との接合信頼性の高い基板を得ることができると特許文献2では報告されている。
【0007】
〔特許文献1〕
特許第255415号公報
〔特許文献2〕
特開平10−218675号公報
【0008】
【発明が解決しようとする課題】
しかしながら、非焼結性シートのセラミック絶縁基板と接する面近傍の無機物粒子は、セラミック絶縁基板から浸透してくるガラス成分により覆われ、セラミック絶縁基板に強固に固着する為、特許文献2記載のブラスト処理に用いる投射材の硬度をセラミック絶縁基板の硬度と同等以下とする方法ではこの固着した無機物粒子を完全に取り除くことは不可能、あるいは時間がかかり、量産性の点でも困難である。
【0009】
また、セラミック絶縁基板表面に非焼結性シートの無機物粒子が残ったままの状態では、基板に外力をかけた場合にこの無機物粒子を起点としてクラックが進行する為、基板自体の強度が低下する。
【0010】
しかも、特許文献2の方法では、非焼結性シートに使用する無機物を硬度で限定する必要があるため、非焼結性シートの熱膨張係数とセラミック絶縁基板の熱膨張係数を合わせることが困難となる。しかし、非焼結性シートの熱膨張係数とセラミック絶縁基板の熱膨張係数が合わない場合、焼成あるいは冷却の工程でセラミック絶縁基板に変形やクラックが発生するという問題がある。
【0011】
従って、本発明は、寸法精度が高く、なおかつ基板強度及びセラミック絶縁基板表面に露出する導体層とセラミック絶縁基板との接合信頼性の高いセラミック多層配線基板とその製造方法を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
本発明は、上記課題に対して検討を重ねた結果、非焼結シートを未焼成体の表面に積層し、平面方向の収縮を抑制しつつ焼成し、非焼結シートをブラスト等によって除去した後に、その導体層の外周部分に前記焼成温度よりも低温で焼成可能なセラミックペーストを被覆し、焼き付け処理することによって、ブラスト処理によってクラックや傷が発生した表面を治癒することができる結果、セラミック絶縁基板表面に露出する導体層とセラミック絶縁基板との接合信頼性を高めることができることを見出した。
【0017】
即ち、本発明は、少なくとも片側表面に導体層を有するセラミックグリーンシートを積層してなるセラミック絶縁基板未焼成体の表面に、前記セラミックスグリーンシートが焼結する温度で焼結しない非焼結性シートを積層し、セラミック絶縁基板を焼結した後に前記非焼結性シートを除去するセラミックス多層配線基板の製造方法において、前記非焼結性シートを除去した後に、表面に露出する前記導体層の外周部分セラミックペースト被覆し、焼付け処理することを特徴とするものである。
【0018】
なお、前記セラミックペーストが前記セラミックグリーンシートよりも低温で焼結するセラミックペーストあるいはセラミックグリーンシートを使用することが望ましい。また、前記セラミックグリーンシート中のセラミック成分、および前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分がガラス成分、またはガラス成分とセラミックフィラー成分との混合物からなることが、セラミック絶縁基板の低誘電率化および導体層の低抵抗化が可能であることから望ましい。
【0019】
また、前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのとしては、そのガラス量が、前記セラミックグリーンシート中のセラミック成分におけるガラス量よりも多いこと、そのガラスの軟化点が、前記セラミックグリーンシート中のセラミック成分におけるガラスよりも低いこと、そのガラスの平均粒径が、前記セラミックグリーンシート中のセラミック成分におけるガラスの平均粒径よりも小さいこと、そのセラミックフィラーの平均粒径が、前記セラミックグリーンシート中のセラミック成分におけるセラミックフィラーの平均粒径よりも大きいこと、の少なくとも1つの特徴を有することによって、配線基板の特性等に悪影響を及ぼすことなく、焼結性を高めることができる。
【0020】
また、前記導体層が、Cu、Ag、Au、Ni、Pt、Pdから選ばれる少なくとも1種の金属ペーストまたは金属箔からなることが導体層の低抵抗化を図る上で望ましい。
【0021】
【発明の実施の形態】
以下、本発明の多層配線基板について、図面に基づいて説明する。図1は本発明の多層配線基板の一例を示す概略断面図である。図1の多層配線基板1によれば、セラミック絶縁基板2は、複数のセラミック絶縁層2a〜2dを積層してなる積層体から構成され、その絶縁層2a〜2d間およびセラミック絶縁基板2表面には導体層3が被着形成されている。さらに、各セラミック絶縁層2a〜2dには、厚み方向を貫くように形成された直径が80〜200μmのビアホール導体4が形成され、これにより、導体層3間を接続し所定回路を達成するための回路網が形成される。また導体層3の表面には半導体素子5が実装搭載される。
【0022】
本発明では、セラミック絶縁層2a〜2dからなるセラミック絶縁基板2は、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミックスによって形成されたものであることが望ましく、特に、ガラス成分10〜70質量%と、セラミックフィラー成分30〜90質量%の割合からなる組成物を焼成したものであることが望ましい。このようなガラスセラミックスは、焼成温度が800〜1050℃と低いために、後述する低抵抗導体との同時焼成が可能である点で有利であり、また、概して誘電率が低いために、高周波信号などの伝送損失を低減することができる。
【0023】
ここで、用いられるガラス成分としては、少なくともSiOを含み、Al、B、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種を含有したものであって、例えば、SiO−B系、SiO−B−Al系−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。
【0024】
これらのガラスは、焼成処理することによっても非晶質のままである非晶質ガラス、また焼成処理によって、リチウムシリケート、クォーツ、クリストバライト、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種類を析出する結晶化ガラスのいずれでも用いられる。
【0025】
また、セラミックフィラーとしては、クォーツ、クリストバライト等のSiOや、Al、ZrO、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、ジルコン酸カルシウム、珪酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、等が好適に用いられる。
【0026】
導体層3は、特にCu、Ag、Al、Au、Ni、PtおよびPdの群から選ばれる少なくとも1種を主成分とする金属ペーストの焼結体、あるいは金属箔をパターンの形状に加工して積層して形成したものである。またビアホール導体4は、絶縁層に形成された貫通孔内に上記の導体層3と同様の成分からなる導体が充填されていることが望ましい。
【0027】
また、本発明の多層配線基板において、表面の導体層は、ICチップなどの各種電子部品5を搭載するためのパッドとして、シールド用導体膜として、さらには、外部回路と接続する端子電極として用いられ、各種電子部品5が導体層3に半田や導電性接着剤などを介して接合される。尚、図示していないが、必要に応じて、配線基板の表面には、さらに珪化タンタル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜などを形成しても構わない。
【0028】
本発明の多層配線基板においては、導体層3のうち、セラミック絶縁基板2表面に配設された導体層3aの周囲を覆うように、セラミック絶縁層2a〜2dよりも低温での焼結によって緻密化されたセラミック層6を配設してなる。
【0029】
本発明においては、セラミック絶縁層2a〜2d自体は、所定の焼成温度で実質的には気孔率が0.5%以下、特に0.1%以下の緻密質となるように組成等が決定されるものであり、それ自体焼結性に優れたものであるが、本発明において、この導体層3aの周囲を覆うセラミック層6もセラミック絶縁基板2よりも低温で焼でき、気孔率が、0.5%以下、特に0.1%以下に緻密化されたものである。
【0030】
本発明によれば、セラミック絶縁基板を焼成し、非焼結性シートをブラスト処理等で完全に取り除いた後、導体層3aの周囲を覆うように配設されたセラミック層6は、ブラスト処理により発生する導体層3a際のセラミック絶縁基板表面の荒れを治癒する、具体的にはクラックや脱粒による傷を塞ぐことができる。
【0031】
このセラミック層6は、セラミック絶縁層2a〜2dと同様に、ガラス、またはガラスとセラミックフィラー成分と混合物からなることが低温で焼成できる点で望ましく、また焼結温度の調整もセラミック絶縁基板の特性に悪影響を及ぼすことなく、容易に行うことができる点で有利である。
【0032】
本発明においては、このセラミック層6をセラミック絶縁層2a〜2dよりも低温での焼結によって緻密化させるために以下のようにする。
【0033】
第1には、セラミック層6とセラミック絶縁層2a〜2dとを同一種あるいは類似種のガラス種とフィラー種との組み合わせによって形成し、そのセラミック層6におけるガラス量を、セラミック絶縁層2a〜2dにおけるガラス量よりも多くする。ガラス量が増加すると焼成開始温度を低くすることができる。より具体的には、セラミック絶縁層2a〜2d中のガラス量に対して10体積%以上多く含ませることが効果的である。(例えば、ガラス量が全量50体積%であった場合、セラミック層中のガラス量を全量中55体積%以上とする。)なお、ガラス量を多くするとは、セラミックフィラー量を少なくすると同じ意味である。
【0034】
第2に、セラミック層6中のガラスとして、前記セラミック絶縁層2a〜2dにおけるガラスの軟化点よりも低い軟化点を有するガラスを選択して用いる。この軟化点は、ガラスの組成によって決定される。軟化点を低下させる成分としては、特に、BaO、CaO、SrOなどのアルカリ土類金属酸化物や、LiO、NaOなどのアルカリ金属酸化物、B等が挙げられ、これらの成分量が相対的に多くなると軟化点が低下する傾向がある。
【0035】
第3に、セラミック層6に分散含有されたセラミックフィラーの平均粒径が、セラミック絶縁層2a〜2dに含まれるセラミックフィラーの平均粒径よりも大きくすることによっても焼結性を高めることができる。通常、セラミックフィラーの平均粒径は、取り扱いおよび焼結性の点で、0.5〜5μmが適当であるが、この平均粒径が上記の範囲内でかつセラミック絶縁層2a〜2dのセラミックフィラーの平均粒径よりも10%以上大きいことが適当である。
【0036】
第4に、セラミック層を形成する場合のガラス粉末の平均粒径が、セラミック絶縁層2a〜2dを形成する場合のガラス粉末の平均粒径よりも小さいことが望ましい。ガラス粉末の平均粒径が小さくなるほど焼結性が高くなる傾向にある。ガラス粉末の平均粒径は、取り扱いおよびシート化の容易性などの点で1〜5μmが適当であるが、この平均粒径が上記の範囲内でかつセラミック絶縁層2a〜2dを形成する場合のガラス粉末の平均粒径よりも小さい10%以上小さいことが適当である。
【0037】
また、このセラミック層6の厚みは5μm以上とすることによって、効果的にブラスト処理で基板表面に発生するクラックや脱粒による傷をふさぐことができる。
【0038】
次に、本発明の配線基板を作製する方法について図2をもとに説明する。まず、上述したような結晶化ガラス又は非結晶ガラスと前記のセラミックフィラー成分を混合してセラミック組成物を調製し、その混合物に有機バインダー等を加えた後、ドクターブレード法、圧延法、プレス法などによりシート状に成形して厚さ約50〜500μmのグリーンシート11を作製する(図2(a))。
【0039】
そして、このグリーンシート11にレーザーやマイクロドリル、パンチングなどにより、直径80〜200μmの貫通孔を形成し、その内部に導体ペーストを充填してビアホール導体12を形成する(図2(b))。導体ペースト中には、Cu、Ag等の金属成分以外に、アクリル樹脂などからなる有機バインダーとトルエン、イソプロピルアルコール、アセトンなどの有機溶剤とを均質混合して形成される。有機バインダーは、金属成分100質量部に対して、0.5〜15.0質量部、有機溶剤は、固形成分及び有機バインダー100質量部に対して、5〜100質量部の割合で混合されることが望ましい。なお、この導体ペースト中には若干のガラス成分等を添加してもよい。
【0040】
次に、このグリーンシート11の表面に高純度金属導体、特に金属箔からなる導体層13を形成する(図2(c))。導体層13の形成方法としては、まず、高分子材料等からなる転写フィルム上に高純度金属導体、特に金属箔を接着した後、この金属導体の表面にレジストを回路パターン状に被着した後、エッチング処理およびレジスト除去を行って導体層を形成する。この時、セラミック絶縁基板表面に露出する導体層を所望の寸法よりやや大きめに作製しておく。
【0041】
そして、鏡像の導体層を形成した転写フィルムをビアホール導体12が形成されたグリーンシート11の表面に位置合わせして積層圧着した後、転写フィルムを剥がすことにより、導体層13をグリーンシート11表面に形成することができる。この時、金属箔からなる導体層13の転写性を高めるために、金属箔からなる導体層のグリーンシート11と接触する側の表面粗さRzを3〜6μmとすることによって、導体層13のグリーンシート11への密着性を高めることができる。
【0042】
次に、上記と同様にして作製された複数のグリーンシートを積層圧着して積層体15を形成する(図2(d))。グリーンシートの積層には、積み重ねられたグリーンシートに熱と圧力を加えて熱圧着する方法、有機バインダー、可塑剤、溶剤等からなる接着剤をシート間に塗布して熱圧着する方法等が採用可能である。
【0043】
また、非焼結性シート16は、焼結温度の高いセラミック材料を主成分とするセラミック成分に、有機バインダー、可塑剤、溶剤等を加えたスラリーをシート状に成形して得られる。難焼結性セラミック材料としては、具体的には1100℃以下の温度で緻密化しないようなセラミック組成物から構成され、具体的にはAl、SiO、MgO、ZrO、BN、TiOの少なくとも1種又はその化合物(フォルステライト、エンスタタイト等)の粉末が挙げられる。また、有機バインダー、可塑剤及び溶剤としてはガラスセラミックグリーンシートで使用したのと同様の材料が使用可能である。また、この非焼結性シート中には、ガラス成分を0.5〜15体積%加えることによって、グリーンシートとの密着性が高くなり、収縮を抑制する作用が大きくなり、またグリーンシート表面のガラス成分の拡散によるボイドの発生を抑制できるなどの利点を有する。この様にして得られた非焼結性シート16を前記積層体15にグリーンシートの積層と同様の方法で積層する(図2(e))。なお、積層体15への非焼結性シートの積層は同時に行っても何ら問題はない。また、非焼結性シートに使用する無機粉末はセラミック絶縁基板の熱膨張係数と近似したものが望ましい。
【0044】
焼成は、100〜850℃、特に400〜750℃の窒素雰囲気中で加熱処理してグリーンシート内やビアホール導体ペースト中の有機成分を分解除去した後、800〜1100℃の窒素雰囲気中で焼成する。また、導体層としてAg導体を用いる場合、焼成雰囲気は大気中で行うことができる。
【0045】
その後、適宜、非焼結性シートを超音波洗浄、研磨、ウォータージェット、ケミカルブラスト、サンドブラスト、ウェットブラスト等によって完全に除去する(図2(f))。この時ブラスト処理に用いる投射材はセラミック絶縁基板の機械的強度を保つ為、セラミック絶縁基板に固着した非焼結性シートの無機粒子を完全に除去できるものを選択することが望ましい。
【0046】
次に、得られたセラミック絶縁基板表面の導体層13の周囲を被覆するようにグリーンシート11中のセラミック成分よりも低温で焼結可能なセラミック成分を含有するセラミック層18を形成する(図2(g))。
【0047】
このセラミック層18は、セラミック成分と、必要に応じて有機バインダーや有機溶媒等を添加したスラリーをスクリーン印刷等によって設置し、セラミック絶縁基板を焼成した温度より低温で焼成することにより形成することができる。なお、セラミック層18をセラミック絶縁基板を焼成した温度より低温で焼成することにより、セラミック絶縁基板の電気特性あるいは機械的特性の劣化を防ぐことが可能となる。なお、表面に露出した導体層の周囲を前記セラミック絶縁層よりも低温で焼結するセラミック層で被覆する部分は、部品やピンまたはキャップを実装する端子あるいはBGAの端子等、セラミック絶縁基板との接続信頼性を必要とされる部分だけに行うことも可能な他、セラミック絶縁基板表面を広く覆うことにより基板全体の平坦度を確保することも可能である。
【0048】
本発明によれば、セラミック層18におけるセラミック成分として、前述した第1〜第4の手法に従って、ガラス量、フィラー量、ガラスの軟化点、フィラーの平均粒径、ガラス粉末の平均粒径を調整することによって、グリーンシート11中のセラミック成分よりも焼結性に優れたセラミック成分を含有するセラミック層18を形成する。即ち、セラミック層14を形成するセラミック成分において、1)ガラス量を、前記グリーンシート中のセラミック成分におけるガラス量よりも多くする、2)軟化点が、前記グリーンシート中のセラミック成分におけるガラスよりも低いガラスを用いる、3)セラミックフィラーの平均粒径を前記グリーンシート中のセラミック成分におけるセラミックフィラーの平均粒径よりも小さくする、ガラスの平均粒径を前記グリーンシート中のセラミック成分におけるガラスの平均粒径よりも小さくする、のうち少なくとも1つの手法を用いてセラミック成分を構成し、これを用いてセラミック層18を形成すればよい。
【0049】
このセラミック層18の焼成温度は、前記焼成温度よりも低く、特に30℃以上低い温度であることが、すでに焼成した部分への影響を押さえることができる。
【0050】
このようにして得られる多層配線基板17は、焼成時の収縮が非焼結性シートによって厚さ方向だけに抑えられているので、その平面方向の収縮を0.5%以下に抑えることが可能となり、しかもガラスセラミックグリーンシートは拘束シートによって全面にわたって均一にかつ確実に結合されているので、拘束シートの一部剥離等によって反りや変形が起こるのを防止することができる。
【0051】
【実施例】
SiO:37質量%、Al:27質量%、CaO:11質量%、ZnO:12質量%、B:13質量%の組成を有する平均粒径3μmの結晶性ガラスA粉末(軟化点850℃)73質量%と、セラミックフィラーとして、平均粒径2μmのシリカ27質量%からなるガラスセラミック原料粉末100質量部に対して、有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で11質量部、可塑剤としてフタル酸ジブチルを5質量部添加し、トルエンを溶媒としてボールミルにより36時間混合しスラリーを調整した。得られたスラリーをドクターブレード法により厚さ0.2mmのグリーンシートを形成した。
【0052】
また、非焼結性シートは前記ガラス粉末A10質量%と直径2μmのアルミナ粉末90質量%からなるガラスセラミック原料粉末100質量部に対して、有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で11質量部、可塑剤としてフタル酸ジブチルを5質量部添加し、先のグリーンシートと同様の方法で厚み0.4mmのものを得た。
【0053】
次に、PETフィルム上に形成された厚み0.02mmの銅箔にフォトエッチング法により、図3(a)に示す形状の外部回路と接続する端子電極となる導体層23を作製した。各端子の直径は0.5mm、配列ピッチ1mmとした。
【0054】
次に、図3(b)に示すように、前記で作製したグリーンシートの端子に対応する部分に貫通孔を形成し、この貫通孔内に銅ペーストを充填してビアホール導体25を形成し、前記PETフィルム上に形成した導体層23を加熱圧着し、PETフィルムを剥離して導体層をこのグリーンシート表面に転写させた。また、このグリーンシートの反対面には、隣り合うビアホール導体25をつなぐ導体層24を同様に加工、転写した。その後、グリーンシートの導体層24側に、他のグリーンシートを焼成後の厚みが1.5mmとなるように重ね合せて積層体を作製した。
【0055】
さらに、その両側に、厚さが600μmの非焼結性シートを片面3枚つ重ね合せ、80℃、10MPaで加熱圧着を行った。
【0056】
その後、有機成分(バインダー、可塑剤等)を分解除去するために水蒸気を含んだ窒素雰囲気中で750℃、3時間の熱処理を行い残留炭素量を300ppm以下に低減せしめた後、930℃で1時間の焼成を行い、焼結を行った。
【0057】
その後、アルミナ投射材によって非焼結性シートをブラスト処理によって除去し、導体層をセラミック絶縁基板表面に具備する配線基板を作製した。
【0058】
次に、セラミック絶縁基板表面の導体層の外周部を幅0.05mmで覆うように、所定の組成物からなるセラミック成分100質量部に対して、メタクリル系バインダーを6質量部、テルピネオールを40質量部混合したセラミックペーストをスクリーン印刷法によって15μmの厚みで塗布し、セラミック層を形成した後、900℃で30分間の焼成を行った。
【0059】
なお、セラミック層の形成にあたって、セラミック成分としては、グリーンシートの形成に用いたガラスと同一の組成からなる平均粒径0.6〜3.5μmのガラスAと、平均粒径が0.8〜3μmのSiO粉末を用いた。また、ガラスとして、さらに、SiO:37質量%、Al:25質量%、CaO:15質量%、ZnO:10質量%、B:13質量%の軟化点が830℃のガラスBや、SiO:37質量%、Al:28質量%、CaO:10質量%、ZnO:13質量%、B:12質量%の軟化点が870℃のガラスCを用いた。
【0060】
また、この配線基板における表面の導体層に対して、厚み3μmのNiメッキ層及び厚み1μmのAuメッキ層を無電解めっき法により被着した。
【0061】
次に、セラミック絶縁基板表面の端子を対応するガラス−エポキシ樹脂からなるプリント配線基板の表面に形成された端子電極に対して直径0.7mmの高温半田ボールで実装した。
【0062】
なお、このプリント配線基板表面の端子電極と、セラミック多層配線基板との間での端子電極となる導体層によってすべての端子電極が直列に接続された回路を形成した。
【0063】
その後、この実装基板を、0〜100℃の温度サイクル試験を行い、多層配線基板におけるセラミック絶縁基板とセラミック絶縁基板表面の導体層の接続を電気的に確認した。温度サイクル試験は4000サイクルまで行い、セラミック絶縁基板とセラミック絶縁基板表面の導体層の接続は、前記直列回路の電気抵抗が温度サイクル試験前より20%以上上昇した場合に不良と判断し、その不良のモードの確認をおこなった。
【0064】
【表1】

Figure 0004028810
【0065】
表1の結果によれば、セラミック多層配線基板側の端子電極の直径を0.6mm及び0.7mmとし、表面に露出する導体層の外周部を覆うようにセラミック層を形成しなかった従来の配線基板資料No.1、2は、温度サイクル試験1000サイクルで抵抗値が増加し、不良のモードは導体層がセラミック絶縁基板表面から剥離したものであった。
【0066】
これに対して、セラミック層を形成するにあたり、セラミック絶縁層と同じ材料からなるセラミック層を形成した試料No.3では、セラミック層の緻密化が不足し、2000温度サイクルで不良モード「導体層が基板から剥離」による電気抵抗の増加が発生した。
【0067】
そこで、試料No.3〜6で、セラミック層におけるガラスの含有量を変化させた結果、ガラス量がセラミック絶縁層中のガラス量よりも少ないと緻密化が不足し効果がなかったが、ガラス量を多くすることによって、焼結不良が改善され、導体層13のセラミック絶縁基板表面からの剥離が抑制され改善された。
【0068】
また、試料No.3、7、10から、ガラスとして軟化点の異なるガラスを用いた結果、軟化点の低いガラスBを用いることによっても、低温での緻密化が可能となり、導体層のセラミック絶縁基板表面からの剥離を抑制することができた。
【0069】
さらに、試料No.12〜15、16〜20の結果から、シリカの平均粒径をセラミック絶縁層におけるセラミックフィラーの平均粒径よりも小さくする、ガラス粉末の平均粒径を小さくすることによっても同様に改善効果が見られた。
【0070】
【発明の効果】
以上詳述した通り、本発明の多層配線基板の製造方法によれば、ブラスト処理によりセラミック絶縁基板表面に発生するクラックや脱粒による傷の発生のためにおこるセラミック絶縁基板表面に形成した導体層の絶縁基板との接続信頼性の低下を防止することができ、信頼性の高い多層配線基板を得ることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一例を示す概略断面図である。
【図2】本発明の多層配線基板の製造方法における製造工程図である。
【図3】評価用の配線基板を示し、(a)は平面図、(b)は部分断面図を示す。
【符号の説明】
1 多層配線基板
2 セラミック絶縁基板
2a〜2d 絶縁層
3 導体層
4 ビアホール導体
5 半導体素子
6 セラミック層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board characterized in that the periphery of a conductor layer on the surface of a ceramic insulating substrate such as glass ceramic is covered with a ceramic layer sintered at a lower temperature than the ceramic insulating layer, and a method for manufacturing the same. Is.
[0002]
[Prior art]
Conventionally, a multilayer ceramic wiring board capable of relatively high density wiring is widely used as a wiring board, for example, a multilayer wiring board used for a package for housing a semiconductor element. This multilayer ceramic wiring board is composed of an insulating substrate such as alumina or glass ceramic and a wiring conductor made of metal such as W, Mo, Cu, or Ag formed on the surface thereof. A cavity is formed in the part, a semiconductor element is accommodated in the cavity, and the cavity is hermetically sealed by a lid.
[0003]
In recent years, in a wiring board applied to a package for housing a semiconductor element in which semiconductor elements such as IC and LSI, which have been highly integrated, are mounted, and a hybrid integrated circuit device in which various electronic components are mounted, the density and There is a demand for resistance and reduction in size and weight, and a low dielectric constant is obtained compared to alumina-based ceramic materials, and a low-resistance metal such as Cu can be used as a wiring circuit layer. The so-called glass-ceramic wiring board has attracted more attention.
[0004]
Further, in order to obtain a substrate with high dimensional accuracy, a non-sinterable sheet that is not sintered at the temperature at which the low-temperature fired ceramic insulating substrate is fired is laminated and fired on one side or both sides of the low-temperature fired ceramic insulating substrate. A method of removing a non-sinterable sheet after sintering the substrate in a state where the substrate is hardly sintered and contracted (see Patent Document 1).
[0005]
However, when a conductor layer exposed on the surface of the ceramic insulating substrate is provided, the surface of the ceramic insulating substrate in the conductor layer exposed on the surface in the step of removing the unsintered non-sinterable sheet such as blasting is partially Therefore, there is a problem that cracks and scratches due to detachment occur and the reliability of bonding between the conductor layer exposed on the surface of the ceramic insulating substrate and the ceramic insulating substrate is lowered.
[0006]
On the other hand, the hardness of the inorganic material used for the non-sinterable sheet is equal to or less than the hardness of the ceramic insulating substrate, and the hardness of the projection material used for the blast treatment is equal to or greater than the hardness of the non-sinterable sheet, and Patent Document 2 reports that a substrate having high bonding reliability between the conductor layer exposed on the surface of the ceramic insulating substrate and the ceramic insulating substrate can be obtained by setting the hardness to be equal to or less than the hardness of the ceramic insulating substrate.
[0007]
[Patent Document 1]
Japanese Patent No. 255415
[Patent Document 2]
Japanese Patent Laid-Open No. 10-218675
[0008]
[Problems to be solved by the invention]
However, since the inorganic particles in the vicinity of the surface of the non-sinterable sheet in contact with the ceramic insulating substrate are covered with the glass component penetrating from the ceramic insulating substrate and firmly fixed to the ceramic insulating substrate, the blast described in Patent Document 2 In the method in which the hardness of the projection material used for the treatment is equal to or less than the hardness of the ceramic insulating substrate, it is impossible to completely remove the fixed inorganic particles or it takes time, and it is difficult in terms of mass productivity.
[0009]
In addition, in the state where the inorganic particles of the non-sinterable sheet remain on the surface of the ceramic insulating substrate, when an external force is applied to the substrate, cracks progress from the inorganic particles as a starting point, so that the strength of the substrate itself decreases. .
[0010]
Moreover, in the method of Patent Document 2, since it is necessary to limit the inorganic material used for the non-sinterable sheet in terms of hardness, it is difficult to match the thermal expansion coefficient of the non-sinterable sheet and the thermal expansion coefficient of the ceramic insulating substrate. It becomes. However, when the thermal expansion coefficient of the non-sinterable sheet and the thermal expansion coefficient of the ceramic insulating substrate do not match, there is a problem that deformation or cracking occurs in the ceramic insulating substrate during the firing or cooling process.
[0011]
Accordingly, an object of the present invention is to provide a ceramic multilayer wiring board having high dimensional accuracy and high bonding reliability between the substrate layer and the conductor layer exposed on the surface of the ceramic insulating board and the ceramic insulating board, and a method for manufacturing the same. To do.
[0012]
[Means for Solving the Problems]
In the present invention, as a result of repeated studies on the above problems, the non-sintered sheet was laminated on the surface of the green body, fired while suppressing shrinkage in the planar direction, and the non-sintered sheet was removed by blasting or the like. Later, by coating the outer peripheral portion of the conductor layer with a ceramic paste that can be fired at a temperature lower than the firing temperature and baking, the surface on which cracks and scratches have been generated by the blast treatment can be cured. It has been found that the bonding reliability between the conductor layer exposed on the surface of the insulating substrate and the ceramic insulating substrate can be improved.
[0017]
That is The present invention provides a non-sinterable sheet that does not sinter at a temperature at which the ceramic green sheet sinters on the surface of the ceramic insulating substrate green body formed by laminating a ceramic green sheet having a conductor layer on at least one surface. In the method for manufacturing a ceramic multilayer wiring board, wherein the non-sinterable sheet is removed after laminating and sintering the ceramic insulating substrate, and the outer peripheral portion of the conductor layer exposed on the surface after removing the non-sinterable sheet The Ceramic paste so Coating and baking process Do It is characterized by this.
[0018]
In addition, It is desirable to use a ceramic paste or a ceramic green sheet in which the ceramic paste is sintered at a lower temperature than the ceramic green sheet. Also, A ceramic component in the ceramic green sheet, and Said Sintered at low temperature Do ceramic Paste or ceramic green sheet It is desirable that the ceramic component is composed of a glass component or a mixture of a glass component and a ceramic filler component because the dielectric constant of the ceramic insulating substrate and the resistance of the conductor layer can be reduced.
[0019]
Also, the above Of ceramic paste or ceramic green sheet sintered at low temperature As for the glass amount, ceramic More than the amount of glass in the ceramic component in the green sheet, the softening point of the glass, ceramic It is lower than the glass in the ceramic component in the green sheet, the average particle size of the glass is smaller than the average particle size of the glass in the ceramic component in the ceramic green sheet, the average particle size of the ceramic filler, ceramic By having at least one feature of being larger than the average particle size of the ceramic filler in the ceramic component in the green sheet, the sinterability can be enhanced without adversely affecting the characteristics of the wiring board.
[0020]
Also, the above Conductor layer , Cu, Ag, Au, Ni, Pt, Pd Of metal paste or metal foil It is desirable to reduce the resistance of the conductor layer.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multilayer wiring board of the present invention will be described with reference to the drawings. FIG. 1 is a schematic sectional view showing an example of the multilayer wiring board of the present invention. According to the multilayer wiring board 1 of FIG. 1, the ceramic insulating substrate 2 is composed of a laminated body in which a plurality of ceramic insulating layers 2 a to 2 d are stacked, and between the insulating layers 2 a to 2 d and on the surface of the ceramic insulating substrate 2. The conductor layer 3 is deposited. Further, each of the ceramic insulating layers 2a to 2d is formed with a via-hole conductor 4 having a diameter of 80 to 200 [mu] m so as to penetrate the thickness direction, thereby connecting the conductor layers 3 to achieve a predetermined circuit. Is formed. A semiconductor element 5 is mounted on the surface of the conductor layer 3.
[0022]
In the present invention, the ceramic insulating substrate 2 composed of the ceramic insulating layers 2a to 2d is preferably formed of glass ceramics formed by firing glass powder or a mixture of glass powder and ceramic filler powder, It is desirable that the composition is composed of 10 to 70% by mass of the glass component and 30 to 90% by mass of the ceramic filler component. Such a glass ceramic is advantageous in that the firing temperature is as low as 800 to 1050 ° C., so that it can be co-fired with a low-resistance conductor, which will be described later, and because the dielectric constant is generally low, Transmission loss such as can be reduced.
[0023]
Here, the glass component used is at least SiO. 2 Including Al 2 O 3 , B 2 O 3 , ZnO, PbO, alkaline earth metal oxide, alkali metal oxide containing at least one kind, for example, SiO 2 -B 2 O 3 System, SiO 2 -B 2 O 3 -Al 2 O 3 Examples include borosilicate glass, alkali silicate glass, Ba glass, Pb glass, Bi glass, etc., such as system-MO system (where M represents Ca, Sr, Mg, Ba, or Zn).
[0024]
These glasses are amorphous glass that remains amorphous even when fired. Any crystallized glass that precipitates at least one kind of crystals of dolomite, petalite, and substituted derivatives thereof.
[0025]
Also, as ceramic filler, SiO such as quartz, cristobalite, etc. 2 Al 2 O 3 , ZrO 2 Mullite, forsterite, enstatite, spinel, magnesia, calcium zirconate, strontium silicate, calcium titanate, barium titanate and the like are preferably used.
[0026]
The conductor layer 3 is formed by processing a sintered body of a metal paste mainly containing at least one selected from the group consisting of Cu, Ag, Al, Au, Ni, Pt and Pd, or a metal foil into a pattern shape. It is formed by laminating. The via-hole conductor 4 is preferably filled with a conductor made of the same component as the conductor layer 3 in a through hole formed in the insulating layer.
[0027]
In the multilayer wiring board of the present invention, the conductor layer on the surface is used as a pad for mounting various electronic components 5 such as an IC chip, as a conductor film for shielding, and further as a terminal electrode connected to an external circuit. Various electronic components 5 are joined to the conductor layer 3 via solder, conductive adhesive, or the like. Although not shown, if necessary, a thick film resistor film such as tantalum silicide or molybdenum silicide, a wiring protective film, or the like may be formed on the surface of the wiring board.
[0028]
In the multilayer wiring board of the present invention, the conductor layer 3 is denser by sintering at a lower temperature than the ceramic insulating layers 2a to 2d so as to cover the periphery of the conductor layer 3a disposed on the surface of the ceramic insulating substrate 2 in the conductor layer 3. The formed ceramic layer 6 is disposed.
[0029]
In the present invention, the composition and the like of the ceramic insulating layers 2a to 2d themselves are determined so that the porosity is substantially 0.5% or less, particularly 0.1% or less at a predetermined firing temperature. In the present invention, the ceramic layer 6 covering the periphery of the conductor layer 3a is also lower in temperature than the ceramic insulating substrate 2. Grilled Result And the porosity is It is densified to 0.5% or less, particularly 0.1% or less.
[0030]
According to the present invention, after firing the ceramic insulating substrate and completely removing the non-sinterable sheet by blasting or the like, the ceramic layer 6 disposed so as to cover the periphery of the conductor layer 3a is formed by blasting. The roughness of the surface of the ceramic insulating substrate at the time of the generated conductor layer 3a can be healed, specifically, the cracks caused by cracks and detachment can be closed.
[0031]
This ceramic layer 6 is made of glass or glass and a ceramic filler component in the same manner as the ceramic insulating layers 2a to 2d. of The mixture is desirable in that it can be fired at a low temperature, and the adjustment of the sintering temperature is advantageous in that it can be easily performed without adversely affecting the characteristics of the ceramic insulating substrate.
[0032]
In the present invention, the ceramic layer 6 is densified by sintering at a lower temperature than the ceramic insulating layers 2a to 2d as follows.
[0033]
First, the ceramic layer 6 and the ceramic insulating layers 2a to 2d are formed by a combination of the same or similar glass type and filler type, and the amount of glass in the ceramic layer 6 is determined by the ceramic insulating layers 2a to 2d. More than the amount of glass in When the amount of glass increases, the firing start temperature can be lowered. More specifically, it is effective to include 10% by volume or more with respect to the amount of glass in the ceramic insulating layers 2a to 2d. (For example, when the total amount of glass is 50% by volume, the amount of glass in the ceramic layer is 55% by volume or more in the total amount.) Note that increasing the amount of glass has the same meaning as decreasing the amount of ceramic filler. is there.
[0034]
Secondly, as the glass in the ceramic layer 6, a glass having a softening point lower than the softening point of the glass in the ceramic insulating layers 2a to 2d is selected and used. This softening point is determined by the composition of the glass. Examples of components that lower the softening point include alkaline earth metal oxides such as BaO, CaO, and SrO, and LiO. 2 O, Na 2 Alkali metal oxides such as O, B 2 O 3 When the amount of these components is relatively large, the softening point tends to decrease.
[0035]
Thirdly, the sinterability can also be improved by making the average particle size of the ceramic filler dispersed and contained in the ceramic layer 6 larger than the average particle size of the ceramic filler contained in the ceramic insulating layers 2a to 2d. . Usually, the average particle size of the ceramic filler is suitably 0.5 to 5 μm from the viewpoint of handling and sinterability, but the average particle size is within the above range and the ceramic filler of the ceramic insulating layers 2a to 2d. It is appropriate that the average particle size is 10% or more larger.
[0036]
Fourth, it is desirable that the average particle diameter of the glass powder when forming the ceramic layer is smaller than the average particle diameter of the glass powder when forming the ceramic insulating layers 2a to 2d. As the average particle size of the glass powder decreases, the sinterability tends to increase. The average particle diameter of the glass powder is suitably 1 to 5 μm from the viewpoint of easy handling and sheeting, but the average particle diameter is within the above range and the ceramic insulating layers 2a to 2d are formed. It is appropriate that it is smaller than the average particle diameter of the glass powder by 10% or more.
[0037]
Further, by setting the thickness of the ceramic layer 6 to 5 μm or more, it is possible to effectively block cracks generated on the surface of the substrate by blasting and scratches caused by degranulation.
[0038]
Next, a method for producing the wiring board of the present invention will be described with reference to FIG. First, a ceramic composition is prepared by mixing the above-mentioned crystallized glass or amorphous glass and the above ceramic filler component, and after adding an organic binder or the like to the mixture, the doctor blade method, rolling method, pressing method The green sheet 11 having a thickness of about 50 to 500 μm is formed by forming into a sheet shape by the process (FIG. 2A).
[0039]
Then, a through hole having a diameter of 80 to 200 μm is formed in the green sheet 11 by laser, micro drill, punching or the like, and a conductor paste is filled therein to form a via hole conductor 12 (FIG. 2B). In the conductor paste, in addition to metal components such as Cu and Ag, an organic binder such as an acrylic resin and an organic solvent such as toluene, isopropyl alcohol, and acetone are homogeneously mixed. The organic binder is mixed in an amount of 0.5 to 15.0 parts by mass with respect to 100 parts by mass of the metal component, and the organic solvent is mixed in a ratio of 5 to 100 parts by mass with respect to 100 parts by mass of the solid component and the organic binder. It is desirable. In addition, you may add some glass components etc. in this conductor paste.
[0040]
Next, a conductor layer 13 made of a high-purity metal conductor, particularly a metal foil, is formed on the surface of the green sheet 11 (FIG. 2C). As a method for forming the conductor layer 13, first, a high-purity metal conductor, particularly a metal foil, is bonded onto a transfer film made of a polymer material or the like, and then a resist is deposited on the surface of the metal conductor in a circuit pattern. Etching and resist removal are performed to form a conductor layer. At this time, the conductor layer exposed on the surface of the ceramic insulating substrate is made slightly larger than a desired dimension.
[0041]
Then, the transfer film on which the mirror image conductor layer is formed is aligned with the surface of the green sheet 11 on which the via-hole conductor 12 is formed, laminated and pressure-bonded, and then the transfer film is peeled off so that the conductor layer 13 is placed on the surface of the green sheet 11. Can be formed. At this time, in order to improve the transferability of the conductor layer 13 made of metal foil, the surface roughness Rz on the side of the conductor layer made of metal foil in contact with the green sheet 11 is set to 3 to 6 μm. Adhesion to the green sheet 11 can be enhanced.
[0042]
Next, a plurality of green sheets produced in the same manner as described above are laminated and pressure-bonded to form a laminated body 15 (FIG. 2D). For the lamination of green sheets, a method of applying heat and pressure to the stacked green sheets and thermocompression bonding, a method of applying an adhesive composed of organic binder, plasticizer, solvent, etc. between the sheets, and thermocompression bonding are adopted. Is possible.
[0043]
The non-sinterable sheet 16 is obtained by molding a slurry in which an organic binder, a plasticizer, a solvent, and the like are added to a ceramic component whose main component is a ceramic material having a high sintering temperature. The hardly sinterable ceramic material is specifically composed of a ceramic composition that does not become densified at a temperature of 1100 ° C. or lower, specifically Al 2 O 3 , SiO 2 , MgO, ZrO 2 , BN, TiO 2 Or at least one compound thereof (forsterite, enstatite, etc.). In addition, as the organic binder, the plasticizer, and the solvent, the same materials as used in the glass ceramic green sheet can be used. Further, in this non-sinterable sheet, by adding 0.5 to 15% by volume of the glass component, the adhesion to the green sheet is increased, the action of suppressing shrinkage is increased, and the surface of the green sheet is increased. It has the advantage that generation of voids due to diffusion of glass components can be suppressed. The non-sinterable sheet 16 thus obtained is laminated on the laminate 15 in the same manner as the lamination of the green sheets (FIG. 2 (e)). Note that there is no problem even if the non-sinterable sheet is laminated on the laminate 15 at the same time. In addition, the inorganic powder used in the non-sinterable sheet approximates the thermal expansion coefficient of the ceramic insulating substrate. No desirable.
[0044]
Firing is performed in a nitrogen atmosphere at 100 to 850 ° C., particularly 400 to 750 ° C. to decompose and remove organic components in the green sheet and via-hole conductor paste, and then fired in a nitrogen atmosphere at 800 to 1100 ° C. . When an Ag conductor is used as the conductor layer, the firing atmosphere can be performed in the air.
[0045]
Thereafter, the non-sinterable sheet is completely removed as appropriate by ultrasonic cleaning, polishing, water jet, chemical blasting, sand blasting, wet blasting, etc. (FIG. 2 (f)). At this time, it is desirable to select a projection material used for the blasting treatment that can completely remove inorganic particles of the non-sinterable sheet fixed to the ceramic insulating substrate in order to maintain the mechanical strength of the ceramic insulating substrate.
[0046]
Next, a ceramic layer 18 containing a ceramic component that can be sintered at a lower temperature than the ceramic component in the green sheet 11 is formed so as to cover the periphery of the conductor layer 13 on the surface of the obtained ceramic insulating substrate (FIG. 2). (G)).
[0047]
The ceramic layer 18 may be formed by placing a ceramic component and a slurry to which an organic binder or an organic solvent is added as necessary by screen printing or the like, and firing the ceramic insulating substrate at a temperature lower than the firing temperature. it can. In addition, by firing the ceramic layer 18 at a temperature lower than the temperature at which the ceramic insulating substrate is fired, it is possible to prevent deterioration of the electrical characteristics or mechanical characteristics of the ceramic insulating substrate. The portion of the conductor layer exposed on the surface is covered with a ceramic layer that is sintered at a temperature lower than that of the ceramic insulating layer. In addition to being able to perform connection reliability only on the required parts, it is also possible to ensure the flatness of the entire substrate by widely covering the surface of the ceramic insulating substrate.
[0048]
According to the present invention, as the ceramic component in the ceramic layer 18, the glass amount, filler amount, glass softening point, filler average particle size, and glass powder average particle size are adjusted according to the first to fourth methods described above. By doing so, the ceramic layer 18 containing the ceramic component superior in sinterability than the ceramic component in the green sheet 11 is formed. That is, in the ceramic component forming the ceramic layer 14, 1) the amount of glass is made larger than the amount of glass in the ceramic component in the green sheet, and 2) the softening point is higher than that in the ceramic component in the green sheet. 3) The average particle size of the ceramic filler in the green sheet is set to be smaller than the average particle size of the ceramic filler in the ceramic component in the green sheet. What is necessary is just to form a ceramic component using at least 1 method among making it smaller than a particle size, and to form the ceramic layer 18 using this.
[0049]
The firing temperature of the ceramic layer 18 is lower than the firing temperature, and particularly lower than 30 ° C., can suppress the influence on the already fired portion.
[0050]
In the multilayer wiring board 17 thus obtained, the shrinkage during firing is suppressed only in the thickness direction by the non-sinterable sheet, so that the contraction in the planar direction can be suppressed to 0.5% or less. In addition, since the glass ceramic green sheet is uniformly and reliably bonded to the entire surface by the restraint sheet, it is possible to prevent the warp and deformation from occurring due to partial peeling of the restraint sheet.
[0051]
【Example】
SiO 2 : 37% by mass, Al 2 O 3 : 27% by mass, CaO: 11% by mass, ZnO: 12% by mass, B 2 O 3 100 mass of glass ceramic raw material powder consisting of 73 mass% of crystalline glass A powder (softening point 850 ° C.) having an average particle diameter of 3 μm having a composition of 13 mass% and 27 mass% of silica having an average particle diameter of 2 μm as a ceramic filler 11 parts by mass of isobutyl methacrylate resin as an organic binder and 5 parts by mass of dibutyl phthalate as a plasticizer were added to the parts, and the mixture was mixed for 36 hours with a ball mill using toluene as a solvent to prepare a slurry. A green sheet having a thickness of 0.2 mm was formed from the obtained slurry by a doctor blade method.
[0052]
The non-sinterable sheet is composed of 10 parts by weight of glass powder A and 90 parts by weight of alumina powder having a diameter of 2 μm and 100 parts by weight of glass ceramic raw material powder. Then, 5 parts by mass of dibutyl phthalate was added as a plasticizer, and a 0.4 mm thick product was obtained in the same manner as the previous green sheet.
[0053]
Next, the conductor layer 23 used as the terminal electrode connected with the external circuit of the shape shown to Fig.3 (a) was produced by the photo-etching method to the 0.02 mm-thick copper foil formed on PET film. Each terminal had a diameter of 0.5 mm and an arrangement pitch of 1 mm.
[0054]
Next, as shown in FIG. 3B, a through hole is formed in a portion corresponding to the terminal of the green sheet produced as described above, and the via hole conductor 25 is formed by filling the through hole with a copper paste. The conductor layer 23 formed on the PET film was thermocompression bonded, the PET film was peeled off, and the conductor layer was transferred to the green sheet surface. Further, on the opposite surface of the green sheet, the conductor layer 24 connecting the adjacent via-hole conductors 25 was similarly processed and transferred. Thereafter, another green sheet was superposed on the conductive layer 24 side of the green sheet so that the thickness after firing would be 1.5 mm to produce a laminate.
[0055]
In addition, three non-sinterable sheets each having a thickness of 600 μm on both sides. Z They were superposed and thermocompression bonded at 80 ° C. and 10 MPa.
[0056]
Thereafter, in order to decompose and remove organic components (binder, plasticizer, etc.), heat treatment is performed at 750 ° C. for 3 hours in a nitrogen atmosphere containing water vapor to reduce the residual carbon content to 300 ppm or less, and then at 1 at 930 ° C. Sintering was performed after firing for a period of time.
[0057]
Thereafter, the non-sinterable sheet was removed by blasting with an alumina projecting material to produce a wiring board having a conductor layer on the surface of the ceramic insulating board.
[0058]
Next, 6 parts by mass of methacrylic binder and 40 parts by mass of terpineol with respect to 100 parts by mass of the ceramic component made of a predetermined composition so as to cover the outer peripheral part of the conductor layer on the surface of the ceramic insulating substrate with a width of 0.05 mm. A partially mixed ceramic paste was applied at a thickness of 15 μm by screen printing to form a ceramic layer, and then fired at 900 ° C. for 30 minutes.
[0059]
In forming the ceramic layer, as ceramic components, glass A having an average particle size of 0.6 to 3.5 μm having the same composition as the glass used for forming the green sheet, and an average particle size of 0.8 to 3 μm SiO 2 Powder was used. In addition, as glass, SiO 2 : 37% by mass, Al 2 O 3 : 25% by mass, CaO: 15% by mass, ZnO: 10% by mass, B 2 O 3 : 13% by mass of glass B having a softening point of 830 ° C. or SiO 2 : 37% by mass, Al 2 O 3 : 28% by mass, CaO: 10% by mass, ZnO: 13% by mass, B 2 O 3 : Glass C having a softening point of 870 ° C. of 12% by mass was used.
[0060]
Further, a Ni plating layer having a thickness of 3 μm and an Au plating layer having a thickness of 1 μm were applied to the conductor layer on the surface of the wiring board by an electroless plating method.
[0061]
Next, the terminals on the surface of the ceramic insulating substrate were mounted on the terminal electrodes formed on the surface of the corresponding printed wiring board made of glass-epoxy resin with a high-temperature solder ball having a diameter of 0.7 mm.
[0062]
A circuit in which all the terminal electrodes were connected in series was formed by a conductor layer serving as a terminal electrode between the terminal electrode on the surface of the printed wiring board and the ceramic multilayer wiring board.
[0063]
Thereafter, the mounting substrate was subjected to a temperature cycle test of 0 to 100 ° C. to electrically confirm the connection between the ceramic insulating substrate and the conductor layer on the surface of the ceramic insulating substrate in the multilayer wiring substrate. The temperature cycle test is performed up to 4000 cycles. The connection between the ceramic insulating substrate and the conductor layer on the surface of the ceramic insulating substrate is determined to be defective when the electrical resistance of the series circuit is increased by 20% or more from before the temperature cycle test. The mode was confirmed.
[0064]
[Table 1]
Figure 0004028810
[0065]
According to the result of Table 1, the diameter of the terminal electrode on the ceramic multilayer wiring board side was 0.6 mm and 0.7 mm, and the ceramic layer was not formed so as to cover the outer periphery of the conductor layer exposed on the surface. Wiring board document No. In Nos. 1 and 2, the resistance value increased in 1000 cycles of the temperature cycle test, and the defective mode was that the conductor layer was peeled off from the surface of the ceramic insulating substrate.
[0066]
On the other hand, in forming the ceramic layer, the sample No. 1 in which the ceramic layer made of the same material as the ceramic insulating layer was formed. In No. 3, the ceramic layer was insufficiently densified, and the electrical resistance increased due to the failure mode “conductor layer peeled off substrate” at 2000 temperature cycles.
[0067]
Therefore, sample no. As a result of changing the glass content in the ceramic layer in 3-6, if the glass amount is less than the glass amount in the ceramic insulating layer, densification is insufficient. , Effect Small However, by increasing the amount of glass, poor sintering was improved, and peeling of the conductor layer 13 from the surface of the ceramic insulating substrate was suppressed and improved.
[0068]
Sample No. As a result of using glass with a different softening point as a glass from 3, 7, and 10, it is possible to densify the conductor layer from the surface of the ceramic insulating substrate by using glass B having a low softening point. Could be suppressed.
[0069]
Furthermore, sample no. From the results of 12 to 15 and 16 to 20, the improvement effect is also seen by making the average particle size of silica smaller than the average particle size of the ceramic filler in the ceramic insulating layer, or by reducing the average particle size of the glass powder. It was.
[0070]
【The invention's effect】
As detailed above, the multilayer wiring board of the present invention Manufacturing method According to the present invention, it is possible to prevent a decrease in the connection reliability of the conductor layer formed on the surface of the ceramic insulating substrate due to the generation of cracks on the surface of the ceramic insulating substrate due to the blasting process and scratches caused by the degranulation with the insulating substrate. A highly reliable multilayer wiring board can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a multilayer wiring board of the present invention.
FIG. 2 is a manufacturing process diagram in the method for manufacturing a multilayer wiring board according to the present invention.
3A and 3B show a wiring board for evaluation, where FIG. 3A is a plan view and FIG. 3B is a partial cross-sectional view.
[Explanation of symbols]
1 Multilayer wiring board
2 Ceramic insulation substrate
2a to 2d insulation layer
3 Conductor layer
4 Via-hole conductor
5 Semiconductor elements
6 Ceramic layer

Claims (8)

少なくとも片側表面に導体層を有するセラミックグリーンシートを積層してなるセラミック絶縁基板未焼成体の表面に、前記セラミックスグリーンシートが焼結する温度で焼結しない非焼結性シートを積層し、セラミック絶縁基板を焼結した後に前記非焼結性シートを除去するセラミックス多層配線基板の製造方法において、前記非焼結性シートを除去した後に、表面に露出する前記導体層の外周部分セラミックペースト被覆し、焼付け処理することを特徴とするセラミック多層配線基板の製造方法。A ceramic insulating sheet obtained by laminating a ceramic green sheet having a conductor layer on at least one surface is laminated with a non-sinterable sheet that does not sinter at a temperature at which the ceramic green sheet sinters, thereby insulating ceramic in the manufacturing method of the non-sintered ceramic multilayer wiring board to remove the sheet after sintering the substrate, after removing the non-sintered sheet, covering a peripheral portion of the conductor layer exposed to the surface in the ceramic paste and, baked method for producing a ceramic multi-layer wiring board, characterized by. 前記セラミックペーストが前記セラミックグリーンシートよりも低温で焼結するセラミックペーストあるいはセラミックグリーンシートを使用することを特徴とする請求項記載の多層配線基板の製造方法。Method for manufacturing a multilayer wiring board according to claim 1, wherein the ceramic paste is characterized by the use of the ceramic paste or the ceramic green sheet to be sintered at a lower temperature than the ceramic green sheet. 前記セラミックグリーンシート中のセラミック成分、および前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分が、ガラス成分、またはガラス成分とセラミックフィラー成分との混合物からなることを特徴とする請求項記載の多層配線基板の製造方法。The ceramic component in the ceramic green sheets, and ceramic components of the ceramic paste or the ceramic green sheet to be sintered at the low temperature, claim, characterized by comprising a mixture of a glass component or the glass component, and a ceramic filler component 2 The manufacturing method of the multilayer wiring board as described. 前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分におけるガラス量が、前記セラミックグリーンシート中のセラミック成分におけるガラス量よりも多いことを特徴とする請求項記載の多層配線基板の製造方法。4. The method for producing a multilayer wiring board according to claim 3 , wherein the amount of glass in the ceramic component of the ceramic paste or ceramic green sheet sintered at a low temperature is greater than the amount of glass in the ceramic component in the ceramic green sheet. . 前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分におけるガラスの軟化点が、前記セラミックグリーンシート中のセラミック成分におけるガラスの軟化点よりも低いことを特徴とする請求項または請求項記載の多層配線基板の製造方法。Softening point of the glass in the ceramic paste or the ceramic component of the ceramic green sheet to be sintered at the low temperature, claim 3 or claim 4, characterized in that below the softening point of the glass in the ceramic component in the ceramic green sheet The manufacturing method of the multilayer wiring board as described. 前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分におけるセラミックフィラーの平均粒径が、前記セラミックグリーンシート中のセラミック成分におけるセラミックフィラーの平均粒径よりも大きいことを特徴とする請求項乃至請求項のいずれか記載の多層配線基板の製造方法。 3. an average particle size of the ceramic filler in the ceramic paste or the ceramic component of the ceramic green sheet to be sintered at the low temperature, being greater than the average particle size of the ceramic filler in the ceramic component in the ceramic green sheet A method for manufacturing a multilayer wiring board according to claim 5 . 前記低温で焼結するセラミックペーストあるいはセラミックグリーンシートのセラミック成分におけるガラスの平均粒径が、前記セラミックグリーンシート中のセラミック成分におけるガラスの平均粒径よりも小さいことを特徴とする請求項乃至請求項のいずれか記載の多層配線基板の製造方法。The average particle diameter of the glass in the ceramic paste or the ceramic component of the ceramic green sheet to be sintered at the low temperature, claims 3 to claims, wherein the smaller than the average particle size of the glass in the ceramic component in the ceramic green sheets Item 7. A method for manufacturing a multilayer wiring board according to any one of Items 6 to 8 . 前記導体層が、Cu、Ag、Au、Ni、Pt、Pdから選ばれる少なくとも1種の金属ペーストまたは金属箔からなることを特徴とする請求項乃至請求項のいずれか記載の多層配線基板の製造方法。The conductor layer, Cu, Ag, Au, Ni , Pt, multilayer wiring according to any one of claims 1 to 7, characterized in that it consists of at least one metal paste or metal foil selected from Pd A method for manufacturing a substrate.
JP2003048238A 2003-02-25 2003-02-25 Manufacturing method of multilayer wiring board Expired - Fee Related JP4028810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003048238A JP4028810B2 (en) 2003-02-25 2003-02-25 Manufacturing method of multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003048238A JP4028810B2 (en) 2003-02-25 2003-02-25 Manufacturing method of multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2004259898A JP2004259898A (en) 2004-09-16
JP4028810B2 true JP4028810B2 (en) 2007-12-26

Family

ID=33114234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003048238A Expired - Fee Related JP4028810B2 (en) 2003-02-25 2003-02-25 Manufacturing method of multilayer wiring board

Country Status (1)

Country Link
JP (1) JP4028810B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156523A (en) * 2004-11-26 2006-06-15 Kyocera Corp Ceramic wiring board
JP4889267B2 (en) * 2005-09-07 2012-03-07 共立エレックス株式会社 Manufacturing method of light emitting diode package
KR100956212B1 (en) 2008-04-25 2010-05-04 삼성전기주식회사 Manufacturing method of multi-layer substrate
KR101072125B1 (en) * 2008-04-28 2011-10-10 엘지이노텍 주식회사 Multi-layer board
JP5673561B2 (en) * 2010-02-01 2015-02-18 旭硝子株式会社 Light emitting element mounting support, light emitting device, and method of manufacturing light emitting element mounting support

Also Published As

Publication number Publication date
JP2004259898A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP4557417B2 (en) Manufacturing method of low-temperature fired ceramic wiring board
JP3652196B2 (en) Manufacturing method of ceramic wiring board
JP4454105B2 (en) Manufacturing method of multilayer wiring board
JP4780995B2 (en) Glass ceramic sintered body and wiring board using the same
JP4028810B2 (en) Manufacturing method of multilayer wiring board
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP4535576B2 (en) Manufacturing method of multilayer wiring board
JP4549029B2 (en) Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JP4549028B2 (en) Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JP2004087989A (en) Multilayer wiring substrate
JP4693284B2 (en) Multilayer wiring board and manufacturing method thereof
JP3886791B2 (en) Manufacturing method of multilayer wiring board
JP2001015895A (en) Wiring board and its manufacture
JP4587562B2 (en) Manufacturing method of multilayer wiring board
JP4339139B2 (en) Ceramic wiring board
JP4157352B2 (en) Wiring board
JP2004235346A (en) Manufacturing method of multilayer wiring board
JP2008186908A (en) Manufacturing method for multilayer circuit board
JP2002252461A (en) Wiring board and its manufacturing method
JP2001185852A (en) Producing method for multilayer wiring board
JP4422452B2 (en) Wiring board
JP2003318541A (en) Method for manufacturing ceramic multilayer wiring board
JP3850245B2 (en) Manufacturing method of glass ceramic substrate
JP2003078245A (en) Method of manufacturing multilayer wiring substrate
JP2004231453A (en) Glass-ceramic composition, glass-ceramic sintered compact, wiring substrate using the compact, and packaging structure of the wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4028810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees