JP4001945B2 - 半導体メモリのリフレッシュ方法 - Google Patents
半導体メモリのリフレッシュ方法 Download PDFInfo
- Publication number
- JP4001945B2 JP4001945B2 JP26531195A JP26531195A JP4001945B2 JP 4001945 B2 JP4001945 B2 JP 4001945B2 JP 26531195 A JP26531195 A JP 26531195A JP 26531195 A JP26531195 A JP 26531195A JP 4001945 B2 JP4001945 B2 JP 4001945B2
- Authority
- JP
- Japan
- Prior art keywords
- subarray
- array
- sub
- data
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、たとえば、EEPROMなどの半導体メモリのリフレッシュ方法に関するものである。
【0002】
【従来の技術】
フラッシュメモリなどのEEPROMは、コントロールゲートとシリコン基板との間に、電気的に周囲と絶縁された電荷蓄積層(フローティングゲート)を有し、たとえば、FN(Fowler-Nordheim )トンネル電流(以下FN電流という)によってフローティングゲートに電荷(電子)を注入したり、フローティングゲートから電子を放出させたりして、メモリセルのしきい値電圧を変化させ、しきい値電圧のレベルに応じたデータを記憶する。
【0003】
図5はこのような書き換えが可能なフラッシュEEPROMの構造を示す図である。
図5(a)はフラッシュEEPROMの簡略断面図であり、図5(b)はフラッシュEEPROMの等価回路を示す図である。
図5(a)において、11はコントロールゲート、12はフローティングゲート、13はゲート酸化膜、14はシリコン基板、15はソース拡散層、16はドレイン拡散層をそれぞれ示している。
なお、ここで、たとえば、シリコン基板14はp型シリコン、ソース拡散層15およびドレイン拡散層16はn型シリコンによって構成されたものとして、フラッシュEEPROMの動作を説明する。
【0004】
図6はフラッシュEEPROMのフローティングゲート12に電子を注入するおよびフローティングゲート12から電子を放出させるとき、メモリセルのバイアス状態を示す回路図である。なお、ここで、フローティングゲート12に電子を注入する操作をメモリセルの消去(以下単に消去という)とし、フローティングゲート12から電子を放出させる動作をメモリセルの書き込み(以下、単に書き込みという)として、説明を行う。
【0005】
図6(a)はフローティングゲート12に電子を注入するすなわち消去時のメモリセルのバイアス状態を示す回路図である。
図示のように、メモリセルを消去するとき、コントロールゲート11に高い電圧、たとえば、20Vの電圧を印加し、シリコン基板14、ソース拡散層15およびドレイン拡散層16に0Vの電圧、すなわち接地電位を印加して行う。
【0006】
メモリセルがこのようにバイアスされると、フローティングゲート12とシリコン基板14との間にあるゲート酸化膜13に高電界がかかり、フローティングゲート12からシリコン基板14に向かってFN電流が流れ、これと逆の方向に電子が流れるので、フローティングゲート12に電子が注入されることになる。
【0007】
一方、フローティングゲート12から電子を放出させるとき、メモリセルが図6(b)に示すようバイアスされる。すなわち、コントロールゲート11に負の電圧、たとえば、−12Vの負電圧を印加し、シリコン基板14およびソース拡散層15に0Vの電圧を印加し、ドレイン拡散層16に正の電圧、たとえば、6Vの電圧を印加して行う。
【0008】
このようなバイアス状態において、ドレイン拡散層16からフローティングゲート12に向かって電流が流れ、電子の流れが電流と逆の方向であるため、フローティングゲート12から電子が放出されることになる。
【0009】
フローティングゲート12に電子が注入されると、メモリセルのしきい値電圧Vthが上昇する。図7はフローティングゲート12に電子を注入したメモリセルと電子を注入していないメモリセルのしきい値電圧Vthおよびその差ΔVthを示している。
図7において、Vth0 は電子が注入されていないメモリセルのしきい値電圧、Vth1 は電子が注入されたメモリセルのしきい値電圧をそれぞれ示す。また、Aは電子が注入されていないメモリセルのソース・ドレイン電流IDSとコントロールゲート電圧VCGの関係、Bは電子が注入されたメモリセルのソース・ドレイン電流IDSとコントロールゲート電圧VCGの関係をそれぞれ示している。
【0010】
図7に示すように、電子の注入によって、メモリセルのしきい値電圧にΔVthの差が生じる。このしきい値電圧Vthの差ΔVthを利用してデータの“1”また“0”に対応させる。
たとえば、電子の注入(消去)によって、ハイレベルとなったしきい値電圧をデータの“1”に対応させ、電子の放出(書き込み)によって、ローレベルとなったしきい値電圧をデータ“0”に対応させる。
すなわち、消去されたメモリセルにデータ“1”が記憶され、書き込んだメモリセルにデータ“0”が記憶される。
【0011】
メモリセルに記憶されたデータの読み出しは図8に示すバイアス状態で行われる。
すなわち、選択されたメモリセルにおいて、たとえば、コントロールゲート11に5Vの電圧を印加し、シリコン基板14およびソース拡散層15に0Vの電圧を印加し、ドレイン拡散層16にプルアップ素子によって、たとえば、2Vの低い電圧を印加することによって行われる。
【0012】
図8に示すバイアス状態において、フローティングゲート12に電子が注入されたメモリセル、すなわち、消去されたメモリセルはオフ状態となり、メモリセルに読み出し電流が流れない。このため、ドレイン拡散層16の電圧はプルアップレベルに維持され、すなわち、約2Vになる。
【0013】
一方、フローティングゲート12に電子が注入されていないメモリセル、すなわち、書き込んだメモリセルはオン状態となり、ドレイン拡散層16からソース拡散層15に向かって読み出し電流IDSが流れ、これによってドレイン拡散層16の電圧が降下し、プルアップレベルより低くなる。このドレイン拡散層の電圧差を検出することで、メモリセルに記憶されているデータは“1”また“0”と判断できる。
【0014】
以上、フラッシュEEPROMの消去、書き込みおよび読み出しの諸動作について説明した。前記のように、フラッシュEEPROMのフローティングゲート12は周囲と電気的に絶縁されたため、フローティングゲート12に一旦電子が注入されると、半永久的に保持される。
【0015】
【発明が解決しようとする課題】
ところで、上述した従来のEEPROMにおいては、記憶データの保持状態は温度や放置時間と共に悪くなる。すなわち、フローティングゲート中の電子が温度や時間と共にフローティングゲートから抜けていくことでメモリセルのしきい値電圧が変動し、読み出しが困難になる。また、読み出しの回数が増えると、フローティングゲート中の電荷量が変化し、しきい値電圧が変動するというソフトライト現象が起きるという問題もある。
【0016】
これらの問題を解決するため、フラッシュEEPROMの各メモリセルに対してリフレッシュ動作を行うことが考えられる。この場合、一般的には、EEPROMのリフレッシュ動作はメモリアレイの全ビットに対して、同じデータで書き換え、すなわち、全ビットの消去および書き込みによってリフレッシュ動作を行う。
【0017】
しかし、このようなリフレッシュ動作は、メモリアレイの全ビットに対してリフレッシュ動作を行うため、リフレッシュの所要時間が長く、また、消去動作が含まれるため、余分な時間がかかる。さらに、リフレッシュ動作中に通常のデータの読み出しおよび書き込みができないなどの不都合が生じる。
【0018】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、短時間でリフレッシュを行うことができ、またリフレッシュ動作中に通常のデータの読み出しおよび書き込み動作への影響を最小限に抑制できる半導体メモリのリフレッシュ方法を提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電荷蓄積層に対する電荷の注入または電荷蓄積層から電荷の放出によって、データの書き込み、消去を行う半導体メモリのリフレッシュ方法であって、メモリアレイを複数のサブアレイに分割し、サブアレイ単位に、個々のサブアレイを順次選択してリフレッシュを行う。
上記リフレッシュ動作は、選択されたサブアレイのデータを一旦別の記憶手段に退避させた後、上記選択されたサブアレイに対する消去動作を行い、上記記憶手段から上記選択されたサブアレイにデータを書き戻すことによって行う。
リフレッシュ動作時に選択されたサブアレイに代えて、上記記憶手段に退避されているデータをアクセスする。
【0020】
また、本発明では、電荷蓄積層に対する電荷の注入または電荷蓄積層から電荷の放出によってデータの書き込み、消去を行う半導体メモリのリフレッシュ方法であって、メモリアレイを複数のサブアレイに分割し、かつ、これらサブアレイの内一つのサブアレイを予備サブアレイとして用いることとし、選択されたサブアレイのデータを上記予備サブアレイに書き写した後、上記選択されたサブアレイに対する消去動作を行い、上記予備サブアレイを実際のデータを記憶するサブアレイに転化するアドレス変換を行い、書き写し元の選択されたサブアレイを予備サブアレイに転化するアドレス変換を行う。
【0021】
また、本発明では、上記サブアレイの大きさは一度に消去できるメモリセル群の最小単位である消去ブロックの整数倍である。
【0024】
本発明によれば、メモリアレイが複数のサブアレイに分割され、分割されたサブアレイ単位で、順次リフレッシュ動作が行われる。すなわち、選択されたサブアレイのデータが一旦他の記憶手段に記憶され、そして、選択されたサブアレイに対して、消去動作が行われ、その後、他の記憶手段から元のデータが読み出され、選択されたサブアレイに書き戻される。
【0025】
また、本発明によれば、メモリアレイが複数のサブアレイに分割され、さらに実際のデータを記憶しない予備サブアレイが設けられ、分割されたサブアレイ単位に、順にリフレッシュ動作が行われる。リフレッシュの前に、あらかじめ予備サブアレイが消去状態にしておいて、リフレッシュ時、まず選択されたサブアレイのデータが予備サブアレイに書き写され、選択されたサブアレイが消去される。
書き写しの後、予備サブアレイが実際のデータを記憶するサブアレイに転化するためのアドレス変換が行われ、また選択されたサブアレイが予備サブアレイに転化されるためのアドレス変換が行われる。
【0026】
さらに、本発明によれば、選択されたサブアレイから予備サブアレイへのデータの書き写しは選択されたサブアレイの全データがそのまま書き写されるのではなく、必要なデータのみ選択的に書き写しが行われる。また、書き写した後、選択されたサブアレイの消去動作は、自動消去機能および消去サスペンドと消去レジューム機能を用いて行われる。
【0027】
これにより、メモリアレイのリフレッシュ動作が短い時間内に行われ、かつメモリアレイの消去を一時中断し、他のメモリアレイからデータを読み出し、書き込みを行うことができるため、リフレッシュ動作によって通常のデータの読み出しおよび書き込みに与える影響を抑制できる。
【0028】
【発明の実施の形態】
図1は、本発明に係る半導体メモリのリフレッシュ方法の第一の実施形態を示す図である。
図1において、10はメモリアレイ、1〜4はサブアレイ、6はバックアップメモリを示している。
本第一の実施形態においては、図1に示すように、たとえば、メモリアレイは4個のサブアレイ1〜4に分割され、リフレッシュ動作はバックアップメモリ6を用いて行われる。
【0029】
なお、サブアレイの大きさは一度に消去するメモリセル群の最小の単位である消去ブロックの整数倍である。
【0030】
図2は本第一の実施形態におけるメモリアレイのリフレッシュ動作を示すための図である。図2において、6はたとえば、RAMなどによって構成されたバックアップメモリを示している。
また、図示していないが、メモリチップ内外にリフレッシュ動作を制御するためのコントローラが設けられている。
【0031】
なお、ここで、便利なために各サブアレイ1〜4にそれぞれ4ビットのデータが記憶されているとする。
【0032】
リフレッシュを行う前に、メモリアレイの各サブアレイにそれぞれデータが記憶されている。たとえば、サブアレイ1に“1001”、サブアレイ4に“0111”などそれぞれ4ビットのデータが記憶されているとする。リフレッシュは、たとえば、サブアレイ1からサブアレイ4まで順次行われる。
【0033】
まず、サブアレイ1が選択され、リフレッシュが行われる。図示のように、サブアレイ1のデータがバックアップメモリ6に書き写され、そして、サブアレイ1に対する消去動作が行われる。消去されたサブアレイ1に、図示のように、すべてのビットに“1”のデータが記憶される。サブアレイ1が消去された後、バックアップメモリ6からデータが読み出され、サブアレイ1に書き込まれる。
【0034】
以上の動作によって、サブアレイ1のリフレッシュが行われた。上記の動作と同様に、サブアレイ2〜4に対して、順次リフレッシュを行い、メモリアレイ10のリフレッシュが完了する。
【0035】
なお、選択されたサブアレイの消去を行うとき、消去サスペンド、すなわち、消去動作の一時中断と消去レジューム、すなわち、消去動作の再開を利用することができる。これらの機能を利用すれば、あるサブアレイの消去を一時中断し、任意の他のサブアレイおよびバックアップメモリから読み出しおよび任意の他のサブアレイおよびバックアップメモリへの書き込みができる。
【0036】
以上説明したように、本第一の実施形態によれば、メモリアレイ10を4つのサブアレイ1〜4に分割し、選択された一つのサブアレイのデータを一旦バックアップメモリ6に書き写し、元のサブアレイに対し消去を行い、そしてバックアップメモリ6からデータを読み出し、選択された元のサブアレイに書き込むのでバックアップメモリ6の容量は各サブアレイ1〜4の容量以上があればよく、バックアップメモリ6の容量を小さくできる。
さらに、リフレッシュ時間が各サブアレイのリフレッシュ時間に低減され、また消去サスペンドと消去レジュームによって、選択されたサブアレイ以外の任意のサブアレイからのデータの読み出しおよびデータの書き込みができる利点がある。
【0037】
図3は、本発明に係る半導体メモリのリフレッシュ方法の第二の実施形態を示す図である。
図3において、20はメモリアレイ、1〜4はサブアレイ、5は予備サブアレイをそれぞれ示している。
【0038】
図4は本第二の実施形態におけるリフレッシュ動作を示す図である。
図示のように、本第二の実施形態は図2に示す第一の実施形態と比べると、メモリアレイ内の一つのサブアレイを予備サブアレイ5として用いることおよびリフレッシュ時にバックアップメモリ6を使用しないことで異なる。
なお、図示していないが、メモリチップ内外にリフレッシュ動作を制御するためのコントローラが設けられている。
【0039】
以下、図4を参照しつつ、本第二の実施形態のリフレッシュ動作について説明する。
図示のように、メモリアレイ20が4つのサブアレイ1〜4に分割され、さらに、サブアレイ1〜4以外に予備サブアレイ5が設けられている。ここで、たとえば、各サブアレイ1〜4に4ビットのデータが記憶され、また、予備サブアレイ5にも4ビットのデータが記憶できる。通常、予備サブアレイ5は分割された各サブアレイと同じ大きさに設定される。
【0040】
リフレッシュを行う前に、予備サブアレイ5は消去状態とされる。すなわち、図4に示すように、予備サブアレイ5のすべてのビットに“1”のデータが記憶されている。
【0041】
リフレッシュ動作は各サブアレイ1〜4が順次選択されて行われる。ここで、たとえば、サブアレイ1から4までリフレッシュ動作を行うことにする。
まず、サブアレイ1からのデータが読み出され、予備サブアレイ5に書き込まれる。次いで、サブアレイ1に対する消去動作が行われる。これにより、図4に示すように、サブアレイ1のすべてのビットが“1”のデータに設定される。
【0042】
そして、予備サブアレイ5をサブアレイ1へ転化するためのアドレス変換と、消去されたサブアレイ1の予備サブアレイ5への転化のためのアドレス変換を行う。以上の動作によって、サブアレイ1のリフレッシュが行われる。
【0043】
次いで、元のサブアレイ1を予備サブアレイとして、サブアレイ2に対して上記と同じリフレッシュ動作が行われる。サブアレイ4までこのリフレッシュ操作が繰り返され、メモリアレイ20のリフレッシュが完了する。
【0044】
以上説明したように、本第二の実施形態によれば、メモリアレイ20をサブアレイ1〜4の4つに分割し、かつ予備サブアレイ5を設け、選択されたサブアレイ1のデータを予備サブアレイ5に書き写し、元のサブアレイ1に対する消去動作を行い、そして予備サブアレイ5をサブアレイ1に転化するためのアドレス変換後、元のサブアレイ1を予備サブアレイ5に転化するためのアドレス変換を行うので、リフレッシュ時間が各サブアレイのリフレッシュ時間に低減され、また、選択されたサブアレイを消去するとき、自動消去機能と消去サスペンドと消去レジュームによって、選択されたサブアレイ以外の任意のサブアレイからのデータの読み出しおよびデータの書き込みが可能となる。このように、選択されたサブアレイの消去は、見かけ上隠すことができ、任意のサブアレイへの読み出しだけでなく、書き込みをも隠すことができる。
【0045】
一回のリフレッシュはこの選択されたサブアレイの消去動作の終了でもって完了する。リフレッシュ動作は選択されたサブアレイの書き写しとその後に続く消去によって完了する。消去動作が隠れることによって、リフレッシュ時間はほぼ書き写し先のサブアレイへの書き込み時間に低減できる。
【0046】
さらに、本第二の実施形態によれば、予備サブアレイ5は各サブアレイ1〜4と同じ容量で十分であり、すなわち予備サブアレイ5の容量を低減できる利点がある。
【0047】
また、上述した第一および第二の実施形態のリフレッシュ動作においては、元のサブアレイのデータをすべて書き写すこととしているが、実際に必要なデータのみを書き写し、すなわち、記憶されたデータに対して、取捨選択して書き写しを行うことにより、さらに書き写すデータの量を低減でき、リフレッシュ動作の所要時間をより短縮することができる。
【0048】
このような部分的な書き写しを行う一例として、FFS(Flash File System )がある。FFSはフラッシュメモリによって構成された記憶装置を管理するソフトウェアであり、たとえば、メモリカードの形で外部記憶装置として機能し、フロッピーディスクの置き換え装置として使用される。
【0049】
FFSにおいては、記憶されているデータの劣化を抑制するために、一定の放置時間を経つと、FFSのメモリに対してリフレッシュを行う。リフレッシュ動作は、一定のブロック単位で行い、また、前述のように、メモリアレイを各サブアレイに分割し、サブアレイ単位でデータの書き換えおよびリフレッシュ動作を行う。
【0050】
FFSにおいては、ファイルが更新されたとき、更新前の古いファイルの内容を一々消去せず、新しいファイルを他のメモリ領域に記憶するのみである。新しいファイルにアクセスするためのエントリ情報が追記され、このエントリ情報に基づき、所定のファイルへのアクセスが行われる。
これにより、更新動作において時間のかかる消去動作が避けることができ、ファイルの更新時間が短くなる。
【0051】
しかし、頻繁にファイルの更新を行うと、メモリアレイ中に使用できる領域が少なくなり、また、エントリ情報を記憶するためのデータ領域が大きくなる。さらに、所定ファイルにアクセスできるまでの経路が長くなり、ファイルアクセス速度が低下してしまう。
【0052】
上記の問題を解決するため、FFSにおいては、一定の時間において、データのリフレッシュを行い、リフレッシュ時、使用不可能となるファイルの情報および不必要なエントリ情報を取り除いて、必要なデータのみを選択して、書き写しを行い、不要となるメモリ領域に対して消去を行う。
【0053】
これにより、FFSのメモリ領域を定期的に確保でき、さらにファイルアクセス時間が短くでき、しかもリフレッシュ動作において、必要な情報のみ取捨選択して書き写しを行うため、リフレッシュの所要時間を短くできる。また、前述のように、リフレッシュ動作における消去時に、自動消去機能および消去サスペンドと消去レジューム機能を用いることにより、消去動作を隠すことができ、消去動作中に他のメモリブロックへのアクセスができる利点がある。
【0054】
【発明の効果】
以上説明したように、本発明の半導体メモリのリフレッシュ方法によれば、メモリアレイのリフレッシュ時間が一個のサブアレイのリフレッシュ時間までに低減でき、さらに一個のサブアレイのリフレッシュ時間がほぼ一個のサブアレイへのデータの書き込み時間に低減できる。また、バックアップメモリおよび予備サブアレイの容量を小さくできる利点がある。
【0055】
さらに、サブアレイ消去時、自動消去機能および消去サスペンドと消去レジュームによって、消去動作中に消去サブアレイ以外の任意のサブアレイへのデータの読み出しおよび書き込みができる利点がある。
【図面の簡単な説明】
【図1】本発明に係る半導体メモリのリフレッシュ方法の第一の実施形態を示す図である。
【図2】第一の実施形態におけるリフレッシュの動作を示す図である。
【図3】本発明に係る半導体メモリのリフレッシュ方法の第二の実施形態を示す図である。
【図4】第二の実施形態におけるリフレッシュの動作を示す図である。
【図5】フラッシュEEPROMの簡略断面および符号を示す図である。
【図6】フラッシュEEPROMの書き込みおよび消去時のバイアス状態を示す回路図である。
【図7】メモリセルのしきい値電圧の変化を示す回路図である。
【図8】メモリセルの読み出し時のバイアス状態を示す図である。
【符号の説明】
1〜4…サブアレイ
5…予備サブアレイ
6…バックアップメモリ
10,20…メモリアレイ
11…コントロールゲート
12…フローティングゲート
13…ゲート酸化膜
14…シリコン基板
15…ソース拡散層
16…ドレイン拡散層
Claims (5)
- 電荷蓄積層に対する電荷の注入または電荷蓄積層から電荷の放出によってデータの書き込み、または消去を行う半導体メモリのリフレッシュ方法であって、
メモリアレイを複数のサブアレイに分割し、サブアレイ単位に、個々のサブアレイを順次選択してリフレッシュを行い、かつ、
上記リフレッシュ動作は、選択されたサブアレイのデータを一旦別の記憶手段に退避させた後、
上記選択されたサブアレイに対する消去動作を行い、
上記記憶手段から上記選択されたサブアレイにデータを書き戻すことによって行い、
上記リフレッシュ動作時に選択されたサブアレイに代えて、上記記憶手段に退避されているデータをアクセスする
半導体メモリのリフレッシュ方法。 - 上記サブアレイの大きさは一度に消去できるメモリセル群の最小単位である消去ブロックの整数倍である
請求項1に記載の半導体メモリのリフレッシュ方法。 - 電荷蓄積層に対する電荷の注入または電荷蓄積層から電荷の放出によってデータの書き込み、または消去を行う半導体メモリのリフレッシュ方法であって、
メモリアレイを複数のサブアレイに分割し、かつ、これらサブアレイの内一つのサブアレイを予備サブアレイとして用いることとし、
選択されたサブアレイのデータを上記予備サブアレイに書き写した後、
上記選択されたサブアレイに対する消去動作を行い、
上記予備サブアレイを実際のデータを記憶するサブアレイに転化するアドレス変換を行い、書き写し元の選択されたサブアレイを予備サブアレイに転化するアドレス変換を行う
半導体メモリのリフレッシュ方法。 - 上記予備サブアレイはリフレッシュを行う前に消去状態とする
請求項3に記載の半導体メモリのリフレッシュ方法。 - 上記サブアレイの大きさは一度に消去できるメモリセル群の最小単位である消去ブロックの整数倍である
請求項3に記載の半導体メモリのリフレッシュ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26531195A JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26531195A JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09106687A JPH09106687A (ja) | 1997-04-22 |
JP4001945B2 true JP4001945B2 (ja) | 2007-10-31 |
Family
ID=17415442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26531195A Expired - Fee Related JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4001945B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10040890C1 (de) | 2000-08-18 | 2002-01-31 | Trw Automotive Electron & Comp | System und Verfahren zum sicheren Hochtemperaturbetrieb eines Flash-Speichers |
KR100673027B1 (ko) | 2006-01-31 | 2007-01-24 | 삼성전자주식회사 | 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치 |
JP4813264B2 (ja) * | 2006-06-14 | 2011-11-09 | 株式会社日立製作所 | ストレージシステム |
US9329802B2 (en) * | 2013-11-11 | 2016-05-03 | Qualcomm Incorporated | Fail safe refresh of data stored in NAND memory device |
-
1995
- 1995-10-13 JP JP26531195A patent/JP4001945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09106687A (ja) | 1997-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8046525B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
US7385857B2 (en) | Non-volatile, static random access memory with regulated erase saturation and program window | |
US7248504B2 (en) | Data processing device | |
KR20090120205A (ko) | 플래시 메모리 장치 및 그것의 동작 방법 | |
JPH065823A (ja) | 不揮発性半導体記憶装置及びその使用方法 | |
KR100672984B1 (ko) | 프로그램 시간을 줄일 수 있는 플래시 메모리 장치 | |
JP3562043B2 (ja) | 不揮発性記憶装置 | |
US6668303B2 (en) | Method for refreshing stored data in an electrically erasable and programmable non-volatile memory | |
EP0902435A2 (en) | Semiconductor non-volatile programmable memory device preventing non-selected memory cells from disturb during programming operation | |
KR100370890B1 (ko) | 불휘발성반도체메모리장치 | |
KR100313065B1 (ko) | 불휘발성반도체메모리장치 | |
JP3914869B2 (ja) | 不揮発性メモリ及びその書き換え方法 | |
JP4001945B2 (ja) | 半導体メモリのリフレッシュ方法 | |
US5517453A (en) | Memory with multiple erase modes | |
US20090237997A1 (en) | Random access memory with cmos-compatible nonvolatile storage element | |
US6639839B1 (en) | Sensing method for EEPROM refresh scheme | |
JPH10134579A (ja) | 不揮発性半導体メモリ | |
JPH046698A (ja) | 不揮発性半導体記憶装置 | |
JP3263636B2 (ja) | 不揮発性半導体メモリ装置 | |
JPH0130240B2 (ja) | ||
JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
JP2000315392A (ja) | 不揮発性半導体記憶装置 | |
JPH11176179A (ja) | 不揮発性半導体記憶装置 | |
KR100704596B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP2002208287A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040705 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |