JP3998639B2 - Manufacturing method of semiconductor light emitting device - Google Patents

Manufacturing method of semiconductor light emitting device Download PDF

Info

Publication number
JP3998639B2
JP3998639B2 JP2004005524A JP2004005524A JP3998639B2 JP 3998639 B2 JP3998639 B2 JP 3998639B2 JP 2004005524 A JP2004005524 A JP 2004005524A JP 2004005524 A JP2004005524 A JP 2004005524A JP 3998639 B2 JP3998639 B2 JP 3998639B2
Authority
JP
Japan
Prior art keywords
layer
gan
laser
substrate
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004005524A
Other languages
Japanese (ja)
Other versions
JP2004112000A (en
Inventor
田 博 昭 吉
谷 和 彦 板
藤 真 司 斎
尾 譲 司 西
上 真 也 布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004005524A priority Critical patent/JP3998639B2/en
Publication of JP2004112000A publication Critical patent/JP2004112000A/en
Application granted granted Critical
Publication of JP3998639B2 publication Critical patent/JP3998639B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は半導体発光素子の製造方法に関する。より具体的には、本発明は、窒化物系半導体を用いた半導体光発光素子に関し、サファイア基板を容易且つ確実に分離することにより高品質の結晶が得られる半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor light emitting device. More specifically, the present invention relates to a semiconductor light emitting device using a nitride-based semiconductor, and relates to a method for manufacturing a semiconductor light emitting device in which a high-quality crystal can be obtained by easily and reliably separating a sapphire substrate.

近年、家庭電化製品、OA機器、通信機器、工業計測器などさまざまな分野で発光ダイオード(LED)や半導体レーザなどの半導体発光素子が利用されている。例えば、多くの分野で用いられることになるであろうと予想される高密度光ディスク記録等への応用を目的として、短波長の半導体レーザの開発が注力されている。   In recent years, semiconductor light emitting devices such as light emitting diodes (LEDs) and semiconductor lasers have been used in various fields such as home appliances, OA equipment, communication equipment, and industrial measuring instruments. For example, development of short-wavelength semiconductor lasers is focused on for the purpose of application to high-density optical disk recording and the like that are expected to be used in many fields.

現在は赤色半導体レーザが用いられており、それまでの赤外半導体レーザに比べ記録密度が向上した。この赤色の半導体レーザは、InGaAlP系の材料を用いた600nm帯での発光素子であり、光ディスクの読み取りと書き込みのどちらも可能なレベルにまで特性改善され、すでに実用化されている。   Currently, a red semiconductor laser is used, and the recording density is improved as compared with the conventional infrared semiconductor laser. This red semiconductor laser is a light-emitting element in the 600 nm band using an InGaAlP-based material, and its characteristics have been improved to a level at which both reading and writing of an optical disk are possible, and has already been put into practical use.

しかし、この材料系による赤色の半導体レーザは、次世代の光ディスク記録等への応用に対しては結晶欠陥の低減が困難で、動作電圧が高いなど材料的な問題が数多く存在する。また、発振波長は短いものでも460nm程度であり、システムから要求される420nm台での発振は物性からいって困難である。   However, the red semiconductor laser using this material system has many material problems, such as difficulty in reducing crystal defects and high operating voltage for next-generation optical disc recording and the like. Further, even if the oscillation wavelength is short, it is about 460 nm, and oscillation at the 420 nm level required by the system is difficult due to physical properties.

一方で、さらなる記録密度の向上を目指して青色半導体レーザの開発が進められている。すでに、II-VI 族系材料を用いた半導体レーザは発振動作が確認されている。しかしながら、その信頼性は100時間程度にリミットされるなど実用化への障壁は多く、また発振波長を480nm以下とすることも困難であるなど、次世代の光ディスクシステム等への応用には材料的なリミットが数多く存在する。   On the other hand, blue semiconductor lasers are being developed with the aim of further improving the recording density. Semiconductor lasers using II-VI group materials have already been confirmed to oscillate. However, its reliability is limited to about 100 hours, so there are many barriers to practical use, and it is difficult to set the oscillation wavelength to 480 nm or less. There are many important limits.

これに対して、GaN(窒化ガリウム)を含む窒化物系半導体レーザは、原理的には350nm以下までの短波長化が可能であり、400nmでの発振動作が報告されている。信頼性に関しても、LEDにおいて1万時間以上の信頼性が確認されている。また、室温でのレーザ発振も最近、確認された。このように、窒化物半導体系は、次世代の光ディスク記録用光源などの種々の用途において必要とされる条件を満たす優れた特性を持つ材料である。   In contrast, a nitride-based semiconductor laser containing GaN (gallium nitride) can theoretically be shortened to 350 nm or less, and has been reported to oscillate at 400 nm. Regarding the reliability, it has been confirmed that the LED has a reliability of 10,000 hours or more. Recently, laser oscillation at room temperature has been confirmed. As described above, the nitride semiconductor system is a material having excellent characteristics that satisfy conditions required in various applications such as a next-generation optical disk recording light source.

なお、本願において「窒化物系半導体」とは、Bx Iny Alz Ga(1-x-y-z) N(O≦x≦1、O≦y≦1、O≦z≦1)なる化学式で表されるIII −V族化合物半導体を含み、さらに、V族元素としては、Nに加えてリン(P)や砒素(As)などを含有する混晶も含むものとする。 In the present application, “nitride-based semiconductor” is expressed by a chemical formula of B x In y Al z Ga (1-xyz) N (O ≦ x ≦ 1, O ≦ y ≦ 1, O ≦ z ≦ 1). III-V group compound semiconductors, and as group V elements, in addition to N, mixed crystals containing phosphorus (P), arsenic (As), and the like are also included.

しかし、窒化物系半導体を用いた従来の発光素子は、以下に詳述する種々の問題を有する。   However, conventional light emitting devices using nitride semiconductors have various problems described in detail below.

すなわち、窒化物系半導体を用いた従来の発光素子は、サファイア基板の上にエピタキシャル成長させることが一般的であった。しかし、サファイア基板と窒素化物系半導体とは格子定数が顕著に異なるため、成長結晶に結晶欠陥が多数発生する。このような結晶欠陥が、本質的に、種々の素子特性や素子寿命の改善に対する阻害要因となっている。   That is, a conventional light emitting element using a nitride semiconductor is generally epitaxially grown on a sapphire substrate. However, since the lattice constants of the sapphire substrate and the nitride-based semiconductor are significantly different, many crystal defects are generated in the grown crystal. Such a crystal defect essentially becomes an impediment to improvement of various device characteristics and device lifetime.

また、絶縁性のサファイア基板上に形成するため、n側電極とp側電極のいずれも、エピタキシャル成長面側に形成する必要がある。そのために、p型層と活性層とn型層の一部をエッチング除去し、n側電極をn型層の上に形成している。しかし、この構造では実際に素子として動作する部分は厚いサファイア基板上に形成されており、レーザに必要な共振器面を作成するためのへき開が困難である。   Moreover, since it forms on an insulating sapphire substrate, it is necessary to form both the n-side electrode and the p-side electrode on the epitaxial growth surface side. Therefore, a part of the p-type layer, the active layer, and the n-type layer is removed by etching, and an n-side electrode is formed on the n-type layer. However, in this structure, a portion that actually operates as an element is formed on a thick sapphire substrate, and it is difficult to cleave to create a resonator surface necessary for the laser.

また、素子の放熱性を向上させるためには、通常はヒートシンクに素子を密着させるが、この構造ではサファイア側をヒートシンクに密着させても、サファイアの熱伝導率が低いために十分な放熱を確保することができない。逆に、電極側をヒートシンクに密着させた場合には、熱抵抗は減少するが電極を基板に対して同じ方向に設置しているこの素子では作成が難しく歩留まりが悪い。   In order to improve the heat dissipation of the element, the element is usually in close contact with the heat sink. In this structure, even if the sapphire side is in close contact with the heat sink, the heat conductivity of sapphire is low, so sufficient heat dissipation is ensured. Can not do it. On the contrary, when the electrode side is brought into close contact with the heat sink, the thermal resistance is reduced, but this element in which the electrode is installed in the same direction with respect to the substrate is difficult to produce and the yield is poor.

また、ヒートシンクと接していない側にはサファイア基板がついており、やはり放熱性が悪い。   In addition, a sapphire substrate is attached to the side not in contact with the heat sink, and the heat dissipation is still poor.

さらに、サファイア基板がついている限りは、電極から注入した電流を素子の横方向に流す必要があり、素子抵抗が大きくなる。   Furthermore, as long as the sapphire substrate is attached, it is necessary to flow the current injected from the electrodes in the lateral direction of the element, and the element resistance increases.

また、p側電極とn側電極との間の幾何学的にもっとも近い経路は素子の表面となり、リーク電流が多く生じる。   Further, the geometrically closest path between the p-side electrode and the n-side electrode is the surface of the element, and a large amount of leakage current is generated.

一方、HCl(塩酸)を輸送担体として用いるハイドライド化学堆積法( H−CVE法) により、窒化物系半導体の結晶を厚膜で成長する方法が最近行われはじめている。しかし、成長基板としてサファイア基板を用いているため、成長した結晶には結晶欠陥が多く含まれ、その上に作成した発光素子の素子特性の向上を阻害する要因のひとつなっている。   On the other hand, a method of growing a nitride-based semiconductor crystal in a thick film by a hydride chemical deposition method (H-CVE method) using HCl (hydrochloric acid) as a transport carrier has recently begun. However, since a sapphire substrate is used as the growth substrate, the grown crystal contains many crystal defects, which is one of the factors that hinder the improvement of device characteristics of the light emitting device formed thereon.

また、この際に、石英で局所的にマスクをつくり成長を行うラテラル成長方法が行われはじめているが、石英マスク上に成長した部分に小けい角粒界や欠陥やボイドの発生が見られる。   At this time, a lateral growth method in which a mask is locally grown and grown by using quartz has been started. However, the formation of small-angled boundaries, defects, and voids are observed in the portion grown on the quartz mask.

一方、上述したような種々の問題を避けるために、サファイヤ基板上にGaNを100μm程度形成し、サファイヤ基板を除去し、得られたGaN膜を擬似基板として利用する技術が提案されている。しかし、硬いサファイヤ基板を除去するために通常用いられる研磨法ではスループットが悪く、また研磨時に異常割れなどが発生するという問題があった。   On the other hand, in order to avoid the various problems as described above, a technique has been proposed in which GaN is formed to approximately 100 μm on a sapphire substrate, the sapphire substrate is removed, and the obtained GaN film is used as a pseudo substrate. However, the polishing method usually used for removing the hard sapphire substrate has a problem that the throughput is low and abnormal cracking occurs during polishing.

本発明は係る種々の問題点に鑑みてなされたものである。すなわち、その目的は、再現性良く容易且つ確実にサファイア基板を分離することにより、良好なへき開性、放熱性、リーク耐圧性などを有する窒化物系半導体の半導体発光素子の製造方法を提供することにある。   The present invention has been made in view of various problems. That is, the object is to provide a method for manufacturing a nitride-based semiconductor light-emitting device having good cleavage, heat dissipation, leak pressure resistance, etc. by separating a sapphire substrate easily and reliably with high reproducibility. It is in.

本発明の一態様によれば、半導体発光素子の製造方法であって、基板上に結晶欠陥または空隙の少なくともいずれかを含んだリフトオフ層を設ける工程と、前記リフトオフ層の上に窒化物系半導体からなる層を設ける工程と、前記基板と前記窒化物系半導体からなる層とを分離する工程と、を備え、前記リフトオフ層は、InGaN層によって形成され、前記InGaN層は前記空隙を含み、その密度が10/cm以上10/cm以下であることを特徴とする半導体発光素子の製造方法が提供される。 According to one aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device, the step of providing a lift-off layer including at least one of crystal defects or voids on a substrate, and a nitride-based semiconductor on the lift-off layer. And a step of separating the substrate and the nitride-based semiconductor layer, the lift-off layer is formed of an InGaN layer, and the InGaN layer includes the void, A density of 10 7 / cm 2 or more and 10 9 / cm 2 or less is provided.

本発明は、以上説明したような形態で実施され、以下に説明する効果を奏する。   The present invention is implemented in the form as described above, and has the effects described below.

まず、本発明によれば、サファイア基板を容易且つ確実に剥離することができるので、サファイア基板との格子のズレによる結晶性の低下を解消することができる。その結果として、従来よりもはるかに品質の高い結晶を得ることができ、半導体発光素子の電気的、光学的特性を改善するとともに、寿命も伸ばすことができる。   First, according to the present invention, the sapphire substrate can be easily and reliably peeled off, so that it is possible to eliminate a decrease in crystallinity due to a lattice shift from the sapphire substrate. As a result, it is possible to obtain crystals with much higher quality than before, improving the electrical and optical characteristics of the semiconductor light emitting device and extending the lifetime.

また、本発明によれば、サファイア基板を剥離することにより、レーザの端面を形成するためのへき開を容易且つ確実に行うことができる。つまり、従来の窒化物系半導体のレーザ素子よりも鏡面状の端面を安定して形成することができ、レーザの発振特性を大きく改善することができる。   Further, according to the present invention, by cleaving the sapphire substrate, cleavage for forming the end face of the laser can be easily and reliably performed. That is, a mirror-like end face can be formed more stably than a conventional nitride semiconductor laser element, and the laser oscillation characteristics can be greatly improved.

また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。   Further, in the conventional element formed on the sapphire substrate, the mesa is formed and the p-side and n-side electrodes are taken from the same surface. However, according to this embodiment, the leakage current is reduced. .

さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。   Further, since there is no sapphire substrate having a different thermal expansion coefficient from that of a nitride semiconductor, distortion due to heat generation during the operation of the laser does not occur, and the lifetime of the device is improved. Further, since there is no light reflection occurring at the sapphire substrate and the GaN interface, the oscillation mode is stable and the threshold value is also lowered.

しかも、本発明によれば、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。   In addition, according to the present invention, the peeled sapphire substrate is hardly damaged by the substrate peeling, and can be reused for the next crystal growth. This makes it possible to produce a high-quality nitride-based semiconductor epitaxial crystal with few defects at a low cost.

以上詳述したように、本発明によれば、高性能且つ高信頼性を有する半導体発光素子を低コストで提供することができるようになり、その有用性は絶大である。   As described above in detail, according to the present invention, a semiconductor light emitting device having high performance and high reliability can be provided at low cost, and its usefulness is tremendous.

以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第1の実施の形態として「リフトオフ層」を用いて基板を剥離する方法について説明する。
Embodiments of the present invention will be described below with reference to the drawings.
First, a method of peeling a substrate using a “lift-off layer” will be described as a first embodiment of the present invention.

図1は、本発明の第1の実施の形態にかかる半導体発光素子の製造方法を例示する工程断面図である。すなわち、同図は、窒化物系半導体を用いた半導体レーザの製造方法を表す。   FIG. 1 is a process cross-sectional view illustrating a method for manufacturing a semiconductor light emitting element according to the first embodiment of the invention. That is, this figure shows a method of manufacturing a semiconductor laser using a nitride semiconductor.

まず、図1(a)に示したように、サファイヤ基板11の上にMOCVD(有機金属気相成長法)によりGaN層12、AlGaN層13、n型GaN層14を成長する。ここで、基板11とGaN層12との間には、図示しないバッファ層を設けても良い。各層の成長時の圧力は常圧とし、バッファ層以外のGaN層12、14及びAlGaN層13は、基本的には窒素、水素、アンモニアを混合した雰囲気において1000℃から1100℃の温度範囲内で成長した。   First, as shown in FIG. 1A, a GaN layer 12, an AlGaN layer 13, and an n-type GaN layer 14 are grown on a sapphire substrate 11 by MOCVD (metal organic chemical vapor deposition). Here, a buffer layer (not shown) may be provided between the substrate 11 and the GaN layer 12. The growth pressure of each layer is normal pressure, and the GaN layers 12 and 14 and the AlGaN layer 13 other than the buffer layer are basically in a temperature range of 1000 ° C. to 1100 ° C. in an atmosphere in which nitrogen, hydrogen, and ammonia are mixed. grown.

ここで、AlGaN層13のAl組成は30%前後とし、成長層の全面にクラックが入るように層厚を厚くする。このように欠損部を有したAlGaN層13は、後に詳述するように基板11を剥離するための「リフトオフ層」として作用する。   Here, the Al composition of the AlGaN layer 13 is about 30%, and the layer thickness is increased so that cracks are formed on the entire surface of the growth layer. The AlGaN layer 13 having such a defect portion functions as a “lift-off layer” for peeling the substrate 11 as will be described in detail later.

次に、図1(b)に示したように、n型GaN層15を80μm前後の層厚に成長し、さらに、半導体レーザの要部となるダブルヘテロ構造などを含む多層構造部16を成長する。ここで、n型GaN層15を層厚80μm前後の層厚に成長するためには、MOCVD法よりも成長速度が大きいハイドライドVPE(Vapor Phase Epitaxy )法を用いることが望ましい。一方、多層構造部16の成長に際しては、従来と同様にMOCVD法を用いることができる。   Next, as shown in FIG. 1B, an n-type GaN layer 15 is grown to a thickness of about 80 μm, and a multilayer structure 16 including a double heterostructure that is a main part of the semiconductor laser is grown. To do. Here, in order to grow the n-type GaN layer 15 to a layer thickness of about 80 μm, it is desirable to use a hydride VPE (Vapor Phase Epitaxy) method having a growth rate higher than that of the MOCVD method. On the other hand, when the multilayer structure portion 16 is grown, the MOCVD method can be used as in the conventional case.

次に、図1(c)に示したように、基板11を剥離する。具体的には、フォトリソグラフィ法などを用いて半導体レーザのメサストライフ部などを形成した後、レーザの多層構造部16を下にして治具17にワックスなどで貼り付ける。そして、基板11の側面または裏面に対して治具をあてて刷動させるなどの方法により応力を加えることで、簡単に基板11を剥離することができる。ここで、剥離は、「リフトオフ層」すなわちAlGaN層13の前後の界面付近において生ずる。   Next, as shown in FIG. 1C, the substrate 11 is peeled off. Specifically, after a mesaslife part of a semiconductor laser is formed by using a photolithography method or the like, the multilayer structure part 16 of the laser is faced down and attached to a jig 17 with wax or the like. Then, the substrate 11 can be easily peeled off by applying a stress by a method such as applying a jig to the side surface or the back surface of the substrate 11 for printing. Here, the peeling occurs in the vicinity of the “lift-off layer”, that is, the interface before and after the AlGaN layer 13.

基板11を剥離したら、図1(d)に示したように、p側電極18とn側電極19を形成する。さらに、へき開によりレーザ端面を形成してチップ化する。   When the substrate 11 is peeled off, the p-side electrode 18 and the n-side electrode 19 are formed as shown in FIG. Further, a laser end face is formed by cleavage to form a chip.

なお、レーザの多層構造部16は、基板11を剥離した後に形成しても良い。すなわち、n型GaN層15をハイドライドVPEにより成長した後に、図1(c)に示したように基板11を剥離し、得られたn型GaN層15を新たな基板として多層構造部15を成長し、電極18、19を形成しても良い。   The laser multilayer structure 16 may be formed after the substrate 11 is peeled off. That is, after the n-type GaN layer 15 is grown by hydride VPE, the substrate 11 is peeled off as shown in FIG. 1C, and the multilayer structure 15 is grown using the obtained n-type GaN layer 15 as a new substrate. Alternatively, the electrodes 18 and 19 may be formed.

本実施形態において、基板11を剥離できるメカニズムについて以下に説明する。
図2は、図1のGaN12、AlGaN層13、GaN層14の部分を表す要部拡大断面図である。本実施形態においては、AlGaN層13を成長する時にAl(アルミニウム)がもたらす格子歪によってクラック20Aが発生する。特に、Alの組成を30%以上とすることでクラック20Aは高密度化する。本発明者の実験によれば、このクラック20Aを平面的に観察すると6角形状に発生する場合が多いことが分かった。
In the present embodiment, a mechanism capable of peeling the substrate 11 will be described below.
FIG. 2 is an enlarged cross-sectional view of the main part showing the GaN 12, AlGaN layer 13, and GaN layer 14 of FIG. In the present embodiment, cracks 20 </ b> A are generated due to lattice strain caused by Al (aluminum) when the AlGaN layer 13 is grown. In particular, the crack 20A is densified by setting the Al composition to 30% or more. According to the experiments by the present inventors, it has been found that the crack 20A often occurs in a hexagonal shape when observed in a plane.

このようにAlGaN層13を成長した後にその成長温度においてウェーハを一旦保持すると、クラック20Aの下部にあるGaN層12の一部が成長雰囲気に含まれる水素によってエッチングされ、空隙20Bが生ずる。この上にn型GaN層14を成長すると、2次元成長モードによりクラック20Aの上が埋められて平坦化し、これより上の成長には悪影響は生じない。   When the wafer is once held at the growth temperature after growing the AlGaN layer 13 in this way, a part of the GaN layer 12 below the crack 20A is etched by hydrogen contained in the growth atmosphere, and a void 20B is generated. When the n-type GaN layer 14 is grown thereon, the top of the crack 20A is filled and flattened by the two-dimensional growth mode, and the growth above this is not adversely affected.

こうして形成されたクラック20Aや空隙20Bにより、「リフトオフ層」すなわちAlGaN層13の界面は、物理的に脆弱となる。そこに例えば上述したように応力を与えることで、クラック20Aや空隙20Bをきっかけとして基板11を剥離することができる。本実施形態において、基板11の剥離を容易に生じさせるためには、「リフトオフ層」であるAlGaN層13のAl組成は、10〜30%の範囲内とすることが望ましい。また、その層厚は、0.1〜1μmの範囲内とすることが望ましい。Al組成がこれよりも低く、または層厚が薄いと、クラックが不足して基板11の剥離が容易でなく、また、Al組成がこれよりも高く、または層厚がこれよりも厚いと、この上に成長する窒化物系半導体層の結晶性が劣化する傾向が顕著となるからである。   Due to the cracks 20 </ b> A and the gaps 20 </ b> B thus formed, the “lift-off layer”, that is, the interface of the AlGaN layer 13 becomes physically weak. For example, by applying a stress as described above, the substrate 11 can be peeled off using the crack 20A or the gap 20B as a trigger. In the present embodiment, in order to easily cause the substrate 11 to be peeled off, the Al composition of the AlGaN layer 13 that is the “lift-off layer” is preferably in the range of 10 to 30%. The layer thickness is preferably in the range of 0.1 to 1 μm. If the Al composition is lower than this, or if the layer thickness is thin, cracks are insufficient and the substrate 11 cannot be easily peeled off. If the Al composition is higher than this, or if the layer thickness is thicker than this, this This is because the tendency of the crystallinity of the nitride-based semiconductor layer grown thereon to deteriorate becomes significant.

応力を負荷する方法としては、治具を用いて加える方法の他にも、多層構造部16の成長後に、降温を急峻に行うことでも基板は剥離する。また、サファイア基板11の裏面側にダイサーなどで一部に「けがき」を入れるような方法を用いても剥離することができる。さらに、超音波洗浄機にウェーハを投入しても剥離することができる。また、後に詳述するように、サファイア基板11の裏面側から紫外線領域の波長のレーザ光を照射し、窒化物系半導体層での光吸収により局所的な熱を発生させ、窒化物系半導体を蒸発させて剥離することもできる。   As a method for applying the stress, the substrate is peeled off by sharply lowering the temperature after the growth of the multilayer structure portion 16 in addition to the method using a jig. It can also be peeled off by using a method in which “scratch” is partly put on the back side of the sapphire substrate 11 with a dicer or the like. Furthermore, even if a wafer is put into an ultrasonic cleaning machine, it can be peeled off. Further, as will be described in detail later, laser light having a wavelength in the ultraviolet region is irradiated from the back surface side of the sapphire substrate 11, and local heat is generated by light absorption in the nitride-based semiconductor layer. It can also be peeled off by evaporation.

本実施形態における層13、すなわち基板11を剥離するための「リフトオフ層」としては、高組成のAlGaN以外にも、格子歪みを生ずる各種の材料を用いることができる。
図3は、「リフトオフ層」としてInGaNを用いた場合を例示する要部断面図である。すなわち、同図に示した構成においては、GaN層12とn型GaN層14との間にInGaN層21が設けられている。ここで、InGaN層21のIn(インジウム)の組成は20%前後とすることができる。InGaN層21を挿入した場合、Inの相分離が原因と考えられる高密度のピット20Cが成長中に形成される。このピット20Cは、InGaN層21を貫通する微細な孔であり、107 〜109 /cm2 程度の密度で形成される場合が多い。このピットにより、InGaN層21は物理的には脆弱な層となり、基板11を容易に剥離することができる。
As the “lift-off layer” for peeling off the layer 13 in this embodiment, that is, the substrate 11, various materials that cause lattice distortion can be used besides AlGaN having a high composition.
FIG. 3 is a cross-sectional view of the main part illustrating the case where InGaN is used as the “lift-off layer”. In other words, in the configuration shown in the figure, the InGaN layer 21 is provided between the GaN layer 12 and the n-type GaN layer 14. Here, the composition of In (indium) in the InGaN layer 21 can be about 20%. When the InGaN layer 21 is inserted, high-density pits 20C that are considered to be caused by In phase separation are formed during the growth. The pits 20C are fine holes penetrating the InGaN layer 21 and are often formed with a density of about 10 7 to 10 9 / cm 2 . By this pit, the InGaN layer 21 becomes a physically weak layer, and the substrate 11 can be easily peeled off.

ここで、基板11の剥離を容易に生じさせるためには、「リフトオフ層」であるInGaN層13のIn組成は、10%以上とすることが望ましく、20%以上とすることがさらに望ましい。但し、MOCVD法を用いる場合には、In組成が高いほど成長が容易でない傾向がある。また、その層厚は、0.1〜1μmの範囲内とすることが望ましい。In組成がこれよりも低く、または層厚が薄いと、ピットが不足して基板11の剥離が容易でなく、また、InGaN層の層厚がこれよりも厚いと、この上に成長する窒化物系半導体層の結晶性が劣化する傾向が顕著となるからである。   Here, in order to easily cause the substrate 11 to peel off, the In composition of the InGaN layer 13 that is the “lift-off layer” is preferably 10% or more, and more preferably 20% or more. However, when the MOCVD method is used, the higher the In composition, the easier it is to grow. The layer thickness is preferably in the range of 0.1 to 1 μm. If the In composition is lower than this, or if the layer thickness is thin, the pits are insufficient and the substrate 11 cannot be easily peeled off. If the InGaN layer is thicker than this, the nitride that grows thereon is formed. This is because the tendency of the crystallinity of the semiconductor layer to deteriorate becomes significant.

InGaNはハイドライドVPE法でも成長が可能である。したがって、成長条件を最適化すればサファイヤ基板11の上に直接GaN層12からハイドライドVPE法により成長することもできる。   InGaN can also be grown by the hydride VPE method. Therefore, if the growth conditions are optimized, the GaN layer 12 can be directly grown on the sapphire substrate 11 by the hydride VPE method.

一方、本実施形態における「リフトオフ層」として用いることができるものは、前述したようなクラックやピットなどの空間的な空隙を有するものの他にも、例えば、転位などの結晶欠陥を他の部分と比べて著しく高密度に有する層でも良い。具体的には、欠陥密度が108 /cm2 以上であり、層厚が10nm以上の半導体層であれば、「リフトオフ層」として作用させることが可能である。また、以上説明したようなリフトオフ層は、サファイア基板の上に直接設けても良い。 On the other hand, what can be used as the “lift-off layer” in the present embodiment is not limited to those having spatial voids such as cracks and pits, as described above, for example, crystal defects such as dislocations and other parts. A layer having a remarkably high density may be used. Specifically, a semiconductor layer having a defect density of 10 8 / cm 2 or more and a layer thickness of 10 nm or more can act as a “lift-off layer”. Further, the lift-off layer as described above may be provided directly on the sapphire substrate.

あるいは、結晶成長によりリフトオフ層を設けなくても、GaN層12の上にSiO2 などの誘電体膜をストライプ状などの形状にパターニングし、MOCVDやハイドライドVPEによる成長時に横方向の成長モードを加速させて上方向への転位を終端させる方法もある。この場合には、SiO2 層の部分を基板の剥離のための「リフトオフ層」として利用できる。また、この場合に、成長後に弗酸などでSiO2 をサイドエッチングし、空隙を形成しても良い。 Alternatively, without providing a lift-off layer by crystal growth, a dielectric film such as SiO 2 is patterned on the GaN layer 12 in a stripe shape to accelerate the lateral growth mode during growth by MOCVD or hydride VPE. There is also a method of terminating the upward dislocation. In this case, the SiO 2 layer portion can be used as a “lift-off layer” for peeling the substrate. In this case, the gap may be formed by side-etching SiO 2 with hydrofluoric acid after growth.

図4は、本実施形態により作製した半導体レーザを例示する概略断面図である。図中15は、ハイドライドVPE成長によるn型GaNコンタクト層(Siドープ、ドーピング濃度1×1018cm-3)であり、図1(c)に関して前述したように、サファイア基板上に成長した後に剥離して新たな基板として用いられるものである。また、図中24は、n型Al0.08Ga0.92Nクラッド層(Siドープ、1×1018cm-3、層厚O.8μm)、25はGaN光導波層、26は多重量子井戸構造(MQW)からなる活性層部、27はGaN光導波層(Mgドープ、1×1019cm-3、O.1μm)である。 FIG. 4 is a schematic cross-sectional view illustrating a semiconductor laser manufactured according to this embodiment. In the figure, reference numeral 15 denotes an n-type GaN contact layer (Si-doped, doping concentration 1 × 10 18 cm −3 ) grown by hydride VPE. As described above with reference to FIG. Thus, it is used as a new substrate. In the figure, 24 is an n-type Al 0.08 Ga 0.92 N cladding layer (Si-doped, 1 × 10 18 cm −3 , layer thickness O.8 μm), 25 is a GaN optical waveguide layer, and 26 is a multiple quantum well structure (MQW). ) Is an GaN optical waveguide layer (Mg doped, 1 × 10 19 cm −3 , O.1 μm).

ここで、活性層部26のMQWの井戸層は3nm厚のIn0.15Ga0.85N層からなり、バリア層は厚さ6nmのIn0.02Ga0.98Nからなる。また、井戸層は5層である。また、活性層部26は、MQWとp型光導波層27との間に、層厚2nmのp型Al0.20Ga0.80Nキャップ層を有する。 Here, the MQW well layer of the active layer portion 26 is made of In 0.15 Ga 0.85 N layer having a thickness of 3 nm, and the barrier layer is made of In 0.02 Ga 0.98 N having a thickness of 6 nm. There are five well layers. The active layer portion 26 has a p-type Al 0.20 Ga 0.80 N cap layer having a thickness of 2 nm between the MQW and the p-type optical waveguide layer 27.

さらに、図中28はp型Al0.08Ga0.92Nクラッド層(Mgドープ、5×1019cm-3、0.8μm)、30はp型GaNコンタクト層(Mgドープ、8×1019cm-3、O.5μm)であり、最上部はMgを2×1020cm-3まで高濃度化した。29はn型InGaNからなる電流狭窄層、31はPt/Ti/Pt/Auをこの順に積層したp側電極、32はn側電極である。紙面に対して平行方向に設けられる端面のレーザミラーは、へき開により形成する。 Further, in the figure, 28 is a p-type Al 0.08 Ga 0.92 N cladding layer (Mg doped, 5 × 10 19 cm −3 , 0.8 μm), and 30 is a p-type GaN contact layer (Mg doped, 8 × 10 19 cm −3). , 0.5 μm), and the uppermost portion was made to have a high concentration of Mg up to 2 × 10 20 cm −3 . 29 is a current confinement layer made of n-type InGaN, 31 is a p-side electrode in which Pt / Ti / Pt / Au are laminated in this order, and 32 is an n-side electrode. The laser mirror at the end face provided in the direction parallel to the paper surface is formed by cleavage.

図4のレーザは、図1に関して前述した通りである。すなわち、図示しないサファイア基板上にリフトオフ層を介してハイドライドVPE(H−VPE)法によりn型GaN層15を結晶成長する。そして、リフトオフ層の部分からサファイア基板を剥離することにより得られたn型GaN層15を基板として層24〜30をMOCVD法より成長することにより製造される。あるいは、サファイア基板上において、リフトオフ層を介して層15〜30を成長した後に、サファイア基板を剥離しても良い。   The laser of FIG. 4 is as described above with respect to FIG. That is, an n-type GaN layer 15 is grown on a sapphire substrate (not shown) by a hydride VPE (H-VPE) method via a lift-off layer. Then, the n-type GaN layer 15 obtained by peeling the sapphire substrate from the lift-off layer is used as a substrate to grow the layers 24 to 30 by the MOCVD method. Alternatively, the sapphire substrate may be peeled off after the layers 15 to 30 are grown via the lift-off layer on the sapphire substrate.

また、電流狭窄層29を用いたリッジ構造は、感光レジストを用いた光リソグラフィー技術と反応性塩素系イオンによるドライエッチング技術を用いて形成することができる。すなわち、選択再成長法を用いて電流狭窄層29を成長し、その上にコンタクト層30を成長する。   The ridge structure using the current confinement layer 29 can be formed by using a photolithographic technique using a photosensitive resist and a dry etching technique using reactive chlorine ions. That is, the current confinement layer 29 is grown using the selective regrowth method, and the contact layer 30 is grown thereon.

本実施形態によれば、サファイア基板を剥離することができるので、レーザの端面を形成するためのへき開を容易且つ確実に行うことができる。つまり、従来の窒化物系半導体のレーザ素子よりも鏡面状の端面を安定して形成することができ、レーザの発振特性を大きく改善することができる。   According to this embodiment, since the sapphire substrate can be peeled off, cleavage for forming the end face of the laser can be easily and reliably performed. That is, a mirror-like end face can be formed more stably than a conventional nitride semiconductor laser element, and the laser oscillation characteristics can be greatly improved.

また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。   Further, in the conventional element formed on the sapphire substrate, the mesa is formed and the p-side and n-side electrodes are taken from the same surface. However, according to this embodiment, the leakage current is reduced. .

さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。   Further, since there is no sapphire substrate having a different thermal expansion coefficient from that of a nitride semiconductor, distortion due to heat generation during the operation of the laser does not occur, and the lifetime of the device is improved. Further, since there is no light reflection occurring at the sapphire substrate and the GaN interface, the oscillation mode is stable and the threshold value is also lowered.

例えば、本実施形態によれば、リッジの幅が底面で4μmの場合に、しきい値65mAで室温において連続発振した。また、p側電極31をヒートシンクにマウントして測定した結果、発振波長は405nmであり、動作電圧は約4.5Vであった。ビーム特性は単峰性であり、非点隔差は約10μmと十分小さな値が得られた。また、最高光出力は連続発振で10mWまで得られ、最高連続発振温度は60℃であった。信頼性に関しても室温で1000時間以上安定に動作した。すなわち、本実施形態によれば、サファイア基板から容易且つ確実にエピタキシャル成長層を剥離することにより、極めて高性能且つ高信頼性を有する半導体発光素子を製造することができるようになる。   For example, according to the present embodiment, when the width of the ridge is 4 μm at the bottom, continuous oscillation was performed at room temperature at a threshold of 65 mA. As a result of measuring the p-side electrode 31 mounted on a heat sink, the oscillation wavelength was 405 nm and the operating voltage was about 4.5V. The beam characteristics were unimodal, and the astigmatic difference was as small as about 10 μm. The maximum optical output was obtained up to 10 mW in continuous oscillation, and the maximum continuous oscillation temperature was 60 ° C. Regarding reliability, it operated stably at room temperature for over 1000 hours. That is, according to this embodiment, a semiconductor light emitting device having extremely high performance and high reliability can be manufactured by easily and reliably peeling the epitaxial growth layer from the sapphire substrate.

しかも、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。   Moreover, since the peeled sapphire substrate is hardly damaged by the peeling of the substrate, it can be reused for the next crystal growth. This makes it possible to produce a high-quality nitride-based semiconductor epitaxial crystal with few defects at a low cost.

本実施形態は、発光ダイオードの製造にも適用することができる。
図5は、図4と同様な製造方法により作製した発光ダイオードを表す概略断面図である。同図中15はハイドライドVPE法によるn型GaNコンタクト層(Siドープ、1×1018cm-3)、34はn型Al0.08Ga0.92Nクラッド層(Siドープ、1×1018cm-3、0.3μm)、35は多重量子井戸構造(MQW)活性層である。ここでMQWの井戸層は3nm厚のIn0.35Ga0.65N層からなり、バリヤ層は厚さ6nmのIn0.02Ga0.08Nから構成される。井戸層は3層である。
The present embodiment can also be applied to the manufacture of a light emitting diode.
FIG. 5 is a schematic cross-sectional view showing a light-emitting diode manufactured by the same manufacturing method as FIG. In the figure, 15 is an n-type GaN contact layer (Si doped, 1 × 10 18 cm −3 ) by a hydride VPE method, 34 is an n-type Al 0.08 Ga 0.92 N clad layer (Si doped, 1 × 10 18 cm −3) , 0.3 μm) and 35 are multiple quantum well structure (MQW) active layers. Here, the MQW well layer is composed of an In 0.35 Ga 0.65 N layer having a thickness of 3 nm, and the barrier layer is composed of In 0.02 Ga 0.08 N having a thickness of 6 nm. There are three well layers.

また、36はp型Al0.08Ga0.92Nクラッド層(Mgドープ、5×1019cm-3、0.1μm)、37はp型GaNコンタクト層(Mgドープ、8×1019cm-3、0.1μm)であり、最上部はMgを2×1020cm-3まで高濃度化した。また、38はPt/Ti/Pt/Auからなるp側電極、39はn側電極、40はチップキャリヤである。 36 is a p-type Al 0.08 Ga 0.92 N clad layer (Mg doped, 5 × 10 19 cm −3 , 0.1 μm), 37 is a p-type GaN contact layer (Mg doped, 8 × 10 19 cm −3 , 0 0.1 μm), and the uppermost portion was made to have a high concentration of Mg up to 2 × 10 20 cm −3 . Further, 38 is a p-side electrode made of Pt / Ti / Pt / Au, 39 is an n-side electrode, and 40 is a chip carrier.

本具体例によれば、p側電極38を光反射層として作用させることができ、また全面コンタクトを取ることが可能で、光取り出し効率の向上と動作電圧の低減が可能である。また、p側とn側の電極をそれぞれチップの上下に設けることができるので、サファイア基板の上に形成した従来の窒化物系LEDよりもチップサイズを小型化できる。   According to this specific example, the p-side electrode 38 can act as a light reflecting layer, and the entire surface can be contacted, so that the light extraction efficiency can be improved and the operating voltage can be reduced. In addition, since the p-side and n-side electrodes can be provided on the top and bottom of the chip, the chip size can be reduced as compared with the conventional nitride LED formed on the sapphire substrate.

本具体例では、印加電圧2.8Vで20mAの電流が得られ、450nmの青色波長帯において10mWの光出力が得られた。   In this specific example, a current of 20 mA was obtained at an applied voltage of 2.8 V, and an optical output of 10 mW was obtained in a blue wavelength band of 450 nm.

次に、本発明の第2の実施の形態について説明する。本実施形態においては、サファイアなどの基板の表面に予め加工を施した後に窒化物系半導体層をエピタキシャル成長させ、基板を容易且つ確実に剥離する。   Next, a second embodiment of the present invention will be described. In this embodiment, after processing the surface of a substrate such as sapphire in advance, a nitride-based semiconductor layer is epitaxially grown, and the substrate is peeled off easily and reliably.

図6は、本発明の第2実施形態を説明するための概念図である。すなわち、同図は基板部分の工程断面図であり、101はサファイア基板、102は空隙、103はGaNエピタキシャル層、104は多結晶化したGaNをそれぞれ表す。   FIG. 6 is a conceptual diagram for explaining a second embodiment of the present invention. That is, this figure is a process cross-sectional view of the substrate portion, where 101 represents a sapphire substrate, 102 represents a void, 103 represents a GaN epitaxial layer, and 104 represents polycrystalline GaN.

本実施形態においては、まず、図6(a)に示したように、サファイア基板101の表面に凹部を形成する。具体的には、サファイア基板101に図示しないマスクをつけ、ドライエッチング法を用いて例えば幅2μmで深さ3μmを溝を形成する。   In the present embodiment, first, as shown in FIG. 6A, a recess is formed on the surface of the sapphire substrate 101. Specifically, a mask (not shown) is attached to the sapphire substrate 101, and a groove having a width of 2 μm and a depth of 3 μm, for example, is formed using a dry etching method.

次に、マスクを除去し、図6(b)に示したように、ハイドライドVPE法を用いてGaN層103をエピタキシャル成長する。ガリウム(Ga)の原料としては金属ガリウム、窒素(N)の原料としてはアンモニアを用い、ガリウムの輸送担体としては塩化水素(HCl)を用い、結晶成長温度を約950℃として8時間成長することにより、約100μmのGaN層103をエピタキシャル成長させることができる。このエピタキシャル成長により、基板101の凹部の上が塞がれて、空隙102が形成される。また、この際に、基板101の空隙102の底面には、多結晶状のGaN104が堆積する。   Next, the mask is removed, and as shown in FIG. 6B, the GaN layer 103 is epitaxially grown using a hydride VPE method. Metallic gallium is used as the gallium (Ga) raw material, ammonia is used as the nitrogen (N) raw material, hydrogen chloride (HCl) is used as the gallium transport carrier, and the crystal growth temperature is about 950 ° C. for 8 hours. Thus, the GaN layer 103 of about 100 μm can be epitaxially grown. By this epitaxial growth, the top of the concave portion of the substrate 101 is closed, and the void 102 is formed. At this time, polycrystalline GaN 104 is deposited on the bottom surface of the gap 102 of the substrate 101.

エピタキシャル成長の後に、室温まで降温すると、図6(c)に示したように、エピタキシャル成長したGaN層103から基板101が剥離する。これは、降温時に、基板101とGaN層103との間に、熱収縮率の差による歪みに起因してクラックが発生するためであると考えられる。本実施形態によれば、空隙102を設けることにより、このようなクラックの発生を促進させ、基板101の容易且つ確実に剥離することができる。   When the temperature is lowered to room temperature after the epitaxial growth, the substrate 101 is peeled off from the epitaxially grown GaN layer 103 as shown in FIG. This is presumably because cracks occur between the substrate 101 and the GaN layer 103 due to distortion due to the difference in thermal shrinkage rate when the temperature is lowered. According to the present embodiment, by providing the gap 102, the occurrence of such cracks can be promoted, and the substrate 101 can be easily and reliably peeled off.

また、基板101を剥離するには、エピタキシャル成長温度から冷却する方法の他にも、熱的あるいは機械的な衝撃を印加するあらゆる方法を用いることができる。例えば、エピタキシャル成長後に室温まで冷却して基板101が剥離しない場合には、RTA(Rapid Thermal Annealing )のような方法により急加熱・急冷を施すことにより、基板101とGaN層103との間にクラックを生じさせ基板101を剥離することができる。または、後に詳述するように、基板101の裏面側から、GaNの吸収率が高い波長のレーザ光を照射することにより、界面付近のGaNを蒸発させ、基板を剥離することができる。または、各種の治具あるい超音波などをもちいて機械的な応力ないし衝撃を与えることによっても、基板を容易且つ確実に剥離することができる。   In addition to the method of cooling from the epitaxial growth temperature, any method of applying a thermal or mechanical impact can be used to peel off the substrate 101. For example, when the substrate 101 does not peel off after cooling to room temperature after epitaxial growth, cracks are formed between the substrate 101 and the GaN layer 103 by performing rapid heating / cooling by a method such as RTA (Rapid Thermal Annealing). Thus, the substrate 101 can be peeled off. Alternatively, as will be described in detail later, by irradiating a laser beam having a wavelength with a high GaN absorption rate from the back surface side of the substrate 101, GaN near the interface can be evaporated and the substrate can be peeled off. Alternatively, the substrate can be easily and reliably peeled off by applying mechanical stress or impact using various jigs or ultrasonic waves.

このようにして得られた厚さ約100μmのGaN層103の表面はミラー状であり、n型の導電性を示し、キャリア濃度はおよそ1017cm-3であった。キャリア濃度は、エピタキシャル成長の際のドーピングにより調節することができる。また、このようにして得られた厚さ約100μmのGaN層103を溶融水酸化カリウム中で約350℃においてエッチングしたところ、エッチピットはおよそ106 cm-2オーダーであった。従来の方法により、平坦なサファイア基板上に成長させたままのGaN層のエッチピット密度が約108 cm-2であることと比較すると、本実施形態によれば大きな改善が得られたといえる。 The surface of the GaN layer 103 having a thickness of about 100 μm thus obtained was mirror-like, exhibited n-type conductivity, and had a carrier concentration of about 10 17 cm −3 . The carrier concentration can be adjusted by doping during epitaxial growth. When the GaN layer 103 having a thickness of about 100 μm thus obtained was etched in molten potassium hydroxide at about 350 ° C., the etch pits were on the order of about 10 6 cm −2 . Compared with the conventional method, where the etch pit density of the GaN layer grown on the flat sapphire substrate is about 10 8 cm −2 , it can be said that the present embodiment has greatly improved.

次に、図6(d)に示したように、このようにして得られた低欠陥密度のGaN層103を基板として、その上に所定の素子構造106をエピタキシャル成長させる。さらに、必要に応じて、図示しない電極や保護膜などを形成する。   Next, as shown in FIG. 6D, a predetermined element structure 106 is epitaxially grown on the GaN layer 103 having a low defect density thus obtained as a substrate. Furthermore, an electrode or a protective film (not shown) is formed as necessary.

なお、図6(b)に示したようにハイドライドVPE法によりGaN層103を成長した後に、ウェーハを室温まで冷却してもサファイア基板101が剥離しない場合には、そのまま、ウェーハをMOCVD装置に導入してレーザの素子構造106を成長しても良い。しかる後に、前述したような方法により熱的あるいは機械的な衝撃を加えることにより、サファイア基板101を容易且つ確実に剥離することができる。   If the sapphire substrate 101 does not peel off after the GaN layer 103 is grown by the hydride VPE method as shown in FIG. 6B and the wafer is cooled to room temperature, the wafer is introduced into the MOCVD apparatus as it is. Then, the laser element structure 106 may be grown. Thereafter, the sapphire substrate 101 can be easily and reliably peeled off by applying a thermal or mechanical impact by the method described above.

本実施形態においても、剥離したサファイア基板は基板剥離によってもほとんどダメージを受けないので、これを再利用して次の結晶成長に用いることができる。これにより、欠陥の少ない良質な窒化物系半導体のエピタキシャル結晶を多量にコストも安く生産することが可能となる。   Also in this embodiment, since the peeled sapphire substrate is hardly damaged by the substrate peeling, it can be reused and used for the next crystal growth. This makes it possible to produce a high-quality nitride-based semiconductor epitaxial crystal with few defects at a low cost.

ここで、本実施形態においてサファイア基板101の表面に形成する凹部は、図6(a)に示したような溝には限定されず、その他の各種の形状のものでも良い。すなわち、その上に成長するGaN層103により塞ぐことができ、また、クラックを生じさせて基板の剥離を容易にする形状であれば良く、平行に形成された複数の溝の他に、互いに交差する複数の溝や、多数の独立した孔であっても良い。このような孔の開口形状としては、円形の他に、楕円形や多角形などの種々の形状が挙げられ、不定形であっても良い。   Here, in this embodiment, the recess formed on the surface of the sapphire substrate 101 is not limited to the groove as shown in FIG. 6A, and may have various other shapes. In other words, any shape that can be blocked by the GaN layer 103 grown on the GaN layer 103 and that facilitates the peeling of the substrate by generating cracks is possible. It may be a plurality of grooves or a number of independent holes. As the opening shape of such a hole, various shapes such as an ellipse and a polygon can be cited in addition to a circle, and the shape may be indefinite.

また、本発明者の試作の結果によれば、サファイア基板101の表面に形成する凹部の幅をA、深さをB、隣接する凹部間の距離をCとした場合に、A≦CかつA≦Bなる関係とすると良好な結果が得られる傾向が認められた。すなわち、このような条件とすると、クラックの発生を容易にしつつ、凹部をGaN層103により塞ぐことができる。   Further, according to the results of trial production by the present inventor, when the width of the recess formed on the surface of the sapphire substrate 101 is A, the depth is B, and the distance between adjacent recesses is C, A ≦ C and A When the relationship of ≦ B was satisfied, a tendency to obtain good results was recognized. That is, under such conditions, the recess can be closed by the GaN layer 103 while facilitating the generation of cracks.

図7は、本実施形態により製造した半導体レーザ装置の構造の一例を表す概略断面図である。すなわち、同図においては、基板として用いるGaN層103が向かって上側に示されている。同図中206はn型クラッド層(GaN層:アンドープ、層厚40nm、AlGaN層:Siドープ、3〜5×1018cm-3、層厚40nm、全膜厚0.8μm)、207はGaN光閉じ込め層(アンドープ、0.1μm)、208はInO.2 GaO.8 N/GaN−MQW活性層(アンドープ、井戸層2nm、障壁層4nm、3周期)、209はGaN光閉じ込め層(アンドープ、0.1μm)、210は第1のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、211はn型Al0.03Ga0.97N電流狭窄層(Siドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、212は第2のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)、213はp型GaNコンタクト層をそれぞれ表す。 FIG. 7 is a schematic sectional view showing an example of the structure of the semiconductor laser device manufactured according to the present embodiment. That is, in the figure, the GaN layer 103 used as the substrate is shown on the upper side. In the figure, 206 is an n-type cladding layer (GaN layer: undoped, layer thickness 40 nm, AlGaN layer: Si doped, 3-5 × 10 18 cm −3 , layer thickness 40 nm, total film thickness 0.8 μm), 207 is GaN An optical confinement layer (undoped, 0.1 μm), 208 is an In O.2 Ga O.8 N / GaN-MQW active layer (undoped, well layer 2 nm, barrier layer 4 nm, 3 periods), and 209 is a GaN optical confinement layer ( 210 is a first p-type Al 0.03 Ga 0.97 N cladding layer (Mg doped, 1 × 10 18 cm −3 , Si doped, 1 × 10 17 cm −3 , 0.1 μm), 211 Is an n-type Al 0.03 Ga 0.97 N current confinement layer (Si doped, 1 × 10 18 cm −3 , Si doped, 1 × 10 17 cm −3 , 0.1 μm), 212 is a second p-type Al 0.03 Ga 0.97 N clad layer (Mg doped, 1 × 10 18 cm −3 3 , Si-doped, 1 × 10 17 cm −3 , 0.1 μm) and 213 represent p-type GaN contact layers, respectively.

具体的な成長手順としては、まず、GaN層103の上にクラッド層206〜電流狭窄層211までを成長する。その後、成長室からウェーハを取り出し、電流を流す部分を選択的にエッチングしてクラッド層210を露出させる。次に、再び成長室にウェーハを導入し、第2のクラッド層212とコンタクト層213を成長する。レーザの素子構造106の一連の成長は、MOCVD法により行うことができる。   As a specific growth procedure, first, the cladding layer 206 to the current confinement layer 211 are grown on the GaN layer 103. Thereafter, the wafer is taken out from the growth chamber, and a portion through which a current flows is selectively etched to expose the clad layer 210. Next, the wafer is again introduced into the growth chamber, and the second cladding layer 212 and the contact layer 213 are grown. A series of growth of the laser element structure 106 can be performed by MOCVD.

このようにして成長したウェーハに図示しない電極を形成し、へき開してチップ化し、ヒートシンク300にマウントすることよりレーザ装置が完成する。このようにして形成したレーザ装置は、チップの上側にn側電極を有し、下側にp側電極を有する。   The laser device is completed by forming an electrode (not shown) on the wafer grown in this way, cleaving it into a chip, and mounting it on the heat sink 300. The laser device thus formed has an n-side electrode on the upper side of the chip and a p-side electrode on the lower side.

本発明により製造された半導体発光素子は、従来のサファイア基板上に形成された発光素子と比較して、極めて良質の結晶性を有し、電気的光学的特性が顕著に改善される。しかも、前述した第1実施形態と同様に、p側とn側電極をそれぞれ素子の上下に設けることができるので、コンタクト面積を拡大して素子抵抗を低減させ、チップサイズも小型化することができる。   The semiconductor light emitting device manufactured according to the present invention has extremely high quality crystallinity and remarkably improved electro-optical characteristics as compared with a light emitting device formed on a conventional sapphire substrate. In addition, as in the first embodiment described above, the p-side and n-side electrodes can be provided above and below the device, respectively, so that the contact area can be increased to reduce the device resistance, and the chip size can be reduced. it can.

また、チップの上下方向に電流を流すことができるために、素子中の欠陥が極端に減少し、レーザの信頼性が大きく向上した。すなわち、信頼性試験の結果、室温で50mWの動作条件において10万時間を越える寿命が予想される結果が得られた。   In addition, since current can flow in the vertical direction of the chip, defects in the element are extremely reduced, and the reliability of the laser is greatly improved. That is, as a result of the reliability test, a life expectancy exceeding 100,000 hours was obtained under an operating condition of 50 mW at room temperature.

図8は、本実施形態により製造される半導体レーザ装置の第2の具体例を表す概略断面図である。同図関しては、図7と同様の部分には、同一の符号を付して詳細な説明は省略する。図8のレーザ装置は、ヒートシンク300とは反対側の表面にp側電極260とn側電極250が形成されている。   FIG. 8 is a schematic cross-sectional view showing a second specific example of the semiconductor laser device manufactured according to the present embodiment. With respect to this figure, the same parts as those in FIG. In the laser device of FIG. 8, a p-side electrode 260 and an n-side electrode 250 are formed on the surface opposite to the heat sink 300.

このタイプの素子を作成するには、素子構造106の形成までは、図7に前述した工程と同じで良いが、その次にn側電極250を形成するためのエッチングが必要となる。すなわち、はじめにp側電極260をパターニングして形成する。次に、p側電極260が作成される部分にはSi02 などによるマスクを形成し、それ以外の部分をドライエッチング法により選択的にエッチングしてn型GaN層103を露出させる。Si02 を除去した後に、n側電極を形成する部分とp側電極以外をSi02 電流リーク防止膜240で覆う。最後に、n側電極250を形成する。 In order to form this type of device, the steps up to the formation of the device structure 106 may be the same as those described above with reference to FIG. 7, but etching for forming the n-side electrode 250 is required next. That is, first, the p-side electrode 260 is formed by patterning. Next, a mask made of SiO 2 or the like is formed on the portion where the p-side electrode 260 is formed, and the other portion is selectively etched by a dry etching method to expose the n-type GaN layer 103. After removing the SiO 2 , the SiO 2 current leakage prevention film 240 is covered except for the portion where the n-side electrode is formed and the p-side electrode. Finally, the n-side electrode 250 is formed.

図8に示したレーザ装置の場合には、従来の装置と異なりサファイア基板がヒートシンクと活性層との間に存在しないので、熱の放出が効率的に行われレーザの熱特性、寿命、及び発光効率が大きく向上した。   In the case of the laser device shown in FIG. 8, unlike the conventional device, the sapphire substrate does not exist between the heat sink and the active layer, so that the heat is efficiently emitted, and the thermal characteristics, lifetime, and light emission of the laser. Efficiency is greatly improved.

次に、本実施形態の変形例について説明する。
図9は、本発明の第2実施形態の変形例を表す概略工程断面図である。本具体例においては、まず、図9(a)に示したように、サファイア基板101の上にハイドライドVPE法によりGaN層107を約1μmの層厚に成長する。
Next, a modification of this embodiment will be described.
FIG. 9 is a schematic cross-sectional process diagram illustrating a modification of the second embodiment of the present invention. In this specific example, first, as shown in FIG. 9A, a GaN layer 107 is grown on the sapphire substrate 101 to a layer thickness of about 1 μm by the hydride VPE method.

次に、図9(b)に示したように溝を形成する。具体的には、図示しないマスクを形成し、ドライエッチング法を用いて例えば幅2μmで深さ3μmのエッチングを施して溝102を形成する。   Next, grooves are formed as shown in FIG. Specifically, a mask (not shown) is formed, and the groove 102 is formed by performing, for example, etching with a width of 2 μm and a depth of 3 μm using a dry etching method.

次に、図9(c)に示したように、GaN層を成長する。具体的には、ウェーハをもう一度ハイドライド成長装置に導入し、約100μmの層厚のGaN層103を成長する。この際に、予め成長したGaN層107がエピタキシャル成長の結晶核となり、溝102を安定して塞ぐことができる。   Next, as shown in FIG. 9C, a GaN layer is grown. Specifically, the wafer is once again introduced into the hydride growth apparatus to grow a GaN layer 103 having a layer thickness of about 100 μm. At this time, the GaN layer 107 grown in advance serves as a crystal nucleus for epitaxial growth, and the groove 102 can be closed stably.

その後、室温まで冷却することにより、図9(d)に示したように、サファイア基板101を剥離することができる。この後、得られたGaN層103と107の積層体を新たな基板としてMOCVD装置に導入し、所定の素子構造を成長することができる。   Then, by cooling to room temperature, as shown in FIG.9 (d), the sapphire substrate 101 can be peeled. Thereafter, the obtained laminate of the GaN layers 103 and 107 can be introduced as a new substrate into the MOCVD apparatus to grow a predetermined element structure.

なお、GaN層103を成長後にサファイア基板101が剥離しない場合には、ウェーハをそのままMOCVD層に導入し、所定の素子構造を形成してから、熱的あるいは機械的な負荷を加えることによって応力を印加し、サファイア基板101を剥離しても良い。   If the sapphire substrate 101 does not peel off after the growth of the GaN layer 103, the wafer is introduced into the MOCVD layer as it is to form a predetermined element structure, and then stress is applied by applying a thermal or mechanical load. The sapphire substrate 101 may be peeled off by application.

本具体例においても、図6〜図8に関して前述した種々の効果を同様に得ることができる。さらに、本具体例においては、サファイア基板101の上に予めGaN層107を成長することにより、その上のGaN層103の成長が容易となり、溝102を安定して塞ぐとともに、この上に成長する素子構造の結晶性をさらに向上させることができる。   Also in this specific example, the various effects described above with reference to FIGS. 6 to 8 can be similarly obtained. Further, in this specific example, by previously growing the GaN layer 107 on the sapphire substrate 101, the growth of the GaN layer 103 thereon becomes easy, and the groove 102 is stably closed and grown on this. The crystallinity of the element structure can be further improved.

次に、本実施形態の第2の変形例について説明する。
図10は、本発明の第2実施形態の第2変形例を表す概略工程断面図である。本具体例においては、まず、図10(a)に示したように、サファイア基板101の上に溝102を形成する。具体的には、サファイア基板にダイシングカッターで例えば幅20μm、深さ20μmの溝を約40μm間隔で形成する。
Next, a second modification of the present embodiment will be described.
FIG. 10 is a schematic process cross-sectional view showing a second modification of the second embodiment of the present invention. In this specific example, first, as shown in FIG. 10A, the groove 102 is formed on the sapphire substrate 101. Specifically, for example, grooves having a width of 20 μm and a depth of 20 μm are formed on the sapphire substrate at intervals of about 40 μm with a dicing cutter.

次に、図10(b)に示したように溝の底部にマスク層108を堆積する。具体的には、溝102以外の部分に図示しないマスクを形成し、Si02 などを堆積してマスク層108とする。この場合、マスク層108となるSi02 の厚さはサファイアの溝の深さである20μm以下であれば良く、例えば1μmとすることができる。 Next, as shown in FIG. 10B, a mask layer 108 is deposited on the bottom of the groove. Specifically, a mask (not shown) in a portion other than the groove 102, a mask layer 108 is deposited and Si0 2. In this case, the thickness of the Si0 2 to be a mask layer 108 may be any 20μm or less is the depth of the sapphire grooves can be, for example, 1 [mu] m.

次に、図9(c)に示したように、GaN層103を成長する。具体的には、ウェーハをもう一度ハイドライド成長装置に導入し、約100μmの層厚のGaN層103を成長する。この際に、溝102の底部に予めマスク層108を設けたことにより、GaNの異常成長を防ぐことができる。すなわち、サファイア基板の溝102の底部は、ダイシングなどによる加工の際の歪みが残留している場合が多い。このような歪みは、その上に成長するGaNの異常成長を引き起こすことがあり、このために、溝102がGaN層103によりうまく塞がれず、その上に成長する素子構造部の結晶性が劣化するという事態が生ずることがある。   Next, as shown in FIG. 9C, the GaN layer 103 is grown. Specifically, the wafer is once again introduced into the hydride growth apparatus to grow a GaN layer 103 having a layer thickness of about 100 μm. At this time, by providing the mask layer 108 in advance at the bottom of the groove 102, abnormal growth of GaN can be prevented. That is, the bottom of the groove 102 of the sapphire substrate often remains strained during processing by dicing or the like. Such strain may cause abnormal growth of GaN grown thereon. For this reason, the groove 102 is not well closed by the GaN layer 103, and the crystallinity of the device structure portion grown thereon deteriorates. The situation of doing may occur.

本変形例においては、溝102の底部にSiO2などのマスク層108を設けることにより、GaNの異常成長を抑止し、良好な結晶品質を有する窒化物系半導体のエピタキシャル層を得ることができる。   In this modification, by providing a mask layer 108 such as SiO 2 at the bottom of the groove 102, abnormal growth of GaN can be suppressed, and an epitaxial layer of a nitride semiconductor having good crystal quality can be obtained.

本変形例により、およそ100μmの層厚のGaN層103を成長したところ、その表面はミラー状の平坦面となり、光学顕微鏡で観察しても穴(ピット)などの目立った表面パターンは見られなかった。また、GaN層103を成長したウェーハをハイドライド成長装置を取り出したところ、ほとんどのウェーハはサファイア基板から剥離していた。剥離しなかったウェーハを、純水の中で超音波洗浄した結果、5分程度でサファイア基板101が剥離した。   According to this modification, when the GaN layer 103 having a thickness of about 100 μm was grown, the surface became a mirror-like flat surface, and no conspicuous surface pattern such as holes (pits) was observed even when observed with an optical microscope. It was. Further, when the hydride growth apparatus was taken out from the wafer on which the GaN layer 103 was grown, most of the wafers were peeled off from the sapphire substrate. As a result of ultrasonically cleaning the wafer that was not peeled off in pure water, the sapphire substrate 101 peeled off in about 5 minutes.

さらに、得られたGaN層103の上に図7および図8と同様のレーザ素子を作製したところ、ほぼ同様の特性が得られた。一方、剥離したサファイア基板について通常の前処理を行い、再びGaN層103を成長したところ、前に得られたGaN層103と同様の高品質の結晶が得られた。   Further, when a laser element similar to that shown in FIGS. 7 and 8 was fabricated on the obtained GaN layer 103, substantially similar characteristics were obtained. On the other hand, when the peeled sapphire substrate was subjected to normal pretreatment and the GaN layer 103 was grown again, a high-quality crystal similar to the previously obtained GaN layer 103 was obtained.

このように、本変型例によっても、容易且つ確実にサファイア基板を剥離し、極めて良質の結晶性を有するGaN層を得ることができる。また、窒化物系半導体からなる半導体素子の生産コストのうちで大きな部分を占めるサファイア基板を再利用でき、顕著なコストダウンも併せて実現することができる。   Thus, also according to this modified example, the sapphire substrate can be easily and reliably peeled off to obtain a GaN layer having extremely good crystallinity. In addition, a sapphire substrate that occupies a large portion of the production cost of a semiconductor device made of a nitride-based semiconductor can be reused, and a significant cost reduction can be realized.

次に、本発明の第3の実施の形態について説明する。
図11は、本発明の第3の実施の形態を表す要部工程断面図である。
また、図12は、本実施形態により製造されるレーザ装置の一例を表す概略断面図である。
まず、図12に示したレーザ装置の構成を説明すると、同図中の符号402はp側電極、403はp型GaNコンタクト層(Mgドープ、3〜5×1019cm-3、0.01μm)、404は第1のAlGaNクラッド層(Mgドープ、3〜5×1018cm-3、0.7μm)、405はAlGaN電流狭窄層(Siドープ、3〜5×1018cm-3、0.2μm)、406は第2のAlGaNクラッド層(Mgドープ、3〜5×1018cm-3、O.1μm)、407はAlGaNオーバーフロー防止層、408はGaNガイド層(アンドープ、0.1μm)、409はMQW(In0.2 Ga0.8 N/In0.03Ga0.97N、3周期)活性層、410はGaNガイド層(Siドープ、5×1018cm-3、0.1μm)、、411はn型AlGaNクラッド層(Siドープ、3〜5×1018cm-3、0.8μm)、412はn型GaNコンタクト層(Siドープ、3〜5×1018cm-3、0.01μm)、413はGaリッチn型GaN層(Siドープ、3〜5×1018cm-3、0.01μm)、414はn側電極である。また、同図中500はヒートシンクである。
Next, a third embodiment of the present invention will be described.
FIG. 11 is a cross-sectional view of the relevant part showing the third embodiment of the present invention.
FIG. 12 is a schematic cross-sectional view showing an example of a laser apparatus manufactured according to this embodiment.
First, the configuration of the laser device shown in FIG. 12 will be described. In FIG. 12, reference numeral 402 denotes a p-side electrode, 403 denotes a p-type GaN contact layer (Mg-doped, 3 to 5 × 10 19 cm −3 , 0.01 μm). ), 404 is a first AlGaN cladding layer (Mg doped, 3-5 × 10 18 cm −3 , 0.7 μm), and 405 is an AlGaN current confinement layer (Si doped, 3-5 × 10 18 cm −3 , 0). .2 μm), 406 is a second AlGaN cladding layer (Mg-doped, 3-5 × 10 18 cm −3 , O.1 μm), 407 is an AlGaN overflow prevention layer, 408 is a GaN guide layer (undoped, 0.1 μm) 409, MQW (In 0.2 Ga 0.8 N / In 0.03 Ga 0.97 N, 3 periods) active layer, 410 a GaN guide layer (Si-doped, 5 × 10 18 cm −3 , 0.1 μm), 411 n-type AlGaN clas Layer (Si-doped, 3~5 × 10 18 cm -3, 0.8μm), 412 is n-type GaN contact layer (Si doped, 3~5 × 10 18 cm -3, 0.01μm), 413 is Ga-rich An n-type GaN layer (Si-doped, 3 to 5 × 10 18 cm −3 , 0.01 μm) and 414 are n-side electrodes. In the figure, reference numeral 500 denotes a heat sink.

このようなレーザ素子は、サファイア基板101の上にエピタキシャル成長することにより製造することができる。すなわち、図11(a)に示したように、MOCVD法によりサファイア基板101の上に素子構造部401を成長する。   Such a laser element can be manufactured by epitaxial growth on the sapphire substrate 101. That is, as shown in FIG. 11A, the element structure 401 is grown on the sapphire substrate 101 by MOCVD.

具体的には、まず、GaN層412からAlGaN電流狭窄層405までをこの順番にサファイア基板101の上に成長する。この後、MOCVD装置の成長室よりウェーハを取り出し、電流狭窄層405上の一部にマスクを形成しクラッド層406が露出するまでエッチングを行い一部を除去し、電流が流れる部分を設けた後、再成長を行いクラッド層404とコンタクト層403を成長する。   Specifically, first, a GaN layer 412 to an AlGaN current confinement layer 405 are grown on the sapphire substrate 101 in this order. Thereafter, the wafer is taken out from the growth chamber of the MOCVD apparatus, a mask is formed on a part of the current confinement layer 405, etching is performed until the cladding layer 406 is exposed, and a part through which a current flows is provided. Re-growth is performed to grow the clad layer 404 and the contact layer 403.

次に、図11(b)に示したように、サファイア基板101の裏面側からレーザ光を照射する。すると、GaN層412が電界により分解され、ガリウム(Ga)と窒素(N)に分かれて窒素が蒸発し、図11(c)に示したようにサファイア基板101を剥離することができる。   Next, as shown in FIG. 11B, laser light is irradiated from the back surface side of the sapphire substrate 101. Then, the GaN layer 412 is decomposed by an electric field, and nitrogen is evaporated by being divided into gallium (Ga) and nitrogen (N), and the sapphire substrate 101 can be peeled as shown in FIG.

ここで照射するレーザ光としては、サファイア基板101の上に成長されたGaN層412において吸収率が高い波長の光とすることが望ましい。具体的には、例えば窒素レーザを用いることができる。また、基板を安定して剥離するためには、レーザ光の照射密度は、20MW/cm2 以上とすることが望ましい。但し、結晶が多結晶であったり、InGaNのようなIn(インジウム)を含む層である場合には、1MW/cm2 程度でも基板を剥離することが可能であった。 As the laser light to be irradiated here, it is desirable to use light having a wavelength with high absorptance in the GaN layer 412 grown on the sapphire substrate 101. Specifically, for example, a nitrogen laser can be used. In order to peel the substrate stably, the irradiation density of the laser light is desirably 20 MW / cm 2 or more. However, when the crystal is a polycrystal or a layer containing In (indium) such as InGaN, the substrate can be peeled even at about 1 MW / cm 2 .

このようにしてサファイア基板101を剥離すると、GaN層412の剥離面においてGaNがガリウム(Ga)と窒素とに分離し、表面付近の窒素が乖離してGaリッチGaN層413が形成される。   When the sapphire substrate 101 is peeled in this manner, GaN is separated into gallium (Ga) and nitrogen on the peeled surface of the GaN layer 412, and nitrogen near the surface is separated to form a Ga-rich GaN layer 413.

このようにしてサファイア基板101を剥離した素子構造401の上下に電極402、414を形成し、へき開してチップ化する。GaリッチGaN層413の上にn側電極414を形成する際には、電極とGaN層413とが合金化しやすく、接触抵抗を従来よりも小さくすることができるという利点が得られる。   In this way, electrodes 402 and 414 are formed on the upper and lower sides of the element structure 401 from which the sapphire substrate 101 is peeled off, and cleaved to form a chip. When the n-side electrode 414 is formed on the Ga-rich GaN layer 413, the electrode and the GaN layer 413 are easily alloyed, and an advantage that the contact resistance can be made smaller than before can be obtained.

その後、p側電極402をヒートシンク500に接合させる。p側電極と金属ヒートシンクを接合するためには、高真空中でそれぞれの表面を水素やアルゴンなどのプラズマにより処理することが望ましい。この場合には、ヒートシンクの表面は、銅(Cu)、アルミニウム(Al)またはそのいずれかの合金によりコーティングされていることが望ましい。このようにして接合すれば、従来用いていたようなIn(インジウム)やガリウム(Ga)あるいはすず(Sn)、鉛(Pb)などの低融点金属半田を用いた場合に問題となっていた金属の這い上がりによる電流リークを解消することができる。   Thereafter, the p-side electrode 402 is bonded to the heat sink 500. In order to join the p-side electrode and the metal heat sink, it is desirable to treat each surface with a plasma such as hydrogen or argon in a high vacuum. In this case, the surface of the heat sink is preferably coated with copper (Cu), aluminum (Al), or any alloy thereof. If it joins in this way, the metal which became a problem when low melting metal solders, such as In (indium), gallium (Ga), tin (Sn), lead (Pb), etc. which were used conventionally are used. The current leakage due to the creeping up can be eliminated.

このようして製造したレーザ装置を動作させたところ、しきい値70mAで室温で連続発振した。また、発振波長は410nmであり、動作電圧は3.1Vであった。さらに、サファイア基板を介することなくヒートシンクにマウントすることにより、レーザの放熱特性は従来のものに比べて5倍向上した。また、共振器面をへき開により安定して形成することができるために端面反射率が高く、また、高反射コートを施した場合にも面の荒れが少ないので高反射が容易に得られる。これらの効果により、しきい値を始めとする諸特性を改善することができる。   When the laser device thus manufactured was operated, it continuously oscillated at room temperature with a threshold of 70 mA. The oscillation wavelength was 410 nm and the operating voltage was 3.1V. Furthermore, by mounting on a heat sink without going through a sapphire substrate, the heat dissipation characteristics of the laser were improved by a factor of 5 compared to the conventional one. Further, since the resonator surface can be stably formed by cleaving, the end face reflectance is high, and even when a highly reflective coating is applied, the surface is less rough and high reflection can be easily obtained. Due to these effects, various characteristics including a threshold value can be improved.

また、サファイア基板上に形成した従来の素子では、メサを形成し、同じ表面からp側とn側の電極をとっていたが、これと比較して本実施形態によればリーク電流が減少する。   Further, in the conventional element formed on the sapphire substrate, the mesa is formed and the p-side and n-side electrodes are taken from the same surface. However, according to this embodiment, the leakage current is reduced. .

さらに、窒化物系半導体とは熱膨張係数の異なるサファイア基板がないためにレーザの動作時の発熱による歪みが生じず素子の寿命が向上する。また、サファイア基板とGaN界面で生じていた光反射がないために発振モードが安定しており、しきい値も低下する。   Further, since there is no sapphire substrate having a different thermal expansion coefficient from that of a nitride semiconductor, distortion due to heat generation during the operation of the laser does not occur, and the lifetime of the device is improved. Further, since there is no light reflection occurring at the sapphire substrate and the GaN interface, the oscillation mode is stable and the threshold value is also lowered.

また、本実施形態においても、剥離したサファイア基板を再利用することにより、製造コストを大幅に低減することもできる。   Also in this embodiment, the manufacturing cost can be greatly reduced by reusing the peeled sapphire substrate.

従来は、プロセス中の取扱いの容易さや結晶成長時に用いる基板の関係上、研磨などにより薄膜化を行うものの、その全体の厚みは、100μm程度であった。しかし、このように厚い素子では、素子の特に活性層から発生した熱を放出するため際の熱抵抗及び熱容量が大きくなる。また、厚みが限定以上になると、熱の分布により素子中の歪みが大きくなり、特性の劣化を引き起こす。   Conventionally, due to the ease of handling during the process and the substrate used during crystal growth, the thickness of the entire film was about 100 μm, although it was thinned by polishing or the like. However, in such a thick element, the heat resistance and the heat capacity at the time of releasing heat generated from the active layer of the element are increased. On the other hand, when the thickness exceeds the limit, distortion in the element increases due to heat distribution, causing deterioration of characteristics.

本発明者は、このような素子の厚みと特性の関係を調べた。下記の表は、素子の厚みと、寿命試験により得られた素子寿命(時間)との関係を表すものである。   The inventor examined the relationship between the thickness and characteristics of such an element. The following table shows the relationship between the thickness of the element and the element life (time) obtained by the life test.

厚み(μm) 10 20 30 50 70
素子A 10 5 10 5 6 ×104 9 ×103 6 ×103
素子B 10 5 10 5 10 5 8 ×104 6 ×104
素子C 10 5 10 5 4 ×104 6 ×103 4 ×102
(時間)
ここで、素子Aは、ヒートシンクに接している窒化物層がGaNであるレーザ素子であり、素子Bは、ヒートシンクに接している窒化物層がAlGaN(Al組成は5%)、素子Cは、ヒートシンクに接している窒化物層がInGaN(In組成は10%)のレーザ素子である。いずれの素子構成の場合にも、素子の厚みが薄くなる方が寿命が良好であることが分かる。素子の構造によりばらつきがあるが、素子の厚みがおよそ20μmよりも薄くなると寿命が安定している。つまり、本実施形態において、素子の部分の厚みを20μm以下とすると、良好な寿命が得られる。
Thickness (μm) 10 20 30 50 70
Element A 10 5 10 5 6 × 10 4 9 × 10 3 6 × 10 3
Element B 10 5 10 5 10 5 8 × 10 4 6 × 10 4
Element C 10 5 10 5 4 × 10 4 6 × 10 3 4 × 10 2
(time)
Here, the element A is a laser element in which the nitride layer in contact with the heat sink is GaN, the element B is AlGaN (Al composition is 5%), and the element C is in contact with the heat sink. This is a laser element in which the nitride layer in contact with the heat sink is InGaN (In composition is 10%). In any of the element configurations, it can be seen that the lifetime is better when the element is thinner. Although there are variations depending on the structure of the element, the lifetime is stable when the thickness of the element is less than about 20 μm. That is, in this embodiment, when the thickness of the element portion is 20 μm or less, a good life can be obtained.

ここで、サファイア基板を剥離して得られる素子部の厚みが20μm以下の場合にも、通常は、既存の製造方法によりで製造することは十分に可能である。しかし、ハンドリングが容易でない場合には、サファイア基板を剥離する前に、p側電極を形成し、適当な基板を貼り付けてハンドリングを行えば良い。この場合に、貼り付ける基板として、へき開性のある基板を用い、素子のGaN層とへき開方向が平行になるように貼り付けることが望ましい。このようにすれば、レーザの端面を形成する際のへき開を円滑に行うことができる。このような基板としては、Si、SiC、GaAs、InP、GaP、GaNなどを用いることができる。この基板は、主要なプロセスが終了した時点で剥離すれば良い。このようにすれば、素子の厚みが薄い場合においても、ハンドリング性が向上し生産効率を改善することができる。   Here, even when the thickness of the element portion obtained by peeling off the sapphire substrate is 20 μm or less, it is usually possible to manufacture by an existing manufacturing method. However, if the handling is not easy, the p-side electrode may be formed and the appropriate substrate may be attached before the sapphire substrate is peeled off. In this case, it is desirable to use a substrate having a cleavage property as a substrate to be attached, and attach the substrate so that the cleavage direction is parallel to the GaN layer of the element. In this way, cleavage at the time of forming the end face of the laser can be performed smoothly. As such a substrate, Si, SiC, GaAs, InP, GaP, GaN, or the like can be used. This substrate may be peeled off when the main process is completed. In this way, even when the thickness of the element is thin, handling properties can be improved and production efficiency can be improved.

次に、本実施形態の第2の具体例について説明する。
図13は、本実施形態の第2の具体例を表す概略断面図である。
すなわち、同図は、サファイア基板101の上に素子構造を形成した状態を表す。同図に関しては、図12について前述した部分と同一の部分には、同一の符号を付して詳細な説明は省略する。
Next, a second specific example of the present embodiment will be described.
FIG. 13 is a schematic cross-sectional view illustrating a second specific example of the present embodiment.
That is, the drawing shows a state in which an element structure is formed on the sapphire substrate 101. With regard to this figure, the same parts as those described above with reference to FIG.

図13に示した具体例においては、結晶成長の際にいわゆるラテラル成長を行い結晶の欠陥を低減する。具体的には、サファイア基板101の上にGaN層502を成長し、成長室より取り出してGaN層502の一部を覆うように選択的にSiO2 層503を形成する。その後、再びMOCVD装置に導入し、SiO2 層503の間隙に露出するGaN層502を結晶成長の核として面内方向にGaNを成長させるラテラル成長により、GaN層504を成長する。 In the specific example shown in FIG. 13, so-called lateral growth is performed during crystal growth to reduce crystal defects. Specifically, a GaN layer 502 is grown on the sapphire substrate 101, taken out from the growth chamber, and a SiO 2 layer 503 is selectively formed so as to cover a part of the GaN layer 502. Thereafter, the GaN layer 504 is grown again by lateral growth in which the GaN layer 502 is introduced into the MOCVD apparatus again and grown in the in-plane direction using the GaN layer 502 exposed in the gap between the SiO 2 layers 503 as the nucleus of crystal growth.

その後、n型コンタクト層412からp型コンタクト層403までの各層を成長する。しかる後に、サファイア基板101の裏面側からレーザ光を照射して基板101を剥離し、GaN層504、SiO2 層503、GaN層504をドライエッチングにより除去してコンタクト層412を露出させる。さらに、電極を形成してレーザ素子が完成する。 Thereafter, each layer from the n-type contact layer 412 to the p-type contact layer 403 is grown. Thereafter, laser light is irradiated from the back side of the sapphire substrate 101 to peel off the substrate 101, and the contact layer 412 is exposed by removing the GaN layer 504, the SiO 2 layer 503, and the GaN layer 504 by dry etching. Further, an electrode is formed to complete the laser element.

本変形例によれば、サファイア基板101の上に窒化物系半導体の層をエピタキシャル成長するに際して、いわゆるラテラル成長を採用することにより、素子の各層の結晶欠陥を大幅に減少し、発光特性や電気特性さらに素子寿命を向上させることができる。   According to this modification, when a nitride-based semiconductor layer is epitaxially grown on the sapphire substrate 101, so-called lateral growth is employed, so that crystal defects in each layer of the device are greatly reduced, and light emission characteristics and electrical characteristics are obtained. Furthermore, the lifetime of the element can be improved.

次に、本実施形態の第3の具体例について説明する。
図14は、本実施形態の第3の具体例を表す概略断面図である。すなわち、同図は、サファイア基板101の上に素子構造を形成した状態を表す。まず、サファイア基板101の上にGaN層601を成長し、成長装置からウェーハを取り出し、一部分を残してSi02 膜602で表面を覆う。この後、再び成長を行う。すなわち、GaNバッファ層603、InGaN層604、n型GaN層605、n型GaN/AlGaN超格子クラッド層(GaN層:アンドープ、40nm、AlGaN層:Siドープ、3〜5×1018cm-3、40nm、全膜厚O.8μm)606、GaN光閉じ込め層(アンドープ、O.1μm)607、In0.2 Ga0.8 N/GaN−MQW活性層(アンドープ、井戸層2nm、障壁層4nm、3周期)608、GaN光閉じ込め層(アンドープ、0.1μm)609、第1のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)610、n型Al0.03Ga0.97N電流狭窄層(Siドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)611をこの順に成長する。
Next, a third specific example of the present embodiment will be described.
FIG. 14 is a schematic cross-sectional view illustrating a third specific example of the present embodiment. That is, the drawing shows a state in which an element structure is formed on the sapphire substrate 101. First, a GaN layer 601 is grown on a sapphire substrate 101, is taken out the wafer from the growth apparatus, it covers the surface with a Si0 2 film 602 leaving a portion. After this, growth is performed again. GaN buffer layer 603, InGaN layer 604, n-type GaN layer 605, n-type GaN / AlGaN superlattice cladding layer (GaN layer: undoped, 40 nm, AlGaN layer: Si-doped, 3-5 × 10 18 cm −3 , 40 nm, total film thickness O.8 μm) 606, GaN optical confinement layer (undoped, O.1 μm) 607, In 0.2 Ga 0.8 N / GaN-MQW active layer (undoped, well layer 2 nm, barrier layer 4 nm, 3 periods) 608 GaN optical confinement layer (undoped, 0.1 μm) 609, first p-type Al 0.03 Ga 0.97 N cladding layer (Mg doped, 1 × 10 18 cm −3 , Si doped, 1 × 10 17 cm −3 , 0 0.1 μm) 610, n-type Al 0.03 Ga 0.97 N current confinement layer (Si doped, 1 × 10 18 cm −3 , Si doped, 1 × 10 17 cm −3 , 0.1 μm) 611 Grows in order.

その後成長室からウェーハを取り出し、電流を流す部分をエッチングにより選択的に除去して第1のクラッド層610を露出させ、さらに第2のp型Al0.03Ga0.97Nクラッド層(Mgドープ、1×1018cm-3、Siドープ、1×1017cm-3、0.1μm)612、n型GaNコンタクト層613を成長する。この状態を表したものが図14である。 Thereafter, the wafer is taken out from the growth chamber, and a portion through which a current flows is selectively removed by etching to expose the first cladding layer 610, and a second p-type Al 0.03 Ga 0.97 N cladding layer (Mg doped, 1 × 10 18 cm −3 , Si-doped, 1 × 10 17 cm −3 , 0.1 μm) 612, and an n-type GaN contact layer 613 are grown. FIG. 14 shows this state.

この後、サファイア基板101の裏面からレーザ光を照射して基板101を剥離する。ここで、レーザ光の波長として、GaNに対しては透明でInGaNに対して吸収率が高い波長を用いることにより、InGaN層604にレーザ光を吸収させて電界によりInGaNが分解され、サファイア基板101とともにGaN層601、Si02 膜602およびGaNバッファ層603を剥離することができる。 Thereafter, the substrate 101 is peeled off by irradiating a laser beam from the back surface of the sapphire substrate 101. Here, by using a wavelength that is transparent with respect to GaN and has a high absorptance with respect to InGaN as the wavelength of the laser light, the InGaN layer 604 absorbs the laser light and InGaN is decomposed by an electric field, so that the sapphire substrate 101 At the same time, the GaN layer 601, the SiO 2 film 602 and the GaN buffer layer 603 can be peeled off.

InGaN層604のIn(インジウム)組成比が20%程度の場合には、レーザ光の波長は400nm前後がよい。   When the In (indium) composition ratio of the InGaN layer 604 is about 20%, the wavelength of the laser light is preferably around 400 nm.

このようにして剥離した後、素子の両面にそれぞれ電極を形成し、へき開してチップ化する。これをヒートシンク500の上にマウントすることにより、図15に示したような半導体レーザ装置が完成する。   After peeling in this way, electrodes are formed on both sides of the element and cleaved to form a chip. By mounting this on the heat sink 500, the semiconductor laser device as shown in FIG. 15 is completed.

また、図16は、ヒートシンク500と反対側の表面においてp側電極とn側電極を形成した例を表す概略断面図である。このレーザ素子も、前述したものと同様に、サファイア基板上に各層を結晶成長し、基板の裏面からレーザ光を照射することにより基板を剥離して形成することができる。図16の素子の構成は、図8に関して前述したものと概略同様であるので、ここでは同一の符号を付して詳細な説明は省略する。   FIG. 16 is a schematic cross-sectional view showing an example in which a p-side electrode and an n-side electrode are formed on the surface opposite to the heat sink 500. Similarly to the laser element described above, each layer can be formed by crystal growth of each layer on a sapphire substrate and peeling the substrate by irradiating laser light from the back surface of the substrate. The configuration of the element in FIG. 16 is substantially the same as that described above with reference to FIG. 8, and therefore, the same reference numerals are given here and detailed description thereof is omitted.

本実施形態においても、サファイア基板を容易且つ確実に剥離することができるので、前述した第1実施形態や第2実施形態と同様の効果を得ることができる。さらに、本実施形態においては、サファイア基板を剥離して得られる素子の厚みを20um以下とすることにより、前述したように寿命を改善することができる。   Also in this embodiment, since the sapphire substrate can be peeled easily and reliably, the same effects as those of the first embodiment and the second embodiment described above can be obtained. Furthermore, in this embodiment, the lifetime can be improved as described above by setting the thickness of the element obtained by peeling the sapphire substrate to 20 μm or less.

次に、本発明により得られるスタック(積層)型レーザについて説明する。   Next, the stack type laser obtained by the present invention will be described.

図17は、本発明により得られるスタック型レーザの構成を例示する概念図である。すなわち、本発明のスタック型レーザ700は、レーザ素子701を縦横に積層した構成を有する。それぞれのレーザ素子701の間には、ヒートシンク702が設けられ、電極としての役割も有する。また、一端に正極側の電極710が設けられ、他端に負極側の電極720が設けられる。レーザ素子701は、前述した第1乃至第3実施形態により製造することができ、それぞれ素子の上下にp側コンタクトとn側コンタクトを有するものである。電流の注入は、上下の電極710、720を介して行う。   FIG. 17 is a conceptual diagram illustrating the configuration of a stacked laser obtained by the present invention. That is, the stack type laser 700 of the present invention has a configuration in which the laser elements 701 are stacked vertically and horizontally. A heat sink 702 is provided between the laser elements 701 and also serves as an electrode. A positive electrode 710 is provided at one end, and a negative electrode 720 is provided at the other end. The laser element 701 can be manufactured according to the first to third embodiments described above, and has a p-side contact and an n-side contact above and below the element, respectively. Current injection is performed through the upper and lower electrodes 710 and 720.

このようなスタック型レーザにより超高出力が得られる。図17においては、5行5列にレーザ素子701を積層したレーザを例示したが、素子の個数は何個でもよい。本発明によれば、これらのレーザ素子701にはサファイア基板がないので放熱特性が良好で非常にコンパクトなスタック型レーザが得られる。これにより得られるレーザビームスポットは、固体レーザやガスレーザとほぼ同じサイズも可能であり大口径の平行ビームが得られる。   With such a stack type laser, an extremely high output can be obtained. Although FIG. 17 illustrates a laser in which laser elements 701 are stacked in 5 rows and 5 columns, the number of elements may be any number. According to the present invention, since these laser elements 701 do not have a sapphire substrate, it is possible to obtain a very compact stacked laser with good heat dissipation characteristics. The laser beam spot thus obtained can be almost the same size as a solid laser or gas laser, and a parallel beam with a large aperture can be obtained.

本発明によれば、特に高出力でビームスポットが小さいことと、半導体レーザゆえに高速変調ができることを利用することによりレーザプロジェクタの光源としても非常に理想的なスタック型レーザが実現される。   According to the present invention, a very ideal stack type laser can be realized as a light source for a laser projector by utilizing the fact that the beam spot is particularly small with high output and that high-speed modulation is possible because of the semiconductor laser.

本発明者の実験の結果、図17のレーザに電流を注入したところ、動作電圧15Vで発振しきい値150mA、駆動電流10Aにおいて出力90Wの発光特性が得られた。スタック型レーザを構成しているレーザ素子701の厚みが20μm程度なので、5段重ねた場合には、ヒートシンク702の厚さを加えても、全体の厚みは数mm程度である。   As a result of experiments by the present inventors, when a current was injected into the laser shown in FIG. 17, a light emission characteristic of 90 W output was obtained at an operating voltage of 15 V and an oscillation threshold of 150 mA and a driving current of 10 A. Since the thickness of the laser element 701 constituting the stacked laser is about 20 μm, the total thickness is about several mm even when the thickness of the heat sink 702 is added when five layers are stacked.

従来の高出力スタック型レーザにおいては、積層前の個々のレーザ素子の電極間の厚みが100μm以上もあり、つまり、レーザ素子の発光点の間隔がこのような素子の厚みの分だけあった。このようなレーザでは、それぞれの素子から放出されるレーザビームは独立したものであり、ある素子から放出された光が隣接する素子に与える影響は極めて小さかった。   In the conventional high-power stack type laser, the thickness between the electrodes of the individual laser elements before stacking is 100 μm or more, that is, the distance between the light emitting points of the laser elements is equal to the thickness of such elements. In such a laser, the laser beam emitted from each element is independent, and the influence of light emitted from a certain element on an adjacent element is extremely small.

これに対して、本発明によれば、個々のレーザ素子701の厚みを20μm程度とすることによって発光点が近接し、相互に隣接するレーザ素子からの光の影響をうけるようになる。その結果として、個々のレーザ素子701は、隣接する素子の活性層からの光により励起されやすくなり、発光効率が上昇する。   On the other hand, according to the present invention, by setting the thickness of each laser element 701 to about 20 μm, the light emitting points are close to each other, and the influence of light from the laser elements adjacent to each other is received. As a result, each laser element 701 is easily excited by light from the active layer of an adjacent element, and the light emission efficiency is increased.

図18は、本発明によるスタック型レーザの変形例を表す概念図である。すなわち、同図のスタック型レーザにおいては、ヒートシンク704としてダイヤモンド薄膜を用い、電流注入のための電極703をダイヤモンド薄膜704の上にパターニングして形成することにより、レーザ素子701のそれぞれを個別に制御することが可能である。   FIG. 18 is a conceptual diagram showing a modification of the stack type laser according to the present invention. That is, in the stack type laser shown in the figure, a diamond thin film is used as the heat sink 704, and an electrode 703 for current injection is formed by patterning on the diamond thin film 704, whereby each of the laser elements 701 is individually controlled. Is possible.

また、それぞれの素子701の電極とヒートシンク704の上の電極とを接合するために高真空中でそれぞれの表面を水素やアルゴンなどのプラズマにより処理し接合することにより、これまで用いていたような低融点金属を用いた場合に問題となっていた金属の這い上がりによる電流リークを抑えることができる。   Moreover, in order to join the electrode of each element 701 and the electrode on the heat sink 704, each surface is treated and joined with plasma of hydrogen, argon or the like in a high vacuum so that it has been used so far. Current leakage due to metal scooping, which has been a problem when using low melting point metals, can be suppressed.

また、ヒートシンク704の上下から圧力を加えることにより、結晶に歪みがかかりバレンスバンドのパンドスプリッティングが生じ、状態密度が小さくなるのでしきい値の低減が図れる。同時に密着性が良くなり熱抵抗が減少する。   In addition, when pressure is applied from above and below the heat sink 704, the crystals are distorted and valence band pand splitting occurs, and the state density is reduced, so that the threshold value can be reduced. At the same time, adhesion is improved and thermal resistance is reduced.

本発明のスタック型レーザをレーザプロジェクタに使用したところ1000インチの大型画面であっても屋外で日中に鑑賞可能な輝度の高い高品位なプロジェクタが実現された。また、これまではガスレーザを用いていたので1500kgもあったプロジェクタ装置の重量を50kgに減少することができた。   When the stack type laser of the present invention is used for a laser projector, a high-quality projector with high brightness that can be viewed outdoors during the day even with a large screen of 1000 inches has been realized. In addition, since the gas laser has been used so far, the weight of the projector device which has been 1500 kg can be reduced to 50 kg.

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。   The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples.

例えば、各具体例において用いたサファイア基板の他に、サファイアに限定されず、その他にも、例えば、スピネル、MgO、ScAlMgO4 、LaSrGaO4 、(LaSr)(AlTa)O3 などの絶縁性基板や、SiC、Si、Ge、GaAsなどの導電性基板も同様に用いてそれぞれの効果を得ることができる。また、II−VI族化合物半導体を基板として用いることもできる。ここで、ScAlMgO4 基板の場合には、(0001)面、(LaSr)(AlTa)O3 基板の場合には(111)面を用いることが望ましい。 For example, in addition to the sapphire substrate used in each specific example, the substrate is not limited to sapphire, and other insulating substrates such as spinel, MgO, ScAlMgO 4 , LaSrGaO 4 , (LaSr) (AlTa) O 3, etc. Similarly, conductive substrates such as SiC, Si, Ge, and GaAs can be used to obtain the respective effects. Also, II-VI group compound semiconductors can be used as the substrate. Here, it is desirable to use the (0001) plane in the case of the ScAlMgO 4 substrate and the (111) plane in the case of the (LaSr) (AlTa) O 3 substrate.

また、各具体例において示した発光素子の構造は一例に過ぎず、その構成は当業者が種々に変形することができる。例えば、各層の導電型は、反転させることが可能であり、また、活性層として多重量子井戸構造を採用したり、また、種々の電流狭窄構造を採用しても良い。   In addition, the structure of the light-emitting element shown in each specific example is merely an example, and the configuration can be variously modified by those skilled in the art. For example, the conductivity type of each layer can be reversed, a multiple quantum well structure can be adopted as the active layer, or various current confinement structures can be adopted.

さらに、本発明は半導体レーザに限定されず、発光ダイオードやその他の窒化物系半導体をもちいた発光素子に対して同様に適用して同様の効果を得ることができる。   Furthermore, the present invention is not limited to a semiconductor laser, and can be similarly applied to a light emitting element using a light emitting diode or other nitride-based semiconductor to obtain the same effect.

本発明の第1の実施の形態にかかる半導体発光素子の製造方法を例示する工程断面図である。6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor light emitting element according to the first embodiment of the invention; FIG. 図1のGaN12、AlGaN層13、GaN層14の部分を表す要部拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a main part showing portions of GaN 12, AlGaN layer 13, and GaN layer 14 in FIG. 「リフトオフ層」としてInGaNを用いた場合を例示する要部断面図である。FIG. 6 is a cross-sectional view of a main part illustrating a case where InGaN is used as a “lift-off layer”. 第1実施形態により作製した半導体レーザを例示する概略断面図である。1 is a schematic cross-sectional view illustrating a semiconductor laser manufactured according to a first embodiment. 図4と同様な製造方法により作製した発光ダイオードを表す概略断面図である。It is a schematic sectional drawing showing the light emitting diode produced with the manufacturing method similar to FIG. 本発明の第2実施形態を説明するための概念図である。It is a conceptual diagram for demonstrating 2nd Embodiment of this invention. 第2実施形態により製造した半導体レーザの構造の一例を表す概略断面図である。It is a schematic sectional drawing showing an example of the structure of the semiconductor laser manufactured by 2nd Embodiment. 第2実施形態により製造されるレーザ素子の別の具体例を表す概略断面図である。It is a schematic sectional drawing showing another specific example of the laser element manufactured by 2nd Embodiment. 本発明の第2実施形態の第1変型例を表す概略工程断面図である。It is an outline process sectional view showing the 1st modification of a 2nd embodiment of the present invention. 本発明の第2実施形態の第2変型例を表す概略工程断面図である。It is a schematic process sectional drawing showing the 2nd modification of 2nd Embodiment of this invention. 本発明の第3の実施の形態を表す要部工程断面図である。It is principal part process sectional drawing showing the 3rd Embodiment of this invention. 第3実施形態により製造されるレーザ素子の一例を表す概略断面図である。It is a schematic sectional drawing showing an example of the laser element manufactured by 3rd Embodiment. 第3実施形態の第2の具体例を表す概略断面図である。It is a schematic sectional drawing showing the 2nd specific example of 3rd Embodiment. 第3実施形態の第3の具体例を表す概略断面図である。It is a schematic sectional drawing showing the 3rd specific example of 3rd Embodiment. 第3実施形態による半導体レーザ装置を表す概略断面図である。It is a schematic sectional drawing showing the semiconductor laser apparatus by 3rd Embodiment. ヒートシンク500と反対側の表面においてp側電極とn側電極を形成した例を表す概略断面図である。It is a schematic sectional drawing showing the example which formed the p side electrode and the n side electrode in the surface on the opposite side to the heat sink 500. FIG. 本発明により得られるスタック型レーザの構成を例示する概念図である。It is a conceptual diagram which illustrates the structure of the stack type laser obtained by this invention. 本発明によるスタック型レーザの変形例を表す概念図である。It is a conceptual diagram showing the modification of the stack type laser by this invention.

符号の説明Explanation of symbols

12 GaN層
13 AlGaN層
14 GaN層
15 GaN層
16 多層構造部
17 治具
18 p側電極
19 n側電極
20A クラック
20B 空隙
20C ピット
21 InGaN層
24 n型Al0.08Ga0.92Nクラッド層
25 GaN光導波層
26 多重量子井戸構造からなる活性層部
27 GaN光導波層
28 p型Al0.08Ga0.92Nクラッド層
29 n型InGaNからなる電流狭窄層
30 p型GaNコンタクト層
31 p側電極
32 n側電極
34 n型Al0.08Ga0.92Nクラッド層
35 多重量子井戸構造(MQW)活性層
36 p型Al0.08Ga0.92Nクラッド層
37 p型GaNコンタクト層
38 p側電極
39 n側電極
40 チップキャリヤ
101 サファイア基板
102 空隙
103 GaNエピタキシャル層
104 多結晶化したGaN
106 素子構造
107 GaN層
108 マスク層
206 n型クラッド層
207 GaN光閉じ込め層
208 InO.2 GaO.8 N/GaN−MQW活性層
209 GaN光閉じ込め層
210 第1のp型Al0.03Ga0.97Nクラッド層
211 n型Al0.03Ga0.97N電流狭窄層
212 第2のp型Al0.03Ga0.97Nクラッド層
213 p型GaNコンタクト層
240 保護膜
250 n側電極
260 p側電極
300 ヒートシンク
401 素子構造部
402 p側電極
403 p型GaNコンタクト層
404 第1のAlGaNクラッド層
405 AlGaN電流狭窄層
406 第2のAlGaNクラッド層
407 AlGaNオーバーフロー防止層
408 GaNガイド層
409 MQW活性層
410 GaNガイド層
411 n型AlGaNクラッド層
412 n型GaNコンタクト層
413 Gaリッチn型GaN層
414 n側電極
500 ヒートシンク
601 GaN層
602 Si02
603 GaNパツファ層
604 InGaN層
605 n型GaN層
606 n型GaNクラッド層
607 GaN光閉じ込め層
608 活性層
609 GaN光閉じ込め層
610 第1のp型Al0.03Ga0.97Nクラッド層
611 n型Al0.03Ga0.97N電流狭窄層
612 第2のp型Al0.03Ga0.97Nクラッド層
613 n型GaNコンタクト層
700 スタック型レーザ
701 レーザ素子
702 ヒートシンク
703 電極
704 ヒートシンク
710 電極
720 電極
12 GaN layer 13 AlGaN layer 14 GaN layer 15 GaN layer 16 Multilayer structure 17 Jig 18 P-side electrode 19 n-side electrode 20A Crack 20B Cavity 20C Pit 21 InGaN layer 24 n-type Al 0.08 Ga 0.92 N cladding layer 25 GaN optical waveguide Layer 26 Active layer portion 27 having a multiple quantum well structure 27 GaN optical waveguide layer 28 p-type Al 0.08 Ga 0.92 N cladding layer 29 Current confinement layer 30 made of n-type InGaN p-type GaN contact layer 31 p-side electrode 32 n-side electrode 34 n-type Al 0.08 Ga 0.92 N cladding layer 35 multiple quantum well structure (MQW) active layer 36 p-type Al 0.08 Ga 0.92 N cladding layer 37 p-type GaN contact layer 38 p-side electrode 39 n-side electrode 40 chip carrier 101 sapphire substrate 102 Void 103 GaN epitaxial layer 104 Polycrystalline GaN
106 device structure 107 GaN layer 108 mask layer 206 n-type cladding layer 207 GaN optical confinement layer 208 In O.2 Ga O.8 N / GaN-MQW active layer 209 GaN optical confinement layer 210 first p-type Al 0.03 Ga 0.97 N clad layer 211 n-type Al 0.03 Ga 0.97 N current confinement layer 212 Second p-type Al 0.03 Ga 0.97 N clad layer 213 p-type GaN contact layer 240 protective film 250 n-side electrode 260 p-side electrode 300 heat sink 401 element structure 402 p-side electrode 403 p-type GaN contact layer 404 first AlGaN cladding layer 405 AlGaN current confinement layer 406 second AlGaN cladding layer 407 AlGaN overflow prevention layer 408 GaN guide layer 409 MQW active layer 410 GaN guide layer 411 n-type AlGaN Clad layer 412 n-type GaN contact layer 413 Ga-rich n-type GaN layer 414 n-side electrode 500 heat sink 601 GaN layer 602 Si0 2 film 603 GaN Patsufa layer 604 InGaN layer 605 n-type GaN layer 606 n-type GaN clad layer 607 GaN light confining layer 608 active layer 609 GaN optical confinement layer 610 First p-type Al 0.03 Ga 0.97 N clad layer 611 n-type Al 0.03 Ga 0.97 N current confinement layer 612 Second p-type Al 0.03 Ga 0.97 N clad layer 613 n-type GaN contact layer 700 Stack type Laser 701 Laser element 702 Heat sink 703 Electrode 704 Heat sink 710 Electrode 720 Electrode

Claims (3)

半導体発光素子の製造方法であって、
基板上に結晶欠陥または空隙の少なくともいずれかを含んだリフトオフ層を設ける工程と、
前記リフトオフ層の上に窒化物系半導体からなる層を設ける工程と、
前記基板と前記窒化物系半導体からなる層とを分離する工程と、
を備え
前記リフトオフ層は、InGaN層によって形成され、
前記InGaN層は前記空隙を含み、その密度が10 /cm 以上10 /cm 以下であることを特徴とする半導体発光素子の製造方法。
A method for manufacturing a semiconductor light emitting device, comprising:
Providing a lift-off layer including at least one of crystal defects or voids on the substrate;
Providing a layer made of a nitride-based semiconductor on the lift-off layer;
Separating the substrate and the nitride semiconductor layer;
Equipped with a,
The lift-off layer is formed by an InGaN layer,
The method of manufacturing a semiconductor light emitting element, wherein the InGaN layer includes the voids and has a density of 10 7 / cm 2 or more and 10 9 / cm 2 or less .
前記InGaN層のIn組成を10%以上としたことを特徴とする請求項記載の半導体発光素子の製造方法。 The method of manufacturing a semiconductor light emitting device according to claim 1, characterized in that the In composition of the InGaN layer is 10% or more. 前記InGaN層の層厚を0.1μm以上1μm以下としたことを特徴とする請求項1または2に記載の半導体発光素子の製造方法。 The method of manufacturing a semiconductor light emitting device according to claim 1 or 2, characterized in that the layer thickness of the InGaN layer is 0.1μm or 1μm or less.
JP2004005524A 2004-01-13 2004-01-13 Manufacturing method of semiconductor light emitting device Expired - Fee Related JP3998639B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004005524A JP3998639B2 (en) 2004-01-13 2004-01-13 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005524A JP3998639B2 (en) 2004-01-13 2004-01-13 Manufacturing method of semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27228698A Division JP3525061B2 (en) 1998-09-25 1998-09-25 Method for manufacturing semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007161662A Division JP4163240B2 (en) 2007-06-19 2007-06-19 Semiconductor light emitting device manufacturing method and semiconductor light emitting device manufacturing method

Publications (2)

Publication Number Publication Date
JP2004112000A JP2004112000A (en) 2004-04-08
JP3998639B2 true JP3998639B2 (en) 2007-10-31

Family

ID=32291363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005524A Expired - Fee Related JP3998639B2 (en) 2004-01-13 2004-01-13 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3998639B2 (en)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047324A1 (en) * 2004-09-29 2006-04-13 Osram Opto Semiconductors Gmbh LED array
KR100615146B1 (en) 2005-02-03 2006-08-22 엘지전자 주식회사 Method for lifting off GaN thin layer
KR100600371B1 (en) 2005-05-17 2006-07-18 엘지전자 주식회사 Method for fabricating light emitting device
JP5131889B2 (en) * 2005-12-06 2013-01-30 学校法人 名城大学 Method of manufacturing nitride compound semiconductor device
JP2007273897A (en) * 2006-03-31 2007-10-18 Pioneer Electronic Corp Multiple wavelength semiconductor laser device and method for manufacturing same
KR100815225B1 (en) * 2006-10-23 2008-03-19 삼성전기주식회사 Vertically structured light emitting diode device and method of manufacturing the same
KR100990635B1 (en) 2007-08-09 2010-10-29 삼성엘이디 주식회사 Method for forming vertically structured Light Emitting Diode device
KR101526566B1 (en) * 2008-03-28 2015-06-05 엘지이노텍 주식회사 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101499953B1 (en) * 2008-03-27 2015-03-06 엘지이노텍 주식회사 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20140019635A (en) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 Light emitting device and light emitting device package
JP6366996B2 (en) * 2014-05-19 2018-08-01 株式会社ディスコ Lift-off method
JP6399913B2 (en) * 2014-12-04 2018-10-03 株式会社ディスコ Wafer generation method
JP6358940B2 (en) * 2014-12-04 2018-07-18 株式会社ディスコ Wafer generation method
JP6358941B2 (en) * 2014-12-04 2018-07-18 株式会社ディスコ Wafer generation method
JP6399914B2 (en) * 2014-12-04 2018-10-03 株式会社ディスコ Wafer generation method
JP6391471B2 (en) * 2015-01-06 2018-09-19 株式会社ディスコ Wafer generation method
JP6450637B2 (en) * 2015-04-21 2019-01-09 株式会社ディスコ Lift-off method and ultrasonic horn
JP6472333B2 (en) * 2015-06-02 2019-02-20 株式会社ディスコ Wafer generation method
JP6482389B2 (en) * 2015-06-02 2019-03-13 株式会社ディスコ Wafer generation method
JP6478821B2 (en) * 2015-06-05 2019-03-06 株式会社ディスコ Wafer generation method
JP6562819B2 (en) * 2015-11-12 2019-08-21 株式会社ディスコ Method for separating SiC substrate

Also Published As

Publication number Publication date
JP2004112000A (en) 2004-04-08

Similar Documents

Publication Publication Date Title
JP3525061B2 (en) Method for manufacturing semiconductor light emitting device
JP3998639B2 (en) Manufacturing method of semiconductor light emitting device
US7279751B2 (en) Semiconductor laser device and manufacturing method thereof
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
US7268372B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
US7153715B2 (en) Semiconductor device and method for fabricating the same
US20090315045A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
US7773649B2 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
US8222670B2 (en) Semiconductor light emitting element and method for manufacturing same
KR100874077B1 (en) Nitride semiconductor laser device and method of manufacturing the same
JP2002246698A (en) Nitride semiconductor light-emitting device and method of manufacturing the same
JP2007207981A (en) Method of manufacturing nitride semiconductor light-emitting device
JP4015865B2 (en) Manufacturing method of semiconductor device
JP4493041B2 (en) Nitride semiconductor light emitting device
JP4043087B2 (en) Nitride semiconductor device manufacturing method and nitride semiconductor device
JP4163240B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device manufacturing method
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2007013191A (en) Semiconductor device and method for fabricating the same
JP4960777B2 (en) Edge-emitting semiconductor laser chip
JP2003273463A (en) Nitride semiconductor laser element and method of manufacturing the same
JP2005101536A (en) Nitride semiconductor laser element
JP4799582B2 (en) Manufacturing method of semiconductor device
JP2001257432A (en) Semiconductor substrate, manufacturing method therefor, and semiconductor light emitting element
JP3973679B2 (en) Group III nitride semiconductor laser device and method of manufacturing the same
JP2006135222A (en) Etching method and manufacturing method of semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees