JP3995790B2 - Crystal manufacturing method - Google Patents
Crystal manufacturing method Download PDFInfo
- Publication number
- JP3995790B2 JP3995790B2 JP09884198A JP9884198A JP3995790B2 JP 3995790 B2 JP3995790 B2 JP 3995790B2 JP 09884198 A JP09884198 A JP 09884198A JP 9884198 A JP9884198 A JP 9884198A JP 3995790 B2 JP3995790 B2 JP 3995790B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- gan
- layer
- substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、格子定数の異なる基板の上に品質のよい結晶を成長させその上に発光素子や電子デバイスを作製することにより、高性能で高信頼性のデバイスを得るための結晶製造方法に関し、特に、高効率で高信頼性の窒化ガリウム(GaN)系青色発光素子を作製するための結晶製造方法に関する。
【0002】
【従来の技術】
光電気集積回路(OEIC)は、光素子とSi系LSIとの集積により、大量の情報を高速に処理するためのデバイスであり、高度情報化社会には必須のデバイスとして期待され研究されて来た。光デバイスではAlGaAsレーザをSi基板上に作製する技術の開発が主目的であった。しかし、AlGaAs結晶とSi基板の格子定数、および熱膨張係数の大きな差のため、良質なAlGaAs結晶が製造できず、完成には至っていない。
【0003】
Si系LSIでは超高速、低消費電力次世代集積回路として、SOIやSIMOXが提案され、開発が急がれている。
【0004】
窒化ガリウム(GaN)系青色発光素子は、その大きな分解圧のため、大きなバルク結晶が得られていないため、サファイア等の異種材料を基板としてGaN結晶の製造が行われている。
【0005】
これらの代用基板では、窒化物半導体との格子定数差または熱膨張係数差が大きいために、該当基板直上に結晶欠陥、または結晶転位密度の少ない良好な結晶をエピタキシャル成長させることは困難である。例えば、窒化物半導体(GaN)の代用基板として、サファイア基板を使用した場合、該基板上に結晶成長した窒化物半導体(GaN)層内には109〜1010cm-2の貫通転位が存在することが知られている。
【0006】
この解決策として、図7に第58回応用物理学会学術講演会予稿集2p−Q−14,No.1(1997)p265に報告されている第1の従来例を示す。
【0007】
図において、700はサファイア基板、701はSiO2パターン、702はSiO2に設けられた開口部、703はMOCVD法で成長されたGaN単結晶膜である。本従来例に於いては、開口部から結晶成長が開始されるようなSiO2パターンによる成長抑制効果を用いたことにより、SiO2上のGaN単結晶704に於いてのみ、欠陥密度105〜106/cm2が得られており、SiO2パターンを用いない上記結晶よりも4桁程度欠陥密度が低減された。
【0008】
また図8は、第58回応用物理学会学術講演会講演予稿集2p−Q−15,No.1(1997)p266に報告された第2の従来例である。図において、800はサファイア基板、801はMOCVD法で成長されたGaN単結晶である。802はSiO2パターン、803はSiO2に設けられた開口部、804はHydride−VPE法で成長されたGaN結晶である。本従来例においてもHydride−VPE法で成長されたGaN結晶804の表面付近において、欠陥密度6×107/cm2が得られており、従来得られていた結晶よりも3桁程度欠陥密度が低減された。このような、従来例に示されたGaN単結晶膜をGaN系半導体デバイスの成長用基板として用いることによって、電子デバイスの高性能化が期待された。
【0009】
【発明が解決しようとする課題】
しかしながら、上述の従来例によっても、得られたGaN単結晶基板の品質は、今だ十分なものでなかった。例えば、半導体レーザデバイスでは発光領域付近に欠陥が存在しなければ、製品寿命に革新的な向上がもたらされるが、そのためには欠陥密度105/cm2以下が要求される。この意味において、上述の欠陥密度の低減は不十分であった。望ましくは、GaAs等の他のIII−V族半導体基板と同様の欠陥密度104/cm2以下が求められる。
【0010】
また、第1の従来例においては、欠陥密度の低減された高品質結晶は、SiO2パターン上に限られ、その他の領域は従来同様の結晶品質であって、結晶成長用基板としては使い難いものであった。
【0011】
第2の従来例においては、Hydride−VPE法により、数10μmと、エピタキシャル成長膜としては比較的厚い膜が成長されるため、その表面付近ではSiO2パターンの影響が緩和されて欠陥が均一に分布するので、このような問題が無いものの、欠陥密度の点からは、第1の従来例に劣るものであった。本発明は、このような従来の問題を解消することを目的とする。
【0012】
【課題を解決するための手段】
成長抑制効果のある物質からなる第1のパターン化マスクを含む基板上に窒化物半導体結晶を成長させる結晶製造方法において、第1のパターン化マスクの開口部から連続膜でない島状の窒化物半導体結晶を成長させる工程と、島状の窒化物半導体結晶の上面に成長抑制効果のある物質からなる第2のパターン化マスクを形成する工程と、島状の窒化物半導体結晶の側面からさらに結晶成長させて第2のパターン化マスクをも覆う工程を具備することを特徴としている。
【0013】
なお、第1のパターン化マスクと同じ材料で第2のパターン化マスクが形成されることが好ましい。また、基板がGaN基板であることが好ましい。
【0014】
【発明の実施の形態】
〔参考実施形態1〕
図1を参照して、本発明に密接に関連する参考実施形態1の結晶成長方法を解説する。
【0015】
先ず、所定の成長炉内に設置された、C面を表面として有するサファイア基板100上にトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、GaN層101を4μm厚成長させる。
【0016】
次いで、第1のパターン化したマスクを形成するため、GaN層101上に成長抑制物質としてスパッタ法にて厚さ200nmのSiO2膜を形成した。SiO2膜の形成方法としてスパッタ法に限定されなくて、他の方法例えば、真空蒸着法、CVD法でもよい。また、成長抑制物質としては、SiO2以外にAl2O3、TiO2等の酸化物やSiNxでもよい。次いで、通常のフォトレジスト法によりSiO2膜をストライプ幅7μmピッチ10μmの周期的ストライプ状パターンとし、第1のSiO2マスク102を形成した。ストライプの方向はGaN層101の結晶の〈1−100〉方向が望ましかった。
【0017】
このような基板を用いて、MOVPE法(有機金属気相成長法)でGaN結晶膜103を成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ3μmのGaN結晶膜103を成長させた。GaN結晶膜103は第1のマスクの開口部から成長を始め、基板に垂直方向より水平方向の方が成長速度が早いと言う異方性により、ほぼ基板全面に渡って平滑に成長した。
【0018】
しかし、第1のマスク直上では欠陥密度は105個/cm2以下であったが、マスク開口部のサファイア基板直上では依然として、欠陥密度が107個/cm2であった。従来例ではこのような場所を避けてレーザ素子を形成していたが、信頼性および歩留まりの点で不十分であった。
【0019】
次いで、前記GaN結晶膜103上に第2のマスクを形成した。第1のマスク形成と同じ方法のスパッタ法で200nmの厚さのSiO2膜を形成し、フォトレジスト法でストライプ幅8μm、ピッチ10μmの周期的ストライプ状パターンとし第2のSiO2マスク104を形成した。この時、第2のマスクの位置は第1のマスクの開口部とほぼ一致させることが肝要である。
【0020】
次いで、このような基板を用いて、MOVPE法(有機金属気相成長法)でGaN単結晶膜105を成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ3μmのGaNを成長させた。このように成長させたGaN単結晶膜105は全面に渡って、欠陥密度が1500個/cm2以下に減少し、極めて結晶性が向上した。
【0021】
上記参考実施形態1において、第1のマスクと第2のマスクを共にストライプ幅4μm、ピッチ10μmとし、互いに半ピッチずれた位置に配した場合(第1のマスクの欠如部より第2のマスク幅が小さい場合)においては、欠陥密度は5000個/cm2になり、従来の第1のマスクのみの場合に比べれば、十分に結晶欠陥の低減効果が観測された。この低減効果は、第1のマスクの欠如部より第2のマスク幅が大きく、両マスクにて完全にサファイア基板100から直上に伸びる結晶貫通転位をカバーしている場合に比べて、多少、欠陥密度は大きくなっており、第1のマスクの欠如部を完全に覆うように第2のマスクを形成することが肝要であることが確認できた。
【0022】
しかしながら、第1のマスクの欠如部より第2のマスク幅が小さい場合にはある程度の欠陥低減(約5000個/cm2)の効果と共に、GaN連続膜のc軸配向性が向上することがX線回析測定により分かった。第1のマスクの欠如部より第2のマスク幅が大きい場合には配向のばらつきを示すX線回析のω値(半値幅)は4〜6分程度であったが、本形状のマスクを使用することにより、ウエハ面内における、結晶の配向のばらつき(ω値)を2分まで低減することが確認された。従って、第1のマスクの欠如部より第2のマスク幅が小さい形状にてLEDや半導体レーザを作製した場合、第1のマスクの欠如部より第2のマスク幅が大きい場合に比べて、発光効率は多少劣るものの、ウエハ面内の発光効率やレーザの閾値電流の均一性は向上し、素子の作製歩留りは向上させることが可能であることが分かった。従って、必要とされる発光素子の特性に会わせて、第1のマスクの欠如部と第2のマスクの幅の関係を選択することが重要である。また、第1のマスクと第2のマスクを同一材料で形成すれば、蒸着装置を統一化でき、かつ同一の成長抑制効果により結晶膜の品質の安定化が可能となる(発光効率を優先する場合には、第1のマスクの欠如部より第2のマスクの幅を大きく選択し、特性の均一性や歩留まりを優先する場合には、第1のマスクの欠如部より第2のマスクの幅を小さく選択すべきである)。
【0023】
〔実施形態1〕
図2に本発明の実施形態1を示す。本実施形態1は、前述の参考実施形態1に比べて、第1のマスクを用いて成長させたGaN結晶膜203が連続膜でなく、第2のマスクが島状に成長したGaN結晶膜203の上面に形成されるところが異なるだけである。
【0024】
まず、サファイア基板200上にGaN層201を厚さ4μmに、参考実施形態1と同様に成長させる。本実施形態1の場合、第1のSiO2マスク202を用いて成長させた第1のGaN結晶膜203は、厚さ1μm、幅7μm、ピッチ10μmとした。次いで、第2のSiO2マスク204(厚さ200μm)を用いて第2のGaN単結晶膜205(厚さ)を成長させたところ欠陥密度が800個/cm2以下であり、良好な結晶が得られた。これは、GaN単結晶膜205が第1のGaN結晶の欠陥の少ない側面206からのみ成長する効果である。
【0025】
〔参考実施形態2〕
図3を参照して、本発明に密接に関連する参考実施形態2を解説する。参考実施形態1ではパターン化マスクへのGaNの結晶成長を2回の工程で行う必要があったが、本参考実施形態2では1回で済み、コスト的に有利である。本参考実施形態2においても、先ず、GaN層301を形成したサファイア基板300に参考実施形態1と同様にスパッタ法でSiO2膜を200nm形成する。これを通常のフォトレジスト法で幅4μmピッチ8μmでストライプ状にエッチングし、第1のSiO2マスク302を作製する。次いで、このような基板に同様にSiO2膜を形成し、第1のマスク上に幅2μmピッチ8μmのストライプ状の第2の下部SiO2マスク303を形成する。次に通常のフォトリソグラフ法により下部SiO2マスク303以外をフォトレジスト膜で被覆する。この方法は全面に例えばシプレー社のAZなどのフォトレジストをスピンコートし、下部SiO2マスク303部のみ露光、現像しレジスト膜を除去すればよい。更に、SiO2膜を形成し幅5μmピッチ8μmのストライプ状の第2の上部SiO2マスク304を形成する。その後、前述のフォトレジスト膜をアセトンなどの溶剤で除去する。この第2の下部SiO2マスク303と第2の上部SiO2マスク304とで第2のマスクとし、L字型を形成している。このような基板を用いて、MOVPE法でGaNを成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ3μmのGaN単結晶膜305を成長させた。成長は第1のSiO2マスク302の開口部から開始し、第2の上部SiO2マスクの304で基板に垂直方向の成長は停止し、その後基板と平行方向に成長し、第2の上部SiO2マスク304の開口部から基板に垂直方向へも成長を始め、最終的に、基板全面に渡って均一に成長した。GaN層301とサファイア基板300の界面から発生した該基板と垂直方向の転位は直上の第2の上部SiO2マスク304で停止し、かつ、基板と平行方向への転位は第2の下部SiO2マスク303によって停止する。従って、得られたGaN単結晶膜305は欠陥密度600/cm2以下と極めて良質のものであった。
【0026】
〔参考実施形態3〕
図4を参照して、本発明に密接に関連する参考実施形態3を解説する。先ず、GaN層401を形成したサファイア基板400に参考実施形態1と同様にスパッタ法でSiO2膜を200nm厚形成する。これを通常のフォトレジスト法で幅4μmピッチ8μmでストライプ状にエッチングし、第1のSi02マスク402を作製する。次いで、上記と同様の手法を用いて、GaN層401上に幅2μmピッチ8μmの第2の下部SiO2マスク403をストライプ状に形成する。次に通常のフォトリソグラフ法により下部SiO2マスク403以外をフォトレジスト膜で被覆する。この方法は全面に例えばシプレー社のAZなどのフォトレジストをスピンコートし、下部SiO2マスク403部のみ露光、現像しレジスト膜を除去すればよい。更に、SiO2の幅5μmピッチ8μmのストライプ状の第2の上部SiO2マスク404を、上記第2の下部SiO2マスク403上に形成する。この後、前述のフォトレジスト膜をアセトンなどの溶剤で除去する。このマスク第2の下部SiO2マスク403と第2の上部SiO2マスク404とで第2のマスクとしT字型を形成している。このような基板を用いて、MOVPE法でGaNを成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ3μmのGaN単結晶膜405を成長させた。成長は第1のSiO2マスク402の開口部から開始し、第2の上部SiO2マスク404で基板に垂直方向の成長は停止し、その後基板と平行方向に成長し、第2の上部SiO2マスク404の開口部から基板に垂直方向へも成長を始め、最終的に、基板全面に渡って均一に成長した。GaN層401とサファイア基板400の界面から発生した該基板と垂直方向の転位は直上の第2の上部SiO2マスク404で停止し、基板と平行方向への転位は第2の下部SiO2マスク403によって停止する。従って、得られたGaN単結晶膜405は欠陥密度800/cm2と極めて良質のものであった。
【0027】
〔参考実施形態4〕
図5を参照して、本発明に密接に関連する参考実施形態4を解説する。始めに、第1のパターン化したマスクを形成するため、GaN層501を形成したC面を表面とするサファイア基板500上に成長抑制物質としてスパッタ法にて厚さ200nmのSiO2膜を形成した。SiO2膜の成長方法としてスパッタ法に限定されなくて、他の方法例えば、真空蒸着法、CVD法でもよい。また、成長抑制物質としては、SiO2以外にAl2O3、TiO2等の酸化物やSiNxでもよい。次いで、通常のフォトレジスト法によりSiO2膜を幅3μmピッチ10μmのストライプ状で開口部を設け、第1のSiO2マスク502を形成した。ストライプの方向はGaN層501に関して〈1−100〉が望ましかった。
【0028】
このような基板を用いて、MOVPE法でGaNを成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ0.5μmのGaNを成長させた。GaN503は第1のマスクのエッジ部のみに成長し、第1のSiO2マスク502を埋めるまでには至らなかった。このエッジ部は結晶成長に対してポテンシャルの低い特異な点であるため、GaN503は欠陥のない極めて良質なものであった。
【0029】
次いで、このような基板上に第2のマスクを形成した。第1のマスク形成と同じスパッタ法で200nmの厚さのSiO2を形成し、フォトレジスト法で幅5μmピッチ10μmのストライプ状に第2のSiO2マスク504を形成した。
【0030】
次いで、このような基板を用いて、MOVPE法でGaN単結晶膜505を成長させた。所定の成長炉内でトリメチルガリウム(TMG)とアンモニア(NH3)を原料に用いて、成長温度1050℃で厚さ3μmのGaNを成長させた。このように成長させたGaN単結晶膜505は全面に渡って、欠陥密度が1000個/cm2以下に減少し、極めて結晶性が向上した。
【0031】
ここで、第2のマスクの遮光部が第1のマスクの開口部を塞ぐことが肝要である。
【0032】
〔参考実施形態5〕
図6を参照して、本発明に密接に関連する参考実施形態5を解説する。図6におけるサファイア基板600からGaN単結晶膜605は、図1におけるサファイア基板100からGaN単結晶膜105と対応する。
【0033】
この図6において、606はn−GaNコンタクト層、607はn−Al0.1Ga0.9Nクラッド層、608はn−GaNガイド層、609は5層のIn0.2Ga0.8N量子井戸層と6層のIn0.05Ga0.95N障壁層からなる多重量子井戸構造活性層、610はAl0.2Ga0.8N蒸発防止層、611はp−GaNガイド層、612はp−Al0.1Ga0.9Nクラッド層、613はp−GaNコンタクト層、614はp型電極、615はn型電極、616はSiO2絶縁膜である。
【0034】
本参考実施形態5において、サファイア基板600の表面はa面、r面、m面等の他の面方位であっても構わない。また、サファイア基板に限らずGaN基板、SiC基板、スピネル基板、MgO基板、Si基板、GaAs基板も用いることが出来る。特に、GaN基板の場合にはサファイア基板に比べて基板に堆積した窒化ガリウム系半導体材料との格子定数差が小さく良好な結晶性の膜が得られ、さらに、劈開しやすいため、劈開によるレーザ共振器の形成が容易であるという利点がある。n型クラッド層およびp型クラッド層は、Al0.1Ga0.9N以外のAl組成をもつAlGaN3元混晶でも良い。この場合、Al組成を大きくすると活性層とクラッド層とのエネルギーギャップ差および屈折率差が大きくなり、キャリアや光が活性層に閉じ込められてさらに発振閾値電流の低減および温度特性の向上が図れる。また、キャリアや光の閉じ込めが保持される程度でAl組成を小さくしていくと、クラッド層におけるキャリアの移動度が大きくなるため、半導体レーザ素子の素子抵抗を小さくできる利点がある。さらにこれらのクラッド層は微量に他の元素を含んだ4元混晶半導体でもよく、n−Al0.1Ga0.9Nクラッド層607とp−Al0.1Ga0.9Nクラッド層612とで混晶の組成が同一でなくても構わない。
【0035】
n−GaNガイド層608とp−GaNガイド層611は、そのエネルギーギャップが、多重量子井戸構造活性層609を構成する量子井戸層のエネルギーギャップとn−Al0.1Ga0.9Nクラッド層607、p−Al0.1Ga0.9Nクラッド層612のエネルギーギャップの間の値を持つような材料であればGaNにこだわらず他の材料、例えばInGaN、AlGaN3元混晶等を用いてもよい。また、ガイド層全体にわたってドナー又はアクセプタをドーピングする必要はなく、多重量子井戸構造活性層609側の一部のみをノンドープとしてもよく、さらにはガイド層全体をノンドープとしてもよい。この場合、ガイド層に存在するキャリアが少なくなり、自由キャリアによる光の吸収が低減されて、さらに発振閾値電流が低減できるという利点がある。
【0036】
多重量子井戸構造活性層609を構成するIn0.2Ga0.8N量子井戸層とIn0.05Ga0.95N障壁層は、必要なレーザ発振波長に応じてその組成を設定すればよく、発振波長を長くしたい場合は量子井戸層のIn組成を大きくし、短くしたい場合は量子井戸層のIn組成を小さくする。また量子井戸層と障壁層はInGaN3元混晶に微量の他の元素を含んだ4元以上の混晶半導体でもよい。さらに障壁層は単にGaNを用いてもよい。
【0037】
また、本参考実施形態5では、多重量子井戸構造活性層609に接するようにAl0.2Ga0.8N蒸発防止層610を形成しているが、これは多重量子井戸構造活性層609が成長温度を上昇している間に蒸発してしまうことを防ぐためである。従って、該多重量子井戸構造活性層を保護するものであればAl0.2Ga0.8N蒸発防止層610として用いることが出来、他のAl組成を有するAlGaN3元混晶やGaNを用いてもよい。また、このAl0.2Ga0.8N蒸発防止層610にMgをドーピングしてもよく、この場合はp−GaNガイド層611やp−Al0.1Ga0.9Nクラッド層612から正孔が注入され易くなるという利点がある。さらに、該多重量子構造活性層を構成している、量子井戸層のIn組成が小さい場合はAl0.2Ga0.8N蒸発防止層610を形成しなくても量子井戸層は蒸発しないため、特に、Al0.2Ga0.8N蒸発防止層610を形成しなくても、本参考実施形態5の窒化ガリウム系半導体レーザ素子の特性は損なわれない。
【0038】
次に、図6を参照して、上記窒化ガリウム系半導体レーザ作製方法を説明する。以下の説明では、MOVPE法を用いた場合を示しているが、GaNをエピタキシャル成長できる成長方法であればよく、MBEやHVPE等の他の気相成長法を用いることも出来る。
【0039】
先ず所定の成長炉内において、参考実施形態1と同様に作製された基板上に、トリメチルガリウム(TMG)とアンモニア(NH3)およびシランガス(SiH4)を原料に用いて、成長温度1050℃で厚さ3μmのSiをドープしたn−GaNコンタクト層606を成長する。さらに、続けてトリメチルアルミニウム(TMA)を原料に加え、成長温度1050℃のままで0.4μmのSiドープn−Al0.1Ga0.9Nクラッド層607を成長する。続けて、TMAを原料から除いて、成長温度は1050℃のままで厚さ0.1μmのSiをドープしたn−GaNガイド層608を成長する。
【0040】
次に、成長温度を750℃に下げて、TMGとNH3、及びトリメチルインジウム(TMI)を原料に用いて、In0.05Ga0.95N障壁層(厚さ5nm)/In0.2Ga0.8N量子井戸層(厚さ2nm)を5周期成長した後、In0.05Ga0.95N障壁層(厚さ5nm)を成長することにより多重量子井戸構造活性層609(トータルの厚さ40nm)を作製する。さらに続けてTMG,TMAとNH3を原料に用いて、成長温度は750℃のままで厚さ20nmのAl0.2Ga0.8N蒸発防止層610を成長する。
【0041】
次に、再び成長温度を1050℃に上昇して、TMGとNH3、およびビスエチルシクロペンタジエニルマグネシウム(FtCp2Mg)を原料に用いて、厚さ0.1μmのMgドープp−GaNガイド層611を成長する。さらに続けてTMAを原料に加え、成長温度は1050℃のままで厚さ0.4μmのMgドープp−Al0.1Ga0.9Nクラッド層612を成長する。続けて、TMAを原料から除いて、成長温度は1050℃のままで厚さ0.2μmのMgをドープしたp−GaNコンタクト層613を成長して、窒化ガリウム系エピキシャルウエハを完成する。その後、このウエハを800℃の窒素ガス雰囲気中でアニールして、Mgドープのp型層を低抵抗化する。
【0042】
さらに、通常のフォトリソグラフィとドライエッチング技術を用いて、200μm幅のストライプ状にp−GaNコンタクト層613の最表面から、n−GaNコンタクト層606が露出するまでエッチングを行いメサ構造を作製する。次に、上記と同様のフォトリソグラフィとドライエッチング技術を用いて、残ったp−GaNコンタクト層613、p−Al0.1Ga0.9Nクラッド層612をエッチングする。この時、ストライプ状のリッジ構造は、200μmの両端より3μm以上離しておけばよく、本参考実施形態5ではn型電極615を形成する側のメサ構造の端より10μm離れたところにストライプ状のリッジ構造を形成した。このようにn型電極615に近付けるようにストライプ状のリッジ構造を配置すれば、素子の電気抵抗が小さくなり動作電圧が低減される。また、このドライエッチシグの際には多重量子井戸構造活性層609に達しないようにエッチングを停止しているので、活性層へのエッチングダメージが抑えられており、信頼性の低下や発振閾値電流の増大が防がれている。
【0043】
続いて、リッジの側面とリッジ以外のp型層表面に厚さ200nmのSiO2絶縁膜616を電流阻止層として形成する。このSiO2絶縁膜616とp−GaNコンタクト層613の表面にニッケルと金からなるp型電極614を形成し、エッチングにより露出したn−GaNコンタクト層606の表面にチタンとアルミニウムからなるn型電極615を形成して、窒化ガリウム系LDウエハを完成する。
【0044】
その後、このウエハをリッジストライプと垂直な方向に劈開してレーザの共振面を形成し、さらに個々のチップに分割する。そして、各チップをステムにマウントし、ワイヤボンディングにより各電極とリード端子とを接続して、窒化ガリウム系半導体レーザ素子を完成する。
【0045】
以上のようにして作製された半導体レーザ素子は、発振波長410nm、発振閾値20mAという良好なレーザ特性が得られた。また、結晶欠陥の減少により、寿命が105時間(60℃)と極めて信頼性の高いレーザ素子であった。また、結晶欠陥を有するレーザ素子の割合が極めて低下し、素子歩留まり80%以上が得られた。
【0046】
なお、本参考実施形態5では、多重量子井戸構造活性層609を構成する量子井戸層と障壁の層厚をそれぞれ2nm,5nmとしたが、量子井戸層と障壁層の各層厚を10nm以下とすれば、本参考実施形態5に拘らず、他の層厚でも同等の効果が得られる。また、多重量子井戸構造活性層609の量子井戸層数は4層や3層でもよく、単一量子井戸構造活性層でも構わない。
【0047】
さらに本参考実施形態5では絶縁体であるサファイアを基板として用いたため、エッチングにより露出した、n−GaNコンタクト層606の表面にn型電極615を形成しているが、n型導電性を有するGaN,SiC,Si,GaAs等を用いれば、この基板の裏面にn型電極615を形成してもよい。この場合、200μm幅のストライプ状のリッジ構造は半導体レーザ素子チップの両端より3μm以上離しておけばよい。また、p型とn型の構成を逆にしても構わない。
【0048】
【発明の効果】
上述したように、本発明による窒化ガリウム結晶では、成長抑制効果のある物質を異なる面に貫通転位の成長が阻止されるように逆のマスクパターンで形成することにより、結晶欠陥密度が104cm2以下と極めて少ない結晶が得られた。このような結晶を用いて作製した窒化ガリウム半導体レーザは信頼性が高くかつ極めて歩留まりがよく低コストで生産できた。
【図面の簡単な説明】
【図1】 本発明に密接に関連する参考実施形態1を示す窒化ガリウム半導体基体の断面図である。
【図2】 本発明の実施形態1を示す窒化ガリウム半導体基体の断面図である。
【図3】 本発明に密接に関連する参考実施形態2を示す窒化ガリウム半導体基体の断面図である。
【図4】 本発明に密接に関連する参考実施形態3を示す窒化ガリウム半導体基体の断面図である。
【図5】 本発明に密接に関連する参考実施形態4を示す窒化ガリウム半導体基体の断面図である。
【図6】 本発明に密接に関連する参考実施形態5を示す窒化ガリウム半導体基体の断面図である。
【図7】 第1の従来例のGaN結晶膜を示す断面図である。
【図8】 第2の従来例のGaN結晶膜を示す断面図である。
【符号の説明】
100,200,300,400,500,600 サファイア基板
101,201,301,401,501,601 GaN層
102,202,302,402,502,602 第1のSiO2マスク
103,203,603 GaN結晶膜
104,204,504 第2のSiO2マスク
105,205,305,405,505,605 GaN単結晶膜
206 GaN 結晶膜203結晶の側面
303,403, 第2の下部SiO2マスク
304,404 第2の上部SiO2マスク
503 GaN
604 第2のSiO2マスク
606 n−GaNコンタクト層
607 n−Al0.1Ga0.9Nクラッド層
608 n−GaNガイド層
609 多重量子井戸構造活性層
610 Al0.2Ga0.8N蒸発防止層
611 p−GaNガイド層
612 p−Al0.1Ga0.9Nクラッド層
613 p−GaNコンタクト層
614 p型電極
615 n型電極
616 SiO2絶縁膜
700,800 サファイア基板
701,802 SiO2パターン
702,803 開口部
703 GaN単結晶膜
704 SiO2上のGaN単結晶
801 MOCVD法で成長されたGaN単結晶
804 Hydride−VPE法で成長されたGaN結晶[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a crystal manufacturing method for obtaining a high-performance and high-reliability device by growing a high-quality crystal on a substrate having a different lattice constant and manufacturing a light-emitting element or an electronic device on the crystal.To the lawIn particular, a highly efficient and reliable gallium nitride (GaN) blue light emitting deviceTheHow to make crystals to makeTo the lawRelated.
[0002]
[Prior art]
An opto-electric integrated circuit (OEIC) is a device for processing a large amount of information at high speed by integrating an optical element and a Si-based LSI, and has been expected and studied as an indispensable device in the advanced information society. It was. In optical devices, the main purpose was to develop a technique for producing an AlGaAs laser on a Si substrate. However, due to a large difference in lattice constant and thermal expansion coefficient between the AlGaAs crystal and the Si substrate, a high-quality AlGaAs crystal cannot be manufactured and has not been completed.
[0003]
For Si-based LSIs, SOI and SIMOX have been proposed as ultra-high speed, low power consumption next generation integrated circuits, and their development is urgently needed.
[0004]
Since gallium nitride (GaN) blue light-emitting elements do not have large bulk crystals due to their large decomposition pressure, GaN crystals are manufactured using different materials such as sapphire as a substrate.
[0005]
Since these substitute substrates have a large difference in lattice constant or thermal expansion coefficient from the nitride semiconductor, it is difficult to epitaxially grow a good crystal having a small crystal defect or crystal dislocation density directly on the substrate. For example, when a sapphire substrate is used as a substitute substrate for a nitride semiconductor (GaN), the nitride semiconductor (GaN) layer grown on the substrate has 109-10Tencm-2It is known that threading dislocations exist.
[0006]
As a solution to this problem, FIG. 7 shows the 58th JSAP Scientific Lecture Proceedings 2p-Q-14, No. 1 (1997) p265 shows a first conventional example.
[0007]
In the figure, 700 is a sapphire substrate, 701 is SiO.2Pattern, 702 is SiO2703 is a GaN single crystal film grown by MOCVD. BookConventionalIn the example, SiO such that crystal growth starts from the opening.2By using the growth suppression effect by the pattern, SiO2Only in the upper GaN
[0008]
FIG. 8 shows the 58th JSAP Scientific Lecture Proceedings 2p-Q-15, No. 8; 1 (1997) p266, the second reportedConventionalIt is an example. In the figure, 800 is a sapphire substrate, and 801 is a GaN single crystal grown by MOCVD. 802 is SiO2Pattern, 803 is SiO2804 is a GaN crystal grown by the Hide-VPE method. BookConventionalIn the example as well, the defect density of 6 × 10 6 is near the surface of the
[0009]
[Problems to be solved by the invention]
However, even with the above-described conventional example, the quality of the obtained GaN single crystal substrate has not been sufficient yet. For example, in the case of a semiconductor laser device, if there is no defect near the light emitting region, an innovative improvement in the product life is brought about.Five/ Cm2The following are required: In this sense, the above-described reduction in defect density was insufficient. Desirably, the defect density is the same as that of other III-V semiconductor substrates such as GaAs.Four/ Cm2The following are required:
[0010]
In the first conventional example, the high-quality crystal with a reduced defect density is SiO 2.2The other regions are limited to the pattern, and the other regions have the same crystal quality as the conventional one, and are difficult to use as a crystal growth substrate.
[0011]
In the second conventional example, a relatively thick film is grown as an epitaxial growth film by several tens of μm by the Hide-VPE method.2Since the influence of the pattern is alleviated and the defects are uniformly distributed, there is no such problem, but the defect density is inferior to the first conventional example. An object of the present invention is to solve such a conventional problem.
[0012]
[Means for Solving the Problems]
In a crystal manufacturing method of growing a nitride semiconductor crystal on a substrate including a first patterned mask made of a substance having a growth-inhibiting effect, an island-shaped nitride semiconductor that is not a continuous film from the opening of the first patterned mask A step of growing a crystal, a step of forming a second patterned mask made of a substance having a growth-inhibiting effect on the upper surface of the island-shaped nitride semiconductor crystal, and further crystal growth from the side surface of the island-shaped nitride semiconductor crystal And a step of covering the second patterned mask.
[0013]
Note that the second patterned mask is preferably formed using the same material as the first patterned mask. The substrate is preferably a GaN substrate.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
[Reference implementationForm 1]
With reference to FIG.Reference implementation closely related to the inventionForm1The crystal growth method is explained.
[0015]
First, trimethylgallium (TMG) and ammonia (NH) are placed on a
[0016]
Next, in order to form a first patterned mask, a 200 nm thick SiO2 film is formed on the GaN
[0017]
Using such a substrate, the GaN
[0018]
However, the defect density is 10 directly above the first mask.FivePiece / cm2The defect density was still 10 directly above the sapphire substrate at the mask opening.7Piece / cm2Met. In the conventional example, the laser element is formed avoiding such a place, but it is insufficient in terms of reliability and yield.
[0019]
Next, a second mask was formed on the GaN
[0020]
Next, using such a substrate, the GaN
[0021]
the abovereferenceEmbodiment1In the case where both the first mask and the second mask have a stripe width of 4 μm and a pitch of 10 μm and are arranged at positions shifted from each other by a half pitch (when the second mask width is smaller than the lack of the first mask). The defect density is 5000 pieces / cm2Thus, compared with the case of the conventional first mask alone, a sufficient crystal defect reduction effect was observed. This reduction effect is somewhat smaller than when the second mask width is larger than the lack of the first mask, and both masks completely cover the crystal threading dislocations extending directly from the
[0022]
However, if the width of the second mask is smaller than the lack of the first mask, a certain degree of defect reduction (about 5000 / cm2) is achieved.2It has been found by X-ray diffraction measurement that the c-axis orientation of the GaN continuous film is improved together with the effect of). When the second mask width is larger than the lacking portion of the first mask, the ω value (half-value width) of X-ray diffraction indicating variation in orientation was about 4 to 6 minutes. By using theCIt was confirmed that variation in crystal orientation (ω value) was reduced to 2 minutes. Accordingly, when an LED or a semiconductor laser is manufactured in a shape in which the second mask width is smaller than the lacking portion of the first mask, light emission is performed as compared with the case where the second mask width is larger than the lacking portion of the first mask. Although efficiency is somewhat inferior,CIt was found that the luminous efficiency and uniformity of the laser threshold current can be improved, and the production yield of the device can be improved. Therefore, it is important to select the relationship between the lack of the first mask and the width of the second mask in accordance with the required characteristics of the light emitting element. Further, if the first mask and the second mask are formed of the same material, the vapor deposition apparatus can be unified, and the quality of the crystal film can be stabilized by the same growth suppression effect (emission efficiency is given priority). In this case, when the width of the second mask is selected to be larger than the lack of the first mask and priority is given to the uniformity of characteristics and the yield, the width of the second mask is greater than the lack of the first mask. Should be chosen smaller).
[0023]
[ActualProcessingstate1]
Figure 2Embodiment 1 of the present inventionIndicates.Embodiment 1The aboveReference implementationCompared to Embodiment 1, the
[0024]
First, the
[0025]
[Reference implementationForm2]
Referring to FIG.Reference implementation closely related to the present inventionForm2Is explained.Reference implementationIn Form 1, it was necessary to perform GaN crystal growth on the patterned mask in two steps.Reference embodiment 2In this case, only one time is required, which is advantageous in terms of cost.Also in this reference embodiment 2,First, on the
[0026]
[Reference implementationForm3]
Referring to FIG.Reference implementation closely related to the present inventionForm3Is explained. First, on the
[0027]
[Reference implementationForm4]
Refer to FIG.Reference implementation closely related to the present inventionForm4Is explained. First, in order to form a first patterned mask, a 200 nm-thick SiO2 film is formed by sputtering as a growth inhibitor on the
[0028]
Using such a substrate, GaN was grown by the MOVPE method. Trimethylgallium (TMG) and ammonia (NH) in a predetermined growth furnaceThree) Was used as a raw material to grow GaN having a thickness of 0.5 μm at a growth temperature of 1050 °
[0029]
Next, a second mask was formed on such a substrate. 200 nm thick SiO 2 by the same sputtering method as the first mask formation2Then, the second SiO is formed into a stripe shape having a width of 5 μm and a pitch of 10 μm by a photoresist method.2A mask 504 was formed.
[0030]
Next, using such a substrate, a GaN
[0031]
Here, it is important that the light shielding portion of the second mask closes the opening of the first mask.
[0032]
[Reference implementationForm5]
Refer to FIG.Reference implementation closely related to the present inventionForm5Is explained. FIG.InThe GaN
[0033]
This figure6606 is an n-GaN contact layer, and 607 is n-Al.0.1Ga0.9N clad layer, 608 is an n-GaN guide layer, 609 is a five-layer In layer0.2Ga0.8N quantum well layer and 6 layers of In0.05Ga0.95Multiple quantum well structure active layer composed of N barrier layer, 610 is Al0.2Ga0.8N evaporation prevention layer, 611 is a p-GaN guide layer, 612 is p-Al0.1Ga0.9N-cladding layer, 613 is a p-GaN contact layer, 614 is a p-type electrode, 615 is an n-type electrode, and 616 is SiO2It is an insulating film.
[0034]
BookReference embodiment 5In this case, the surface of the
[0035]
The energy gap of the n-
[0036]
In constituting the multiple quantum well structure
[0037]
Also bookReference implementationForm5Then, Al is in contact with the multiple quantum well structure active layer 609.0.2Ga0.8The N
[0038]
Next, the gallium nitride based semiconductor laser manufacturing method will be described with reference to FIG. In the following description, the case where the MOVPE method is used is shown, but any growth method capable of epitaxially growing GaN may be used, and other vapor phase growth methods such as MBE and HVPE can also be used.
[0039]
First, the prescribed growth furnaceWithin the reference implementationForm 1alikeProductionWasOn the board,Trimethylgallium (TMG) and ammonia (NHThree) And silane gas (SiH)Four) Is used as a raw material, and an n-
[0040]
Next, the growth temperature is lowered to 750 ° C., and TMG and NHThree, And trimethylindium (TMI) as a raw material, In0.05Ga0.95N barrier layer (thickness 5 nm) / In0.2Ga0.8After five periods of growth of the N quantum well layer (thickness 2 nm), In0.05Ga0.95A multi-quantum well structure active layer 609 (total thickness 40 nm) is formed by growing an N barrier layer (thickness 5 nm). Continue to TMG, TMA and NHThreeAs a raw material, the growth temperature remains at 750 ° C. and the thickness is 20 nm.0.2Ga0.8An N
[0041]
Next, the growth temperature is again increased to 1050 ° C., and TMG and NHThree, And bisethylcyclopentadienylmagnesium (FtCp2A Mg-doped p-
[0042]
In addition, a normal photolithographAndUsing a dry etching technique, etching is performed from the outermost surface of the p-
[0043]
Subsequently, 200 nm thick SiO2 is formed on the side surface of the ridge and the surface of the p-type layer other than the ridge.2An insulating film 616 is formed as a current blocking layer. This SiO2A p-
[0044]
After this,HaCleavage is performed in a direction perpendicular to the ridge stripe to form a laser resonance surface, which is further divided into individual chips. Then, each chip is mounted on the stem andYaboEach electrode and the lead terminal are connected by bonding to complete a gallium nitride based semiconductor laser device.
[0045]
The semiconductor laser device fabricated as described above has good laser characteristics with an oscillation wavelength of 410 nm and an oscillation threshold of 20 mA. In addition, due to the reduction of crystal defects,Life span10FiveThe laser device was extremely reliable in terms of time (60 ° C.). In addition, the ratio of laser elements having crystal defects was extremely reduced, and an element yield of 80% or more was obtained.
[0046]
BookReference implementationForm5Then, the thicknesses of the quantum well layer and the barrier constituting the multi-quantum well structure
[0047]
More booksReference implementationForm5In this case, since sapphire, which is an insulator, is used as a substrate, an n-
[0048]
【The invention's effect】
As described above, the gallium nitride crystal according to the present invention has a crystal defect density of 10 by forming a material having a growth inhibiting effect on a different surface with a reverse mask pattern so as to prevent the growth of threading dislocations.Fourcm2Very few crystals were obtained: A gallium nitride semiconductor laser manufactured using such a crystal has high reliability and has a very high yield and can be produced at low cost.
[Brief description of the drawings]
FIG. 1 shows the present invention.Embodiment 1 closely related toIt is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
FIG. 2 of the present inventionEmbodiment 1It is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
FIG. 3Embodiment 2 closely related toIt is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
FIG. 4 The present inventionEmbodiment 3 closely related toIt is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
FIG. 5 shows the present invention.Embodiment 4 closely related toIt is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
FIG. 6Embodiment 5 closely related toIt is sectional drawing of the gallium nitride semiconductor base | substrate which shows.
[Fig. 7]First1 is a cross-sectional view showing a conventional GaN crystal film of FIG.
[Fig. 8]First2 is a cross-sectional view showing a conventional GaN crystal film of FIG.
[Explanation of symbols]
100, 200, 300, 400, 500, 600 Sapphire substrate
101, 201, 301, 401, 501, 601 GaN layer
102, 202, 302, 402, 502, 602 First SiO2mask
103, 203, 603 GaN crystal film
104, 204, 504 Second SiO2mask
105, 205, 305, 405, 505, 605 GaN single crystal film
206 Side surface of
303, 403, second lower SiO2mask
304, 404 Second upper SiO2mask
503 GaN
604 Second SiO2mask
606 n-GaN contact layer
607 n-Al0.1Ga0.9N clad layer
608 n-GaN guide layer
609 Active layer with multiple quantum well structure
610 Al0.2Ga0.8N evaporation prevention layer
611 p-GaN guide layer
612 p-Al0.1Ga0.9N clad layer
613 p-GaN contact layer
614 p-type electrode
615 n-type electrode
616 SiO2Insulation film
700,800 sapphire substrate
701,802 SiO2pattern
702, 803 opening
703 GaN single crystal film
704 SiO2GaN single crystal on
801 GaN single crystal grown by MOCVD
804 GaN crystal grown by hydride-VPE method
Claims (3)
前記第1のパターン化マスクの開口部から連続膜でない島状の窒化物半導体結晶を成長させる工程と、
前記島状の窒化物半導体結晶の上面に成長抑制効果のある物質からなる第2のパターン化マスクを形成する工程と、
前記島状の窒化物半導体結晶の側面からさらに結晶成長させて前記第2のパターン化マスクをも覆う工程を具備することを特徴とする結晶製造方法。In a crystal manufacturing method for growing a nitride semiconductor crystal on a substrate including a first patterned mask made of a substance having a growth inhibiting effect,
Growing an island-shaped nitride semiconductor crystal that is not a continuous film from the opening of the first patterned mask;
Forming a second patterned mask made of a material having a growth-inhibiting effect on the upper surface of the island-shaped nitride semiconductor crystal;
A crystal manufacturing method comprising a step of further growing a crystal from a side surface of the island-shaped nitride semiconductor crystal and covering the second patterned mask.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09884198A JP3995790B2 (en) | 1998-04-10 | 1998-04-10 | Crystal manufacturing method |
US09/289,575 US6294440B1 (en) | 1998-04-10 | 1999-04-09 | Semiconductor substrate, light-emitting device, and method for producing the same |
US09/904,162 US6765233B2 (en) | 1998-04-10 | 2001-07-11 | Semiconductor substrate, light emitting device, and method for producing the same |
US10/087,889 US6586316B2 (en) | 1998-04-10 | 2002-03-01 | Method for producing a semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09884198A JP3995790B2 (en) | 1998-04-10 | 1998-04-10 | Crystal manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006300554A Division JP4390797B2 (en) | 2006-11-06 | 2006-11-06 | Crystal manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297630A JPH11297630A (en) | 1999-10-29 |
JP3995790B2 true JP3995790B2 (en) | 2007-10-24 |
Family
ID=14230492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09884198A Expired - Fee Related JP3995790B2 (en) | 1998-04-10 | 1998-04-10 | Crystal manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3995790B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6500257B1 (en) * | 1998-04-17 | 2002-12-31 | Agilent Technologies, Inc. | Epitaxial material grown laterally within a trench and method for producing same |
JP4547746B2 (en) * | 1999-12-01 | 2010-09-22 | ソニー株式会社 | Method for producing crystal of nitride III-V compound |
EP1495169B1 (en) | 2002-04-15 | 2012-10-10 | The Regents of The University of California | Dislocation reduction in non-polar gallium nitride thin films |
KR101591677B1 (en) * | 2014-09-26 | 2016-02-18 | 광주과학기술원 | Method for growing nitride-based semiconductor with high quality |
JP2016092399A (en) * | 2014-10-31 | 2016-05-23 | セイコーエプソン株式会社 | Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device |
-
1998
- 1998-04-10 JP JP09884198A patent/JP3995790B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297630A (en) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6294440B1 (en) | Semiconductor substrate, light-emitting device, and method for producing the same | |
JP3770014B2 (en) | Nitride semiconductor device | |
US6606335B1 (en) | Semiconductor laser, semiconductor device, and their manufacture methods | |
US6920166B2 (en) | Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device | |
US6939730B2 (en) | Nitride semiconductor, semiconductor device, and method of manufacturing the same | |
JP3925753B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor light emitting device | |
KR20000035610A (en) | Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof | |
JP2000232238A (en) | Nitride semiconductor light-emitting element and manufacture thereof | |
JP2000277437A5 (en) | ||
JPH11135770A (en) | Iii-v compd. semiconductor, manufacture thereof and semiconductor element | |
JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
JP5366518B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4390797B2 (en) | Crystal manufacturing method | |
JP2010272593A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
JP3995790B2 (en) | Crystal manufacturing method | |
JP4255168B2 (en) | Nitride semiconductor manufacturing method and light emitting device | |
JP2002151418A (en) | Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof | |
JP2004165550A (en) | Nitride semiconductor element | |
JP2007184644A (en) | Semiconductor device and method of manufacturing same | |
JP3562478B2 (en) | Method for growing nitride semiconductor and device using the same | |
JP2004158500A (en) | Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them | |
US6855571B1 (en) | Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor | |
JP3438675B2 (en) | Method for growing nitride semiconductor | |
JP4394800B2 (en) | Nitride III-V compound semiconductor device and manufacturing method thereof | |
JP2002076518A (en) | Semiconductor laser, semiconductor device and production method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |