JP3955970B2 - USB device recognition method and USB device - Google Patents

USB device recognition method and USB device Download PDF

Info

Publication number
JP3955970B2
JP3955970B2 JP2002005825A JP2002005825A JP3955970B2 JP 3955970 B2 JP3955970 B2 JP 3955970B2 JP 2002005825 A JP2002005825 A JP 2002005825A JP 2002005825 A JP2002005825 A JP 2002005825A JP 3955970 B2 JP3955970 B2 JP 3955970B2
Authority
JP
Japan
Prior art keywords
usb
hub
devices
hard reset
usb device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002005825A
Other languages
Japanese (ja)
Other versions
JP2003208395A (en
Inventor
彰浩 福元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2002005825A priority Critical patent/JP3955970B2/en
Publication of JP2003208395A publication Critical patent/JP2003208395A/en
Application granted granted Critical
Publication of JP3955970B2 publication Critical patent/JP3955970B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はＵＳＢデバイス機器に関し、例えばＵＳＢ（Universal Serial Bus）ＨＵＢを介して接続された複数のＵＳＢデバイスを含むＵＳＢデバイス機器およびＵＳＢデバイス機器認識方法に関する。
【０００２】
【従来の技術】
最近のオーディオ機器およびオーディオビジュアル機器は、各種の付属機器（アクセサリ）が接続されてシステム化して使用されるのが一般的になっている。そのために、ＵＳＢデバイス機器は、ＵＳＢコネクタを使用してホストコンピュータ（以下、ホストＰＣという）に接続されて制御されるよう構成されている。
【０００３】
図4は、従来のＵＳＢデバイス機器の構成を示すブロック図を示す。図4（Ａ）は第1従来例であり、図4（Ｂ）は第2従来例を示す。図4（Ａ）に示す第1従来例において、ＵＳＢデバイス機器３０は、ＵＳＢハブ（以下、単にＨＵＢという）３１、このＨＵＢ３１の下流側に接続された複数のターゲットデバイスであるＵＳＢデバイス、例えばＵＳＢデバイスＡ３２およびＵＳＢデバイスＢ３３、電源（Ｖｄｄ）３４、ハードリセット回路３５およびＵＳＢコネクタ３８により構成される。また、ＨＵＢ３１の上流側には、ＵＳＢコネクタ３８を介して、上位装置であるホストＰＣ４０が接続されている。
【０００４】
一方、図４（Ｂ）に示す第2従来例も、類似構成である。即ち、ＵＳＢデバイス機器５０は、ＨＵＢ５１、ＵＳＢデバイス５２、５３、ハードリセット回路５５およびＵＳＢコネクタ５８により構成される。そして、ＨＵＢ５１の上流側にＵＳＢコネクタ５８を介してホストＰＣ４０が接続され、ＵＳＢデバイス５２、５３は、ＨＵＢ５１の下流側に接続されている。
【０００５】
図４（Ａ）のＵＳＢデバイス機器３０において、電源３４は、ＨＵＢ３１、ＵＳＢデバイス３２、３３およびハードリセット回路３５に動作電圧を供給する。そして、ハードリセット回路３５は、ＨＵＢ３１およびＵＳＢデバイス３２、３３にハードリセット信号を入力する。一方、図４（Ｂ）に示すデバイス機器５０において、ＨＵＢ５１およびＵＳＢデバイス５２、５３の動作電圧は、電源５４から得る。ハードリセット回路５５の動作電圧は、ＵＳＢコネクタ５８を介してバスから得る。また、ハードリセット回路５５は、ＨＵＢ５１およびＵＳＢデバイス５２、５３にハードリセット信号を入力する。即ち、ハードリセット回路３５は電源３４で、またハードリセット回路５５はＵＳＢコネクタ５８のＶＢＵＳでハードリセット信号を生成している。
【０００６】
上述の如く、図４（Ａ）に示す従来技術は、内蔵電源で動作するＵＳＢデバイス機器内にＨＵＢを有し、そのＨＵＢの下流側に複数のターゲットデバイス（ＵＳＢデバイス）が存在する構成である。図４（Ｂ）に示す従来技術の場合には、ハードリセット信号は、ＵＳＢコネクタ（プラグ）から得ている。ターゲットデバイスの内部動作の初期化（イニシャライズ又はバスリセット）をＵＳＢデバイス機器の上流側のＤ＋／Ｄ−端子のバスリセット動作にて行っている。即ち、ターゲットデバイスのハードリセットを内蔵電源Ｖｄｄとのタイミング又はＵＳＢプラグ挿入から得られるＶＢＵＳとのタイミングによって生成し入力している。
【０００７】
【発明が解決しようとする課題】
上述の如き従来技術では、ターゲットデバイスの内部動作の初期化（バスリセット）は、ハードリセットとのタイミングで一義的に決まる。下流側のターゲットデバイスは、ハードリセット信号が入力された時点でＤ＋／Ｄ−端子に自ら内部動作の初期化用バスリセット信号を出力するが、ＵＳＢプラグが挿入されていないか、挿入されていてもＨＵＢ等の動作準備ができていない等のホストＰＣとの接続が確立されていない状態では、ＨＵＢは出力ポートとなっているために、Ｌ（低レベル）を出力し、ターゲットデバイスおよびＨＵＢの双方が出力することになる。その結果、Ｄ＋／Ｄ−端子はＬのままであり、バスリセットをかけることができず、内部動作の初期化ができない状態になってしまう。従って、ホストＰＣ側でのターゲットデバイス認識不良を起こす。
【０００８】
図５（Ａ）および（Ｂ）は、それぞれ図４（Ａ）および（Ｂ）に示す従来技術の動作を説明するタイミングチャートである。図５（Ａ）において、（ａ）、（ｂ）および（ｃ）は、それぞれ電源Ｖｄｄ３４の出力電圧、ハードリセット回路３５からのハードリセット信号およびＵＳＢデバイス３２、３３のバスリセット時のＤ＋信号を示す。図示の如く、電源Ｖｄｄがオンされた後にハードリセット信号がＨ（高レベル）に移行した時点の前後の破線で示す領域では、ＨＵＢ接続時にはバスリセット信号は立たない（バスリセットできない）。従って、ホストＰＣ４０側でターゲットデバイス認識不良を起こす。
【０００９】
一方、図５（Ｂ）において、（ａ）、（ｂ）、（ｃ）および（ｄ）は、それぞれ電源Ｖｄｄ、ＶＢＵＳ、ハードリセット信号およびバスリセット時のＵＳＢデバイス５２、５３のＤ＋信号である。この場合にあっても、ＶＢＵＳが立ち上がった後にハードリセット信号が立ち上がる前後の破線で示す領域では、バスリセット信号が立たない。従って、ＰＣ４０側でのターゲットデバイス認識不良を起こす。
【００１０】
【発明の目的】
本発明は従来技術の上述した課題に鑑みなされたものであり、ＨＵＢの下流側に接続された複数のターゲットデバイスであるＵＳＢデバイスが存在するとき、バスリセットをかけ、ホストＰＣ側でのターゲットデバイスを確実に認識可能にするＵＳＢデバイス機器認識方法およびＵＳＢデバイス機器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前述の課題を解決するため、本発明によるＵＳＢデバイス機器認識方法およびＵＳＢデバイス機器は次のような特徴的な構成を採用している。
【００１２】
（１）ＵＳＢハブの下流側にそれぞれ前記ＵＳＢハブのＤ＋／Ｄ−信号で初期化される複数のターゲットデバイスであるＵＳＢデバイスが接続され、前記ＵＳＢハブの上流側にＵＳＢコネクタを介してホストＰＣが接続され、該ホストＰＣにより前記複数のＵＳＢデバイスを認識するＵＳＢデバイス機器認識方法において、
前記ＵＳＢハブおよび前記複数のＵＳＢデバイスにそれぞれ独立して設けられたハードリセット回路をＵＳＢデバイス機器の動作電圧の供給によりリセットして前記ＵＳＢハブから前記複数のＵＳＢデバイスにそれぞれ入力されるＤ＋信号をＨ状態にするステップと、
前記複数のＵＳＢデバイスの前記ハードリセット回路に前記ＵＳＢハブからそれぞれパワーイネーブル信号を入力するステップとを備え、
前記複数のＵＳＢデバイスの前記Ｄ＋信号をそれぞれ前記パワーイネーブル信号によりリセットされるまでＨ状態に維持するＵＳＢデバイス機器認識方法。
【００１５】
（２）ＵＳＢハブの下流側にそれぞれ前記ＵＳＢハブのＤ＋／Ｄ−信号で初期化される複数のＵＳＢデバイスが接続され、前記ＵＳＢハブの上流側にＵＳＢコネクタを介してホストＰＣが接続され、前記ＵＳＢハブおよび前記複数のＵＳＢデバイスには動作電源が供給されると共にハードリセット回路からハードリセット信号が供給されるように構成されたＵＳＢデバイス機器において、
前記ＵＳＢハブおよび前記複数のＵＳＢデバイスにそれぞれ独立したハードリセット回路を設け、前記ＵＳＢハブのハードリセット回路は前記ＵＳＢデバイス機器の動作電圧によりリセット信号を生成し、前記複数のＵＳＢデバイスのハードリセット回路はそれぞれ前記ＵＳＢハブからのパワーイネーブル信号を受けて対応する前記ＵＳＢデバイスにハードリセット信号を入力するＳＢデバイス機器。
【００１６】
（３）前記ＵＳＢハブおよび前記複数のＵＳＢデバイスの動作電圧は前記ＵＳＢデバイス機器に内蔵された電源から供給されるセルフパワー方式である上記（２）に記載のＵＳＢデバイス機器。
【００１７】
（４）前記ＵＳＢハブおよび前記複数のＵＳＢデバイスの動作電圧は前記ＵＳＢコネクタを介して前記ホストＰＣから供給されるバスパワー方式である上記（２）に記載のＵＳＢデバイス機器。
【００１８】
【発明の実施の形態】
以下、本発明によるＵＳＢデバイス機器認識方法およびＵＳＢデバイス機器の好適実施形態を、添付図面を参照して詳細に説明する。
【００１９】
先ず、図1は、本発明によるＵＳＢデバイス機器の第１実施形態の構成を示すブロック図である。図1には、ＵＳＢデバイス機器１０およびその上流側に接続されたホストＰＣ２０を有する。ＵＳＢデバイス機器１０は、ＨＵＢ１１、その下流側に接続された1対のターゲットデバイスであるＵＳＢデバイス１２、１３、電源Ｖｄｄ１４、ハードリセット回路１５、１６、１７およびＵＳＢコネクタ18により構成される。ＨＵＢ１１は、ＵＳＢコネクタ１８を介してホストＰＣ２０に接続されている。
【００２０】
ＵＳＢデバイス機器１０において、電源１４は、ＨＵＢ１１およびＵＳＢデバイス１２、１３に動作電圧を供給すると共に、ハードリセット回路１５にも電圧を供給してハードリセット信号を生成させる。一方、ハードリセット回路１６、１７は、ＨＵＢ１１からパワーイネーブル信号を受けて、それぞれＵＳＢデバイス１２および１３に対してハードリセット信号を出力する。ハードリセット回路１５は、ＨＵＢ１１にハードリセット信号を出力する。
【００２１】
ＵＳＢデバイス機器１０にＵＳＢプラグを挿入し、ＨＵＢ１１とＰＣ２０との接続を確立した後にターゲットデバイスであるＵＳＢデバイス１２、１３のハードリセット信号を入力するようにする。このハードリセット信号のタイミングを、ＨＵＢ１１からのＵＳＢデバイス１２、１３に対するパワーイネーブル信号から作成するタイミングにより管理する。ＨＵＢ１１は、本来の機能として下流側の各ＵＳＢデバイス１２、１３毎にパワーイネーブル信号を有しており、この信号を使用してターゲットデバイスであるＵＳＢデバイス１２、１３にハードリセットをかける。従って、このパワーイネーブル信号からハードリセット回路１６、１７により作成されるハードリセット信号のタイミングで、ターゲットデバイスの自己バスリセットがかかることとなる。
【００２２】
次に、図２は、図１に示すＵＳＢデバイス機器の動作を示すタイミングチャートである。図２において、（ａ）は電源（Ｖｄｄ）１４の電源電圧、（ｂ）はＨＵＢ１１からのパワーイネーブル信号によるＵＳＢデバイスＡ１２用ハードリセット回路のハードリセット信号、（ｃ）はＵＳＢデバイスＡ１２のＤ＋信号（バスリセット時）、（ｄ）はＨＵＢ１１からのパワーイネーブル信号によるＵＳＢデバイスＢ１３用ハードリセット信号および（ｅ）はＵＳＢデバイスＢ１３のＤ＋信号（バスリセット時）を示す。
【００２３】
図２（ｃ）および（ｅ）に示す如く、電源１４が電圧Ｖｄｄを印加すると同時に、ＵＳＢデバイス１２、１３のＤ＋信号がＨとなり、このＨ状態がＨＵＢ１１からのパワーイネーブル信号によるハードリセット回路１６のＵＳＢデバイス１２用ハードリセット信号（図２（ｂ）参照）およびハードリセット回路１７のＵＳＢデバイス１３用ハードリセット信号（図２（ｄ）参照）がＨに移行した後一定時間Ｈにとどまる。従って、ＨＵＢ１１接続時でもバスリセットがたち、ＰＣ２０側でデバイス認識を確実に行うことが可能になる。
【００２４】
尚、図１および図２を参照して上述したＵＳＢデバイス機器１０では、内蔵電源で動作するセルフパワー方式であったが、本発明は、斯かるセルフパワー方式に限定されるものではない。本発明は、動作電源がバスを介して供給されるバスパワー方式にも適用可能である。図３は、本発明によるＵＳＢデバイス機器の第２実施形態の構成を示すブロック図である。このＵＳＢデバイス機器１０´では、ＨＵＢ１１、１対のＵＳＢデバイス１２、１３、ハードリセット回路１６、１７を含んでいるが、ハードリセット回路１５´、ＨＵＢ１１およびＵＳＢデバイス１２、１３の動作電源は、ＵＳＢコネクタ１８´を介してバスから供給される。
【００２５】
図３に示すＵＳＢデバイス機器１０´にあっても、図１の場合と同様に、ハードリセット回路１５´からＨＵＢ１１にハードリセット信号が供給される。また、ＵＳＢデバイス１２、１３は、それぞれＨＵＢ１１からのパワーイネーブル信号に基づきハードリセット回路１６、１７からハードリセット信号が供給される。
【００２６】
以上、本発明によるＵＳＢデバイス機器認識方法の好適実施形態の構成および動作を詳述する。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００２７】
【発明の効果】
以上の説明から理解される如く、本発明のＵＳＢデバイス機器認識方法によると、次の如き実用上の顕著な効果が得られる。即ち、ＨＵＢは、下流側をパワーコントロールして接続を制御しているため、ホスト（又は上流側）との接続により準備が完了した時点で、下流側のターゲットデバイスからの応答を待つ状態になる。このとき、ＨＵＢの下流側のＤ＋／Ｄ−端子は、入力（Ｈｉ−Ｚ：高インピーダンス）ポートとなる。この状態において、ターゲットデバイス自らバスリセットをかける動作が行われるようにタイミングを設定することにより、確実にターゲットデバイスの内部動作の初期化を行うことができる。従って、ホスト（ＰＣ）側でのデバイス認識を確実に行うことが可能になる。
【図面の簡単な説明】
【図１】本発明によるＵＳＢデバイス機器の第１実施形態の構成を示すブロック図である。
【図２】図１に示すＵＳＢデバイス機器の動作を示すタイミングチャートである。
【図３】本発明によるＵＳＢデバイス機器の第２実施形態の構成を示すブロック図である。
【図４】従来のＵＳＢデバイス機器の構成例のブロック図である。
【図５】図４に示すＵＳＢデバイス機器の動作を示すタイミングチャートである。
【符号の説明】
１０、１０´ ＵＳＢデバイス機器
１１ ＵＳＢハブ
１２、１３ ＵＳＢデバイス（ターゲットデバイス）
１４ 電源
１５〜１７ ハードリセット回路
１８ ＵＳＢコネクタ
２０ ホストＰＣ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a USB device device, for example, a USB device device including a plurality of USB devices connected via a USB (Universal Serial Bus) HUB and a USB device device recognition method.
[0002]
[Prior art]
In recent audio devices and audiovisual devices, various accessory devices (accessories) are connected and systematically used. Therefore, the USB device device is configured to be connected to and controlled by a host computer (hereinafter referred to as a host PC) using a USB connector.
[0003]
FIG. 4 is a block diagram showing the configuration of a conventional USB device device. 4A shows a first conventional example, and FIG. 4B shows a second conventional example. In the first conventional example shown in FIG. 4A, a USB device device 30 includes a USB hub (hereinafter simply referred to as a HUB) 31, and a plurality of target devices connected to the downstream side of the HUB 31, such as a USB device. A device A 32 and a USB device B 33, a power supply (Vdd) 34, a hard reset circuit 35, and a USB connector 38 are included. A host PC 40 that is a host device is connected to the upstream side of the HUB 31 via a USB connector 38.
[0004]
On the other hand, the second conventional example shown in FIG. 4B also has a similar configuration. That is, the USB device device 50 includes a HUB 51, USB devices 52 and 53, a hard reset circuit 55, and a USB connector 58. The host PC 40 is connected to the upstream side of the HUB 51 via the USB connector 58, and the USB devices 52 and 53 are connected to the downstream side of the HUB 51.
[0005]
In the USB device device 30 of FIG. 4A, the power supply 34 supplies an operating voltage to the HUB 31, the USB devices 32 and 33, and the hard reset circuit 35. The hard reset circuit 35 inputs a hard reset signal to the HUB 31 and the USB devices 32 and 33. On the other hand, in the device device 50 shown in FIG. 4B, the operating voltages of the HUB 51 and the USB devices 52 and 53 are obtained from the power supply 54. The operating voltage of the hard reset circuit 55 is obtained from the bus via the USB connector 58. The hard reset circuit 55 inputs a hard reset signal to the HUB 51 and the USB devices 52 and 53. That is, the hard reset circuit 35 generates a hard reset signal with the power supply 34, and the hard reset circuit 55 generates a hard reset signal with VBUS of the USB connector 58.
[0006]
As described above, the prior art shown in FIG. 4A has a configuration in which a USB device that operates with a built-in power supply has a HUB, and a plurality of target devices (USB devices) exist on the downstream side of the HUB. . In the case of the prior art shown in FIG. 4B, the hard reset signal is obtained from a USB connector (plug). Initialization (initialization or bus reset) of the internal operation of the target device is performed by the bus reset operation of the D + / D− terminal on the upstream side of the USB device device. In other words, the hard reset of the target device is generated and input at the timing with the built-in power supply Vdd or the timing with VBUS obtained by inserting the USB plug.
[0007]
[Problems to be solved by the invention]
In the prior art as described above, the initialization (bus reset) of the internal operation of the target device is uniquely determined by the timing of the hard reset. The target device on the downstream side outputs a bus reset signal for initialization of internal operation to the D + / D− terminal when the hard reset signal is input, but the USB plug is not inserted or has been inserted. When the connection with the host PC is not established, such as when the HUB is not ready for operation, since the HUB is an output port, L (low level) is output, and the target device and the HUB Both will output. As a result, the D + / D− terminal remains L, the bus reset cannot be performed, and the internal operation cannot be initialized. Therefore, a target device recognition failure occurs on the host PC side.
[0008]
FIGS. 5A and 5B are timing charts for explaining the operation of the prior art shown in FIGS. 4A and 4B, respectively. 5A, (a), (b), and (c) show the output voltage of the power supply Vdd 34, the hard reset signal from the hard reset circuit 35, and the D + signal at the time of bus reset of the USB devices 32 and 33, respectively. Show. As shown in the figure, in the region indicated by the broken lines before and after the hard reset signal shifts to H (high level) after the power supply Vdd is turned on, the bus reset signal does not stand when the HUB is connected (the bus cannot be reset). Therefore, a target device recognition failure occurs on the host PC 40 side.
[0009]
On the other hand, in FIG. 5B, (a), (b), (c), and (d) are the power supply Vdd, VBUS, hard reset signal, and D + signal of the USB devices 52, 53 at the time of bus reset, respectively. . Even in this case, the bus reset signal does not rise in the area indicated by the broken line before and after the hard reset signal rises after VBUS rises. Therefore, a target device recognition failure on the PC 40 side occurs.
[0010]
OBJECT OF THE INVENTION
The present invention has been made in view of the above-described problems of the prior art. When there are a plurality of USB devices that are connected to the downstream side of the HUB, a bus reset is performed and the target device on the host PC side is applied. It is an object of the present invention to provide a USB device device recognition method and a USB device device that can reliably recognize the device.
[0011]
[Means for Solving the Problems]
In order to solve the above-described problems, the USB device device recognition method and the USB device device according to the present invention employ the following characteristic configuration.
[0012]
(1) USB devices, which are a plurality of target devices initialized by D + / D− signals of the USB hub, are connected to the downstream side of the USB hub, and the host PC is connected to the upstream side of the USB hub via a USB connector. In the USB device device recognition method in which the plurality of USB devices are recognized by the host PC,
A hard reset circuit provided independently for each of the USB hub and the plurality of USB devices is reset by supplying an operating voltage of a USB device device, and a D + signal input to the plurality of USB devices from the USB hub is obtained. A step of setting to an H state;
Inputting a power enable signal from the USB hub to the hard reset circuits of the plurality of USB devices,
A USB device device recognition method that maintains the D + signals of the plurality of USB devices in an H state until they are reset by the power enable signal .
[0015]
( 2 ) A plurality of USB devices initialized by D + / D− signals of the USB hub are connected to the downstream side of the USB hub, and a host PC is connected to the upstream side of the USB hub via a USB connector , In the USB device device configured such that an operation power is supplied to the USB hub and the plurality of USB devices and a hard reset signal is supplied from a hard reset circuit .
An independent hard reset circuit is provided for each of the USB hub and the plurality of USB devices, the hard reset circuit of the USB hub generates a reset signal according to an operating voltage of the USB device device, and the hard reset circuit of the plurality of USB devices Are SB device devices that receive a power enable signal from the USB hub and input a hard reset signal to the corresponding USB device .
[0016]
( 3 ) The USB device device according to (2) , wherein the operating voltage of the USB hub and the plurality of USB devices is a self-powered system supplied from a power source built in the USB device device.
[0017]
( 4 ) The USB device device according to (2) , which is a bus power system in which operating voltages of the USB hub and the plurality of USB devices are supplied from the host PC via the USB connector .
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of a USB device device recognition method and a USB device device according to the present invention will be described in detail with reference to the accompanying drawings.
[0019]
FIG. 1 is a block diagram showing the configuration of a first embodiment of a USB device device according to the present invention. 1 includes a USB device device 10 and a host PC 20 connected to the upstream side thereof. The USB device device 10 includes a HUB 11, a pair of target devices USB devices 12 and 13 connected to the downstream side thereof, a power supply Vdd 14, hard reset circuits 15, 16 and 17, and a USB connector 18. The HUB 11 is connected to the host PC 20 via the USB connector 18.
[0020]
In the USB device device 10, the power supply 14 supplies an operating voltage to the HUB 11 and the USB devices 12 and 13 and also supplies a voltage to the hard reset circuit 15 to generate a hard reset signal. On the other hand, the hard reset circuits 16 and 17 receive a power enable signal from the HUB 11 and output a hard reset signal to the USB devices 12 and 13, respectively. The hard reset circuit 15 outputs a hard reset signal to the HUB 11.
[0021]
After the USB plug is inserted into the USB device device 10 and the connection between the HUB 11 and the PC 20 is established, the hard reset signals of the USB devices 12 and 13 as the target devices are input. The timing of this hard reset signal is managed by the timing generated from the power enable signal for the USB devices 12 and 13 from the HUB 11. The HUB 11 has a power enable signal for each of the downstream USB devices 12 and 13 as an original function, and uses this signal to perform a hard reset on the USB devices 12 and 13 that are target devices. Accordingly, the self-bus reset of the target device is performed at the timing of the hard reset signal generated by the hard reset circuits 16 and 17 from the power enable signal.
[0022]
Next, FIG. 2 is a timing chart showing the operation of the USB device device shown in FIG. 2, (a) is a power supply voltage of the power supply (Vdd) 14, (b) is a hard reset signal of the hard reset circuit for the USB device A12 by a power enable signal from the HUB 11, and (c) is a D + signal of the USB device A12. (During bus reset), (d) shows a hard reset signal for the USB device B13 by a power enable signal from the HUB 11, and (e) shows a D + signal (during bus reset) of the USB device B13.
[0023]
As shown in FIGS. 2C and 2E, when the power supply 14 applies the voltage Vdd, the D + signal of the USB devices 12 and 13 becomes H, and this H state is the hard reset circuit 16 by the power enable signal from the HUB 11. The hard reset signal for the USB device 12 (see FIG. 2B) and the hard reset signal for the USB device 13 of the hard reset circuit 17 (see FIG. 2D) remain H for a certain time after shifting to H. Therefore, even when the HUB 11 is connected, the bus reset is achieved, and the device recognition can be surely performed on the PC 20 side.
[0024]
The USB device device 10 described above with reference to FIGS. 1 and 2 is a self-powered system that operates with a built-in power supply, but the present invention is not limited to such a self-powered system. The present invention can also be applied to a bus power system in which operation power is supplied via a bus. FIG. 3 is a block diagram showing the configuration of the second embodiment of the USB device device according to the present invention. This USB device device 10 'includes a HUB 11, a pair of USB devices 12, 13, and hard reset circuits 16, 17, but the operating power of the hard reset circuit 15', HUB 11, and USB devices 12, 13 is USB. It is supplied from the bus via the connector 18 '.
[0025]
Also in the USB device device 10 ′ shown in FIG. 3, the hard reset signal is supplied from the hard reset circuit 15 ′ to the HUB 11 as in the case of FIG. 1. The USB devices 12 and 13 are supplied with hard reset signals from the hard reset circuits 16 and 17 based on the power enable signal from the HUB 11 respectively.
[0026]
The configuration and operation of the preferred embodiment of the USB device recognition method according to the present invention will be described in detail above. However, such an embodiment is merely an example of the present invention and does not limit the present invention. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
[0027]
【The invention's effect】
As understood from the above description, according to the USB device recognition method of the present invention, the following remarkable effects in practical use can be obtained. That is, since the HUB controls the connection by controlling the power on the downstream side, when the preparation is completed by the connection with the host (or the upstream side), the HUB waits for a response from the target device on the downstream side. . At this time, the D + / D− terminal on the downstream side of the HUB becomes an input (Hi-Z: high impedance) port. In this state, the internal operation of the target device can be reliably initialized by setting the timing so that the target device itself performs an operation to perform a bus reset. Therefore, it is possible to reliably perform device recognition on the host (PC) side.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment of a USB device device according to the present invention.
FIG. 2 is a timing chart showing the operation of the USB device device shown in FIG.
FIG. 3 is a block diagram showing a configuration of a second embodiment of a USB device device according to the present invention.
FIG. 4 is a block diagram of a configuration example of a conventional USB device device.
FIG. 5 is a timing chart showing the operation of the USB device device shown in FIG. 4;
[Explanation of symbols]
10, 10 'USB device equipment 11 USB hub 12, 13 USB device (target device)
14 Power supply 15-17 Hard reset circuit 18 USB connector 20 Host PC

Claims (4)

ＵＳＢハブの下流側にそれぞれ前記ＵＳＢハブのＤ＋／Ｄ−信号で初期化される複数のターゲットデバイスであるＵＳＢデバイスが接続され、前記ＵＳＢハブの上流側にＵＳＢコネクタを介してホストＰＣが接続され、該ホストＰＣにより前記複数のＵＳＢデバイスを認識するＵＳＢデバイス機器認識方法において、
前記ＵＳＢハブおよび前記複数のＵＳＢデバイスにそれぞれ独立して設けられたハードリセット回路をＵＳＢデバイス機器の動作電圧の供給によりリセットして前記ＵＳＢハブから前記複数のＵＳＢデバイスにそれぞれ入力されるＤ＋信号をＨ状態にするステップと、
前記複数のＵＳＢデバイスの前記ハードリセット回路に前記ＵＳＢハブからそれぞれパワーイネーブル信号を入力するステップとを備え、
前記複数のＵＳＢデバイスの前記Ｄ＋信号をそれぞれ前記パワーイネーブル信号によりリセットされるまでＨ状態に維持することを特徴とするＵＳＢデバイス機器認識方法。 A plurality of target USB devices that are initialized by the D + / D− signals of the USB hub are connected to the downstream side of the USB hub, and a host PC is connected to the upstream side of the USB hub via a USB connector. In the USB device device recognition method for recognizing the plurality of USB devices by the host PC,
A hard reset circuit provided independently for each of the USB hub and the plurality of USB devices is reset by supplying an operating voltage of a USB device device, and a D + signal input to the plurality of USB devices from the USB hub is obtained. A step of setting to an H state;
Inputting a power enable signal from the USB hub to the hard reset circuits of the plurality of USB devices,
A USB device device recognition method , wherein the D + signals of the plurality of USB devices are maintained in an H state until reset by the power enable signal . ＵＳＢハブの下流側にそれぞれ前記ＵＳＢハブのＤ＋／Ｄ−信号で初期化される複数のＵＳＢデバイスが接続され、前記ＵＳＢハブの上流側にＵＳＢコネクタを介してホストＰＣが接続され、前記ＵＳＢハブおよび前記複数のＵＳＢデバイスには動作電源が供給されると共にハードリセット回路からハードリセット信号が供給されるように構成されたＵＳＢデバイス機器において、A plurality of USB devices initialized by D + / D− signals of the USB hub are connected to the downstream side of the USB hub, and a host PC is connected to the upstream side of the USB hub via a USB connector. And a USB device device configured to be supplied with operating power and a hard reset signal from a hard reset circuit to the plurality of USB devices,
前記ＵＳＢハブおよび前記複数のＵＳＢデバイスにそれぞれ独立したハードリセット回路を設け、前記ＵＳＢハブのハードリセット回路は前記ＵＳＢデバイス機器の動作電圧によりリセット信号を生成し、前記複数のＵＳＢデバイスのハードリセット回路はそれぞれ前記ＵＳＢハブからのパワーイネーブル信号を受けて対応する前記ＵＳＢデバイスにハードリセット信号を入力することを特徴とするＵＳＢデバイス機器。An independent hard reset circuit is provided for each of the USB hub and the plurality of USB devices, the hard reset circuit of the USB hub generates a reset signal according to an operating voltage of the USB device device, and the hard reset circuit of the plurality of USB devices Each of which receives a power enable signal from the USB hub and inputs a hard reset signal to the corresponding USB device. 前記ＵＳＢハブおよび前記複数のＵＳＢデバイスの動作電圧は前記ＵＳＢデバイス機器に内蔵された電源から供給されるセルフパワー方式であることを特徴とする請求項２に記載のＵＳＢデバイス機器。The USB device apparatus according to claim 2, wherein an operating voltage of the USB hub and the plurality of USB devices is a self-power system supplied from a power source built in the USB device apparatus. 前記ＵＳＢハブおよび前記複数のＵＳＢデバイスの動作電圧は前記ＵＳＢコネクタを介して前記ホストＰＣから供給されるバスパワー方式であることを特徴とする請求項２に記載のＵＳＢデバイス機器。 The USB device apparatus according to claim 2, wherein an operating voltage of the USB hub and the plurality of USB devices is a bus power system supplied from the host PC via the USB connector .
JP2002005825A 2002-01-15 2002-01-15 USB device recognition method and USB device Expired - Fee Related JP3955970B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002005825A JP3955970B2 (en) 2002-01-15 2002-01-15 USB device recognition method and USB device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002005825A JP3955970B2 (en) 2002-01-15 2002-01-15 USB device recognition method and USB device

Publications (2)

Publication Number Publication Date
JP2003208395A JP2003208395A (en) 2003-07-25
JP3955970B2 true JP3955970B2 (en) 2007-08-08

Family

ID=27644759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002005825A Expired - Fee Related JP3955970B2 (en) 2002-01-15 2002-01-15 USB device recognition method and USB device

Country Status (1)

Country Link
JP (1) JP3955970B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630123B1 (en) 2005-08-31 2006-09-28 삼성전자주식회사 Mobile terminal's accessary apparatus and method for receiving digital multimedia broadcasting data
JP2009151415A (en) * 2007-12-19 2009-07-09 Seiko Epson Corp Printer and usb device recognizing method

Also Published As

Publication number Publication date
JP2003208395A (en) 2003-07-25

Similar Documents

Publication Publication Date Title
TWI492044B (en) System for detecting universal serial bus (usb) device and method thereof
US7268561B2 (en) USB attach detection for USB 1.1 and USB OTG devices
JP2001184147A (en) Portable electronic equipment
JP5330348B2 (en) Motherboard adapted for fast charging of portable multimedia devices
TWI689821B (en) Usb adapting circuit
US8757985B2 (en) Fan control circuit
JPH0897665A (en) Differential terminating equipment of which change is free
JP2020008898A (en) Electronic equipment
JP2000069029A (en) Connection controller and connection control method
JP3955970B2 (en) USB device recognition method and USB device
JP3830078B2 (en) USB device connection recognition method
TWI817862B (en) Computer assembly and control method therefor
JP5913211B2 (en) Interface device and information processing device
JP2006227867A (en) Usb device and usb host
TWI442239B (en) Peripheral apparatus
EP4099566A1 (en) Integrated circuit, and control method and system
TWI792840B (en) Usb chip and operation method thereof
TW201308091A (en) Interface device
JP2019040446A (en) Connection circuit
TW200536373A (en) Signal transmitter and driving method thereof
JPH08125706A (en) Communication controller
KR20040001727A (en) Computer system
JP2001282699A (en) Personal computer interface device and equipment connected to the same
JP2003140780A (en) Power source control device for usb
JP2000010659A (en) Live wire insertion/ejection protector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees