JP3953561B2 - 画像信号のフォーマット変換信号処理方法及び回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、画像信号のフォーマット変換の信号処理に係り、特に、複数方式の画像信号を画像表示部の所定フォーマットの画像信号に変換、あるいは、画像の水平垂直方向の任意縮小や任意拡大などの変換に好適な、画像信号のフォーマット変換信号処理方法及び回路に関する。
【０００２】
【従来の技術】
近年、マルチメディアの進展により、画像信号に関しては、取り扱う画像の種類や形態が飛躍的に増加し、多様化の方向に進捗している。また、画像を表示するディスプレイに関しても、ＣＲＴの他に、液晶表示装置、プラズマディスプレイなどの平面ディスプレイが多く使用されるようになってきた。このため、今後のマルチメディア対応の情報端末機器では、多種多様な画像ソースを受信して表示する機能を備えることが必須になる。
【０００３】
この機能を実現する代表的な方法としては、表示系で対処する方法と、信号処理で対処する方法とが知られている。前者の方法は、表示部の偏向系の動作範囲を広く設定し、入力画像の信号フォーマットと合致した形態で走査を行って画像を表示するもので、マルチスキャン方式として実用化されている。これは、表示部がＣＲＴの場合には比較的低コストで実現でき有効な方法であるが、表示画素数が一定の液晶表示装置やプラズマディスプレイなどの平面ディスプレイでは適用が困難という問題がある。
【０００４】
後者の方法は、信号処理によるフォーマット変換を行い、入力画像信号を表示部のフォーマットの信号に変換して画像を表示するもので、ＣＲＴ、液晶表示装置、プラズマディスプレイなど全ての表示系に適用することができる。従って、今後予想される入力画像ソースや表示装置の多様化への対処には、極めて有効な方法である。しかしながら、この方法は、フォーマット変換のために、フレームレートの変換や画面サイズの縮小拡大などの信号処理を行う必要がある。このため、信号処理に伴う画質劣化の回避や、使用するメモリ容量の削減や、コストの低減などを図るための信号処理方式の開発が重要である。
【０００５】
例えば、従来ＰＡＬ方式のテレビ信号をＮＴＳＣ方式のテレビ信号に変換しＣＲＴ、液晶表示装置で表示する場合、フレームレートの変換、走査線数の変換、飛び越し走査から順次走査への変換、アスペクト比の等の方式変換、縮小拡大、同期整合などの信号処理をそれぞれ独立に行っていたため、多くのメモリを必要とし、また画質も劣化する。
【０００６】
【発明が解決しようとする課題】
従って、本発明の主な目的は、フォーマット変換の信号処理に伴う画質の劣化が少なく、使用するメモリ容量が極めて少なく、製造コスト低減の容易な画像信号のフォーマット変換信号処理方法及び回路を提供するである。
本発明の他の目的は、上記目的を達成すると共に、複数種類の方式の入力画像信号を画像表示部の所定フォーマットに変換することができる信号処理回路を提供するである。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の画像信号のフォーマット変換信号処理回路においては、入力の画像信号と上記入力の画像信号が飛び越し走査系の画像信号のとき順次走査系の画像信号に変換する走査変換部（以下ＩＰ変換部と略称）と、上記入力画像信号とＩＰ変換部から順次走査系の画像信号のいずれかを選択する選択部と、上記選択部の出力に対してフォーマット変換のための水平、垂直方向のスケーリングの信号処理を実行するスケーリング部と、上記入力画像信号の方式及び画像表示部の表示フォーマットに従い信号処理パラメタの選択し、少なくとも上記ＩＰ換部、選択部、スケーリング部を上記信号処理パラメタに従て制御を行う制御部とを設けて構成する。この構成によれば、順次走査系の信号に対して多くのフィルタリング処理が行われるが、画像処理のなかで必要とする多くのフィルタは、順次走査系と飛び越し走査系とでは、順次走査系の方がフィルタ設計の自由度が大きく、より理想に近い特性で実現できるため、フォーマット変換での信号処理に伴う画質劣化は大幅に改善される。
【０００８】
上記スケーリング部は、水平スケーリングの信号処理を実行する水平スケーリングと、垂直スケーリングの信号処理を実行する垂直スケーリングを持ち、入力の水平入力画素数が表示される画像の水平画素数より大きいときは、水平スケーリングを垂直スケーリングに先立っておこない、逆の場合は垂直スケーリングを水平スケーリングに先立って行うように構成することが望ましい。また、垂直スケーリングでは、縮小拡大の信号処理の他にも、ＴＶ信号の方式変換（例えば、ＰＡＬーＮＴＳＣ変換）のためのフレームレート変換の信号処理、ＰＡＬフィールド倍速変換のための信号処理、２画面表示やＰＩＰ表示（一つの画面の中に、他の画面を表示）等のマルチ画面表示での同期整合の信号処理の少なくとも一つを併せて実行する。この構成によって、方式変換、縮小拡大、同期整合などの信号処理をそれぞれ独立に行う場合と較べて、フォーマット変換での信号処理に必要なメモリ容量を、数分の一の１フィールド程度（数メガビット）と大幅に削減することができる。
【０００９】
また、水平、垂直スケーリングの回路構成は、複数画素あるいは複数ラインの画素に係数値を乗算する演算部と、メモリ部と、複数個数のスイッチの組み合わせで構成し、該スイッチを選択制御して信号を切り換え、縮小機能や、拡大機能や、スルーの機能を実現する。上記演算部では、２点線形補間の特性の演算を実行する。この技術的手段によって、信号処理に必要な回路規模を大幅に低減できる。
【００１０】
本発明の好ましい実施の形態では、上記ＩＰ変換部は動き適応型あるいは動き補償型の補間処理で順次走査系の画像信号に変換する。また、スケーリング部の出力側に、フォーマット変換の信号処理を行った画像信号に対して色空間変換や逆γ変換などの画質改善処理を実行する画質改善部を設ける。
【００１１】
本発明の他の好ましい実施形態として、同一方式（例えば、飛び越し走査のＮＴＳＣテレビジョン信号）の第１の画像信号と第２の画像信号とを１走査線期間の内に時分割多重する信号処理を行うマルチ処理部を設け、単画面表示では第１の画像信号に対して、２画面表示ではマルチ処理部出力の画像信号に対して、それぞれフォーマット変換の信号処理を実行する構成とする。この技術的手段によって、信号処理に必要な回路規模の更なる低減ができる。
【００１２】
また、本発明の更に他の好ましい実施形態として、入力画像信号は、輝度信号と２つの色差信号とからなる４：２：０系（色差信号が水平、垂直方向共にサブサンプルされたもの）あるいは４：２：２系（色差信号が水平方向のみサブサンプルされ、垂直方向は輝度信号と同じレイトとでサンプルされたもの）のコンポーネント信号を採用する。この技術的手段によって、多様なソース（例えば、現行ＴＶ信号、ＨＤＴＶ信号、ＥＤＴＶ信号、パソコン画像、パッケージ系画像など）を一元的に処理できる。また、２つの色差信号の信号処理は、４：２：２系では輝度信号と同程度、４：２：０系では輝度信号の１／２のメモリ容量で行うことができる。
【００１３】
さらに、本発明の好ましい他の実施形態として、信号処理に極めて高速な動作が必要な場合（例えば、表示系が超高精細ディスプレイなど）には、順次走査系の信号を２系列の信号に分割し、この２系列の信号に対して、フォーマット変換のための水平、垂直スケーリングの信号処理を実行する。この技術的手段によって、信号処理を１／２の動作速度で行うことができる。なお、信号処理に必要なメモリ容量は１系列の場合と同程度である。
【００１４】
また、スケーリング部の出力側に、フォーマット変換の信号処理を行った画像信号に対して色空間変換や逆γ変換などの画質改善処理を実行する画質改善部を設ける。従来の技術ではこの画質改善処理出力では１０ビット／画素程度の精度が必要であるが、本発明では、フォーマット変換までの信号処理は、通常の８ビット／画素の精度で行うことができるため、メモリの容量や、回路規模を低減することができる。
【００１５】
【発明の実施の形態】
＜実施形態１＞
図１は本発明による画像信号のフォーマット変換信号処理回路の第１の実施の形態を示すブロック構成図である。各ブロックの詳細な構成はブロック内に示す番号の図面によって後で詳細に説明する。
【００１６】
入力画像信号Ｓ１（４：２：２系、あるいは４：２：０系のコンポーネント輝度、色差信号等）は、ＩＰ変換部１と選択部４に入力する。ＩＰ変換部１は、飛び越し走査の入力画像信号に対して、飛び越し走査で抜けた走査線の信号を動き適応型や動き補償型の補間処理で生成し、伝送走査線信号系列ＳＭと補間走査線信号系列ＳＩとを出力する。倍速化部３は、信号系列ＳＭとＳＩをそれぞれ水平方向に時間軸の１／２圧縮と時系列多重の信号処理を行い、順次走査の画像信号系列ＳＰを出力する。
【００１７】
選択部４は、入力画像信号Ｓ１が飛び越し走査の現行テレビジョン信号（以下、現行ＴＶ信号と略称）では信号系列ＳＰ、順次走査系のＥＤＴＶ信号やパソコン画像信号及びＨＤＴＶ信号では信号系列Ｓ１をそれぞれ選択し、これを信号系列Ｓ２として出力する切り換え回路で構成される。
【００１８】
水平スケーリング部５は、画像の水平方向がＫ個の画素をＬ個の画素に変換をする信号処理（以下、水平Ｋ−Ｌ変換と略称）を行い、水平拡大（Ｋ＜Ｌ）や水平縮小（Ｋ＞Ｌ）を行い、変換された信号系列Ｓ３を出力する。垂直スケーリング部６は、画像の走査線数がＫ個のラインをＬ個のラインに変換をする信号処理（以下、垂直Ｋ−Ｌ変換と略称）を行い、垂直拡大（Ｋ＜Ｌ）や垂直縮小（Ｋ＞Ｌ）を行う。なお、入力信号Ｓ１によっては、方式変換（例えば、ＰＡＬ方式とＮＴＳＣ方式の方式変換）や、同期整合の信号処理、表示部のフィールド周波数が１００の場合は、ＰＡＬフィールド倍速の信号処理も併せて行う。そして、フォーマット変換した画像信号系列Ｓ４を出力する。なお、水平縮小（Ｋ＞Ｌ）を行う場合は、水平スケーリング部５は、垂直スケーリング部６の入力側に設け、水平拡大（Ｋ＜Ｌ）を行う場合は、水平スケーリング部５は垂直スケーリング部６の入力側に設けけることが信号処理の簡易化の観点より望ましい。
【００１９】
画質改善部８は、輝度信号の黒レベル補正、白レベル補正などの画質改善や、色空間変換などの信号処理を行い、３原色ＲＧＢ信号に変換する。また、表示系がリニア特性のディスプレイでは、逆γ変換の信号処理を行う。そして、３原色画像信号系列Ｓ５を出力する。画質改善部８は従来知られているものを使用できる。
【００２０】
多重部９は、信号系列Ｓ５にマルチ画面表示（例えば、２画面表示、ＰＩＰ表示、マルチウィンド表示など）のための他の３原色画像信号系列Ｓ７を多重する信号処理を行う。そして、表示系のフォーマットに合致した画像信号系列Ｓ６を出力する。
【００２１】
マイクロプロセッサ部１０は、画像情報信号ＳＰＩ（入力画像信号Ｓ１の種類、表示系のフォーマット、画面表示のモードなどの情報）をもとに信号処理パラメタを設定し、上記各ブロック部１、３、４、５、６、８、９を制御する。画像情報信号ＳＰＩは、検出部０で入力画像信号Ｓ１のフレーム数、同期信号等及び表示部から自動的に検出する。勿論手動的に画像情報信号ＳＰＩを発生するように構成してもよい。
【００２２】
コントロール部１１は、各ブロック部における信号処理に必要な同期信号、制御信号、クロック信号などを生成し、各ブロックに供給する。また、マルチ画面表示の際の同期整合処理に必要な情報ＳＤを出力する。即ち、マイクロプロセッサ部１０及びコントロール部１１によって各ブロックを総合的に制御する制御部を構成する。
【００２３】
以下、図１の主要ブロック部の構成について説明する。
図２は、図１のＩＰ変換部１及びメモリ部２の一構成例図である。動き適応型の補間処理を行うものである。この回路部は従来知られている回路と実質的に同じである。
入力画像信号Ｓ１の輝度信号Ｓ１（Ｙ）の一部は、伝送走査線信号系列の輝度信号ＳＭ（Ｙ）として出力する。一方、１Ｈ遅延部１２（Ｈは水平走査線（ライン）の周期を表す。以下の説明についても同じ）で１Ｈ期間遅延させた信号を加算部１３で加算し、係数加重部１４で係数値１／２を加重して、動画像に適した補間信号を生成する。
【００２４】
また、メモリ部２のフィールドメモリＦＤ１で１フィールド期間遅延させた信号で、静止画像に適した補間信号を生成する。更に、この信号を他のフィールドメモリＦＤ２で１フィールド期間遅延させた信号を減算部１７で減算し、１フレーム間の差分信号を検出する。動き係数設定部１８は、この差分信号の絶対値すなわち、画像の動きの大小に応じて、０から１までの値の動き情報係数を設定する。動きの検出漏れを回避するため、ＭＡＸ選択部１９は、１フィールド前の動きの情報も使用して、最終的な動き係数Ｋを設定する。すなわち、係数加重部２０で係数α（０＜α＜１）を加重した信号をフィールドメモリＦＤ３で１フィールド期間遅延させて生成する１フィールド前の動きの信号と、動き情報係数の間で、最大値を検出し、この最大値を最終的な動き係数Ｋ（０≦Ｋ≦１，静止時：Ｋ＝０）として出力する。係数加重部１５は、係数Ｋ，１−Ｋを加重し、加算部１６で両者の信号を加算して、補間走査線信号系列の輝度信号ＳＩ（Ｙ）を生成する。
【００２５】
入力画像信号Ｓ１の色差信号Ｓ１（Ｃ）に対しては、フィールド内補間で補間信号を生成する。すなわち、信号Ｓ１（Ｃ）を伝送走査線信号系列の色差信号ＳＭ（Ｃ）として出力するとともに、１Ｈ遅延部１２で１ライン期間遅延させた信号を加算部１３で加算し、係数加重部１４で係数値１／２を加重して、補間走査線信号系列の色差信号ＳＩ（Ｃ）を生成する。
【００２６】
図３（ａ）及び（ｂ）は、それぞれ図１の倍速化部３の構成図及び（ａ）のラインメモリ２１の機能を説明するための図である。
伝送走査線信号系列の信号ＳＭ（Ｙ）、ＳＭ（Ｃ）はラインメモリ２１−１に、補間走査線信号系列の信号ＳＩ（Ｙ）、ＳＩ（Ｃ）はラインメモリ２１−２に、同図（ｂ）に示す書き込み動作（以下ＷＴ動作と略称）で、飛び越し走査系の動作速度で１ライン期間の信号を記憶する。
【００２７】
ラインメモリからの読出し動作（以下ＲＤ動作と略称）は、順次走査系の動作速度で１ライン期間１／（２ｆＨ）（飛び越し走査系の１／２の時間）で、ラインメモリ２１−１と２１−２とを交互に読み出す。そして、多重部２２で時系列に多重し、その出力に順次走査系の画像信号系列の輝度信号ＳＰ（Ｙ）と、色差信号ＳＰ（Ｃ）とを得る。
【００２８】
図４（ａ）及び（ｂ）は、それぞれ図１の水平スケーリング部５の構成図及び各種信号処理におけるスイッチ類の選択制御を行う信号処理パラメタを示す図である。
水平縮小の信号処理では、スイッチ２４（ＳＷ１）、２８（ＳＷ２）、３１（ＳＷ４）は端子ａ、スイッチ３０（ＳＷ３）は端子ｂに接続する。順次走査系の画像信号の輝度信号Ｓ２（Ｙ）は、縮小処理で折り返し歪となる水平高域周波数成分を除去するため、水平ＬＰＦ２３で低域通過の周波数特性で帯域制限を行う。次に、１画素遅延２５と係数加重部２６と加算部２７とで構成する演算部で、２点線形補間の特性による画素の水平Ｋ−Ｌ変換（Ｋ＞Ｌ）の演算を行う。すなわち、入力信号と、１画素遅延素子２５で１画素遅延した信号に対し、係数加重部２６ではそれぞれ係数値β、１−β（１＞β≧０）を加重し、加算部２７で両者を加算し、この出力に水平Ｋ−Ｌ変換でＫ画素から生成したＬ画素の信号を得る。なお、係数値β、１−βは、Ｋ画素を周期に画素毎に変化する。１Ｈメモリ２９では、間欠的なＷＴ動作でＬ画素の信号を記憶する。そして、ＲＤ動作で連続的に信号の読出しを行う。スイッチ３１の出力に、Ｌ／Ｋ倍に水平縮小した信号系列Ｓ３（Ｙ）を得る。
【００２９】
水平拡大の信号処理では、スイッチ２４（ＳＷ１）、２８（ＳＷ２）は端子ｂ、スイッチ３０（ＳＷ３）、３１（ＳＷ４）は端子ａに接続する。順次走査系の画像信号の輝度信号Ｓ２（Ｙ）は、１Ｈメモリ２９に、ＷＴ動作で連続的に信号を記憶する。そして、ＲＤ動作では一部期間で２度読み出しの動作を行い、Ｌ画素の期間でＫ個の画素の信号を読み出す。１画素遅延素子２５と係数加重部２６と加算部２７とで構成する演算部で、２点線形補間の特性による画素のＫ−Ｌ変換（Ｋ＜Ｌ）の演算を行うすなわち、入力信号と、１画素遅延素子２５で１画素遅延した信号に対し、係数加重部２６では係数値β、１−βを加重し、加算部２７で両者を加算し、この出力にＫ−Ｌ変換でＫ画素から生成したＬ画素の信号を得る。なお、係数値β、１−βは、Ｌ画素を周期に画素毎に変化する。スイッチ３１（ＳＷ４）の出力に、Ｌ／Ｋ倍に水平拡大した信号系列Ｓ３（Ｙ）を得る。なお、前述のように、水平拡大の信号処理では、水平スケーリング部５は垂直スケーリング部６の出力側に設けることが望ましい。
【００３０】
スルーの信号処理は、水平縮小拡大が不要のときに行われ、スイッチ３１を端子ｂに接続し、入力信号Ｓ２（Ｙ）がスイッチ３１の出力に、縮小拡大の処理を行わない信号系列Ｓ３（Ｙ）として得られる。
順次走査系の画像信号の色差信号Ｓ２（Ｃ）に対しても、輝度信号の場合と同一の構成による信号処理を行い、水平縮小、水平拡大又はスルーの信号系列Ｓ３（Ｃ）を得る。
【００３１】
図５（ａ）及び（ｂ）は、それぞれ図１の垂直スケーリング部６の構成図及び各種信号処理におけるスイッチ類の選択制御の信号処理パラメタを示す図である。垂直縮小の信号処理では、スイッチ３３（ＳＷ１）、３７（ＳＷ２）、３９（ＳＷ４）は端子ａ、３８（ＳＷ３）は端子ｂに接続する。順次走査系の画像信号の輝度信号Ｓ３（Ｙ）は、縮小処理で折り返し歪となる垂直高域周波数成分を除去するため、垂直ＬＰＦ３２で低域通過の周波数特性で帯域制限を行う。１ライン遅延素子３４と係数加重部３５と加算部３６とで構成する演算部で、２点線形補間の特性によるラインの垂直Ｋ−Ｌ変換（Ｋ＞Ｌ）の演算を行う。すなわち、入力信号と、１Ｈ遅延素子３４で１ライン遅延した信号に対し、係数加重部３５では係数値β、１−βを加重し、加算部３６で両者を加算し、この出力に垂直Ｋ−Ｌ変換でＫラインから生成したＬラインの信号を得る。なお、係数値β、１−βは、Ｋラインを周期にライン毎に変化する。メモリ部７のＭ−１では、図６（ａ）に示す様に、１フィールド期間を周期にＷＴ動作、ＲＤ動作を行う。ＷＴ動作では、垂直Ｋ−Ｌ変換で生成した信号を間欠的に書き込み記憶する。一方、ＲＤ動作では（１−Ｌ／Ｋ）フィールド期間遅れた時点より連続的に信号を読み出す。そして、スイッチ３９（ＳＷ４）の出力に、Ｌ／Ｋ倍に垂直縮小した信号系列Ｓ４（Ｙ）を得る。以上に述べた垂直縮小の信号処理に必要なメモリ容量は、（１−Ｌ／Ｋ）フィールド期間分あればよい。
【００３２】
垂直拡大の信号処理では、スイッチ３３（ＳＷ１）、３７（ＳＷ２）は端子ｂ、スイッチ３８（ＳＷ３）、３９（ＳＷ４）は端子ａに接続する。メモリ部７のＭ−１では、図６（ｂ）に示す様に、１フィールド期間を周期とするＷＴ動作、ＲＤ動作を行う。順次走査系の画像信号の輝度信号Ｓ３（Ｙ）は、ＷＴ動作で連続的に信号を記憶する。一方、ＲＤ動作では一部期間で２度読み出しの動作を行いＫラインの期間にＬラインの信号を読み出す。次に、１ライン遅延３４と係数加重部３５と加算部３６とで構成する演算部で、２点線形補間の特性によるラインの垂直Ｌ−Ｋ変換（Ｌ＜Ｋ）の演算を行う。すなわち、入力信号と、１ライン遅延３４で１ライン遅延した信号に対し、係数加重部３５では係数値β、１−βを加重し、加算部３６で両者を加算し、この出力にＬ−Ｋ変換でＬラインから生成したＫラインの信号を得る。なお、係数値β、１−βは、Ｋラインを周期にライン毎に変化する。そして、スイッチ３９（ＳＷ）の出力に、Ｋ／Ｌ倍に垂直拡大した信号系列Ｓ４（Ｙ）を得る。以上に述べた垂直拡大の信号処理に必要なメモリ容量は、（１−Ｌ／Ｋ）フィールド期間分あればよい。
【００３３】
ＰＡＬフィールド倍速の信号処理（ＰＡＬテレビ信（以下６２５／５０／１：１と略称）号のフリッカを除くためにフィールド周波数を５０Ｈから１００Ｈｚの飛び越し走査系の信号（以下６２５／１００／２：１と略称）に変換する処理）では、スイッチ３７（ＳＷ２）、３８（ＳＷ３）を端子ｂ、スイッチ３９（ＳＷ４）を端子ａに接続して実現する。メモリ部７のＭ−１では、図６（ｃ）に示す様なＷＴ動作、ＲＤ動作を行う。順次走査系のＰＡＬ信号の輝度信号Ｓ３（Ｙ）は、１フィールド期間を周期に、ＷＴ動作で連続的に信号を記憶する。一方、ＲＤ動作では、０．５フィールド期間遅れた時点から、順次走査系の奇数走査線の信号系列（図中の○−０、偶数走査線の信号系列（図中の○−Ｅ）の順に信号の読出しを行う。そして、スイッチ３９（ＳＷ４）の出力に、ＰＡＬフィールド倍速した信号系列Ｓ４（Ｙ）を得る。以上に述べたＰＡＬフィールド倍速の信号処理に必要なメモリ容量は、０．５フィールド期間分あればよい。
【００３４】
ＮＴＳＣ−ＰＡＬフィールド倍速の信号処理は、順次走査系に変換したＮＴＳＣ信号（以下５２５／６０／１：１と略称）を６２５／１００／２：１系の信号に変換するもので、スイッチ３３（ＳＷ１）、３７（ＳＷ２）を端子ｂ、３８（ＳＷ３）を端子ｃ、３９（ＳＷ４）を端子ａに接続する。順次走査系のＮＴＳＣ信号の輝度信号Ｓ３（Ｙ）は、図６（ｄ）に示す様に、メモリ部７のＭ−１に、ＮＴＳＣ１フィールド期間を周期とするＷＴ動作で、連続的に信号を記憶する。一方、ＲＤ動作では、ＰＡＬ１フィールド期間を周期に、一部期間で２度読み出しの動作を行い６ラインの期間に５ラインの信号を読み出す。
【００３５】
次に、１ライン遅延３４と係数加重部３５と加算部３６とで構成する演算部で、２点線形補間の特性によるラインの５−６変換の演算で垂直拡大を行う。すなわち、入力信号と、１ライン遅延３４で１ライン遅延した信号に対し、係数加重部３５では係数値β、１ーβを加重し、加算部３６で両者を加算し、この出力に５−６変換で５ラインから生成した６ラインの信号を得る。なお、係数値β、１−βは、６ラインを周期にライン毎に変化する。メモリ部７のＭ−２では、ＰＡＬ１フィールド期間を周期に、ＷＴ動作で連続的にこの信号を記憶する。一方、ＲＤ動作では、０．５フィールド期間遅れた時点から、順次走査系の奇数走査線の信号系列（図中の○−０）、偶数走査線の信号系列（図中の○−Ｅ）の順に信号の読出しを行う。そして、スイッチ３９（ＳＷ４）の出力に、ＮＴＳＣ−ＰＡＬフィールド倍速した信号系列Ｓ４（Ｙ）を得る。以上に述べたＮＴＳＣ−ＰＡＬフィールド倍速の信号処理に必要なメモリ容量は、ＮＴＳＣ−ＰＡＬ変換に１フィールド期間分、フィールド倍速変換に０．５フィールド期間分あればよい。
【００３６】
ＰＡＬ−ＮＴＳＣ変換の信号処理は、６２５／５０／１：１系の信号を５２５／６０／１：１系の信号に変換するもので、スイッチ３３（ＳＷ１）、３７（ＳＷ２）を端子ａ、スイッチ３８（ＳＷ３）を端子ｂ、スイッチ３９（ＳＷ４）を端子ａに接続して実現する。順次走査系のＰＡＬ信号の輝度信号Ｓ３（Ｙ）は、垂直ＬＰＦ３２で低域通過の周波数特性で帯域制限を行う。次に、１ライン遅延３４と係数加重部３５と加算部３６とで構成する演算部で、２点線形補間の特性によるラインの６−５変換の演算で垂直縮小を行う。すなわち、入力信号と、１ライン遅延３４で１ライン遅延した信号に対し、係数加重部３５では係数値β、１−βを加重し、加算部３６で両者を加算し、この出力に６−５変換で６ラインから生成した５ラインの信号を得る。なお、係数値β、１−βは、６ラインを周期にライン毎に変化する。メモリ部７のＭ−１では、図６（ｅ）に示す様に、ＰＡＬ１フィールド期間を周期とするＷＴ動作で、６−５変換で生成した信号を間欠的に書き込み記憶する。一方、ＲＤ動作ではＮＴＳＣ１フィールド期間を周期に信号を読み出す。そして、スイッチ３９（ＳＷ４）出力に、ＰＡＬ−ＮＴＳＣ変換した信号系列Ｓ４（Ｙ）を得る。以上に述べたＰＡＬ−ＮＴＳＣ変換の信号処理に必要なメモリ容量は、１フィールド期間分あればよい。
【００３７】
スルーの信号処理は、垂直縮小拡大の処理が不要のとき行われ、スイッチ３９（ＳＷ４）を端子ｂに接続し、スイッチ３９の出力に、縮小拡大の処理を行わない信号系列Ｓ４（Ｙ）を得る。
【００３８】
順次走査系の画像信号の色差信号Ｓ３（Ｃ）に対しても、輝度信号と同一の構成による信号処理を行い、垂直縮小、垂直拡大、ＰＡＬフィールド倍速変換、ＮＴＳＣ−ＰＡＬフィールド倍速変換、ＰＡＬ−ＮＴＳＣ変換又はスルーの信号系列Ｓ４（Ｃ）を得る。なお、図４及び図５のスイッチ駆動の信号処理パラメタ、係数は図１のマイクロプロセッサより与えられる。以下の他に実施形態についても同様である。
以上に述べた様に、垂直スケーリング部では、極めて少ないメモリ容量で、フォーマット変換に必要な各種の信号処理を行うことができる。
【００３９】
図１９は、画像信号のフォーマット変換の代表的な例の画面を示す。同図（ａ）は、アスペクト比１６：９の表示画面にアスペクト比４：３の画像を表示するため、画像を水平に圧縮するもので、ノーマルモードと略称する。同図（ｂ）は、レターボックス画像をアスペクト比１６：９の画面に表示するため、画像を垂直に拡大するもので、シネマモードと略称する。同図（ｃ）は、アスペクト比４：３の画像の左右を徐々に拡大し、アスペクト比１６：９の画面一杯に表示するもので、スムーズワイドと略称する。同図（ｄ）は、水平に圧縮したアスペクト比４：３の画像を、アスペクト比１６：９の画面一杯に表示するもので、フルモードと略称する。同図（ｅ）は、水平垂直方向に任意の倍率で圧縮して表示するものである。また、同図（ｆ）は、水平垂直方向に任意の倍率で拡大して表示（ズームモードと略称）するものである。
【００４０】
図２０はフォーマット変換の信号処理で使用する代表的なＫ−Ｌ変換の処理の演算式を示す。
同図（ａ）の４−３変換はノーマルモードで使用する。図中で示すマトリックスは４点の入力系列Ｘ１、Ｘ２、Ｘ３、Ｘ４と、３点の出力系列Ｙ１、Ｙ２、Ｙ３の対応関係を示す。従って、前述した演算部では、係数値（β、１−β）は（１，０）、（２／３，１／３）、（１／３，２／３）と変化し、出力系列を生成する。同図（ｂ）の３−４変換は、シネマモードで使用する。そして、４点の入力系列Ｘ１、Ｘ２、Ｘ３、Ｘ４（但し、Ｘ４は次の入力系列のＸ１にも使用）と、４点の出力系列Ｙ１、Ｙ２、Ｙ３、Ｙ４との対応関係は、同図に示すマトリクスで表される。従って、前述した演算部では、係数値（β，１−β）は（０，１）、（１／４，３／４）、（２／４，２／４）、（３／４，１／４）と変化し、出力系列を生成する。また、同図（ｃ）はＰＡＬ−ＮＴＳＣ変換に使用する６−５変換、同図（ｄ）はＮＴＳＣ−ＰＡＬ変換に使用する５−６変換の例である。
【００４１】
図２１は、画像信号（５２５／６０／１：１）、アスペクト比１６：９の表示系におけるＩＰ変換部１、水平及び垂直スケーリング部５、６での信号処理を示す。図中、ＩＰ変換の丸印はＩＰ変換を行うことを表す。
【００４２】
５２５／６０／２：１系（現行ＮＴＳＣ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、各種表示モードに対応したフォーマット変換を行う。
【００４３】
５２５／６０／１：１系（ＥＤＴＶ方式に相当）の入力信号は、順次走査系であるのでＩＰ変換は行わず、表示モードに応じて、スルー、拡大、縮小の処理を行う。
【００４４】
１１２５／６０／２：１系（ＨＤＴＶに相当）の入力信号は、垂直スケーリング部６で１７−１６変換を行い、飛び越し走査系から順次走査系に変換する。また、表示モードに応じて、拡大、縮小の処理を行う。
【００４５】
６２５／５０／２：１系（現行ＰＡＬ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、垂直スケーリング部６でフレームレート変換、６−５変換を行う。併せて、各種表示モードに対応したフォーマット変換を行う。
【００４６】
ＰＣ系（パソコン画像）の入力信号は、６０フレーム／秒の順次走査系の信号であるので、ＩＰ変換は行わず、水平、垂直スケ−リング部でノーマルモード表示の処理を行う。すなわち、ＶＧＡ系（６４０×４８０）では水平４−３変換、ＳＶＧＡ系（８００×６００）では水平４−３変換と垂直５−４変換、ＸＧＡ系（１０２４×７６８）では水平４−３変換と垂直８−５変換を行う。
【００４７】
図２１は、６２５／１００／２：１、アスペクト比１６：９の表示系におけるＩＰ変換部１、水平及び垂直スケーリング部５、６での信号処理を示す。
５２５／６０／２：１系（現行ＮＴＳＣ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、垂直スケーリング部６でフレームレート変換、５−６変換、フィールド倍速変換を行う。併せて、各種表示モードに対応したフォーマット変換を行う。
【００４８】
５２５／６０／１：１系（ＥＤＴＶ方式に相当）の入力信号は、順次走査系であるのでＩＰ変換は行わず、垂直スケーリング部６でフレームレート変換、５−６変換、フィールド倍速変換を行う。また、表示モードに応じて、スルー、拡大、縮小の処理を行う。
【００４９】
１１２５／６０／２：１系（ＨＤＴＶに相当）の入力信号は、垂直スケーリング部６でフレームレート変換、１５−１６変換、フィールド倍速変換を行う。また、表示モードに応じて、拡大、縮小の処理を行う。
【００５０】
６２５／５０／２：１系（現行ＰＡＬ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、垂直スケーリング部６でフィールド倍速変換を行う。また、各種表示モードに対応したフォーマット変換を行う。
【００５１】
ＰＣ系（パソコン画像）の入力信号は、６０フレーム／秒の順次走査系の信号であるので、ＩＰ変換は行わず、垂直スケーリング部６でフレームレート変換、フィールド倍速変換を行う。また、ノーマルノード表示のための処理を行う。すなわち、ＶＧＡ系（６４０×４８０）では水平４−３変換と垂直５−６変換、ＳＶＧＡ系（８００×６００）では水平４−３変換、ＸＧＡ系（１０２４×７６８）では水平４−３変換と垂直４−３変換を行う。
【００５２】
図２３は、１１２５／６０／２：１、アスペクト比１６：９の表示系におけるＩＰ変換部、水平、垂直スケーリング部での信号処理を示す。
【００５３】
５２５／６０／２：１系（現行ＮＴＳＣ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、各種表示モードに対応したフォーマット変換を行う。なお、垂直スケーリング部６では１６−１７変換を併せて行い、飛び越し走査系の信号に変換する。
【００５４】
５２５／６０／１：１系（ＥＤＴＶ方式に相当）の入力信号は、順次走査系であるのでＩＰ変換は行わず、表示モードに応じて、スルー、拡大、縮小の処理を行う。なお、垂直スケーリング部６では１６−１７変換を併せて行い、飛び越し走査系の信号に変換する。
【００５５】
１１２５／６０／２：１系（ＨＤＴＶに相当）の入力信号は、表示モードに応じて、拡大、縮小の処理を行う。
【００５６】
６２５／５０／２：１系（現行ＰＡＬ方式に相当）の入力信号は、ＩＰ変換部１で順次走査に変換した信号に対して、垂直スケーリング部６でフレームレート変換、１６−１５変換を行い、飛び越し走査系の信号に変換する。併せて、各種表示モードに対応したフォーマット変換を行う。
【００５７】
ＰＣ系（パソコン画像）の入力信号は、６０フレーム／秒の順次走査系の信号であるので、ＩＰ変換は行わず、水平及び垂直スケーリング部５、６でノーマルモード表示の処理を行う。すなわち、ＶＧＡ系（６４０×４８０）では水平４−３変換と垂直１６−１７変換、ＳＶＧＡ系（８００×６００）では水平４−３変換と垂直２０−１７変換、ＸＧＡ系（１０２４×７６８）では水平４−３変換と垂直３２−２１変換を行う。
【００５８】
図７は、図１の画質改善部８の一構成例を示す。フォーマット変換処理した画像信号系列の輝度信号Ｓ４（Ｙ）は、輝度処理部７４に入力して輪郭補正や黒レベル補正や白レベル補正の信号処理を行う。また、フォーマット変換処理した画像信号系列の色差信号Ｓ４（Ｃ）は、画素補間部７５に入力し、輝度信号と同じ標本点の構造を有する色差信号Ｕ、Ｖに復調する信号処理を行う。色空間変換部７６は、輝度色差系から３原色ＲＧＢ系への変換処理を行う。また、逆γ処理部７７は、リニアな特性を有する表示系のための逆ガンマ補正の信号処理を行う。選択部７８は、ＣＲＴなどのガンマ特性を有する表示系では色空間変換部の信号、液晶表示装置やプラズマディスプレイなどリニアな特性の表示系では逆γ処理部の信号を選択し、３原色画像信号系列Ｓ５として出力する。
【００５９】
以上に述べた如く、本実施例によれば、信号処理に伴う画質の劣化が少なく、かつ、使用するメモリ容量が極めて少なく、また、低コストな画像信号のフォーマット変換の信号処理方法及び回路を実現することができる。
【００６０】
図８は、上記実施形態の画像信号のフォーマット変換信号処理回路を使用したしたテレビジョン受像機の一実施形態を示すブロック構成図である。図に示したブロックと表示部（図示せず）がテレビジョン受像機の中に組み込まれる。表示部は従来知られているものと同じでよい。
【００６１】
地上放送波は、ＵＶチューナ部４０で受信してベースバンドの映像信号に復調する。衛星放送波は、ＢＳ／ＣＳチューナ部４１で受信してベースバンドの映像信号に復調する。そして、スイッチ部４２は、これら復調した映像信号とパッケージ（ＣＤ−ＲＯＭ，ビデオテープ）系の映像信号を選択して出力する。
【００６２】
現行方式デコード部４３は、ＮＴＳＣ方式あるいはＰＡＬ方式の映像信号に対して、ＹＣ分離、色復調の信号処理を行い、コンポーネント４：２：２系（あるいは４：２：０系）の輝度色差信号系列に復調する。ＥＤ／ＨＤデコード部４４は、ＥＤＴＶ方式あるいはＨＤＴＶ方式の映像信号に対して復調の信号処理を行い、ＥＤＴＶ方式では順次走査系、ＨＤＴＶ方式では飛び越し走査系のコンポーネント４：２：２系（あるいは４：２：０系）の輝度色差信号系列に復調する。
【００６３】
デジタル放送波は、デジタル受信部４５で受信してデジタル復調、デスクランブル、誤り訂正などの信号処理を行い、ビットストリーム信号に復号する。この信号は、ＭＰＥＧデコード部４６で復号化処理を行い、コンポーネント４：２：２系（あるいは４：２：０系）の輝度色差信号系列に復調する。
【００６４】
ＰＣ画像信号（３原色ＲＧＢ信号）は、ＰＣ処理部４７に入力して輝度色差系への色空間変換の信号処理を行い、コンポーネント４：２：２系（あるいは４：２：０系）の輝度色差信号系列に変換する。
スイッチ部４８は、これら信号系列を選択して出力する。
画像処理部４９は、図１に示した画像信号のフォーマット変換信号処理回路で、画像信号を表示系のフォーマットに変換する信号処理を行う。単画面表示モードでは画像処理部４９−１の信号、マルチ画面表示モードでは、画像処理部４９−１の信号をメイン画像、情報ＳＤでメイン画像との同期整合処理を行った画像処理部４９−２の信号をサブ画像として多重した信号を出力する。
【００６５】
多重部５１は、この信号にＯＳＤ（On Screen Diplay)５０（パソコン等の画像発生において、一つの画面の中に他の小さな画面を形成する手段）で生成するオンスクリーン画像を多重する処理を行い、その出力信号を表示部（図面には明示せず）に供給して、画像を表示部の所定の形態で表示する。
マイコン制御部５２は、入力信号や表示モードの設定、各ブロック部における信号処理の制御などを行う。なお、マイコン制御部５２と各ブロック部の結線は省略している。
【００６６】
以上に述べた如く、本実施例によれば、各種入力ソースの画像信号を受信表示するテレビジョン受像機を必要メモリを低減して低コストで実現することができる。なお、画像処理部４９に関しては、以下に述べる第２乃至第４の実施形態で構成することもできる。なお、以下の実施形態の説明で、実施形態１と実質的に同じ構成、機能部分については同一番号を付し説明を省く。
【００６７】
＜実施形態２＞
図９は本発明による画像信号のフォーマット変換信号処理回路の第２の実施形態を示すブロック構成図である。本実施例は、２系列の飛び越し走査信号の状態で水平、垂直スケ−リング部の信号処理行い、その後順次走査の信号に変換するものである。すなわち、２系列に分割して水平、垂直スケーリング部の信号処理を行うものである。
【００６８】
入力画像信号系列Ｓ１（４：２：２系、あるいは４：２：０系のコンポ−ネント輝度、色差信号）は、ＩＰ変換部１と２チャネル化部５３に入力する。ＩＰ変換部１は飛び越し走査の入力画像信号に対し動作するもので図２の構成、動作と同じである。２チャネル化部５３は、順次走査系の入力画像信号Ｓ１に対して、２系列の飛び越し走査系の信号系列ＳＭ’、ＳＩ’を生成する。選択部４は、入力画像信号Ｓ１が飛び越し走査系の現行ＴＶ信号では信号系列ＳＭ、ＳＩ、順次走査系のＥＤＴＶ信号やパソコン画像信号及びＨＤＴＶ信号では信号系列ＳＭ’、ＳＩ’をそれぞれ選択し、これを信号系列Ｓ２Ｍ、Ｓ２Ｉとして出力する。
【００６９】
水平スケーリング部５は、信号系列Ｓ２Ｍ、Ｓ２Ｉのそれぞれに水平Ｋ−Ｌ変換の信号処理で水平拡大（Ｋ＜Ｌ）や水平縮小（Ｋ＞Ｌ）を行い、水平方向に拡大又は縮小した信号系列Ｓ３Ｍ、Ｓ３Ｉを出力する。垂直スケーリング部５４は、信号系列Ｓ３Ｍ、Ｓ３Ｉに対して垂直Ｋ−Ｌ変換の信号処理で垂直拡大（Ｋ＜Ｌ）や垂直縮小（Ｋ＞Ｌ）を行う。なお、入力信号Ｓ１の種類によっては、実施形態１と同様に、方式変換（例えば、ＰＡＬ−ＮＴＳＣ変換）や、同期整合の信号処理、表示系によってはＰＡＬフィールド倍速の信号処理も併せて行う。そして、フォーマット変換した画像信号系列Ｓ４Ｍ、Ｓ４Ｉを出力する。
【００７０】
倍速化部３は、信号系列Ｓ４ＭとＳ４Ｉをそれぞれ水平方向に時間軸の１／２圧縮と時系列多重の信号処理を行い、順次走査系の画像信号系列Ｓ４を出力する。
【００７１】
図１０（ａ）及び（ｂ）は、それぞれ図９の２チャネル化部５３の構成ブロック図及びその動作を説明するための図である。
順次走査系の入力画像信号の輝度信号Ｓ１（Ｙ）と色差信号Ｓ１（Ｃ）は、それぞれラインメモリ５６−１、５６−２に入力する。ラインメモリ５６−１は、同図（ｂ）に示す様に、ＷＴ動作で第１の飛び越し走査系に相当する走査線の信号（図の▲１▼、▲３▼、…の走査線）を１ライン期間ｆＨで記憶する。一方、ＲＤ動作はＷＴ動作の２倍の期間２ｆＨで信号を読み出し、飛び越し走査系の信号系列ＳＭ’（Ｙ）、ＳＭ’（Ｃ）を得る。
【００７２】
ラインメモリ５６−２は、ＷＴ動作で第２の飛び越し走査系に相当する走査線の信号（図では▲２▼、▲４▼、…の走査線）を１ライン期間ｆＨで記憶する。一方、ＲＤ動作はＷＴ動作の２倍の期間２ｆＨで信号を読み出し、飛び越し走査系の信号系列ＳＩ’（Ｙ）、ＳＩ’（Ｃ）を得る。
【００７３】
図１１（ａ）及び（ｂ）は、それぞれ図９の垂直スケーリング部５４の構成ブロック図及びその中のスイッチ類の選択制御の動作を示す図である。
垂直スケーリング部５４の垂直縮小の信号処理では、スイッチ５８（ＳＷ１）、６３（ＳＷ２）、６５（ＳＷ４）は端子ａ、６４（ＳＷ３）は端子ｂに接続する。２系列の画像信号の輝度信号Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）は、縮小処理で折り返し歪となる垂直高域周波数成分を除去するため、垂直ＬＰＦ５７で低域通過の周波数特性で帯域制限を行う。１ライン遅延５９と係数加重部６０と加算部６１とで構成する演算部で、２点線形補間の特性によるラインの垂直Ｋ−Ｌ変換（Ｋ＞Ｌ）の演算を行う。すなわち、１つの系は、Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）の信号に対し、係数加重部６０で係数値β、１−βを加重し、加算部６１で両者を加算する。もう一方の系は、信号Ｓ３Ｍ（Ｙ）を１ライン遅延５９で１ライン遅延した信号とＳ３Ｉ（Ｙ）の信号に対し、係数加重部６０では係数値γ、１−γを加重し、加算部６１で両者を加算する。
【００７４】
そして、この出力に垂直Ｋ−Ｌ変換でＫラインから生成したＬラインの信号からなる２系列の信号を得る。なお、係数値β、１−βとγ、１−γは、それぞれライン毎に変化する。例えば、４−３変換では、係数値（β，１−β）は、（１，０）、（１／３，２／３）、（２／３，１／３）、（１，０）、…、係数値（γ，１−γ）は、（２／３，１／３）、（１，０）、（１／３，２／３）、（２／３，１／３）、…とライン毎に変化する。メモリ部５５のＭ１では、図１２（ａ）に示す様に、１フィールド期間を周期にＷＴ動作、ＲＤ動作を行う。ＷＴ動作では、Ｋ−Ｌ変換で生成した２系列の信号を間欠的に書き込み記憶する。一方、ＲＤ動作では（１−Ｌ／Ｋ）フィールド期間遅れた時点より連続的に２系列の信号を読み出し、スイッチ６５（ＳＷ４）の出力に、Ｌ／Ｋ倍に垂直縮小した２系列の信号系列Ｓ４Ｍ（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。以上に述べた垂直縮小の信号処理に必要なメモリ容量は、（１−Ｌ／Ｋ）フィールド期間分あればよい。
【００７５】
垂直拡大の信号処理では、スイッチ５８（ＳＷ１）、６３（ＳＷ２）は端子ｂ、６４（ＳＷ３）、６５（ＳＷ４）は端子ａに接続する。メモリ部５５のＭ１では、図１２（ｂ）に示す様に、１フィールド期間を周期とするＷＴ動作、ＲＤ動作を行う。２系列の画像信号の輝度信号Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）は、ＷＴ動作で連続的に信号を記憶する。一方、ＲＤ動作では一部期間で２度読み出しの動作を行いＫラインの期間にＬラインの２系列の信号を読み出す。１ライン遅延５９と係数加重部６０と加算部６１とで構成する演算部で、２点線形補間の特性によるラインのＬ−Ｋ変換（Ｌ＜Ｋ）の演算を行う。すなわち、１つの系は、Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）の信号に対し、係数加重部６０で係数値β、１−βを加重し、加算部６１で両者を加算する。
【００７６】
もう一方の系は、信号Ｓ３Ｍ（Ｙ）を１ライン遅延５９で１ライン遅延した信号とＳ３Ｉ（Ｙ）の信号に対し、係数加重部６０では係数値γ、１−γを加重し、加算部６１で両者を加算する。この出力にＬ−Ｋ変換でＬラインから生成したＫラインの信号からなる２系列の信号を得る。なお、係数値β、１−βとγ、１−γは、それぞれライン毎に変化する。例えば、３−４変換では、係数値（β，１−β）は、（１，０）、（２／４，２／４）、（１，０）、…、係数値（γ，１−γ）は、（１／４，３／４）、（３／４，１／４）、（１／４，３／４）、…とライン毎に変化する。そして、６５のＳＷ４の出力に、Ｋ／Ｌ倍に垂直拡大した２系列の信号系列Ｓ４Ｍ（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。以上に述べた垂直拡大の信号処理に必要なメモリ容量は、（１−Ｌ／Ｋ）フィールド期間分あればよい。
【００７７】
ＰＡＬフィールド倍速の信号処理は、順次走査系に変換したＰＡＬ信号（以下６２５／５０／１：１と略称）を１００フィールド／秒の飛び越し走査系の信号（以下６２５／１００／２：１と略称）に変換するもので、ＳＷ２、ＳＷ３を端子ｂ、ＳＷ４を端子ａに接続して実現する。メモリ部５５のＭ１では、図１２（ｃ）に示す様なＷＴ動作、ＲＤ動作を行う。２系列のＰＡＬ信号の輝度信号Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）は、１フィールド期間を周期に、ＷＴ動作で連続的に信号を記憶する。一方、ＲＤ動作では、０．５フィールド期間遅れた時点から、一方の信号系列（図中の○−０）、他方の信号系列（図中の○−Ｅ）の順に信号の読出しを行う。そして、スイッチ６５（ＳＷ４）の出力に、ＰＡＬフィールド倍速した２系列の信号系列ＳＭ４（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。以上に述べたＰＡＬフィールド倍速の信号処理に必要なメモリ容量は、１フィールド期間分あればよい。
【００７８】
ＮＴＳＣ−ＰＡＬフィールド倍速の信号処理は、順次走査系に変換したＮＴＳＣ信号（以下５２５／６０／１：１と略称）を６２５／１００／２：１系の信号に変換するもので、スイッチ５８（ＳＷ１）、６３（ＳＷ２）を端子ｂ、６４（ＳＷ３）を端子ｃ、６５（ＳＷ４）を端子ａに接続する。２系列のＮＴＳＣ信号の輝度信号Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）は、図１２（ｄ）に示す様に、メモリ部５５のＭ１に、ＮＴＳＣ１フィールド期間を周期とするＷＴ動作で、連続的に信号を記憶する。一方、ＲＤ動作では、ＰＡＬ１フィールド期間を周期に、一部期間で２度読み出しの動作を行い６ラインの期間に５ラインの２系列の信号を読み出す。
【００７９】
次に、１ライン遅延５９と係数加重部６０と加算部６１とで構成する演算部で、２点線形補間の特性によるラインの５−６変換の演算で垂直拡大を行う。すなわち、１つの系は、Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）の信号に対し、係数加重部６０で係数値β、１−βを加重し、加算部６１で両者を加算する。もう一方の系は、信号Ｓ３Ｍ（Ｙ）を１ライン遅延５９で１ライン遅延した信号とＳ３Ｉ（Ｙ）の信号に対し、係数加重部６０では係数値γ、１−γを加重し、加算部６１で両者を加算する。この加算出力に５−６変換で５ラインから生成した６ラインの信号からなる２系列の信号を得る。なお、係数値β、１−βとγ、１−γは、それぞれライン毎に変化する。メモリ部５５のＭ２では、ＰＡＬ１フィールド期間を周期に、ＷＴ動作で連続的に信号を記憶する。一方、ＲＤ動作では、０．５フィールド期間遅れた時点から、一方の信号系列（図中の○−０）、他方の信号系列（図中の○−Ｅ）の順に信号の読出しを行う。そして、スイッチ６５（ＳＷ４）の出力に、ＮＴＳＣ−ＰＡＬフィールド倍速した２系列の信号系列ＳＭ４（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。以上に述べたＮＴＳＣ−ＰＡＬフィールド倍速の信号処理に必要なメモリ容量は、ＮＴＳＣ−ＰＡＬ変換に１フィールド期間分、フィールド倍速変換に１フィールド期間分あればよい。
【００８０】
ＰＡＬ−ＮＴＳＣ変換の信号処理は、６２５／５０／１：１系の信号を５２５／６０／１：１系の信号に変換するもので、スイッチ５８（ＳＷ１）、６３（ＳＷ２）を端子ａ、６４（ＳＷ３）を端子ｂ、６５（ＳＷ４）を端子ａに接続する。２系列のＰＡＬ信号の輝度信号Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）は、垂直ＬＰＦ５７で低域通過の周波数特性で帯域制限を行う。１ライン遅延５９と係数加重部６０と加算部６１とで構成する演算部で、２点線形補間の特性によるラインの６−５変換の演算で垂直縮小を行う。１つの系は、Ｓ３Ｍ（Ｙ）、Ｓ３Ｉ（Ｙ）の信号に対し、係数加重部６０で係数値β、１−βを加重し、加算部６１で両者を加算する。もう一方の系は、信号Ｓ３Ｍ（Ｙ）を１ライン遅延５９で１ライン遅延した信号とＳ３Ｉ（Ｙ）の信号に対し、係数加重部６０では係数値γ、１−γを加重し、加算部６１で両者を加算する。この出力に６−５変換で６ラインから生成した５ラインの信号からなる２系列の信号を得る。なお、係数値β、１−βとγ、１−γは、それぞれライン毎に変化する。メモリ部５５のＭ１では、図１２（ｅ）に示す様に、ＰＡＬ１フィールド期間を周期とするＷＴ動作で、６−５変換で生成した２系列の信号を間欠的に書き込み記憶する。一方、ＲＤ動作ではＮＴＳＣ１フィールド期間を周期に２系列の信号を読み出す。そして、スイッチ６５の出力に、ＰＡＬ−ＮＴＳＣ変換した信号系列Ｓ４Ｍ（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。以上に述べたＰＡＬ−ＮＴＳＣ変換の信号処理に必要なメモリ容量は、ＰＡＬ１フィールド期間分あればよい。
【００８１】
スルーの信号処理では、スイッチ６５を端子ｂに接続する。そして、スイッチ６５の出力に、縮小拡大の処理を行わない２系列の信号系列Ｓ４Ｍ（Ｙ）、Ｓ４Ｉ（Ｙ）を得る。
【００８２】
２系列の画像信号の色差信号Ｓ３Ｍ（Ｃ）、Ｓ３Ｉ（Ｃ）に対しても、輝度信号と同一の構成による信号処理を行い、垂直縮小、垂直拡大、ＰＡＬフィールド倍速変換、ＮＴＳＣ−ＰＡＬフィールド倍速変換、ＰＡＬーＮＴＳＣ変換あるいはスルーの２系列の信号系列Ｓ４Ｍ（Ｃ）、Ｓ４Ｉ（Ｃ）を得る。
【００８３】
以上に述べた様に、垂直スケーリング部５４では、極めて少ないメモリ容量で、フォーマット変換に必要な各種の信号処理を行うことができる。本実施例によれば、信号処理に極めて高速な動作が要求される超高精細ディスプレイのような表示系に対して、信号処理に伴う画質の劣化が少なく、かつ、使用するメモリ容量が極めて少なく、また、低コストな画像信号のフォーマット変換の信号処理方法及び回路を実現することができる。
【００８４】
＜実施形態３＞
図１３は、本発明による画像信号のフォーマット変換回路の第３の実施形態を示すブロック構成図である。本実施例は、２系列の入力画像信号を入力し、２画面表示を行う機能も併せて実現する場合に好適なものである。図中第１図と構成、機能が実質的の同じ部分については図１と同じ符号を付して詳細な説明を省く。
【００８５】
第１の入力画像信号系列Ｓ１（４：２：２系、あるいは４：２：０系のコンポーネント輝度、色差信号）は、マルチ処理部６６と選択部６７に入力する。また、第２の入力画像信号系列Ｓ１’（４：２：２系、あるいは４：２：０系のコンポーネント輝度、色差信号）は、マルチ処理部６６に入力する。
【００８６】
マルチ処理部６６は、第１と第２の画像信号系列を時系列多重する信号処理を行い、２画面表示やＰＩＰ表示のための信号系列を生成する。選択部６７は、単画面表示モードでは第１の画像信号系列Ｓ１、２画面、ＰＩＰ表示モードではマルチ処理部６６の信号を出力する。
【００８７】
図１４は、上記マルチ処理部６６の構成を示すブロック図、図１５は本実施例の２画面表示、ＰＩＰ表示におけるマルチ処理部の動作概略を説明するための図である。
図示の様に、水平ＬＰＦ６８は、サブサンプリング処理に伴う折り返し歪を回避するため、低域通過の特性で水平高域周波数成分を除去する。そして、サブサンプル部６９は、２画面表示では２：１、ＰＩＰ表示では６：１のサブサンプリングの信号処理を行う。選択部７０は、後述するように、カットモードの２画面表示の時は信号Ｓ１、Ｓ１’を、これ以外の時はサブサンプル部６９からの信号を選択して出力する。
【００８８】
ラインメモリ７１は、図１５に示すＷＴ動作、ＲＤ動作を行う。ラインメモリ７１の出力信号を多重部７２で時系列多重し、２画面表示やＰＩＰ表示のための信号系列を生成する。以下、ラインメモリ７１での動作を図１５で詳述する。なお、同図は１ラインが９１０画素、このうちの有効画素数が７６８画素とした場合である。
【００８９】
同図（ａ）は、２画面表示におけるメモリ動作である。カットモードは、画像信号Ｓ１とＳ１’のそれぞれ画面３／５（図中の斜線領域）を表示する。従って、ＷＴ動作では、１ライン期間を周期に、ドットで示す４５４画素の信号を記憶する。なお、通常は信号Ｓ１とＳ１’との間では水平同期の位相がずれた状態にある。一方、ＲＤ動作は、信号Ｓ１の同期系で行い、１ラインの先頭から４５４画素の期間はＳ１の信号（図中の○−Ｌ）、その後の４５４画素の期間はＳ１’の信号（図中の○−Ｒ）を読み出す。このＲＤ動作で水平同期整合を行い、水平同期の整合した出力信号を得る。なお、この出力信号では信号Ｓ１とＳ１’とでは垂直同期の位相がずれた状態にあるが、これは、後述する垂直スケーリング部での垂直（Ｖ）同期整合の信号処理で補正する。
【００９０】
全画面モードは、画像信号Ｓ１とＳ１’のそれぞれ全画面（図中のドット領域）を表示する。従って、ＷＴ動作では、１ライン期間を周期に、２：１サブサンプリングした３８４画素の信号を記憶する。一方、ＲＤ動作は、信号Ｓ１の同期系で行い、１ラインの前半ではＳ１の信号（図中の○−Ｌ）、後半ではＳ１’の信号（図中の○−Ｒ）を読み出す。このＲＤ動作で水平（Ｈ）同期整合した出力信号を得る。なお、カットモードと同様、垂直同期の位相ずれは、後述する垂直スケーリング部での垂直同期整合の信号処理で補正する。
【００９１】
同図（ｂ）は、ＰＩＰ表示におけるメモリ動作である。この場合は、信号Ｓ１の画像で主画面を構成し、信号Ｓ１’の画像を１／３に圧縮したシネマモードの画像で子画面を構成する。従って、ＷＴ動作では、１ラインを周期に、信号Ｓ１は、有効画素の７６８画素を全て記憶する。また、信号Ｓ１’は、６：１サブサンプリングした１２８画素の信号を記憶する。一方、ＲＤ動作は、信号Ｓ１の同期系で行い、１ラインの先頭からＳ１の信号を読出し、その後でＳ１’の信号を読み出す。このＲＤ動作で水平同期整合した出力信号を得る。なお、垂直同期の位相ずれは、後述する垂直スケーリング部でのＶ同期整合の信号処理で補正する。
【００９２】
図１６は、２画面、ＰＩＰ表示における水平、垂直スケーリング部の信号処理の概略を示す。
同図（ａ）は、信号処理の内容を示す。２画面表示のカットモードでは、水平スケーリング部は４−３縮小変換、垂直スケーリング部はＶ同期整合の処理を行う。また、全画面モードでは、垂直スケーリング部は３−２縮小変換と垂直同期整合の処理を行う。一方、ＰＩＰ表示では、水平スケーリング部は主画面に対して４−３縮小変換、子画面に対して１−２拡大変換の処理、垂直スケーリング部は子画面に対して９−４縮小変換とＶ同期整合の処理を行う。なお、単画面表示では、前述した第１の実施例と同様の処理を行う。
【００９３】
同図（ｂ）は、垂直同期整合の概説図である。水平、垂直スケーリング部５、６には水平同期整合した信号が入力されるが、同図に示す様に、信号Ｓ１と信号Ｓ１’では垂直同期の位相がずれた状態にある。そこで、垂直同期整合の処理で、信号Ｓ１’の垂直同期の位相を信号Ｓ１と一致させる。
【００９４】
同図（ｃ）は、２画面表示での垂直スケーリング部のメモリ動作を示す。カットモードでは、信号Ｓ１の系列（各ラインの前半部）に対しては、スルーの処理を行う。一方、信号Ｓ１’の系列（各ラインの後半部）に対しては、ＷＴ動作でメモリに信号を記憶する。そして、ＲＤ動作を信号Ｓ１の同期系で行い、垂直同期整合した信号を読み出す。なお、この信号処理に必要なメモリ容量は、最大で１フィールド期間分あればよい。
【００９５】
全画面モードでは、ＷＴ動作では、３−２変換で生成した信号Ｓ１の系列（各ラインの前半部）と、信号Ｓ１’の系列（各ラインの後半部）の信号を間欠的に書き込み記憶する。一方、ＲＤ動作では、信号Ｓ１の系列（各ラインの前半部）の読出しと、信号Ｓ１’の系列（各ラインの後半部）の読出しを、いずれも信号Ｓ１の同期系で行う。そして、垂直同期整合の取れた信号を得る。なお、この信号処理に必要なメモリ容量は、垂直縮小に１／３（前述の如く（１−Ｌ／Ｋ）フィールド期間で、Ｋ＝３，Ｌ＝２）フィールド期間分、垂直同期整合に最大で１フィールド期間分あればよい。
【００９６】
以上に述べた如く、本実施例によれば、２画面表示やＰＩＰ表示の機能を併せて有する画像信号のフォーマット変換の信号処理方法及び回路を、信号処理に伴う画質の劣化が少なく、かつ、使用するメモリ容量が極めて少なく、また、低コストで実現することができる。
【００９７】
＜実施形態４＞
図１７は、本発明による画像信号のフォーマット変換回路の第４の実施形態を示すブロック構成図である。本実施例は、実施形態３と同様に、２系列の入力画像信号を入力し、ＰＩＰ表示などの機能も併せて実現する場合に好適なものである。図中第１図と構成、機能が実質的の同じ部分については図１と同じ符号を付して詳細な説明を省く。
【００９８】
第１の入力画像信号系列Ｓ１（４：２：２系、あるいは４：２：０系のコンポーネント輝度、色差信号）は、マルチ処理部７３と選択部６７に入力する。また、第２の入力画像信号系列Ｓ１’（４：２：２系、あるいは４：２：０系のコンポーネント輝度、色差信号）は、マルチ処理部７３に入力する。マルチ処理部７３は、第１と第２の画像信号系列Ｓ１とＳ１’とを時系列多重する信号処理を行い、２画面表示のための信号系列と、ＰＩＰ表示のための子画面信号系列を生成する。選択部６７は、単画面表示モードでは第１の画像信号系列Ｓ１、２画面表示モードではマルチ処理部７３の信号を出力する。
【００９９】
図１８は、マルチ処理部７３でのＰＩＰ表示の子画面信号系列の生成を説明する図である。
ＰＩＰ表示では、信号Ｓ１の画像で主画面を構成し、信号Ｓ１’の画像を１／３に圧縮したシネマモードの画像で子画面を構成する。従って、メモリには、信号Ｓ１’の同期系で１ライン期間を周期とするＷＴ動作で、信号Ｓ１’を３：１サブサンプリングして得られる２５６画素の信号を記憶する。一方、ＲＤ動作は、信号Ｓ１の同期系でＷＴ動作の２倍の速度で信号を読み出す。そして、信号Ｓ１と水平同期整合がとれた、順次走査の形態の子画面信号系列ＰＩＰを生成する。この信号ＰＩＰは、上述の様に、垂直スケーリング部６で９−４縮小変換と垂直同期整合の処理を行い、シネマモードの子画面画像を構成する。なお、ＰＩＰ表示での信号処理を除けば、構成及び信号処理は実施形態３と同様であり、説明は省略する。
【０１００】
以上に述べた如く、本実形態４によれば、２画面表示やＰＩＰ表示の機能を併せて有する画像信号のフォーマット変換の信号処理方法及び回路を、信号処理に伴う画質の劣化が少なく、かつ、使用するメモリ容量が極めて少なく、また、低コストで実現することができる。
【０１０１】
【発明の効果】
本発明によれば、複数方式の画像信号を画像表示部の所定フォーマットの画像信号に変換、あるいは、画像の水平垂直方向の任意拡大・縮小のスケーリング処理を行う、画像信号のフォーマット変換の信号処理方法及び回路を、信号処理に伴う画質の劣化が少なく、かつ、使用するメモリ容量が極めて少なく、また、低コストで実現することができる。このため、マルチメディア対応の各種情報機器端末の機能向上ならびにコスト低減に顕著な効果がある。
【図面の簡単な説明】
【図１】本発明による画像信号のフォーマット変換回路の第１の実施形態のブロック構成図
【図２】図１のＩＰ変換部１のブロック構成図
【図３】図１の倍速化部３のブロック構成図及び動作説明図
【図４】図１の水平スケーリング部５のブロック構成及び動作説明図
【図５】図１の垂直スケーリング部６のブロック構成及び動作説明図
【図６】図１の垂直スケーリング部６の信号処理とメモリ動作の概略図
【図７】図１の画質改善部８のブロック構成図
【図８】本発明の画像信号のフォーマット変換回路を用いたＴＶ受像機の一実施例図
【図９】本発明による画像信号のフォーマット変換回路の第２の実施形態のブロック構成図
【図１０】図９の２チャネル化部５３のブロック構成及び動作説明図
【図１１】図９の垂直スケーリング部５４のブロック構成及び動作説明図
【図１２】図９の垂直スケーリング部５４の信号処理とメモリ動作の概略図
【図１３】本発明による画像信号のフォーマット変換回路の第３の実施形態のブロック構成図
【図１４】図１３のマルチ処理部６６のブロック構成図
【図１５】図１３のマルチ処理部６６の２画面表示、ＰＩＰ表示におけるマルチ処理部の動作概略図
【図１６】図１３の水平、垂直スケーリング部における信号処理の概略図
【図１７】本発明による画像信号のフォーマット変換回路の第３の実施形態のブロック構成図
【図１８】図１７のマルチ処理部７３におけるＰＩＰ表示の信号処理概略図
【図１９】画像信号のフォーマット変換の画面図
【図２０】図１におけるＫ−Ｌ変換の特性図
【図２１】５２５／６０／１：１（アスペクト１６：９）表示系における信号処理説明図
【図２２】６２５／１００／２：１（アスペクト１６：９）表示系における信号処理説明図
【図２３】１１２５／６０／２：１（アスペクト１６：９）表示系における信号処理説明図
【符号の説明】
１…ＩＰ変換部、２，７，５５…メモリ部、３…倍速化部、４，６７，７０，７８…選択部、５…水平スケーリング部、６，５４…垂直スケーリング部、８…画質改善部、９，２２，５１，７２…多重部、１０…マイクロプロセッサ、１１…コントロール部、１２…１Ｈ遅延部、１３，１６，２７，３６，６１…加算部、１４，１５，２０，２６，３５，６０…係数加重部、１７…減算部、１８…動き係数設定部、１９…ＭＡＸ選択部、２１，５６，７１…ラインメモリ、２３，６８…水平ＬＰＦ、２４，３３，５８…ＳＷ１、２５…１画素遅延、２８，３７，６３…ＳＷ２、２９…１Ｈメモリ、３０，３８，６４…ＳＷ３、３１，３９，６５…ＳＷ４、３２，５７…垂直ＬＰＦ、３４，５９…１ライン遅延、７４…輝度処理部、７５…画素補間部、７６…色空間変換部、７７…逆γ処理部、４０…ＵＶチューナ部、４１…ＢＳ／ＣＳチューナ部、４２，４８…スイッチ部、４３…現行方式デコード部、４４…ＥＤ／ＨＤデコード部、４５…デジタル受信部、４６…ＭＰＥＧデコード部、４７…ＰＣ処理部、４９…画像処理部、５０…ＯＳＤ、５２…マイコン制御部、５３…２チャネル化部、６６，７３…マルチ処理部、６９…サブサンプル部。

Claims (15)

1. 複数方式の入力画像信号を画像表示部の所定フォーマットに変換する信号処理回路であって、
   上記入力画像信号が飛び越し走査の画像信号のときこれを順次走査の画像信号に変換するための信号処理を行う走査変換部と、
   上記入力画像信号と上記走査変換部から出力された順次走査の画像信号のいずれかを選択する第１の選択部と、
   上記第１の選択部の出力に対して水平方向の拡大または縮小処理を行う水平方向スケーリング部、及び垂直方向の拡大または縮小処理を行う垂直方向スケーリング部を含むスケーリング部と、
   上記入力画像信号のフォーマットと、入力画像信号に対して予め用意された複数の画像表示モードのうち指定された画像表示モードとの組合せ、及び画像表示部の所定フォーマットに従って、水平及び垂直方向の拡大縮小倍率並びに順次走査変換処理の有無に関する情報を含む信号処理パラメータを選択し、少なくとも上記走査変換部、上記第１の選択部、上記スケーリング部を上記選択された信号処理パラメータに従って制御を行う制御部とを備えたことを特徴とする画像信号のフォーマット変換信号処理回路。
2. 上記走査変換部の入力側に同一方式の第１の画像信号と第２の画像信号の入力部と、第１の画像信号と第２の画像信号とを１走査線期間の内に時分割多重する信号処理を行うマルチ処理部と、第１の画像信号とマルチ処理部の出力信号のいずれかを選択し上記入力画像信号とする第２の選択部とを設け、上記走査変換部とスケーリング部が単画面表示では上記第１の画像信号に対して、２画面表示では上記マルチ処理部出力の画像信号に対して処理を行うように上記制御部が構成されたことを特徴とする請求項１記載の画像信号のフォーマット変換信号処理回路。
3. 上記マルチ処理部が上記第１の画像信号の折り返し歪みを除くための第１フィルタと、上記フィルタの出力をサブサンプルする第１サンプル部と、上記第１サンプル部の出力と上記第１の画像信号のいずれかを選択する第３の選択部と、該第３の選択部の出力部に接続された第１ラインメモリと、上記第２の画像信号の折り返し歪みを除くための第２フィルタと、上記第２フィルタの出力をサブサンプルする第２サンプル部と、上記第２サンプル部の出力と上記第２の画像信号のいずれかを選択する第４の選択部と、該第４の選択部の出力部に接続された第２ラインメモリと、第１ラインメモリ及び第２ラインメモリの出力を時分割多重する多重部をもつことを特徴とする請求項２記載の画像信号のフォーマット変換信号処理回路。
4. 上記走査変換部が飛び越し走査で伝送された伝送走査信号系列と飛び越し走査で抜けた走査線を補間処理で生成した補間走査信号系列との２系統の信号を出力する第１変換回路と上記２系統の信号を時間軸１／２圧縮時分割多重の信号処理で順次走査の信号に変換する倍速部をもつことを特徴とする請求項１ないし３のいずれか一に記載の画像信号のフォーマット変換信号処理回路。
5. 複数方式の入力画像信号を画像表示部の所定フォーマットに変換する信号処理回路であって、上記入力画像信号が飛び越し走査の画像信号のときこれを飛び越し走査で伝送された伝送走査信号系列と飛び越し走査で抜けた走査線を補間処理で生成した補間走査信号系列との２系統の信号として出力する第１変換部と、上記入力画像信号が順次走査の画像信号のとき上記入力画像信号を２系列の飛び越し走査の画像信号とする第２変換部と、上記第１及び第２変換部の出力のいずれかを選択する第１選択部と、第１選択部の出力の２系列の信号のそれぞれに対し水平方向の縮小または拡大の信号処理を行う水平方向スケーリング部及び垂直方向の縮小または拡大の信号処理を行う垂直方向スケーリング部からなるスケーリング部と、上記スケーリング部からの２系列の信号を時間軸を１／２に圧縮して時分割多重の信号処理で順次走査の信号に変換する倍速部と、入力画像信号のフォーマットと、入力画像信号に対して予め用意された複数の画像表示モードのうち指定された画像表示モードとの組合せ、及び画像表示部の所定フォーマットに従って、水平及び垂直方向の拡大縮小倍率並びに順次走査変換処理の有無に関する情報を含む信号処理パラメータを選択し、少なくとも上記第１及び第２変換部、第１選択部、上記スケーリング部を上記選択された信号処理パラメータに従って制御を行う制御部とをもつことを特徴とする画像信号のフォーマット変換信号処理回路。
6. 上記第１変換部が入力画像の動き情報を検出する動きベクトル検出部と、上記入力画像信号のフィールド内演算及びフィールド間演算でそれぞれ第１の補間信号及び第２の補間信号を作る回路と、上記第１の補間信号と第２の補間信号の混合比を上記動き情報によって変化させ上記補間走査信号系列を得る回路とをもつことを特徴とする請求項５に記載の画像信号のフォーマット変換信号処理回路。
7. 上記水平スケーリング部が、水平スケーリング部の入力信号から折り返し歪みを除くためのローパスフィルタと、１水平走査ラインメモリと、上記１水平走査ラインメモリの出力と上記ローパスフィルタの出力のいずれかを選択する第１スイッチと、上記第１スイッチの出力を１画素期間遅延し係数β（１＞β≧０）を掛け第１の信号をつくり、上記第１スイッチの出力に係数１−βを掛け第２の信号をつくり、第１の信号と第２の信号の加算を行う演算部と、上記水平スケーリング部の入力信号と上記演算部の出力のいずれかを選択し上記１水平走査ラインメモリに入力する第２スイッチと、上記１水平走査ラインメモリの出力と上記演算部の出力のいずれかを選択する第３スイッチ、上記第３スイッチの出力と上記水平スケーリング部の入力信号のいずれかを選択する第４スイッチとをもち、上記スイッチの選択制御により、水平縮小と、水平拡大と、スルーとの信号処理のいずれかを行うように構成されたことを特徴とする請求項１ないし６のいずれか一に記載の画像信号のフォーマット変換信号処理回路。
8. 上記水平スケーリング部と垂直スケーリング部が水平縮小、水平拡大、垂直縮小、垂直拡大の信号処理を２点線形補間の特性で行う回路で構成されたことを特徴とする請求項１ないし７のいずれか一に記載の画像信号のフォーマット変換信号処理回路。
9. 上記水平スケーリング部が、水平縮小とスルーの信号処理のみを行う回路であって、垂直スケーリング部が上記水平スケーリング部の出力を処理する回路であることを特徴とする請求項１ないし８のいずれか一に記載の画像信号のフォーマット変換信号処理回路。
10. 上記水平スケーリング部が、水平拡大とスルーの信号処理のみを行う回路であって、水平スケーリング部が上記垂直スケーリング部の出力を処理する回路であることを特徴とする請求項１ないし８のいずれか一に記載の画像信号のフォーマット変換信号処理回路。
11. 上記スケーリング部の出力部に上記制御部によって制御され、かつ上記スケーリング部の出力部の画像信号に対して色空間変換、逆γ変換の少なくとも一つの信号処理を行う画質改善部を付加したことを特徴とする請求項１から１０のいずれか一つに記載の画像信号のフォーマット変換信号処理回路。
12. 入力画像信号のフォーマットを画像表示部の所定フォーマットに変換する信号処理方法において、上記入力画像信号が順次走査の画像信号である時は直接に、上記入力画像信号が飛び越し走査の画像信号である時は順次走査の画像信号の信号に変換して順次走査の画像信号を得る工程と、
    上記画像表示部の所定フォーマット及び入力画像信号のフォーマットに応じて上記得られた順次走査の画像信号の水平方向の縮小拡大、垂直方向の縮小拡大、フレームレート変換の少なくとも一つのスケーリングを行う工程とを有し、
    上記入力画像信号のフォーマットと、入力画像信号に対して予め用意された複数の画像表示モードのうち指定された画像表示モードとの組合せ、及び画像表示部の所定フォーマットに従って、水平及び垂直方向の拡大縮小倍率並びに順次走査変換処理の有無に関する情報を含む信号処理パラメータを選択し、該選択された信号処理パラメータに従って、上記順次走査の画像信号を得る工程及び上記スケーリングを行う工程を制御することを特徴とする画像信号のフォーマット変換信号処理方法。
13. 請求項１２に記載の方法において、上記水平方向、垂直方向の縮小拡大を行う場合、水平方向を縮小するときは水平方向のスケーリングを行った後に垂直方向の縮小拡大を行い、水平方向を拡大するときは垂直方向の縮小拡大を行った後に水平方向の拡大を行うことを特徴とする画像信号のフォーマット変換信号処理方法。
14. 請求項１２に記載の方法において、上記スケーリングを行った画像信号に対して色空間変換、逆γ変換の少なくとも一方の信号処理を行うことを特徴とする画像信号のフォーマット変換信号処理方法。
15. 請求項１２に記載の方法において、入力画像信号は、輝度信号と色差信号とからなる４：２：２、あるいは４：２：０のコンポーネント信号であることを特徴とする画像信号のフォーマット変換信号処理方法。

Images