JP3952780B2 - 信号送受信装置、回路、およびループバックテスト方法 - Google Patents
信号送受信装置、回路、およびループバックテスト方法 Download PDFInfo
- Publication number
- JP3952780B2 JP3952780B2 JP2002001900A JP2002001900A JP3952780B2 JP 3952780 B2 JP3952780 B2 JP 3952780B2 JP 2002001900 A JP2002001900 A JP 2002001900A JP 2002001900 A JP2002001900 A JP 2002001900A JP 3952780 B2 JP3952780 B2 JP 3952780B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transmission
- test
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/03—Arrangements for fault recovery
- H04B10/035—Arrangements for fault recovery using loopbacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
- H04B10/071—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using a reflected signal, e.g. using optical time domain reflectometers [OTDR]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光または電気信号を用いた信号送受信装置で、正常に通信が行われていることを確認する手法に関する。特に、通信装置と信号送受信装置との間で行われるループバックテスト方式に関する。
【０００２】
【従来の技術】
従来、信号通信で使用される交換機、ルータ等には、通信装置間の信号伝送のために送信回路と受信回路とがペアになった光または電気の信号送受信装置が使用される。このような信号送受信装置では、正常に通信が行われているかテストするため、通信装置から送られてきたテスト信号を送信回路から受信回路へそのまま折り返して通信装置へ戻すというテストが行われる。通信装置では、通信装置が送信したテスト信号と信号送受信装置から折り返されたテスト信号との比較を行い正常に通信が行われているか判断する。このテスト方式をループバックテスト方式と呼ぶ。この従来技術としては、例えば、米国特許第5,787,114号に記載されている方法がある。
【０００３】
【発明が解決しようとする課題】
図１０で、従来のループバックテスト方式の課題を説明する。図１０で1001はパラレル信号を送受信する通信装置A、1003はシリアル信号を送受信する通信装置Bであり、1002は通信装置間でシリアル信号とパラレル信号を相互に変換して信号伝送を行う信号送受信装置である。1004は送信回路IC、1008は受信回路ICであり、この図ではそれぞれ別ＩＣで構成されている場合を示してある。1005はパラレル信号をシリアル信号に変えるシリアライザ、1007はシリアル信号TXをドライブする送信ドライバ、1011はシリアル信号RXを受信する入力バッファ、1009はシリアル信号をパラレル信号に変えるデシリアライザである。この信号送受信装置は、通常の通信時では通信装置Aより送られてきたパラレル信号TXDをパラレル‐シリアル変換したシリアル信号TXを通信装置Bへ送信し、逆に通信装置Bから送られてきたシリアル信号RXをシリアル‐パラレル変換したパラレル信号RXDを通信装置Aへ送信する機能を果す。一方、ループバックテスト時では、通信装置Aより送られてきたテスト信号のシリアライザ出力信号ＴＸを、送信回路ICから受信回路ICとを繋ぐ配線1006を経由して、そのまま折り返してデシリアライザに入力し通信装置Aへ送り返す方法を行っている。
しかし、この従来の方式では、送信回路群と受信回路群の間にテスト信号と同量の信号を流さなければならない。そのため、信号転送のための回路構成と転送時間が必要である。特に信号送受信装置を送信回路群と受信回路群との別モジュール、あるいはICで構成する必要が生じた場合、信号折り返しのために送信回路群と受信回路群を繋ぐデータ信号と同じ伝送速度の回路が必要となる。最近のデータ信号の伝送速度は1Gbpsを超える高速なものが一般的であり、送信回路群と受信回路群を繋ぐ信号線およびICピンは、高速なものが要求される。しかし、一般に高速な信号線およびICピンは、低速のものよりも高価であるため実装コストの増加を招く。また、信号線の増加により余分な入出力回路が必要となり消費電力の増加を招く。また、これらの構成に安価なものを用いれば、信号伝送の高速化ができず、装置性能が落ちることになる。
【０００４】
本発明は、従来のループバックテストにおいて、装置内でテスト信号をそのまま転送することによるオーバーヘッドを削減することを目的とする。より具体的には、ループバックテストの際に必要な送信回路群と受信回路群を繋ぐ高速信号線を削減し、実装コストと消費電力の低減する装置を提供する。
【０００５】
【課題を解決するための手段】
上記の課題を解決するための本願発明のテスト方法では、送信回路と受信回路とを有する信号送受信装置が、他の通信装置との間の通信の状態をテストするループバックテスト方法であって、通信装置から送られてきたテスト信号を、受信回路から送信回路へそのまま折り返して、上記通信装置へ戻すのではなく、
上記受信回路において上記テスト信号の送信状態を評価する第１のステップ、
上記受信回路から送信回路へ上記評価に基づいた評価結果信号を伝達する第２のステップ、
上記受信回路は該評価結果に基づいて、テスト信号またはテスト信号と異なる信号を上記通信装置に戻す第３のステップを含むことを特徴とする。
【０００６】
第１のステップにおいては、例えば受信回路において通信装置から送られてきたテスト信号を、あらかじめ決められた正しいテスト信号と比較することによって、テスト信号の送信状態（例えば誤り率）を評価する。第２のステップにおいて、評価結果信号の情報量は上記テスト信号の情報量よりも小さいこととする。第３のステップにおいて、送信回路は例えば評価結果に基づいて、あらかじめ決められた正しいテスト信号の少なくとも１ビットを反転することによって、テスト信号と異なる信号を作成し、通信装置に戻す。通信装置側では、戻されてきたテスト信号が正しいテスト信号か否かを検出することにより、通信状態を判定することができる。
【０００７】
信号送受信装置は、例えば、通信装置から送られてくるパラレル信号をシリアル信号に変換して他の通信装置に転送する機能を備えていてもよい。この場合、テスト信号はパラレル信号であり得る。評価結果信号はテスト信号より情報量が少ないことが好ましく、例えば、テスト信号の正誤を示す１ビットの信号でもよい。受信回路と送信回路が、別々のチップで構成されている場合、上記の１ビットの評価結果信号は、１つのピンの間での転送が可能となる。また、評価結果信号にテスト信号より転送速度が遅いものを用いれば、用いる回路が低価格ですむ。このためには、例えば、評価結果信号のパルス幅を、テスト信号のパルス幅よりも広くすればよい。
【０００８】
本願発明の他の側面である信号送受信装置の構成は、信号を受信する第１の回路と信号を発信する第２の回路を有する信号送受信装置であって、
上記第１の回路は、入力されたテスト信号パターンのエラーの有無を検出し、エラーが検出された場合、上記第２の回路にエラーを示すエラー信号を送信し、上記第２の回路は、上記エラー信号に基づいて、正しいテスト信号パターンか、誤ったテスト信号パターンのいずれかを発信することを特徴とする。
【０００９】
具体例としては、第１の回路は並列度a（a≧1）のパラレル信号を受信信号とし、第２の回路は並列度b（b≧1）のパラレル信号を発信信号とし、エラー信号はシリアル信号、または、並列度ｃ（ａ＞ｃ，ｂ＞ｃ）のパラレル信号である。通常はａ＝bでよい。
本願発明のさらに具体的な構成は、（１）光または電気信号を用いた並列度ｎ（ｎ≧1）の信号と並列度m（m≧1）の信号を通信装置間で相互に変換して送受信を行う信号送受信装置であり、並列度ｎの信号を受信し並列度ｍの信号に変換して送信する送信回路群、および並列度ｍの信号を受信し並列度ｎの信号に変換して送信する受信回路群で構成される信号送受信装置において、送信回路群に通信装置から送られるテスト信号のエラー検出回路を有し、受信回路群に通信装置と同等なテスト信号発生回路を有するとともに、前記送信回路群のエラー検出回路で検出したエラーの情報を信号の伝送速度よりも低速で受信回路群に伝える回路を有し、そのエラー情報を元に前記テスト信号発生回路でエラーを含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を持つことを特徴とする。
【００１０】
また、（２）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーの有無を検出し、エラー有無の1ビットの情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーの有無の情報から受信回路群のテスト信号発生回路でエラーの有無を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１１】
また、（３）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーのビット数を検出し、エラーのビット数の情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーのビット数の情報から受信回路群のテスト信号発生回路で受信した信号と同じエラービット数を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１２】
また、（４）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーのビット位置を検出し、エラーのビット位置の情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーのビット位置の情報から受信回路群のテスト信号発生回路で受信した信号と同じエラーのビット位置を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１３】
また、（５）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーを検出し、エラーの情報を信号の伝送速度よりも低速なビットシリアル信号で送信回路群から受信回路群へ伝える回路を有し、そのエラーの情報から受信回路群のテスト信号発生回路で受信した信号と同じエラー含むテスト信号を再現し、通信装置に送り返し戻すループバック機能を特徴とする。
また、（６）上記（１）〜（５）に記載の信号送受信装置において、送信回路群で受信したテスト信号のタイミング信号を送信回路群から受信回路群へ伝える回路を有し、そのタイミング信号を元に前記テスト信号発生回路で受信したテスト信号と同期したエラー情報を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
また、（７）上記（１）〜（６）に記載の信号送受信装置において、エラー情報を送信回路群から受信回路群へ伝える回路でエラー情報の伝達の有無を制御することで、エラーの発生場所が送信回路側か受信回路側かを特定することが可能なループバック機能を特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を、例を用いて図面により詳細に説明する。
図１は、本発明による通信装置と信号送受信装置の基本構成例である。この図で、101はパラレル信号を送受信する通信装置A、103はシリアル信号を送受信する通信装置Bであり、この２つの通信装置間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置102である。この例のような構成でのループバックテスト方法は、通信装置Aと信号送受信装置間でのループバックと通信装置Ｂと信号送受信装置間でのループバックとが考えられるが、図１では、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみ示す。
【００１５】
この例では、信号送受信装置は、送信回路IC104と受信回路IC108の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ105、シリアル信号TXをドライブする送信ドライバ107から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ111とシリアル信号をパラレル信号に変えるデシリアライザ109で構成される。通常通信時、すなわち非ループバックテスト時は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００１６】
この例では、本発明の特徴であるループバックテスト回路は、送信回路IC内のエラー検出回路106、受信回路IC内のテスト信号発生回路110、およびエラー情報を送信回路ICから受信回路ICに伝達する配線112で構成される。エラー検出回路106は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。
【００１７】
図２で、本発明のループバックテストの動作を、送信回路ICから受信回路ICへのエラー情報としてエラーの有無を伝達する場合について、具体例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路106でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出される。エラー検出回路106でエラーが検出されるとエラー信号DEにHレベルが出力される。エラー信号DEは、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのエラー信号DEがLレベルの場合は、通信装置Aとの間で定められたテスト信号パターンTP2を発生するが、エラー信号DEのHレベルを受信するとテスト信号パターンTP2の例えば１ビット（E2）が反転された信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストで通信装置と信号送受信回路間のループバック経路内でのエラーの有無を試験することが出来る。ここでエラー信号DEの伝送速度は、テスト信号パターンの１サイクル時間ＴＰＣと同じ程度に低速にすることが出来る。従って、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。
図３で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報としてエラーの数を伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のカウンタでテスト信号パターンの１サイクル内のエラー数がカウントされる。テスト信号パターンの次のサイクルに、例えばエラー数だけＬレベルとＨレベルを繰り返すようなエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。図３の例では、エラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返す信号となる。テスト信号発生回路は、エラー信号DEで伝えられたエラー数だけTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの数を試験することができる。ここで送信回路ICと受信回路ICへ送信する信号量は、エラー数２倍のビット数まで圧縮することができ、エラー信号DEの伝送速度は、送受信信号に比べて低速にすることができる。従って上記の例と同様、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図３では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。なお、この例では、エラーの数伝達方法としてエラーの数だけLレベルとHレベルを繰り返す方式を用いたが、エラーの数を2進数信号とクロック信号の２ビット信号で伝達する方式などエラーの数が伝達できる方式であれば良い。
図４で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報としてエラーのテスト信号パターン上の位置を伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のメモリにエラーのテスト信号パターン上の位置が記録される。テスト信号パターンの次のサイクルに、エラーの位置情報を含んだエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。図４の例では、エラーＥ１が３つあり、エラー信号ＤＥはそれぞれのエラーの位置情報のデータセット、ER1, ER2, ER3からなる信号となる。テスト信号発生回路は、エラー信号DEからエラーの位置情報を再現したTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、エラーの位置を再現したループバックテストができる。ここで送信回路ICと受信回路ICへ送信する信号量は、（エラー数）×（テスト信号パターンのビット数を２進数で表したビット数）程度に圧縮することができ、エラー信号DEの伝送速度は、送受信信号に比べて低速にすることができる。従って上記の例と同様、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図４では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間Ｔで示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
図５で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報を信号の伝送速度よりも低速なビットシリアル信号で伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のメモリにエラー情報が記録される。テスト信号パターンの次のサイクルに、送受信信号の伝送速度よりも低速なビットシリアル信号としてエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、エラー信号DEから送信回路ＩＣで受信したテスト信号を再現したTP2のビット（E2）を反転させた信号TTを発生する。図５の例では、エラー信号ＤＥとしてテスト信号パターン１サイクルをそのまま1/100低速にして送信回路ＩＣから受信回路ＩＣへ送っている。この場合、ループバックテストを行うのに送信回路ＩＣから受信回路ＩＣへの信号伝送時間、すなわちテスト信号パターンのサイクル時間TPCの100倍の時間がかかってしまうが、送信回路ICで受信したテスト信号をそのまま送り返す、従来のループバックテストと同等の試験ができる。エラー信号DEの伝送速度は、送受信信号に比べて低速なので、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図５では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間Ｔで示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
【００１８】
図６は、本発明による通信装置と信号送受信装置の第２の構成例である。通信装置と信号送受信装置の構成、信号送受信装置内の送信回路ICと受信回路ICの構成は上記基本構成例と同じである。この図で、601はパラレル信号を送受信する通信装置A、603はシリアル信号を送受信する通信装置Bであり、この２つの通信機間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置602である。図６でも図１と同様に、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみを示す。
【００１９】
この例では、信号送受信装置は、送信回路IC604と受信回路IC608の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ605、シリアル信号TXをドライブする送信ドライバ607から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ611とシリアル信号をパラレル信号に変えるデシリアライザ609で構成される。通常通信時、すなわち非ループバックテスト時は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００２０】
この例では、ループバックテスト回路は、送信回路IC内のエラー検出回路606、受信回路IC内のテスト信号発生回路610、エラー情報を送信回路ICから受信回路ICに伝達する配線612、テスト信号のタイミング情報を送信回路ICから受信回路ICに伝達する配線613で構成される。エラー検出回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。またエラー検出回路は、別の機能としてテスト信号パターンのタイミング情報を抽出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。また、テスト信号発生回路は、タイミング情報を元にテスト信号パターンの発生タイミングを制御することができる。
【００２１】
図７で上記第２の具体例でのループバックテストの動作例を、送信回路ICから受信回路ICへのエラー情報としてエラーの有無を伝達する場合について説明する。TP1はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されて、E1のように両者に食い違いがあればエラーとして検出される。エラー検出回路でエラーが検出されるとエラー信号DEにHレベルが出力される。エラー信号は、配線612を通して受信回路ICのテスト信号発生回路へ伝えられる。また、エラー検出回路は、テスト信号パターンの開始タイミングを抽出してタイミング信号DTにHレベルが出力される。タイミング信号DTは、配線613を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのタイミング信号DTを元にテスト信号パターンの発生を開始する。送信回路からのエラー信号がLレベルの場合は、通信装置Aとの間で定められたテスト信号パターンTP1を発生するが、エラー信号DEのHレベルを受信するとテスト信号パターンTP1の例えば１ビット（E2）が反転された信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの有無を試験することができる。この第2の例では通信機Aから受信するテスト信号パターンと通信機Aに送信するテスト信号パターン間の同期をとることが出来るので、通信機Aからは従来の受信信号をそのまま折り返すループバック信号と等価にみえる。
【００２２】
図８は、本発明による通信装置と信号送受信装置の第３の構成例である。通信装置と信号送受信装置の構成、信号送受信装置内の送信回路ICと受信回路ICの構成は上記基本構成例と同じである。この図で、801はパラレル信号を送受信する通信装置A、803はシリアル信号を送受信する通信装置Bであり、この２つの通信機間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置802である。図８でも図１と同様に、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみを示す。
【００２３】
この例では、信号送受信装置は、送信回路IC804と受信回路IC808の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ805、シリアル信号TXをドライブする送信ドライバ807から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ811とシリアル信号をパラレル信号に変えるデシリアライザ809で構成される。通常通信時（非ループバックテスト時）は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００２４】
この例では、ループバックテスト回路は、送信回路IC内のエラー検出回路806、受信回路IC内のテスト信号発生回路810、エラー情報を送信回路ICから受信回路ICに伝達する配線812、テスト信号のタイミング情報を送信回路ICから受信回路ICに伝達する配線813で構成される。また、エラー信号の送信回路ICから受信回路ICへの伝達可否をスイッチ814で制御する。エラー検出回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。またエラー検出回路は別の機能としてテスト信号パターンのタイミング情報を抽出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。また、テスト信号発生回路は、タイミング情報を元にテスト信号パターンの発生タイミングを制御することができる。
図９で上記第３の具体例でのループバックテストの動作例を、送信回路ICから受信回路ICへのエラー情報としてエラー数を伝達する場合について説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されて両者に食い違いがあればエラー（E1）として検出され、エラー検出回路内のカウンタでテスト信号パターン１サイクル内のエラー数がカウントされる。テスト信号パターンの次のサイクルに、例えばエラー数だけＬレベルとＨレベルを繰り返すようなエラー信号DEが出力され、配線812を通して受信回路ICのテスト信号発生回路へ伝えられる。図９の例では、エラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返す信号となる。また、エラー検出回路は、テスト信号パターンの開始タイミングを抽出してタイミング信号DTにHレベルが出力される。タイミング信号DTは、配線を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのタイミング信号DTを元にテスト信号パターンの発生を開始し、エラー信号DEで伝えられたエラー数だけTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの数を得ることが出来る。ここで、エラー信号の送信回路ICから受信回路ICへの伝達を制御することにより、エラーが受信側で起きたのか送信側で起きたのかを特定することが出来き、ループバックテスト時の障害対策に有効である。図９では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
【００２５】
また上記具体例にしめすように本発明は、従来の受信信号をそのまま折り返すループバック方式に比べ送信回路ICから受信回路ICに伝達する信号の伝送速度を低速にするので、送信回路ICと受信回路IC内の高速入出力回路の数を削減でき、消費電力を低減することができる。
【００２６】
上記で示した例は，２つの通信装置間でシリアル‐パラレル変換を行う送受信装置であるが、一般に並列度n（n≧1）の信号と並列度m（m≧1）の信号とを変換する送受信装置にも簡単に適用できる。
【００２７】
【発明の効果】
ループバックテスト時に送信回路ICから受信回路ICに伝達する信号を、送受信信号をそのまま折り返すのではなく必要なエラー情報に限るので、送信回路ICと受信回路ICを繋ぐ高速信号線やICピンを削減でき、実装コストを削減することができる。また、送信回路ICと受信回路IC内の高速入出力回路の数を削減でき、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明を施した信号送受信回路の基本構成例のブロック図である。
【図２】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図１である。
【図３】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図２である。
【図４】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図３である。
【図５】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図４である。
【図６】本発明の信号送受信回路の第２の構成例のブロック図である。
【図７】図６の信号送受信回路のループバックテスト時の信号タイミング関係の波形図である。
【図８】本発明の信号送受信回路の第３の構成例のブロック図である。
【図９】図８の信号送受信回路のループバックテスト時の信号タイミング関係の波形図である。
【図１０】従来の信号送受信回路の基本構成例のブロック図である。
【符号の説明】
101, 601, 801, 1001 通信装置A
103, 603, 803, 1003 通信装置B
102, 602, 802, 1002 信号送受信装置
104, 604, 804, 1004 送信回路IC
105, 605, 805, 1005 シリアライザ
106, 606, 806 エラー検出回路
107, 607, 807, 1007 ドライバ回路
108, 608, 808, 1008 受信回路IC
109, 609, 809, 1009 デシリアライザ
110, 610, 810 テスト信号発生回路
111, 611, 811, 1011 入力バッファ回路
112, 612, 812 エラー信号伝送用配線
613, 813 タイミング信号伝送用配線
814 エラー信号伝送制御スイッチ
1020 ループバック信号伝送用配線
TXD 送信パラレル信号
RXD 受信パラレル信号
TX 送信シリアル信号
RX 受信シリアル信号
TR エラー検出回路入力信号
DE エラー情報信号
TT テスト信号発生回路出力
DT タイミング信号
DL 従来例でのループバック信号
E1, E2 エラービット
TPC テスト信号パターンサイクル時間
TP1, TP2 通信装置Aとの間で定められたテスト信号パターン
T 時刻。
【発明の属する技術分野】
本発明は、光または電気信号を用いた信号送受信装置で、正常に通信が行われていることを確認する手法に関する。特に、通信装置と信号送受信装置との間で行われるループバックテスト方式に関する。
【０００２】
【従来の技術】
従来、信号通信で使用される交換機、ルータ等には、通信装置間の信号伝送のために送信回路と受信回路とがペアになった光または電気の信号送受信装置が使用される。このような信号送受信装置では、正常に通信が行われているかテストするため、通信装置から送られてきたテスト信号を送信回路から受信回路へそのまま折り返して通信装置へ戻すというテストが行われる。通信装置では、通信装置が送信したテスト信号と信号送受信装置から折り返されたテスト信号との比較を行い正常に通信が行われているか判断する。このテスト方式をループバックテスト方式と呼ぶ。この従来技術としては、例えば、米国特許第5,787,114号に記載されている方法がある。
【０００３】
【発明が解決しようとする課題】
図１０で、従来のループバックテスト方式の課題を説明する。図１０で1001はパラレル信号を送受信する通信装置A、1003はシリアル信号を送受信する通信装置Bであり、1002は通信装置間でシリアル信号とパラレル信号を相互に変換して信号伝送を行う信号送受信装置である。1004は送信回路IC、1008は受信回路ICであり、この図ではそれぞれ別ＩＣで構成されている場合を示してある。1005はパラレル信号をシリアル信号に変えるシリアライザ、1007はシリアル信号TXをドライブする送信ドライバ、1011はシリアル信号RXを受信する入力バッファ、1009はシリアル信号をパラレル信号に変えるデシリアライザである。この信号送受信装置は、通常の通信時では通信装置Aより送られてきたパラレル信号TXDをパラレル‐シリアル変換したシリアル信号TXを通信装置Bへ送信し、逆に通信装置Bから送られてきたシリアル信号RXをシリアル‐パラレル変換したパラレル信号RXDを通信装置Aへ送信する機能を果す。一方、ループバックテスト時では、通信装置Aより送られてきたテスト信号のシリアライザ出力信号ＴＸを、送信回路ICから受信回路ICとを繋ぐ配線1006を経由して、そのまま折り返してデシリアライザに入力し通信装置Aへ送り返す方法を行っている。
しかし、この従来の方式では、送信回路群と受信回路群の間にテスト信号と同量の信号を流さなければならない。そのため、信号転送のための回路構成と転送時間が必要である。特に信号送受信装置を送信回路群と受信回路群との別モジュール、あるいはICで構成する必要が生じた場合、信号折り返しのために送信回路群と受信回路群を繋ぐデータ信号と同じ伝送速度の回路が必要となる。最近のデータ信号の伝送速度は1Gbpsを超える高速なものが一般的であり、送信回路群と受信回路群を繋ぐ信号線およびICピンは、高速なものが要求される。しかし、一般に高速な信号線およびICピンは、低速のものよりも高価であるため実装コストの増加を招く。また、信号線の増加により余分な入出力回路が必要となり消費電力の増加を招く。また、これらの構成に安価なものを用いれば、信号伝送の高速化ができず、装置性能が落ちることになる。
【０００４】
本発明は、従来のループバックテストにおいて、装置内でテスト信号をそのまま転送することによるオーバーヘッドを削減することを目的とする。より具体的には、ループバックテストの際に必要な送信回路群と受信回路群を繋ぐ高速信号線を削減し、実装コストと消費電力の低減する装置を提供する。
【０００５】
【課題を解決するための手段】
上記の課題を解決するための本願発明のテスト方法では、送信回路と受信回路とを有する信号送受信装置が、他の通信装置との間の通信の状態をテストするループバックテスト方法であって、通信装置から送られてきたテスト信号を、受信回路から送信回路へそのまま折り返して、上記通信装置へ戻すのではなく、
上記受信回路において上記テスト信号の送信状態を評価する第１のステップ、
上記受信回路から送信回路へ上記評価に基づいた評価結果信号を伝達する第２のステップ、
上記受信回路は該評価結果に基づいて、テスト信号またはテスト信号と異なる信号を上記通信装置に戻す第３のステップを含むことを特徴とする。
【０００６】
第１のステップにおいては、例えば受信回路において通信装置から送られてきたテスト信号を、あらかじめ決められた正しいテスト信号と比較することによって、テスト信号の送信状態（例えば誤り率）を評価する。第２のステップにおいて、評価結果信号の情報量は上記テスト信号の情報量よりも小さいこととする。第３のステップにおいて、送信回路は例えば評価結果に基づいて、あらかじめ決められた正しいテスト信号の少なくとも１ビットを反転することによって、テスト信号と異なる信号を作成し、通信装置に戻す。通信装置側では、戻されてきたテスト信号が正しいテスト信号か否かを検出することにより、通信状態を判定することができる。
【０００７】
信号送受信装置は、例えば、通信装置から送られてくるパラレル信号をシリアル信号に変換して他の通信装置に転送する機能を備えていてもよい。この場合、テスト信号はパラレル信号であり得る。評価結果信号はテスト信号より情報量が少ないことが好ましく、例えば、テスト信号の正誤を示す１ビットの信号でもよい。受信回路と送信回路が、別々のチップで構成されている場合、上記の１ビットの評価結果信号は、１つのピンの間での転送が可能となる。また、評価結果信号にテスト信号より転送速度が遅いものを用いれば、用いる回路が低価格ですむ。このためには、例えば、評価結果信号のパルス幅を、テスト信号のパルス幅よりも広くすればよい。
【０００８】
本願発明の他の側面である信号送受信装置の構成は、信号を受信する第１の回路と信号を発信する第２の回路を有する信号送受信装置であって、
上記第１の回路は、入力されたテスト信号パターンのエラーの有無を検出し、エラーが検出された場合、上記第２の回路にエラーを示すエラー信号を送信し、上記第２の回路は、上記エラー信号に基づいて、正しいテスト信号パターンか、誤ったテスト信号パターンのいずれかを発信することを特徴とする。
【０００９】
具体例としては、第１の回路は並列度a（a≧1）のパラレル信号を受信信号とし、第２の回路は並列度b（b≧1）のパラレル信号を発信信号とし、エラー信号はシリアル信号、または、並列度ｃ（ａ＞ｃ，ｂ＞ｃ）のパラレル信号である。通常はａ＝bでよい。
本願発明のさらに具体的な構成は、（１）光または電気信号を用いた並列度ｎ（ｎ≧1）の信号と並列度m（m≧1）の信号を通信装置間で相互に変換して送受信を行う信号送受信装置であり、並列度ｎの信号を受信し並列度ｍの信号に変換して送信する送信回路群、および並列度ｍの信号を受信し並列度ｎの信号に変換して送信する受信回路群で構成される信号送受信装置において、送信回路群に通信装置から送られるテスト信号のエラー検出回路を有し、受信回路群に通信装置と同等なテスト信号発生回路を有するとともに、前記送信回路群のエラー検出回路で検出したエラーの情報を信号の伝送速度よりも低速で受信回路群に伝える回路を有し、そのエラー情報を元に前記テスト信号発生回路でエラーを含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を持つことを特徴とする。
【００１０】
また、（２）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーの有無を検出し、エラー有無の1ビットの情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーの有無の情報から受信回路群のテスト信号発生回路でエラーの有無を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１１】
また、（３）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーのビット数を検出し、エラーのビット数の情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーのビット数の情報から受信回路群のテスト信号発生回路で受信した信号と同じエラービット数を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１２】
また、（４）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーのビット位置を検出し、エラーのビット位置の情報を送信回路群から受信回路群へ伝える回路を有し、そのエラーのビット位置の情報から受信回路群のテスト信号発生回路で受信した信号と同じエラーのビット位置を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
【００１３】
また、（５）上記（１）に記載の信号送受信装置において、送信回路群で受信したテスト信号をエラー検出回路でエラーを検出し、エラーの情報を信号の伝送速度よりも低速なビットシリアル信号で送信回路群から受信回路群へ伝える回路を有し、そのエラーの情報から受信回路群のテスト信号発生回路で受信した信号と同じエラー含むテスト信号を再現し、通信装置に送り返し戻すループバック機能を特徴とする。
また、（６）上記（１）〜（５）に記載の信号送受信装置において、送信回路群で受信したテスト信号のタイミング信号を送信回路群から受信回路群へ伝える回路を有し、そのタイミング信号を元に前記テスト信号発生回路で受信したテスト信号と同期したエラー情報を含むテスト信号を生成し、通信装置に送り返し戻すループバック機能を特徴とする。
また、（７）上記（１）〜（６）に記載の信号送受信装置において、エラー情報を送信回路群から受信回路群へ伝える回路でエラー情報の伝達の有無を制御することで、エラーの発生場所が送信回路側か受信回路側かを特定することが可能なループバック機能を特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を、例を用いて図面により詳細に説明する。
図１は、本発明による通信装置と信号送受信装置の基本構成例である。この図で、101はパラレル信号を送受信する通信装置A、103はシリアル信号を送受信する通信装置Bであり、この２つの通信装置間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置102である。この例のような構成でのループバックテスト方法は、通信装置Aと信号送受信装置間でのループバックと通信装置Ｂと信号送受信装置間でのループバックとが考えられるが、図１では、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみ示す。
【００１５】
この例では、信号送受信装置は、送信回路IC104と受信回路IC108の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ105、シリアル信号TXをドライブする送信ドライバ107から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ111とシリアル信号をパラレル信号に変えるデシリアライザ109で構成される。通常通信時、すなわち非ループバックテスト時は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００１６】
この例では、本発明の特徴であるループバックテスト回路は、送信回路IC内のエラー検出回路106、受信回路IC内のテスト信号発生回路110、およびエラー情報を送信回路ICから受信回路ICに伝達する配線112で構成される。エラー検出回路106は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。
【００１７】
図２で、本発明のループバックテストの動作を、送信回路ICから受信回路ICへのエラー情報としてエラーの有無を伝達する場合について、具体例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路106でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出される。エラー検出回路106でエラーが検出されるとエラー信号DEにHレベルが出力される。エラー信号DEは、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのエラー信号DEがLレベルの場合は、通信装置Aとの間で定められたテスト信号パターンTP2を発生するが、エラー信号DEのHレベルを受信するとテスト信号パターンTP2の例えば１ビット（E2）が反転された信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストで通信装置と信号送受信回路間のループバック経路内でのエラーの有無を試験することが出来る。ここでエラー信号DEの伝送速度は、テスト信号パターンの１サイクル時間ＴＰＣと同じ程度に低速にすることが出来る。従って、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。
図３で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報としてエラーの数を伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のカウンタでテスト信号パターンの１サイクル内のエラー数がカウントされる。テスト信号パターンの次のサイクルに、例えばエラー数だけＬレベルとＨレベルを繰り返すようなエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。図３の例では、エラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返す信号となる。テスト信号発生回路は、エラー信号DEで伝えられたエラー数だけTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの数を試験することができる。ここで送信回路ICと受信回路ICへ送信する信号量は、エラー数２倍のビット数まで圧縮することができ、エラー信号DEの伝送速度は、送受信信号に比べて低速にすることができる。従って上記の例と同様、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図３では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。なお、この例では、エラーの数伝達方法としてエラーの数だけLレベルとHレベルを繰り返す方式を用いたが、エラーの数を2進数信号とクロック信号の２ビット信号で伝達する方式などエラーの数が伝達できる方式であれば良い。
図４で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報としてエラーのテスト信号パターン上の位置を伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のメモリにエラーのテスト信号パターン上の位置が記録される。テスト信号パターンの次のサイクルに、エラーの位置情報を含んだエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。図４の例では、エラーＥ１が３つあり、エラー信号ＤＥはそれぞれのエラーの位置情報のデータセット、ER1, ER2, ER3からなる信号となる。テスト信号発生回路は、エラー信号DEからエラーの位置情報を再現したTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、エラーの位置を再現したループバックテストができる。ここで送信回路ICと受信回路ICへ送信する信号量は、（エラー数）×（テスト信号パターンのビット数を２進数で表したビット数）程度に圧縮することができ、エラー信号DEの伝送速度は、送受信信号に比べて低速にすることができる。従って上記の例と同様、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図４では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間Ｔで示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
図５で、図１と同じ装置構成で、送信回路ICから受信回路ICへのエラー情報を信号の伝送速度よりも低速なビットシリアル信号で伝達する場合のループバックテストの動作例を説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されてE1のように両者に食い違いがあればエラーとして検出され、エラー検出回路内のメモリにエラー情報が記録される。テスト信号パターンの次のサイクルに、送受信信号の伝送速度よりも低速なビットシリアル信号としてエラー信号DEが出力され、配線112を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、エラー信号DEから送信回路ＩＣで受信したテスト信号を再現したTP2のビット（E2）を反転させた信号TTを発生する。図５の例では、エラー信号ＤＥとしてテスト信号パターン１サイクルをそのまま1/100低速にして送信回路ＩＣから受信回路ＩＣへ送っている。この場合、ループバックテストを行うのに送信回路ＩＣから受信回路ＩＣへの信号伝送時間、すなわちテスト信号パターンのサイクル時間TPCの100倍の時間がかかってしまうが、送信回路ICで受信したテスト信号をそのまま送り返す、従来のループバックテストと同等の試験ができる。エラー信号DEの伝送速度は、送受信信号に比べて低速なので、送信回路ICと受信回路ICを繋ぐ配線とICピンは低速なものが使用でき、実装コストの削減ができる。図５では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時間Ｔで示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
【００１８】
図６は、本発明による通信装置と信号送受信装置の第２の構成例である。通信装置と信号送受信装置の構成、信号送受信装置内の送信回路ICと受信回路ICの構成は上記基本構成例と同じである。この図で、601はパラレル信号を送受信する通信装置A、603はシリアル信号を送受信する通信装置Bであり、この２つの通信機間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置602である。図６でも図１と同様に、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみを示す。
【００１９】
この例では、信号送受信装置は、送信回路IC604と受信回路IC608の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ605、シリアル信号TXをドライブする送信ドライバ607から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ611とシリアル信号をパラレル信号に変えるデシリアライザ609で構成される。通常通信時、すなわち非ループバックテスト時は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００２０】
この例では、ループバックテスト回路は、送信回路IC内のエラー検出回路606、受信回路IC内のテスト信号発生回路610、エラー情報を送信回路ICから受信回路ICに伝達する配線612、テスト信号のタイミング情報を送信回路ICから受信回路ICに伝達する配線613で構成される。エラー検出回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。またエラー検出回路は、別の機能としてテスト信号パターンのタイミング情報を抽出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。また、テスト信号発生回路は、タイミング情報を元にテスト信号パターンの発生タイミングを制御することができる。
【００２１】
図７で上記第２の具体例でのループバックテストの動作例を、送信回路ICから受信回路ICへのエラー情報としてエラーの有無を伝達する場合について説明する。TP1はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されて、E1のように両者に食い違いがあればエラーとして検出される。エラー検出回路でエラーが検出されるとエラー信号DEにHレベルが出力される。エラー信号は、配線612を通して受信回路ICのテスト信号発生回路へ伝えられる。また、エラー検出回路は、テスト信号パターンの開始タイミングを抽出してタイミング信号DTにHレベルが出力される。タイミング信号DTは、配線613を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのタイミング信号DTを元にテスト信号パターンの発生を開始する。送信回路からのエラー信号がLレベルの場合は、通信装置Aとの間で定められたテスト信号パターンTP1を発生するが、エラー信号DEのHレベルを受信するとテスト信号パターンTP1の例えば１ビット（E2）が反転された信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの有無を試験することができる。この第2の例では通信機Aから受信するテスト信号パターンと通信機Aに送信するテスト信号パターン間の同期をとることが出来るので、通信機Aからは従来の受信信号をそのまま折り返すループバック信号と等価にみえる。
【００２２】
図８は、本発明による通信装置と信号送受信装置の第３の構成例である。通信装置と信号送受信装置の構成、信号送受信装置内の送信回路ICと受信回路ICの構成は上記基本構成例と同じである。この図で、801はパラレル信号を送受信する通信装置A、803はシリアル信号を送受信する通信装置Bであり、この２つの通信機間でパラレル信号とシリアル信号の変換を行い信号の送受信を行うのが信号送受信装置802である。図８でも図１と同様に、簡単のため通信装置Aと信号送受信装置間でのループバックテストについてのみを示す。
【００２３】
この例では、信号送受信装置は、送信回路IC804と受信回路IC808の送信回路群と受信回路群が別のICで構成される。送信回路ICは、パラレル信号をシリアル信号に変えるシリアライザ805、シリアル信号TXをドライブする送信ドライバ807から構成され、受信回路ICは、シリアル信号RXを受信する入力バッファ811とシリアル信号をパラレル信号に変えるデシリアライザ809で構成される。通常通信時（非ループバックテスト時）は、通信装置Aから送信されたパラレル信号TXDが送信回路ICでシリアル信号TXに変換して通信装置Bに送信され、逆に通信装置Bから送信されたシリアル信号RXが受信回路ICでパラレル信号RXDに変換して通信装置Aに送信される。
【００２４】
この例では、ループバックテスト回路は、送信回路IC内のエラー検出回路806、受信回路IC内のテスト信号発生回路810、エラー情報を送信回路ICから受信回路ICに伝達する配線812、テスト信号のタイミング情報を送信回路ICから受信回路ICに伝達する配線813で構成される。また、エラー信号の送信回路ICから受信回路ICへの伝達可否をスイッチ814で制御する。エラー検出回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンと受信信号パターンを例えば逐次比較しエラーを検出する。またエラー検出回路は別の機能としてテスト信号パターンのタイミング情報を抽出する。一方、テスト信号発生回路は、あらかじめ通信装置Aとの間で定められたテスト信号パターンを発生すると共に、エラー情報を元にテスト信号パターンの任意のビットを反転することができる。また、テスト信号発生回路は、タイミング情報を元にテスト信号パターンの発生タイミングを制御することができる。
図９で上記第３の具体例でのループバックテストの動作例を、送信回路ICから受信回路ICへのエラー情報としてエラー数を伝達する場合について説明する。TP1、TP2はあらかじめ通信装置Aとの間で定められたテスト信号パターンである。送信回路ICで受信した信号TRは、エラー検出回路でTP1と比較されて両者に食い違いがあればエラー（E1）として検出され、エラー検出回路内のカウンタでテスト信号パターン１サイクル内のエラー数がカウントされる。テスト信号パターンの次のサイクルに、例えばエラー数だけＬレベルとＨレベルを繰り返すようなエラー信号DEが出力され、配線812を通して受信回路ICのテスト信号発生回路へ伝えられる。図９の例では、エラーＥ１が３つあり、エラー信号ＤＥはＬレベルとＨレベルを３回繰り返す信号となる。また、エラー検出回路は、テスト信号パターンの開始タイミングを抽出してタイミング信号DTにHレベルが出力される。タイミング信号DTは、配線を通して受信回路ICのテスト信号発生回路へ伝えられる。テスト信号発生回路は、送信回路からのタイミング信号DTを元にテスト信号パターンの発生を開始し、エラー信号DEで伝えられたエラー数だけTP2のビット（E2）を反転させた信号TTを発生する。この信号TTが通信装置Aに送信されるので、このループバックテストでループバック経路内でのエラーの数を得ることが出来る。ここで、エラー信号の送信回路ICから受信回路ICへの伝達を制御することにより、エラーが受信側で起きたのか送信側で起きたのかを特定することが出来き、ループバックテスト時の障害対策に有効である。図９では紙面の都合上,信号（TR、TP1）と信号DEと信号（TT、TP2）の時刻Ｔが示すように、時間関係がずれている。また、信号ＤＥの時間スケールは、他の信号より縮小されている。
【００２５】
また上記具体例にしめすように本発明は、従来の受信信号をそのまま折り返すループバック方式に比べ送信回路ICから受信回路ICに伝達する信号の伝送速度を低速にするので、送信回路ICと受信回路IC内の高速入出力回路の数を削減でき、消費電力を低減することができる。
【００２６】
上記で示した例は，２つの通信装置間でシリアル‐パラレル変換を行う送受信装置であるが、一般に並列度n（n≧1）の信号と並列度m（m≧1）の信号とを変換する送受信装置にも簡単に適用できる。
【００２７】
【発明の効果】
ループバックテスト時に送信回路ICから受信回路ICに伝達する信号を、送受信信号をそのまま折り返すのではなく必要なエラー情報に限るので、送信回路ICと受信回路ICを繋ぐ高速信号線やICピンを削減でき、実装コストを削減することができる。また、送信回路ICと受信回路IC内の高速入出力回路の数を削減でき、消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明を施した信号送受信回路の基本構成例のブロック図である。
【図２】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図１である。
【図３】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図２である。
【図４】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図３である。
【図５】図1の信号送受信回路のループバックテスト時の信号タイミング関係の波形図４である。
【図６】本発明の信号送受信回路の第２の構成例のブロック図である。
【図７】図６の信号送受信回路のループバックテスト時の信号タイミング関係の波形図である。
【図８】本発明の信号送受信回路の第３の構成例のブロック図である。
【図９】図８の信号送受信回路のループバックテスト時の信号タイミング関係の波形図である。
【図１０】従来の信号送受信回路の基本構成例のブロック図である。
【符号の説明】
101, 601, 801, 1001 通信装置A
103, 603, 803, 1003 通信装置B
102, 602, 802, 1002 信号送受信装置
104, 604, 804, 1004 送信回路IC
105, 605, 805, 1005 シリアライザ
106, 606, 806 エラー検出回路
107, 607, 807, 1007 ドライバ回路
108, 608, 808, 1008 受信回路IC
109, 609, 809, 1009 デシリアライザ
110, 610, 810 テスト信号発生回路
111, 611, 811, 1011 入力バッファ回路
112, 612, 812 エラー信号伝送用配線
613, 813 タイミング信号伝送用配線
814 エラー信号伝送制御スイッチ
1020 ループバック信号伝送用配線
TXD 送信パラレル信号
RXD 受信パラレル信号
TX 送信シリアル信号
RX 受信シリアル信号
TR エラー検出回路入力信号
DE エラー情報信号
TT テスト信号発生回路出力
DT タイミング信号
DL 従来例でのループバック信号
E1, E2 エラービット
TPC テスト信号パターンサイクル時間
TP1, TP2 通信装置Aとの間で定められたテスト信号パターン
T 時刻。
Claims (5)
- 送信回路および受信回路を有し、
前記送信回路には、並列度ｎ（ｎ≧1）の信号を送信のために並列度ｍ（ｍ≧1）の送信信号に変換する第１の並列度変換回路と、該送信信号を相手通信装置に送出する送信ドライバと、テストのために所定パターンの第１のテスト信号を前記第１の並列度変換回路に入力した際に前記第１の並列度変換回路の出力で再現されたパターン中のエラーを検出するエラー検出回路と、前記エラー検出回路のエラー情報を前記送信信号の伝送速度より低速のループバック信号として前記受信回路に転送するループバック手段とを含み、
前記受信回路には、相手通信装置からの並列度ｍの受信信号を受信する入力バッファ回路と、前記入力バッファ回路からの受信信号を並列度ｎの受信信号に変換する第２の並列度変換回路と、前記第１のテスト信号に対応するパターンの第２のテスト信号を前記転送されたループバック信号に応じて変化させ、該変化させた第２のテスト信号を前記第２の並列度変換回路に前記受信信号に代えて印加するテスト信号発生回路とを含むことを特徴とする信号送受信回路。 - 前記ループバック信号は前記第１の変換回路の出力で再現されたテストパターン中で検出されたエラーの有無を示し、エラーありの場合には前記テスト信号発生回路は前記第１のテスト信号に対応するパターンの少なくとも１ビットを反転した第２のテスト信号を前記第２の並列度変換回路へ印加することを特徴とする請求項１の信号送受信装置。
- 前記ループバック信号は前記第１の変換回路の出力で再現されたテストパターン中で検出されたエラー数を示し、前記テスト信号発生回路は前記第１のテスト信号に対応するパターンに対して伝達されたエラー数だけビットを反転した前記第２のテスト信号を前記第２の並列度変換回路へ印加することを特徴とする請求項１の信号送受信装置。
- 前記ループバック信号は前記第１の変換回路の出力で再現されたテストパターン中で検出されたエラーの位置を示し、前記テスト信号発生回路は前記第１のテスト信号に対応するパターンの伝達されたエラー位置に対応するビットを反転した前記第２のテスト信号を前記第２の並列度変換回路へ印加することを特徴とする請求項１の信号送受信装置。
- 送信回路と受信回路を有し、該送信回路は外部への送信のために送信信号の並列度を変換する並列度変換回路を含み、該受信回路は外部からの受信信号の並列度を逆変換する並列度逆変換回路を含む通信装置をテスト対象とするループバックテスト方法であって、
前記送信信号に代えて、所定パターンの第１のテスト信号を前記並列度変換回路に入力して変換結果の評価を行い、
前記評価に基づく評価結果信号を前記送信回路の送信信号の伝送速度よりも低速で前記送信回路から前記受信回路側へ転送し、
前記受信回路内で、前記評価結果信号に応答して、前記評価結果信号が正しい変換結果を示す場合には前記第１のテスト信号に対応したパターンであり、前記評価結果信号が正しくない変換結果を示す場合には第１のテストしんごうに対応したパターンから変形したパターンの第２のテスト信号を生成して前記並列度逆変換回路に入力し、
前記並列度逆変換回路の出力から送信経路および受信経路の機能テストの結果を得ることを特徴とするループバックテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001900A JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
| US10/309,886 US7216269B2 (en) | 2002-01-09 | 2002-12-05 | Signal transmit-receive device, circuit, and loopback test method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001900A JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204369A JP2003204369A (ja) | 2003-07-18 |
| JP3952780B2 true JP3952780B2 (ja) | 2007-08-01 |
Family
ID=27641905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001900A Expired - Fee Related JP3952780B2 (ja) | 2002-01-09 | 2002-01-09 | 信号送受信装置、回路、およびループバックテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7216269B2 (ja) |
| JP (1) | JP3952780B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7490275B2 (en) | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| JP3976664B2 (ja) * | 2002-11-20 | 2007-09-19 | 日本電気株式会社 | 無線基地局装置および折り返し試験方法 |
| JP2006250586A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 半導体集積回路、およびその試験方法 |
| US20070121711A1 (en) * | 2005-11-30 | 2007-05-31 | Offord Glen E | PLL with programmable jitter for loopback serdes testing and the like |
| JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Ｏｋｉセミコンダクタ株式会社 | Ｕｓｂテスト回路 |
| GB0702574D0 (en) * | 2007-02-09 | 2007-03-21 | Texas Instruments Ltd | Loopback circuit |
| CN101072136B (zh) * | 2007-06-25 | 2011-05-04 | 华为技术有限公司 | 检测通信网元内部通道故障的方法、装置和系统 |
| CN101488842B (zh) * | 2009-02-27 | 2011-12-28 | 华为技术有限公司 | 信号环回方法、串并/并串转化器、芯片及印制电路板 |
| EP2407889A1 (en) * | 2009-03-10 | 2012-01-18 | Fujitsu Limited | Transmission/reception device, transmission device, reception device, and data transmission/reception method |
| US10972183B2 (en) * | 2014-04-21 | 2021-04-06 | Arris Enterprises Llc | N-input receiver: RFoG OBI mitigation with retransmission |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2246826B2 (de) * | 1972-09-23 | 1974-08-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur gesicherten blockweisen Übertragung von binär codierten Daten |
| JPS60235545A (ja) * | 1984-05-08 | 1985-11-22 | Nec Corp | Ｐｃｍ伝送システムにおける信号折返し方式 |
| US5956370A (en) * | 1996-01-17 | 1999-09-21 | Lsi Logic Corporation | Wrap-back test system and method |
| US5787114A (en) * | 1996-01-17 | 1998-07-28 | Lsi Logic Corporation | Loop-back test system and method |
| US5790563A (en) * | 1996-02-05 | 1998-08-04 | Lsi Logic Corp. | Self test of core with unpredictable latency |
| US6005696A (en) * | 1997-03-11 | 1999-12-21 | Bell Atlantic Network Services, Inc. | Backhauling test procedures for communications networks |
| US6560727B1 (en) * | 1999-10-21 | 2003-05-06 | Sandia Corporation | Bit error rate tester using fast parallel generation of linear recurring sequences |
-
2002
- 2002-01-09 JP JP2002001900A patent/JP3952780B2/ja not_active Expired - Fee Related
- 2002-12-05 US US10/309,886 patent/US7216269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7216269B2 (en) | 2007-05-08 |
| US20040218665A1 (en) | 2004-11-04 |
| JP2003204369A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
| US6816991B2 (en) | Built-in self-testing for double data rate input/output | |
| US6914884B2 (en) | Communication control circuit | |
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| WO2004095297A2 (en) | A high performance serial bus testing methodology | |
| JP3952780B2 (ja) | 信号送受信装置、回路、およびループバックテスト方法 | |
| US8135872B2 (en) | USB controller and a testing method of the USB controller | |
| US20040205416A1 (en) | Communication apparatus with failure detect function | |
| US6763486B2 (en) | Method and apparatus of boundary scan testing for AC-coupled differential data paths | |
| CA2358660C (en) | Serial communication device and method of carrying out serial communication | |
| US7251304B2 (en) | Bit synchronizing circuit configured to obviate errors from meta-stability | |
| US6529480B1 (en) | Self-test for 10/100 Mbit ethernet physical layer devices | |
| WO2005066821A2 (en) | Using feedback to select transmitting voltage | |
| EP1272861A1 (en) | A method and apparatus for testing digital circuitry | |
| JP2022188541A (ja) | 誤り率測定装置および誤り率測定方法 | |
| US6769039B2 (en) | Data processing apparatus with circuit for confirming normality of serial transmission data | |
| JP2929975B2 (ja) | バスインタフェース回路の障害診断方法 | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| JP3280186B2 (ja) | シリアル通信方法及び装置 | |
| KR20210063666A (ko) | 인터페이스 회로 테스트 장치 및 방법 | |
| JP3488378B2 (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
| CN117596275A (zh) | 用于执行数据传输的方法 | |
| JPH01255346A (ja) | 通信制御装置の試験方式 | |
| JPH08256166A (ja) | 伝送路制御方式および伝送路接続装置 | |
| JPH02239753A (ja) | 符号変換データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3952780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |