JP3952304B2 - 電子コンポネントにおいて公開指数を求める暗号アルゴリズムを実行する方法 - Google Patents
電子コンポネントにおいて公開指数を求める暗号アルゴリズムを実行する方法 Download PDFInfo
- Publication number
- JP3952304B2 JP3952304B2 JP2003531674A JP2003531674A JP3952304B2 JP 3952304 B2 JP3952304 B2 JP 3952304B2 JP 2003531674 A JP2003531674 A JP 2003531674A JP 2003531674 A JP2003531674 A JP 2003531674A JP 3952304 B2 JP3952304 B2 JP 3952304B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- modulo
- predetermined
- algorithm
- cryptographic algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/723—Modular exponentiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
- H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
- G06F2207/7271—Fault verification, e.g. comparing two values which should be the same, unless a computational fault occurred
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
Description
本発明は、また、そのような電子コンポネントにも関する。
したがって、これらのコンポネントまたはカードは、秘密保持が必要な時に、送信データの暗号化および/または受信データの解読を保証する暗号アルゴリズムを使用する。
このタイプの攻撃では、攻撃者は、暗号アルゴリズムの計算中にエラーを注入し、このエラーを利用して秘密情報を引き出す。
また、このエラーは、暗号アルゴリズムを実行するハードウェアが原因の計算エラーに起因することもあるが、いずれの場合もフォールト攻撃のケースと考えていい。
2つの素数pおよびqの積である係数Nを定める(N=p.q)。公開指数すなわち公開鍵eおよび秘密指数すなわち秘密鍵dは式(1)e.d=1 (modulo λ(N))を満たす。λ(.)はカーマイケル関数である。
暗号化されたメッセージの解読または署名xの生成などの、対応する秘密鍵演算は、e.d=1 (modulo λ(N))よりx=yd modulo Nの場合に式(3)yd modulo Nを計算することからなる。
公開パラメータは(N,e)であり、秘密パラメータは、(p,q,d)または(p,q,dp,dq,iq)である。この時dp=d modulo (p-1)、dq=d modulo (q-1)、およびiq=q-1 modulo pである。式(1)により、edp=1 modulo (p-1)およびedq=1 modulo (q-1)(式(4))を得る。
この拡張は、標準モードとCRTモードの両方に適用できる。
正しくない署名は例えば以下のようにして得られる。攻撃者は、xqではなくxpの計算中に任意の方法でエラーを注入する。したがってxpの値は正しくなく、これを^xpで示す。一方xqの値は正しい。このため、値^xpとxqとが中国人剰余定理を適用することにより再結合される時、結果として生じる署名^xは正しくない。
しかし、hcf(^x-x,N)=qなので、攻撃者は秘密因数qを取得し、したがってp、dpおよびdqも取得する。このため、RSA暗号は効果的に解読される。
つまり、誰かがmodulo pの計算中にエラーを注入することができ、modulo qの計算が正しい場合か、または逆の場合、攻撃者はRSA暗号を完全に解読することができる。
この対抗手段によれば、以下のアルゴリズムを開始する。
1.小さい値の乱数rを選択する。
2.xrp=yd modulo r.pとxrq=yd modulo r.qとを計算する。
3.xrp≠xrq(modulo r)の場合、(おそらく攻撃による)フォールト、したがってアルゴリズムの障害が存在し、そうでない場合、
4.xrpおよびxrqに中国人剰余定理を適用し、アウトプットとしてxを得る。
以上の課題を解決するため、本発明は、先験的に知られていない公開指数eを使用して暗号アルゴリズムの各ステップを実行する方法を提案する。
本発明の目的は、電子コンポネントにおいて計算手段を使用して暗号アルゴリズムを実行する方法を提供することであり、この方法は、a)所定数の値ei(eiは整数)から値eを選択するステップと、b)前記選択した値eが所定の式を満たすかどうかをテストするステップと、からなり、前記所定の式を満たした値eがある場合、前記暗号アルゴリズムの計算に使用するために値eを記憶し、前記所定の式を満たさない場合、別の値eについて前記ステップa),b)を繰返し、値e i からは前記所定の式を満たす値eが選択できない場合、値eを使用した前記暗号アルゴリズムの計算が実行不可能であることを示すことを主として特徴とする。
暗号アルゴリズムはRSAアルゴリズムに基づき、特に標準モードまたはCRTモードである。
dpはdp=d (modulo λ(p))により求め、dは所定の整数である。
暗号アルゴリズムはCRTモードのRSAアルゴリズムに基づく。
好ましくは、e=216+1またはe=3である。
本発明の他の特徴および利点は、本明細書に記載の非限定的な実施例を読み、本発明を実施可能なチップカードの素子を概略的に示す添付の図1を見れば明らかになるだろう。
この方法は、以下の観察結果に基づいている。つまり、90%のケースにおいてeの値はe0=216+1であり、5%のケースにおいてeの値はe1=3であり、その他のケースではeの値はその他である。
この方法は、e0を選択するステップと、e=e0を確認するステップとからなり、e≠e0の場合には、e1について試みる。
範囲]0,N[内にある値Yを任意に選択する。
値eiを選択する。
式(3)または(5)に現れる指数計算Ydを加速するようY=2を有利に選択できる。これは、乗算の代わりに加算を行うことを意味する。
値eiを選択する。
eidp=1 modulo(p-1)(または一般的なケースにおいては、eidp=1 (modulo λ(p)))であるか否かをテストする。
答えがイエスであり、ei≧p(または一般的なケースにおいては、ei≧λ(p))ならば、およそ1-2/pの非常に高い確率で値eが選択できる。
上記テストのうちの1つを満足しない場合、eiに対して別の値が選択される。
もし、上記第1または別の実施の形態について、値e i から値eを選択できない場合、eを含む計算ができない。
以上に見られるように、本発明による方法は対抗手段にも適用可能である。
この方法は、また永久的フォールトを検出することもできる。
本発明は、RSAアルゴリズムの標準モードと、CRTモードの両ケース、そして、両モードの派生モードにも適用できる。
Claims (12)
- 電子コンポネントにおいて計算手段を用いて暗号アルゴリズムを実行する方法であって、
a)所定数の値ei(eiは整数)から値eを選択するステップと、
b)前記選択した値eが所定の式を満たすかどうかをテストするステップと、からなり、
前記所定の式を満たした値 e がある場合、前記暗号アルゴリズムの計算に使用するために値eを記憶し、
前記所定の式を満たさない場合、別の値 e について前記ステップa),b)を繰返し、値ei からは前記所定の式を満たす値 e が選択できない場合、値eを使用する前記暗号アルゴリズムの計算が実行不可能であることを示す方法であって、
前記ステップb)の所定の式が、下記数式(1)又は(2)で与えられることを特徴とする方法。
- 請求項1に記載の方法において、
Y=2であることを特徴とする方法。 - 請求項1又は2に記載の方法において、
前記暗号アルゴリズムがRSAアルゴリズムに基づくことを特徴とする方法。 - 請求項3に記載の方法において、
前記RSAアルゴリズムが標準モードまたはCRTモードであることを特徴とする方法。 - 請求項1に記載の方法において、
dp=d (modulo λ(p))である(dは所定の整数)ことを特徴とする方法。 - 請求項5に記載の方法において、
dqおよびqが所定の整数であり、hcf(p,q)=1である時、前記ステップb)が、
eidp=1 (modulo λ(p))であるか否かをテストし、
eidp=1 (modulo λ(p))であり、ei<λ(p)を満たす値 e がある場合、前記暗号アルゴリズムの計算に使用するために値eを記憶するステップと、
eidp=1 (modulo λ(p))であり、ei≧λ(p)である場合、eidq=1 (modulo λ(q))であるか否かをテストし、eidq=1 (modulo λ(q))を満たす値 e がある場合、前記暗号アルゴリズムの計算に使用するために値eを記憶するステップと、
前記2つのテストの1つが満たされない場合、別の値eを使用して前記ステップを繰返し、値ei から値 e を選択できない場合、値eを使用する前記暗号アルゴリズムの計算が実行不可能であることを示すステップと、からなることを特徴とする方法。 - 請求項6に記載の方法において、
dq=d (modulo λ(q))である(dは所定の整数)ことを特徴とする方法。 - 請求項5乃至7の何れかに記載の方法において、
前記暗号アルゴリズムがCRTモードのRSAアルゴリズムに基づくことを特徴とする方法。 - 請求項1乃至8の何れかに記載の方法において、
e=216+1であることを特徴とする方法。 - 請求項1乃至8の何れかに記載の方法において、
e=3であることを特徴とする方法。 - 請求項1乃至10の何れかに記載の方法において、
値ei から値eを選択する時、前記RSAアルゴリズムの秘密鍵演算の終わりに、値Yから値Xを取得するステップを含み、前記値eを使用する前記計算は、Y=X e modulo N(Nは所定の整数)であるか否かを確認するステップを含むことを特徴とする方法。 - 請求項1乃至11のいずれかに記載の方法を実行する電子コンポネントを含むチップカード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0112274A FR2830146B1 (fr) | 2001-09-24 | 2001-09-24 | Procede de mise en oeuvre, dans un composant electronique, d'un algorithme de cryptographie et composant correspondant |
PCT/FR2002/003021 WO2003028286A1 (fr) | 2001-09-24 | 2002-09-05 | Procede de mise en oeuvre, dans un composant electronique, d'un algorithme de cryptographie permettant de trouver l'exposant public |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005504349A JP2005504349A (ja) | 2005-02-10 |
JP3952304B2 true JP3952304B2 (ja) | 2007-08-01 |
Family
ID=8867552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003531674A Expired - Fee Related JP3952304B2 (ja) | 2001-09-24 | 2002-09-05 | 電子コンポネントにおいて公開指数を求める暗号アルゴリズムを実行する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7386123B2 (ja) |
EP (1) | EP1433282B1 (ja) |
JP (1) | JP3952304B2 (ja) |
CN (1) | CN100588155C (ja) |
DE (1) | DE60221863T2 (ja) |
FR (1) | FR2830146B1 (ja) |
WO (1) | WO2003028286A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE320125T1 (de) * | 2002-09-11 | 2006-03-15 | Giesecke & Devrient Gmbh | Geschützte kryptographische berechnung |
TW586086B (en) * | 2002-12-27 | 2004-05-01 | Ind Tech Res Inst | Method and apparatus for protecting public key schemes from timing, power and fault attacks |
FR2858496B1 (fr) * | 2003-07-31 | 2005-09-30 | Gemplus Card Int | Procede pour la mise en oeuvre securisee d'un algorithme de cryptographie de type rsa et composant correspondant |
EP2222013A1 (en) * | 2009-02-19 | 2010-08-25 | Thomson Licensing | Method and device for countering fault attacks |
DE102010055238A1 (de) | 2010-12-20 | 2012-06-21 | Giesecke & Devrient Gmbh | Sichere RSA-Implementierung |
FR3088452B1 (fr) * | 2018-11-08 | 2023-01-06 | Idemia France | Procede de verification d'integrite d'une paire de cles cryptographiques et dispositif cryptographique |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736423A (en) * | 1985-04-30 | 1988-04-05 | International Business Machines Corporation | Technique for reducing RSA Crypto variable storage |
US5991415A (en) * | 1997-05-12 | 1999-11-23 | Yeda Research And Development Co. Ltd. At The Weizmann Institute Of Science | Method and apparatus for protecting public key schemes from timing and fault attacks |
US6965673B1 (en) * | 1997-09-19 | 2005-11-15 | Telcordia Technologies, Inc. | Method of using transient faults to verify the security of a cryptosystem |
ATE325478T1 (de) * | 1998-01-02 | 2006-06-15 | Cryptography Res Inc | Leckresistentes kryptographisches verfahren und vorrichtung |
FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
US6144740A (en) * | 1998-05-20 | 2000-11-07 | Network Security Technology Co. | Method for designing public key cryptosystems against fault-based attacks with an implementation |
FR2784829B1 (fr) * | 1998-10-16 | 2000-12-29 | Gemplus Card Int | Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete |
FR2804225B1 (fr) * | 2000-01-26 | 2002-05-03 | Gemplus Card Int | Algorithme d'exponentiation modulaire dans un composant electrique mettant en oeuvre un algorithme de chiffrement a cle publique |
DE10143728B4 (de) * | 2001-09-06 | 2004-09-02 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Berechnen eines Ergebnisses einer modularen Exponentiation |
FR2858496B1 (fr) * | 2003-07-31 | 2005-09-30 | Gemplus Card Int | Procede pour la mise en oeuvre securisee d'un algorithme de cryptographie de type rsa et composant correspondant |
-
2001
- 2001-09-24 FR FR0112274A patent/FR2830146B1/fr not_active Expired - Fee Related
-
2002
- 2002-09-05 CN CN02823317A patent/CN100588155C/zh not_active Expired - Fee Related
- 2002-09-05 US US10/490,413 patent/US7386123B2/en not_active Expired - Lifetime
- 2002-09-05 WO PCT/FR2002/003021 patent/WO2003028286A1/fr active IP Right Grant
- 2002-09-05 DE DE60221863T patent/DE60221863T2/de not_active Expired - Lifetime
- 2002-09-05 EP EP02774904A patent/EP1433282B1/fr not_active Expired - Fee Related
- 2002-09-05 JP JP2003531674A patent/JP3952304B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60221863D1 (de) | 2007-09-27 |
FR2830146B1 (fr) | 2003-10-31 |
EP1433282B1 (fr) | 2007-08-15 |
EP1433282A1 (fr) | 2004-06-30 |
JP2005504349A (ja) | 2005-02-10 |
CN1593034A (zh) | 2005-03-09 |
FR2830146A1 (fr) | 2003-03-28 |
DE60221863T2 (de) | 2008-04-30 |
US20050084096A1 (en) | 2005-04-21 |
WO2003028286A1 (fr) | 2003-04-03 |
US7386123B2 (en) | 2008-06-10 |
CN100588155C (zh) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nemec et al. | The return of coppersmith's attack: Practical factorization of widely used rsa moduli | |
Boneh et al. | On the importance of eliminating errors in cryptographic computations | |
US7860242B2 (en) | Method of securely implementing a cryptography algorithm of the RSA type, and a corresponding component | |
JP4671571B2 (ja) | 秘密情報の処理装置および秘密情報の処理プログラムを格納するメモリ | |
US6539092B1 (en) | Leak-resistant cryptographic indexed key update | |
US9571289B2 (en) | Methods and systems for glitch-resistant cryptographic signing | |
ES2236903T3 (es) | Metodo y dispositivo mejorados para la proteccion de programas de codigos publicos contra ataques producidos por la secuencia de operaciones por fallos. | |
US20170187529A1 (en) | Modular multiplication device and method | |
US9654290B2 (en) | Integrity verification of cryptographic key pairs | |
JP2011530093A (ja) | 累乗法による暗号化を保護する解決策 | |
RU2579990C2 (ru) | Защита от пассивного сниффинга | |
EP3191936B1 (en) | System and method for one-time chinese-remainder-theorem exponentiation for cryptographic algorythms | |
WO2018019233A1 (zh) | 一种运算方法和安全芯片 | |
JP2010164904A (ja) | 楕円曲線演算処理装置、楕円曲線演算処理プログラム及び方法 | |
JP2004304800A (ja) | データ処理装置におけるサイドチャネル攻撃防止 | |
EP1237322A2 (en) | Fault detection method for cryptographic process | |
US11824986B2 (en) | Device and method for protecting execution of a cryptographic operation | |
JP3952304B2 (ja) | 電子コンポネントにおいて公開指数を求める暗号アルゴリズムを実行する方法 | |
EP3785399B1 (en) | Method for generating on-board a cryptographic key using a physically unclonable function | |
WO2022132186A1 (en) | Randomization methods in isogeny-based cryptosystems | |
JP2004222331A (ja) | ユーザが電子商取引/情報サービス提供者の正当性をチェックできるようにする方法 | |
Howgrave-Graham et al. | Pseudo-random number generation on the IBM 4758 Secure Crypto Coprocessor | |
Fournaris | Hardware module design for ensuring trust | |
EP2163032B1 (en) | Efficient and secure cryptographic coupon reloading | |
Voyiatzis et al. | The security of the Fiat--Shamir scheme in the presence of transient hardware faults |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3952304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |