JP3942683B2 - 半導体装置作製方法 - Google Patents

半導体装置作製方法 Download PDF

Info

Publication number
JP3942683B2
JP3942683B2 JP04457397A JP4457397A JP3942683B2 JP 3942683 B2 JP3942683 B2 JP 3942683B2 JP 04457397 A JP04457397 A JP 04457397A JP 4457397 A JP4457397 A JP 4457397A JP 3942683 B2 JP3942683 B2 JP 3942683B2
Authority
JP
Japan
Prior art keywords
film
mask
region
crystalline film
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04457397A
Other languages
English (en)
Other versions
JPH10223533A (ja
Inventor
舜平 山崎
英人 大沼
圭恵 高野
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04457397A priority Critical patent/JP3942683B2/ja
Priority to US09/010,416 priority patent/US6162704A/en
Priority to KR1019980001975A priority patent/KR100538892B1/ko
Publication of JPH10223533A publication Critical patent/JPH10223533A/ja
Priority to US09/707,348 priority patent/US6461943B1/en
Priority to US10/265,181 priority patent/US7115452B2/en
Priority to KR1020050016941A priority patent/KR100572819B1/ko
Application granted granted Critical
Publication of JP3942683B2 publication Critical patent/JP3942683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は結晶性を有する珪素半導体被膜、例えば、多結晶珪素膜、単結晶珪素膜、微結晶珪素膜の作製方法に関する。本発明を用いて作製された結晶性珪素膜は各種半導体デバイスに用いられる。
【０００２】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴ等）が知られている。これは、基板上に薄膜半導体、特に珪素半導体膜を形成し、この薄膜半導体を用いて構成されるものである。ＴＦＴは、各種集積回路に利用されているが、特にアクティブマトリックス型の液晶表示装置の各画素の設けられたスイッチング素子、周辺回路部分に形成されるドライバー素子として注目されている。また、多層構造集積回路（立体ＩＣ）にも不可欠の技術として注目されている。
【０００３】
ＴＦＴに利用される珪素膜としては、非晶質珪素膜を用いることが簡便であるが、その電気的特性は半導体集積回路に用いられる単結晶半導体のものに比較するとはるかに低いという問題がある。このため、アクティブマトリクス回路のスイッチング素子のような限られた用途にしか用いられなかった。ＴＦＴの特性向上のためには、結晶性を有する珪素薄膜を利用すればよい。
【０００４】
単結晶珪素以外で、結晶性を有する珪素膜は、多結晶珪素、ポリシリコン、微結晶珪素等と称されている。このような結晶性を有する珪素膜を得るためには、まず非晶質珪素膜を形成し、しかる後に加熱（熱アニール）によって結晶化させればよい。この方法は、固体の状態を保ちつつ非晶質状態が結晶状態に変化するので、固相成長法と呼ばれる。
【０００５】
しかしながら、珪素の固相成長においては、加熱温度が６００℃以上、時間は１０時間以上が必要であり、基板として安価なガラス基板を用いることが困難であるという問題がある。例えばアクティブ型の液晶表示装置に用いられるコーニング７０５９ガラスはガラス歪点が５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の熱アニールをおこなうことには問題がある。
【０００６】
このような問題に対して、本発明者らの研究によれば、非晶質珪素膜の表面にニッケル等のある種の金属元素を微量に堆積させ、しかる後に加熱することで、５５０℃、４時間程度の処理時間で結晶化を行なえることが判明している。もちろん、６００℃、４時間のアニールであれば、より結晶性の優れた珪素膜が得られる。（特開平６−２４４１０３参照）
【０００７】
上記のような微量な金属元素を導入するには、スパッタリング法によって、触媒元素もしくはその化合物の被膜を堆積する方法（特開平６−２４４１０４）、スピンコーティングのごとき手段によって金属元素もしくはその化合物の被膜を形成する方法（特開平７−１３０６５２）、金属元素を含有する気体を熱分解、プラズマ分解等の手段で分解して、被膜を形成する方法（特開平７−３３５５４８）等の方法があり、それぞれの特徴に応じて使い分ければよい。
【０００８】
また、金属元素の導入を特定の部分に選択的におこない、その後、加熱することにより、金属元素の導入された部分から周囲へ、結晶成長を広げること（ラテラル成長法もしくは横成長法）もできる。このような方法で得られた結晶珪素は、結晶化の方向性があるので、方向性に応じて極めて優れた特性を示す。
【０００９】
さらに、金属元素を用いた結晶化工程の後、レーザー光等の強光の照射により、さらに結晶性の改善を行うことも有効である（特開平７−３０７２８６）。また、上記の横成長法においては、それに続いて熱酸化を行うことも有効である（特開平７−６６４２５）。
【００１０】
このように金属元素を用いて結晶化をおこなうと、より低い温度で、より短時間で、より質のよい結晶性珪素膜が得られた。加熱処理の温度は、非晶質珪素膜の種類にも強く依存するが、４５０〜６５０℃が好ましく、特に、５５０〜６００℃が好ましい。
【００１１】
【発明が解決しようとする課題】
しかしながら、この方法における最大の問題は、金属元素の除去であった。珪素膜中に導入された金属元素は電気特性・信頼性に悪影響を及ぼすことが無視できない。特に、金属元素を用いた結晶化の工程においては、その機構において、金属元素は主として導電性の珪化物として、被膜中に残存するため、欠陥の大きな原因となる。
【００１２】
一般に金属元素（特に、ニッケルやパラジウム、白金、銅、銀、金）は、高温の塩化水素雰囲気での熱処理により、除去できることが知られている。しかし、そのためには１０００℃程度の高温処理が必要であり、金属元素を用いた低温プロセスの思想に反するものである。本発明は、上記の問題点に鑑みてなされたもので、ゲッタリングのための好適な条件を提示し、よって、金属元素を除去するのに有効な方法を提供するものである。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明では、まず最初に金属元素を除去しようとする領域に隣接して、珪素膜に１５族の元素（代表的には燐）が高濃度に注入された領域を設ける。
【００１４】
この領域は、１５族の元素の注入により、損傷を受ける。そして熱処理を施すことにより、結晶化を助長するための金属元素を先に１５族の元素が加速注入された領域に移動させる。
【００１５】
この１５族の元素が加速注入された領域は、
（１）イオンの注入により不対結合手が高密度に形成されている。
（２）１５族の元素そのものが金属元素と結びつくという性質（特に燐はその性質が顕著である）を有している。
【００１６】
従って、熱処理に従う金属元素の移動が上記の１５族の元素が注入された領域に対しては、非可逆的なものとなる。
【００１７】
即ち、加熱処理を行うことにより、結果として、１５族の元素が注入された領域から１５族の元素が注入されなかった領域に対して、結晶化を助長するための金属元素の移動が行われた状態が得られる。
【００１８】
特に燐を利用した場合は、６００℃前後の温度において、燐とニッケルが安定な結合状態を示すので、上記の作用を顕著に得ることができる。
【００１９】
燐とニッケルは、Ｎｉ3 Ｐ、Ｎｉ5 Ｐ2 、Ｎｉ2 Ｐ、Ｎｉ3 Ｐ2 、Ｎｉ2 Ｐ3 、ＮｉＰ2 、ＮｉＰ3 というように多数の結合状態を有している。
【００２０】
従って、結晶化を助長する金属元素としてニッケルを採用し、１５族の元素として、燐を採用した場合、ニッケルを非常に効果的に燐との結合物として取り込むことができる。即ち、ゲッタリングを効果的に行うことができる。
【００２１】
図７に示す写真は、ゲッタリングの効果を示すものである。（Ａ）で示す写真は、ニッケルを利用して得た結晶性珪素膜に対して、請求項１に示される発明を利用して、ゲッタリング処理を施した珪素膜のパターンを示す。
【００２２】
図７（Ａ）に示す状態においては、ニッケルはパターンの外側の領域（写真ではこの領域は除去されている）に吸い出されたものとなっている。
【００２３】
図７（Ｂ）に示すのは、ニッケルのゲッタリングを行わなかった場合の珪素膜のパターンである。（Ｂ）に示される珪素膜のパターンに見られる斑点は、微細な開口であり、残存したニッケル及びニッケル化合物が除去された状態を示すものである。これは、ニッケル及びニッケル化合物を高い選択性をもって除去できる特殊なエッチャント（フッ酸と過水と水の混合物）による処理を行うことによって得られる。
【００２４】
図７（Ａ）に示すパターンに対してはも上記のエチャントによる処理が施されているが、ゲッタリング工程によってニッケルが除去され、ニッケル成分がパターン内に存在していないので、図７（Ｂ）に示されるような斑点は観察されない。
【００２５】
また、図１１に（Ａ）に対応する膜を用いて作製したＴＦＴの特性（Ａ）と（Ｂ）に対応する膜を用いて作製したＴＦＴの特性（Ｂ）とを示したものである。なお、このＴＦＴの作製においては、ニッケル除去のためのエッチャントの処理は行っていない。
【００２６】
図１１を見れば明らかなように、ニッケルが活性層内に残存していると、ＯＦＦ特性が著しく劣化する。また、図１１には代表的な特性を示したが、特性自体のバラツキも図７（Ｂ）に示す膜を用いた場合には、著しくばらついたものとなる。
【００２７】
本明細書で開示する発明の一つは、
非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
結晶性膜に対してパルスレーザー光または同等の強光の照射を行い応力歪を蓄積させる工程と、 結晶性膜上にマスクを選択的に形成する工程と、
前記マスクを用いて、前記結晶性膜に１５族から選ばれた元素を添加する工程と、
加熱処理を施し、前記元素が注入された領域に前記元素が添加されなかった領域から前記金属元素をゲッタリングさせる工程と、
を有することを特徴とする。
【００２８】
他の発明の構成は、
非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
結晶性膜上にマスクを選択的に形成する工程と、
結晶性膜に対してパルスレーザー光または同等の強光の照射を行い前記マスクが形成された以外の領域に応力歪を蓄積させる工程と、
前記マスクを用いて、前記結晶性膜に１５族から選ばれた元素を加速注入し、被注入領域を損傷させる工程と、
加熱処理を施し、前記元素が注入された領域に前記元素が注入されなかった領域から前記金属元素をゲッタリングさせる工程と、
を有することを特徴とする。
【００２９】
非晶質膜としては、非晶質珪素膜が一般には利用される。しかし、珪素と他の元素との化合物、例えばＳｉx Ｇｅ1-x （０＜ｘ＜１）で示されるような化合物半導体を利用することもできる。また、膜質の制御や得られるデバイスの電気的特性の制御のために膜中に不純物を添加したものを利用することもできる。例えば、一導電型を有した非晶質珪素膜等を利用することもできる。
【００３０】
金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素を利用することができる。
【００３１】
特に再現性や効果の点からはＮｉ（ニッケル）を利用することが好ましい。
【００３２】
なお、ゲッタリングの際には、珪素膜中の粒界が、金属元素の移動の障害となる。一般に、固相成長直後の珪素膜においては、粒界に金属元素が、珪化物として析出し、結果的に粒界が成長するが、このような珪化物においては熱力学的に安定であるので（そもそも、粒界に金属元素が析出するのは、その方が熱力学的に安定なためである）、この部分から金属元素が移動しにくい。さらに、他の部分から移動してきた金属元素を捕獲して固定化するという問題を起こす。
【００３３】
これに対し、固相成長により結晶化した珪素膜にパルスレーザー光を照射してレーザーアニール処理を行うと、残存した非晶質成分が結晶化するとともに、粒界に金属元素が析出する傾向は大幅に低下する。
【００３４】
金属元素が析出する傾向が低下するのは、パルスレーザー（特にパルス幅１μｓｅｃ以下の）を照射した場合の熱力学的な状態が急激な変化を伴うものであり、結晶粒の成長や粒界の形成が十分に進行しないためである。（他方、残存した非晶質成分については結晶化が進行する）
【００３５】
このパルスレーザー光を照射した状態は、応力歪が珪素膜中に蓄積された状態であるといえる。この状態においては、多くの金属元素が珪素膜中において、珪素の格子間に分散して存在する状態となるので、金属元素は非常に動き易い。また、金属元素を捕獲する大きな粒界も少ないので、後のゲッタリングが効率的に行える。
【００３６】
この作用効果は、単なる光照射より、パルス発振型の光照射、好ましくはパルス発振型レーザー光の照射によって、顕著に得ることができる。
【００３７】
本明細書に開示する発明においては、加速注入する１５族の元素の濃度は、結晶化を助長するための金属元素の濃度より１桁以上高くすることが好ましい。
【００３８】
例えば、５×１０19〜２×１０21原子／ｃｍ3 というような高濃度となるようにする。
【００３９】
また、膜全体でみて、膜中に残留するニッケル元素の総量より、注入される燐元素の総量を多くする、さらに好ましくは、膜中に残留するニッケル元素の総量より、注入される燐元素の総量を１０倍以上多くすることは有効である。
【００４０】
また、１５族の元素の加速注入の際に、同時に水素や酸素、さらには炭素といった元素を１×１０19〜１×１０21原子／ｃｍ3 の濃度で注入してもよい。これらの元素が多量に存在すると、金属元素を移動させるための熱処理時における膜の結晶化を阻害できる。
【００４１】
ゲッタリングの効果を高めるのは、燐が注入された領域に高密度で不対結合手が形成されていることが重要であり、そのためには上述するような結晶化を阻害する工夫が有用となる。
【００４２】
本発明においては、ゲッタリングは珪素膜のエッチングによるトランジスタの活性層の画定工程におこなわれる。ゲッタリングの目的で１５族の元素が注入された領域の一部は、全て除去してもよいが、トランジスタのソースやドレインの一部もしくは全部としても使用できる。もし、該領域をＰチャネル型トランジスタのソース、ドレインの一部もしくは全部として使用するならば、前記の１５族の元素の注入量を超えるＰ型またはＮ型不純物を注入して、Ｐ型領域とすればよい。
【００４３】
【実施例】
〔実施例１〕
本実施例では、ガラス基板上の結晶性を有する珪素膜を形成する例を示す。図１を用いて、金属元素（ここではニッケルを用いる）を導入し、結晶化した後、該金属元素をゲッタリングし、活性層を画定する工程までを説明する。
【００４４】
本実施例で示す工程は、非晶質珪素膜の全面にニッケル元素を導入し、全面を一括して一様に結晶成長させる工程に関する。
【００４５】
まず、厚さ１０００〜５０００Å、例えば、２０００Åの酸化珪素膜（図示せず）がスパッタリング法やプラズマＣＶＤ法によって形成されたガラス基板１１上に、非晶質珪素膜１２をプラズマＣＶＤ法やＬＰＣＶＤ法によって形成する。
【００４６】
ガラス基板としては、歪点が６６７℃であるコーニング１７３７基板を利用する例を挙げることができる。
【００４７】
ここでは、プラズマＣＶＤ法によって非晶質珪素膜１２を５００Åの厚さに成膜した。そして、汚れ及び自然酸化膜を取り除くためにフッ酸処理をおこなった。
【００４８】
次にニッケルの超薄膜を形成した。本実施例では、スピンコーティング法による方法を採用した。詳細な条件は、特開平７−１３０６５２の実施例１に示してある。
【００４９】
すなわち、厚さ１０〜５０Åの酸化珪素膜（図示せず）を酸素雰囲気中で紫外光（低圧水銀ランプ）を５分照射して得、さらにニッケル濃度が１００ｐｐｍ（重量換算）である酢酸ニッケル溶液２ｍｌを、基板上に滴下し、この状態を保持し、さらに、スピナーを用いてスピンドライ（２０００ｒｐｍ、６０秒）をおこなった。かくして、酢酸ニッケルの超薄膜１３が形成された。酢酸ニッケル薄膜は、極めて薄いので、連続的な膜でない可能性もあるが、結果には何ら問題はない。（図１（Ａ））
【００５０】
その後、固相成長（結晶化）の工程に移る。すなわち、基板を窒素雰囲気の５５０〜７００℃、例えば、６００℃に加熱するように設定し、この状態で放置した。酢酸ニッケルは３００℃程度で熱分解して、ニッケルとなり、さらに４５０℃以上で、金属としての機能を呈し、非晶質珪素膜の結晶化が進行した。必要な時間、例えば４時間だけ放置して結晶化した珪素膜１４を得ることができた。（図１（Ｂ））
【００５１】
次にパルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を照射して、レーザーアニールを行う。この工程において、ニッケル元素が分散された状態が得られる。
【００５２】
エキシマレーザーの種類としては、ＡｒＦエキシマレーザー、ＸｅＣｌエキシマレーザー、ＣＯ2 レーザー、ＹＡＧレーザー等を利用することができる。特に、短波長でパルス間隔の短いエキシマレーザーを用いることが好ましい。
【００５３】
また、ハロゲンランプや水銀ランプ等を用いた強光の照射で代用することも可能であるが、非平行状態を形成し、ニッケル元素を動きや易くする効果を得ることはあまり期待できない。
【００５４】
次にフッ酸処理により先に形成した表面の酸化珪素膜を除去した。そして、珪素膜上に、窒化珪素膜１５（厚さ１０００Å）をプラズマＣＶＤ法により成膜した。
【００５５】
なお、窒化珪素膜は組成によっては応力が非常に強いため、剥離しやすい。この問題を解決するためには、組成（特に水素の濃度）を変更するか、珪素膜１４と窒化珪素膜１５の間に、厚さ１０〜１００Åの酸化珪素膜を形成するとよい。（図１（Ｃ））
【００５６】
その後、窒化珪素膜１５をエッチングして、マスク１６を形成した。
【００５７】
次に、このマスク１６を用いて、マスクで被覆されていない領域に燐イオンを注入した。この工程にはプラズマドーピング法を用いた。
【００５８】
この燐のドーピング工程は、加速電圧を５〜２５ｋＶとし、ドーズ量は、１×１０13〜８×１０15原子／ｃｍ2 、例えば、５×１０14原子／ｃｍ2 とした。
【００５９】
この場合、燐が珪素膜に均一に分布していると仮定すれば、その濃度は、１×１０20原子／ｃｍ3 となる。かくして、燐の注入された領域１７が得られた。（図１（Ｄ））
【００６０】
この燐のドーピングは、膜中においけるニッケル濃度よりも１桁以上高濃度となるように条件を設定する。
【００６１】
予備的な実験によれば、図１（Ｂ）の状態における結晶性珪素膜１４中のニッケル濃度は平均して（厚さ方向に密度分布が存在する）、５×１０18原子ｃｍ-3程度であった。従ってここでは、燐濃度がニッケル濃度の約５０倍となるようにドーピング条件を設定した。
【００６２】
その後、窒素雰囲気中で６００℃、２時間の熱アニールをおこない珪素膜１４を加熱した。この工程によって、マスクの下方の珪素膜領域１８（該領域は真性である）に存在していた金属元素は、燐の注入された領域１７に不可逆的に移動する。即ち、マスクの下方の珪素膜領域１８に存在していた金属元素は、燐の注入された領域１７にゲッタリングされる。（図１（Ｅ））
【００６３】
このゲッタリング工程における加熱温度は、５００℃〜７００℃の温度範囲、好ましくは５５０℃〜６５０℃の温度範囲から選択することが好ましい。
【００６４】
次にマスク１６を利用して１７の領域を除去する。そして、マスク１６を除去し、再度マスク１６よりも小さいマスクを配置して、１９で示される領域をパターニングした。
【００６５】
この際、ゲッタリングされた領域１９の一部であるＸで示される寸法を有する領域が除去される。この領域を除去するのは、１７の領域の除去時に１８の領域の端部にニッケル元素が付着している可能性があり、その懸念を排除するためである。（図１（Ｆ））
【００６６】
こうして、薄膜トランジスタの活性層１９を得る。この活性層１９は、高い結晶英を有した結晶性珪素膜でもってなり、またニッケル元素濃度が低減されたものとなっている。後は、この領域を活性層として薄膜トランジスタを作製する。
【００６７】
〔実施例２〕
本実施例は、非晶質珪素膜に対して、金属元素を選択的に導入することにより、横成長と呼ばれる金属元素が導入された領域から他の領域に基板に平行な方向への結晶成長を行わせる構成に関する。
【００６８】
図２に本実施例における作製工程の概略を示す。
【００６９】
まず、１０００〜５０００Åの酸化珪素膜（図示せず）を形成したガラス基板２１上に、プラズマＣＶＤ法もしくは減圧ＣＶＤ法によって、非晶質珪素膜２２を厚さ５００〜１０００Åに形成した。
【００７０】
さらに、マスク膜となる酸化珪素膜２３を１０００Å以上、ここでは１２００Åの厚さに、プラズマＣＶＤ法によって成膜した。この酸化珪素膜２４の膜厚については、発明者等の実験によると５００Åでも問題がないことを確認しているが、ピンホール等の存在によって、意図しない箇所にニッケルが導入されることを防ぐため、ここでは更に余裕を持たせた。（図２（Ａ））
【００７１】
そして通常のフォトリソパターニング工程によって、必要とするパターンに酸化珪素膜２３をエッチングし、ニッケル導入のための窓２４を形成した。（図２（Ｂ））
【００７２】
このような加工をおこなった基板上に、実施例１と同様に、スピンコーティング法により、目的とする厚さの酢酸ニッケル超薄膜２５を堆積した。（図２（Ｃ））
【００７３】
金属元素の導入方法は、上述した溶液を用いる方法以外にスパッタ法、ＣＶＤ法、プラズマ処理（当該金属を含む電極を利用した放電処理）、イオン注入法、ガス吸着法等を利用することができる。
【００７４】
引き続き、６００℃（窒素雰囲気）、８時間の加熱処理を施すことにより、非晶質珪素膜２２の結晶化を行った。この際、まず、酢酸ニッケル膜が非晶質珪素膜と密着した部分２６において、結晶化が始まった。その後、結晶化はその周囲へ進行し、マスク膜２３で覆われた領域２７でも結晶化が行われた。（図２（Ｄ））
【００７５】
図２（Ｄ）に示すように、本実施例のごとき、横方向の結晶化（基板に平行な方向への結晶成長）を行った場合には、大きくわけて３つの性質の異なる領域が得られる。
【００７６】
第１はニッケル膜が非晶質珪素膜と密着していた領域で、図２（Ｄ）では２６で示される領域である。この領域は、熱アニール工程の最初の段階で結晶化する。この領域をタテ成長領域と称する。この領域では、比較的ニッケル濃度が高く、また、結晶化の方向のそろっておらず、その結果、珪素の結晶性がそれほど優れないため、フッ酸その他の酸に対するエッチングレートが比較的大きい。
【００７７】
第２は横方向の結晶化の行われた領域で、図２（Ｄ）では２７で示される。この領域をヨコ成長領域と称する。この領域は結晶化の方向がそろっており、ニッケル濃度も比較的低く、デバイスに用いるには好ましい領域である。第３は横方向の結晶化の及ばなかった非晶質領域である。
【００７８】
次に、酸化珪素のマスク２３をさらにエッチング（パターニング）する。そして、マスク２８を形成した。この際、酸化珪素のマスク２３をエッチングする際に、ウェットエッチングを採用した場合には、エッチャントによっては開孔部２４の珪素膜２６が激しくエッチングされる場合もある。
【００７９】
これは、該部分のニッケルの濃度が高いためである。このことは、珪素膜中から、積極的にニッケルを排除するという意味で好ましいが、下地膜や基板にも影響が及ぶという問題点もある。もし、後者がさして問題とならないのならば、積極的にニッケル（この場合、ニッケルは主として珪化ニッケルという形態で存在する）をエッチングする工程を採用してもよい。
【００８０】
次にマスク２８を用いて、マスクで被覆されていない領域にイオンドーピング法を用いて燐イオンを注入した。ドーピングガスは、水素で５％に希釈したフォスフィン（ＰＨ3 ）を用い、加速電圧は１０ｋＶとし、ドーズ量は８×１０14原子／ｃｍ2 とした。燐が珪素膜に均一に分布していると仮定すれば、その濃度は、２×１０20原子／ｃｍ3 となる。かくして、燐の注入された領域２９が得られた。（図２（Ｅ））
【００８１】
そして、窒素雰囲気で６００℃、２時間の熱アニール処理をおこない、マスクの下方の珪素膜領域３０に存在していた金属元素を、燐の注入された領域２９にゲッタリングした。（図２（Ｆ））
【００８２】
次に、マスク２８を除去し、さらに、珪素膜２７の一部（燐の注入された領域２９を含む）をエッチングしてトランジスタの活性層３１を形成した。（図１（Ｇ））
【００８３】
上記の工程により、結晶化し、かつ、ニッケル濃度の低下した活性層３１を得た。
【００８４】
なお、活性層の画定にあたっては、燐の注入された領域を一部残して、これをＴＦＴに用いてもよい。
【００８５】
その例を図３を用いて説明する。この例では、ゲッタリングのために設けられた燐の注入された領域２９の一部を用いて、ソース、ドレインとし、その後、ゲイト電極をマスクとする自己整合的なドーピングによって、低濃度ドレイン領域を形成するものである。かくすることにより、高濃度のＮ型領域のドーピング工程を別に設ける必要がなくなる。
【００８６】
以下に上述の作製工程の詳細を説明する。まず、図２で説明した工程によって、図２（Ｆ）に示される状態まで処理を行った。この状態を図５（Ａ）に示すが、番号は図２と同じものを示す。すなわち、燐の注入された領域２９、燐を注入するためのマスク２８、その下の結晶性珪素膜３０であり、既に熱アニールによる金属元素のゲッタリング処理は終了している。また、燐の注入された領域の一部にはニッケルが選択的に導入された部分２４が存在する。（図３（Ａ））
【００８７】
次に、マスク２８を利用して、活性層３４を得た。この際に燐の注入された領域の一部も残し、これをＴＦＴのソース３２、ドレイン３３とした。すなわち、活性層３４は、ソース３２、ドレイン３３と、それらに挟まれた真性の領域３０からなる。ただし、ニッケルの導入された部分２４は、珪素膜の化学的性質が不安定であるので、ソース、ドレインに用いるべきではない。（図３（Ｂ））
【００８８】
その後、プラズマＣＶＤ法によって厚さ２００〜１５００Å、ここでは１０００Åの酸化珪素膜３５を堆積した。この酸化珪素膜はゲイト絶縁膜として機能する。次に、厚さ２０００Å〜１μｍの燐のドープされた多結晶珪素膜を減圧ＣＶＤ法によって形成して、これをパターニングし、ゲイト電極３６を形成した。（図３（Ｃ））
【００８９】
なお、ゲイト電極は、各種シリサイド材料やアルミニウムを用いて構成してもよい。
【００９０】
その後、イオンドーピング法によって、ＴＦＴの島状シリコン膜中に、ゲイト電極３６をマスクとして自己整合的に不純物（燐）を注入した。ドーピングガスとしてはフォスフィン（ＰＨ3 ）を用いた。ゲイト絶縁膜を通してドーピングする必要から、加速電圧は５０〜８０ｋＶとした。また、ドーズ量は、１×１０13〜４×１０14原子／ｃｍ2 、例えば、５×１０13原子／ｃｍ2 とした。こうして、低濃度のＮ型領域３７を形成した。該領域の燐の濃度は１×１０19原子／ｃｍ3 と推定される。（図５（Ｄ））
【００９１】
その後、全面に層間絶縁物３８として、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ３０００〜８０００Å形成した。基板温度は２５０〜４５０℃、例えば、３５０℃とした。成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨したり、エッチバック方式による平坦化をおこなってもよい。
【００９２】
そして、層間絶縁物３８をエッチングして、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウムの配線・電極３９、４０を形成した。最後に、水素中で３００〜４００℃で０．１〜２時間アニールして、シリコンの水素化を完了する。このようにして、ＴＦＴが完成した。（図５（Ｅ））
【００９３】
〔実施例３〕
本実施例は、実施例１に示す作製工程を改良した例を示す。本実施例では、燐イオンを注入するためのマスク１６を設けた後にレーザーアニールを行う。この場合、マスク１６下のニッケルを分散させることができない点で実施例１の場合に比較して不利となる。
【００９４】
〔実施例４〕
本実施例は、本明細書に開示する発明を利用してボトムゲイト型のＴＦＴを作製した場合の例を示す。まず図４（Ａ）に示すように、ガラス基板４０１上に下地膜として酸化珪素膜４０２を成膜する。
【００９５】
そして、金属シリサイドでなるゲイト電極４０３を形成する。さらにゲイト絶縁膜４０４を成膜する。
【００９６】
そして非晶質珪素膜４０５を成膜する。次に酸化珪素膜でなるマスク４００を形成する。このマスクには、開口４０が設けられている。
【００９７】
次に酢酸ニッケル塩溶液を用いてニッケル元素が４０６で示されるように表面に接して保持された状態を得る。（図４（Ａ））
【００９８】
次に加熱により非晶質珪素膜４０５を結晶化させる。この際、矢印４１で示される方向へと結晶成長が進行する。
【００９９】
こうして、結晶性珪素膜４０７を得る。（図４（Ｂ））
【０１００】
次にレーザー光の照射を行う。（図４（Ｃ））
【０１０１】
次に酸化珪素膜でなるマスク４０８を形成する。（図５（Ｄ））
【０１０２】
次にＰ（リン）元素のヘビードーピングを行う。この工程において、４０９と４１１の領域にＰ元素のヘビードーピングが行われる。また、４１０の領域にはドーピングは行われない。（図４（Ｅ））
【０１０３】
次にＨＣｌと酸素と窒素との混合雰囲気中での加熱処理を施し、図５（Ａ）に示すようにニッケル元素をゲッタリングする。
【０１０４】
その後、酸化珪素膜でなるマスク４０８を除去し、新たにレジストマスク４０８を形成する。（図５（Ｂ））
【０１０５】
そしてレジストマスク４１２を用いて、珪素膜をパターニングする。こうして、４１３で示される珪素膜のパターンを残存させる。（図５（Ｃ））
【０１０６】
次にゲイト電極４１４を設け、さらにこのゲイト電極をマスクとして一導電型を付与する不純物のドーピングを行う。こうして、ソース領域４１５とドレイン領域４１７とを形成する。（図５（Ｄ））
【０１０７】
そして、レーザー光の照射を行い、ソース及びドレイン領域の活性化を行う。
【０１０８】
次に層間絶縁膜として、窒化珪素膜４１８とポリイミド樹脂膜４１９とを成膜する。
【０１０９】
さらにコンタクトホールの形成を行い、ソース電極４２０とドレイン電極４２１とを形成する。こうして図５（Ｅ）に示すように逆スタガー型の薄膜トランジスタを完成させる。
【０１１０】
〔実施例５〕
本実施例では、本明細書で開示する発明を利用した装置の概略を示す。図６に各装置の概要を示す。
【０１１１】
図６（Ａ）に示すのは、携帯型の情報処理端末であり、電話回線を利用した通信機能を有している。
【０１１２】
この電子装置は、薄膜トランジスタを利用した集積化回路２００６を本体２００１の内部に備えている。そして、アクティブマトリクス型の液晶ディスプレイ２００５、画像を取り込むカメラ部２００２、さらに操作スイッチ２００４を備えている。
【０１１３】
液晶ディスプレイの構成の概略を図１２に示す。図１２に示される各回路ブロックは、例えば、薄膜トランジスタでもって構成されたＣＭＯＳ回路を組み合わせて構成される。
【０１１４】
図６（Ｂ）に示すのは、ヘッドマウントディスプレイと呼ばれる電子装置である。この装置は、バンド２１０３によって頭に本体２１２０１を装着して、疑似的に目の前に画像を表示する機能を有している。画像は、左右の目に対応した液晶表示装置２１０２によって作成される。
【０１１５】
このような電子装置は、小型軽量なものとするために薄膜トランジスタを利用した回路が利用される。
【０１１６】
図６（Ｃ）に示すのは、人工衛星からの信号を基に地図情報や各種情報を表示する機能を有している。アンテナ２２０４で捉えた衛星からの情報は、本体２２０１内部に備えた電子回路で処理され、液晶表示装置２２０２に必要な情報が表示される。
【０１１７】
装置の操作は、操作スイッチ２２０３によって行われる。このような装置においても全体の構成を小型化するために薄膜トランジスタを利用した回路が利用される。
【０１１８】
図６（Ｄ）に示すのは、携帯電話である。この電子装置は、本体２３０１にアンテナ２３０６、音声出力部２３０２、液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３を備えている。
【０１１９】
図６（Ｅ）に示す電子装置は、ビデオカメラと称される携帯型の撮像装置である。この電子装置は、本体２４０１に開閉部材に取り付けられた液晶ディスプレイ２４０２、開閉部材に取り付けられた操作スイッチ２４０４を備えている。
【０１２０】
さらにまた、本体２４０１には、画像の受像部２４０６、集積化回路２４０７、音声入力部２４０３、操作スイッチ２４０４、バッテリー２４０５が備えられている。
【０１２１】
図６（Ｆ）に示す電子装置は、投射型の液晶表示装置である。この装置は、本体２５０１に光源２５０２、液晶表示装置２５０３、光学系２５０４備え、スクリンー２５０５に画像を投影する機能を有している。
【０１２２】
また、以上示した電子装置における液晶表示装置としては、透過型または反射型のいずれでも利用することができる。表示特性の面では透過型が有利であり、低消費電力や小型軽量化を追求する場合には、反射型が有利である。
【０１２３】
また、表示装置として、アクティブマトリクス型のＥＬディスプレイやプラズマディスプレイ等のフラットパネルディスプレイを利用することができる。
【０１２４】
〔実施例６〕
本実施例は、図７に示すような各種装置を構成する場合に利用される基本的な回路素子について示す。
【０１２５】
本実施例で示すのは、Ｐチャネル型のＴＦＴ（ＰＴＦＴ）とＮチャネル型のＴＦＴ（ＮＴＦＴ）とを同一基板上に集積化した構成である。
【０１２６】
一般の回路は、ＰＴＦＴとＮＴＦＴとを相補型に構成したＣＭＯＳ回路を基本素子として構成される。
【０１２７】
ここでは、全面にニッケル元素を導入して、全面を結晶化させる技術を利用する場合の例を示す。
【０１２８】
図８に作製工程を示す。まず、ガラス基板８０１上に非晶質珪素膜８０２を成膜する。次に溶液を用いてニッケル元素を８０３で示されるように非晶質珪素膜８０２の表面に接して保持させる。（図８（Ａ））
【０１２９】
次に結晶化のための加熱を行い、結晶性珪素膜８０４を得る。（図８（Ｂ））
【０１３０】
次にレーザーアニールを行い、膜中に残留するニッケル元素を分散させる。（図８（Ｃ））
【０１３１】
さらにマスク８０５、８０６を配置し、燐イオンの注入を行う。こうして、８０７、８０８、８０９の領域にリンイオンがドーピングされる。（図８（Ｄ））
【０１３２】
次に熱処理を行い、８０７、８０８、８０９の領域にニッケル元素をゲッタリングさせる。（図８（Ｄ））
【０１３３】
次にマスク８０５、８０６を除去する。こうして、ニッケル元素が外部にゲッタリングされた結晶性珪素膜の領域８１０、８１１を得る。ここで、８１０がＰＴＦＴの活性層となる。また、８１１がＮＴＦＴの活性層となる。（図８（Ｅ））
【０１３４】
次にゲイト絶縁膜８１２を形成し、さらにアルミニウムであるゲイト電極８１３、８１４を形成する。ゲイト電極の周囲には、８１５、８１６で示される陽極酸化膜を形成する。（図８（Ｆ））
【０１３５】
次に燐のドーピングをプラズマドーピング法によって行うことにより、９０１、９０３、９０４、９０６の領域に燐のドーピングを行う。（図９（Ａ））
【０１３６】
この工程において、ドーピングが行われなかった領域９０２と９０５が後にチャネル領域となる。
【０１３７】
次にマスク９０７を設け、ボロンのドーピングを行う。この工程では、９０８と９０９の領域がＮ型からＰ型へと反転する。
【０１３８】
こうして、左側にＰＴＦＴを形成し、同時に右側にＮＴＦＴを形成することができる。（図９（Ｂ））
【０１３９】
次に層間絶縁膜として、窒化珪素膜９１０を成膜し、さらにポリイミド樹脂膜９１１を成膜する。
【０１４０】
さらにコンタクトホールの形成を行い、ＰＴＦＴのソース電極９１２、ドレイン電極９１３、ＮＴＦＴのソース電極９１５、ドレイン電極９１４を形成する。こうして図９（Ｃ）に示す構成を得る。
【０１４１】
ここで、両ＴＦＴのゲイト電極を接続し、さらにドレイン電極同士を接続すれば、ＣＭＯＳ構造を得ることができる。
【０１４２】
〔実施例７〕
本実施例は、図２に示す作製工程を改良した例である。図１０に本実施例の作製工程を示す。
【０１４３】
まず、図１０（Ｄ）に示す工程までは、図２（Ｄ）に示す工程までと同じである。
【０１４４】
図１０（Ｄ）に示す状態を得たら、その状態で燐イオンの注入を１０１の領域に対して行う。即ち、ニッケル元素を選択的に導入するために利用したマスクを利用して燐イオンの注入をも行う。（図１０（Ｅ））
【０１４５】
そして、図１０（Ｆ）に示すように加熱処理を行い、１０１の領域へニッケル元素のゲッタリングを行う。
【０１４６】
後は、１０１の領域をエッチングし、さらにマスク２３を除去する。そして、必要とするパターンに結晶化した領域２７をパターニングする。
【０１４７】
〔実施例８〕
本実施例は、ゲッタリングのために燐が導入される領域への導入方法として、気相法を利用する場合の例である。
【０１４８】
ここでは、結晶化を助長する金属元素としてニッケルを利用し、１５族の元素として燐を利用する場合を説明する。
【０１４９】
本実施例では、ＰＨ3 ガスを利用したＣＶＤ法により、Ｐを含む膜をニッケルをゲッタリングする領域（例えば図１の１７で示される領域）の表面に堆積させる。
【０１５０】
この場合、燐イオンを加速注入する場合に得られる損傷した領域へのゲッタリング効果は得ることができない。しかし、燐のニッケルに対するゲッタリング効果は極めて高いものがあるので、図１の示すようなニッケルのゲッタリングを行うことができる。
【０１５１】
〔実施例９〕
本実施例は、ゲッタリングのために燐が導入される領域への導入方法として、液相法を利用する場合の例である。
【０１５２】
本実施例では、ＰＳＧ（リンシリケイトガラス）を金属元素をゲッタリングする領域に成膜する。
【０１５３】
例えば、図１（Ｄ）に示す工程において、１７領域上にＰＳＧ膜を成膜し、その後に加熱処理を加えることにより、１８の領域からニッケル元素をゲッタリングすることができる。
【０１５４】
【発明の効果】
非晶質珪素膜の結晶化を促進する金属元素を用いて、これを結晶化せしめた珪素膜より、効率的に、金属元素を除去することができた。その結果、結晶性珪素膜を用いた信頼性の高い電子デバイスを多量に提供できる。このように本発明は産業上有益である。
【図面の簡単な説明】
【図１】 実施例１の工程を示す図。
【図２】 実施例２の工程を示す図。
【図３】 実施例２のＴＦＴ作製工程を示す図。
【図４】 ボトムゲイト型のＴＦＴの作製工程を示す図。
【図５】 ボトムゲイト型のＴＦＴの作製工程を示す図。
【図６】 発明を利用して作製した装置のが概要を示す図。
【図７】 ニッケル元素がゲッタリングされた珪素薄膜を示す写真。
【図８】 Ｐチャネル型のＴＦＴとＮチャネル型のＴＦＴとを同一基板上に形成する工程を示す図。
【図９】 Ｐチャネル型のＴＦＴとＮチャネル型のＴＦＴとを同一基板上に形成する工程を示す図。
【図１０】他の実施例の作製工程を示す図。
【図１１】ＴＦＴの特性を示す図。
【図１２】液晶表示装置の概略の構成を示す図。
【符号の説明】
１１・・・・ガラス基板
１２・・・・非晶質珪素膜
１３・・・・酢酸ニッケル膜
１４・・・・結晶性珪素膜
１５・・・・窒化珪素膜
１６・・・・燐を注入するためのマスク
１７・・・・燐の注入された領域
１８・・・・マスク下の珪素膜（真性）
１９・・・・活性層
２１・・・・ガラス基板
２２・・・・非晶質珪素膜
２３・・・・酸化珪素膜
２４・・・・ニッケルを導入するための開孔部
２５・・・・酢酸ニッケル膜
２６・・・・結晶性珪素膜（タテ成長領域）
２７・・・・結晶性珪素膜（ヨコ成長領域）
２８・・・・燐を注入するためのマスク
２９・・・・燐の注入された領域
３０・・・・マスク下の珪素膜（真性）
３１・・・・活性層
３２・・・・ソース
３３・・・・ドレイン
３４・・・・活性層
３５・・・・ゲイト絶縁膜（酸化珪素）
３６・・・・ゲイト電極（珪素）
３７・・・・低濃度Ｎ型領域
３８・・・・層間絶縁物
３９・・・・ソース電極・配線
４０・・・・ドレイン電極・配線
４１・・・・ガラス基板
４２・・・・非晶質珪素膜
４３・・・・酸化珪素膜
４４・・・・マスク
４５・・・・ニッケルおよび燐を導入するための開孔部
４６・・・・結晶性珪素膜
４７・・・・燐の注入された領域

Claims (13)

  1. 非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
    前記結晶性膜に対してレーザー光又はハロゲンランプ若しくは水銀ランプを用いた強光の照射を行う工程と、
    前記結晶性膜上にマスクを選択的に形成する工程と、
    前記マスクを用いて、前記結晶性膜に１５族の元素を添加する工程と、
    前記結晶性膜に対して加熱処理を施し、前記１５族の元素が添加された領域に前記１５族の元素が添加されなかった領域から前記金属元素を移動させる工程と、
    前記結晶性膜の前記マスクが形成されていない領域を除去する工程と、
    を有することを特徴とする半導体装置の作製方法。
  2. 非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
    前記結晶性膜上にマスクを選択的に形成する工程と、
    前記結晶性膜の前記マスクが形成されていない領域に対してレーザー光又はハロゲンランプ若しくは水銀ランプを用いた強光の照射を行う工程と、
    前記マスクを用いて、前記結晶性膜に１５族の元素を添加する工程と、
    前記結晶性膜に対して加熱処理を施し、前記１５族の元素が添加された領域に前記１５族の元素が添加されなかった領域から前記金属元素を移動させる工程と、
    前記結晶性膜の前記マスクが形成されていない領域を除去する工程と、
    を有することを特徴とする半導体装置の作製方法。
  3. 非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
    前記結晶性膜に対してレーザー光又はハロゲンランプ若しくは水銀ランプを用いた強光の照射を行う工程と、
    前記結晶性膜上に第１のマスクを選択的に形成する工程と、
    前記第１のマスクを用いて、前記結晶性膜に１５族の元素を添加する工程と、
    前記結晶性膜に対して加熱処理を施し、前記１５族の元素が添加された領域に前記１５族の元素が添加されなかった領域から前記金属元素を移動させる工程と、
    前記結晶性膜の前記第１のマスクが形成されていない領域を除去する工程と、
    前記第１のマスクを除去する工程と、
    前記結晶性膜上に第２のマスクを形成する工程と、
    前記結晶性膜の前記第２のマスクが形成されていない領域を除去する工程と、
    を有することを特徴とする半導体装置の作製方法。
  4. 非晶質珪素膜または珪素を含む非晶質膜を、珪素の結晶化を助長する金属元素を用いて結晶化させ、結晶性膜を形成する工程と、
    前記結晶性膜上に第１のマスクを選択的に形成する工程と、
    前記結晶性膜の前記第１のマスクが形成されていない領域に対してレーザー光又はハロゲンランプ若しくは水銀ランプを用いた強光の照射を行う工程と、
    前記第１のマスクを用いて、前記結晶性膜に１５族の元素を添加する工程と、
    前記結晶性膜に対して加熱処理を施し、前記１５族の元素が添加された領域に前記１５族の元素が添加されなかった領域から前記金属元素を移動させる工程と、
    前記結晶性膜の前記第１のマスクが形成されていない領域を除去する工程と、
    前記第１のマスクを除去する工程と、
    前記結晶性膜上に第２のマスクを形成する工程と、
    前記結晶性膜の前記第２のマスクが形成されていない領域を除去する工程と、
    を有することを特徴とする半導体装置の作製方法。
  5. 請求項３又は請求項４において、前記結晶性膜の前記第２のマスクが形成されていない領域を除去することにより薄膜トランジスタの活性層を形成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、珪素の結晶化を助長する金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕの少なくとも一つの元素が用いられていることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、前記非晶質珪素膜または珪素を含む非晶質膜は、歪点が７００℃以下のガラス基板上に成膜されることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、前記１５族の元素の添加方法は、イオン化した前記１５族の元素を加速注入することによって行われ、前記１５族の元素が添加された領域を意図的に損傷させることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項７のいずれか一項において、前記１５族の元素の添加方法は、前記１５族の元素が含まれた液体を用いて行われることを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項７のいずれか一項において、前記１５族の元素の添加方法は、前記１５族の元素が含まれた気体を用いた気相反応を用いて行われることを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、前記１５族の元素としてリンを用いることを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項１１のいずれか一項において、前記珪素を含む非晶質膜として、Ｓｉｘ Ｇｅ１−ｘ（０＜ｘ＜１）で示される材料を利用することを特徴とする半導体装置の作製方法。
  13. 請求項１乃至請求項１２のいずれか一項において、前記加熱処理は、５００℃〜７００℃の温度範囲で行われることを特徴とする半導体装置の作製方法。
JP04457397A 1997-02-12 1997-02-12 半導体装置作製方法 Expired - Fee Related JP3942683B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP04457397A JP3942683B2 (ja) 1997-02-12 1997-02-12 半導体装置作製方法
US09/010,416 US6162704A (en) 1997-02-12 1998-01-21 Method of making semiconductor device
KR1019980001975A KR100538892B1 (ko) 1997-02-12 1998-01-23 반도체디바이스제조방법
US09/707,348 US6461943B1 (en) 1997-02-12 2000-11-06 Method of making semiconductor device
US10/265,181 US7115452B2 (en) 1997-02-12 2002-10-04 Method of making semiconductor device
KR1020050016941A KR100572819B1 (ko) 1997-02-12 2005-02-28 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04457397A JP3942683B2 (ja) 1997-02-12 1997-02-12 半導体装置作製方法

Publications (2)

Publication Number Publication Date
JPH10223533A JPH10223533A (ja) 1998-08-21
JP3942683B2 true JP3942683B2 (ja) 2007-07-11

Family

ID=12695258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04457397A Expired - Fee Related JP3942683B2 (ja) 1997-02-12 1997-02-12 半導体装置作製方法

Country Status (3)

Country Link
US (3) US6162704A (ja)
JP (1) JP3942683B2 (ja)
KR (2) KR100538892B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6355509B1 (en) * 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3425392B2 (ja) 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002313804A (ja) 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003163221A (ja) 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6861338B2 (en) 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US20040195222A1 (en) * 2002-12-25 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591653A (en) * 1992-03-30 1997-01-07 Sony Corporation Method of manufacturing Si-Ge thin film transistor
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW406861U (en) * 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3522381B2 (ja) * 1995-03-01 2004-04-26 株式会社半導体エネルギー研究所 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPH10223533A (ja) 1998-08-21
KR100538892B1 (ko) 2006-03-20
US6162704A (en) 2000-12-19
KR100572819B1 (ko) 2006-04-24
KR19980070734A (ko) 1998-10-26
US7115452B2 (en) 2006-10-03
US6461943B1 (en) 2002-10-08
US20030087509A1 (en) 2003-05-08

Similar Documents

Publication Publication Date Title
JP3942683B2 (ja) 半導体装置作製方法
JP3973723B2 (ja) 半導体装置の作製方法
JP3844552B2 (ja) 半導体装置の作製方法
KR100569050B1 (ko) 트랜지스터 제작방법
JP3974229B2 (ja) 半導体装置の作製方法
US6465284B2 (en) Semiconductor device and method for manufacturing the same
US7485553B2 (en) Process for manufacturing a semiconductor device
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3942699B2 (ja) 半導体装置の作製方法
JP4242461B2 (ja) 半導体装置の作製方法
JP4409529B2 (ja) 半導体装置の作製方法
US6821710B1 (en) Method of manufacturing semiconductor device
JP4190600B2 (ja) 半導体装置の作製方法
JP2002203787A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070404

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees