JP3934147B2 - Communication device - Google Patents

Communication device Download PDF

Info

Publication number
JP3934147B2
JP3934147B2 JP2006068648A JP2006068648A JP3934147B2 JP 3934147 B2 JP3934147 B2 JP 3934147B2 JP 2006068648 A JP2006068648 A JP 2006068648A JP 2006068648 A JP2006068648 A JP 2006068648A JP 3934147 B2 JP3934147 B2 JP 3934147B2
Authority
JP
Japan
Prior art keywords
code
chip
channelization
data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006068648A
Other languages
Japanese (ja)
Other versions
JP2006180554A (en
Inventor
耕太郎 杉澤
秀治 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006068648A priority Critical patent/JP3934147B2/en
Publication of JP2006180554A publication Critical patent/JP2006180554A/en
Application granted granted Critical
Publication of JP3934147B2 publication Critical patent/JP3934147B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

この発明は、例えば、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：符号分割多重通信）に関し、ウォルシュコードの割り当てに関するものである。特に、アップリンクエンハンスメント（Ｕｐｌｉｎｋ Ｅｎｈａｎｃｅｍｅｎｔ）におけるチャネライゼーションコードの割り当て方に関するものである。   The present invention relates to, for example, code division multiple access (CDMA), and to Walsh code assignment. In particular, the present invention relates to a method of assigning channelization codes in uplink enhancement.

ＣＤＭＡでは、入力された信号をチャネライゼーションコードとスクランブリングコードによって信号を拡散させて送信している。この送信信号と入力信号の帯域の比のことを、ＣＤＭＡでは、拡散率（Ｓｐｒｅａｄｉｎｇ Ｆａｃｔｏｒ：ＳＦ）と呼ぶ。チャネライゼーションコードは、チャネルを識別するために用いられ、スクランブリングコードは、ユーザーを識別するために用いられる。   In CDMA, an input signal is transmitted by spreading the signal using a channelization code and a scrambling code. The ratio between the band of the transmission signal and the input signal is called a spreading factor (SF) in CDMA. The channelization code is used to identify the channel, and the scrambling code is used to identify the user.

以下に説明する図において、同一部分或いは相当部分については同一の数字符号（例えば、１００）を用いる。同一部分或いは相当部分の各々を区別する場合は、数字符号に英字符号を付記した符号（例えば、１００ａ、１００ｂ）を用いる。図２９は、３ＧＰＰ（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）に記載されている通信装置が基地局に対してデータを送信する上りのデータチャネルの多重送信の説明図である。１本以上のＤＰＤＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｄａｔａ Ｃｈａｎｎｅｌ）と、１本のＤＰＣＣＨ（Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）と、ＨＳ−ＤＳＣＨ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ）用の高速制御チャネル（Ｄｅｄｉｃａｔｅｄ Ｐｈｙｓｉｃａｌ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ ｆｏｒ ＨＳ−ＤＳＣＨ：ＨＳ−ＤＰＣＣＨ）を多重させて送信する。 In the drawings described below, the same numerical symbols (for example, 100) are used for the same portions or corresponding portions. When distinguishing each of the same part or an equivalent part, the code | cord | chord which added the alphabetic code to the numerical code (for example, 100a, 100b) is used. FIG. 29 is an explanatory diagram of multiplex transmission of an uplink data channel in which a communication apparatus described in 3GPP (3 rd Generation Partnership Project) transmits data to a base station. One or more DPDCH (Dedicated Physical Data Channel), one DPCCH (Dedicated Physical Control Channel), and HS-DSCH (High Speed Downlink Shared Channel Control) (HS-DPCCH) is multiplexed and transmitted.

図２９に示す通信装置は、図１に示す変調部９０２の詳細な構成を示すものであり、Ｉ側およびＱ側の複数のデータチャネルおよび制御チャネルをＩＱ多重処理して複素信号を生成するものである。図２９において、データチャネルであるＤＰＤＣＨ１〜ＤＰＤＣＨ６のデータに対してチャネル分離用の拡散符号（チャネライゼーションコード）Ｃｄ，１〜Ｃｄ，６を乗算するＩ側の乗算器１００ａ〜１００ｃ、Ｑ側の１００ｅ〜１００ｇ、制御用チャネルＤＰＣＣＨの制御データに対してチャネル分離用の拡散符号Ｃｃを乗算するＱ側の乗算器１００ｈ、新たに追加した制御用チャネルであるＨＳ−ＤＰＣＣＨの制御データに対してチャネル分離用の拡散符号Ｃｈｓを乗算するＩ側の乗算器１００ｄおよびＱ側の乗算器１００ｉを備えている。また、Ｉ側の乗算器１００ａ〜１００ｃ、Ｑ側の乗算器１００ｅ〜１００ｇの出力信号に対してＤＰＤＣＨ用の振幅係数βｄを乗算するＩ側の乗算器１０１ａ〜１０１ｃ、Ｑ側の１０１ｅ〜１０１ｇ、Ｑ側の乗算器１００ｈの出力信号に対してＤＰＣＣＨ用の振幅係数βｃを乗算する乗算器１０１ｈ、Ｉ側の乗算器１００ｄ、Ｑ側の乗算器１００ｉの出力信号に対してＨＳ−ＤＰＣＣＨ用の振幅係数βｈｓを乗算する乗算器１０１ｄ、１０１ｉを備えている。さらに、Ｉ側の乗算器１０１ａ〜１０１ｄの出力信号を加算する加算器１０２ａ、Ｑ側の乗算器１０１ｅ〜１０１ｉの出力信号を加算する加算器１０２ｂ、Ｑ側の加算器１０２ｂの出力信号に対して虚数ｊを乗算する乗算器１０３、Ｉ側の加算器１０２ａ、Ｑ側の乗算器１０３の出力を複素加算する加算器１０４、加算器１０４の出力信号にスクランブリングコードＳｄｐｃｈ，ｎを乗算する乗算器１０５を有する。 The communication apparatus shown in FIG. 29 shows the detailed configuration of the modulation unit 902 shown in FIG. 1, and generates a complex signal by performing IQ multiplexing on a plurality of data channels and control channels on the I side and Q side. It is. 29, spreading code (channelization code) for channel separation with respect DPDCH1~DPDCH6 that is a data channel C d, 1 -C d, 6 multiplies the I-side multiplier 100a-100c, Q side of 100e~100g, Q side of the multiplier 100h for multiplying the spreading code C c of the channel separated from the control data of the control channel DPCCH, to the control data of the HS-DPCCH is a newly added control channel An I-side multiplier 100d and a Q-side multiplier 100i that multiply the spread code Chs for channel separation. Also, I-side multipliers 101a to 101c for multiplying output signals of the I-side multipliers 100a to 100c and Q-side multipliers 100e to 100g by the DPDCH amplitude coefficient βd, Q-side 101e to 101g, The multiplier 101h for multiplying the output signal of the multiplier 100h on the Q side by an amplitude coefficient βc for DPCCH, the amplitude for HS-DPCCH with respect to the output signal of the multiplier 100d on the I side and the multiplier 100i on the Q side Multipliers 101d and 101i for multiplying the coefficient βhs are provided. Further, an adder 102a that adds the output signals of the I-side multipliers 101a to 101d, an adder 102b that adds the output signals of the Q-side multipliers 101e to 101i, and an output signal of the Q-side adder 102b A multiplier 103 that multiplies the imaginary number j, an adder 104a that performs complex addition on the output of the I-side adder 102a, and a multiplier that multiplies the output signal of the adder 104 by a scrambling code S dpch, n. A container 105.

次に動作について説明する。まず、各チャネルに対して、乗算器１００でチャネライゼーションコードＣＳＦ，ｋを乗算する。但し、ＳＦは、拡散率であり、ｋは、コード番号である。また、Ｎを多重数とする。多重数Ｎ（Ｎ≧２）本のＤＰＤＣＨを多重するときの、各チャネルのチャネライゼーションコードは、次のように定められている。ＤＰＣＣＨのチャネライゼーションコードは、Ｃ２５６，０である。ＨＳ−ＤＰＣＣＨのチャネライゼーションコードは、Ｃ２５６，１（Ｎ＝２、４、６）、Ｃ２５６，３２（Ｎ＝３、５）である。ＤＰＤＣＨｘ（ＤＰＤＣＨｘ：ｘは、チャネル番号）のチャネライゼーションコードは、Ｃ４，１（ｘ＝１、２）、Ｃ４，３（ｘ＝３、４）、Ｃ４，２（ｘ＝５、６）である。次に、乗算器１０１で重み付けを行う。βは、重み付け関数であり、チャネルの種類によって重さが変わるゲインファクタである。そして、これらを合算器（加算器１０２）で加算する。その後、乗算器１０３および加算器１０４を用いて送信信号を複素数化している。最後に、乗算器１０５にて、スクランブリングコードＳｄｐｃｈ，ｎをかけて送信する。 Next, the operation will be described. First, a multiplier 100 multiplies each channel by a channelization code C SF, k . Where SF is a spreading factor and k is a code number. In addition, N is a multiplexing number. The channelization code of each channel when multiplexing N (N ≧ 2) DPDCHs is multiplexed is determined as follows. The DPCCH channelization code is C 256,0 . The channelization codes of HS-DPCCH are C 256,1 (N = 2, 4, 6) and C 256 , 32 (N = 3, 5). The channelization codes of DPDCH x (DPDCH x : x is a channel number) are C 4,1 (x = 1, 2), C 4,3 (x = 3, 4), C 4,2 (x = 5) 6). Next, the multiplier 101 performs weighting. β is a weighting function and is a gain factor whose weight varies depending on the type of channel. These are added by a summer (adder 102). Thereafter, the transmission signal is converted into a complex number using the multiplier 103 and the adder 104. Finally, the multiplier 105 transmits the data by applying the scrambling code Sdpch, n .

３ＧＰＰでは、ＨＰＳＫ（Ｈｙｂｒｉｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調を用いて送信している。ＨＰＳＫ変調では、図３０に示すような構成から出力された信号をスクランブリングコードとして用いる。Ｗ０、Ｗ１は、それぞれＷ０＝［１、１］、Ｗ１＝［１、−１］のパターンの繰り返しであり、ウォルシュ・ローテータ（Ｗａｌｓｈ Ｒｏｔａｔｏｒ）と呼ばれる。Ｃｌｏｎｇ，１，ｎとＣｌｏｎｇ，２，ｎは、それぞれ位相の異なるゴールド・シーケンス（Ｇｏｌｄ Ｓｅｑｕｅｎｃｅ）である。まず、間引き部２００でＣｌｏｎｇ，２，ｎの偶数チップ目を間引き、間引いたチップの代わりに直前の奇数チップ目を挿入する。次に、この間引き部２００から出力された信号とＷ１を乗算器２０１で乗算する。そして乗算器２０２と加算器２０３で複素数とする。最後に、乗算器２０４でＣｌｏｎｇ，１，ｎをかける。このとき乗算器２０４に入力される複素数信号として、偶数チップ目には、奇数チップ目と共役な複素数が入力される。この信号に出力されるスクランブリングコードＳｄｐｃｈ，ｎをかけることによって、図２９の乗算器１０５に入力される信号、つまり多重された信号が、連続して同じ位相があった場合に、奇数チップ目から偶数チップ目への位相変化は、必ず９０度になる。 In 3GPP, transmission is performed using HPSK (Hybrid Phase Shift Keying) modulation. In HPSK modulation, a signal output from the configuration shown in FIG. 30 is used as a scrambling code. W 0 and W 1 are repetitions of the pattern of W 0 = [1, 1] and W 1 = [1, −1], respectively, and are called Walsh Rotators. C long, 1, n and C long, 2, n are gold sequences having different phases. First, the thinning unit 200 thins out even-numbered chips of C long, 2, n , and inserts the immediately preceding odd-numbered chip in place of the thinned-out chip. Next, the multiplier 201 multiplies the signal output from the thinning unit 200 by W 1 . The multiplier 202 and the adder 203 make a complex number. Finally, the multiplier 204 multiplies C long, 1, n . At this time, as a complex signal input to the multiplier 204, a complex number conjugate to the odd chip is input to the even chip. When the scrambling code S dpch, n output to this signal is multiplied, when the signal input to the multiplier 105 in FIG. 29, that is, the multiplexed signal, has the same phase continuously, the odd chip The phase change from the first chip to the even chip is always 90 degrees.

図３１は、送信されるチップの軌跡を複素平面で表した図である。本説明におけるチップの位相とは、図３１のような複素平面上における点の位相を指し、位相変化とは、チップ間の遷移の過程での位相角度の変化のことを指す。図に示すように、位相変化が０度または１８０度になると、オーバーシュートによって振幅のピーク値が大きくなり増幅器に悪影響を及ぼす。また、位相変化が９０度の時に、ピークが増大しない理想的な位相変化になることがわかる。したがって、スクランブリングコードで９０度位相が回転することを考慮すると、スクランブリングコードをかける前の、データチャネルを多重した段階では、奇数チップ目から偶数チップ目への位相変化は、０度または１８０度になることが望ましい。奇数チップ目から偶数チップ目への位相変化を考慮したコード割り当ての方法として特開２００２−３３７１６号公報に、０≦ｋ≦ＳＦ／２−１のチャネライゼーションコードＣＳＦ，ｋのみ、または（ＳＦ／２）≦ｋ≦（ＳＦ−１）のチャネライゼーションコードＣＳＦ，ｋのみ、を用いてオーバーシュートを解決する方法が開示されている。 FIG. 31 is a diagram showing a locus of a chip to be transmitted in a complex plane. In this description, the phase of a chip refers to the phase of a point on a complex plane as shown in FIG. 31, and the phase change refers to a change in phase angle in the process of transition between chips. As shown in the figure, when the phase change becomes 0 degree or 180 degrees, the peak value of the amplitude increases due to overshoot, which adversely affects the amplifier. Further, it can be seen that when the phase change is 90 degrees, an ideal phase change in which the peak does not increase is obtained. Accordingly, considering that the phase is rotated by 90 degrees with the scrambling code, the phase change from the odd-numbered chip to the even-numbered chip is 0 degree or 180 degrees at the stage where the data channel is multiplexed before the scrambling code is applied. Desirable. As a method of code allocation in consideration of the phase change from the odd-numbered chip to the even-numbered chip, Japanese Patent Laid-Open No. 2002-33716 discloses a channelization code C SF, k of 0 ≦ k ≦ SF / 2-1 or (SF / 2) A method for solving the overshoot using only the channelization code C SF, k of ≦ k ≦ (SF−1) is disclosed.

特開２００２−３３７１６号公報（特許文献１）では、ＳＦが４であることに着目し、１つのデータを拡散した時の、１チップ目から２チップ目への位相変化と３チップ目から４チップ目への位相変化の両方が０度または１８０度になるような組み合わせを選んでいる。また、この特許文献１では、ＤＰＣＣＨのゲインファクタが非常に小さいことを利用して、ＤＰＣＣＨが位相変化には影響を及ぼさないものとしている。図３２に、ＤＰＤＣＨの多重数が３本で０≦ｋ≦１のチャネライゼーションコードＣ４，ｋのみを使用した場合を示す。図３３に、ＤＰＤＣＨの多重数が３本で２≦ｋ≦３のチャネライゼーションコードＣ４，ｋのみを使用した場合を、図３４に、ＤＰＤＣＨの多重数が４本の場合を示す。図３３のように、ＤＰＤＣＨ１にＣ４，２、ＤＰＤＣＨ２にＣ４，２、ＤＰＤＣＨ３にＣ４，３を割り当てた時のＩＱから出力されるチップは、以下のようになる。
Ｉ＝（２、−２、０、０）
Ｑ＝（１、−１、１、−１）
ここで、１チップ目から２チップ目への位相変化は１８０度、３チップ目から４チップ目への位相変化も１８０度になっている。従って、このチャネライゼーションコードの割り当て方は理想的になっている。 In Japanese Patent Laid-Open No. 2002-33716 (Patent Document 1), focusing on the fact that SF is 4, the phase change from the first chip to the second chip and the third chip to 4 when one data is diffused. A combination is selected so that both the phase changes to the chip are 0 degrees or 180 degrees. Further, in Patent Document 1, the DPCCH does not affect the phase change by utilizing the fact that the gain factor of the DPCCH is very small. FIG. 32 shows a case where only three channelization codes C4 , k of 0 ≦ k ≦ 1 are used when the number of multiplexed DPDCHs is three. FIG. 33 shows a case where the number of multiplexed DPDCHs is 3 and only channelization code C4 , k of 2 ≦ k ≦ 3 is used, and FIG. 34 shows a case where the number of multiplexed DPDCHs is 4. As shown in FIG. 33, the chip output from IQ when assigning the C 4, 2, C 4, 2 to DPDCH 2, C 4,3 to DPDCH 3 to DPDCH 1 is as follows.
I = (2, -2, 0, 0)
Q = (1, -1, 1, -1)
Here, the phase change from the first chip to the second chip is 180 degrees, and the phase change from the third chip to the fourth chip is also 180 degrees. Therefore, the channelization code assignment method is ideal.

しかし、この方法では、チャネライゼーションコードのＣ４，０とＣ４，１、または、Ｃ４，２とＣ４，３のどちらかの組み合わせしか使えないため、ＤＰＤＣＨの多重数が５本以上の場合に適用できないという問題があった。また、Ｃ４，０とＣ４，１、または、Ｃ４，２とＣ４，３のどちらかの組み合わせしか使わないため、位相変化が０度または１８０度にある時しか考えていない。したがって、位相変化が０度または１８０度にならない時に、位相変化を何度にすればよいのか考えられていない。また、ＤＰＣＣＨとＤＰＤＣＨしか考慮していないため、ＨＳ−ＤＰＣＣＨなど他のチャネルが入ると適用できないという問題があった。例えば、さきほどの図３３の例に、ＤＰＤＣＨと同じ大きさのゲインを持ったＨＳ−ＤＰＣＣＨを加えるとする。多重数Ｎ＝３の場合は、ＨＳ−ＤＰＣＣＨのチャネライゼーションコードは、Ｃ２５６，３２であるため、４チップ単位で考えると（１、１、１、１）または（−１、−１、−１、−１）が入力される。仮に、（１、１、１、１）の場合のＩＱから出力されるチップは、
Ｉ＝（２、−２、０、０）
Ｑ＝（１、−１、１、−１）＋（１、１、１、１）＝（２、０、２、０）
となり、１チップ目から２チップ目への位相変化は１３５度、３チップ目から４チップ目への位相変化は原点を通っているためわからないという結果になり、チャネライゼーションコードを最適に割り当てているとはいえない。 However, in this method, only the combination of channelization codes C 4,0 and C 4,1 or C 4,2 and C 4,3 can be used, so the number of multiplexed DPDCHs is 5 or more. There was a problem that could not be applied in some cases. Further, since only a combination of C 4,0 and C 4,1 or C 4,2 and C 4,3 is used, only the case where the phase change is 0 degree or 180 degrees is considered. Therefore, it is not considered how many times the phase change should be performed when the phase change is not 0 degree or 180 degrees. In addition, since only DPCCH and DPDCH are considered, there is a problem that it cannot be applied when another channel such as HS-DPCCH enters. For example, assume that HS-DPCCH having the same gain as DPDCH is added to the example of FIG. In the case of the multiplexing number N = 3, the channelization code of HS-DPCCH is C 256 , 32 , so when considering in units of 4 chips (1, 1, 1, 1) or (-1, -1,- 1, -1) is input. The chip output from the IQ in the case of (1, 1, 1, 1) is
I = (2, -2, 0, 0)
Q = (1, -1, 1, -1) + (1, 1, 1, 1) = (2, 0, 2, 0)
As a result, the phase change from the first chip to the second chip is 135 degrees, and the phase change from the third chip to the fourth chip passes through the origin, so it is not known, and the channelization code is optimally assigned. That's not true.

次回の仕様であるリリース６（Ｒｅｌ−６）では、アップリンクエンハンスメントの導入が検討されている。アップリンクエンハンスメントでは、ＤＰＤＣＨに従来のトランスポートチャネルＤＣＨ（Ｄｅｄｉｃａｔｅｄ Ｃｈａｎｎｅｌ）の他にＥ−ＤＣＨ（Ｅｎｈａｎｃｅｄ Ｄｅｄｉｃａｔｅｄ Ｃｈａｎｎｅｌ）も搭載される。また、Ｅ−ＤＰＣＣＨ（Ｅｎｈａｎｃｅｄ ＤＰＣＣＨ）の導入も検討されている。アップリンクエンハンスメントにおける上りのデータチャネルの多重送信の例を図３５、図３６に示す。図中の点線部分は、多重チャネルの本数によっては存在しないこともあることを示す。図３５では、ＤＰＤＣＨは、ＤＣＨかＥ−ＤＣＨのどちらかを乗せ、Ｅ−ＤＰＣＣＨを１つの制御チャネルとして扱っている。また、ＤＰＤＣＨ１だけ、ＤＣＨが乗ることを決めている。また、図３６では、ＤＰＤＣＨ１だけ、ＤＣＨとＥ−ＤＣＨとＥ−ＤＰＣＣＨが乗っていて、他のＤＰＤＣＨは、ＤＣＨとＥ−ＤＣＨが乗っているという多重の仕方になっている。他にもいろいろな多重の仕方が提案されている。尚、Ｅ−ＤＣＨが乗っているＤＰＤＣＨやＥ−ＤＰＣＣＨは、データ量が大きいためＤＣＨのみが乗っているＤＰＤＣＨよりもゲインファクタが大きくなる。
特開２００２−３３７１６号公報 ３ＧＰＰテクニカルレポート ＴＲ２５．８９６ ｖ１．２．１ In the next specification, Release 6 (Rel-6), introduction of uplink enhancement is under consideration. In uplink enhancement, in addition to the conventional transport channel DCH (Dedicated Channel), an E-DCH (Enhanced Dedicated Channel) is mounted on the DPDCH. The introduction of E-DPCCH (Enhanced DPCCH) is also being studied. Examples of uplink transmission of uplink data channels in uplink enhancement are shown in FIGS. 35 and 36. FIG. The dotted line portion in the figure indicates that it may not exist depending on the number of multiple channels. In FIG. 35, DPDCH carries either DCH or E-DCH and handles E-DPCCH as one control channel. In addition, it is decided that only DPDCH 1 will carry DCH. In FIG. 36, only DPDCH 1 has DCH, E-DCH, and E-DPCCH, and other DPDCHs have DCH and E-DCH. Various other multiplexing methods have been proposed. Note that the gain factor of DPDCH and E-DPCCH on which E-DCH is carried is larger than that of DPDCH on which only DCH is carried because of the large amount of data.
JP 2002-33716 A 3GPP Technical Report TR25.896 v1.2.1

従来のデータチャネルに対するチャネライゼーションコードの割り当てでは、ＨＰＳＫ（Ｈｙｂｒｉｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調によるオーバーシュートが原因でＰＡＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｒａｔｉｏ）が増大するという課題があった。この解決方法として特開２００２−３３７１６号公報に１チップ目と２チップ目の位相変化および３チップ目と４チップ目の位相変化に着目して、これがＨＰＳＫ変調における理想の位相変化である０度か１８０度になるようにコードを割り当てる方法が開示されている。しかし、ＤＰＤＣＨの多重数が５本以上の時には、割り当てるチャネライゼーションコードが存在しなくなり、適用できないという課題があった。また、位相変化が０度または１８０度になる時しか考えていない。したがって、位相変化が０度または１８０度にならない時に、位相変化を何度にすればよいのか考えられていない。さらに、ＤＰＤＣＨとＤＰＣＣＨの２種類のチャネルしか考慮していないため、それ以外のチャネル、例えばＨＳ−ＤＰＣＣＨが存在する場合には、適用できなくなる課題があった。   The conventional assignment of channelization codes to data channels has a problem that PAR (Peak to Average Ratio) increases due to overshoot caused by HPSK (Hybrid Phase Shift Keying) modulation. As a solution to this problem, Japanese Patent Application Laid-Open No. 2002-33716 focuses on the phase change of the first chip and the second chip and the phase change of the third chip and the fourth chip. This is an ideal phase change in HPSK modulation. A method of assigning codes to be 180 degrees is disclosed. However, when the number of multiplexed DPDCHs is 5 or more, there is a problem that the channelization code to be assigned does not exist and cannot be applied. Further, only when the phase change becomes 0 degree or 180 degrees is considered. Therefore, it is not considered how many times the phase change should be performed when the phase change is not 0 degree or 180 degrees. Furthermore, since only two types of channels, DPDCH and DPCCH, are considered, there is a problem that cannot be applied when other channels such as HS-DPCCH exist.

本発明は、データチャネルの多重数が複数の場合において、ゲインファクタが異なる場合にチャネライゼーションコードの割り当て方を提案することを目的とする。   An object of the present invention is to propose a channelization code assignment method when gain factors are different in a case where a plurality of data channels are multiplexed.

特に、アップリンクエンハンスメントにおいて、ゲインファクタの異なるデータチャネルにチャネライゼーションコードの割り当て方を提案することを目的とする。   In particular, in uplink enhancement, it is an object to propose a method for assigning channelization codes to data channels having different gain factors.

また、本発明では、ＨＳＤＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）に適用できるチャネライゼーションコードの割り当て方を提案することを目的とする。   It is another object of the present invention to propose a channelization code allocation method applicable to HSDPA (High Speed Downlink Packet Access).

さらに、ＨＳ−ＤＰＣＣＨが、Ｉ側にある場合にも、Ｑ側にある場合にも、データチャネルの多重数によってＩ、Ｑ交互にある場合にも、また、ＨＳ−ＤＰＣＣＨが存在しない場合にも有効となるチャネライゼーションコードの割り当て方を提案することを目的とする。   Furthermore, when the HS-DPCCH is on the I side, on the Q side, when I and Q are alternated depending on the number of multiplexed data channels, and when there is no HS-DPCCH. The purpose is to propose how to assign effective channelization codes.

また、特に、データチャネルの多重数が５本以上の時に有効となる割り当て方を提案することを目的とする。   Another object of the present invention is to propose an allocation method that is effective when the number of multiplexed data channels is 5 or more.

また、最初のデータチャネルの多重数と性能でチャネライゼーションコードの割り当てを決定しそれを最後まで維持する場合と、フレーム毎にチャネライゼーションコードの割り当てを決定する場合の両方に適用できる方法を提案することを目的とする。   In addition, we propose a method that can be applied both when determining the allocation of channelization codes based on the multiplexing number and performance of the first data channel and maintaining them until the end, and when determining the allocation of channelization codes for each frame. For the purpose.

本発明の通信装置は、チャネライゼーションコードの割り当てを制御する制御部を備え、
前記制御部は、
チャネライゼーションコードの組み合わせを複数作成するコード組み合わせ作成部と、
コード組み合わせ作成部が作成したチャネライゼーションコードの組み合わせ毎に、複数のチップ間の位相変化をそれぞれ算出するチップ間位相変化算出部と、
チップ間位相変化算出部が算出した複数のチップ間の位相変化それぞれにより生じるオーバーシュートの和が少ないチャネライゼーションコードの組み合わせを計算で求めて、使用するコードの組み合わせとして決定するコード組み合わせ決定部と、
コード組み合わせ決定部が決定したコード組み合わせに基づいて、チャネライゼーションコードの割り当てを指示するコード割当指示部とを備えたことを特徴とする。 The communication apparatus of the present invention includes a control unit that controls assignment of channelization codes,
The controller is
A code combination creation unit for creating multiple combinations of channelization codes;
For each combination of channelization codes created by the code combination creation unit, an inter-chip phase change calculation unit that calculates a phase change between a plurality of chips, and
A code combination determining unit that calculates a combination of channelization codes with a small sum of overshoots caused by each of phase changes between a plurality of chips calculated by the inter-chip phase change calculating unit, and determines a combination of codes to be used;
And a code allocation instruction unit for instructing channelization code allocation based on the code combination determined by the code combination determination unit.

前記チップ間位相変化算出部は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とを求め、
前記コード組み合わせ決定部は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とがそれぞれ０度または１８０度に近いチャネライゼーションコードの組み合わせを、使用するコードの組み合わせとして決定することを特徴とする。 The inter-chip phase change calculation unit obtains a phase change between the first chip and the second chip and a phase change between the third chip and the fourth chip,
The code combination determination unit uses a combination of channelization codes in which the phase change between the first chip and the second chip and the phase change between the third chip and the fourth chip are close to 0 degrees or 180 degrees, respectively. It is characterized in that it is determined as a combination.

前記チップ間位相変化算出部は、ＩチャネルとＱチャネルとの１チップ目と２チップ目との位相変化αと、ＩチャネルとＱチャネルとの３チップ目と４チップ目との位相変化βとを求め、
前記コード組み合わせ決定部は、ｓｉｎ（α）の２乗とｓｉｎ（β）の２乗との和が最小になるチャネライゼーションコードの組み合わせを、使用するコードの組み合わせとして決定することを特徴とする。 The inter-chip phase change calculation unit includes a phase change α between the first chip and the second chip of the I channel and the Q channel, and a phase change β between the third chip and the fourth chip of the I channel and the Q channel. Seeking
The code combination determining unit determines a combination of channelization codes that minimizes the sum of the square of sin (α) and the square of sin (β) as a combination of codes to be used.

本発明の通信装置は、
Ｉ側およびＱ側の複数のデータチャネル、制御チャネルをＩＱ多重処理して複素信号を生成するＩＱ多重部と、
前記ＩＱ多重部により生成された複素信号を変調して送信する送信部と、
前記ＩＱ多重部で多重される前記Ｉ側およびＱ側のデータチャネルおよび制御チャネルに対するチャネライゼーションコードの割り当てを制御する制御部とを備え、
前記制御部は、
前記ＩＱ多重部で前記データチャネルおよび前記制御チャネルに乗算される係数の大きさに基づいて、前記係数の大きいデータチャネルに第一のチャネライゼーションコードを割り当てる係数別コード割当部、前記係数別コード割当部によりチャネライゼーションコードが割り当てられていないデータチャネルに、前記第一のチャネライゼーションコードとは異なる第二のチャネライゼーションコードを割り当てる残コード割当部を設けたことを特徴とする。 The communication device of the present invention
An IQ multiplexing unit for generating a complex signal by performing IQ multiplexing on a plurality of data channels and control channels on the I side and the Q side;
A transmitter for modulating and transmitting the complex signal generated by the IQ multiplexer;
A control unit that controls allocation of channelization codes to the I-side and Q-side data channels and control channels multiplexed by the IQ multiplexing unit,
The controller is
A coefficient-specific code allocation unit that allocates a first channelization code to a data channel having a large coefficient based on the coefficient multiplied by the data channel and the control channel in the IQ multiplexing unit, and the coefficient-specific code allocation And a remaining code assigning unit for assigning a second channelization code different from the first channelization code to a data channel to which no channelization code is assigned by the unit.

前記係数別コード割当部は、制御チャネルとしてさらに第二の制御チャネルが追加された場合、前記第二の制御チャネルが前記ＩＱ多重部のＩ側ないしＱ側のいずれに追加されるか判定するとともに、前記第二の制御チャネルが追加されたＩ側ないしＱ側において、前記第二の制御チャネルに割り当てられるチャネライゼーションコードと相関関係のあるチャネライゼーションコードの割り当てを禁止する禁止コード判定部を設けたことを特徴とする。   When the second control channel is further added as a control channel, the coefficient-specific code allocation unit determines whether the second control channel is added to the I side or the Q side of the IQ multiplexing unit. The prohibition code determination unit for prohibiting the assignment of channelization codes correlated with the channelization codes assigned to the second control channel is provided on the I side or the Q side to which the second control channel is added. It is characterized by that.

前記係数は、ゲインファクタであり、
前記制御部は、
前記ＩＱ多重部で多重するデータチャネルの数が５本である場合、前記ＩＱ多重部のＩ側の３本のデータチャネルのうち、ゲインファクタが大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１またはＣ４，０のいずれかを割り当てることを特徴とする。 The coefficient is a gain factor;
The controller is
When the number of data channels to be multiplexed by the IQ multiplexing unit is 5, among the three data channels on the I side of the IQ multiplexing unit, C 4 as a channelization code is assigned to two data channels having a large gain factor. , 2 or C 4,3 is assigned, and one of C 4,1 or C 4,0 is assigned to the remaining one data channel.

前記係数は、ゲインファクタであり、
前記制御部は、
前記ＩＱ多重部で多重するデータチャネルの数が６本である場合、前記ＩＱ多重部のＩ側の３本のデータチャネルのうち、ゲインファクタが大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１を割り当て、前記ＩＱ多重部のＱ側の３本のデータチャネルのうち、ゲインファクタが大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１またはＣ４，０のいずれかを割り当てることを特徴とする。 The coefficient is a gain factor;
The controller is
When the number of data channels multiplexed by the IQ multiplexing unit is 6, among the three data channels on the I side of the IQ multiplexing unit, C 4 as a channelization code is assigned to two data channels having a large gain factor. , 2 or C 4,3 , C 4,1 is assigned to the remaining one data channel, and two data channels having a large gain factor among the three data channels on the Q side of the IQ multiplexing unit are assigned. C 4,2 or C 4,3 is assigned as a channelization code, and either C 4,1 or C 4,0 is assigned to the remaining one data channel.

前記制御部は、
拡散率がＳＦ、コード番号がｋのチャネライゼーションコードＣＳＦ，ｋの割り当てを制御するものであり、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）となるチャネライゼーションコードを前記第一のチャネライゼーションコードとして割り当てるとともに、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）となるチャネライゼーションコードを前記第二のチャネライゼーションコードとして割り当てることを特徴とする。 The controller is
Controls the assignment of channelization codes C SF, k with spreading factor SF and code number k, and the channelization codes with code number k 0 ≦ k ≦ (SF / 2-1) And a channelization code having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned as the second channelization code.

前記制御部は、
拡散率がＳＦ、コード番号がｋのチャネライゼーションコードＣＳＦ，ｋの割り当てを制御するものであり、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）となるチャネライゼーションコードを前記第二のチャネライゼーションコードとして割り当てるとともに、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）となるチャネライゼーションコードを前記第一のチャネライゼーションコードとして割り当てることを特徴とする。 The controller is
Controls the assignment of channelization codes C SF, k with spreading factor SF and code number k, and channelization codes with code number k satisfying 0 ≦ k ≦ (SF / 2-1) And a channelization code having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned as the first channelization code.

前記制御部は、
拡散率ＳＦが２のデータチャネルと拡散率ＳＦが４のデータチャネルとにチャネライゼーションコードを割り当てる場合、拡散率ＳＦが２のデータチャネルに前記第一のチャネライゼーションコードとしてＣ２，０を、拡散率ＳＦが４のデータチャネルに前記第二のチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当てることを特徴とする。 The controller is
When a channelization code is assigned to a data channel having a spreading factor SF of 2 and a data channel having a spreading factor SF of 4, C 2,0 is spread to the data channel having a spreading factor SF of 2 as the first channelization code. A data channel having a rate SF of 4 is assigned C 4,2 or C 4,3 as the second channelization code.

前記制御部は、
拡散率ＳＦが２のデータチャネルと拡散率ＳＦが４のデータチャネルとにチャネライゼーションコードを割り当てる場合、拡散率ＳＦが２のデータチャネルに前記第一のチャネライゼーションコードとしてＣ２，１を、拡散率ＳＦが４のデータチャネルに前記第二のチャネライゼーションコードとしてＣ４，０またはＣ４，１を割り当てることを特徴とする。 The controller is
When a channelization code is assigned to a data channel with a spreading factor SF of 2 and a data channel with a spreading factor SF of 4, C 2,1 is spread to the data channel with a spreading factor SF of 2 as the first channelization code. A data channel having a rate SF of 4 is assigned C 4,0 or C 4,1 as the second channelization code.

本発明の通信装置は、
Ｉ側およびＱ側の複数のデータチャネル、制御チャネルをＩＱ多重処理して複素信号を生成するＩＱ多重部と、
前記ＩＱ多重部により生成された複素信号を変調して送信する送信部と、
前記ＩＱ多重部で多重される前記Ｉ側およびＱ側のデータチャネルおよび制御チャネルに対するチャネライゼーションコードの割り当てを制御する制御部とを備え、
前記制御部は、
前記ＩＱ多重部で多重されるデータチャネルのうち、データ量の大きいデータチャネルを判定し、データ量の大きいデータチャネルに第一のチャネライゼーションコードを割り当てるデータ量別コード割当部、前記データ量別コード割当部によりチャネライゼーションコードが割り当てられていないデータチャネルに、前記第一のチャネライゼーションコードとは異なる第二のチャネライゼーションコードを割り当てる残コード割当部を設けたことを特徴とする。 The communication device of the present invention
An IQ multiplexing unit for generating a complex signal by performing IQ multiplexing on a plurality of data channels and control channels on the I side and the Q side;
A transmitter for modulating and transmitting the complex signal generated by the IQ multiplexer;
A control unit that controls allocation of channelization codes to the I-side and Q-side data channels and control channels multiplexed by the IQ multiplexing unit,
The controller is
A data amount-specific code assigning unit that determines a data channel having a large amount of data from among the data channels multiplexed by the IQ multiplexing unit and assigns a first channelization code to the data channel having a large amount of data, and the data amount-specific code A remaining code allocation unit that allocates a second channelization code different from the first channelization code to a data channel to which no channelization code is allocated by the allocation unit is provided.

前記データ量別コード割当部は、制御チャネルとしてさらに第二の制御チャネルが追加された場合、前記第二の制御チャネルが前記ＩＱ多重部のＩ側ないしＱ側のいずれに追加されるか判定するとともに、前記第二の制御チャネルが追加されたＩ側ないしＱ側において、前記第二の制御チャネルに割り当てられるチャネライゼーションコードと相関関係のあるチャネライゼーションコードの割り当てを禁止する禁止コード判定部を設けたことを特徴とする。   When the second control channel is further added as a control channel, the code allocation unit classified by data amount determines whether the second control channel is added to the I side or the Q side of the IQ multiplexing unit. And a prohibition code determination unit for prohibiting assignment of a channelization code correlated with the channelization code assigned to the second control channel on the I side or the Q side to which the second control channel is added. It is characterized by that.

前記データ量別コード割当部は、前記ＩＱ多重部のＩ側およびＱ側の複数のデータチャネルのうち、多重数が小さいデータチャネルよりも多重数が多いデータチャネルをデータ量が大きいデータチャネルと判定することを特徴とする。   The code allocation unit classified by data amount determines a data channel having a larger number of multiplexing than a data channel having a smaller number of multiplexing as a data channel having a larger amount of data among a plurality of data channels on the I side and the Q side of the IQ multiplexing unit. It is characterized by doing.

前記制御部は、
前記ＩＱ多重部で多重するデータチャネルの数が５本である場合、前記ＩＱ多重部のＩ側の３本のデータチャネルのうち、データ量が大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１またはＣ４，０のいずれかを割り当て、前記ＩＱ多重部のＱ側の２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当てることを特徴とする。 The controller is
When the number of data channels to be multiplexed by the IQ multiplexing unit is five, out of the three data channels on the I side of the IQ multiplexing unit, two data channels having a large amount of data are channelized as C 4 , 2 or C 4,3 , one of C 4,1 or C 4,0 is assigned to the remaining one data channel, and channelization codes are assigned to the two data channels on the Q side of the IQ multiplexer. It is characterized by assigning C 4,2 or C 4,3 .

前記制御部は、
前記ＩＱ多重部で多重するデータチャネルの数が６本である場合、前記ＩＱ多重部のＩ側の３本のデータチャネルのうち、データ量が大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１またはＣ４，０のいずれかを割り当て、前記ＩＱ多重部のＱ側の３本のデータチャネルのうち、データ量が大きい２本のデータチャネルにチャネライゼーションコードとしてＣ４，２またはＣ４，３を割り当て、残り１本のデータチャネルにＣ４，１を割り当てることを特徴とする。 The controller is
When the number of data channels to be multiplexed by the IQ multiplexing unit is six, out of the three data channels on the I side of the IQ multiplexing unit, two data channels with a large amount of data are channelized as C 4 , 2 or C 4,3 are allocated, one of C 4,1 or C 4,0 is allocated to the remaining one data channel, and the amount of data among the three data channels on the Q side of the IQ multiplexing unit Is characterized by assigning C 4,2 or C 4,3 as channelization codes to two data channels having a large C, and assigning C 4,1 to the remaining one data channel.

本発明によれば、オーバーシュートの少ないチャネライゼーションコードの組み合わせが計算により自動的に決定される効果がある。   According to the present invention, there is an effect that a combination of channelization codes with less overshoot is automatically determined by calculation.

以下に述べる実施の形態におけるデータチャネルとは、ＤＰＤＣＨとＥ−ＤＰＣＣＨとを示す。また、以下に述べる本実施の形態におけるＤＰＤＣＨは、ＤＣＨが乗っている場合、Ｅ−ＤＣＨが乗っている場合、Ｅ−ＤＰＣＣＨが乗っている場合、ＨＳ−ＤＰＣＣＨが乗っている場合、ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数が多重して乗っている場合を考慮している。   Data channels in the embodiments described below indicate DPDCH and E-DPCCH. In addition, the DPDCH in the present embodiment described below has a DCH, E-DCH, E-DPCCH, HS-DPCCH, DCH, E A case is considered in which a plurality of DCH, E-DPCCH, and HS-DPCCH are multiplexed.

また、ゲインファクタの異なるデータチャネルとは、ＤＰＤＣＨとＥ−ＤＰＣＣＨのようにチャネルの種類が異なる場合と、ＤＣＨが乗っているＤＰＤＣＨとＥ−ＤＣＨが乗っているＤＰＤＣＨのように、あるチャネル（例えば、ＤＰＤＣＨ）に乗っているチャネル（この場合、ＤＣＨかＥ−ＤＣＨ）によって、チャネルの性能が異なる場合の両方または一方を指す。   In addition, a data channel having a different gain factor may be a channel (for example, DPDCH on which DCH is carried and DPDCH on which E-DCH is carried) such as DPDCH and E-DPCCH. , DPDCH) refers to both or one of the cases where the channel performance varies depending on the channel (in this case, DCH or E-DCH).

ゲインファクタは、係数の一例である。係数は、ゲインファクタそのものでもよいし、ゲインファクタに乗算される数値などであってもよい。以下では、ゲインファクタを係数ともいう。   The gain factor is an example of a coefficient. The coefficient may be the gain factor itself or a numerical value multiplied by the gain factor. Hereinafter, the gain factor is also referred to as a coefficient.

実施の形態１．
図１は、本実施の形態におけるＣＤＭＡ端末（携帯電話などの通信装置）である。送信側では、まず、プロトコル処理部９００において、送信チャネルの設定を行う。次に、送信部９０１において、送信チャネルの処理を行う。そして変調部９０２において、スクランブリングコード発生器９０３とチャネライゼーションコード発生器９０４を用いて、図２９に示したようなコードの多重と拡散を行う。制御部９０５は、チャネライゼーションコード発生器９０４から出力されるチャネライゼーションコードを設定する。変調部９０２で変調された信号は、デジタル／アナログ（Ｄ／Ａ）コンバータ９０６において、アナログ信号に変換され、周波数変換部９０７にてＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号に変換し、電力増幅部９０８において、所望の電力に増幅し、アンテナ９０９より送信される。受信側では、アンテナ９０９より受信した微弱な信号を、低雑音増幅部９１０において、増幅し、周波数変換部９１１にてベースバンド信号に変換し、受信部９１２で復調しプロトコル処理部９００に渡す。 Embodiment 1 FIG.
FIG. 1 shows a CDMA terminal (communication apparatus such as a mobile phone) in the present embodiment. On the transmission side, first, the protocol processing unit 900 sets a transmission channel. Next, the transmission unit 901 performs transmission channel processing. Then, the modulation unit 902 performs code multiplexing and spreading as shown in FIG. 29 using the scrambling code generator 903 and the channelization code generator 904. The control unit 905 sets the channelization code output from the channelization code generator 904. The signal modulated by the modulation unit 902 is converted into an analog signal by a digital / analog (D / A) converter 906, converted into an RF (Radio Frequency) signal by a frequency conversion unit 907, and then converted into an RF (Radio Frequency) signal by a power amplification unit 908. Amplified to desired power and transmitted from antenna 909. On the reception side, a weak signal received from the antenna 909 is amplified by the low noise amplification unit 910, converted to a baseband signal by the frequency conversion unit 911, demodulated by the reception unit 912, and passed to the protocol processing unit 900.

図２は、本実施の形態におけるＣＤＭＡ端末とデータを送受信するＣＤＭＡ基地局（Ｎｏｄｅ−Ｂ）である。送信側では、基地局制御装置３１００から送信すべき信号を送信部３１０１に渡し、送信部３１０１において、信号を変調し、周波数変換部３１０３にてＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号に変換し、電力増幅部３１０４において、所望の電力に増幅し、アンテナ３１０５より送信される。受信側では、アンテナ３１０５より受信した微弱な信号を、低雑音増幅部３１０６において増幅し、周波数変換部３１０７にてベースバンド信号に変換し、アナログ／デジタル（Ａ／Ｄ）コンバータ３１０８によりデジタル信号に変換する。その後、復調部３１０９において、チャネライゼーションコード発生器３１１０とスクランブリングコード発生器３１１１を用いて復調する。制御部３１０２は、チャネライゼーションコード発生器３１１０から出力されるチャネライゼーションコードを設定する。その後、受信部３１１２において、チャネルでデコードを行い、基地局制御装置３１００に渡す。   FIG. 2 shows a CDMA base station (Node-B) that transmits / receives data to / from a CDMA terminal according to the present embodiment. On the transmission side, a signal to be transmitted from the base station control device 3100 is passed to the transmission unit 3101. The transmission unit 3101 modulates the signal, and the frequency conversion unit 3103 converts the signal into an RF (Radio Frequency) signal. In 3104, it is amplified to a desired power and transmitted from the antenna 3105. On the reception side, a weak signal received from the antenna 3105 is amplified by the low noise amplification unit 3106, converted into a baseband signal by the frequency conversion unit 3107, and converted into a digital signal by the analog / digital (A / D) converter 3108. Convert. Thereafter, the demodulator 3109 performs demodulation using the channelization code generator 3110 and the scrambling code generator 3111. The control unit 3102 sets the channelization code output from the channelization code generator 3110. Thereafter, the receiving unit 3112 performs decoding on the channel and passes the result to the base station control device 3100.

図３は、本発明の実施の形態１に係る通信装置に設けられた制御部９０５（または制御部３１０２。以下、同じ。）のブロック図である。制御部９０５は、プロトコル処理部９００から、チャネル割り当てに必要な情報を入力する。例えば、Ｉ、Ｑのチャネルに多重されるチャネルの数とその種類と性能とゲインファクタなどが入力される。制御部９０５は、ＣＰＵ（中央処理装置）１０を備えている。ＣＰＵ１０は、制御部９０５の動作を制御するものであり、以下に述べる各部とバスで接続され各部の動作を実行し或いは各部に動作を実行させるものである。また、ＣＰＵ１０は、バスを介して、記憶部１５と接続されている。記憶部１５は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＤＤ（Ｆｌｅｘｉｂｌｅ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｄｒｉｖｅ）、磁気ディスク装置、光ディスク装置などである。ＲＡＭは、揮発性メモリの一例である。ＲＯＭ、ＦＤＤ、ＣＤＤ、磁気ディスク装置、光ディスク装置は、不揮発性メモリの一例である。   FIG. 3 is a block diagram of control unit 905 (or control unit 3102; the same applies hereinafter) provided in the communication apparatus according to Embodiment 1 of the present invention. The control unit 905 inputs information necessary for channel assignment from the protocol processing unit 900. For example, the number of channels multiplexed on the I and Q channels, the type, performance, gain factor, and the like are input. The control unit 905 includes a CPU (central processing unit) 10. The CPU 10 controls the operation of the control unit 905. The CPU 10 is connected to each unit described below by a bus and executes the operation of each unit or causes each unit to execute an operation. The CPU 10 is connected to the storage unit 15 via a bus. The storage unit 15 is a ROM (Read Only Memory), a RAM (Random Access Memory), an FDD (Flexible Disk Drive), a CDD (Compact Disk Drive), a magnetic disk device, an optical disk device, or the like. The RAM is an example of a volatile memory. ROM, FDD, CDD, magnetic disk device, and optical disk device are examples of nonvolatile memory.

図３に示す制御部９０５の各部が扱うデータや情報は、記憶部１５に保存され、制御部９０５の各部により、記録され読み出される。また、記憶部１５には、オペレーティングシステム（ＯＳ）、ウィンドウシステム、プログラム群、ファイル群（データベース）が記憶されている。プログラム群は、ＣＰＵ、ＯＳ、ウィンドウシステムにより実行される。制御部９０５の各部は、一部或いは全てコンピュータで動作可能なプログラムにより構成しても構わない。或いは、ＲＯＭに記憶されたファームウェアで実現されていても構わない。或いは、ソフトウェア或いは、ハードウェア或いは、ソフトウェアとハードウェアとファームウェアとの組み合わせで実施されても構わない。上記プログラム群には、実施の形態の説明において「〜部」として説明する処理をＣＰＵに実行させるプログラムが記憶される。   Data and information handled by each unit of the control unit 905 shown in FIG. 3 are stored in the storage unit 15 and recorded and read out by each unit of the control unit 905. The storage unit 15 stores an operating system (OS), a window system, a program group, and a file group (database). The program group is executed by a CPU, OS, and window system. Each part of the control unit 905 may be partly or entirely configured by a program operable by a computer. Alternatively, it may be realized by firmware stored in the ROM. Alternatively, it may be implemented by software, hardware, or a combination of software, hardware, and firmware. The program group stores a program that causes the CPU to execute processing described as “˜unit” in the description of the embodiment.

制御部９０５の各部について説明する。制御部９０５は、チャネライゼーションコードの可能な組み合わせを全て作成するコード組み合わせ作成部１１を備えている。また、制御部９０５は、コード組み合わせ作成部１１が作成したチャネライゼーションコードの組み合わせ毎に、複数のチップ間の位相変化をそれぞれ算出するチップ間位相変化算出部１２を備えている。また、制御部９０５は、チップ間位相変化算出部１２が算出した複数のチップ間の位相変化それぞれにより生じるオーバーシュートの和が少ないチャネライゼーションコードの組み合わせを計算で求めて、使用するコードの組み合わせとして決定するコード組み合わせ決定部１３を備えている。また、制御部９０５は、コード組み合わせ決定部１３が決定したコード組み合わせに基づいて、チャネライゼーションコードの割り当てをチャネライゼーションコード発生器９０４へ指示するコード割当指示部１４を備えている。上記チップ間位相変化算出部１２は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とを求める。また、上記コード組み合わせ決定部１３は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とがそれぞれ０度または１８０度に近いチャネライゼーションコードの組み合わせを、使用するコードの組み合わせとして決定する。   Each unit of the control unit 905 will be described. The control unit 905 includes a code combination creation unit 11 that creates all possible combinations of channelization codes. The control unit 905 includes an inter-chip phase change calculation unit 12 that calculates a phase change between a plurality of chips for each combination of channelization codes created by the code combination creation unit 11. In addition, the control unit 905 obtains a combination of channelization codes with a small sum of overshoots caused by each of the phase changes between the chips calculated by the inter-chip phase change calculation unit 12 by calculation, and uses them as combinations of codes to be used. A code combination determining unit 13 for determining is provided. In addition, the control unit 905 includes a code assignment instruction unit 14 that instructs the channelization code generator 904 to assign a channelization code based on the code combination determined by the code combination determination unit 13. The inter-chip phase change calculation unit 12 calculates a phase change between the first chip and the second chip and a phase change between the third chip and the fourth chip. In addition, the code combination determination unit 13 uses a combination of channelization codes in which the phase change between the first chip and the second chip and the phase change between the third chip and the fourth chip are close to 0 degrees or 180 degrees, respectively. Determine the combination of codes to be used.

図４、図５、図６は、実施の形態１における通信装置が基地局に対してデータを送信する上りのデータチャネルの多重送信の図である。本実施の形態では、ＤＰＤＣＨの他、ＴＲ２５．８９６に記載された制御チャネルであるＥ−ＤＰＣＣＨもコード割り当ての際には、データチャネルとして扱っている。このため、各図中のデータチャネルは、ＤＰＤＣＨのほか、制御チャネルであるＥ−ＤＰＣＣＨも含んでいる。また、ＤＰＤＣＨは、ＤＣＨを乗せている場合、Ｅ−ＤＣＨを乗せている場合、Ｅ−ＤＰＣＣＨを乗せている場合、ＨＳ−ＤＰＣＣＨを乗せている場合、ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せている場合を考慮している。また、ＨＳ−ＤＰＣＣＨは、図４に示す現在の仕様のように、データチャネルの多重数によってＩ、Ｑに多重される方法と、図５のようにＱ側に固定する方法と、図６のようにＩ側に固定する方法の３通り考えられるが、どの方法にも提案手法は対応できる。また、ＨＳ−ＤＰＣＣＨが存在しない場合にも対応できる。また、データチャネルが多重できる本数は、従来と同じ６本までとする（多重数Ｎ≦６）。図中のゲインファクタβ１〜β８は、０≦β≦１である。また、点線でかかれているチャネルは、存在する場合も、存在しない場合も考慮している。つまり、データチャネルの本数Ｎ（多重数Ｎ）がいくつであっても、データチャネルの種類が何であっても、またデータチャネルの性能に関わらず、適応できるようにしている。また、最初のデータチャネルの多重数と性能でチャネライゼーションコードの割り当てを決定しそれを最後まで維持する場合と、フレーム毎にチャネライゼーションコードの割り当てを決定する場合の両方に適用できる。 4, 5, and 6 are diagrams of multiplex transmission of an uplink data channel in which the communication apparatus according to Embodiment 1 transmits data to a base station. In this embodiment, in addition to DPDCH, E-DPCCH, which is a control channel described in TR25.896, is also handled as a data channel when code is allocated. For this reason, the data channel in each figure includes E-DPCCH, which is a control channel, in addition to DPDCH. Moreover, DPDCH carries DCH, E-DCH, E-DPCCH, HS-DPCCH, DCH, E-DCH, E-DPCCH, HS -Considering the case where a plurality of DPCCHs are multiplexed. Further, HS-DPCCH is multiplexed to I and Q according to the number of multiplexed data channels as in the current specification shown in FIG. 4, a method of fixing to Q side as shown in FIG. Thus, there are three possible methods of fixing to the I side, but the proposed method can be applied to any method. Moreover, it can respond also when HS-DPCCH does not exist. In addition, the number of data channels that can be multiplexed is up to 6 (the number of multiplexing N ≦ 6), which is the same as the conventional number. Gain factors β 1 to β 8 in the figure are 0 ≦ β ≦ 1. Moreover, the case where the channel shown with the dotted line exists or does not exist is considered. That is, no matter what the number N of data channels (the number N of multiplexes) is, what kind of data channel it is, and it can adapt regardless of the performance of the data channel. Further, the present invention can be applied to both the case where channelization code assignment is determined by the multiplexing number and performance of the first data channel and maintained until the end, and the case where channelization code assignment is determined for each frame.

実施の形態１では、チャネライゼーションコードの割り当てを次のように定める。与えられたデータチャネルと制御チャネルに対して、考えられうる全てのチャネライゼーションの組み合わせについて、１チップ目から２チップ目への遷移θ１（位相変化α）および３チップ目から４チップ目への遷移θ２（位相変化β）を求める。各々の遷移については、０度または１８０度になると最もオーバーシュートが小さくなるためＰＡＲが小さくなり、９０度になると最もオーバーシュートが大きくなるためＰＡＲが大きくなる。このため、なるべく０度または１８０度に近くなり、なるべく９０度から離れるようにチャネライゼーションコードを割り当てるのが望ましい。つまり、ｓｉｎ２θ１＋ｓｉｎ２θ２が最小となる組み合わせを求めれば、最も理想に近い組み合わせを得ることができる。 In the first embodiment, channelization code assignment is determined as follows. For all possible channelization combinations for a given data channel and control channel, transition θ 1 (phase change α) from the first chip to the second chip and from the third chip to the fourth chip. The transition θ 2 (phase change β) is obtained. For each transition, the PAR becomes small because the overshoot becomes the smallest at 0 degrees or 180 degrees, and the PAR becomes large because the overshoot becomes the largest at 90 degrees. For this reason, it is desirable to assign the channelization codes so as to be as close to 0 degrees or 180 degrees as possible and away from 90 degrees as much as possible. In other words, if a combination that minimizes sin 2 θ 1 + sin 2 θ 2 is obtained, a combination that is closest to the ideal can be obtained.

図７に、実施の形態１における制御部９０５が実行するチャネライゼーションコードの割り当て方のフローチャートを示す。まず、ＳＴＥＰ１３００において、コード組み合わせ作成部１１が、Ｎｕｍをチャネライゼーションコードの組み合わせ数、Ｔを全てのチャネライゼーションコードの組み合わせの集合、Ｄは２に初期化し記憶部１５に記憶する。ＳＴＥＰ１３０１において、コード組み合わせ作成部１１が、Ｎｕｍ＝Ｎｕｍ−１としてＴから任意に１つの組み合わせを選びＣ１とし、Ｔから選んだ組み合わせを記憶部１５から消去し記憶部１５を更新する。ＳＴＥＰ１３０２において、チップ間位相変化算出部１２が、チャネルに組み合わせＣ１を割り当てた時の１チップ目から２チップ目への遷移θ１を求め記憶部１５に記憶する。ＳＴＥＰ１３０３においても、チップ間位相変化算出部１２が、ＳＴＥＰ１３０２と同様にチャネルに組み合わせＣ１を割り当てた時の３チップ目から４チップ目への遷移θ２を求め記憶部１５に記憶する。ＳＴＥＰ１３０４において、コード組み合わせ決定部１３が、Ｄ１＝ｓｉｎ２θ１＋ｓｉｎ２θ２とし記憶部１５に記憶する。ＳＴＥＰ１３０５において、コード組み合わせ決定部１３が、Ｄ１＜Ｄであるか判定する。Ｄ１＜ＤならＳＴＥＰ１３０６を実行する。Ｄ１＜ＤでなければＳＴＥＰ１３０７を実行する。ＳＴＥＰ１３０６において、コード組み合わせ決定部１３が、Ｃ＝Ｃ１、Ｄ＝Ｄ１とし記憶部１５に記憶する。ＳＴＥＰ１３０７において、Ｎｕｍ＞０ならばＳＴＥＰ１３０１に戻る。Ｎｕｍ≦０ならばＳＴＥＰ１３０８を実行する。ＳＴＥＰ１３０８において、コード割当指示部１４が、記憶部１５に記憶されたＣを最適な組み合わせとし、これに基づき各データチャネルにチャネライゼーションコードを割り当てる。コード割当指示部１４は、チャネライゼーションコードの割り当てをチャネライゼーションコード発生器９０４へ通知する。 FIG. 7 shows a flowchart of channelization code assignment performed by control section 905 in the first embodiment. First, in STEP 1300, the code combination creating unit 11 initializes Num to the number of channelization code combinations, T is a set of all channelization code combinations, and D is initialized to 2 and stored in the storage unit 15. In STEP 1301, the code combination creating unit 11 selects one combination from T as Num = Num−1 and sets it as C 1, deletes the combination selected from T from the storage unit 15, and updates the storage unit 15. In STEP 1302, the inter-chip phase change calculation unit 12 obtains the transition θ 1 from the first chip to the second chip when the combination C 1 is assigned to the channel, and stores it in the storage unit 15. Also in STEP 1303, the inter-chip phase change calculation unit 12 obtains the transition θ 2 from the third chip to the fourth chip when the combination C 1 is assigned to the channel as in STEP 1302, and stores it in the storage unit 15. In STEP 1304, the code combination determination unit 13 stores D 1 = sin 2 θ 1 + sin 2 θ 2 in the storage unit 15 as D 1 = sin 2 θ 1 + sin 2 θ 2 . In STEP 1305, the code combination determination unit 13 determines whether D 1 <D. If D 1 <D, STEP 1306 is executed. If D 1 <D, STEP 1307 is executed. In STEP 1306, the code combination determining unit 13 stores C = C 1 and D = D 1 in the storage unit 15. In STEP 1307, if Num> 0, the process returns to STEP 1301. If Num ≦ 0, STEP 1308 is executed. In STEP 1308, the code assignment instruction unit 14 assigns C stored in the storage unit 15 as an optimal combination, and assigns a channelization code to each data channel based on this combination. The code assignment instruction unit 14 notifies the channelization code generator 904 of the channelization code assignment.

この実施の形態によれば、オーバーシュートの少ないチャネライゼーションコードの組み合わせを計算で自動で求めることができる。また、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とがそれぞれ０度または１８０度に近いチャネライゼーションコードの組み合わせを求めているので、位相変化が９０度から離れることになり、オーバーシュートがなくなる。また、ＩチャネルとＱチャネルの１チップ目と２チップ目との位相変化αと、ＩチャネルとＱチャネルの３チップ目と４チップ目との位相変化βとを求めているので、奇数チップと偶数チップとの間での位相変化に基づいたオーバーシュートを低減させることができる。   According to this embodiment, a combination of channelization codes with less overshoot can be automatically obtained by calculation. Further, since the phase change between the first chip and the second chip and the phase change between the third chip and the fourth chip require a combination of channelization codes close to 0 degrees or 180 degrees, respectively, the phase change is 90 degrees. It will be far from the degree and there will be no overshoot. Since the phase change α between the first chip and the second chip of the I channel and the Q channel and the phase change β between the third chip and the fourth chip of the I channel and the Q channel are obtained, The overshoot based on the phase change between the even chips can be reduced.

実施の形態２．
図８は、実施の形態２における通信装置が基地局に対してデータを送信する上りのデータチャネルの多重送信を説明する説明図である。本実施の形態では、ＤＰＤＣＨのほか、制御チャネルであるＥ−ＤＰＣＣＨもコード割り当ての際には、データチャネルとして扱っているため、図中のデータチャネルは、ＤＰＤＣＨのほか、制御チャネルであるＥ−ＤＰＣＣＨも含んでいる。実施の形態２では、多重する制御チャネルとしてＨＳ−ＤＰＣＣＨがない場合を考えている。また、ＤＰＤＣＨは、ＤＣＨを乗せている場合、Ｅ−ＤＣＨを乗せている場合、Ｅ−ＤＰＣＣＨを乗せている場合、ＨＳ−ＤＰＣＣＨを乗せている場合、ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せている場合を考慮している。図中のゲインファクタβ１〜β６は、０≦β≦１である。また、図中の点線部は、データチャネルが存在しない場合も考慮している。つまり、データチャネルの本数Ｎがいくつであっても、データチャネルの種類が何であっても、またデータチャネルの性能に関わらず、適応できるようにしている。また、最初のデータチャネルの多重数と性能でチャネライゼーションコードの割り当てを決定しそれを最後まで維持する場合と、フレーム毎にチャネライゼーションコードの割り当てを決定する場合の両方に適用できる。 Embodiment 2. FIG.
FIG. 8 is an explanatory diagram illustrating multiplex transmission of an uplink data channel in which the communication apparatus according to Embodiment 2 transmits data to the base station. In this embodiment, in addition to DPDCH, E-DPCCH, which is a control channel, is also handled as a data channel when code is allocated. Therefore, the data channel in FIG. It also includes DPCCH. In the second embodiment, a case is considered in which there is no HS-DPCCH as a control channel to be multiplexed. Moreover, DPDCH carries DCH, E-DCH, E-DPCCH, HS-DPCCH, DCH, E-DCH, E-DPCCH, HS -Considering the case where a plurality of DPCCHs are multiplexed. Gain factors β 1 to β 6 in the figure are 0 ≦ β ≦ 1. Further, the dotted line portion in the figure also considers the case where there is no data channel. That is, no matter what the number N of data channels is, regardless of the type of data channel, it can be adapted regardless of the performance of the data channel. Further, the present invention can be applied to both the case where channelization code assignment is determined by the multiplexing number and performance of the first data channel and maintained until the end, and the case where channelization code assignment is determined for each frame.

実施の形態１では、チャネライゼーションコードの組み合わせ毎に、複数のチップ間の位相変化をそれぞれ算出し、複数のチップ間の位相変化それぞれにより生じるオーバーシュートの和が少ないチャネライゼーションコードの組み合わせを計算により求めていた。より具体的には、オーバーシュートの和が少ないチャネライゼーションコードの組み合わせを求めるため、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とがそれぞれ０度または１８０度に近いチャネライゼーションコードの組み合わせを求めていた。これに対して、以下説明する実施の形態２では、ゲインファクタの大きいチャネルからチャネライゼーションコードの割り当てを行い、奇数チップ目から偶数チップ目への位相変化がなるべく０度または１８０度に近くなり、なるべく９０度から離れるようにする方法である。また、実施の形態２では、ＤＰＣＣＨのゲインファクタが非常に小さいことを利用し、ＤＰＣＣＨが位相変化には、影響を及ぼさないものとしている。   In the first embodiment, for each combination of channelization codes, a phase change between a plurality of chips is calculated, and a combination of channelization codes with a small sum of overshoots caused by each phase change between the plurality of chips is calculated. I was asking. More specifically, in order to obtain a combination of channelization codes with a small sum of overshoots, the phase change between the first chip and the second chip and the phase change between the third chip and the fourth chip are each 0 degrees or We wanted a combination of channelization codes close to 180 degrees. On the other hand, in Embodiment 2 described below, channelization codes are assigned from channels with a large gain factor, and the phase change from the odd-numbered chip to the even-numbered chip is as close to 0 degrees or 180 degrees as possible. This is a method of separating from 90 degrees as much as possible. In Embodiment 2, the fact that the gain factor of DPCCH is very small is used, and it is assumed that DPCCH does not affect the phase change.

チャネライゼーションコードＣ４，０とＣ４，１のみを使用した時の奇数チップ目から偶数チップ目への位相変化は、ゲインファクタを変えても常に０度になっている。以下の計算式でこれを証明する。Ｉ側、Ｑ側のチャネルが共にＣ４，０＝（１、１、１、１）、Ｃ４，１＝（１、１、−１、−１）しか用いていないので、どんなチャネルであっても、どんなゲインファクタであっても、多重数が何本であっても、次のように表すことができる。以下のβ１〜β４は実数である。
Ｉ＝β１＋β２、β１＋β２、β１−β２、β１−β２
Ｑ＝β３＋β４、β３＋β４、β３−β４、β３−β４
以上のように、奇数チップ目から偶数チップ目にかけて位相変化は、０度になっている。また、チャネライゼーションコードＣ４，２とＣ４，３のみを使用した時の奇数チップ目から偶数チップ目への位相変化は、ゲインファクタを変えても常に１８０度になっている。Ｉ側、Ｑ側のチャネルが共にＣ４，２＝（１、−１、１、−１）、Ｃ４，３＝（１、−１、−１、１）しか用いていないので、どんなチャネルであってもどんなゲインファクタであっても、多重数が何本であっても、次のように表すことができる。以下のβ１〜β４は、実数である。
Ｉ＝β１＋β２、−β１−β２、β１−β２、−β１＋β２
Ｑ＝β３＋β４、−β３−β４、β３−β４、−β３＋β４
以上のように、奇数チップ目から偶数チップ目にかけて位相変化は、１８０度になっている。 Phase variation from an odd-th chip when using only channelization codes C 4, 0 and C 4,1 to even-th chip is always 0 degrees be varied gain factor. This is proved by the following formula. Since both the I-side and Q-side channels use only C 4,0 = (1,1,1,1) and C 4,1 = (1,1, -1, -1), no matter what channel However, whatever gain factor is used, it can be expressed as follows regardless of the number of multiplexing. The following β 1 to β 4 are real numbers.
I = β 1 + β 2 , β 1 + β 2 , β 1 -β 2 , β 1 -β 2
Q = β 3 + β 4 , β 3 + β 4 , β 3 -β 4 , β 3 -β 4
As described above, the phase change is 0 degree from the odd-numbered chip to the even-numbered chip. Further, the phase change from the odd-numbered chip to the even-numbered chip when only the channelization codes C 4,2 and C 4,3 are used is always 180 degrees even if the gain factor is changed. Since both the I side and Q side channels use only C 4,2 = (1, -1, 1, -1) and C 4,3 = (1, -1, -1, 1), any channel Even if it is any gain factor, it can be expressed as follows regardless of the number of multiplexing. The following β 1 to β 4 are real numbers.
I = β 1 + β 2 , −β 1 −β 2 , β 1 −β 2 , −β 1 + β 2
Q = β 3 + β 4 , −β 3 −β 4 , β 3 −β 4 , −β 3 + β 4
As described above, the phase change is 180 degrees from the odd-numbered chip to the even-numbered chip.

チャネライゼーションコードＣ４，０とＣ４，１とチャネライゼーションコードＣ４，２とＣ４，３とがＩ側ないしＱ側に混ざると位相変化が９０度に近くなる。そこで、Ｃ４，０、Ｃ４，１とＣ４，２、Ｃ４，３とがなるべく混ざらないようすることが求められる。具体的には、なるべくＩ側とＱ側でどちらもＣ４，０かＣ４，１のみを用いる組み合わせ、もしくはＩ側とＱ側でどちらもＣ４，２かＣ４，３のみを用いる組み合わせでチャネライゼーションコードを割り当てる必要がある。Ｃ４，０またはＣ４，１が割り当てられているデータチャネルのゲインファクタの合計をβ０１とし、Ｃ４，２またはＣ４，３が割り当てられているデータチャネルのゲインファクタの合計をβ２３とすると、θがなるべく９０度にならないようにするには、β０１を大きくしてβ２３を小さくするか、β２３を大きくしてβ０１を小さくする、すなわち、なるべくゲインファクタの大きいチャネルからＣ４，０とＣ４，１を割り当てる、または、Ｃ４，２とＣ４，３を割り当てる方法が有力である。本実施の形態におけるゲインファクタの異なるチャネルとは、Ｅ−ＤＰＣＣＨとＤＰＤＣＨのようにチャネルの種類が異なる場合と、同じＤＰＤＣＨでもＤＣＨを乗せている時とＥ−ＤＣＨを乗せている時のようにチャネルの性能が異なる場合の両方または一方を指す。 When channelization codes C 4,0 and C 4,1 and channelization codes C 4,2 and C 4,3 are mixed on the I side or the Q side, the phase change becomes close to 90 degrees. Therefore, it is required that C 4,0 , C 4,1 and C 4,2 , C 4,3 are not mixed as much as possible. Specifically, a combination using only C 4,0 or C 4,1 on both the I side and the Q side, or a combination using only C 4,2 or C 4,3 on both the I side and the Q side. It is necessary to assign a channelization code in. The sum of gain factors of data channels to which C 4,0 or C 4,1 is assigned is β 01, and the sum of gain factors of data channels to which C 4,2 or C 4,3 is assigned is β 23. Then, in order to prevent θ from becoming 90 degrees as much as possible, β 01 is increased and β 23 is decreased, or β 23 is increased and β 01 is decreased, that is, from a channel having as large a gain factor as possible. The method of assigning C 4,0 and C 4,1 or assigning C 4,2 and C 4,3 is effective. Channels with different gain factors in this embodiment are different when the channel types are different, such as E-DPCCH and DPDCH, and when DCH is carried on the same DPDCH and when E-DCH is carried. It refers to both or one of the cases where the channel performance is different.

図９は、実施の形態２における制御部９０５のブロック図である。制御部９０５は、プロトコル処理部９００で計算して求められたゲインファクタβ１〜β６に基づいて、ゲインファクタの大きいチャネルから、所定のチャネライゼーションコードを割り当てるゲインファクタ別コード割当部２１（係数別コード割当部ともいう。）を備えている。また、ゲインファクタ別コード割当部２１によりチャネライゼーションコードが割り当てられなかった未割り当てのチャネルに対して、上記所定のチャネライゼーションコード以外のチャネライゼーションコードを割り当てる残コード割当部２２を備えている。また、ゲインファクタ別コード割当部２１と残コード割当部２２とが割り当てたチャネライゼーションコードの割り当てを指示するコード割当指示部１４を備えている。 FIG. 9 is a block diagram of the control unit 905 in the second embodiment. Based on the gain factors β 1 to β 6 calculated by the protocol processing unit 900, the control unit 905 assigns a predetermined channelization code from a channel with a large gain factor to a gain factor-specific code allocation unit 21 (coefficient It is also called a separate code allocation unit.) Further, a remaining code allocating unit 22 that allocates a channelization code other than the predetermined channelization code to an unallocated channel to which no channelization code has been allocated by the gain factor-specific code allocation unit 21 is provided. In addition, a code allocation instruction unit 14 is provided which instructs allocation of channelization codes allocated by the gain factor-specific code allocation unit 21 and the remaining code allocation unit 22.

実施の形態２におけるチャネライゼーションコードの割り当て方のフローチャートを図１０に示す。ＳＴＥＰ１５００において、ゲインファクタ別コード割当部２１は、多重されているデータチャネルの多重数Ｎが３以下であるか判定する。多重数Ｎが３以下であるならばＳＴＥＰ１５０１を、多重数Ｎが４以上ならばＳＴＥＰ１５０２を実行する。ＳＴＥＰ１５０１では、ゲインファクタ別コード割当部２１は、全てのデータチャネルに対してチャネライゼーションコードＣ４，０かＣ４，１、または、全てのデータチャネルに対してチャネライゼーションコードのＣ４，２かＣ４，３を割り当て、記憶部１５に記憶する。ＳＴＥＰ１５０２では、ゲインファクタ別コード割当部２１は、Ｉ側で多重されるデータチャネルのうち、ゲインファクタの大きなチャネルから２つのデータチャネルにチャネライゼーションコードＣ４，２かＣ４，３のいずれかを割り当て、記憶部１５に記憶する。ＳＴＥＰ１５０３では、残コード割当部２２は、Ｉ側にチャネライゼーションコードが割り当てられていないデータチャネルが存在するか判定する。存在すればＳＴＥＰ１５０４を実行する。存在しない場合は、ＳＴＥＰ１５０５を実行する。ＳＴＥＰ１５０４では、残コード割当部２２は、チャネライゼーションコードが割り当てられていないＩ側のデータチャネルにＣ４，０かＣ４，１のいずれかを割り当て、記憶部１５に記憶する。 FIG. 10 shows a flowchart of how to allocate channelization codes in the second embodiment. In STEP 1500, the gain factor-specific code allocation unit 21 determines whether the number N of multiplexed data channels is 3 or less. If the multiplexing number N is 3 or less, STEP 1501 is executed. If the multiplexing number N is 4 or more, STEP 1502 is executed. In STEP 1501, the gain factor-specific code assigning unit 21 determines whether the channelization code C 4,0 or C 4,1 is used for all data channels or the channelization code C 4,2 is used for all data channels. C 4 and 3 are assigned and stored in the storage unit 15. In STEP 1502, the gain allocating unit 21 assigns one of the channelization codes C 4,2 or C 4,3 from the data channel multiplexed on the I side to the two data channels with a large gain factor. The assignment is stored in the storage unit 15. In STEP 1503, the remaining code allocation unit 22 determines whether there is a data channel to which no channelization code is allocated on the I side. If it exists, STEP 1504 is executed. If it does not exist, STEP 1505 is executed. In STEP 1504, the remaining code assigning unit 22 assigns either C 4,0 or C 4,1 to the I-side data channel to which no channelization code is assigned, and stores it in the storage unit 15.

ＳＴＥＰ１５０５では、ゲインファクタ別コード割当部２１は、Ｑ側で多重されるデータチャネルに対してもＩ側と同様にチャネライゼーションコードを割り当てる。つまり、Ｑ側のゲインファクタの大きなデータチャネルから２つのデータチャネルにチャネライゼーションコードＣ４，２かＣ４，３のいずれかを割り当て、記憶部１５に記憶する。ＳＴＥＰ１５０６では、残コード割当部２２は、Ｑ側にチャネライゼーションコードが割り当てられていないデータチャネルが存在するか判定する。存在すればＳＴＥＰ１５０７を実行する。存在しない場合は終了する。ＳＴＥＰ１５０７では、残コード割当部２２は、Ｑ側にチャネライゼーションコードが割り当てられていないデータチャネルに、チャネライゼーションコードＣ４，１を割り当て、記憶部１５に記憶する。この実施の形態によれば、ゲインファクタが大きい２つのチャネルのオーバーシュートがなくなる効果がある。 In STEP 1505, the gain factor-specific code assigning unit 21 assigns a channelization code to a data channel multiplexed on the Q side in the same manner as on the I side. That is, one of the channelization codes C 4,2 or C 4,3 is assigned to the two data channels from the data channel having a large gain factor on the Q side, and stored in the storage unit 15. In STEP 1506, the remaining code allocation unit 22 determines whether there is a data channel to which no channelization code is allocated on the Q side. If it exists, STEP 1507 is executed. If not, exit. In STEP 1507, the remaining code assigning unit 22 assigns the channelization codes C 4 , 1 to the data channel to which no channelization code is assigned to the Q side, and stores them in the storage unit 15. According to this embodiment, there is an effect of eliminating the overshoot of two channels having a large gain factor.

実施の形態３．
実施の形態２では、ゲインファクタの大きいチャネルからチャネライゼーションコードの割り当てを行い、奇数チップ目から偶数チップ目への位相変化がなるべく０度または１８０度に近くなり、なるべく９０度から離れるようにしていた。より具体的には、チャネライゼーションコードＣ４，０とＣ４，１とチャネライゼーションコードＣ４，２とＣ４，３とがＩ側ないしＱ側に混ざると位相変化が９０度に近くなるので、上記実施の形態２では、例えば、なるべくＩ側とＱ側でどちらもＣ４，０かＣ４，１のみを用いる組み合わせ、もしくはＩ側とＱ側でどちらもＣ４，２かＣ４，３のみを用いる組み合わせでチャネライゼーションコードを割り当てていた。以下説明する実施の形態３では、データチャネルのゲインファクタではなく、データチャネルの種類と性能によって、すなわち、データチャネルのデータ量によってチャネライゼーションコードの割り当て方を決めるものである。データチャネルのデータ量は、例えば、データチャネルがＥ−ＤＰＣＣＨとＤＰＤＣＨのように、そのデータチャネルの種類によって異なる。また、データチャネルの種類が同じであっても、乗せているチャネルによって異なる。具体的には、ＤＣＨを乗せているＤＰＤＣＨとＥ−ＤＣＨを乗せているＤＰＤＣＨは同じ種類のＤＰＤＣＨであるが、乗せているチャネルによって性能は異なる。したがって、データチャネルのデータ量はチャネルの性能によっても異なる。 Embodiment 3 FIG.
In the second embodiment, channelization codes are assigned from a channel with a large gain factor so that the phase change from the odd-numbered chip to the even-numbered chip is as close to 0 degrees or 180 degrees as possible, and as far as possible from 90 degrees. It was. More specifically, when the channelization codes C 4,0 and C 4,1 and the channelization codes C 4,2 and C 4,3 are mixed on the I side or the Q side, the phase change becomes close to 90 degrees. In the second embodiment, for example, a combination using only C 4,0 or C 4,1 on both the I side and the Q side as much as possible, or both C 4,2 or C 4, on the I side and the Q side , for example. Channelization codes were assigned in combinations using only 3 . In the third embodiment described below, the channelization code allocation method is determined not by the gain factor of the data channel but by the type and performance of the data channel, that is, by the data amount of the data channel. The data amount of the data channel differs depending on the type of the data channel, for example, the data channel is E-DPCCH and DPDCH. Even if the data channel type is the same, it differs depending on the channel on which it is placed. Specifically, the DPDCH carrying the DCH and the DPDCH carrying the E-DCH are the same type of DPDCH, but the performance differs depending on the channel being carried. Therefore, the data amount of the data channel varies depending on the channel performance.

以下の説明では、各データチャネルのデータ量の大きさは下記のようになっているものとしてチャネライゼーションコードの割り当てを行うものとする。（１）ＤＰＣＣＨは、データ量が少ないため、チャネライゼーションコードの割り当てには影響を及ぼさない。（２）チャネルの種類による違いとして、Ｅ−ＤＰＣＣＨは、ＤＰＤＣＨよりデータ量が大きい。（３）チャネルの性能による違いとして、ＤＰＤＣＨに乗せるＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのデータ量の大きさは、Ｅ−ＤＰＣＣＨ≧Ｅ−ＤＣＨ≧ＤＣＨ＝ＨＳ−ＤＰＣＣＨとする。（４）ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せているＤＰＤＣＨは、ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち１つだけしか乗せていないＤＰＤＣＨよりデータ量が大きい。（５）ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せているＤＰＤＣＨ同士の場合は、多重数の大きいＤＰＤＣＨの方が、データ量が大きい。（６）ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せているＤＰＤＣＨ同士で、多重数も同じＤＰＤＣＨ同士の場合で、どちらか片方がＥ−ＤＰＣＣＨを含む場合は、Ｅ−ＤＰＣＣＨを含むＤＰＤＣＨの方が、データ量が大きい。（７）ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨ、ＨＳ−ＤＰＣＣＨのうち複数を多重して乗せているＤＰＤＣＨ同士で、多重数も同じＤＰＤＣＨ同士の場合で、どちらも片方がＥ−ＤＰＣＣＨを含まない場合は、Ｅ−ＤＣＨを含まないＤＰＤＣＨの方が、データ量が小さく、また、どちらもＥ−ＤＣＨを含む場合は、データ量は同じとする。   In the following description, it is assumed that the channelization code is allocated assuming that the data amount of each data channel is as follows. (1) Since DPCCH has a small amount of data, it does not affect channelization code assignment. (2) E-DPCCH has a larger data amount than DPDCH as a difference depending on the type of channel. (3) As a difference depending on channel performance, the size of the data amount of DCH, E-DCH, E-DPCCH, and HS-DPCCH carried on the DPDCH is E-DPCCH ≧ E-DCH ≧ DCH = HS-DPCCH. (4) Only one of DCH, E-DCH, E-DPCCH, and HS-DPCCH is carried as a DPDCH on which a plurality of DCH, E-DCH, E-DPCCH, and HS-DPCCH are mounted. The amount of data is larger than that of no DPDCH. (5) In the case of DPDCHs in which a plurality of DCHs, DCHs, E-DCHs, E-DPCCHs, and HS-DPCCHs are carried together, the amount of data is larger in the DPDCHs having a larger number of multiplexing. (6) DPDCHs in which a plurality of DCHs, E-DCHs, E-DPCCHs, HS-DPCCHs are mounted on top of each other and the same number of multiplexed DPDCHs, and one of them includes E-DPCCH Has a larger data amount in the DPDCH including the E-DPCCH. (7) DPDCHs in which a plurality of DCHs, E-DCHs, E-DPCCHs, HS-DPCCHs are multiplexed and mounted, and the same number of multiplexing is used for both DPDCHs, and one of them does not include E-DPCCH In this case, DPDCH not including E-DCH has a smaller data amount, and if both include E-DCH, the data amount is the same.

図１１は、実施の形態３における通信装置の制御部９０５のブロック図である。制御部９０５は、データ量の多いチャネルから、所定のチャネライゼーションコードを割り当てるデータ量別コード割当部３１を備えている。また、データ量別コード割当部３１によりチャネライゼーションコードが割り当てられなかった未割り当てのチャネルに対して、上記所定のチャネライゼーションコード以外のチャネライゼーションコードを割り当てる残コード割当部２２を備えている。また、データ量別コード割当部３１と残コード割当部２２とが割り当てたチャネライゼーションコードの割り当てを指示するコード割当指示部１４を備えている。図１２から図１６は、それぞれ実施の形態３における通信装置が、多重数Ｎが２から６のデータチャネルを多重して、基地局に対してデータを送信する上りデータチャネルの多重送信の説明図である。図１２から図１４に示すように、ＨＳ−ＤＰＣＣＨがない場合で、多重数Ｎが４以下の場合には、データチャネルの種類によってコード割り当てが変わることはなく、特開２００２−３３７１６号公報に示してある既存の方法で対応できる。   FIG. 11 is a block diagram of control unit 905 of the communication apparatus according to the third embodiment. The control unit 905 includes a code allocation unit 31 for each data amount that allocates a predetermined channelization code from a channel with a large amount of data. Further, a remaining code allocating unit 22 that allocates a channelization code other than the predetermined channelization code to an unallocated channel to which no channelization code has been allocated by the code allocation unit 31 by data amount is provided. In addition, a code allocation instructing unit 14 that instructs allocation of channelization codes allocated by the data amount-specific code allocation unit 31 and the remaining code allocation unit 22 is provided. FIG. 12 to FIG. 16 are explanatory diagrams of multiplex transmission of uplink data channels in which the communication apparatuses in the third embodiment multiplex data channels with multiplexing numbers N of 2 to 6 and transmit data to the base station. It is. As shown in FIGS. 12 to 14, when there is no HS-DPCCH and the multiplexing number N is 4 or less, the code assignment does not change depending on the type of the data channel. It can be handled by the existing methods shown.

図１５、図１６のように多重数Ｎ≧５の場合は、チャネルの種類によってデータ量別コード割当部３１のコードの割り当て方が変わる。データ量別コード割当部３１は、図１５に示すように、Ｉ側のチャネルでは、Ｅ−ＤＣＨ、ＤＣＨ、Ｅ−ＤＰＣＣＨが多重しているＤＰＤＣＨ１やＥ−ＤＣＨが乗っているＤＰＤＣＨ５のように、データ量の大きいデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３のいずれかを割り当てる。残コード割当部２２は、ＤＰＤＣＨ３のようにＤＣＨのみ乗っているデータ量の比較的小さいデータチャネルにＣ４，０かＣ４，１のいずれかを割り当てる。多重数Ｎ＝５の場合は、Ｑ側のチャネルには、データチャネルのデータ量に関わらず（ゲインファクタに関わらず）、Ｃ４，２とＣ４，３を割り当てる。 As shown in FIGS. 15 and 16, when the multiplexing number N ≧ 5, the code allocation method of the code allocation unit 31 by data amount varies depending on the channel type. As shown in FIG. 15, the code allocation unit 31 classified by data amount is similar to the DPDCH 1 on which the E-DCH, DCH, and E-DPCCH are multiplexed and the DPDCH 5 on which the E-DCH is carried on the I-side channel. Are assigned either a channelization code C 4,2 or C 4,3 to a data channel with a large amount of data. The remaining code assigning unit 22 assigns either C 4,0 or C 4,1 to a data channel having a relatively small amount of data on which only DCH is carried, such as DPDCH 3 . When the multiplexing number N = 5, C 4,2 and C 4,3 are assigned to the channel on the Q side regardless of the data amount of the data channel (regardless of the gain factor).

データ量別コード割当部３１は、図１６に示すように、Ｉ側では、Ｅ−ＤＣＨが乗っているＤＰＤＣＨ５のようにデータ量の大きなデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３のいずれかを割り当てる。ＤＰＤＣＨ１とＤＰＤＣＨ３のようにチャネルの種類が同じ場合には、どちらか１つにＣ４，２またはＣ４，３のいずれかを割り当て、残ったデータチャネルにＣ４，０かＣ４，１を割り当てる。また、データ量別コード割当部３１は、Ｑ側では、Ｅ−ＤＣＨやＤＣＨが乗っているＤＰＤＣＨ４のようにデータ量の大きいデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３のいずれかを割り当てる。残コード割当部２２は、ＤＰＤＣＨ２のようにＤＣＨのみ乗っているデータ量の小さいデータチャネルにＣ４，０かＣ４，１を割り当てる。以上のように、この実施の形態によれば、データ量の大きなチャネルのオーバーシュートをなくすことができる効果がある。 As shown in FIG. 16, the code allocation unit 31 for each data amount has a channelization code C 4,2 or C 4, on the I side to a data channel having a large data amount, such as DPDCH 5 on which E-DCH is carried . Any one of 3 is assigned. If the channel types are the same, such as DPDCH 1 and DPDCH 3 , either C 4,2 or C 4,3 is assigned to one and C 4,0 or C 4, is assigned to the remaining data channel . 1 is assigned. In addition, on the Q side, the data allocation code allocation unit 31 assigns either the channelization code C 4,2 or C 4,3 to a data channel having a large data amount, such as DPDCH 4 carrying E-DCH or DCH. To assign. The remaining code allocating unit 22 allocates C 4,0 or C 4,1 to a data channel with a small amount of data on which only DCH is carried, such as DPDCH 2 . As described above, according to this embodiment, there is an effect that it is possible to eliminate overshoot of a channel having a large data amount.

実施の形態４．
図１７、図１８、図１９は、実施の形態４における通信装置が基地局に対してデータを送信する上りのデータチャネルの多重送信を説明する図である。本実施の形態では、ＤＰＤＣＨの他、制御チャネルであるＥ−ＤＰＣＣＨもコード割り当ての際には、データチャネルとして扱っているため、図中のデータチャネルは、ＤＰＤＣＨのほか、制御チャネルであるＥ−ＤＰＣＣＨも含んでいる。実施の形態２ではＨＳ−ＤＰＣＣＨがない場合について説明したが、以下説明する実施の形態４では、ＨＳ−ＤＰＣＣＨがある場合を考えている。また、ＤＰＤＣＨは、ＤＣＨを乗せている場合、Ｅ−ＤＣＨを乗せている場合、Ｅ−ＤＰＣＣＨを乗せている場合、ＤＣＨ、Ｅ−ＤＣＨ、Ｅ−ＤＰＣＣＨのうち複数を多重して乗せている場合を考慮している。図中のゲインファクタβ１〜β６は、０≦β≦１である。また、図中の点線部は、データチャネルが存在しない場合も考慮している。つまり、データチャネルの多重数Ｎがいくつであっても、チャネルの種類が何であっても、またチャネルの性能に関わらず適応できるようにしている。また、ＨＳ−ＤＰＣＣＨは、図１７に示すように、データチャネルの多重数によってＩ、Ｑに多重される方法と、図１８のようにＱ側に固定する方法と、図１９のようにＩ側に固定する方法の３通り考えられるが、どの方法にも提案手法は、対応できる。アップリンクエンハンスメントでは、ＨＳ−ＤＰＣＣＨにどのコードが割り当てられるか決まっていない。仕様では、ＨＳ−ＤＰＣＣＨには、チャネルの多重数が奇数の時には、Ｃ２５６，３２が、チャネルの多重数Ｎが偶数のときには、Ｃ２５６，１が割り当てられる。 Embodiment 4 FIG.
FIGS. 17, 18 and 19 are diagrams for explaining multiplex transmission of an uplink data channel in which the communication apparatus according to Embodiment 4 transmits data to the base station. In this embodiment, in addition to DPDCH, E-DPCCH, which is a control channel, is also handled as a data channel when code is allocated. Therefore, the data channel in the figure is E-channel which is a control channel in addition to DPDCH. It also includes DPCCH. Although the case where there is no HS-DPCCH has been described in Embodiment 2, the case where there is HS-DPCCH is considered in Embodiment 4 which will be described below. In addition, when DPDCH is loaded with DCH, when E-DCH is loaded, when E-DPCCH is loaded, when a plurality of DCH, E-DCH, and E-DPCCH are loaded. Is considered. Gain factors β 1 to β 6 in the figure are 0 ≦ β ≦ 1. Further, the dotted line portion in the figure also considers the case where there is no data channel. That is, no matter what the number N of multiplexed data channels is, regardless of the channel type, it is possible to adapt regardless of the channel performance. Further, as shown in FIG. 17, the HS-DPCCH is multiplexed to I and Q according to the number of multiplexed data channels, a method of fixing to the Q side as shown in FIG. 18, and an I side as shown in FIG. There are three possible methods of fixing to the above, but the proposed method can cope with any method. In the uplink enhancement, it is not determined which code is assigned to the HS-DPCCH. By design, the HS-DPCCH, when the number of multiplexed channels is odd, C 256,32 is, when the multiplexing number N of channels is an even number, C 256,1 is allocated.

アップリンクエンハンスメントにおけるチャネライゼーションコードの割り当て方は決まっていないが、本実施の形態では、ＨＳ−ＤＰＣＣＨがＩ側にあるときは、Ｃ２５６，１が、ＨＳ−ＤＰＣＣＨがＱ側にあるときは、Ｃ２５６，３２が割り当てられるものとする。どのコードが割り当てられても、４チップ単位で考えるとＣ４，０と同じである。従って、ＨＳ−ＤＰＣＣＨがＩ側にあるときは、チャネライゼーションコードとしてＩ側にＣ４，０は使えなくなる。 How to assign channelization codes in uplink enhancement is not determined, but in this embodiment, when HS-DPCCH is on the I side, C 256,1 is when HS-DPCCH is on the Q side, Assume that C 256 and 32 are allocated. Whichever code is assigned, it is the same as C 4,0 when considered in units of 4 chips. Therefore, when HS-DPCCH is on the I side, C 4,0 cannot be used on the I side as a channelization code.

実施の形態４では、実施の形態２と同様にゲインファクタの大きいチャネルからチャネライゼーションコードの割り当てを行い、奇数チップ目から偶数チップ目への位相変化が０度または１８０度に近くなり、なるべく９０度から離れるように、なるべくＩ側とＱ側でどちらもＣ４，０かＣ４，１のみを用いる組み合わせ、もしくはＩ側とＱ側でどちらもＣ４，２かＣ４，３のみを用いる組み合わせでチャネライゼーションコードを割り当てている。また、実施の形態４では、ＤＰＣＣＨのゲインファクタが非常に小さいことを利用して、ＤＰＣＣＨが位相変化には、影響を及ぼさないものとしている。本実施の形態におけるゲインファクタの異なるチャネルとは、Ｅ−ＤＰＣＣＨとＤＰＤＣＨのようにチャネルの種類が異なる場合と、同じＤＰＤＣＨでもＤＣＨを乗せている時とＥ−ＤＣＨを乗せている場合のようにチャネルの性能が異なる場合の両方または一方を指す。 In the fourth embodiment, channelization codes are assigned from channels having a large gain factor as in the second embodiment, and the phase change from the odd-numbered chip to the even-numbered chip becomes 0 degree or 180 degrees, and as much as 90 degrees is possible. As far as possible, both the I side and Q side use C 4,0 or C 4,1 only, or the I side and Q side use only C 4,2 or C 4,3 as much as possible. Channelization codes are assigned in combination. In the fourth embodiment, the DPCCH does not affect the phase change using the fact that the gain factor of the DPCCH is very small. Channels with different gain factors in the present embodiment are different when the channel types are different, such as E-DPCCH and DPDCH, and when DCH is carried on the same DPDCH and when E-DCH is carried. It refers to both or one of the cases where the channel performance is different.

また、Ｅ−ＤＰＣＣＨは、Ｅ−ＤＣＨが乗っているＤＰＤＣＨと同様に扱っている。また、本実施の形態では、ＨＳ−ＤＰＣＣＨのゲインファクタは、セルエッジにあると極端に大きくなることなどを考慮し、ＤＣＨが乗っているＤＰＤＣＨとほぼ同じであると考えた。このため、ＨＳ−ＤＰＣＣＨの影響で同じ多重数３本でもＨＳ−ＤＰＣＣＨがＩ側にある時は、全てのチャネルに対してＣ４，２またはＣ４，３のチャネライゼーションコードを割り当て、ＨＳ−ＤＰＣＣＨがＱ側にある時は、全てのチャネルに対してＣ４，０またはＣ４，１のチャネライゼーションコードを割り当てたほうが、ＰＡＲがよくなる可能性が高い。 E-DPCCH is handled in the same manner as DPDCH on which E-DCH is carried. Further, in the present embodiment, the gain factor of HS-DPCCH is considered to be substantially the same as DPDCH on which DCH is mounted, considering that it is extremely large when it is at the cell edge. For this reason, when HS-DPCCH is on the I side due to the influence of HS-DPCCH, C 4,2 or C 4,3 channelization codes are assigned to all channels, and HS- When the DPCCH is on the Q side, it is more likely that the PAR is better if the C 4,0 or C 4,1 channelization codes are assigned to all channels.

図２０は、実施の形態４における通信装置に設けられた制御部９０５のブロック図である。ゲインファクタ別コード割当部２１は、特定のチャネライゼーションコードが割り当てられた特定種類のチャネルがある場合に、特定種類のチャネルに割り当てられた特定のチャネライゼーションコードと相関関係のあるチャネライゼーションコードを判定して、相関関係があると判定されたチャネライゼーションコードの割り当てを禁止する禁止コード判定部４１を備えている。例えば、禁止コード判定部４１は、ＨＳ−ＤＰＣＣＨがＩ側にあるか否かを判定する。ＨＳ−ＤＰＣＣＨがＩ側にあるときは、Ｉ側でチャネライゼーションコードとしてＣ４，０は使わないことを決定する。 FIG. 20 is a block diagram of control unit 905 provided in the communication apparatus according to the fourth embodiment. The gain factor-specific code allocation unit 21 determines a channelization code correlated with a specific channelization code allocated to a specific type of channel when there is a specific type of channel allocated with a specific channelization code. Thus, a prohibited code determination unit 41 that prohibits assignment of channelization codes determined to have a correlation is provided. For example, the prohibition code determination unit 41 determines whether the HS-DPCCH is on the I side. When the HS-DPCCH is on the I side, the I side decides not to use C 4,0 as the channelization code.

禁止コード判定部４１がＨＳ−ＤＰＣＣＨがＱ側にあることを判定した場合、チャネライゼーションコードは、図２１に示す処理が実行されて割り当てられる。図２１の処理は図１０を用いて説明した処理と同様であるので説明は省略する。   When the prohibition code determination unit 41 determines that the HS-DPCCH is on the Q side, the channelization code is assigned by executing the process shown in FIG. The processing in FIG. 21 is the same as the processing described with reference to FIG.

一方、禁止コード判定部４１がＨＳ−ＤＰＣＣＨがＩ側にあることを判定した場合、チャネライゼーションコードは、以下説明する図２２に示す処理が実行されて割り当てられる。図２２に示す、ＳＴＥＰ２５００において、ゲインファクタ別コード割当部２１は、多重されているデータチャネルの多重数Ｎが２であるか判定する。多重数Ｎが２であれば、ＳＴＥＰ２５０１の処理を、多重数Ｎが３以上であれば、ＳＴＥＰ２５０２の処理を実行する。ＳＴＥＰ２５０１では、ゲインファクタ別コード割当部２１は、全てのデータチャネルに対してチャネライゼーションコードＣ４，１を割り当て、記憶部１５に記憶する。ＳＴＥＰ２５０２において、ゲインファクタ別コード割当部２１は、多重されているデータチャネルの多重数Ｎが３であるか判定する。多重数Ｎが３であるならばＳＴＥＰ２５０３の処理を、多重数Ｎが４以上ならばＳＴＥＰ２５０４の処理を実行する。ＳＴＥＰ２５０３では、ゲインファクタ別コード割当部２１は、全てのデータチャネルに対してチャネライゼーションコードＣ４，２かＣ４，３を割り当て、記憶部１５に記憶する。ＳＴＥＰ２５０４では、ゲインファクタ別コード割当部２１は、Ｉ側で多重されるデータチャネルのうち存在するものの中で、ゲインの大きなチャネルから２つのＤＰＤＣＨにチャネライゼーションコードＣ４，２かＣ４，３を割り当て、記憶部１５に記憶する。ＳＴＥＰ２５０５では、残コード割当部２２は、Ｉ側にチャネライゼーションコードが割り当てられていないデータチャネルが存在するか判定する。存在すればＳＴＥＰ２５０６の処理を実行する。存在しなければＳＴＥＰ２５０７の処理を実行する。ＳＴＥＰ２５０６では、残コード割当部２２は、チャネライゼーションコードが割り当てられていないＤＰＤＣＨにチャネライゼーションコードＣ４，１を割り当て、記憶部１５に記憶する。ＳＴＥＰ２５０７では、ゲインファクタ別コード割当部２１は、Ｑ側で多重されるデータチャネルに対してもＩ側と同様に存在するものの中で、ゲインの大きなチャネルから２つのデータチャネルにチャネライゼーションコードＣ４，２かＣ４，３を割り当て、記憶部１５に記憶する。ＳＴＥＰ２５０８では、残コード割当部２２は、Ｑ側にチャネライゼーションコードが割り当てられていないデータチャネルが存在するか判定する。存在すればＳＴＥＰ２４０９の処理を実行する。存在しなければ終了する。 On the other hand, when the prohibition code determination unit 41 determines that the HS-DPCCH is on the I side, the channelization code is assigned by executing the process shown in FIG. 22 described below. In STEP 2500 shown in FIG. 22, the gain factor-specific code allocation unit 21 determines whether the number N of multiplexed data channels is two. If the multiplexing number N is 2, the processing of STEP 2501 is executed. If the multiplexing number N is 3 or more, the processing of STEP 2502 is executed. In STEP 2501, the gain factor-specific code assigning unit 21 assigns channelization codes C 4 and 1 to all data channels and stores them in the storage unit 15. In STEP 2502, the gain factor-specific code allocation unit 21 determines whether the number N of multiplexed data channels is 3. If the multiplexing number N is 3, the processing of STEP 2503 is executed. If the multiplexing number N is 4 or more, the processing of STEP 2504 is executed. In STEP 2503, the gain factor-specific code assigning unit 21 assigns channelization codes C 4,2 or C 4,3 to all the data channels and stores them in the storage unit 15. In STEP 2504, the gain factor-specific code allocation unit 21 assigns channelization codes C 4, 2 or C 4 , 3 to two DPDCHs from a channel with a large gain among the data channels multiplexed on the I side. The assignment is stored in the storage unit 15. In STEP 2505, the remaining code allocation unit 22 determines whether there is a data channel to which no channelization code is allocated on the I side. If it exists, the processing of STEP 2506 is executed. If it does not exist, the processing of STEP 2507 is executed. In STEP 2506, the remaining code assigning unit 22 assigns the channelization code C 4 , 1 to the DPDCH to which no channelization code is assigned and stores it in the storage unit 15. In STEP 2507, the gain factor-specific code assigning unit 21 exists in the same manner as the I side for the data channel multiplexed on the Q side, and the channelization code C 4 is changed from a channel with a large gain to two data channels. , 2 or C 4 , 3 are assigned and stored in the storage unit 15. In STEP 2508, the remaining code assignment unit 22 determines whether there is a data channel to which no channelization code is assigned on the Q side. If it exists, the processing of STEP 2409 is executed. If not, exit.

ＳＴＥＰ２５０９では、残コード割当部２２は、Ｑ側にチャネライゼーションコードが割り当てられていないデータチャネルに、チャネライゼーションコードＣ４，１を割り当て、記憶部１５に記憶する。ここで、Ｃ４，０はチャネライゼーションコードとして使わない。この実施の形態によれば、特定チャネルがあることを判定して、その特定チャネルに用いることが決められているコードと相関の少ないコードを用いているので、オーバーシュートを少なくすることができる。 In STEP 2509, the remaining code assigning unit 22 assigns the channelization code C 4,1 to the data channel to which no channelization code is assigned to the Q side, and stores it in the storage unit 15. Here, C 4,0 is not used as a channelization code. According to this embodiment, since it is determined that there is a specific channel and a code having a small correlation with a code determined to be used for the specific channel is used, overshoot can be reduced.

実施の形態５．
実施の形態３では、データチャネルのゲインファクタではなく、データチャネルの種類と性能によって、すなわち、データチャネルのデータ量によってチャネライゼーションコードの割り当て方を決めるものである。しかし、実施の形態３では、ＨＳ−ＤＰＣＣＨが独立した制御チャネルとして設けられている場合は考慮していなかった。以下、実施の形態５では、ＨＳ−ＤＰＣＣＨが独立した制御チャネルとして設けられた場合におけるチャネライゼーションコードの割り当てを決定する方法を説明する。本実施の形態においても、各データチャネルのデータ量の大きさは、実施の形態３で説明した（１）〜（７）に基づいて判断され、チャネライゼーションコードが割り当てられる。 Embodiment 5 FIG.
In the third embodiment, the channelization code allocation method is determined not by the gain factor of the data channel but by the type and performance of the data channel, that is, by the data amount of the data channel. However, Embodiment 3 does not consider the case where the HS-DPCCH is provided as an independent control channel. In the following, Embodiment 5 describes a method for determining channelization code assignment when HS-DPCCH is provided as an independent control channel. Also in the present embodiment, the size of the data amount of each data channel is determined based on (1) to (7) described in the third embodiment, and a channelization code is assigned.

図２３は、実施の形態５における通信装置の制御部９０５のブロック図である。データ量別コード割当部３１は、特定のチャネライゼーションコードが割り当てられた特定種類のチャネルがある場合に、特定種類のチャネルに割り当てられた特定のチャネライゼーションコードと相関関係のあるチャネライゼーションコードを判定して、そのチャネライゼーションコードの割り当てを禁止する禁止コード判定部４１を備えている。例えば、禁止コード判定部４１は、ＨＳ−ＤＰＣＣＨがＩ側にあるか否かを判定する。ＨＳ−ＤＰＣＣＨがＩ側にあるときは、チャネライゼーションコードとしてＣ４，０はＩ側に使わないことを決定する。その他の点は、実施の形態３と同じである。 FIG. 23 is a block diagram of control unit 905 of the communication apparatus according to the fifth embodiment. When there is a specific type of channel to which a specific channelization code is allocated, the data allocation code allocation unit 31 determines a channelization code correlated with the specific channelization code allocated to the specific type of channel. In addition, a prohibition code determination unit 41 that prohibits assignment of the channelization code is provided. For example, the prohibition code determination unit 41 determines whether the HS-DPCCH is on the I side. When the HS-DPCCH is on the I side, it is determined that C 4,0 is not used as the channelization code on the I side. The other points are the same as in the third embodiment.

図２４から図２８は、それぞれ実施の形態５におけるデータチャネルの多重数Ｎが２から６の時の割り当て方である。データ量別コード割当部３１は、図２４に示すように、多重数Ｎ＝２の場合は、チャネライゼーションコードの割り当てをＣ４，０かＣ４，１に限定する。また、データ量別コード割当部３１は、図２５に示すように、多重数Ｎ＝３でＨＳ−ＤＰＣＣＨがＱ側にある場合にも、チャネライゼーションコードの割り当てをＣ４，０かＣ４，１に限定する。データ量別コード割当部３１は、多重数Ｎが４の時は、図２６に示すように実施の形態２と同じくチャネライゼーションコードＣ４，２かＣ４，３を割り当て、記憶部１５に記憶する。 FIG. 24 to FIG. 28 show the allocation methods when the number N of multiplexed data channels in the fifth embodiment is 2 to 6, respectively. As shown in FIG. 24, the code allocation unit 31 by data amount limits channelization code allocation to C 4,0 or C 4,1 when the multiplexing number N = 2. Further, as shown in FIG. 25, the data amount-specific code allocation unit 31 assigns channelization codes to C 4,0 or C 4, even when the multiplexing number N = 3 and the HS-DPCCH is on the Q side . Limited to 1 . When the number N of multiplexing is 4, the data allocation code allocation unit 31 allocates channelization codes C 4,2 or C 4,3 as in the second embodiment as shown in FIG. To do.

図２７、図２８のように多重数Ｎ≧５の場合は、チャネルの種類によってコードの割り当て方が変わる。データ量別コード割当部３１は、図２７に示すように、Ｉ側のチャネルでは、Ｅ−ＤＣＨが乗っているＤＰＤＣＨ３やＥ−ＤＣＨとＤＣＨが多重しているＤＰＤＣＨ５のようにデータ量が大きいデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３を割り当て、記憶部１５に記憶する。残コード割当部２２は、ＤＰＤＣＨ１のようにＤＣＨのみ乗せている従来型のデータ量の小さいデータチャネルにＣ４，０かＣ４，１を割り当て、記憶部１５に記憶する。多重数Ｎ＝５の場合は、Ｑ側のチャネルは、データ量に関わらずＣ４，２またはＣ４，３を割り当て、記憶部１５に記憶する。データ量別コード割当部３１は、図２８に示すように、Ｉ側では、Ｅ−ＤＣＨを乗せているＤＰＤＣＨ３やＤＰＤＣＨ５のようにデータ量が大きいデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３を割り当て、記憶部１５に記憶する。また、残コード割当部２２は、ＤＰＤＣＨ１のようにＤＣＨのみ乗せているデータ量が小さいデータチャネルにＣ４，１を割り当て、記憶部１５に記憶する。また、データ量別コード割当部３１は、Ｑ側では、Ｅ−ＤＣＨを乗せているＤＰＤＣＨ４やＥ−ＤＣＨとＤＣＨが多重しているＤＰＤＣＨ６のようにデータ量が大きいデータチャネルにチャネライゼーションコードＣ４，２またはＣ４，３を割り当て、記憶部１５に記憶する。残コード割当部２２は、ＤＰＤＣＨ２のようにＤＣＨのみ乗せているデータ量が小さいデータチャネルにＣ４，１を割り当て、記憶部１５に記憶する。図２８では、ＨＳ−ＤＰＣＣＨの影響でチャネライゼーションコードＣ４，０が使えなくなっていることがわかる。 As shown in FIGS. 27 and 28, when the multiplexing number N ≧ 5, the code allocation method varies depending on the channel type. As shown in FIG. 27, the code allocation unit 31 for each data amount has a data amount in the I-side channel such as DPDCH 3 on which E-DCH is carried or DPDCH 5 in which E-DCH and DCH are multiplexed. Channelization codes C 4,2 or C 4,3 are assigned to the large data channel and stored in the storage unit 15. The remaining code allocating unit 22 allocates C 4,0 or C 4,1 to a conventional data channel with a small amount of data such as DPDCH 1 and stores it in the storage unit 15. When the multiplexing number N = 5, the channel on the Q side assigns C 4,2 or C 4,3 regardless of the data amount, and stores it in the storage unit 15. Data-amount code allocation section 31, as shown in FIG. 28, the I side, the channelization codes C 4, 2, or data channel data amount is large as DPDCH 3 and DPDCH 5 that carrying E-DCH C 4 and 3 are assigned and stored in the storage unit 15. Further, the remaining code allocating unit 22 allocates C 4 , 1 to a data channel with a small amount of data on which only DCH is carried, such as DPDCH 1 , and stores it in the storage unit 15. Further, on the Q side, the code allocation unit 31 for each data amount is a channelization code for a data channel having a large data amount such as DPDCH 4 carrying E-DCH or DPDCH 6 in which E-DCH and DCH are multiplexed. C 4,2 or C 4,3 is assigned and stored in the storage unit 15. The remaining code allocating unit 22 allocates C 4 , 1 to a data channel with a small amount of data carrying only DCH, such as DPDCH 2 , and stores it in the storage unit 15. In FIG. 28, it can be seen that the channelization code C 4,0 cannot be used due to the influence of the HS-DPCCH.

この実施の形態によれば、特定チャネルがあることを判定して、その特定チャネルに用いることが決められているコードと相関の少ないコードを用いているので、オーバーシュートを少なくすることができる。   According to this embodiment, since it is determined that there is a specific channel and a code having a small correlation with a code determined to be used for the specific channel is used, overshoot can be reduced.

実施の形態６．
以下に述べる実施の形態におけるデータチャネルとは、Ｅ−ＤＰＤＣＨ（Ｅｎｈａｎｃｅｄ ＤＰＤＣＨ）のことを指し、ＤＰＤＣＨを含まない。また、実施の形態６におけるＤＰＤＣＨは、Ｅ−ＤＰＤＣＨに比べ搭載されるデータ量が十分小さいものであり、拡散率をｓｆ（＞４）とすると、チャネライゼーションコードＣｓｆ，ＳＦ／４を用いる。例えば６４ｋｂｐｓでチャネライゼーションコードＣ１６，４を用いる。また、ＤＰＤＣＨは、本実施の形態ではＳＦ＝２のデータチャネルとＳＦ＝４のデータチャネルを多重するものとする。 Embodiment 6 FIG.
The data channel in the embodiments described below refers to E-DPDCH (Enhanced DPDCH) and does not include DPDCH. Further, DPDCH in Embodiment 6 has a sufficiently small amount of data to be mounted compared to E-DPDCH, and channelization codes C sf and SF / 4 are used when the spreading factor is sf (> 4). For example, the channelization code C 16,4 is used at 64 kbps. In this embodiment, the DPDCH multiplexes a data channel with SF = 2 and a data channel with SF = 4.

本実施の形態に係る通信装置、通信装置に設けられた制御部の構成は、それぞれ図１、図３に示した実施の形態１のものと同様である。   The configuration of the communication apparatus according to the present embodiment and the control unit provided in the communication apparatus are the same as those of the first embodiment shown in FIGS.

本実施の形態では、実施の形態１に対し、データチャネルの最小のＳＦが２である場合にも成立することを説明するものである。ＳＦが２である場合は、１つのデータを拡散すると２チップになるため、実施の形態１と異なり、３チップ目と４チップ目は１チップ目と２チップ目とは異なるデータを拡散した結果である。そこで、ＳＦ＝２の場合には、位相変化を考慮するのは１チップ目から２チップ目の遷移のみである。ここで、１チップ目から２チップ目の位相変化をθと定義する。したがって、ＳＦ＝２の場合には、ｓｉｎ２θが最小となるチャネライゼーションコードの組み合わせを求めれば、最も理想に近い組み合わせを求めることができる。チップの遷移とはチャネライゼーションコードで拡散後、信号点を動かすことであり、コンスタレーションの移り変わりのことを指す。 In the present embodiment, it will be described that the case where the minimum SF of the data channel is 2 is established as compared with the first embodiment. When SF is 2, since 1 data is diffused to become 2 chips, unlike the first embodiment, the results of diffusing data different from the 1st chip and the 2nd chip in the 3rd and 4th chips It is. Therefore, in the case of SF = 2, the phase change is considered only for the transition from the first chip to the second chip. Here, the phase change from the first chip to the second chip is defined as θ. Therefore, in the case of SF = 2, if the combination of channelization codes that minimizes sin 2 θ is obtained, the most ideal combination can be obtained. Chip transition refers to moving a signal point after spreading with a channelization code, and refers to a change in constellation.

図３７に、実施の形態６における制御部９０５が実行するチャネライゼーションコードの割り当て方のフローチャートを示す。まず、ＳＴＥＰ３７００において、コード組み合わせ作成部１１が、Ｎｕｍをチャネライゼーションコードの組み合わせ数、Ｔを全てのチャネライゼーションコードの組み合わせの集合、Ｄを現在のオーバーシュートの大きさと定義し、Ｄは最大値１に初期化し記憶部１５に記憶する。ＳＴＥＰ３７０１において、コード組み合わせ作成部１１が、Ｎｕｍ＝Ｎｕｍ−１としてＴから任意に１つの組み合わせを選びＣ１とし、Ｔから選んだ組み合わせを記憶部１５から消去し記憶部１５を更新する。ＳＴＥＰ３７０２において、チップ間位相変化算出部１２が、チャネルに組み合わせＣ１を割り当てた時の１チップ目から２チップ目への位相変化θを求め記憶部１５に記憶する。ＳＴＥＰ３７０３において、コード組み合わせ決定部１３が、組み合わせＣ１に対するオーバーシュートの大きさを求めるパラメータとしてＤ１＝ｓｉｎ２θと定義し、記憶部１５に記憶する。ＳＴＥＰ３７０４において、コード組み合わせ決定部１３が、Ｃ１に対するオーバーシュートがＤより小さいか判断する。すなわち、Ｄ１＜Ｄであるか判定する。Ｄ１＜ＤならＳＴ３７０５を実行する。Ｄ１＜ＤでなければＳＴＥＰ３７０６を実行する。ＳＴＥＰ３７０５において、コード組み合わせ決定部１３が、Ｃをよりオーバーシュートが小さいチャネライゼーションコードの組み合わせに置き換える。すなわち、Ｃ＝Ｃ１、Ｄ＝Ｄ１とし記憶部１５に記憶する。ＳＴＥＰ３７０６において、Ｎｕｍ＞０ならばＳＴＥＰ３７０１に戻る。Ｎｕｍ≦０ならばＳＴＥＰ３７０７を実行する。ＳＴＥＰ３７０７において、コード割当指示部１４が、記憶部１５に記憶されたＣを一番オーバーシュートが小さい組み合わせとし、これに基づき各データチャネルにチャネライゼーションコードを割り当てる。コード割当指示部１４は、チャネライゼーションコードの割り当てをチャネライゼーションコード発生器９０４へ通知する。 FIG. 37 shows a flowchart of channelization code assignment performed by control section 905 in the sixth embodiment. First, in STEP 3700, the code combination creating unit 11 defines Num as the number of channelization code combinations, T as a set of all channelization code combinations, D as the current overshoot size, and D is a maximum value of 1 Is stored in the storage unit 15. In STEP 3701, the code combination creation unit 11 selects one combination from T as Num = Num−1 and sets it as C 1 , deletes the combination selected from T from the storage unit 15, and updates the storage unit 15. In STEP3702, the inter-chip phase variation calculating unit 12, the storage unit 15 obtains a phase change θ from first chip when assigning the combination C 1 to channel 2 to the chip eyes. In STEP 3703, the code combination determination unit 13 defines D 1 = sin 2 θ as a parameter for obtaining the magnitude of overshoot for the combination C 1 and stores it in the storage unit 15. In STEP3704, the code combination determining unit 13, the overshoot for C 1 determines whether D is smaller than. That is, it is determined whether D 1 <D. If D 1 <D, ST3705 is executed. If D 1 <D, STEP 3706 is executed. In STEP 3705, the code combination determination unit 13 replaces C with a combination of channelization codes having a smaller overshoot. That is, C = C 1 and D = D 1 are stored in the storage unit 15. In STEP 3706, if Num> 0, the process returns to STEP 3701. If Num ≦ 0, STEP 3707 is executed. In STEP 3707, the code assignment instruction unit 14 sets C stored in the storage unit 15 to the combination with the smallest overshoot, and assigns a channelization code to each data channel based on this combination. The code assignment instruction unit 14 notifies the channelization code generator 904 of the channelization code assignment.

この実施の形態によれば、オーバーシュートの少ないチャネライゼーションコードの組み合わせを計算で自動で求めることができる。また、１チップ目と２チップ目との位相変化が０度または１８０度に近いチャネライゼーションコードの組み合わせを求めているので、位相変化が９０度から離れることになり、オーバーシュートがなくなる。また、ＩチャネルとＱチャネルの１チップ目と２チップ目との位相変化を求めているので、奇数チップと偶数チップとの間での位相変化に基づいたオーバーシュートを低減させることができる。   According to this embodiment, a combination of channelization codes with less overshoot can be automatically obtained by calculation. In addition, since a combination of channelization codes in which the phase change between the first chip and the second chip is close to 0 degree or 180 degrees is obtained, the phase change is away from 90 degrees, and overshoot is eliminated. In addition, since the phase change between the first chip and the second chip of the I channel and the Q channel is obtained, overshoot based on the phase change between the odd-numbered chip and the even-numbered chip can be reduced.

実施の形態７．
本実施の形態に係る通信装置、通信装置に設けられた制御部の構成は、それぞれ図１、図３に示した実施の形態１のものと同様である。 Embodiment 7 FIG.
The configuration of the communication apparatus according to the present embodiment and the control unit provided in the communication apparatus are the same as those of the first embodiment shown in FIGS.

以下の説明において、本実施の形態では、実施の形態１および６に対し、データチャネルの最小のＳＦが２および４以外の場合でも成立することを説明する。ＳＦが異なるデータチャネル（Ｅ−ＤＰＤＣＨ）がある場合に、実施の形態１および６と同様に計算で求める場合を考える。計算で求める場合は、１つのデータに対するチップの遷移を考慮するため、最小のＳＦ分だけチップの遷移を考える。全データチャネル（Ｅ−ＤＰＤＣＨ）の最小のＳＦをｓｆ、２ｍ−１チップ目から２ｍチップ目への遷移をθｍと定義するとき、ｓｉｎ２θ１＋ｓｉｎ２θ２＋・・・＋ｓｉｎ２θｓｆ／２を最小にするようにチャネライゼーションコードを割り当てる。 In the following description, in the present embodiment, it will be described that even if the minimum SF of the data channel is other than 2 and 4, in contrast to the first and sixth embodiments. Consider a case where there is a data channel (E-DPDCH) with different SFs, as in the first and sixth embodiments. When obtaining by calculation, in order to consider the transition of the chip for one data, the transition of the chip is considered by the minimum SF. The minimum SF of all data channels (E-DPDCH) sf, when defining the 2m-1 th chip transition to 2m th chip and θ m, sin 2 θ 1 + sin 2 θ 2 + ··· + sin 2 θ A channelization code is assigned to minimize sf / 2 .

図３８に、実施の形態７における制御部９０５が実行するチャネライゼーションコードの割り当て方のフローチャートを示す。まず、ＳＴＥＰ３８００において、コード組み合わせ作成部１１が、Ｎｕｍをチャネライゼーションコードの組み合わせ数、Ｔを全てのチャネライゼーションコードの組み合わせの集合、ｓｆを全データチャネル（Ｅ−ＤＰＤＣＨ）のうち最小のＳＦ、Ｄを現在のオーバーシュートの大きさと定義し、Ｄは最大値ｓｆ／２に初期化し記憶部１５に記憶する。ＳＴＥＰ３８０１において、コード組み合わせ作成部１１が、Ｎｕｍ＝Ｎｕｍ−１とし、ｍを１に初期化して、Ｔから任意に１つの組み合わせを選びＣ１とし、Ｔから選んだ組み合わせを記憶部１５から消去し記憶部１５を更新する。ＳＴＥＰ３８０２において、チップ間位相変化算出部１２が、チャネルに組み合わせＣ１を割り当てた時の２ｍ−１チップ目から２ｍチップ目への位相変化θｍを求め記憶部１５に記憶する。ＳＴＥＰ３８０３においてｍ＝ｍ＋１とする。ＳＴＥＰ３８０４において、ｍ＞ｓｆ／２であるか判定する。ｍ＞ｓｆ／２ならＳＴＥＰ３８０５を実行する。ｍ＝ｓｆ／２でなければＳＴＥＰ３８０２に戻る。ＳＴＥＰ３８０５において、コード組み合わせ決定部１３が、組み合わせＣ１に対するオーバーシュートの大きさを求めるパラメータとしてＤ１＝ｓｉｎ２θ１＋ｓｉｎ２θ２＋・・・＋ｓｉｎ２θｓｆ／２と定義し、記憶部１５に記憶する。ＳＴＥＰ３８０６において、コード組み合わせ決定部１３が、Ｃ１に対するオーバーシュートがＤより小さいか判断する。すなわち、Ｄ１＜Ｄであるか判定する。Ｄ１＜ＤならＳＴＥＰ３８０７を実行する。Ｄ１＜ＤでなければＳＴＥＰ３８０８を実行する。ＳＴＥＰ３８０７において、コード組み合わせ決定部１３が、Ｃをよりオーバーシュートが小さいチャネライゼーションコードの組み合わせに置き換える。すなわち、Ｃ＝Ｃ１、Ｄ＝Ｄ１とし記憶部１５に記憶する。ＳＴＥＰ３８０８において、Ｎｕｍ＞０ならばＳＴＥＰ３８０１に戻る。Ｎｕｍ≦０ならばＳＴＥＰ３８０９を実行する。ＳＴＥＰ３８０９において、コード割当指示部１４が、記憶部１５に記憶されたＣを最適な組み合わせとし、これに基づき各データチャネルにチャネライゼーションコードを割り当てる。コード割当指示部１４は、チャネライゼーションコードの割り当てをチャネライゼーションコード発生器９０４へ通知する。 FIG. 38 shows a flowchart of channelization code assignment executed by control section 905 in the seventh embodiment. First, in STEP 3800, the code combination creating unit 11 uses Num as the number of channelization code combinations, T as a set of all channelization code combinations, and sf as the minimum SF, D among all data channels (E-DPDCH). Is defined as the current overshoot size, and D is initialized to the maximum value sf / 2 and stored in the storage unit 15. In STEP3801, the code combination creating unit 11, and Num = Num-1, initializing the m to 1, and C 1 to select one combination arbitrarily from T, the combination selected from T to erase from the memory unit 15 The storage unit 15 is updated. In STEP3802, the inter-chip phase variation calculating unit 12, the storage unit 15 obtains a phase change theta m from 2m-1 th chip when assigning the combination C 1 to channel the 2m-th chip. In STEP3803, m = m + 1. In STEP 3804, it is determined whether m> sf / 2. If m> sf / 2, STEP 3805 is executed. If m = sf / 2, the process returns to STEP 3802. In STEP3805, defines the code combination determining unit 13, as a parameter for determining the magnitude of the overshoot for the combination C 1 and D 1 = sin 2 θ 1 + sin 2 θ 2 + ··· + sin 2 θ sf / 2, the storage unit 15 stores. In STEP3806, the code combination determining unit 13, the overshoot for C 1 determines whether D is smaller than. That is, it is determined whether D 1 <D. If D 1 <D, STEP 3807 is executed. If D 1 <D, STEP 3808 is executed. In STEP 3807, the code combination determination unit 13 replaces C with a combination of channelization codes with smaller overshoot. That is, C = C 1 and D = D 1 are stored in the storage unit 15. In STEP 3808, if Num> 0, the process returns to STEP 3801. If Num ≦ 0, STEP 3809 is executed. In STEP 3809, the code assignment instruction unit 14 sets C stored in the storage unit 15 as an optimum combination, and assigns a channelization code to each data channel based on this combination. The code assignment instruction unit 14 notifies the channelization code generator 904 of the channelization code assignment.

本実施の形態では、このようにデータチャネルに対するチャネライゼーションコードの全ての組み合わせに対しオーバーシュートを求め、その結果一番オーバーシュートが小さくなるチャネライゼーションコードの組み合わせを選択する。これにより、データチャネルの最小のＳＦが２および４以外の場合でも、オーバーシュートの少ないチャネライゼーションコードの組み合わせを計算で自動で求めることができる。   In this embodiment, overshoots are obtained for all combinations of channelization codes for the data channel in this way, and as a result, combinations of channelization codes with the smallest overshoot are selected. Thereby, even when the minimum SF of the data channel is other than 2 and 4, a combination of channelization codes with less overshoot can be automatically obtained by calculation.

実施の形態８．
本実施の形態に係る通信装置に設けられた制御部の構成は、図９に示した実施の形態２のものと同様である。 Embodiment 8 FIG.
The configuration of the control unit provided in the communication apparatus according to the present embodiment is the same as that of the second embodiment shown in FIG.

以下の説明では、実施の形態７のように、計算で最適なチャネライゼーションコードの割り当てを求めるのではなく、各データチャネルのゲインファクタに基づいて自動的にチャネライゼーションコードを割り当てる方法を説明する。これによって実施の形態７よりも小規模のＨ／Ｗ（ハードウェア）で、同様の効果を得ることができる。図３８を用いて説明したように、上記実施の形態７では、チャネライゼーションコードの組み合わせ毎に、複数のチップ間の位相変化をそれぞれ算出し、複数のチップ間の位相変化それぞれにより生じるオーバーシュートの和が少ないチャネライゼーションコードの組み合わせを計算により求めていた。実施の形態６では、より具体的に、オーバーシュートの和が少ないチャネライゼーションコードの組み合わせを求めるため、１チップ目と２チップ目との位相変化が０度または１８０度に近いチャネライゼーションコードの組み合わせを求めていた。しかし、実際にはチップレベルで、チャネライゼーションコードにより拡散し、計算結果をＨ／Ｗに保存する必要があるため、チャネライゼーションコードの組み合わせの数に比例してＨ／Ｗ規模が大きくなる。そこで、チャネライゼーションコードの組み合わせを計算により求める代わりに、位相変化を決定する度合いが大きなチャネルからチャネライゼーションコードを割り当てていくことで、奇数チップ目から偶数チップ目への位相変化がなるべく０度または１８０度に近くなり、なるべく９０度から離れるようにする方法について説明する。   In the following description, a method of automatically assigning channelization codes based on the gain factor of each data channel will be described instead of calculating the optimum channelization code assignment by calculation as in the seventh embodiment. As a result, the same effect can be obtained with a smaller H / W (hardware) than in the seventh embodiment. As described with reference to FIG. 38, in Embodiment 7, the phase change between a plurality of chips is calculated for each combination of channelization codes, and the overshoot caused by each phase change between the plurality of chips is calculated. A combination of channelization codes with less sum was calculated. In the sixth embodiment, more specifically, in order to obtain a combination of channelization codes with a small sum of overshoots, a combination of channelization codes whose phase change between the first chip and the second chip is close to 0 degrees or 180 degrees. I was looking for. However, since it is actually necessary to diffuse the channelization code at the chip level and store the calculation result in H / W, the H / W scale increases in proportion to the number of channelization code combinations. Therefore, instead of obtaining the combination of channelization codes by calculation, allocating channelization codes from channels with a large degree of phase change determination, the phase change from the odd-numbered chip to the even-numbered chip is preferably 0 degrees or A method of approaching 180 degrees and moving away from 90 degrees as much as possible will be described.

まず、トランスポートブロックサイズについて説明する。トランスポートブロックサイズとは、端末で送信するデータの大きさを意味する。端末の送信バッファに送信すべきデータが入力されると、入力されたデータは、送信時間単位に応じて適切なサイズに分割される。この適切なサイズに分割されたデータをトランスポートブロックと呼び、その大きさをトランスポートブロックサイズと呼ぶ。   First, the transport block size will be described. The transport block size means the size of data transmitted by the terminal. When data to be transmitted is input to the transmission buffer of the terminal, the input data is divided into an appropriate size according to the transmission time unit. The data divided into an appropriate size is called a transport block, and its size is called a transport block size.

次に、送信するデータチャネルの本数およびＳＦの決定について説明する。トランスポートブロックサイズが決まると、例えば３ＧＰＰ規格書（ＴＳ２５．２１２§４．８．４．１）に規定されたアルゴリズムによってデータチャネルの本数と拡散率ＳＦが決まる。ＳＦが決まるとゲインファクタも決まる。ゲインファクタは、多重化前（チャネライゼーションコード乗算前）の各データチャネル（シンボル単位）に対して掛けられる重み付け係数である。データチャネルは、データ量が大きいほど受信に必要な所望電力が大きくなるため、大きなゲインファクタが割り当てられる。このため、よりデータ量が大きい（ＳＦが小さい）データチャネルのほうが、よりデータ量が小さい（ＳＦが大きい）データチャネルに対して、ゲインファクタが大きくなる。例えばＳＦ＝２のデータチャネルはＳＦ＝４のデータチャネルに対して２倍のデータ量を送るため、およそ２倍の電力を必要とする。電力を２倍とするためには、振幅を√２倍すればよい。ゲインファクタは振幅に掛けられる係数であるため、ＳＦ＝２のデータチャネルのゲインファクタは、ＳＦ＝４のデータチャネルのゲインファクタに比べて√２倍になる。   Next, the determination of the number of data channels to be transmitted and the SF will be described. When the transport block size is determined, for example, the number of data channels and the spreading factor SF are determined by an algorithm defined in the 3GPP standard (TS25.212 § 4.8.4.1). When SF is determined, the gain factor is also determined. The gain factor is a weighting coefficient to be multiplied for each data channel (in symbol units) before multiplexing (before channelization code multiplication). The data channel is assigned a large gain factor because the desired power required for reception increases as the amount of data increases. For this reason, a data channel with a larger data amount (small SF) has a larger gain factor than a data channel with a smaller data amount (large SF). For example, a data channel with SF = 2 sends twice as much data as a data channel with SF = 4, and therefore requires approximately twice as much power. In order to double the power, the amplitude may be multiplied by √2. Since the gain factor is a coefficient multiplied by the amplitude, the gain factor of the data channel with SF = 2 is √2 times the gain factor of the data channel with SF = 4.

ＳＦとデータチャネルの本数、データ量により、Ｅ−ＤＰＤＣＨに割り当てるチャネライゼーションコード（Ｉ／Ｑ軸）も決定されることを説明する。本実施の形態では、Ｉ軸およびＱ軸とも、ゲインファクタの大きいデータチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる。または、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる。後述する図４１のコードツリーを用いて説明すると、ＳＦが２の場合にはゲインファクタの大きいデータチャネルからＣ２，０またはＣ２，１のいずれかを割り当て、ＳＦが４の場合にはゲインファクタの大きいデータチャネルからＣ４，０およびＣ４，１（どちらか一方でもよい）、またはＣ４，２およびＣ４，３（どちらか一方でもよい）を割り当てる。以下、説明の便宜上、コードツリーのうち、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）の枝（ＳＦ＝４の場合、Ｃ４，０およびＣ４，１が配置された枝）を「コードツリーの上側」、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）の枝（ＳＦ＝４の場合、Ｃ４，２およびＣ４，３が配置された枝）を「コードツリーの下側」と称する。つまり、本実施の形態では、Ｉ軸およびＱ軸とも、ゲインファクタの大きいデータチャネルには、コードツリーの上側（下側）のいずれかのチャネライゼーションコードを割り当て、ゲインファクタの小さいデータチャネルには、コードツリーの下側（上側）のチャネライゼーションコードを割り当てることにより、オーバーシュートが減少するという効果を奏する。 It will be described that the channelization code (I / Q axis) assigned to the E-DPDCH is also determined by the number of SFs, the number of data channels, and the data amount. In the present embodiment, a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned to a data channel having a large gain factor for both the I axis and the Q axis. Alternatively, a channelization code C SF, k in which the code number k is (SF / 2) ≦ k ≦ (SF-1) is assigned. Referring to the code tree of FIG. 41 described later, when SF is 2, either C 2,0 or C 2,1 is assigned from a data channel with a large gain factor, and when SF is 4, the gain is gained. C 4,0 and C 4,1 (which can be either) or C 4,2 and C 4,3 (which can be either) are allocated from a data channel with a large factor. Hereinafter, for convenience of explanation, a branch having a code number k of 0 ≦ k ≦ (SF / 2-1) in the code tree (a branch where C 4,0 and C 4,1 are arranged when SF = 4). “The upper side of the code tree” and the branch whose code number k is (SF / 2) ≦ k ≦ (SF-1) (when SF = 4, the branch where C 4,2 and C 4,3 are arranged) This is referred to as “below the code tree”. In other words, in this embodiment, for both the I axis and the Q axis, any channelization code on the upper side (lower side) of the code tree is assigned to a data channel with a large gain factor, and a data channel with a small gain factor is assigned to the data channel. By assigning a channelization code on the lower side (upper side) of the code tree, there is an effect that the overshoot is reduced.

ゲインファクタの大小では求められない場合（例えば、ゲインファクタの値が同一の場合）は、より大きなデータを乗せているチャネルのほうが、送信電力が大きいと考えられるので、データ量の大きなチャネルからチャネライゼーションコードを割り当てる。ＳＦが小さいデータチャネルはＳＦが大きいデータチャネルよりもデータ量が多いと考えられるので、ＳＦが小さいデータチャネルからデータを割り当てる。このため、端末は、Ｉ軸およびＱ軸それぞれのデータチャネルに対して、ＳＦとデータチャネルの本数、データ量から、データチャネルに割り当てるチャネライゼーションコードを決定する。   When the gain factor cannot be obtained (for example, when the gain factor value is the same), the channel carrying the larger data is considered to have higher transmission power. Assign a customization code. Since a data channel with a small SF is considered to have a larger amount of data than a data channel with a large SF, data is allocated from a data channel with a small SF. Therefore, the terminal determines a channelization code to be assigned to the data channel from the number of SFs, the number of data channels, and the data amount for each of the data channels on the I axis and the Q axis.

ゲインファクタの総和の定義について説明する。ゲインファクタの総和とは、遷移前または遷移後のチップにおいて、各チャネライゼーションコードが割り当てられているデータチャネルのゲインファクタをＩ軸およびＱ軸それぞれにおいて合計したものを表す。β１〜β８はそれぞれゲインファクタの総和であり、以下のように定義される。
β１＝Ｉ軸側の１チップ目から２チップ目への遷移が（１、１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、１）となるチャネライゼーションコードが割り当てられ、シンボルデータが１となるデータチャネルのゲインファクタの総和）
β２＝Ｉ軸側の１チップ目から２チップ目への遷移が（−１、−１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、１）となるチャネライゼーションコードが割り当てられ、シンボルデータが−１となるデータチャネルのゲインファクタの総和）
β３＝Ｑ軸側の１チップ目から２チップ目への遷移が（１、１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、１）となるチャネライゼーションコードが割り当てられ、シンボルデータが１となるデータチャネルのゲインファクタの総和）
β４＝Ｑ軸側の１チップ目から２チップ目への遷移が（−１、−１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、１）となるチャネライゼーションコードが割り当てられ、シンボルデータが−１となるデータチャネルのゲインファクタの総和）
β５＝Ｉ軸側の１チップ目から２チップ目への遷移が（１、−１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、−１）となるチャネライゼーションコードが割り当てられ、シンボルデータが１となるデータチャネルのゲインファクタの総和）
β６＝Ｉ軸側の１チップ目から２チップ目への遷移が（−１、１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、−１）となるチャネライゼーションコードが割り当てられ、シンボルデータが−１となるデータチャネルのゲインファクタの総和）
β７＝Ｑ軸側の１チップ目から２チップ目への遷移が（１、−１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、−１）となるチャネライゼーションコードが割り当てられている、シンボルデータが１となるデータチャネルのゲインファクタの総和）
β８＝Ｑ軸側の１チップ目から２チップ目への遷移が（−１、１）となるゲインファクタの総和（１チップ目から２チップ目への遷移が（１、−１）となるチャネライゼーションコードが割り当てられ、シンボルデータが−１となるデータチャネルのゲインファクタの総和） The definition of the sum of gain factors will be described. The sum of gain factors represents the sum of gain factors of data channels to which channelization codes are assigned in each of the I-axis and the Q-axis before and after the transition. β 1 to β 8 are sums of gain factors, and are defined as follows.
β 1 = the sum of gain factors at which the transition from the first chip to the second chip on the I-axis side is (1,1) (channelization at which the transition from the first chip to the second chip is (1,1) The sum of the gain factors of the data channels to which the code is assigned and the symbol data is 1)
β 2 = the sum of gain factors in which the transition from the first chip to the second chip on the I-axis side is (−1, −1) (the transition from the first chip to the second chip is (1,1) Sum of gain factors of data channels to which channelization codes are assigned and symbol data is −1)
β 3 = the sum of gain factors at which the transition from the first chip to the second chip on the Q-axis side is (1,1) (channelization at which the transition from the first chip to the second chip is (1,1) The sum of the gain factors of the data channels to which the code is assigned and the symbol data is 1)
β 4 = sum of gain factors in which the transition from the first chip to the second chip on the Q-axis side is (−1, −1) (the transition from the first chip to the second chip is (1,1) Sum of gain factors of data channels to which channelization codes are assigned and symbol data is −1)
β 5 = the sum of gain factors at which the transition from the first chip to the second chip on the I-axis side is (1, −1) (the transition from the first chip to the second chip is (1, −1)) (The sum of gain factors of data channels to which channelization codes are assigned and symbol data is 1)
β 6 = the sum of gain factors in which the transition from the first chip to the second chip on the I-axis side is (−1, 1) (the transition from the first chip to the second chip is (1, −1)) Sum of gain factors of data channels to which channelization codes are assigned and symbol data is −1)
β 7 = the sum of gain factors at which the transition from the first chip to the second chip on the Q-axis side is (1, −1) (the transition from the first chip to the second chip is (1, −1)) Sum of gain factors of data channels to which symbolization data is 1 with channelization codes assigned)
β 8 = the sum of gain factors in which the transition from the first chip to the second chip on the Q-axis side is (−1, 1) (the transition from the first chip to the second chip is (1, −1)) Sum of gain factors of data channels to which channelization codes are assigned and symbol data is −1)

奇数チップ目から偶数チップ目への遷移が（１、１）または（−１、−１）、すなわち位相変化が０度となる場合のチャネライゼーションコードＣＳＦ，ｋは、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であり、奇数チップ目から偶数チップ目への遷移が（１、−１）または（−１、１）、すなわち位相変化が１８０度となる場合のチャネライゼーションコードＣＳＦ，ｋは、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）である。つまり、β１〜β４のそれぞれが、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和であり、β５〜β８のそれぞれが、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和である。 When the transition from the odd-numbered chip to the even-numbered chip is (1, 1) or (-1, −1), that is, the channelization code C SF, k when the phase change is 0 degree, the code number k is 0 ≦ Channelization code when k ≦ (SF / 2-1) and the transition from the odd-numbered chip to the even-numbered chip is (1, −1) or (−1, 1), that is, the phase change is 180 degrees. The code number k of C SF, k is (SF / 2) ≦ k ≦ (SF-1). That is, each of β 1 to β 4 is a sum of gain factors for channelization codes C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1), and each of β 5 to β 8 Is the sum of the gain factors for the channelization codes C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF−1).

チャネライゼーションコードとゲインファクタが決まるとゲインファクタの総和が決まることについて説明する。最小のＳＦが２の場合は、３チップ目より後は、ＳＦ＝２のデータチャネルから出力されるシンボルは、１チップ目と異なるシンボルなので、１チップ目と２チップ目の遷移のみ考えればよい。２チップ間に限定するとチャネライゼーションコードの組み合わせは、（１、１）、（１、−１）の２通りしかなく、シンボルデータを考慮したチップの遷移の組み合わせは、（１、１）と（−１、−１）と（１、−１）と（１、−１）の４通りである。このため、チャネライゼーションコードが決まると、シンボルデータに応じてどのチップの遷移の組み合わせになるかが、データチャネル毎に決まる。このため、Ｉ／Ｑ軸それぞれで、各データチャネルに割り当てられているゲインファクタを、同じチップの遷移の組み合わせ毎に足し合わせると、β１〜β８までのゲインファクタの総和を求めることができる。 It will be described that the sum of the gain factors is determined when the channelization code and the gain factor are determined. When the minimum SF is 2, since the symbols output from the data channel of SF = 2 are different from the first chip after the third chip, only the transition between the first chip and the second chip needs to be considered. . If limited to two chips, there are only two channelization code combinations (1, 1) and (1, -1), and combinations of chip transitions considering symbol data are (1, 1) and ( -1, -1), (1, -1), and (1, -1). For this reason, when the channelization code is determined, which transition combination of chips is determined for each data channel according to the symbol data. For this reason, the sum of gain factors from β 1 to β 8 can be obtained by adding the gain factors assigned to each data channel for each combination of transitions of the same chip on each of the I / Q axes. .

ゲインファクタの総和が決まるとチップの遷移が決まることについて説明する。オーバーシュートの大きさは、チップの遷移から求められる。このため、同じシンボル間で、位相変化をなるべく０度または１８０度にするのがよい。この理由は後述する。チャネル、ゲインファクタ、シンボルデータが１、−１のいずれか、および多重数に関わらず、次式（１）および（２）のように信号点配置を表すことができる。
遷移前（Ｉ、Ｑ）＝（β１−β２＋β５−β６、β３−β４＋β７−β８） （１）
遷移後（Ｉ、Ｑ）＝（β１−β２−β５＋β６、β３−β４−β７＋β８） （２）
上記の式（１）および（２）のように、遷移前後の信号点配置をゲインファクタの総和によって表すことができるため、ゲインファクタの総和が決まるとチップの遷移が決定される。 It will be described that the transition of the chip is determined when the sum of the gain factors is determined. The size of the overshoot is obtained from the transition of the chip. For this reason, it is preferable to change the phase change between the same symbols to 0 degree or 180 degrees as much as possible. The reason for this will be described later. Regardless of the channel, gain factor, symbol data being 1 or −1, and the number of multiplexing, the signal point arrangement can be expressed as in the following equations (1) and (2).
Before transition (I, Q) = (β 1 −β 2 + β 5 −β 6 , β 3 −β 4 + β 7 −β 8 ) (1)
After transition (I, Q) = (β 1 −β 2 −β 5 + β 6 , β 3 −β 4 −β 7 + β 8 ) (2)
As in the above equations (1) and (2), the signal point arrangement before and after the transition can be expressed by the sum of the gain factors, so that the transition of the chip is determined when the sum of the gain factors is determined.

コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ１〜β４）はチップの遷移を決定せず、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ５〜β８）がチップの遷移に影響を与えることを説明する。前述の式（１）、（２）でβ５〜β８が０の場合を考えると、次式（３）および（４）のように表される。
遷移前（Ｉ、Ｑ）＝（β１−β２、β３−β４） （３）
遷移後（Ｉ、Ｑ）＝（β１−β２、β３−β４） （４）
式（３）、（４）のように、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋのみ用いた場合は、遷移前後の信号点配置が全く同じであるため、１チップ目から２チップ目への位相変化が０度となることがわかる。なぜなら、前述の式（３）、（４）でのβ１〜β４は、１チップ目から２チップ目への位相変化が０度となる場合なので、これらの値はチップの遷移を決定しない。式（３）、（４）の特徴を考えると、β５〜β８の部分は異なる符号が付くため、チップの遷移前後で一致していない。このため、β５〜β８の値が、チップの遷移に影響を与える。 The sum of gain factors (β 1 to β 4 in the above formulas (1) and (2)) for the channelization code C SF, k where the code number k is 0 ≦ k ≦ (SF / 2-1) is a chip. Of the gain factor for the channelization code C SF, k where the code number k is (SF / 2) ≦ k ≦ (SF-1) (in the above-described equations (1) and (2)) [Beta] 5- [beta] 8 ) will affect the transition of the chip. Considering the case where β 5 to β 8 are 0 in the above formulas (1) and (2), they are expressed as the following formulas (3) and (4).
Before transition (I, Q) = (β 1 −β 2 , β 3 −β 4 ) (3)
After transition (I, Q) = (β 1 −β 2 , β 3 −β 4 ) (4)
When only the channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) is used as in equations (3) and (4), the signal point arrangement before and after the transition is completely different. Since they are the same, it can be seen that the phase change from the first chip to the second chip is 0 degree. Because of the aforementioned formula (3), the beta 1 ～Beta 4 in (4), since if the phase changes from the first chip 2 to th chip is 0 degrees, these values do not determine a transition of the chip . Considering the characteristics of the expressions (3) and (4), the parts β 5 to β 8 are different from each other, and therefore do not match before and after the transition of the chip. For this reason, the values of β 5 to β 8 affect the transition of the chip.

先に説明した特許文献１は、全てのデータチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てると位相変化が０度になり、オーバーシュートが小さくなることを開示している。しかし、特許文献１は、データチャネルの本数が多い場合、例えば、データチャネルの本数がコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てられる本数よりも多い場合に、チャネライゼーションコードを割り当てる方法について開示していない。また、ゲインファクタが異なるデータチャネルにチャネライゼーションコードを割り当てる方法についても開示していない。そこで、データチャネルの本数が多いため、全てのデータチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てられない場合にチャネライゼーションコードを割り当てる方法を説明する。式（３）、（４）の特徴であるβ１〜β４はチップの遷移を決定せず、チップの遷移前後の点が原点からどれだけ離れているかを表し、β５〜β８がチップの遷移に影響を与えている。同じチップの遷移では原点から離れているほうが位相変化は小さい。このためβ１〜β４を大きくして、β５〜β８が小さくなるようにチャネライゼーションコードを割り当てたほうが、オーバーシュートが小さい。そこで、ゲインファクタの大きなデータチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当て、残りのデータチャネルにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てたほうが、オーバーシュートが小さくなることが考えられる。 In Patent Document 1 described above, when a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned to all the data channels, the phase change becomes 0 degree, and overshooting is performed. It discloses that the chute becomes smaller. However, in Patent Literature 1, when the number of data channels is large, for example, the number of data channels to which channelization codes C SF, k with code numbers k of 0 ≦ k ≦ (SF / 2-1) are assigned. Does not disclose how to allocate channelization codes. Further, it does not disclose a method for assigning channelization codes to data channels having different gain factors. Therefore, since the number of data channels is large, channelization codes are assigned to all data channels when channelization codes C SF, k whose code numbers k are 0 ≦ k ≦ (SF / 2-1) cannot be assigned. The method will be described. Β 1 to β 4, which are the characteristics of the equations (3) and (4), do not determine the transition of the chip, represent how far the point before and after the transition of the chip is from the origin, and β 5 to β 8 represent the chip. Has an effect on the transition. In the same chip transition, the phase change is smaller as it is farther from the origin. For this reason, when β 1 to β 4 are increased and the channelization codes are assigned so that β 5 to β 8 are decreased, the overshoot is smaller. Therefore, a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned from a data channel having a large gain factor, and the code number k is (SF / 2) for the remaining data channels. It is conceivable that the overshoot becomes smaller when the channelization code C SF, k satisfying ≦ k ≦ (SF-1) is assigned.

コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ１〜β４）はチップの遷移を決定せず、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ５〜β８）がチップの遷移に影響を与える具体例を説明する。具体例の条件として、ＳＦ＝２のデータチャネル（ゲインファクタが√２乗算されて補正されている）と、ＳＦ＝４のデータチャネル（ゲインファクタが１）がＩ軸およびＱ軸にそれぞれ１本ずつあるものとする。つまりＳＦ＝２が２本、ＳＦ＝４が２本の時である。ＳＦ＝２のデータチャネルと、ＳＦ＝４のデータチャネルがＩ軸およびＱ軸にそれぞれ１本ずつあるものとする。ここでは、制御チャネルなど他チャネルとのチャネライゼーションコードの衝突は考慮しない。ゲインファクタの大きい、つまり√２が乗算されたゲインファクタ値を掛けるＳＦ＝２のデータチャネルにＣ２，０を、ゲインファクタの小さいＳＦ＝４のデータチャネルにＣ４，２（またはＣ４，３）を割り当てる。Ｉ軸のＳＦ＝２のデータチャネルのシンボルが１、Ｑ軸のＳＦ＝２のデータチャネルのシンボルが−１、Ｉ軸のＳＦ＝４のデータチャネルのシンボルが１、Ｑ軸のＳＦ＝４のデータチャネルのシンボルが−１になっているものとする。このような場合にゲインファクタの総和を求めると、β１＝√２、β２＝０、β３＝０、β４＝√２、β５＝１、β６＝０、β７＝０、β８＝１となる。これを式（１）、（２）に代入して遷移前後の信号点配置を求めると、以下のようになる。
遷移前（Ｉ、Ｑ）＝（√２＋１、−√２−１） （５）
遷移後（Ｉ、Ｑ）＝（√２−１、−√２＋１） （６）
この場合はゲインファクタが大きなものからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てている。 The sum of gain factors (β 1 to β 4 in the above formulas (1) and (2)) for the channelization code C SF, k where the code number k is 0 ≦ k ≦ (SF / 2-1) is a chip. Of the gain factor for the channelization code C SF, k where the code number k is (SF / 2) ≦ k ≦ (SF-1) (in the above-described equations (1) and (2)) [Beta] 5- [beta] 8 ) will affect the transition of the chip. As a specific example condition, SF = 2 data channels (corrected by multiplying the gain factor by √2) and SF = 4 data channels (gain factor 1) are provided for each of the I axis and the Q axis. There shall be one each. That is, when SF = 2 is two and SF = 4 is two. It is assumed that there is one data channel of SF = 2 and one data channel of SF = 4 on the I axis and the Q axis, respectively. Here, the collision of channelization codes with other channels such as the control channel is not considered. C 2,0 is applied to a data channel of SF = 2 that is multiplied by a gain factor value multiplied by √2, and C 4,2 (or C 4, is applied to a data channel of SF = 4 having a small gain factor . 3 ) Assign. I-axis SF = 2 data channel symbol is 1, Q-axis SF = 2 data channel symbol is -1, I-axis SF = 4 data channel symbol is 1, Q-axis SF = 4 Assume that the symbol of the data channel is -1. In this case, the sum of the gain factors is calculated as follows: β 1 = √2, β 2 = 0, β 3 = 0, β 4 = √2, β 5 = 1, β 6 = 0, β 7 = 0, β 8 = 1. Substituting this into equations (1) and (2) to determine the signal point arrangement before and after the transition results in the following.
Before transition (I, Q) = (√2 + 1, −√2-1) (5)
After transition (I, Q) = (√2-1, −√2 + 1) (6)
In this case, the channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned since the gain factor is large.

式（５）、（６）において√２は、遷移前後の信号点配置において値が等しいゲインファクタの総和（β１〜β４）を表し、１は、遷移前後の信号点配置において正負が反対になるゲインファクタの総和（β５〜β８）を表す。このため、式（５）、（６）の遷移前後の信号点配置において値が等しいゲインファクタの総和（β１〜β４）の値√２に対し、遷移前後の信号点配置において正負が反対になるゲインファクタの総和（β５〜β８）の値は１なので、ゲインファクタの総和（β５〜β８）はゲインファクタの総和（β１〜β４）よりも常にＩ／Ｑ軸ともに小さい。このため、遷移前後の信号点配置において、値が大きいゲインファクタの総和（β１〜β４）が、遷移前後の信号点配置の正負を常に決定している。したがって、遷移前の式（１）と遷移後の式（２）でゲインファクタの総和（β１〜β４）はＩ軸（β１−β２）、Ｑ軸（β３−β４）で、同じ形なので、ゲインファクタの総和（β１〜β４）はチップの遷移前後でＩ軸およびＱ軸成分の正負を反転させない。 In Equations (5) and (6), √2 represents the sum of gain factors (β 1 to β 4 ) having the same value in the signal point arrangement before and after the transition, and 1 is opposite in polarity in the signal point arrangement before and after the transition. Represents the sum of gain factors (β 5 to β 8 ). For this reason, the positive and negative signs are opposite in the signal point arrangement before and after the transition with respect to the value √2 of the sum (β 1 to β 4 ) of the gain factors having the same value in the signal point arrangement before and after the transition in Expressions (5) and (6). Since the value of the sum of the gain factors (β 5 to β 8 ) becomes 1, the sum of the gain factors (β 5 to β 8 ) is always higher than the sum of the gain factors (β 1 to β 4 ) on both the I / Q axes. small. For this reason, in the signal point arrangement before and after the transition, the sum of the gain factors (β 1 to β 4 ) having a large value always determines the sign of the signal point arrangement before and after the transition. Therefore, the sum of the gain factors in Equation after the transition to Equation (1) before the transition (2) (β 1 ~β 4 ) in I axis (beta 1-beta 2), Q-axis (beta 3-beta 4) Because of the same form, the sum of gain factors (β 1 to β 4 ) does not invert the positive and negative of the I-axis and Q-axis components before and after the transition of the chip.

コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）のβ１〜β４）を大きくし、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）のβ５〜β８）を小さくすると、オーバーシュートが小さくなる具体例を説明する。チップの遷移前のＩ軸成分である（β１−β２＋β５−β６）と、チップの遷移後のＩ軸成分である（β１−β２−β５＋β６）を比較すると、Ｉ軸成分はチップの遷移前後でどちらも正で、正負が反転しない。Ｑ軸成分についても同様に比較すると、Ｑ軸成分はチップの遷移前後でどちらも負で、正負が反転しない。このため、Ｉ／Ｑの各軸において、正負が反転することがないので、位相変化が非常に小さい。シンボルを変えた場合には、対象のゲインファクタの総和（β１〜β８）に−１を乗算するのに等しいが、どのデータチャネルのシンボルを変えても、絶対値の大きさは変わらないので、Ｉ／Ｑの各軸において、正負が反転することがないことがわかる。 Increase the sum of gain factors (β 1 to β 4 in the above equations (1) and (2)) for the channelization code C SF, k where the code number k is 0 ≦ k ≦ (SF / 2-1). , The sum of the gain factors for the channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) (β 5 to β 8 in the above formulas (1) and (2)) A specific example will be described in which the overshoot is reduced when is reduced. When comparing (β 1 −β 2 + β 5 −β 6 ) that is the I-axis component before the transition of the chip and (β 1 −β 2 −β 5 + β 6 ) that is the I-axis component after the transition of the chip, The I-axis component is both positive and negative before and after the transition of the chip, and the positive and negative are not reversed. Comparing the Q-axis component in the same way, the Q-axis component is negative before and after the transition of the chip, and the positive and negative are not reversed. For this reason, since the positive / negative are not reversed in each axis of I / Q, the phase change is very small. If the symbol is changed, it is equivalent to multiplying the sum of the target gain factors (β 1 to β 8 ) by −1, but the magnitude of the absolute value does not change even if the symbol of any data channel is changed. Therefore, it can be seen that the positive and negative are not reversed in each axis of I / Q.

コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）のβ５〜β８）はチップの遷移を正負で反転させる影響を与え、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ１〜β４）はチップの遷移に影響を与えないことを説明する。前述の式（１）および（２）でβ１〜β４が０の場合を考えると、以下のようになる。
遷移前（Ｉ、Ｑ）＝（β５−β６、β７−β８） （７）
遷移後（Ｉ、Ｑ）＝（−β５＋β６、−β７＋β８） （８）
式（７）、（８）のように、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋのみ用いた場合は、式（７）、（８）に示すように遷移前後の信号点配置の正負がＩ軸およびＱ軸とも入れ替わっているので、原点対称の式になっている。このため、１チップ目から２チップ目への位相変化が１８０度となることがわかる。なぜなら、前述の式（１）、（２）のβ１〜β４は、１チップ目から２チップ目への位相変化が０度となる場合なので、これらの値はチップの遷移を決定しない。式（１）、（２）の特徴を考えると、β１〜β４の部分は同じ符号が付くため、チップの遷移前後で一致している。このため、β１〜β４の値によって、チップの遷移前後の信号点配置を同じ方向に同じだけずらし、ずれた分だけ原点対称の形から遠くなるので、位相変化が小さくなる。 The sum of the gain factors for the channelization codes C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF−1) (β 5 to β 8 in the above equations (1) and (2)) is The sum of the gain factors for the channelization codes C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1), which has an effect of reversing the transition of the chip positively and negatively (the above-described equations (1), ( It is explained that β 1 to β 4 ) in 2) do not affect the transition of the chip. Considering the case where β 1 to β 4 are 0 in the above formulas (1) and (2), the following is obtained.
Before transition (I, Q) = (β 5 −β 6 , β 7 −β 8 ) (7)
After transition (I, Q) = (− β 5 + β 6 , −β 7 + β 8 ) (8)
When only the channelization code C SF, k in which the code number k is (SF / 2) ≦ k ≦ (SF-1) is used as in the equations (7) and (8), the equations (7) and ( As shown in 8), since the positive / negative of the signal point arrangement before and after the transition is switched for both the I axis and the Q axis, the equation is symmetrical with respect to the origin. Therefore, it can be seen that the phase change from the first chip to the second chip is 180 degrees. This is because β 1 to β 4 in the above formulas (1) and (2) are cases where the phase change from the first chip to the second chip is 0 degree, and these values do not determine the transition of the chip. Considering the characteristics of the expressions (1) and (2), the parts β 1 to β 4 are given the same reference numerals, and therefore match before and after the transition of the chip. For this reason, the signal point arrangement before and after the transition of the chip is shifted in the same direction by the same value according to the values of β 1 to β 4, and the amount of the shift is far from the symmetrical form of the origin, so that the phase change becomes small.

全てのデータチャネルにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てると位相変化が１８０度になり、オーバーシュートが小さくなることが導かれる。しかし、上記説明の方法では、データチャネルの本数が多い場合には、チャネライゼーションコードを割り当てられない場合がある。例えば、データチャネルの本数が、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てられる本数よりも多い場合に、チャネライゼーションコードを割り当てる方法について以下説明する。式（１）、（２）の特徴であるβ５〜β８は位相変化が１８０度となる場合なので、チップの遷移を決定しないβ１〜β４が位相変化を小さくする方向に影響を与えている。このためβ５〜β８を大きくして、β１〜β４が小さくなるようにチャネライゼーションコードを割り当てたほうが、位相変化が１８０度に近くなり、オーバーシュートが小さい。そこで、ゲインファクタの大きなデータチャネルからコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当て、残りのデータチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てたほうが、オーバーシュートが小さくなることが考えられる。 If channelization codes C SF, k whose code numbers k are (SF / 2) ≦ k ≦ (SF-1) are assigned to all the data channels, the phase change becomes 180 degrees and the overshoot is reduced. It is burned. However, in the method described above, when the number of data channels is large, there are cases where channelization codes cannot be assigned. For example, a method of assigning channelization codes when the number of data channels is larger than the number of channelization codes C SF, k in which the code number k is (SF / 2) ≦ k ≦ (SF-1). Is described below. Since β 5 to β 8, which are the characteristics of the equations (1) and (2), are when the phase change is 180 degrees, β 1 to β 4 that do not determine the transition of the chip affects the direction of reducing the phase change ing. For this reason, when β 5 to β 8 are increased and channelization codes are assigned so that β 1 to β 4 are decreased, the phase change is closer to 180 degrees and the overshoot is smaller. Therefore, a channelization code C SF, k having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned from a data channel having a large gain factor, and the code number k is 0 ≦ k to the remaining data channels. It is conceivable that the overshoot becomes smaller when the channelization code C SF, k ≦ (SF / 2-1) is assigned.

コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ５〜β８）はチップの遷移を決定せず、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ１〜β４）がチップの遷移に影響を与える具体例を説明する。具体例の条件として、ＳＦ＝２のデータチャネル（ゲインファクタが√２）と、ＳＦ＝４のデータチャネル（ゲインファクタが１）がＩ軸およびＱ軸にそれぞれ１本ずつあるものとする。つまりＳＦ＝２が２本、ＳＦ＝４が２本の時である。ＳＦ＝２のデータチャネルと、ＳＦ＝４のデータチャネルがＩ軸およびＱ軸にそれぞれ１本ずつあるものとする。ゲインファクタの大きいＳＦ＝２のデータチャネルにＣ２，１を、ゲインファクタの小さいＳＦ＝４のデータチャネルにＣ４，０（またはＣ４，１）を割り当てる。Ｉ軸のＳＦ＝２のデータチャネルのシンボルが１、Ｑ軸のＳＦ＝２のデータチャネルのシンボルが−１、Ｉ軸のＳＦ＝４のデータチャネルのシンボルが１、Ｑ軸のＳＦ＝４のデータチャネルのシンボルが−１となっている場合において、ゲインファクタの総和を求めると、β１＝１、β２＝０、β３＝０、β４＝１、β５＝√２、β６＝０、β７＝０、β８＝√２となる。これを式（１）、（２）に代入して遷移前後の信号点配置を求めると、以下のようになる。
遷移前（Ｉ、Ｑ）＝（１＋√２、−１−√２） （９）
遷移後（Ｉ、Ｑ）＝（１−√２、−１＋√２） （１０）
この場合はゲインファクタが大きなものからコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てている。 Sum of gain factors for channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) (β 5 to β 8 in the above-described equations (1) and (2)) Does not determine the transition of the chip, and the sum of the gain factors for the channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) (in the above formulas (1) and (2)) [Beta] 1- [beta] 4 ) will affect the transition of the chip. As a condition of the specific example, it is assumed that there is one data channel with SF = 2 (gain factor is √2) and one data channel with SF = 4 (gain factor is 1), one on each of the I axis and the Q axis. That is, when SF = 2 is two and SF = 4 is two. It is assumed that there is one data channel of SF = 2 and one data channel of SF = 4 on the I axis and the Q axis, respectively. C 2,1 is assigned to a data channel with a large gain factor of SF = 2, and C 4,0 (or C 4,1 ) is assigned to a data channel with a small gain factor of SF = 4. I-axis SF = 2 data channel symbol is 1, Q-axis SF = 2 data channel symbol is -1, I-axis SF = 4 data channel symbol is 1, Q-axis SF = 4 When the symbol of the data channel is −1, the sum of gain factors is obtained as follows: β 1 = 1, β 2 = 0, β 3 = 0, β 4 = 1, β 5 = √2, β 6 = 0, β 7 = 0, and β 8 = √2. Substituting this into equations (1) and (2) to determine the signal point arrangement before and after the transition results in the following.
Before transition (I, Q) = (1 + √2, −1−√2) (9)
After transition (I, Q) = (1−√2, −1 + √2) (10)
In this case, channelization codes C SF, k having a code number k of (SF / 2) ≦ k ≦ (SF-1) are assigned since the gain factor is large.

式（９）、（１０）において√２は、遷移前後の信号点配置において正負が反対になるゲインファクタの総和（β５〜β８）を表し、１は、遷移前後の信号点配置において値が等しいゲインファクタの総和（β１〜β４）を表す。このため、式（９）、（１０）の遷移前後の信号点配置において正負が反対になるゲインファクタの総和（β５〜β８）の値√２に対し、遷移前後の信号点配置において値が等しいゲインファクタの総和（β１〜β４）の値は１なので、ゲインファクタの総和（β１〜β４）はゲインファクタの総和（β５〜β８）よりも常にＩ／Ｑ軸ともに小さい。このため、遷移前後の信号点配置において、値が大きいゲインファクタの総和（β５〜β８）が、遷移前後の信号点配置の正負を常に決定している。したがって、遷移前の式（１）と遷移後の式（２）でゲインファクタの総和（β５〜β８）は、式（１）でＩ軸（β５−β６）、Ｑ軸（β７−β８）に対し、式（２）でＩ軸（β６−β５）、Ｑ軸（β８−β７）と正負が反対になるので、ゲインファクタの総和（β５〜β８）は、チップの遷移前後でＩ／Ｑ軸成分の正負を常に反転させる。 In Equations (9) and (10), √2 represents the sum of gain factors (β 5 to β 8 ) whose signs are opposite in the signal point arrangement before and after the transition, and 1 is a value in the signal point arrangement before and after the transition. Represents the sum (β 1 to β 4 ) of gain factors with equal. For this reason, the value √2 of the sum (β 5 to β 8 ) of the gain factors whose signs are opposite in the signal point arrangement before and after the transitions of the expressions (9) and (10) is a value in the signal point arrangement before and after the transition. Since the value of the sum of gain factors with equal (β 1 to β 4 ) is 1, the sum of gain factors (β 1 to β 4 ) is always higher than the sum of gain factors (β 5 to β 8 ) on both the I / Q axes. small. For this reason, in the signal point arrangement before and after the transition, the sum of the gain factors (β 5 to β 8 ) having a large value always determines the sign of the signal point arrangement before and after the transition. Therefore, the sum (β 5 to β 8 ) of the gain factors in the expression (1) before the transition and the expression (2) after the transition is the I axis (β 5 −β 6 ) and the Q axis (β 7− β 8 ), since the positive and negative of the I axis (β 6 −β 5 ) and the Q axis (β 8 −β 7 ) are opposite in the formula (2), the sum of the gain factors (β 5 to β 8) ) Always inverts the sign of the I / Q axis component before and after the transition of the chip.

コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ５〜β８）を大きくし、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋに対するゲインファクタの総和（前述の式（１）、（２）でのβ１〜β４）を小さくすると、オーバーシュートが小さくなる具体例を説明する。遷移前のＩ軸成分である（β１−β２＋β５−β６）と、遷移後のＩ軸成分である（β１−β２−β５＋β６）を比較すると、Ｉ軸成分はチップの遷移前が正でチップの遷移後が負であり、正負が反転する。Ｑ軸成分についても同様に比較すると、Ｑ軸成分はチップの遷移前が負でチップの遷移後が正であり、正負が反転する。このため、Ｉ、Ｑの各軸において、正負が常に反転しているので、位相変化が非常に大きい。シンボルを変えた場合には、対象のゲインファクタの総和（β１〜β８）に−１を乗算するのに等しいが、どのデータチャネルのシンボルを変えても、Ｉ／Ｑの各軸において、常に正負が反転することがわかる。 Sum of gain factors for channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) (β 5 to β 8 in the above-described equations (1) and (2)) And the sum of gain factors for channelization codes C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) (β 1 to β in the above formulas (1) and (2)) A specific example in which the overshoot is reduced when 4 ) is reduced will be described. Comparing the (β 1 −β 2 + β 5 −β 6 ) which is the I axis component before the transition with the (β 1 −β 2 −β 5 + β 6 ) which is the I axis component after the transition, the I axis component is Before the chip transition is positive, after the chip transition is negative, and the positive and negative are reversed. Similarly comparing the Q-axis component, the Q-axis component is negative before the transition of the chip, positive after the transition of the chip, and the sign is reversed. For this reason, since the positive and negative signs are always reversed on the I and Q axes, the phase change is very large. If the symbol is changed, it is equivalent to multiplying the sum of the target gain factors (β 1 to β 8 ) by −1. However, if the symbol of any data channel is changed, in each axis of I / Q, It can be seen that positive and negative are always reversed.

ゲインファクタの総和が決まるとＩ／Ｑ軸のチップに対する重み付け係数が決まることについて説明する。Ｉ／Ｑ軸のチップに対する重み付け係数とは、遷移前または遷移後のチップにおいて、ＨＰＳＫ変調直前のチップのＩ／Ｑ軸それぞれの成分（ベクトルを直行軸に分解した場合の水平軸成分と垂直軸成分）のことである。つまり、この重み付け係数は、多重化後（各データチャネルへのチャネライゼーションコード乗算後）のＩ／Ｑ平面軸（チップ単位）に対して掛けられる係数である。式（１）、（２）に示すように、Ｉ／Ｑ軸のチップに対する重み付け係数は、ゲインファクタの総和β１〜β８によって定義されているので、ゲインファクタの総和が決まれば自動的に決まる（各データチャネルは多重化されて１つの信号空間に配置されるため、１つのデータチャネルのあるチップがどの場所に配置されるのかは、そのデータチャネルの各シンボルデータと、そのシンボルデータに対して乗算されているゲインファクタに依存する）。 The fact that the weighting coefficient for the I / Q axis chip is determined when the sum of the gain factors is determined will be described. The weighting coefficient for the I / Q axis chip is the component of each of the I / Q axes of the chip immediately before HPSK modulation in the chip before or after the transition (the horizontal axis component and the vertical axis when the vector is decomposed into orthogonal axes) Component). In other words, this weighting coefficient is a coefficient that is multiplied with respect to the I / Q plane axis (chip unit) after multiplexing (after channelization code multiplication to each data channel). As shown in the equations (1) and (2), the weighting coefficient for the I / Q axis chip is defined by the gain factors total β 1 to β 8 , and therefore automatically when the gain factor total is determined. (Since each data channel is multiplexed and arranged in one signal space, the location where a chip with one data channel is arranged depends on each symbol data of the data channel and the symbol data. Depending on the gain factor being multiplied).

Ｉ／Ｑ軸のチップに対する重み付け係数が決まると位相変化（角度）が決まることについて説明する。式（１）は遷移前のＩ／Ｑ軸のチップに対する重み付け係数を表し、式（２）は遷移後のＩ／Ｑ軸のチップに対する重み付け係数を表している。各Ｉ／Ｑ軸のチップに対する重み付け係数は、コンスタレーションのＩ／Ｑ軸の成分を表しているため、式（１）と式（２）からそれぞれ遷移前と遷移後のコンスタレーションが求められ、２つの式の差分をとることによってチップの遷移が求まる。   It will be described that the phase change (angle) is determined when the weighting coefficient for the I / Q-axis chip is determined. Expression (1) represents the weighting coefficient for the I / Q-axis chip before transition, and Expression (2) represents the weighting coefficient for the I / Q-axis chip after transition. Since the weighting coefficient for each I / Q axis chip represents the I / Q axis component of the constellation, the constellation before and after the transition is obtained from the equations (1) and (2), respectively. The transition of the chip is obtained by taking the difference between the two expressions.

ゲインファクタがより大きいチャネルにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを全て与えて、ゲインファクタのより小さいチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを与えると、位相変化が０度または１８０度に近くなることを説明する。オーバーシュートを小さくするためには、Ｃ２，０、Ｃ４，０、Ｃ４，１と、Ｃ２，１、Ｃ４，２、Ｃ４，３とがなるべく混ざらないようすることが求められる。位相変化θは、ゲインファクタの総和であるβ１〜β８によって決定されるので、位相変化θを決定する度合いの大きなチャネルからＣ２，０、Ｃ４，０、Ｃ４，１を割り当てるか、あるいは、Ｃ２，１、Ｃ４，２、Ｃ４，３を割り当てる。位相変化θはチップの遷移によって、すなわちＩ／Ｑ軸のチップに対する重み付け係数によって決まる。位相変化θを決定する度合いが大きいということは、Ｉ／Ｑ軸のチップに対する重み付け係数が大きく、つまりゲインファクタやデータ量が大きく、ＳＦが小さいということである。したがって、位相変化θを決定する度合いの大きなチャネルからＣ２，０、Ｃ４，０、Ｃ４，１（Ｃ２，１、Ｃ４，２、Ｃ４，３）を割り当てると、位相変化θが０度または１８０度になるのでオーバーシュートが小さくなる。β１〜β８に与える影響の大きさはゲインファクタで求めることができるので、実施の形態２と同様になるべくゲインファクタの大きいチャネルからＣ２，０、Ｃ４，０、Ｃ４，１（Ｃ２，１、Ｃ４，２、Ｃ４，３）を割り当てる方法がよい。 A channel with a larger gain factor is given all channelization codes C SF, k whose code numbers k are (SF / 2) ≦ k ≦ (SF-1), and a code number k is 0 for a channel with a smaller gain factor. It will be described that when a channelization code C SF, k satisfying ≦ k ≦ (SF / 2-1) is given, the phase change becomes close to 0 degree or 180 degrees. In order to reduce the overshoot, it is required that C 2,0 , C 4,0 , C 4,1 and C 2,1 , C 4,2 , C 4,3 are not mixed as much as possible. . Since the phase change θ is determined by β 1 to β 8 that is the sum of the gain factors, is C 2,0 , C 4,0 , C 4,1 assigned from a channel with a large degree of determining the phase change θ? Alternatively, C 2,1 , C 4,2 and C 4,3 are assigned. The phase change θ is determined by the transition of the chip, that is, the weighting coefficient for the chip on the I / Q axis. A large degree of determining the phase change θ means that the weighting coefficient for the I / Q-axis chip is large, that is, the gain factor and the data amount are large, and the SF is small. Therefore, if C 2,0 , C 4,0 , C 4,1 (C 2,1 , C 4,2 , C 4,3 ) are assigned from channels having a large degree of determining the phase change θ, the phase change θ Becomes 0 degree or 180 degrees, so the overshoot becomes small. Since the magnitude of the influence on β 1 to β 8 can be obtained by a gain factor, C 2,0 , C 4,0 , C 4,1 ( C 2,1 , C 4,2 , C 4,3 ) are preferably assigned.

Ｉ／Ｑ軸のどちらも、ゲインファクタの大きいデータチャネル１本だけでコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを全部使用する場合について説明する。このような場合、ゲインファクタが小さいチャネルにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを与えて、ゲインファクタの大きいチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを与えることになり、結果的にオーバーシュートが小さくなる。Ｉ／Ｑ軸のどちらも、ゲインファクタの大きいデータチャネル１本だけでコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを全部使用してしまう場合は、ゲインファクタの大きなデータチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋが割り当てられると、上記と同じ軸にある残りのデータチャネルに対してコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋが割り当てられることが一意に決まる。このことは、ゲインファクタの大きくないデータチャネルのどれかにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋが割り当てられると、ゲインファクタの大きなデータチャネルにコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋが割り当てられることが一意に決まることを意味する。同様のことが、ゲインファクタの大きなデータチャネルにコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる場合にもいえる。このような場合には、ゲインファクタの大きなデータチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）のチャネライゼーションコードを割り当てることは、ゲインファクタの小さなデータチャネルからコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）のチャネライゼーションコードを割り当てることと同じである。このため、ゲインファクタの大きいデータチャネル１本だけで上側のチャネライゼーションコードを全部使用してしまう場合は、ゲインファクタの小さなデータチャネルからチャネライゼーションコードを割り当ててもかまわない。例えばＳＦ＝２のデータチャネルとＳＦ＝４のデータチャネルがそれぞれＩ／Ｑに１本ずつあるような場合には、ＳＦ＝２のデータチャネル１本で、片側のコードを全て使用するので、ＳＦ＝２のデータチャネルから割り当てても、ＳＦ＝４のデータチャネルから割り当ててもかまわない。 A description will be given of a case where both of the I / Q axes use all the channelization codes C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) with only one data channel having a large gain factor. . In such a case, a channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) is given to a channel with a small gain factor, and a code number k is assigned to a channel with a large gain factor. Gives a channelization code C SF, k in which 0 ≦ k ≦ (SF / 2-1), resulting in a smaller overshoot. When both I / Q axes use the entire channelization code C SF, k with code number k of 0 ≦ k ≦ (SF / 2-1) with only one data channel with a large gain factor When a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned to a data channel having a large gain factor, the remaining data channels on the same axis as described above are assigned It is uniquely determined that a channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF−1) is assigned. This means that if a channelization code C SF, k having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned to one of the data channels having a small gain factor, the gain factor is large. This means that it is uniquely determined that a channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) is assigned to the data channel. The same applies to the case where a channelization code C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) is assigned to a data channel having a large gain factor. In such a case, assigning a channelization code with a code number k of 0 ≦ k ≦ (SF / 2-1) from a data channel with a large gain factor means that the code number k is ( This is the same as assigning a channelization code of (SF / 2) ≦ k ≦ (SF-1). For this reason, when all the upper channelization codes are used with only one data channel having a large gain factor, the channelization codes may be allocated from the data channel having a small gain factor. For example, when there is one data channel of SF = 2 and one data channel of SF = 4 each in I / Q, since one data channel of SF = 2 uses all the codes on one side, SF = 2 from the data channel of SF = 2, or from the data channel of SF = 4.

ゲインファクタが大きいものとゲインファクタの小さいものを交互に割り当てると位相変化が９０度に近くなることを説明する。ゲインファクタが大きいものと小さいものを交互にチャネライゼーションコードを割り当てた場合、例えばＳＦ＝２のデータチャネルが２本、ＳＦ＝４のデータチャネルが２本（Ｉ／Ｑ軸それぞれ１本ずつ）の場合に、Ｉ側のＳＦ＝２のデータチャネルにＣ２，０を、Ｑ側のＳＦ＝４のデータチャネルにＣ４，１を、Ｉ側のＳＦ＝４のデータチャネルにＣ４，２を、Ｑ側のＳＦ＝２のデータチャネルにＣ２，１を割り当てると、位相変化が９０度に近くなる。 It will be explained that the phase change becomes close to 90 degrees when the gain factor is large and the gain factor is alternately assigned. When channelization codes are assigned alternately with a large gain factor and a small gain factor, for example, two data channels with SF = 2 and two data channels with SF = 4 (one for each I / Q axis) In this case, C 2,0 is assigned to the I-side SF = 2 data channel, C 4,1 is assigned to the Q-side SF = 4 data channel, and C 4,2 is assigned to the I-side SF = 4 data channel. If C 2,1 is assigned to the Q side SF = 2 data channel, the phase change becomes close to 90 degrees.

図３９は、ＨＳ−ＤＰＣＣＨがない場合のＳＦの大小によるチャネライゼーションコードの割り当て方のフローチャートである。ＳＴＥＰ３９００において、ゲインファクタ別コード割当部２１は、Ｉ側、Ｑ側それぞれのＳＦ＝２のデータチャネル（Ｅ−ＤＰＤＣＨ）にＣ２，１を割り当て、記憶部１５に記憶する。先にＳＦが小さいデータチャネルにチャネライゼーションコードを割り当てることにより、上記説明の実施の形態１〜７と同様に、オーバーシュートを少なくすることができる。以下のＳＴＥＰ３９０１〜ＳＴＥＰ３９０５では、データチャネルに空いているチャネライゼーションコードを効率よく割り当てる方法を説明する。ＳＴＥＰ３９０１において、残コード割当部２２は、Ｑ側のＳＦ＝４のデータチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，１を割り当て、記憶部１５に記憶する。ＳＴＥＰ３９０２において、残コード割当部２２は、ＤＰＤＣＨを使用中であるか判断する。ＤＰＤＣＨを使用中であれば、ＳＴＥＰ３９０５が実行される。一方、ＤＰＤＣＨが使用されていなければ、ＳＴＥＰ３９０３が実行される。ＳＴＥＰ３９０３において、残コード割当部２２は、Ｅ−ＤＰＣＣＨがＩ側にあるか判断する。Ｅ−ＤＰＣＣＨがＩ側にあれば、ＳＴＥＰ３９０５が実行される。Ｅ−ＤＰＣＣＨがＩ側になければ、ＳＴＥＰ３９０４が実行される。ＳＴＥＰ３９０４において、残コード割当部２２は、Ｉ側のＳＦ＝４のデータチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，１またはＣ４，０を割り当て、記憶部１５に記憶する。ＳＴＥＰ３９０５では、残コード割当部２２は、Ｉ側のＳＦ＝４のデータチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，０を割り当て、記憶部１５に記憶する。 FIG. 39 is a flowchart of how to allocate channelization codes depending on the size of SF when there is no HS-DPCCH. In STEP 3900, the gain factor-specific code assigning unit 21 assigns C 2,1 to the SF = 2 data channel (E-DPDCH) on each of the I side and the Q side, and stores them in the storage unit 15. By assigning a channelization code to a data channel having a small SF first, overshoot can be reduced as in the first to seventh embodiments described above. In the following STEP 3901 to STEP 3905, a method for efficiently assigning an empty channelization code to a data channel will be described. In STEP 3901, the remaining code allocation unit 22 allocates C 4,1 to the data channel (E-DPDCH) of SF = 4 on the Q side, and stores it in the storage unit 15. In STEP 3902, the remaining code allocation unit 22 determines whether the DPDCH is being used. If DPDCH is in use, STEP 3905 is executed. On the other hand, if DPDCH is not used, STEP 3903 is executed. In STEP 3903, the remaining code allocation unit 22 determines whether the E-DPCCH is on the I side. If E-DPCCH is on the I side, STEP 3905 is executed. If E-DPCCH is not on the I side, STEP 3904 is executed. In STEP 3904, the remaining code assigning unit 22 assigns C 4,1 or C 4,0 to the data channel (E-DPDCH) of SF = 4 on the I side and stores it in the storage unit 15. In STEP 3905, the remaining code allocating unit 22 allocates C 4,0 to the data channel (E-DPDCH) of SF = 4 on the I side and stores it in the storage unit 15.

Ｅ−ＤＰＣＣＨのチャネライゼーションコードは、Ｉ側にＳＦ＝２のデータチャネル（Ｅ−ＤＰＤＣＨ）とＳＦ＝４のデータチャネル（Ｅ−ＤＰＤＣＨ）を１つずつ乗せることができるようにＣ２５６，ｋ（６４≦ｋ≦１２７）のチャネライゼーションコードを用いることが望ましい。この理由については後述する。但し、この前提はＥ−ＤＰＤＣＨを使用中にＤＰＤＣＨを使用する可能性があるとした場合であり、Ｅ−ＤＰＤＣＨを使用中にＤＰＤＣＨを使用しないのであれば、０≦ｋ≦１２７であればｋはどの値でもかまわない。この場合は、ＳＴＥＰ３９０５において、Ｅ−ＤＰＣＣＨのコード番号ｋが０≦ｋ≦６３であれば、データチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，１を割り当て、Ｅ−ＤＰＣＣＨのコード番号ｋが６４≦ｋ≦１２７であれば、データチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，０を割り当てることになる。このフローチャートではチャネライゼーションコードを割り当てる時間的順序を決定しておらず、割り当てる優先順序を決定している。例えば、制御部９０５がチャネライゼーションコードを設定するタイミングは同じでよい。 The channelization code of E-DPCCH is C 256, k (in order to be able to carry one SF = 2 data channel (E-DPDCH) and one SF = 4 data channel (E-DPDCH) on the I side. It is desirable to use a channelization code of 64 ≦ k ≦ 127). The reason for this will be described later. However, this premise is that there is a possibility of using DPDCH while using E-DPDCH. If DPDCH is not used while using E-DPDCH, if 0 ≦ k ≦ 127, k Can be any value. In this case, if the code number k of E-DPCCH is 0 ≦ k ≦ 63 in STEP 3905, C 4,1 is assigned to the data channel (E-DPDCH), and the code number k of E-DPCCH is 64 ≦ k. If ≦ 127, C 4,0 is assigned to the data channel (E-DPDCH). In this flowchart, the temporal order for assigning channelization codes is not determined, but the priority order for assignment is determined. For example, the timing when the control unit 905 sets the channelization code may be the same.

図４０は、ＨＳ−ＤＰＣＣＨがない場合のＳＦの大小によってチャネライゼーションコードを割り当てる例である。リリース５（Ｒｅｌ５）用のＤＰＤＣＨ１は、６４ｋｂｐｓで送信すると仮定すると、Ｃ１６，４が割り当てられる。Ｅ−ＤＰＣＣＨは、Ｃ２５６，２が割り当てられている。まず、ＳＦ＝２のデータチャネルであるＥ−ＤＰＤＣＨ１とＥ−ＤＰＤＣＨ２にチャネライゼーションコードＣ２，１を割り当てる。次にＱ側のＳＦ＝４のデータチャネルであるＥ−ＤＰＤＣＨ４にチャネライゼーションコードＣ４，１を割り当てる。次にＩ側のＳＦ＝４のデータチャネルであるＥ−ＤＰＤＣＨ３には、Ｉ側にＤＰＤＣＨがあるので、チャネライゼーションコードＣ４，０を割り当てる。 FIG. 40 is an example in which channelization codes are assigned depending on the size of SF when there is no HS-DPCCH. Assuming that DPDCH 1 for Release 5 (Rel5) is transmitted at 64 kbps, C 16,4 is assigned. The C- 256,2 is assigned to the E-DPCCH. First, channelization codes C 2 and 1 are assigned to E-DPDCH 1 and E-DPDCH 2 which are data channels of SF = 2. Next, channelization code C 4,1 is assigned to E-DPDCH 4 which is a data channel of SF = 4 on the Q side. Next, since E-DPDCH 3 which is a data channel of SF = 4 on the I side has DPDCH on the I side, channelization code C 4,0 is assigned.

図４１に、Ｉ軸におけるチャネライゼーションコードのコードツリーを示す。Ｉ軸４１００におけるコードツリーは、上記実施の形態７の説明で用いたＩ軸におけるチャネライゼーションコードのコードツリーである。図４１に示す４１０１ａ〜４１０１ｎは、各ＳＦ（ＳＦ＝２、ＳＦ＝４、ＳＦ＝８）におけるチャネライゼーションコードである。コードツリーの太線４１０２は、チャネライゼーションコード４１０１ａ（Ｃ２，０）、４１０１ｄ（Ｃ４，１）、４１０１ｉ（Ｃ８，２）がＤＰＤＣＨに使用されていることを示している。ＤＰＤＣＨに割り当てられたチャネライゼーションコード４１０１ａ（Ｃ２，０）、４１０１ｄ（Ｃ４，１）、４１０１ｉ（Ｃ８，２）は、他のチャネルに割り当てることはできない。Ｉ軸にＳＦ＝２のデータチャネルとＳＦ＝４のデータチャネルをそれぞれ１本ずつ割り当てるとすると、ＤＰＤＣＨの番号を変えると、リリース５の基地局が互換性を取れなくなるので、ソフトハンドオーバが困難になる。したがって、ＤＰＤＣＨが使用中のチャネライゼーションコードには割り当てられない。そこで、まず、ＳＦ＝２のデータチャネルにチャネライゼーションコード４１０１ｂ（Ｃ２，１）を割り当て、次にＳＦ＝４のデータチャネルにチャネライゼーションコード４１０１ｃ（Ｃ４，０）を割り当てるのがよい。したがって、Ｅ−ＤＰＣＣＨは、Ｉ側で用いる場合、ＳＦ＝２５６とするとＣ２５６，ｋ（６４≦ｋ≦１２７）のチャネライゼーションコードを用いるのが望ましい。 FIG. 41 shows a code tree of channelization codes on the I axis. The code tree in the I axis 4100 is a code tree of channelization codes in the I axis used in the description of the seventh embodiment. 41, 4101a to 4101n shown in FIG. 41 are channelization codes in each SF (SF = 2, SF = 4, SF = 8). Thick line 4102 code tree, channelization code 4101a (C 2,0), 4101d ( C 4,1), 4101i (C 8,2) indicates that it is used in the DPDCH. DPDCH assigned channelization codes 4101a (C 2,0), 4101d ( C 4,1), 4101i (C 8,2) can not be allocated to other channels. If one data channel of SF = 2 and one data channel of SF = 4 are assigned to the I axis, if the DPDCH number is changed, the release 5 base station becomes incompatible, making soft handover difficult. Become. Therefore, DPDCH is not assigned to the channelization code in use. Therefore, it is preferable to first assign the channelization code 4101b (C 2,1 ) to the data channel with SF = 2 and then assign the channelization code 4101c (C 4,0 ) to the data channel with SF = 4. Therefore, when E-DPCCH is used on the I side, it is desirable to use a channelization code of C 256, k (64 ≦ k ≦ 127) when SF = 256.

図４２に、Ｑ軸におけるチャネライゼーションコードのコードツリーを示す。図４２に示す４２０１ａ〜４２０１ｎは、各ＳＦ（ＳＦ＝２、ＳＦ＝４、ＳＦ＝８）におけるチャネライゼーションコードである。コードツリーの太線４２０２は、チャネライゼーションコード４２０１ａ（Ｃ２，０）、４２０１ｃ（Ｃ４，０）、４２０１ｇ（Ｃ８，０）がＤＰＣＣＨに使用されていることを示している。また、コードツリーの太線４２０３は、チャネライゼーションコード４２０１ａ（Ｃ２，０）、４２０１ｄ（Ｃ４，１）、４２０１ｉ（Ｃ８，２）がＨＳ−ＤＰＣＣＨに使用されていることを示している。Ｑ軸にＳＦ＝２のデータチャネルとＳＦ＝４のデータチャネルをそれぞれ１本ずつ割り当てるとすると、通信を行う上で必ず使用されるＤＰＣＣＨが使用中のチャネライゼーションコードは割り当てられないため、まず、ＳＦ＝２のデータチャネルにチャネライゼーションコード４２０１ｂ（Ｃ２，１）を割り当て、次にＳＦ＝４のデータチャネルにチャネライゼーションコード４２０１ｄ（Ｃ４，１）を割り当てるのが好ましい。しかし、チャネライゼーションコード４２０１ｄ（Ｃ４，１）はＨＳ−ＤＰＣＣＨで使用中であるため、このままではＨＳ−ＤＰＣＣＨと衝突してしまう。ＨＳ−ＤＰＣＣＨはソフトハンドオーバしないので、コード番号を変えても従来の基地局と互換性を維持することができる。そこで、Ｑ軸にＳＦ＝２のデータチャネルとＳＦ＝４のデータチャネルをそれぞれ１本ずつ割り当てるとすると、ＨＳ−ＤＰＣＣＨのコード割り当てをデータチャネル（Ｅ−ＤＰＤＣＨ）との衝突を避けるために、Ｃ２５６，ｋ（１≦ｋ≦６３）のチャネライゼーションコードで、例えばＣ２５６，１またはＣ２５６，３２に設定する。但し、データチャネル（Ｅ−ＤＰＤＣＨ）の本数があらかじめＨＳ−ＤＰＣＣＨと衝突しない本数に制限されている場合は、ＨＳ−ＤＰＣＣＨのコード割り当て方をリリース５と同じように設定してもよい。また、Ｅ−ＤＰＣＣＨは、Ｑ側で用いる場合は、ＳＦ＝２５６とするとＣ２５６，ｋ（１≦ｋ≦６３）のチャネライゼーションコードで、ＨＳ−ＤＰＣＣＨと衝突しないチャネライゼーションコードを用いるのが望ましい。 FIG. 42 shows a code tree of channelization codes on the Q axis. 42201a to 4201n shown in FIG. 42 are channelization codes in each SF (SF = 2, SF = 4, SF = 8). A thick line 4202 in the code tree indicates that channelization codes 4201a (C 2,0 ), 4201c (C 4,0 ), 4201 g (C 8,0 ) are used for the DPCCH. Also, a thick line 4203 code tree shows that channelization codes 4201a (C 2,0), 4201d ( C 4,1), 4201i (C 8,2) is used in the HS-DPCCH. If one data channel of SF = 2 and one data channel of SF = 4 are assigned to the Q axis, respectively, the channelization code that is in use for the DPCCH that is always used for communication is not assigned. Preferably, channelization code 4201b (C 2,1 ) is assigned to the data channel with SF = 2, and then channelization code 4201d (C 4,1 ) is assigned to the data channel with SF = 4. However, since the channelization code 4201d (C 4,1 ) is being used in the HS-DPCCH, it will collide with the HS-DPCCH as it is. Since HS-DPCCH does not perform soft handover, compatibility with a conventional base station can be maintained even if the code number is changed. Therefore, if one data channel of SF = 2 and one data channel of SF = 4 are allocated to the Q axis, respectively, in order to avoid collision of HS-DPCCH code allocation with the data channel (E-DPDCH), C The channelization code of 256, k (1 ≦ k ≦ 63) is set to C 2561,1 or C 256,32 , for example. However, if the number of data channels (E-DPDCH) is limited in advance to the number that does not collide with HS-DPCCH, the code allocation method of HS-DPCCH may be set in the same manner as in Release 5. Also, when using E-DPCCH on the Q side, it is desirable to use a channelization code of C 256, k (1 ≦ k ≦ 63) that does not collide with HS-DPCCH when SF = 256. .

図４３は、ＨＳ−ＤＰＣＣＨがある場合のＳＦの大小によるチャネライゼーションコードの割り当て方のフローチャートである。ＳＴＥＰ４３００において、制御部９０５は、ＨＳ−ＤＰＣＣＨのコード割り当てをＣ２５６，ｋ（１≦ｋ≦６３）に設定する。例えばＣ２５６，１またはＣ２５６，３２に設定する。但し、初めからデータチャネル（Ｅ−ＤＰＤＣＨ）の本数が３本以下に制限されている場合は、ＨＳ−ＤＰＣＣＨのコードの割り当て方がリリース５と同じでもよい。この場合はＳＴＥＰ４３００を省略することができる。ＳＴＥＰ４３０１において、ゲインファクタ別コード割当部２１は、Ｉ側、Ｑ側のＳＦ＝２のデータチャネル（Ｅ−ＤＰＤＣＨ）にそれぞれＣ２，１を割り当て、記憶部１５に記憶する。そして、ＳＴＥＰ４３０２において、残コード割当部２２は、Ｉ側のＳＦ＝４のデータチャネルにＣ４，０を割り当て、記憶部１５に記憶する。Ｃ４，１を割り当てるとＤＰＤＣＨと衝突するためである。また、ＳＴＥＰ４３０３において、残コード割当部２２は、Ｑ側のＳＦ＝４のデータチャネル（Ｅ−ＤＰＤＣＨ）にＣ４，１を割り当て、記憶部１５に記憶する。Ｃ４，０を割り当てるとＤＰＣＣＨと衝突するためである。ＤＰＣＣＨもＤＰＤＣＨもリリース９９（Ｒ９９）で規格化されたチャネルなので、チャネライゼーションコード番号を変えた場合に、バックワードコンパティビリティー（旧版互換性）がなくなるので、ソフトハンドオーバができなくなる。このフローチャートではチャネライゼーションコードを割り当てる時間的順序を決定しておらず、割り当てる優先順序を決定している。制御部９０５がチャネライゼーションコードを設定するタイミングは同じでよい。 FIG. 43 is a flowchart of how channelization codes are assigned depending on the size of SF when there is an HS-DPCCH. In STEP 4300, the control unit 905 sets the code assignment of HS-DPCCH to C 256, k (1 ≦ k ≦ 63). For example, it is set to C 256,1 or C 256,32 . However, when the number of data channels (E-DPDCH) is limited to 3 or less from the beginning, the HS-DPCCH code allocation method may be the same as in Release 5. In this case, STEP 4300 can be omitted. In STEP 4301, the gain factor-specific code allocation unit 21 allocates C 2,1 to the SF = 2 data channel (E-DPDCH) on the I side and the Q side, and stores them in the storage unit 15. Then, in STEP 4302, the remaining code allocation unit 22 allocates C 4,0 to the data channel of SF = 4 on the I side and stores it in the storage unit 15. This is because when C 4,1 is assigned, it collides with DPDCH. In STEP 4303, the remaining code allocation unit 22 allocates C 4 , 1 to the data channel (E-DPDCH) of SF = 4 on the Q side, and stores it in the storage unit 15. This is because when C 4,0 is assigned, it collides with DPCCH. Since both DPCCH and DPDCH are channels standardized in Release 99 (R99), when channelization code numbers are changed, backward compatibility (old version compatibility) is lost, so soft handover cannot be performed. In this flowchart, the temporal order for assigning channelization codes is not determined, but the priority order for assignment is determined. The timing when the control unit 905 sets the channelization code may be the same.

図４４は、ＨＳ−ＤＰＣＣＨがある場合のＳＦの大小によってチャネライゼーションコードを割り当てる例である。ＨＳ−ＤＰＣＣＨを使用するので、ＨＳ−ＤＰＣＣＨのコード割り当てをＣ２５６，１に設定する。リリース５用のＤＰＤＣＨ１は、６４ｋｂｐｓで送信すると仮定すると、Ｃ１６，４が割り当てられる。Ｅ−ＤＰＣＣＨは、Ｃ２５６，２が割り当てられている。まず、ＳＦ＝２のデータチャネルであるＥ−ＤＰＤＣＨ１とＥ−ＤＰＤＣＨ２にチャネライゼーションコードＣ２，１を割り当てる。次に、Ｉ側のＳＦ＝４のデータチャネルであるＥ−ＤＰＤＣＨ３には、Ｉ側にＤＰＤＣＨがあるので、チャネライゼーションコードＣ４，０を割り当てる。次に、Ｑ側のＳＦ＝４のデータチャネルであるＥ−ＤＰＤＣＨ４にチャネライゼーションコードＣ４，１を割り当てる。 FIG. 44 is an example in which channelization codes are assigned depending on the size of SF when there is an HS-DPCCH. Since HS-DPCCH is used, the code assignment of HS-DPCCH is set to C 256,1 . Assuming that DPDCH 1 for Release 5 is transmitted at 64 kbps, C 16,4 is assigned. The C- 256,2 is assigned to the E-DPCCH. First, channelization codes C 2 and 1 are assigned to E-DPDCH 1 and E-DPDCH 2 which are data channels of SF = 2. Next, since E-DPDCH 3 which is the data channel of SF = 4 on the I side has DPDCH on the I side, channelization code C 4,0 is assigned. Next, channelization code C 4,1 is assigned to E-DPDCH 4 which is the data channel of SF = 4 on the Q side.

上記の考え方を一般化した場合を考える。   Consider the case where the above idea is generalized.

チャネライゼーションコードは、どんなＳＦであっても展開してＳＦ＝２のチャネライゼーションコードで表すことができる。図４５は、チャネライゼーションコードの構成を示す表である。ＳＦ＝２のチャネライゼーションコードは、最小のＳＦであるＳＦ＝２のチャネライゼーションコードを表す。ＳＦ＝ｓｆのチャネライゼーションコードは、ＳＦ＝２でない場合のチャネライゼーションコードの構成を示す。１回展開するとコード番号ｋが２で割った商になっていることがわかる。今、ＳＦ＝ｓｆ、コード番号ｋのチャネライゼーションコードをＳＦ＝２まで展開すると、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）である場合は、ＳＦ／２で割った商が０になるので、ＳＦ＝２まで展開した場合に、Ｃ２，０または、−Ｃ２，０で構成されることになる。また、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）である場合は、ＳＦ／２で割った商が１になるので、ＳＦ＝２まで展開した場合に、Ｃ２，１または、−Ｃ２，１で構成されることになる。 The channelization code can be expanded and represented by a channelization code of SF = 2. FIG. 45 is a table showing the configuration of channelization codes. The SF = 2 channelization code represents the SF = 2 channelization code which is the minimum SF. The channelization code of SF = sf indicates the configuration of the channelization code when SF = 2 is not satisfied. When it is expanded once, it can be seen that the code number k is the quotient divided by 2. Now, when the channelization code of SF = sf and code number k is expanded to SF = 2, when the code number k is 0 ≦ k ≦ (SF / 2−1), the quotient divided by SF / 2 is 0. Therefore, when expanded to SF = 2, it is composed of C 2,0 or -C 2,0 . When the code number k is (SF / 2) ≦ k ≦ (SF−1), the quotient divided by SF / 2 is 1. Therefore, when the code number k is expanded to SF = 2, C 2,1 Or it is comprised by -C2,1 .

全てのコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを使用した場合の説明を行う。この場合は、どんなＳＦに対しても奇数チップ目から偶数チップ目への位相変化は、ゲインファクタを変えても常に０度になっている。以下の計算式でこれを証明する。Ｉ側、Ｑ側のチャネルが共にＣ２，０＝（１、１）、−Ｃ２，０＝（−１、−１）しか用いていない。ある部分の奇数チップ目から偶数チップ目への遷移のみに限定して考えると、どんなチャネルであっても、どんなゲインファクタであっても、多重数が何本であっても、次のように表すことができる。以下のβ１からβ４は実数である。
Ｉ＝β１−β２，β１−β２
Ｑ＝β３−β４、β３−β４
以上のように、この部分の位相変化は０度になっている。このことが全ての奇数チップ目から偶数チップ目にかけて位相変化についても同様に証明できるので、奇数チップ目から偶数チップ目にかけての位相変化は０度になっている。 A description will be given of the case where channelization codes C SF, k in which all code numbers k are 0 ≦ k ≦ (SF / 2-1) are used. In this case, for any SF, the phase change from the odd-numbered chip to the even-numbered chip is always 0 degree even if the gain factor is changed. This is proved by the following formula. Both the I-side and Q-side channels use only C 2,0 = (1, 1) and -C 2,0 = (-1, -1). Considering only the transition from odd-numbered chips to even-numbered chips in a certain part, whatever channel, any gain factor, and how many multiplexes are as follows Can be represented. The following β 1 to β 4 are real numbers.
I = β 1 −β 2 , β 1 −β 2
Q = β 3 −β 4 , β 3 −β 4
As described above, the phase change in this portion is 0 degree. Since this can be proved in the same way for all odd-numbered chips to even-numbered chips, the phase change from odd-numbered chips to even-numbered chips is 0 degree.

次に、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを使用した場合の説明を行う。この場合は、どんなＳＦに対しても奇数チップ目から偶数チップ目への位相変化は、ゲインファクタを変えても常に１８０度になっている。Ｉ側、Ｑ側のチャネルが共にＣ２，１＝（１，−１）、−Ｃ２，１＝（−１，１）しか用いていない。ある部分の奇数チップ目と偶数チップ目の遷移のみに限定して考えると、どんなチャネルであっても、どんなゲインファクタであっても、多重数が何本であっても、次のように表すことができる。以下のβ５〜β８は実数である。
Ｉ＝β５−β６，−β５＋β６
Ｑ＝β７−β８，−β７＋β８
以上のように、この部分の位相変化は１８０度になっている。このことが全ての奇数チップ目から偶数チップ目にかけて位相変化についても同様に証明できるので、奇数チップ目から偶数チップ目にかけての位相変化は１８０度になっている。 Next, the case where the channelization code C SF, k in which the code number k is (SF / 2) ≦ k ≦ (SF-1) is used will be described. In this case, the phase change from the odd-numbered chip to the even-numbered chip for any SF is always 180 degrees even if the gain factor is changed. Both the I-side and Q-side channels use only C 2,1 = (1, -1) and -C 2,1 = (-1, 1). When considering only the transition of odd-numbered chips and even-numbered chips in a certain part, it can be expressed as follows regardless of the channel, any gain factor, and any number of multiplexing. be able to. The following β 5 to β 8 are real numbers.
I = β 5 −β 6 , −β 5 + β 6
Q = β 7 −β 8 , −β 7 + β 8
As described above, the phase change in this portion is 180 degrees. Since this can be proved in the same way for all odd-numbered chips to even-numbered chips, the phase change from odd-numbered chips to even-numbered chips is 180 degrees.

コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋとコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋが混ざった場合の説明を行う。この場合のある部分の奇数チップ目から偶数チップ目への遷移は、Ｉ側、Ｑ側のチャネルが共にＣ２，０＝（１、１）、−Ｃ２，０＝（−１、−１）、Ｃ２，１＝（１、−１）、−Ｃ２，１＝（−１、１）しか用いない。ある部分の奇数チップ目と偶数チップ目の遷移のみに限定して考えると、どんなチャネルであっても、どんなゲインファクタであっても、多重数が何本であっても、次のように表すことができる。以下のβ１〜β８は、実数である。
Ｉ＝β１−β２＋β５−β６，β１−β２−β５＋β６
Ｑ＝β３−β４＋β７−β８、β３−β４−β７＋β８
以上のように、β１〜β４が０のとき、またはβ５〜β８が０のときでないと、この部分の位相変化は０度または１８０度にならない。このことが全ての奇数チップ目から偶数チップ目にかけての位相変化についても同様に証明できるので、奇数チップ目から偶数チップ目にかけての位相変化は、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋとコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋの両方を使用した場合の位相変化は０度または１８０度にならない。したがって、なるべく位相変化が０度または１８０度になるように、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋだけを用いるかコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋだけを用いるほうがよい。 Channelization code C SF, k with code number k 0 ≦ k ≦ (SF / 2-1), and channelization code C SF with code number k (SF / 2) ≦ k ≦ (SF-1) , The case where k is mixed will be described. In this case, the transition from the odd-numbered chip to the even-numbered chip in a part of the I-side and Q-side channels is both C 2,0 = (1, 1), -C 2,0 = (-1, -1 ), C 2,1 = (1, -1), -C 2,1 = (-1, 1) only. When considering only the transition of odd-numbered chips and even-numbered chips in a certain part, it can be expressed as follows regardless of the channel, any gain factor, and any number of multiplexing. be able to. The following β 1 to β 8 are real numbers.
I = β 1 −β 2 + β 5 −β 6 , β 1 −β 2 −β 5 + β 6
Q = β 3 −β 4 + β 7 −β 8 , β 3 −β 4 −β 7 + β 8
As described above, unless β 1 to β 4 is 0 or β 5 to β 8 is 0, the phase change of this portion does not become 0 degree or 180 degrees. Since this can be proved in the same way for the phase changes from all odd-numbered chips to even-numbered chips, the code number k is 0 ≦ k ≦ (SF / 2−2). 1) a is the channelization codes C SF, k and code number k is (SF / 2) ≦ k ≦ (SF-1) a is the channelization codes C SF, a phase change in the case of using both of k 0 ° Or not 180 degrees. Therefore, only the channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) is used or the code number k is (SF) so that the phase change is 0 degree or 180 degrees as much as possible. / 2) It is better to use only the channelization code C SF, k where ≦ k ≦ (SF-1).

どんなＳＦであっても、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋとコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋとがＩ側ないしＱ側に混ざると位相変化が９０度に近くなる。そこで、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋとコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋとがなるべく混ざらないようすることが求められる。このためには、β１〜β４の絶対値を大きくしてβ５〜β８の絶対値を小さくするか、β５〜β８の絶対値を大きくしてβ１〜β４の絶対値を小さくするとよい。つまり、Ｉ軸、Ｑ軸において、２チップ間に限定したチップの遷移が（１、１）もしくは（−１、−１）になるチャネライゼーションコードが割り当てられているＩ／Ｑ軸のチップに対する重み付け係数を大きくして、β１〜β４を大きくし、β５〜β８を小さくする。または、Ｉ軸、Ｑ軸において、２チップ間に限定したチップの遷移が（１、−１）もしくは（−１、１）になるチャネライゼーションコードが割り当てられているＩ／Ｑ軸のチップに対する重み付け係数を大きくして、β５〜β８を大きくし、β１〜β４を小さくする。このことは、Ｉ／Ｑ軸のチップに対する重み付け係数の大きいチャネルから（１、１）もしくは（−１、−１）にする、つまりコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てることで実現する。または、Ｉ／Ｑ軸のチップに対する重み付け係数の大きいチャネルから（１、−１）もしくは（−１、１）にする、つまりコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てることで実現する。Ｉ／Ｑ軸のチップに対する重み付け係数の大きいチャネルからチャネライゼーションコードを割り当てることは、ゲインファクタ／（β１＋β２＋・・・＋β８）の絶対値が大きいデータチャネルからチャネライゼーションコードを割り当てることと等しい。位相変化θは、ゲインファクタの総和であるβ１〜β８によって決定されるので、位相変化θを決定する度合いの大きなチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる、または、位相変化θを決定する度合いの大きなチャネルからコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てることと等しい。つまり、位相変化θを決定する度合いの大きなチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てるか、または位相変化θを決定する度合いの大きなチャネルからコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てると、位相変化θをなるべく０度または１８０度に近づけることが可能となるので、オーバーシュートが小さくなる。したがって、位相変化θを決定する度合いの大きなチャネルからコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てるか、または位相変化θを決定する度合いの大きなチャネルからＣ２，１、Ｃ４，２、Ｃ４，３を割り当てると、オーバーシュートが小さくてすむ。 For any SF, the channelization code C SF, k in which the code number k is 0 ≦ k ≦ (SF / 2-1) and the code number k is (SF / 2) ≦ k ≦ (SF-1) When a certain channelization code C SF, k is mixed on the I side or the Q side, the phase change becomes close to 90 degrees. Therefore, the channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) and the channelization code C whose code number k is (SF / 2) ≦ k ≦ (SF-1). It is required to prevent SF and k from being mixed as much as possible. For this purpose, the absolute values of β 1 to β 4 are increased to decrease the absolute values of β 5 to β 8 , or the absolute values of β 5 to β 8 are increased to the absolute values of β 1 to β 4 . Should be smaller. That is, on the I-axis and Q-axis, weighting is performed on the I / Q-axis chips to which the channelization code in which the transition of the chip limited between two chips is (1, 1) or (-1, -1) is assigned. The coefficient is increased, β 1 to β 4 are increased, and β 5 to β 8 are decreased. Alternatively, on the I-axis and Q-axis, weighting is performed on the I / Q-axis chips to which the channelization code in which the transition of the chip limited between the two chips is (1, -1) or (-1, 1) is assigned. The coefficient is increased, β 5 to β 8 are increased, and β 1 to β 4 are decreased. This means that the channel with a large weighting coefficient for the I / Q axis chip is set to (1, 1) or (-1, -1), that is, the code number k is 0 ≦ k ≦ (SF / 2-1). This is realized by assigning a certain channelization code C SF, k . Alternatively, the channel having a large weighting coefficient for the I / Q axis chip is set to (1, −1) or (−1, 1), that is, the code number k is (SF / 2) ≦ k ≦ (SF-1). This is realized by assigning a certain channelization code C SF, k . Allocating a channelization code from a channel with a large weighting coefficient for an I / Q axis chip assigns a channelization code from a data channel having a large absolute value of gain factor / (β 1 + β 2 +... + Β 8 ). Is equal to Since the phase change θ is determined by β 1 to β 8 that is the sum of the gain factors, the code number k is 0 ≦ k ≦ (SF / 2-1) from a channel having a large degree of determining the phase change θ. channelization codes C SF, allocate a k, or the code number k from large channel degree of determining the phase variation θ is (SF / 2) ≦ k ≦ (SF-1) a is the channelization codes C SF, the k Equivalent to assigning. That is, a channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) is assigned from a channel with a large degree of determining the phase change θ, or the degree of determining the phase change θ. If a channelization code C SF, k having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned from a large channel, the phase change θ can be as close to 0 ° or 180 ° as possible. Therefore, the overshoot is reduced. Therefore, a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) is assigned from a channel having a large degree of determining the phase change θ, or the degree of determining the phase change θ. If C 2,1 , C 4,2 , C 4,3 are assigned from a large channel, the overshoot can be reduced.

つまり、実施の形態２と同様になるべくゲインファクタの大きいチャネルから、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てるか、または、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる方法が有力である。具体的には、例えばＩ軸でコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てた場合には、Ｑ軸でも同様にコード番号ｋが０≦ｋ≦（ＳＦ／２−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる。また、Ｉ軸でコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てた場合には、Ｑ軸でも同様にコード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）であるチャネライゼーションコードＣＳＦ，ｋを割り当てる。ゲインファクタの大小では求められない場合は、より大きなデータを乗せているチャネルのほうが、送信電力が大きいと考えられるので、実施の形態３と同様にデータ量の大きなチャネルからチャネライゼーションコードを割り当てるか、ＳＦが小さいデータチャネルはＳＦが大きいデータチャネルよりもデータ量が多いと考えられるので、ＳＦが小さいデータチャネルからデータを割り当てる方法が有力である。 That is, a channelization code C SF, k whose code number k is 0 ≦ k ≦ (SF / 2-1) is assigned from a channel having a gain factor as large as possible as in the second embodiment, or the code number k A method of assigning channelization codes C SF, k in which (SF / 2) ≦ k ≦ (SF-1) is effective. Specifically, for example, when a channelization code C SF, k having a code number k of 0 ≦ k ≦ (SF / 2-1) on the I axis is assigned, the code number k is similarly 0 on the Q axis. A channelization code C SF, k satisfying ≦ k ≦ (SF / 2-1) is assigned. In addition, when a channelization code C SF, k having a code number k of (SF / 2) ≦ k ≦ (SF-1) is assigned to the I axis, the code number k is similarly set to (SF / 2) A channelization code C SF, k that satisfies ≦ k ≦ (SF-1) is assigned. If the gain factor cannot be obtained, the channel carrying the larger data is considered to have higher transmission power, so that the channelization code should be assigned from the channel with the larger amount of data as in the third embodiment. Since a data channel with a small SF is considered to have a larger amount of data than a data channel with a large SF, a method of assigning data from a data channel with a small SF is effective.

図４６および図４７は、異なるＳＦのデータチャネルを多重する場合のチャネライゼーションコードの割り当て方のフローチャートである。ＳＴＥＰ４６００において、制御部９０５は、全てのＳＦに対し、コード番号ｋが０≦ｋ≦（ＳＦ／２−１）である全てのチャネライゼーションコードＣＳＦ，ｋのグループをグループＡ、全てのＳＦに対し、コード番号ｋが（ＳＦ／２）≦ｋ≦（ＳＦ−１）である全てのチャネライゼーションコードＣＳＦ，ｋのグループをグループＢとする。ＳＴＥＰ４６０１において、制御部９０５は、ＨＳ−ＤＰＣＣＨを使用しているか判断する。使用していればＳＴＥＰ４６０２が実行される。ＨＳ−ＤＰＣＣＨが使用されていなければＳＴＥＰ４６０３が実行される。ＳＴＥＰ４６０２において、制御部９０５は、ＨＳ−ＤＰＣＣＨのコード割り当てを設定する。初めからデータチャネルの本数がＨＳ−ＤＰＣＣＨと衝突しない本数に制限されている場合は、ＨＳ−ＤＰＣＣＨのコードの割り当て方がリリース５と同じでもよい。この場合はＳＴＥＰ４６０１とＳＴＥＰ４６０２を省略することができる。 46 and 47 are flowcharts of channelization code assignment methods when data channels of different SFs are multiplexed. In STEP 4600, the control unit 905 sets the group of all channelization codes C SF, k whose code numbers k are 0 ≦ k ≦ (SF / 2-1) for all SFs to group A and all SFs. On the other hand, a group of all channelization codes C SF, k whose code number k is (SF / 2) ≦ k ≦ (SF-1) is set as group B. In STEP4601, the control unit 905 determines whether HS-DPCCH is used. If so, STEP 4602 is executed. If HS-DPCCH is not used, STEP 4603 is executed. In STEP4602, the control unit 905 sets HS-DPCCH code assignment. If the number of data channels is limited to the number that does not collide with HS-DPCCH from the beginning, the HS-DPCCH code allocation method may be the same as in Release 5. In this case, STEP 4601 and STEP 4602 can be omitted.

ＳＴＥＰ４６０３において、ゲインファクタ別コード割当部２１は、Ｉ軸とＱ軸の全てのデータチャネルに対し、グループＡのチャネライゼーションコードのみで、他のチャネルと衝突を起こさずに割り当てを行うことができるか判断する。割り当てを行うことができればＳＴＥＰ４６０４が実行される。一方、割り当てを行うことができなければＳＴＥＰ４６０５が実行される。ＳＴＥＰ４６０４において、ゲインファクタ別コード割当部２１は、Ｉ軸とＱ軸の全てのデータチャネルにグループＡのチャネライゼーションコードを割り当て、記憶部１５に記憶する。または、Ｉ軸とＱ軸の全てのデータチャネルにグループＢのチャネライゼーションコードを割り当て、記憶部１５に記憶する。ＳＴＥＰ４６０５において、ゲインファクタ別コード割当部２１は、Ｉ軸でチャネライゼーションコードが割り当てられていないデータチャネルのうち、最小のＳＦのデータチャネルにグループＢのチャネライゼーションコードを割り当て、記憶部１５に記憶する。ＳＴＥＰ４６０６において、ゲインファクタ別コード割当部２１は、Ｉ軸にまだチャネライゼーションコードの割り当てが行われていないデータチャネルがあるか判断する。Ｉ軸にチャネライゼーションコードの割り当てが行われていないデータチャネルがあればＳＴＥＰ４６０７が実行される。一方、Ｉ軸にチャネライゼーションコードの割り当てが行われていないデータチャネルがなければ、ＳＴＥＰ４６０９が実行される。ＳＴＥＰ４６０７において、ゲインファクタ別コード割当部２１は、Ｉ軸にチャネライゼーションコードが割り当てられていないデータチャネルに、グループＢのチャネライゼーションコードを割り当てると、他のチャネルと衝突を起こすか判断する。衝突を起こすと判断した場合には、ＳＴＥＰ４６０８が実行される。衝突を起こさないと判断した場合には、ＳＴＥＰ４６０５が実行される。ＳＴＥＰ４６０８において、残コード割当部２２は、Ｉ軸でチャネライゼーションコードが割り当てられていない全てのデータチャネルにグループＡを割り当て、記憶部１５に記憶する。ＳＴＥＰ４６０９において、ゲインファクタ別コード割当部２１は、Ｑ軸でチャネライゼーションコードが割り当てられていないデータチャネルのうち、最小のＳＦのデータチャネルにグループＢのチャネライゼーションコードを割り当て、記憶部１５に記憶する。ＳＴＥＰ４６１０において、ゲインファクタ別コード割当部２１は、Ｑ軸のデータチャネルのうち、チャネライゼーションコードが割り当てられていないデータチャネルがあるか判断する。チャネライゼーションコードが割り当てられていないデータチャネルがあればＳＴＥＰ４６１１が実行される。チャネライゼーションコードが割り当てられていないデータチャネルがなければ終了する。ＳＴＥＰ４６１１において、ゲインファクタ別コード割当部２１は、Ｑ軸に残っているデータチャネルのうち、グループＢのチャネライゼーションコードを割り当てると、他のチャネルと衝突を起こすか判断する。衝突を起こすと判断された場合には、ＳＴＥＰ４６１２が実行される。衝突を起こさないと判断された場合には、ＳＴＥＰ４６０９が実行される。ＳＴＥＰ４６１２において、残コード割当部２２は、Ｑ軸でチャネライゼーションコードが割り当てられていない全てのデータチャネルにグループＡを割り当て、記憶部１５に記憶する。   In STEP4603, can the gain factor-specific code assigning unit 21 assign all the data channels of the I axis and the Q axis with only the channelization code of the group A without causing a collision with other channels? to decide. If the allocation can be performed, STEP 4604 is executed. On the other hand, if the allocation cannot be performed, STEP 4605 is executed. In STEP 4604, the gain factor-specific code assigning unit 21 assigns the group A channelization codes to all the data channels of the I axis and the Q axis, and stores them in the storage unit 15. Alternatively, group B channelization codes are assigned to all data channels of the I axis and the Q axis and stored in the storage unit 15. In STEP 4605, the gain factor-specific code assigning unit 21 assigns the channelization code of group B to the data channel of the smallest SF among the data channels to which no channelization code is assigned on the I axis, and stores them in the storage unit 15. . In STEP 4606, the gain factor-specific code allocation unit 21 determines whether there is a data channel to which channelization codes are not yet allocated on the I axis. If there is a data channel to which no channelization code is assigned on the I axis, STEP 4607 is executed. On the other hand, if there is no data channel to which no channelization code is assigned on the I axis, STEP 4609 is executed. In STEP 4607, the gain factor-specific code assigning unit 21 determines whether or not a collision occurs with another channel when a channel B code is assigned to a data channel to which no channelization code is assigned to the I axis. If it is determined that a collision will occur, STEP 4608 is executed. If it is determined that no collision will occur, STEP 4605 is executed. In STEP 4608, the remaining code assigning unit 22 assigns the group A to all data channels to which no channelization code is assigned on the I axis, and stores them in the storage unit 15. In STEP 4609, the gain factor-specific code assigning unit 21 assigns the group B channelization code to the data channel of the smallest SF among the data channels to which no channelization code is assigned on the Q axis, and stores them in the storage unit 15. . In STEP 4610, the gain factor-specific code assigning unit 21 determines whether there is a data channel to which no channelization code is assigned among the Q-axis data channels. If there is a data channel to which no channelization code is assigned, STEP 4611 is executed. If there is no data channel to which no channelization code is assigned, the process ends. In STEP 4611, the gain factor-specific code assigning unit 21 determines whether or not a collision occurs with another channel when a group B channelization code among the data channels remaining on the Q axis is assigned. If it is determined that a collision will occur, STEP 4612 is executed. If it is determined that no collision will occur, STEP 4609 is executed. In STEP 4612, the remaining code assigning unit 22 assigns the group A to all data channels to which no channelization code is assigned on the Q axis, and stores them in the storage unit 15.

本実施の形態によれば、位相変化を決定する度合いが大きなチャネルからチャネライゼーションコードを割り当てていくことで、より小規模なＨ／Ｗを用いて、オーバーシュートの少ないチャネライゼーションコードの組み合わせを決定することができる。   According to the present embodiment, by assigning channelization codes from channels having a large degree of phase change determination, a combination of channelization codes with less overshoot is determined using a smaller H / W. can do.

この実施の形態を利用したＣＤＭＡ端末を作ることによって、ＰＡＲが小さな端末を作ることができる。   By making a CDMA terminal using this embodiment, a terminal with a small PAR can be made.

また、電力増幅に使用される増幅器で非線形歪による隣接チャネル漏洩電力が小さくなり、低消費電力で、小型、低コストのＣＤＭＡ端末を作成できる。   In addition, an adjacent channel leakage power due to nonlinear distortion is reduced in an amplifier used for power amplification, and a small-sized and low-cost CDMA terminal can be created with low power consumption.

実施の形態１に係るＣＤＭＡ端末の構成図である。2 is a configuration diagram of a CDMA terminal according to Embodiment 1. FIG. ＣＤＭＡ基地局の構成図である。It is a block diagram of a CDMA base station. 実施の形態１に係るＣＤＭＡ制御部の構成図である。3 is a configuration diagram of a CDMA control unit according to Embodiment 1. FIG. 実施の形態１に係るＨＳ−ＤＰＣＣＨが仕様どおりの場合のゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by calculation of the gain factor in case HS-DPCCH which concerns on Embodiment 1 is as a specification. 実施の形態１に係るＨＳ−ＤＰＣＣＨがＱ側に固定されている場合のゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by calculation of a gain factor in case HS-DPCCH which concerns on Embodiment 1 is being fixed to the Q side. 実施の形態１に係るＨＳ−ＤＰＣＣＨがＩ側に固定されている場合のゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by calculation of a gain factor in case HS-DPCCH which concerns on Embodiment 1 is being fixed to the I side. 実施の形態１に係るゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのフローチャートである。4 is a flowchart for determining channelization code assignment by calculating gain factors according to the first embodiment. 実施の形態２に係るＨＳ−ＤＰＣＣＨがない場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by the magnitude | size of the gain factor when there is no HS-DPCCH which concerns on Embodiment 2. FIG. 実施の形態２に係るＣＤＭＡ制御部の構成図である。6 is a configuration diagram of a CDMA control unit according to Embodiment 2. FIG. 実施の形態２に係るＨＳ−ＤＰＣＣＨがない場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのフローチャートである。It is a flowchart for deciding channelization code assignment by the magnitude of the gain factor when there is no HS-DPCCH according to the second embodiment. 実施の形態３に係るＣＤＭＡ制御部の構成図である。FIG. 10 is a configuration diagram of a CDMA control unit according to a third embodiment. 実施の形態３に係るＨＳ−ＤＰＣＣＨがない場合の多重数Ｎ＝２におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code by the magnitude | size of the data amount in the multiplexing number N = 2 when there is no HS-DPCCH which concerns on Embodiment 3. FIG. 実施の形態３に係るＨＳ−ＤＰＣＣＨがない場合の多重数Ｎ＝３におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in the multiplexing number N = 3 when there is no HS-DPCCH which concerns on Embodiment 3. FIG. 実施の形態３に係るＨＳ−ＤＰＣＣＨがない場合の多重数Ｎ＝４におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code by the magnitude | size of the data amount in the multiplexing number N = 4 when there is no HS-DPCCH which concerns on Embodiment 3. FIG. 実施の形態３に係るＨＳ−ＤＰＣＣＨがない場合の多重数Ｎ＝５におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code by the magnitude | size of the data amount in the multiplexing number N = 5 when there is no HS-DPCCH which concerns on Embodiment 3. FIG. 実施の形態３に係るＨＳ−ＤＰＣＣＨがない場合の多重数Ｎ＝６におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in the multiplexing number N = 6 when there is no HS-DPCCH which concerns on Embodiment 3. FIG. 実施の形態４に係るＨＳ−ＤＰＣＣＨが仕様どおりの場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for determining allocation of a channelization code by the magnitude | size of the gain factor in case HS-DPCCH which concerns on Embodiment 4 is as a specification. 実施の形態４に係るＨＳ−ＤＰＣＣＨがＱ側に固定されている場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by the magnitude | size of the gain factor in case HS-DPCCH which concerns on Embodiment 4 is being fixed to the Q side. 実施の形態４に係るＨＳ−ＤＰＣＣＨがＩ側に固定されている場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのデータチャネルの多重送信の説明図である。It is explanatory drawing of the multiplex transmission of the data channel for deciding channelization code allocation by the magnitude | size of the gain factor in case HS-DPCCH which concerns on Embodiment 4 is being fixed to the I side. 実施の形態４に係るＣＤＭＡ制御部の構成図である。FIG. 10 is a configuration diagram of a CDMA control unit according to a fourth embodiment. 実施の形態４に係るＨＳ−ＤＰＣＣＨがある場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのフローチャートである。10 is a flowchart for deciding channelization code allocation according to the magnitude of a gain factor when there is an HS-DPCCH according to the fourth embodiment. 実施の形態４に係るＨＳ−ＤＰＣＣＨがある場合のゲインファクタの大きさによってチャネライゼーションコードの割り当てを決めるためのフローチャートである。10 is a flowchart for deciding channelization code allocation according to the magnitude of a gain factor when there is an HS-DPCCH according to the fourth embodiment. 実施の形態５に係るＣＤＭＡ制御部の構成図である。FIG. 10 is a configuration diagram of a CDMA control unit according to a fifth embodiment. 実施の形態５に係るＨＳ−ＤＰＣＣＨがある場合の多重数Ｎ＝２におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in the multiplexing number N = 2 when there exists HS-DPCCH which concerns on Embodiment 5. FIG. 実施の形態５に係るＨＳ−ＤＰＣＣＨがある場合の多重数Ｎ＝３におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in multiplexing number N = 3 when there exists HS-DPCCH which concerns on Embodiment 5. FIG. 実施の形態５に係るＨＳ−ＤＰＣＣＨがある場合の多重数Ｎ＝４におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in the multiplexing number N = 4 when there exists HS-DPCCH which concerns on Embodiment 5. FIG. 実施の形態５に係るＨＳ−ＤＰＣＣＨがある場合の多重数Ｎ＝５におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of the data amount in multiplexing number N = 5 when there exists HS-DPCCH which concerns on Embodiment 5. FIG. 実施の形態５に係るＨＳ−ＤＰＣＣＨがある場合の多重数Ｎ＝６におけるデータ量の大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code by the magnitude | size of the data amount in the multiplexing number N = 6 when there exists HS-DPCCH which concerns on Embodiment 5. FIG. ３ＧＰＰに記載されているデータチャネルの多重送信の構成である。This is a data channel multiplex transmission configuration described in 3GPP. ＨＰＳＫ変調におけるスクランブリングコードの作成の構成である。This is a configuration for creating a scrambling code in HPSK modulation. チップの位相変化を複素平面で表した図である。It is the figure which represented the phase change of the chip | tip on the complex plane. 従来法によるＤＰＤＣＨの多重数Ｎが３のチャネライゼーションコードＣ４，０またはＣ４，１のみを用いた割り当ての例である。This is an example of assignment using only the channelization code C 4,0 or C 4,1 having a DPDCH multiplexing number N of 3 according to the conventional method. 従来法によるＤＰＤＣＨの多重数Ｎが３のチャネライゼーションコードＣ４，２またはＣ４，３のみを用いた割り当ての例である。This is an example of assignment using only the channelization codes C 4,2 or C 4,3 with a DPDCH multiplexing number N of 3 according to the conventional method. 従来法によるＤＰＤＣＨの多重数Ｎが４のチャネライゼーションコードの割り当ての例である。This is an example of assignment of channelization codes having a DPDCH multiplexing number N of 4 according to the conventional method. アップリンクエンハンスメント（ｃａｓｅ１）におけるデータチャネルの多重送信の構成である。It is the structure of the multiplex transmission of the data channel in uplink enhancement (case1). アップリンクエンハンスメント（ｃａｓｅ２）におけるデータチャネルの多重送信の構成である。It is the structure of the multiplex transmission of the data channel in uplink enhancement (case2). 実施の形態６に係るゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのフローチャートである。18 is a flowchart for determining channelization code assignment by calculating gain factors according to the sixth embodiment. 実施の形態７に係るゲインファクタの計算によってチャネライゼーションコードの割り当てを決めるためのフローチャートである。18 is a flowchart for deciding channelization code assignment by gain factor calculation according to the seventh embodiment. 実施の形態８に係るＨＳ−ＤＰＣＣＨがない場合のＳＦの大きさによってチャネライゼーションコードの割り当てを決めるためのフローチャートである。It is a flowchart for deciding channelization code allocation by the size of SF when there is no HS-DPCCH according to the eighth embodiment. 実施の形態８に係るＨＳ−ＤＰＣＣＨがない場合のＳＦの大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of SF when there is no HS-DPCCH which concerns on Embodiment 8. FIG. 実施の形態８に係るＩ軸におけるチャネライゼーションコードのコードツリーを示す図である。FIG. 29 is a diagram showing a code tree of channelization codes on the I axis according to the eighth embodiment. 実施の形態８に係るＱ軸におけるチャネライゼーションコードのコードツリーを示す図である。FIG. 23 is a diagram showing a code tree of channelization codes on the Q axis according to the eighth embodiment. 実施の形態８に係るＨＳ−ＤＰＣＣＨがある場合のＳＦの大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of SF when there exists HS-DPCCH which concerns on Embodiment 8. FIG. 実施の形態８に係るＨＳ−ＤＰＣＣＨがある場合のＳＦの大きさによってチャネライゼーションコードを割り当てる例である。It is an example which allocates a channelization code with the magnitude | size of SF when there exists HS-DPCCH which concerns on Embodiment 8. FIG. 実施の形態８に係るチャネライゼーションコードの構成を示す表である。10 is a table showing a configuration of a channelization code according to an eighth embodiment. 実施の形態８に係る異なるＳＦのデータチャネルを多重する場合のチャネライゼーションコードの割り当てを決めるためのフローチャートである。29 is a flowchart for deciding channelization code assignment when multiplexing data channels of different SFs according to the eighth embodiment. 実施の形態８に係る異なるＳＦのデータチャネルを多重する場合のチャネライゼーションコードの割り当てを決めるためのフローチャートである。29 is a flowchart for deciding channelization code assignment when multiplexing data channels of different SFs according to the eighth embodiment.

符号の説明Explanation of symbols

１０ ＣＰＵ、１１ コード組み合わせ作成部、１２ チップ間位相変化算出部、１３ コード組み合わせ決定部、１４ コード割当指示部、１５ 記憶部、２１ ゲインファクタ別コード割当部、２２ 残コード割当部、３１ データ量別コード割当部、４１ 禁止コード判定部、９００ プロトコル処理部、９０１ 送信部、９０２ 変調部、９０３ スクランブリングコード発生器、９０４ チャネライゼーションコード発生器、９０５ 制御部、９０６ Ｄ／Ａコンバータ、９０７ 周波数変換部、９０８ 電力増幅部、９０９ アンテナ、９１０ 低雑音増幅部、９１１ 周波数変換部、９１２ 受信部。   10 CPU, 11 code combination creation unit, 12 inter-chip phase change calculation unit, 13 code combination determination unit, 14 code allocation instruction unit, 15 storage unit, 21 gain factor-specific code allocation unit, 22 remaining code allocation unit, 31 data amount Separate code allocation unit, 41 Prohibited code determination unit, 900 protocol processing unit, 901 transmission unit, 902 modulation unit, 903 scrambling code generator, 904 channelization code generator, 905 control unit, 906 D / A converter, 907 frequency Conversion unit, 908 power amplification unit, 909 antenna, 910 low noise amplification unit, 911 frequency conversion unit, 912 reception unit.

Claims (2)

チャネライゼーションコードの割り当てを制御する制御部を備えた通信装置において、
前記制御部は、
チャネライゼーションコードの組み合わせを複数作成するコード組み合わせ作成部と、
コード組み合わせ作成部が作成したチャネライゼーションコードの組み合わせ毎に、複数のチップ間の位相変化をそれぞれ算出するチップ間位相変化算出部と、
チップ間位相変化算出部が算出した複数のチップ間の位相変化それぞれにより生じるオーバーシュートの和が少ないチャネライゼーションコードの組み合わせを計算で求めて、使用するコードの組み合わせとして決定するコード組み合わせ決定部と、
コード組み合わせ決定部が決定したコード組み合わせに基づいて、チャネライゼーションコードの割り当てを指示するコード割当指示部と
を備えたことを特徴とする通信装置。 In a communication apparatus including a control unit that controls assignment of channelization codes,
The controller is
A code combination creation unit for creating multiple combinations of channelization codes;
For each combination of channelization codes created by the code combination creation unit, an inter-chip phase change calculation unit that calculates a phase change between a plurality of chips, and
A code combination determining unit that calculates a combination of channelization codes with a small sum of overshoots caused by each of phase changes between a plurality of chips calculated by the inter-chip phase change calculating unit, and determines a combination of codes to be used;
A communication apparatus comprising: a code allocation instruction unit that instructs channelization code allocation based on the code combination determined by the code combination determination unit. 前記チップ間位相変化算出部は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とを求め、
前記コード組み合わせ決定部は、１チップ目と２チップ目との位相変化と３チップ目と４チップ目との位相変化とがそれぞれ０度または１８０度に近いチャネライゼーションコードの組み合わせを、使用するコードの組み合わせとして決定することを特徴とする請求項１記載の通信装置。 The inter-chip phase change calculation unit obtains a phase change between the first chip and the second chip and a phase change between the third chip and the fourth chip,
The code combination determination unit uses a combination of channelization codes in which the phase change between the first chip and the second chip and the phase change between the third chip and the fourth chip are close to 0 degrees or 180 degrees, respectively. The communication device according to claim 1, wherein the communication device is determined as a combination.
JP2006068648A 2004-06-16 2006-03-14 Communication device Active JP3934147B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068648A JP3934147B2 (en) 2004-06-16 2006-03-14 Communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004178015 2004-06-16
JP2006068648A JP3934147B2 (en) 2004-06-16 2006-03-14 Communication device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005518117A Division JP3805355B2 (en) 2004-06-16 2005-06-06 Communication method and communication apparatus

Publications (2)

Publication Number Publication Date
JP2006180554A JP2006180554A (en) 2006-07-06
JP3934147B2 true JP3934147B2 (en) 2007-06-20

Family

ID=36734132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068648A Active JP3934147B2 (en) 2004-06-16 2006-03-14 Communication device

Country Status (1)

Country Link
JP (1) JP3934147B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822971B2 (en) * 2006-07-28 2011-11-24 富士通株式会社 Radio base station apparatus and despreading apparatus
JP5088000B2 (en) * 2007-06-04 2012-12-05 日本電気株式会社 Spreading modulation circuit and despreading modulation circuit

Also Published As

Publication number Publication date
JP2006180554A (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4243297B2 (en) Orthogonal variable spreading code and quadrature phase channel assignment method and apparatus for reducing maximum power-to-average power ratio during data transmission through an uplink channel in an asynchronous mobile communication system
KR100689562B1 (en) Quadriphase spreading codes in code division multiple access communication
KR100526537B1 (en) Apparatus and method for allocating orthogonal codes in cdma communication system having variable rate channel structure
AU2004200541A1 (en) Scheduling apparatus and method in a CDMA mobile communication system
JP2002524911A (en) Method and apparatus for reducing amplitude fluctuations and interference in a communication signal, such as in a wireless communication signal using inserted pilot symbols
JP4557982B2 (en) Interference estimation in CDMA systems using alternative scrambling codes
JP2002536864A (en) Apparatus and method for reducing peak / average rate in CDMA communication
KR100332271B1 (en) Cdma communication apparatus
JP3934147B2 (en) Communication device
JP3805355B2 (en) Communication method and communication apparatus
KR100452512B1 (en) A spreading device and a method of walsh code for improving channel capacity
KR100438089B1 (en) A method for allocating OVSF codes in an Uplink Synchronous Transmission Scheme of a mobile communication system
CN100579092C (en) System and method for demodulating quadrature amplitude modulated signals based upon speed of receiver
CA2756794C (en) Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems
JP2005039472A (en) Mobile communication system, wireless control station of the system, base station of the system, mobile station of the system, and parameter decision method of parallel combination spread spectrum system
KR101067776B1 (en) Method for Allocating Channelization Codes for E-DCH
RU2338321C2 (en) Device and method of okpkrs codes assignment and i/q channels for reduction of ratio of peak and average power during transmission of data by means of improved dedicated channels of ascending communication line in wcdma systems
KR101015672B1 (en) Apparatus and Method for allocating OVSF codes and I/Q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in WCDMA systems
KR20050118083A (en) Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems
KR20050118064A (en) Apparatus and method for allocating ovsf codes and i/q channels for reducing peak-to-average power ratio in transmitting data via enhanced up-link dedicated channels in wcdma systems
JP2009118187A (en) Transmitter, receiver, transmitting method, receiving method, and program

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070314

R150 Certificate of patent or registration of utility model

Ref document number: 3934147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100330

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250