JP3928834B2

JP3928834B2 - PLL circuit

Info

Publication number: JP3928834B2
Application number: JP02466999A
Authority: JP
Inventors: 大輔坂田
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1999-02-02
Filing date: 1999-02-02
Publication date: 2007-06-13
Anticipated expiration: 2019-02-02
Also published as: JP2000224034A

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル位相比較器を使用したＰＬＬ回路におけるチャージポンプに関するものである。
【０００２】
【従来の技術】
ディジタル位相比較器を使用したＰＬＬ回路は、図４に示すように構成されており、基準発振器１１で発振したパルス信号を分周器１２で分周した信号frの位相と、ＶＣＯ（電圧制御発振器）１３から出力するパルス信号を分周器１４で1/nに分周した信号fsの位相をディジタル位相比較器１５で比較して、その比較結果に応じてチャージポンプ１６の出力を増減させ、このチャージポンプ１６の出力信号をアクティブループフィルタ１７で積分した電圧により前記したＶＣＯ１３の発振周波数を制御するものである。
【０００３】
位相比較器１５は、複数個のゲート回路によって構成され（図示せず）、Ｒ端子に入力する基準信号frとＶ端子に入力するＶＣＯ出力信号fsの位相を比較し、その比較結果に応じてＵ端子、Ｄ端子から信号を出力する。
【０００４】
チャージポンプ１６は、抵抗Ｒ１により設定された電流を基準電流とするカレントミラー接続のトランジスタＱ１〜Ｑ３、トランジスタＱ２のコレクタ電流を基準電流とするカレントミラー接続のトランジスタＱ４，Ｑ５、位相比較器１５のＵ端子の信号で制御されオンすることによりトランジスタＱ５から電流i5を吐き出させるスイッチＳ１，位相比較器１５のＤ端子の信号で制御されオンすることによりトランジスタＱ３に電流i3を吸い込ませるスイッチＳ２を具備する。電流i3とi5は同じに設定されている。
【０００５】
そして、位相比較器１５のＲ端子の信号frよりもＶ端子の信号fsの位相が進んでいるとき（図５の(a)）は、Ｕ端子によってスイッチＳ１がオン／オフを繰り返し、Ｄ端子の信号によってスイッチＳ２がオフ状態に固定されるので、アクティブループフィルタ１７に対して間欠的に電流i5を吐き出す。逆に、Ｒ端子の信号frよりもＶ端子の信号fsの位相が遅れているとき（図５の(b)）は、Ｕ端子によってスイッチＳ１がオフ状態に固定され、Ｄ端子の信号によってスイッチＳ２がオン／オフを繰り返すので、アクティブループフィルタ１７から間欠的に電流i3を吸い込む。つまり、信号fsの位相が進んでいるときは、電流i5を間欠的に吐き出し、遅れているときは電流i3を間欠的に吸い込む。
【０００６】
アクティブループフィルタ１７は、反転増幅器OP1と、その反転入力端子と出力端子との間に接続されたフィルタ回路F1と、電圧Ｖ１のバイアス電源１７１からなり、チャージポンプ１６が電流i5を吐き出すときは出力電圧を減少させ、逆に電流i3を吸い込むときは出力電圧を増大させる。
【０００７】
ＶＣＯ１３は、アクティブループフィルタ１７の出力電圧が高くなると発振周波数を高くし、逆に低くなると発振周波数を低くする。
【０００８】
以上から、分周器１４から出力する信号fsが分周器１２から出力する信号frより位相が進んでいるときは、チャージポンプ１６から電流i5が吐き出されてアクティブループフィルタ１７の出力電圧が低くなり、ＶＣＯ１３の発振周波数が低くなる。逆の場合はアクティブループフィルタ１７の出力電圧が高くなって発振周波数が高くなる。そして、両信号fr、fsの位相が合致すると定常状態となる。このときのＶＣＯ１３で発振する信号周波数は、ｎ・frとなる。
【０００９】
一方、図６は別のチャージポンプ１８の構成を示す図であり、抵抗Ｒ２により設定された電流を基準電流とするカレントミラー接続のトランジスタＱ１１〜Ｑ１４、トランジスタＱ１２のコレクタ電流を基準電流とするカレントミラー接続のトランジスタＱ１５，Ｑ１６、位相比較器１９のＡ端子の信号で制御されオンすることによりトランジスタＱ１４に電流i14を吸い込ませるスイッチＳ１１、位相比較器１９のＢ端子の信号の信号で制御されオンすることによりトランジスタＱ１３に電流i13を吸い込ませるスイッチＳ１２を具備する。トランジスタＱ１６の電流i16、前記電流i13，i14は互いに同じに設定されている。
【００１０】
ここで使用する位相比較器１９は、Ｖ端子の信号fsの位相がＲ端子の信号frの位相より進んでいるときは、Ａ端子の信号によってスイッチＳ１１をオフ状態に固定し、Ｂ端子の信号によってスイッチＳ１２のオン／オフを繰り返させるので、スイッチＳ１１，Ｓ１２がオフのとき、アクティブループフィルタ１７に電流i16を吐き出す。逆に、Ｖ端子の信号fsの位相がＲ端子の信号frの位相より遅れているときは、Ａ端子の信号によってスイッチＳ１１をオン状態に固定し、Ｂ端子の信号によってスイッチＳ１２のオン／オフを繰り返させるので、スイッチＳ１１，Ｓ１２がオンのとき、アクティブループフィルタ１７から電流i13を吸い込む。つまり、信号fsの位相が進んでいるときは、電流i16を間欠的に吐き出し、遅れているときは電流i13を間欠的に吸い込む。
【００１１】
【発明が解決しようとする課題】
ところが、上記した図４に示したチャージポンプ１６では、トランジスタＱ５の電流i5、トランジスタＱ３の電流i3に対する帰還が無いため、デバイスのアーリ電圧の差等によって、その電流i3 ＝ i5は保証されていない。すなわち、コレクタ電圧に対するコレクタ電流の特性曲線が完全な飽和曲線ではなく、動作点がその傾斜領域になるため、コレクタ電流がコレクタ電圧に依存する。このような事情は、図６に示したチャージポンプ１８でも同じである。
【００１２】
そして、吐出電流と吸込み電流の値が一致しないときは、低い周波数から目標周波数にロックするまでの時間と高い周波数から目標の周波数にロックするまでの時間が異なったり、また吐出電流と吸込み電流の差であるオフセットによってアクティブループフィルタ１７の出力が変動し、ＶＣＯ１３のＣ／Ｎが悪化する場合があった。
【００１３】
本発明の課題は、吐出電流と吸込み電流が常に同一となるようにしたチャージポンプを有するＰＬＬ回路を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を達成するための第１の発明は、電圧制御発振器の出力周波数と基準周波数との位相を位相比較器で比較しその比較結果に応じてチャージポンプからアクティブループフィルタに対して吐出電流又は吸込み電流を供給し、該アクティブループフィルタの出力信号より前記電圧制御発振器の発振周波数を制御するＰＬＬ回路において、前記アクティブループフィルタを、前記チャージポンプの出力端子が接続される反転入力端子と出力端子との間にフィルタ回路が接続され、非反転入力端子にバイアス電源が接続された第１の演算増幅器から構成し、前記チャージポンプを、前記位相比較器の一方の出力信号によって第１の電流源から前記出力端子に吐き出す電流のオン／オフを制御する第１のスイッチ素子と、前記位相比較器の他方の出力信号によって前記出力端子から第２の電流源に吸い込む電流のオン／オフを制御する２のスイッチ素子と、前記第１の電流源の電流と所定の比例関係にある電流を吐き出す第３の電流源と、前記第２の電流源の電流と前記比例関係にある電流を吸い込み、且つ前記第３の電流源と電源間に直列接続された第４の電流源と、前記バイアス電源の電圧又はそれと同じ電圧と前記第３，第４の電流源の共通接続点の電圧を比較して両電圧が一致するよう前記第１，第３の電流源を制御する第２の演算増幅器から構成した。
【００１５】
第２の発明は、第１の発明において、前記第２の演算増幅器を、前記バイアス電源の電圧又はそれと同じ電圧と前記第３，第４の電流源の共通接続点の電圧を比較して両電圧が一致するよう前記第２，第４の電流源を制御する第３の演算増幅器に置換して構成した。
【００１６】
第３の発明は、第１の発明において、前記チャージポンプを、出力端子に吐出電流を供給する第５の電流源と、前記位相比較器の一方の出力信号によって前記出力端子から第６の電流源に吸い込む電流のオン／オフを制御する３のスイッチ素子と、前記位相比較器の他方の出力信号によって前記出力端子から第７の電流源に吸い込む電流のオン／オフを制御する４のスイッチ素子と、前記第５の電流源の電流と所定の比例関係にある電流を吐き出す第８の電流源と、前記第６，第７の電流源の電流と前記比例関係にある電流を吸い込み、且つ前記第８の電流源と電源間に直列接続された第９の電流源と、前記バイアス電源の電圧又はそれと同じ電圧と前記第８，第９の電流源の共通接続点の電圧を比較して両電圧が一致するよう前記第５，第８の電流源を制御する第４の演算増幅器とから構成したチャージポンプに置換して構成した。
【００１７】
第４の発明は、第３の発明において、前記第４の演算増幅器を、前記バイアス電源の電圧又はそれと同じ電圧と前記第８，第９の電流源の共通接続点の電圧を比較して両電圧が一致するよう前記第６，第７，第９の電流源を制御する第５の演算増幅器に置換して構成した。
【００１８】
第５の発明は、第１の発明において、前記第１のスイッチ素子のオン時にそこで発生する電圧と同じ電圧を発生する第１の抵抗を前記第３の電流源に直列接続し、前記第２のスイッチ素子のオン時にそこで発生する電圧と同じ電圧を発生する第２の抵抗を前記第４の電流源に直列接続して構成した。
【００１９】
第６の発明は、第３の発明において、前記第３又は第４のスイッチ素子のオン時にそこで発生する電圧と同じ電圧を発生する第３の抵抗を前記第９の電流源に直列接続して構成した。
【００２０】
【発明の実施の形態】
［実施形態１］
図１は本発明の実施形態１のチャージポンプ１０とその近くの回路を示す図であり、抵抗Ｒ１により設定された電流を基準電流とするカレントミラー接続のトランジスタＱ１〜Ｑ３、演算増幅器OP2の出力電流を基準電流とするカレントミラー接続のトランジスタＱ４〜Ｑ６、位相比較器１５のＵ端子の信号で制御されオンすることによりトランジスタＱ５から電流i5を吐き出させるスイッチＳ１，位相比較器１５のＤ端子の信号で制御されオンすることによりトランジスタＱ３に電流i3を吸い込ませるスイッチＳ２を具備する。演算増幅器OP2はその非反転入力端子がトランジスタＱ２，Ｑ４のコレクタに共通接続され、反転入力端子がアクティブループフィルタ１７のバイアス電源１７１に接続されている。図４に示したチャージポンプ１６とは、トランジスタＱ４のベース・コレクタ間を開放し、トランジスタＱ６と演算増幅器OP2を追加した点が異なっている。
【００２１】
このチャージポンプ１０では、スイッチＳ１，Ｓ２の共通接続点（出力端子）の電圧Ｖ２と演算増幅器OP1の非反転入力端子の電圧Ｖ１（アクティブループフィルタ１７のバイアス電源Ｖ１の電圧）とが、演算増幅器OP1の作用により同一となる。つまり、演算増幅器OP1の反転入力端子と非反転入力端子とがイマジナリショートとなるので、Ｖ１＝Ｖ２となる。
【００２２】
また、演算増幅器OP2の非反転入力端子の電圧Ｖ３と反転入力端子の電圧Ｖ１についてみても、トランジスタＱ６，Ｑ４を経由する帰還ループの動作によって同一となり、Ｖ３＝Ｖ１となる。したがって、Ｖ３＝Ｖ２＝Ｖ１に制御されることになり、トランジスタＱ２，Ｑ４のコレクタ電圧がバイアス電源１７１の電圧Ｖ１によって固定される。したがって、トランジスタＱ２，Ｑ４のコレクタ電圧／コレクタ電流特性の動作点が固定される。
【００２３】
このときトランジスタＱ４に流れる電流i4は、演算増幅器OP2の作用により電圧Ｖ１に対応した電流である。また、トランジスタＱ５に流れる電流i5も同作用により電圧Ｖ１に対応した電流である。そして、トランジスタＱ４，Ｑ５の面積比をＷ１とすれば、i5＝i4・Ｗ１となる。一方、トランジスタＱ２に流れる電流i2は、i2＝i4である。そして、トランジスタＱ２，Ｑ３の面積比を上記と同じＷ１に設定すれば、i3＝i2・Ｗ１＝i4・Ｗ１＝i5となる。つまり、i3＝i5が電圧Ｖ１にリンクした形で保証される。なお、このとき、電源電圧Vccが変動すると、トランジスタＱ４、Ｑ５のエミッタ・コレクタ間電圧は変動するが、トランジスタＱ２、Ｑ３のエミッタ・コレクタ間電圧は変動せず、電流i2は一定であり、よってi4 ＝ i2は保持され、i5 ＝ i3も保持される。
【００２４】
図２は変形例のチャージポンプ１０’を示す図であり、演算増幅器OP2の反転入力端子に別に設けた電圧源１０１を接続し、さらにトランジスタＱ２，Ｑ４のコレクタに抵抗Ｒ３，Ｒ４を接続したものである。この電圧源１０１の電圧は、アクティブループフィルタ１７のバイアス電源１７１の電圧Ｖ１と同じ値に設定する。抵抗Ｒ３はスイッチＳ２がオンしたときにそこで発生する電圧と同じ電圧を発生させるためのもの、Ｒ４はスイッチＳ１がオンしたときにそこで発生する電圧と同じ電圧を発生させるためのものである。
【００２５】
スイッチＳ１，Ｓ２がオンしたときは理想的にはその内部抵抗は０であるが、トランジスタを使用する場合には若干の内部抵抗が存在する。このため、電圧Ｖ２＝Ｖ３に制御した状態では、トランジスタＱ４とＱ５でそのエミッタ・コレクタ間の電圧に差が生じてきて、電流i4とi5の比率が設計値と異なってくる。トランジスタＱ２とＱ３でも同様にそのエミッタ・コレクタ間の電圧に差が生じてきて、電流i2とi5の比率が設計値と異なってくる。この結果、i5 ＝ i3が保証できなくなる恐れがある。そこでここでは、抵抗Ｒ４を接続することでトランジスタＱ４とＱ５のエミッタ・コレクタ電圧を同一にし、抵抗Ｒ３を接続することでトランジスタＱ２．Ｑ３のエミッタ・コレクタ間電圧を同一にしている。他の動作は図１のチャージポンプ１０と同じである。
【００２６】
なお、以上の図１，図２のチャージポンプ１０，１０’では、演算増幅器OP2の出力によりトランジスタＱ４，Ｑ５を制御するようにしたが、トランジスタＱ２，Ｑ３を制御するようにしても同様に動作する。このときは、演算増幅器OP2の反転入力端子と非反転入力端子を逆に接続した上で、トランジスタＱ４，Ｑ５を抵抗Ｒ１とトランジスタＱ１に対応した回路で駆動し、トランジスタＱ２，Ｑ３をトランジスタＱ６に対応した回路で駆動すればよい。また、以上では電流源にバイポーラトランジスタを使用したが、電界効果トランジスタを使用することもできる。
【００２７】
［実施形態２］
図３は実施形態２のチャージポンプ２０とその近くの回路を示す図であり、抵抗Ｒ２により設定された電流を基準電流とするカレントミラー接続のトランジスタＱ１１〜Ｑ１４、演算増幅器OP3の出力電流を基準電流とするカレントミラー接続のトランジスタＱ１５〜Ｑ１７、位相比較器１９のＡ端子の信号で制御されオンすることによりトランジスタＱ１４に電流i14を吸い込ませるスイッチＳ１１，位相比較器１９のＢ端子の信号で制御されオンすることによりトランジスタＱ１３に電流i13を吸い込ませるスイッチＳ１２を具備する。演算増幅器OP3はその非反転入力端子がトランジスタＱ１２，Ｑ１５のコレクタに共通接続され、反転入力端子がアクティブループフィルタ１７のバイアス電源１７１に接続されている。図６に示したチャージポンプ１８とは、トランジスタＱ１５のベース・コレクタ間を開放し、トランジスタＱ１７と演算増幅器OP3を追加した点が異なっている。
【００２８】
このチャージポンプ２０でも、前記したチャージポンプ１０と同様に、バイアス電源１７１の電圧Ｖ１に対して、演算増幅器OP1の反転入力端子の電圧Ｖ４、演算増幅器OP3の非反転入力端子の電圧Ｖ５が同じ電圧になり、Ｖ１＝Ｖ４＝Ｖ５となる。したがって、トランジスタＱ１２，Ｑ１５のコレクタ電圧がＶ５＝Ｖ１に固定され、この状態でi12 ＝ i15となるので、トランジスタＱ１５，Ｑ１６の面積比、トランジスタＱ１２，Ｑ１３の面積比、トランジスタＱ１２，Ｑ１４の面積比を、各々同一に設定しておけば、i14 ＝ i15 ＝ i16となり、アクティブループフィルタ１７に対する吸込み電流と吐出電流が同一となる。なお、図２に示したように演算増幅器OP3の反転入力端子に電圧Ｖ１の独立した電圧源を接続しても良い。また、トランジスタＱ１２のコレクタに、図２における抵抗Ｒ３に相当する抵抗を接続して、スイッチＳ１１，Ｓ１２のオン時における電圧降下と同じ電圧降下がその抵抗で発生するようにしても良い。
【００２９】
なお、図３のチャージポンプ２０では、演算増幅器OP3の出力によりトランジスタＱ１５，Ｑ１６を制御するようにしたが、トランジスタＱ１２，Ｑ１３，Ｑ１４を制御するようにしても同様に動作する。このときは、演算増幅器OP3の反転入力端子と非反転入力端子を逆に接続した上で、トランジスタＱ１５，Ｑ１６を抵抗Ｒ２とトランジスタＱ１１に対応した回路で駆動し、トランジスタＱ１３〜Ｑ１５をトランジスタＱ１７に対応した回路で駆動すればよい。また、以上では電流源にバイポーラトランジスタを使用したが、電界効果トランジスタを使用することもできる。
【００３０】
【発明の効果】
以上から本発明によれば、アクティブループフィルタに対する吐出電流と吸込み電流の値を、そのアクティブフィルタのバイアス電源の電圧にリンクさせた形で同一値に保証できる。このため、ロックするまでの時間に差が出たり、ＶＣＯのＣ／Ｎが悪化することを防止できる。
【図面の簡単な説明】
【図１】本発明の実施形態１のチャージポンプとその近くの回路の回路図である。
【図２】図１のチャージポンプの変形例の回路図である。
【図３】本発明の実施形態２のチャージポンプとその近くの回路の回路図である。
【図４】従来のＰＬＬ回路の構成を示すブロック図である。
【図５】位相比較器の動作説明用の波形図である。
【図６】別の例のチャージポンプとその近くの回路の回路図である。
【符号の説明】
１１：基準発振器、１２：分周器、１３：ＶＣＯ、１４：分周器、１５：位相比較器、１６：チャージポンプ、１７：アクティブループフィルタ、１８：チャージポンプ、１９：位相比較器、
１０，１０’，２０：チャージポンプ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a charge pump in a PLL circuit using a digital phase comparator.
[0002]
[Prior art]
The PLL circuit using the digital phase comparator is configured as shown in FIG. 4, and the phase of the signal fr obtained by frequency-dividing the pulse signal oscillated by the reference oscillator 11 by the frequency divider 12 and the VCO (voltage controlled oscillator). ) The phase of the signal fs obtained by dividing the pulse signal output from 13 by 1 / n by the frequency divider 14 is compared by the digital phase comparator 15 and the output of the charge pump 16 is increased or decreased according to the comparison result. The oscillation frequency of the VCO 13 is controlled by a voltage obtained by integrating the output signal of the charge pump 16 by the active loop filter 17.
[0003]
The phase comparator 15 is composed of a plurality of gate circuits (not shown), compares the phase of the reference signal fr input to the R terminal and the VCO output signal fs input to the V terminal, and according to the comparison result. A signal is output from the U terminal and D terminal.
[0004]
The charge pump 16 includes current mirror-connected transistors Q1 to Q3 that use the current set by the resistor R1 as a reference current, current mirror-connected transistors Q4 and Q5 that use the collector current of the transistor Q2 as a reference current, and the phase comparator 15 A switch S1 that discharges the current i5 from the transistor Q5 by being turned on by being controlled by a signal at the U terminal, and a switch S2 that is to be sucked by the transistor Q3 by being turned on by being controlled by the signal at the D terminal of the phase comparator 15 are provided. To do. The currents i3 and i5 are set to be the same.
[0005]
When the phase of the signal fs at the V terminal is more advanced than the signal fr at the R terminal of the phase comparator 15 ((a) in FIG. 5), the switch S1 is repeatedly turned on / off by the U terminal, and the D terminal Since the switch S2 is fixed to the OFF state by the signal, the current i5 is intermittently discharged to the active loop filter 17. Conversely, when the phase of the signal fs at the V terminal is delayed from the signal fr at the R terminal (FIG. 5 (b)), the switch S1 is fixed to the OFF state by the U terminal, and the switch by the signal at the D terminal. Since S2 is repeatedly turned on / off, the current i3 is intermittently drawn from the active loop filter 17. That is, when the phase of the signal fs is advanced, the current i5 is intermittently discharged, and when it is delayed, the current i3 is intermittently sucked.
[0006]
The active loop filter 17 includes an inverting amplifier OP1, a filter circuit F1 connected between an inverting input terminal and an output terminal thereof, and a bias power source 171 having a voltage V1, and outputs when the charge pump 16 discharges the current i5. When the voltage is decreased and the current i3 is sucked, the output voltage is increased.
[0007]
The VCO 13 increases the oscillation frequency when the output voltage of the active loop filter 17 increases, and decreases the oscillation frequency when the output voltage decreases.
[0008]
From the above, when the phase of the signal fs output from the frequency divider 14 is higher than that of the signal fr output from the frequency divider 12, the current i5 is discharged from the charge pump 16 and the output voltage of the active loop filter 17 becomes low. Thus, the oscillation frequency of the VCO 13 is lowered. In the opposite case, the output voltage of the active loop filter 17 increases and the oscillation frequency increases. When the phases of both signals fr and fs match, a steady state is obtained. The signal frequency oscillated by the VCO 13 at this time is n · fr.
[0009]
On the other hand, FIG. 6 is a diagram showing the configuration of another charge pump 18, in which current mirror-connected transistors Q11 to Q14 using the current set by the resistor R2 as a reference current and the current using the collector current of the transistor Q12 as a reference current. Controlled by the signal of the A terminal of the mirror-connected transistors Q15 and Q16 and the phase comparator 19, the switch S11 that causes the transistor Q14 to suck the current i14 and the signal of the B terminal of the phase comparator 19 are controlled and turned on. Thus, a switch S12 is provided which causes the transistor Q13 to sink the current i13. The current i16 of the transistor Q16 and the currents i13 and i14 are set to be the same.
[0010]
When the phase of the signal fs at the V terminal is ahead of the phase of the signal fr at the R terminal, the phase comparator 19 used here fixes the switch S11 to the OFF state by the signal at the A terminal, and the signal at the B terminal. Since the switch S12 is repeatedly turned on / off, the current i16 is discharged to the active loop filter 17 when the switches S11 and S12 are turned off. Conversely, when the phase of the signal fs at the V terminal is delayed from the phase of the signal fr at the R terminal, the switch S11 is fixed to the on state by the signal at the A terminal, and the switch S12 is turned on / off by the signal at the B terminal. Therefore, when the switches S11 and S12 are on, the current i13 is sucked from the active loop filter 17. That is, when the phase of the signal fs is advanced, the current i16 is intermittently discharged, and when it is delayed, the current i13 is intermittently sucked.
[0011]
[Problems to be solved by the invention]
However, in the charge pump 16 shown in FIG. 4 described above, since there is no feedback to the current i5 of the transistor Q5 and the current i3 of the transistor Q3, the current i3 = i5 is not guaranteed due to the difference in the early voltage of the device. . That is, the characteristic curve of the collector current with respect to the collector voltage is not a complete saturation curve, and the operating point is in the slope region, so that the collector current depends on the collector voltage. Such a situation is the same also in the charge pump 18 shown in FIG.
[0012]
If the values of the discharge current and the suction current do not match, the time to lock from the low frequency to the target frequency is different from the time from the high frequency to lock to the target frequency. In some cases, the output of the active loop filter 17 fluctuates due to the offset, which is the difference, and the C / N of the VCO 13 deteriorates.
[0013]
An object of the present invention is to provide a PLL circuit having a charge pump in which the discharge current and the suction current are always the same.
[0014]
[Means for Solving the Problems]
According to a first aspect of the invention for achieving the above object, the phase of the output frequency of the voltage controlled oscillator and the reference frequency are compared with each other by a phase comparator, and the discharge current or the discharge current from the charge pump to the active loop filter according to the comparison result. In a PLL circuit that supplies a sink current and controls the oscillation frequency of the voltage controlled oscillator from an output signal of the active loop filter, the active loop filter is connected to an inverting input terminal and an output terminal to which the output terminal of the charge pump is connected. A first operational amplifier having a non-inverting input terminal connected to a bias power supply, and the charge pump is connected to the first current source by one output signal of the phase comparator. A first switch element for controlling on / off of a current discharged from the output terminal to the output terminal, and the other of the phase comparator Two switch elements for controlling on / off of the current sucked from the output terminal into the second current source by the output signal, and a third current for discharging a current in a predetermined proportional relationship with the current of the first current source A source, a fourth current source that sinks current proportional to the current of the second current source and connected in series between the third current source and the power source, and the voltage of the bias power source or the same The same voltage is compared with the voltage at the common connection point of the third and fourth current sources, and the second operational amplifier is configured to control the first and third current sources so that the two voltages coincide.
[0015]
According to a second invention, in the first invention, the second operational amplifier is configured such that the voltage of the bias power source or the same voltage is compared with the voltage at the common connection point of the third and fourth current sources. A third operational amplifier that controls the second and fourth current sources is replaced with a voltage so that the voltages match.
[0016]
According to a third aspect, in the first aspect, the charge pump includes a fifth current source that supplies a discharge current to the output terminal, and a sixth current from the output terminal by one output signal of the phase comparator. 3 switch elements for controlling on / off of current sucked into the source, and 4 switch elements for controlling on / off of current sucked from the output terminal into the seventh current source by the other output signal of the phase comparator An eighth current source that discharges a current in a predetermined proportional relationship with the current of the fifth current source, a current that is in a proportional relationship with the currents of the sixth and seventh current sources, and Compare the voltage of the ninth current source connected in series between the eighth current source and the power source, the voltage of the bias power source or the same voltage and the voltage of the common connection point of the eighth and ninth current sources. The fifth and fifth so that the voltages match. Was constructed by replacing the fourth charge pump constructed from an operational amplifier that controls the current source.
[0017]
According to a fourth invention, in the third invention, the fourth operational amplifier is configured such that the voltage of the bias power source or the same voltage is compared with the voltage at the common connection point of the eighth and ninth current sources. The sixth, seventh and ninth current sources are replaced with a fifth operational amplifier so that the voltages match.
[0018]
According to a fifth invention, in the first invention, a first resistor that generates the same voltage as that generated when the first switch element is turned on is connected in series to the third current source, and the second A second resistor that generates the same voltage as that generated when the switch element is turned on is connected in series to the fourth current source.
[0019]
According to a sixth invention, in the third invention, a third resistor that generates the same voltage as that generated when the third or fourth switch element is turned on is connected in series to the ninth current source. Configured.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
[Embodiment 1]
FIG. 1 is a diagram showing a charge pump 10 according to the first embodiment of the present invention and a circuit in the vicinity thereof. Current mirror-connected transistors Q1 to Q3 having a current set by a resistor R1 as a reference current and an output of an operational amplifier OP2 Current mirror-connected transistors Q4 to Q6 having a current as a reference current, a switch S1 that discharges a current i5 from the transistor Q5 by being controlled by a signal at the U terminal of the phase comparator 15 and a D terminal of the phase comparator 15 A switch S2 is provided that causes the transistor Q3 to sink the current i3 by being turned on under the control of the signal. The operational amplifier OP2 has a non-inverting input terminal commonly connected to the collectors of the transistors Q2 and Q4, and an inverting input terminal connected to the bias power supply 171 of the active loop filter 17. The charge pump 16 shown in FIG. 4 is different from the charge pump 16 in that the base and collector of the transistor Q4 are opened and the transistor Q6 and the operational amplifier OP2 are added.
[0021]
In this charge pump 10, the voltage V2 at the common connection point (output terminal) of the switches S1 and S2 and the voltage V1 at the non-inverting input terminal of the operational amplifier OP1 (the voltage of the bias power supply V1 of the active loop filter 17) are the operational amplifier. It becomes the same by the action of OP1. That is, since the inverting input terminal and the non-inverting input terminal of the operational amplifier OP1 are imaginary short-circuited, V1 = V2.
[0022]
The voltage V3 at the non-inverting input terminal and the voltage V1 at the inverting input terminal of the operational amplifier OP2 are also the same due to the operation of the feedback loop via the transistors Q6 and Q4, and V3 = V1. Therefore, V3 = V2 = V1 is controlled, and the collector voltages of the transistors Q2 and Q4 are fixed by the voltage V1 of the bias power supply 171. Therefore, the operating point of the collector voltage / collector current characteristics of transistors Q2 and Q4 is fixed.
[0023]
At this time, the current i4 flowing through the transistor Q4 is a current corresponding to the voltage V1 due to the operation of the operational amplifier OP2. The current i5 flowing through the transistor Q5 is also a current corresponding to the voltage V1 due to the same action. If the area ratio of the transistors Q4 and Q5 is W1, i5 = i4 · W1. On the other hand, the current i2 flowing through the transistor Q2 is i2 = i4. If the area ratio of the transistors Q2 and Q3 is set to the same W1 as described above, i3 = i2 · W1 = i4 · W1 = i5. That is, i3 = i5 is guaranteed in a form linked to the voltage V1. At this time, if the power supply voltage Vcc fluctuates, the emitter-collector voltage of the transistors Q4 and Q5 fluctuates, but the emitter-collector voltage of the transistors Q2 and Q3 does not fluctuate, and the current i2 is constant. i4 = i2 is retained and i5 = i3 is also retained.
[0024]
FIG. 2 is a diagram showing a modified charge pump 10 ', in which a voltage source 101 provided separately is connected to the inverting input terminal of the operational amplifier OP2, and resistors R3 and R4 are connected to the collectors of the transistors Q2 and Q4. It is. The voltage of the voltage source 101 is set to the same value as the voltage V 1 of the bias power source 171 of the active loop filter 17. The resistor R3 is for generating the same voltage as that generated when the switch S2 is turned on, and the resistor R4 is for generating the same voltage as the voltage generated there when the switch S1 is turned on.
[0025]
When the switches S1 and S2 are turned on, the internal resistance is ideally 0, but there is a slight internal resistance when a transistor is used. For this reason, in a state where the voltage V2 is controlled to V3, a difference occurs between the emitter-collector voltages of the transistors Q4 and Q5, and the ratio of the currents i4 and i5 differs from the design value. Similarly, in transistors Q2 and Q3, a difference occurs in the voltage between the emitter and collector, and the ratio of currents i2 and i5 differs from the designed value. As a result, i5 = i3 may not be guaranteed. Therefore, here, by connecting the resistor R4, the transistors Q4 and Q5 have the same emitter-collector voltage, and by connecting the resistor R3, the transistors Q2. The emitter-collector voltage of Q3 is the same. Other operations are the same as those of the charge pump 10 of FIG.
[0026]
In the charge pumps 10 and 10 'shown in FIGS. 1 and 2, the transistors Q4 and Q5 are controlled by the output of the operational amplifier OP2. However, the operation is the same when the transistors Q2 and Q3 are controlled. To do. At this time, the inverting input terminal and the non-inverting input terminal of the operational amplifier OP2 are connected in reverse, the transistors Q4 and Q5 are driven by a circuit corresponding to the resistor R1 and the transistor Q1, and the transistors Q2 and Q3 are driven to the transistor Q6. It may be driven by a corresponding circuit. In the above description, a bipolar transistor is used as a current source. However, a field effect transistor can also be used.
[0027]
[Embodiment 2]
FIG. 3 is a diagram showing the charge pump 20 according to the second embodiment and a circuit in the vicinity thereof. The output current of the current mirror connection transistors Q11 to Q14 and the operational amplifier OP3, which uses the current set by the resistor R2 as a reference current, is used as a reference. Controlled by current mirror-connected transistors Q15 to Q17 and a signal at the A terminal of the phase comparator 19 as a current, and controlled by a switch S11 that causes the transistor Q14 to sink the current i14 when turned on, and a signal at the B terminal of the phase comparator 19 And a switch S12 that causes the transistor Q13 to sink the current i13 by being turned on. The operational amplifier OP3 has a non-inverting input terminal commonly connected to the collectors of the transistors Q12 and Q15, and an inverting input terminal connected to the bias power supply 171 of the active loop filter 17. The charge pump 18 shown in FIG. 6 is different from the charge pump 18 in that the base and collector of the transistor Q15 are opened and the transistor Q17 and the operational amplifier OP3 are added.
[0028]
In the charge pump 20 as well, the voltage V4 at the inverting input terminal of the operational amplifier OP1 and the voltage V5 at the non-inverting input terminal of the operational amplifier OP3 are the same as the voltage V1 of the bias power supply 171 as in the charge pump 10 described above. And V1 = V4 = V5. Therefore, the collector voltages of the transistors Q12 and Q15 are fixed at V5 = V1, and i12 = i15 in this state, so that the area ratio of the transistors Q15 and Q16, the area ratio of the transistors Q12 and Q13, and the area ratio of the transistors Q12 and Q14 Are set to be the same, i14 = i15 = i16, and the suction current and the discharge current for the active loop filter 17 are the same. As shown in FIG. 2, an independent voltage source of the voltage V1 may be connected to the inverting input terminal of the operational amplifier OP3. Further, a resistor corresponding to the resistor R3 in FIG. 2 may be connected to the collector of the transistor Q12 so that the same voltage drop as that when the switches S11 and S12 are turned on is generated in the resistor.
[0029]
In the charge pump 20 of FIG. 3, the transistors Q15 and Q16 are controlled by the output of the operational amplifier OP3, but the same operation is performed even if the transistors Q12, Q13 and Q14 are controlled. At this time, the inverting input terminal and the non-inverting input terminal of the operational amplifier OP3 are connected in reverse, the transistors Q15 and Q16 are driven by a circuit corresponding to the resistor R2 and the transistor Q11, and the transistors Q13 to Q15 are driven to the transistor Q17. It may be driven by a corresponding circuit. In the above description, a bipolar transistor is used as a current source. However, a field effect transistor can also be used.
[0030]
【The invention's effect】
As described above, according to the present invention, the values of the discharge current and the suction current for the active loop filter can be guaranteed to be the same value by linking to the voltage of the bias power supply of the active filter. For this reason, it is possible to prevent a difference in the time until locking and the deterioration of the C / N of the VCO.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a charge pump according to a first embodiment of the present invention and a circuit in the vicinity thereof.
FIG. 2 is a circuit diagram of a modification of the charge pump of FIG.
FIG. 3 is a circuit diagram of a charge pump according to a second embodiment of the present invention and a circuit in the vicinity thereof.
FIG. 4 is a block diagram showing a configuration of a conventional PLL circuit.
FIG. 5 is a waveform diagram for explaining the operation of the phase comparator.
FIG. 6 is a circuit diagram of another example of a charge pump and a circuit in the vicinity thereof.
[Explanation of symbols]
11: Reference oscillator, 12: Divider, 13: VCO, 14: Divider, 15: Phase comparator, 16: Charge pump, 17: Active loop filter, 18: Charge pump, 19: Phase comparator,
10, 10 ', 20: Charge pump.

Claims

The phase of the output frequency of the voltage controlled oscillator and the reference frequency are compared by a phase comparator, and the discharge current or the suction current is supplied from the charge pump to the active loop filter according to the comparison result, and the output signal of the active loop filter In the PLL circuit for controlling the oscillation frequency of the voltage controlled oscillator,
The active loop filter includes a first operational amplifier in which a filter circuit is connected between an inverting input terminal to which the output terminal of the charge pump is connected and an output terminal, and a bias power supply is connected to a non-inverting input terminal. And
A first switch element for controlling on / off of the current discharged from the first current source to the output terminal by one output signal of the phase comparator; and the other output signal of the phase comparator. Two switch elements for controlling on / off of the current drawn from the output terminal to the second current source, and a third current source for discharging a current in a predetermined proportional relationship with the current of the first current source; A fourth current source that absorbs a current proportional to the current of the second current source and is connected in series between the third current source and the power source, and the voltage of the bias power source or the same voltage as the fourth current source And a second operational amplifier that controls the first and third current sources so that both voltages coincide with each other by comparing the voltages at the common connection point of the third and fourth current sources.
A PLL circuit characterized by that.

2. The second operational amplifier according to claim 1, wherein
A third voltage for comparing the voltage of the bias power source or the same voltage with the voltage at the common connection point of the third and fourth current sources and controlling the second and fourth current sources so that both voltages coincide with each other. A PLL circuit characterized by being replaced by an operational amplifier.

The charge pump according to claim 1, wherein
A fifth current source for supplying an ejection current to the output terminal, and three switch elements for controlling on / off of a current drawn from the output terminal to the sixth current source by one output signal of the phase comparator; The four switch elements that control on / off of the current drawn from the output terminal to the seventh current source by the other output signal of the phase comparator have a predetermined proportional relationship with the current of the fifth current source. An eighth current source for discharging current; a ninth current connected to the eighth current source and the power source in series, and sucking a current proportional to the currents of the sixth and seventh current sources; The fifth and eighth current sources are controlled so that the two voltages coincide with each other by comparing the voltage of the source and the voltage of the bias power source or the same voltage with the voltage of the common connection point of the eighth and ninth current sources. Char composed of a fourth operational amplifier It was replaced in the pump,
A PLL circuit characterized by that.

4. The fourth operational amplifier according to claim 3, wherein
The voltage of the bias power source or the same voltage is compared with the voltage at the common connection point of the eighth and ninth current sources, and the sixth, seventh, and ninth current sources are controlled so that both voltages coincide with each other. A PLL circuit characterized by being replaced with a fifth operational amplifier.

The first resistor that generates the same voltage as the voltage generated when the first switch element is turned on is connected in series with the third current source, and the second switch element is turned on when the second switch element is turned on. A PLL circuit characterized in that a second resistor for generating the same voltage as the generated voltage is connected in series to the fourth current source.

4. The PLL circuit according to claim 3, wherein a third resistor that generates the same voltage as that generated when the third or fourth switch element is turned on is connected in series to the ninth current source.