JP3922038B2 - MOS field effect transistor with current detection function - Google Patents

MOS field effect transistor with current detection function Download PDF

Info

Publication number
JP3922038B2
JP3922038B2 JP2002036913A JP2002036913A JP3922038B2 JP 3922038 B2 JP3922038 B2 JP 3922038B2 JP 2002036913 A JP2002036913 A JP 2002036913A JP 2002036913 A JP2002036913 A JP 2002036913A JP 3922038 B2 JP3922038 B2 JP 3922038B2
Authority
JP
Japan
Prior art keywords
detection
unit cell
main
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002036913A
Other languages
Japanese (ja)
Other versions
JP2003243656A (en
Inventor
昌吾 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2002036913A priority Critical patent/JP3922038B2/en
Publication of JP2003243656A publication Critical patent/JP2003243656A/en
Application granted granted Critical
Publication of JP3922038B2 publication Critical patent/JP3922038B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【技術分野】
本発明は，電流検出機能を備えたＭＯＳ型電界効果トランジスタに関する。
【０００２】
【従来技術】
一般に，大電力スイッチングや大電力増幅などに用いられるようなパワートランジスタにおいて，定格値以上の過電流が流れると，接続されている負荷やトランジスタ自体が破壊する危険性がある。そこで，このような事態を未然に防止するため，上記パワートランジスタに電流検出機能を付加する場合がある。単一ゲート・マルチソース構造の電流検出機能付ＭＯＳ型電界効果トランジスタ（以下，単にＭＯＳ型ＦＥＴという）等が知られている。
【０００３】
図９に示すごとく，電流検出機能付ＭＯＳ型ＦＥＴ９１には，ＭＯＳ型トランジスタセルとして，負荷電流にほぼ等しい主電流Ｉoを流す１個以上の主単位セル９１０と，電流検出用の１個以上の検出用単位セル９２０とが配置されている。そして，各主単位セル９１０及び各検出用単位セル９２０は，単一のゲート端子９１３及びドレイン端子９１２にそれぞれ電気的に接続されている。
【０００４】
ここで，上記主単位セル９１０及び上記検出用セル９２０は，同様の電気的特性を有するように形成するのが一般的である。
また，ソースについては，主単位セル９１０と検出用単位セル９２０とで，その接続が異なる。各主単位セル９１０のソースは，主ソース端子９１１に並列に接続されており，各検出用単位セル９２０のソースは，検出用ソース端子９２１に並列に接続されている。
【０００５】
ここで，上記ＭＯＳ型ＦＥＴ９１による電流検出方法について，簡単に説明する。上記主単位セル９１０と上記検出用単位セル９２０とのセル数の比がｍ／ｎであるとすると，主ソース端子９１１を流れる主電流Ｉoと，検出用ソース端子９２１を流れる検出電流Ｉeとの比は，理論的には，上記セル数比ｍ／ｎに一致することとなる。
【０００６】
したがって，検出用ソース端子９２１を流れる検出電流Ｉeを測定することにより，主電流Ｉoが検出できることとなる。
具体的には，検出用ソース端子９２１と主ソース端子９１１とを，抵抗値Ｒeである検出抵抗９３０により接続する。そして，該検出抵抗９３０の両端に生じる電位差Ｖeから導出される電流Ｉeに基づいて，主電流Ｉoが検出される。
【０００７】
しかしながら，実際には，半導体基体内部において，主単位セル９１０のソースと，検出用単位セル９２０のソースとの間で電流リークを生じるため，電流Ｉeを精度良く計測することができないという問題がある。このような問題に対して，主単位セルと検出用単位セルとの間には，上記半導体基体の導電型とは異なる導電型のストッパ層を形成してなるＭＯＳ型電界効果トランジスタ（特許第２８７６６９４号公報）が提案されている。
【０００８】
上記ＭＯＳ型電界効果トランジスタにおいては，上記のごとく，ストッパ層を配設することにより，主単位セルのソースと，検出用単位セルのソースとの間の内部抵抗が大きく設定される。そうすると，半導体基体内部での電流のリークが抑制されて，検出用単位セルのソースを流れる電流のうち，ほとんど全てが検出抵抗９３０に流れることとなる。そのため，該検出抵抗９３０を流れる検出電流Ｉeに基づいて，主電流Ｉoは，精度良く検出されることとなる。
【０００９】
【解決しようとする課題】
しかしながら，提案された上記ＭＯＳ型電界効果トランジスタにおいては，次のような問題が残されている。すなわち，検出用単位セルは，ＭＯＳ型電界効果トランジスタの電気的効率の低下を招くので，主単位セルに比べて少数に設定してあるのが一般的である。そのため，検出用ソース端子につながるトランジスタ容量は小さくなる傾向にある。
【００１０】
回路基板等に実装される前の上記ＭＯＳ型電界効果トランジスタにおいて，主ソース端子と検出用ソース端子との間に検出抵抗が接続されてないとき，上記トランジスタ容量が小さいことが，特に問題となる。この場合には，検出用ソース端子等に発生した静電気等により，上記検出用単位セルが破壊する危険性がある。
検出用単位セルのセル面積を拡大したり，セル数を増やせば，上記トランジスタ容量を大きくすることができるが，ＭＯＳ型電界効果トランジスタの大型化を誘発する。また，サイズを維持しながら，検出用単位セルのセル数を増やしていくと，主単位セル等他の領域を圧迫することとなり，ＭＯＳ型電界効果トランジスタの電気的効率の低下を招来するおそれがある。
【００１１】
本発明は，かかる従来の問題点に鑑みてなされたもので，大型化及び電気的効率の低下等を回避しながら，検出用単位セルのトランジスタ容量が大きく，サージ耐量が高い電流検出機能付きＭＯＳ型電界効果トランジスタを提供しようとするものである。
【００１２】
【課題の解決手段】
第１の発明は，裏面にドレイン電極が導電接合されたｐ型又はｎ型である第１導電型の半導体基体と，該半導体基体の表面にゲート絶縁膜を介して配設された主ゲート電極と，上記ゲート絶縁膜を介して上記主ゲート電極の少なくとも一部と対峙するように上記半導体基体の上記表面に形成され，上記第１導電型とは異なる導電型である第２導電型のチャネル領域と，該チャネル領域の中に形成された上記第１導電型のソース領域と，該ソース領域に導電接合された主ソース電極とを備え，上記主ゲート電極に印加する電圧に応じて，上記主ソース電極と上記ドレイン電極との間の電流を制御するＭＯＳ型電界効果トランジスタセルよりなる主単位セルと，
該主単位セルとドレイン電極を共通とし，上記主ゲート電極と接触しない位置であって上記半導体基体の表面にゲート絶縁膜を介して配設された検出用ゲート電極と，上記ゲート絶縁膜を介して上記検出用ゲート電極の少なくとも一部と対峙するように上記半導体基体の上記表面に形成された上記第２導電型のチャネル領域と，該チャネル領域の中に形成された上記第１導電型のソース領域と，該ソース領域に導電接合された検出用ソース電極とを備え，該検出用ソース電極と上記ドレイン電極との間の電流値を検出するためのＭＯＳ型電界効果トランジスタセルよりなる検出用単位セルとを有しており，
上記主ゲート電極と上記検出用ゲート電極とは共通のゲート端子に接続されており，
上記半導体基体の上記表面近傍であって，上記主単位セルと上記検出用単位セルとの間には，上記第２導電型のバリア層が形成されており，かつ，該バリア層は上記検出用ソース電極と導電接続されていることを特徴とするＭＯＳ型電界効果トランジスタにある（請求項１）。
【００１３】
上記本発明におけるＭＯＳ型電界効果トランジスタは，上記主単位セルと上記検出用単位セルとの間に，上記半導体基体の導電型とは異なる導電型のバリア層を有している。そして，該バリア層は，上記検出用ソース電極と電気的に接続してある。
そのため，上記バリア層と上記半導体基体との接触により，上記検出用単位セルのソース−ドレイン間に，寄生ＰＮ接合ダイオードが形成されることとなる。該寄生ＰＮ接合ダイオードは，そのＰＮ接合部の空乏層容量を有するコンデンサーとして機能し得るものである。そして，該寄生ＰＮ接合ダイオードが，コンデンサーとして作用することにより，上記検出用単位セルのトランジスタ容量が大きくなる。
【００１４】
このように，上記本発明によれば，検出用単位セルのセル面積の拡大や，セル数の増加等することなく，検出用単位セルのトランジスタ容量を大きくすることができる。それ故，ＭＯＳ型電界効果トランジスタの大型化や，電気的効率の低下等を回避しながら，検出用単位セルのサージ耐量を高めて，壊れにくいＭＯＳ型電界効果トランジスタを実現することができる。
【００１５】
【発明の実施の形態】
上記本発明における好ましい形態について説明する。
上記バリア層は，上記ゲート絶縁膜を介して，上記検出用ゲート電極の少なくとも一部と対峙していることが好ましい（請求項２）。
この場合には，上記検出用ソース電極と上記検出用ゲート電極とを，その隙間にある上記ゲート絶縁膜を介して対峙させることにより，上記検出用単位セルのゲート−ソース間に，寄生コンデンサを形成することができる。そして，該寄生コンデンサの容量により，上記検出用単位セルのトランジスタ容量が，さらに大きなものとなる。
【００１６】
また，上記検出用ソース電極は，上記半導体基体上に形成してあると共に外部配線を接続するためのセンスパッド部を有しており，該センスパッド部に対峙する領域の少なくとも一部を含むように，上記バリア層が形成されていることが好ましい（請求項３）。
【００１７】
この場合には，上記センスパッドを配置するエリアを有効に活用して，無駄なく，上記バリア層の面積を拡大することができる。そのため，上記ＭＯＳ型電界効果トランジスタの大型化や，電気的効率の低下等を回避しながら，上記検出用単位セルのトランジスタ容量を，さらに大きくすることができる。
【００１８】
また，上記センスパッドには，通常，配線用ワイヤがボンディングされる。そのため，その大きさは，上記検出用単位セルのセルサイズと比べて，非常に大きいものである。それ故，上記センスパッド下には，上記検出用単位セルのセルサイズと比べて十分に大きいバリア層を配設することができる。したがって，上記検出用単位セルのトランジスタ容量を，さらに大きくすることができる。
【００１９】
【実施例】
（実施例１）
本発明の実施例にかかる電流検出機能付きのＮチャネルＭＯＳ型電界効果トランジスタ（以下，単にＭＯＳ型ＦＥＴという）について，図１〜図８を用いて説明する。
本例のＭＯＳ型ＦＥＴ１は，図４に示すごとく，主単位セル１０と検出用単位セル２０とを有するものである。
【００２０】
上記主単位セル１０は，半導体基体１００表面にゲート絶縁膜１２１を介して配設されたゲート電極１２０に印加する電圧に応じて，主ソース電極１１０とドレイン電極１０３との間の電流を制御するＭＯＳ型電界効果トランジスタセルよりなるものである。
そして，上記検出用単位セル２０は，半導体基体１００表面にゲート絶縁膜１２１を介して配設されたゲート電極１２０に印加する電圧に応じて，検出用ソース電極２１０とドレイン電極１０３との間の電流値を検出するためのＭＯＳ型電界効果トランジスタセルよりなるものである。
【００２１】
ここで，上記主単位セル１０と上記検出用単位セル２０との間には，上記半導体基体１００の導電型とは異なる導電型からなるバリア層１５０が形成されており，かつ，該バリア層１５０は上記検出用ソース電極２１０と導電接続されている。以下，この内容について，詳しく説明する。
【００２２】
本例のＭＯＳ型ＦＥＴ１は，図１に示すごく，回路構成を有するものである。上記ＭＯＳ型ＦＥＴ１は，主電流Ｉoを流す１００００個の主単位セル１０と，検出電流Ｉeが流れる１０個の検出用単位セル２０とを有している。そして，主単位セル１０と検出用単位セル２０とは，ゲート及びドレインが単一化されている。そして，全てのＭＯＳ型トランジスタセルのゲート及びドレインは，それぞれゲート端子１３及びドレイン端子１２に，並列に接続されている。
【００２３】
一方，検出用単位セル２０のソースについては，主単位セル１０のソースから独立したものとしてある。そして，各主単位セル１０のソースは，主ソース端子１１に電気的に接続され，各検出用単位セル２０のソースは，検出用ソース端子２１に電気的に接続されている。
【００２４】
また，上記ＭＯＳ型ＦＥＴ１は，図２に示すごとく，半導体基体１００上に，主単位セル１０と検出用単位セル２０とを有していると共に，配線用ワイヤ等を接続するためワイヤボンディング用のパッドを有している。ソースパッド２は，図１に示すごとく，上記主ソース端子１１として機能するパッドである。センスパッド３は，上記検出用ソース端子２１として機能するパッドである。そして，ゲートパッド４及び図示しないドレインパッドは，それぞれ，ゲート端子１３及びドレイン端子１２として機能するパッドである。
なお，上記センスパッド３は，ワイヤを接続するスペースを確保するため，およそ５００μｍ角程度の大きなものとしてある。およそ１０μｍ角程度である各ＭＯＳ型トランジスタセルと比べて，非常に大きい。
【００２５】
上記ＭＯＳ型ＦＥＴ１においては，センスパッド３の周辺，すなわち図２の点線Ａで指示する部分に，検出用単位セル２０を配置してある。この点線Ａで囲まれた部分は，図３のごとく，拡大して表される。なお，図３においては，半導体基体１００の表面におけるバリア層１５０，検出用単位セル２０及び主単位セル１０の配置を実線で示すと共に，センスパッド３が配置される位置を破線で示してある。
【００２６】
センスパッド３の近傍に検出用単位セル２０を配置すると共に，該検出用単位セルを取り囲むように，バリア層１５０が配置されている。このようにして，主単位セル１０のソースと検出用単位セル２０のソースとの間における，半導体基体１００の内部抵抗値を，十分に大きなものとしてある。
そして，上記バリア層１５０は，センスパッド３領域を含む大きなエリアを占有し，検出用単位セルのセル面積と比較して，面積が大きいものである。
【００２７】
次に，図４に示すごとく，Ｂ−Ｂ断面の断面構造を示しながら，本例のＮチャネルＭＯＳ型ＦＥＴ１を説明する。
該ＭＯＳ型ＦＥＴ１を構成するＭＯＳ型トランジスタセルは，ｎ＋基板１０１上に，エピタキシャル成長によるｎ−エピタキシャル層１０２を積層して作製した半導体基体１００上に形成したものである。ここでは，ｎ＋型基板１０１を，主単位セル１０及び検出用単位セル２０に共通のドレインとしている。そして，ｎ＋型基板１０１の表面であって，上記ｎ−エピタキシャル層１０２が積層されていない側には，ドレイン電極１０３が導電接合されている。そして，該ドレイン電極１０３は，ドレイン端子１２として機能する。
【００２８】
上記，ｎ−エピタキシャル層１０２の表面には，イオン注入した硼素を拡散させて形成したＰ型チャネル領域１４０及びバリア層１５０が形成されている。ここで，Ｐ型チャネル領域１４０は，主単位セル１０及び検出用単位セル２０を構成するものである。このＰ型チャネル領域１４０は，図４に示すごとく，２重拡散により，深いＰ型層１４１と浅いＰ型層１４２とを組み合わせて形成したものである。
【００２９】
また，バリア層１５０は，Ｐ型からなる層であって，主単位セル１０と検出用単位セル２０との間に形成されている。該バリア層１５０は，図３，図４に示すごとく，上記センスパッド３に対峙する領域を含むように形成してある。このように，センスパッド３に覆われた領域を活用すれば，ＭＯＳ型ＦＥＴ１を構成するＭＯＳ型トランジスタセルを圧迫することなく，バリア層１５０の面積を広くすることができる。
【００３０】
そして，各Ｐ型チャネル領域１４０には，ｎ＋型ソース領域１６０を形成してある。該ｎ＋型ソース領域１６０は，フォトリソグラフィーによるシリコン酸化膜のマスクを利用して，半導体基体１００上の所定の位置にヒ素をイオン注入して形成したものである。該ｎ＋型ソース領域１６０が，主単位セル１０又は検出用単位セル２０のソースとして作用する。
【００３１】
さらに，半導体基体１００の表面，かつ，Ｐ型チャネル領域１４０の外縁付近であって，ｎ＋型ソース領域１６０とｎ−エピタキシャル層１０２とにより挟まれた領域は，ゲート酸化膜１２１を介して，ゲート電極１２０と対峙している。
該ゲート電極１２０は，ＣＶＤ法により堆積させた多結晶シリコンに，ヒ素をイオン注入して導電性を与えたものである。そして，ゲート酸化膜１２１及びゲート電極１２０は，さらにＰＳＧ（Phospho Silicate Glass）からなる絶縁膜１２２により被覆してある。
そして，すべてのゲート電極１２０は，図示しないコンタクトホールを介して，Ａｌ−Ｓｉからなる配線により，図２に示すごとく，ゲート端子１３として機能するゲートパッド４に並列に接続されている。
【００３２】
そしてさらに，図４に示すごとく，半導体基体１００の表面であって，ゲート電極１２０を被覆する絶縁膜１２２を配置していない部分に，最終的に主ソース電極１１０及び検出用ソース電極２１０となるＡｌ−Ｓｉを蒸着して，Ｐ型チャネル領域１４０内に形成したｎ＋型ソース領域１６０に電気的に接続されると共に，ゲート電極１２０とは絶縁された電極を形成する。その後，フォトリソグラフィーによりパターンニングして，主単位セル１０のｎ＋型ソース領域１６０と電気的に接続された主ソース電極１１０と，検出用単位セル２０のｎ＋型ソース領域１６０と電気的に接続された検出用ソース電極２１０とに分割する。
【００３３】
ここで，本例のＭＯＳ型ＦＥＴ１においては，上記バリア層１５０の一部が，上記ゲート電極１２０を被覆する絶縁膜１２２から露出するようにしてある。そのため，バリア層１５０の表面にも検出用ソース電極２１０となるＡｌ−Ｓｉが蒸着され，バリア層１５０は検出用ソース電極２１０と電気的に接続されることとなる。
【００３４】
このように，上記主ソース電極１１０と上記検出用ソース電極２１０とが電気的に導通した構造を得ることにより，図５に示す検出用単位セル２０のソース−ドレイン間の寄生ＰＮ接合ダイオード２１５を大きく形成することができる。また，上記センスパッド３に対峙する領域を含むように形成してあるバリア層１５０の面積は，検出用単位セル２０の面積に比べて，非常に大きいものである。
【００３５】
それ故，上記寄生ＰＮ接合ダイオード２１５のＰＮ接合部の空乏層容量は，非常に大きなものとなる。そして，該寄生ＰＮ接合ダイオード２１５が，大きな空乏層容量を有するコンデンサとして作用する。
【００３６】
また，上記主ソース電極１１０及び上記検出用ソース電極２１０は，さらに，ソース絶縁層１１９によって被覆してある。そして，主ソース電極１１０及び検出用ソース電極２１０の表面のうち，ソース絶縁層１１９に被覆されずに外部に露出する露出面が，図２に示すごとく，上記ソースパッド２及び上記センスパッド３をなしている。
【００３７】
上記ＭＯＳ型ＦＥＴ１を用いて，主電流Ｉoを検出するに当たっては，図２，図６に示すごとく，ソースパッド２とセンスパッド３とを，抵抗値Ｒeの検出抵抗３０により電気的に接続する。そして，検出抵抗３０の両端に生じる電位差Ｖeを用いて，全ての検出用単位セル２０を流れる電流の総和である電流Ｉeが，Ｖe／Ｒeとして検出されることとなる。
【００３８】
また，図４に示すごとく，検出用単位セル２０のｎ＋型ソース領域１６０と，主単位セル１０のｎ＋型ソース領域１６０との間には，バリア層１５０が配置されている。そのため，その間の半導体基体１００の内部抵抗は，検出抵抗３０の抵抗値Ｒeと比べて，非常に大きいものとなっている。
【００３９】
そのため，検出用単位セル２０のｎ＋型ソース領域１６０と，主単位セル１０のｎ＋型ソース領域１６０との間における電流リークが有効に抑制されることとなる。したがって，本例のＭＯＳ型ＦＥＴ１によれば，上記電流Ｉeを，精度良く測定することができる。
また，上記寄生ＰＮ接合ダイオード２１５には，逆バイアスが印加されることとなる。そのため，検出用ソース端子を流れる電流Ｉeが，影響を受けるおそれは少ない。
【００４０】
一方，主単位セル１０と検出用単位セル２０とは，その電気的特性が略同一であり，そのセル数比は，本例では１０００である。そこで，主単位セル１０の主ソース端子１１を流れる主電流Ｉoとして，電流Ｉeのおよそ１，０００倍に当たる電流値が検出されることとなる。
【００４１】
以上のごとく，本例によるＭＯＳ型ＦＥＴ１によれば，主単位セル１０と検出用単位セル２０との間に，Ｐ型からなるバリア層１５０を有している。そのため，半導体基体１００内部における電流リーク等が抑制され，精度良く主電流Ｉoを検出することができる。
【００４２】
さらに，上記バリア層１５０は，検出用単位セル２０の検出用ソース電極１６０と導電接続してあると共に，上記センスパッド３に対峙する領域を含む大面積のものである。したがって，検出用単位セル２０のソース−ドレイン間には，大容量の寄生ＰＮ接合ダイオード２１５が形成されることとなる。そのため，検出用単位セル２０のトランジスタ容量を，格段に大きくすることができる。それ故，本例のＭＯＳ型ＦＥＴ１は，静電気等のサージ電圧等により破壊するおそれが少ないものとなる。
【００４３】
また，本例のＭＯＳ型ＦＥＴ１においては，上記バリア層１５０を，センスパッド３に覆われた領域に配置してある。そのため，半導体基体１００上の限られたスペースを何ら犠牲にすることなく，大容量の寄生ＰＮ接合ダイオード２１５を形成することができる。その結果，大型化，電気的効率の低下等を招くことなく，ＭＯＳ型ＦＥＴ１のサージ耐量を高めることができる。
【００４４】
（実施例２）
本例は，図７に示すごとく，実施例１における検出用単位セル２０において，ソース−ドレイン間に寄生ＰＮ接合ダイオード２１５を形成したことに加えて，ソース−ゲート間に寄生コンデンサを形成させた例である。
具体的には，本例においては，実施例１におけるＭＯＳ型ＦＥＴ１を基にして，ゲート電極１２０を，半導体基体１００表面と平行な面内において，上記バリア層１５０の方向に延長してある。そして，図７に示すごとく，ゲート電極１２０の一部が，上記バリア層１５０と対峙するように配置した例である。
【００４５】
本例のＭＯＳ型ＦＥＴ１においては，ソース−ゲート間が，薄いゲート酸化膜１２１を介して絶縁されることとなる。このような状態は，図８に示すごとく，回路図によって等価的に表現することができる。すなわち，検出用単位セル２０のソース−ゲート間に，寄生コンデンサ２１６が形成されることとなる。
そして，該寄生コンデンサ２１６により，検出用単位セル２０のトランジスター容量を，さらに大きくして，サージ耐量を高めることができる。
【００４６】
このように，本例によれば，バリア層１５０とゲート電極１２０の一部とが，ゲート酸化膜１２１を介して，対峙するように配置することにより，検出用単位セル２０のトランジスタ容量をさらに大きくすることができる。したがって，ＭＯＳ型ＦＥＴの電気的な特性の低下や，大型化等を招来することなく，サージ耐量を，さらに高めることができる。
【００４７】
なお，その他の構成及び作用効果は，実施例１と同様である。
また，バリア層１５０と対峙するゲート電極１２０を，独立して配設することも考えられる。この場合には，該ゲート電極と半導体基体１００との間のすきまを大きくする等により，上記寄生コンデンサ２１６の容量を，さらに大きくすることができる可能性がある。
【図面の簡単な説明】
【図１】実施例１における，ＭＯＳ型電界効果トランジスタ内部の回路構成を示す回路図。
【図２】実施例１における，ＭＯＳ型電界効果トランジスタの集積基板を示す上面図。
【図３】実施例１における，ＭＯＳ型電界効果トランジスタを説明する図２において，点線で囲まれたＡ領域を拡大した模式図。
【図４】実施例１における，ＭＯＳ型電界効果トランジスタを説明する図３において，Ｂ−Ｂ断面の断面構造を示す断面図。
【図５】実施例１における，ＭＯＳ型電界効果トランジスタ内部の回路構成を示す回路図。
【図６】実施例１における，ＭＯＳ型電界効果トランジスタの主電流Ｉoを検出するための回路構成を示す回路図。
【図７】実施例２における，ＭＯＳ型電界効果トランジスタの断面構造を示す断面図。
【図８】実施例２における，ＭＯＳ型電界効果トランジスタ内部の回路構成を示す回路図。
【図９】従来例における，ＭＯＳ型電界効果トランジスタの主電流Ｉoを検出するための回路構成を示す回路図。
【符号の説明】
１．．．ＭＯＳ型電界効果トランジスタ，
１０．．．主単位セル，
１１．．．主ソース端子，
１００．．．半導体基体，
１２．．．ドレイン端子，
１２０．．．ゲート電極，
１２１．．．ゲート酸化膜，
１２２．．．絶縁膜，
１３．．．ゲート端子，
１４０．．．Ｐ型チャネル領域，
１５０．．．バリア層，
１６０．．．ｎ＋型ソース領域，
２０．．．検出用単位セル，
２１．．．検出用ソース端子，[0001]
【Technical field】
The present invention relates to a MOS field effect transistor having a current detection function.
[0002]
[Prior art]
In general, in a power transistor used for high power switching or high power amplification, if an overcurrent exceeding the rated value flows, there is a risk that the connected load or the transistor itself is destroyed. Therefore, in order to prevent such a situation, a current detection function may be added to the power transistor. A MOS field effect transistor with a current detection function (hereinafter simply referred to as a MOS FET) having a single gate / multi source structure is known.
[0003]
As shown in FIG. 9, the MOS FET 91 with a current detection function includes, as MOS transistor cells, one or more main unit cells 910 for flowing a main current Io substantially equal to the load current, and one or more current detection cells. A detection unit cell 920 is arranged. Each main unit cell 910 and each detection unit cell 920 are electrically connected to a single gate terminal 913 and drain terminal 912, respectively.
[0004]
Here, the main unit cell 910 and the detection cell 920 are generally formed to have similar electrical characteristics.
As for the source, the main unit cell 910 and the detection unit cell 920 have different connections. The source of each main unit cell 910 is connected in parallel to the main source terminal 911, and the source of each detection unit cell 920 is connected in parallel to the detection source terminal 921.
[0005]
Here, the current detection method using the MOS FET 91 will be briefly described. Assuming that the ratio of the number of cells of the main unit cell 910 and the detection unit cell 920 is m / n, the main current Io flowing through the main source terminal 911 and the detection current Ie flowing through the detection source terminal 921 The ratio theoretically corresponds to the cell number ratio m / n.
[0006]
Therefore, the main current Io can be detected by measuring the detection current Ie flowing through the detection source terminal 921.
Specifically, the detection source terminal 921 and the main source terminal 911 are connected by a detection resistor 930 having a resistance value Re. The main current Io is detected based on the current Ie derived from the potential difference Ve generated at both ends of the detection resistor 930.
[0007]
However, in reality, a current leak occurs between the source of the main unit cell 910 and the source of the detection unit cell 920 inside the semiconductor substrate, so that there is a problem that the current Ie cannot be measured with high accuracy. . In order to solve this problem, a MOS field effect transistor (Patent No. 28766694) is formed by forming a stopper layer having a conductivity type different from that of the semiconductor substrate between the main unit cell and the detection unit cell. No. Gazette) has been proposed.
[0008]
In the MOS field effect transistor, the internal resistance between the source of the main unit cell and the source of the detection unit cell is set large by providing the stopper layer as described above. Then, current leakage inside the semiconductor substrate is suppressed, and almost all of the current flowing through the source of the detection unit cell flows through the detection resistor 930. Therefore, based on the detection current Ie flowing through the detection resistor 930, the main current Io is detected with high accuracy.
[0009]
[Problems to be solved]
However, the following problems remain in the proposed MOS field effect transistor. That is, the number of detection unit cells is generally set to be smaller than that of the main unit cell because it causes a reduction in the electrical efficiency of the MOS field effect transistor. Therefore, the transistor capacitance connected to the detection source terminal tends to be small.
[0010]
In the MOS field effect transistor before being mounted on a circuit board or the like, when the detection resistor is not connected between the main source terminal and the detection source terminal, the transistor capacity is particularly small. . In this case, there is a risk that the detection unit cell is destroyed by static electricity generated at the detection source terminal or the like.
If the cell area of the detection unit cell is increased or the number of cells is increased, the transistor capacity can be increased, but the MOS field effect transistor is increased in size. In addition, if the number of unit cells for detection is increased while maintaining the size, other regions such as the main unit cell are compressed, which may lead to a decrease in electrical efficiency of the MOS field effect transistor. is there.
[0011]
The present invention has been made in view of the above-described conventional problems. The MOS with current detection function has a large transistor capacity of a detection unit cell and a high surge resistance while avoiding an increase in size and a decrease in electrical efficiency. Type field effect transistor is to be provided.
[0012]
[Means for solving problems]
According to a first aspect of the present invention, there is provided a p-type or n-type first-conductivity-type semiconductor substrate having a drain electrode conductively bonded to the back surface , and a main gate electrode disposed on the surface of the semiconductor substrate via a gate insulating film A channel of a second conductivity type formed on the surface of the semiconductor base so as to face at least a part of the main gate electrode through the gate insulating film and having a conductivity type different from the first conductivity type. and the region comprises a source region formed of said first conductivity type in said channel region, and a main source electrode conductively bonded to said source region, depending on the voltage applied to the main gate electrode, the a main unit cells consisting of MOS-type field effect transistor cells that control the current between the main source electrode and the drain electrode,
The main unit cell and the drain electrode are shared, and the detection gate electrode is disposed on the surface of the semiconductor substrate via the gate insulating film at a position not in contact with the main gate electrode, and the gate insulating film is interposed therebetween. A channel region of the second conductivity type formed on the surface of the semiconductor base so as to face at least a part of the gate electrode for detection, and the first conductivity type of channel formed in the channel region. a source region, and a detection source electrode conductively bonded to said source region, a detection consisting of MOS-type field effect transistor cells for detecting the current value between the sensing source electrode and the drain electrode Unit cell,
The main gate electrode and the detection gate electrode are connected to a common gate terminal,
The second conductivity type barrier layer is formed in the vicinity of the surface of the semiconductor substrate and between the main unit cell and the detection unit cell, and the barrier layer is used for the detection. A MOS field effect transistor is characterized in that it is conductively connected to a source electrode.
[0013]
The MOS field effect transistor according to the present invention has a barrier layer of a conductivity type different from that of the semiconductor substrate between the main unit cell and the detection unit cell. The barrier layer is electrically connected to the detection source electrode.
Therefore, a parasitic PN junction diode is formed between the source and drain of the detection unit cell due to the contact between the barrier layer and the semiconductor substrate. The parasitic PN junction diode can function as a capacitor having a depletion layer capacitance of the PN junction. The parasitic PN junction diode acts as a capacitor, so that the transistor capacity of the detection unit cell is increased.
[0014]
Thus, according to the present invention, the transistor capacity of the detection unit cell can be increased without increasing the cell area of the detection unit cell or increasing the number of cells. Therefore, it is possible to increase the surge resistance of the detection unit cell while avoiding an increase in the size of the MOS field effect transistor and a decrease in electrical efficiency, thereby realizing a MOS field effect transistor that is not easily broken.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The preferable form in the said this invention is demonstrated.
The barrier layer preferably faces at least a part of the detection gate electrode through the gate insulating film.
In this case, a parasitic capacitor is connected between the gate and source of the detection unit cell by causing the detection source electrode and the detection gate electrode to face each other through the gate insulating film in the gap. Can be formed. The capacitance of the parasitic capacitor further increases the transistor capacity of the detection unit cell.
[0016]
Further, the detection source electrode has a sense pad portion formed on the semiconductor substrate and for connecting an external wiring, and includes at least a part of a region facing the sense pad portion. In addition, the barrier layer is preferably formed.
[0017]
In this case, the area of the barrier layer can be expanded without waste by effectively utilizing the area where the sense pad is disposed. Therefore, it is possible to further increase the transistor capacity of the detection unit cell while avoiding an increase in the size of the MOS field effect transistor and a decrease in electrical efficiency.
[0018]
In addition, a wiring wire is usually bonded to the sense pad. Therefore, the size thereof is very large compared to the cell size of the detection unit cell. Therefore, a barrier layer sufficiently larger than the cell size of the detection unit cell can be disposed under the sense pad. Therefore, the transistor capacity of the detection unit cell can be further increased.
[0019]
【Example】
Example 1
An N-channel MOS field effect transistor (hereinafter simply referred to as a MOS FET) with a current detection function according to an embodiment of the present invention will be described with reference to FIGS.
The MOS FET 1 of this example has a main unit cell 10 and a detection unit cell 20 as shown in FIG.
[0020]
The main unit cell 10 controls the current between the main source electrode 110 and the drain electrode 103 according to the voltage applied to the gate electrode 120 disposed on the surface of the semiconductor substrate 100 via the gate insulating film 121. It consists of a MOS field effect transistor cell.
The detection unit cell 20 is connected between the detection source electrode 210 and the drain electrode 103 in accordance with the voltage applied to the gate electrode 120 disposed on the surface of the semiconductor substrate 100 via the gate insulating film 121. It comprises a MOS field effect transistor cell for detecting a current value.
[0021]
Here, a barrier layer 150 having a conductivity type different from the conductivity type of the semiconductor substrate 100 is formed between the main unit cell 10 and the detection unit cell 20, and the barrier layer 150 Is conductively connected to the detection source electrode 210. This will be described in detail below.
[0022]
The MOS type FET 1 of this example has a circuit configuration as shown in FIG. The MOS type FET 1 has 10,000 main unit cells 10 through which the main current Io flows and ten detection unit cells 20 through which the detection current Ie flows. The main unit cell 10 and the detection unit cell 20 have a single gate and drain. The gates and drains of all MOS transistor cells are connected in parallel to the gate terminal 13 and the drain terminal 12, respectively.
[0023]
On the other hand, the source of the detection unit cell 20 is independent of the source of the main unit cell 10. The source of each main unit cell 10 is electrically connected to the main source terminal 11, and the source of each detection unit cell 20 is electrically connected to the detection source terminal 21.
[0024]
Further, as shown in FIG. 2, the MOS FET 1 has a main unit cell 10 and a detection unit cell 20 on a semiconductor substrate 100, and is used for wire bonding to connect wiring wires and the like. Has a pad. The source pad 2 is a pad that functions as the main source terminal 11 as shown in FIG. The sense pad 3 is a pad that functions as the detection source terminal 21. The gate pad 4 and the drain pad (not shown) are pads that function as the gate terminal 13 and the drain terminal 12, respectively.
The sense pad 3 has a large size of about 500 μm square in order to secure a space for connecting wires. It is very large compared to each MOS transistor cell having a size of about 10 μm square.
[0025]
In the MOS FET 1, the detection unit cell 20 is arranged around the sense pad 3, that is, in a portion indicated by a dotted line A in FIG. The portion surrounded by the dotted line A is shown enlarged as shown in FIG. In FIG. 3, the arrangement of the barrier layer 150, the detection unit cell 20 and the main unit cell 10 on the surface of the semiconductor substrate 100 is indicated by a solid line, and the position where the sense pad 3 is provided is indicated by a broken line.
[0026]
The detection unit cell 20 is disposed in the vicinity of the sense pad 3, and the barrier layer 150 is disposed so as to surround the detection unit cell. In this way, the internal resistance value of the semiconductor substrate 100 between the source of the main unit cell 10 and the source of the detection unit cell 20 is made sufficiently large.
The barrier layer 150 occupies a large area including the sense pad 3 region, and has a larger area than the cell area of the detection unit cell.
[0027]
Next, as shown in FIG. 4, the N-channel MOS type FET 1 of this example will be described while showing the cross-sectional structure of the BB cross section.
The MOS type transistor cell constituting the MOS type FET 1 is formed on a semiconductor substrate 100 formed by laminating an n − epitaxial layer 102 by epitaxial growth on an n + substrate 101. Here, the n + type substrate 101 is a drain common to the main unit cell 10 and the detection unit cell 20. A drain electrode 103 is conductively bonded to the surface of the n + type substrate 101 on the side where the n − epitaxial layer 102 is not stacked. The drain electrode 103 functions as the drain terminal 12.
[0028]
On the surface of the n − epitaxial layer 102, a P-type channel region 140 and a barrier layer 150 formed by diffusing ion-implanted boron are formed. Here, the P-type channel region 140 constitutes the main unit cell 10 and the detection unit cell 20. As shown in FIG. 4, the P-type channel region 140 is formed by combining a deep P-type layer 141 and a shallow P-type layer 142 by double diffusion.
[0029]
The barrier layer 150 is a layer made of P-type, and is formed between the main unit cell 10 and the detection unit cell 20. As shown in FIGS. 3 and 4, the barrier layer 150 is formed to include a region facing the sense pad 3. In this way, if the region covered with the sense pad 3 is utilized, the area of the barrier layer 150 can be increased without pressing the MOS transistor cell constituting the MOS FET 1.
[0030]
In each P-type channel region 140, an n + -type source region 160 is formed. The n + -type source region 160 is formed by ion-implanting arsenic at a predetermined position on the semiconductor substrate 100 using a mask of a silicon oxide film formed by photolithography. The n + -type source region 160 functions as the source of the main unit cell 10 or the detection unit cell 20.
[0031]
Further, the surface of the semiconductor substrate 100 and the vicinity of the outer edge of the P-type channel region 140 and sandwiched between the n + -type source region 160 and the n − epitaxial layer 102 are interposed via the gate oxide film 121. It faces the gate electrode 120.
The gate electrode 120 is formed by implanting arsenic ions into polycrystalline silicon deposited by the CVD method. The gate oxide film 121 and the gate electrode 120 are further covered with an insulating film 122 made of PSG (Phospho Silicate Glass).
Then, all the gate electrodes 120 are connected in parallel to the gate pad 4 functioning as the gate terminal 13 as shown in FIG. 2 by wiring made of Al—Si through a contact hole (not shown).
[0032]
Further, as shown in FIG. 4, the main source electrode 110 and the detection source electrode 210 are finally formed on the surface of the semiconductor substrate 100 where the insulating film 122 covering the gate electrode 120 is not disposed. Al—Si is vapor-deposited to form an electrode electrically connected to the n + -type source region 160 formed in the P-type channel region 140 and insulated from the gate electrode 120. Then patterned by photolithography, and n + -type source region 160 and electrically connected to the main source electrodes 110 of the main unit cell 10, the detection unit cell 20 of the n + -type source region 160 and electrically The detection source electrode 210 is divided.
[0033]
Here, in the MOS type FET 1 of this example, a part of the barrier layer 150 is exposed from the insulating film 122 covering the gate electrode 120. Therefore, Al—Si serving as the detection source electrode 210 is deposited on the surface of the barrier layer 150, and the barrier layer 150 is electrically connected to the detection source electrode 210.
[0034]
Thus, by obtaining a structure in which the main source electrode 110 and the detection source electrode 210 are electrically connected, the parasitic PN junction diode 215 between the source and drain of the detection unit cell 20 shown in FIG. It can be formed large. The area of the barrier layer 150 formed so as to include the region facing the sense pad 3 is very large compared to the area of the detection unit cell 20.
[0035]
Therefore, the depletion layer capacitance at the PN junction of the parasitic PN junction diode 215 is very large. The parasitic PN junction diode 215 functions as a capacitor having a large depletion layer capacitance.
[0036]
The main source electrode 110 and the detection source electrode 210 are further covered with a source insulating layer 119. Of the surfaces of the main source electrode 110 and the detection source electrode 210, the exposed surfaces exposed to the outside without being covered with the source insulating layer 119 are connected to the source pad 2 and the sense pad 3 as shown in FIG. There is no.
[0037]
In detecting the main current Io using the MOS FET 1, the source pad 2 and the sense pad 3 are electrically connected by a detection resistor 30 having a resistance value Re as shown in FIGS. The current Ie, which is the sum of the currents flowing through all the detection unit cells 20, is detected as Ve / Re using the potential difference Ve generated at both ends of the detection resistor 30.
[0038]
Further, as shown in FIG. 4, a barrier layer 150 is disposed between the n + type source region 160 of the detection unit cell 20 and the n + type source region 160 of the main unit cell 10. Therefore, the internal resistance of the semiconductor substrate 100 during that time is very large compared to the resistance value Re of the detection resistor 30.
[0039]
Therefore, current leakage between the n + type source region 160 of the detection unit cell 20 and the n + type source region 160 of the main unit cell 10 is effectively suppressed. Therefore, according to the MOS type FET 1 of this example, the current Ie can be measured with high accuracy.
Further, a reverse bias is applied to the parasitic PN junction diode 215. Therefore, the current Ie flowing through the detection source terminal is less likely to be affected.
[0040]
On the other hand, the main unit cell 10 and the detection unit cell 20 have substantially the same electrical characteristics, and the cell number ratio is 1000 in this example. Therefore, as the main current Io flowing through the main source terminal 11 of the main unit cell 10, a current value corresponding to about 1,000 times the current Ie is detected.
[0041]
As described above, according to the MOS type FET 1 of this example, the P-type barrier layer 150 is provided between the main unit cell 10 and the detection unit cell 20. Therefore, current leakage in the semiconductor substrate 100 is suppressed, and the main current Io can be detected with high accuracy.
[0042]
Further, the barrier layer 150 is conductively connected to the detection source electrode 160 of the detection unit cell 20 and has a large area including a region facing the sense pad 3. Therefore, a large-capacity parasitic PN junction diode 215 is formed between the source and drain of the detection unit cell 20. Therefore, the transistor capacity of the detection unit cell 20 can be significantly increased. Therefore, the MOS type FET 1 of this example is less likely to be destroyed by a surge voltage such as static electricity.
[0043]
Further, in the MOS type FET 1 of this example, the barrier layer 150 is disposed in a region covered with the sense pad 3. Therefore, the large-capacity parasitic PN junction diode 215 can be formed without sacrificing any limited space on the semiconductor substrate 100. As a result, the surge resistance of the MOS type FET 1 can be increased without causing an increase in size, a decrease in electrical efficiency, or the like.
[0044]
(Example 2)
In this example, as shown in FIG. 7, in the detection unit cell 20 in the first embodiment, a parasitic PN junction diode 215 is formed between the source and the drain, and a parasitic capacitor is formed between the source and the gate. It is an example.
Specifically, in this example, the gate electrode 120 is extended in the direction of the barrier layer 150 in a plane parallel to the surface of the semiconductor substrate 100 based on the MOS type FET 1 in the first embodiment. 7 shows an example in which a part of the gate electrode 120 is disposed so as to face the barrier layer 150 as shown in FIG.
[0045]
In the MOS type FET 1 of this example, the source and gate are insulated via a thin gate oxide film 121. Such a state can be equivalently expressed by a circuit diagram as shown in FIG. That is, a parasitic capacitor 216 is formed between the source and gate of the detection unit cell 20.
The parasitic capacitor 216 can further increase the transistor capacity of the detection unit cell 20 and increase the surge resistance.
[0046]
Thus, according to this example, the barrier layer 150 and a part of the gate electrode 120 are arranged so as to face each other with the gate oxide film 121 interposed therebetween, thereby further increasing the transistor capacity of the detection unit cell 20. Can be bigger. Therefore, surge resistance can be further increased without degrading the electrical characteristics or increasing the size of the MOS FET.
[0047]
Other configurations and operational effects are the same as those of the first embodiment.
It is also conceivable that the gate electrode 120 facing the barrier layer 150 is provided independently. In this case, there is a possibility that the capacitance of the parasitic capacitor 216 can be further increased by increasing the gap between the gate electrode and the semiconductor substrate 100.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit configuration inside a MOS field effect transistor according to a first embodiment.
2 is a top view showing an integrated substrate of MOS type field effect transistors in Example 1. FIG.
3 is a schematic diagram enlarging an A region surrounded by a dotted line in FIG. 2 for explaining a MOS field effect transistor in Example 1. FIG.
4 is a cross-sectional view showing the cross-sectional structure of the BB cross section in FIG. 3 for explaining the MOS field effect transistor in Example 1. FIG.
5 is a circuit diagram showing a circuit configuration inside a MOS field effect transistor in Embodiment 1. FIG.
6 is a circuit diagram showing a circuit configuration for detecting a main current Io of a MOS field effect transistor in Embodiment 1. FIG.
7 is a cross-sectional view showing a cross-sectional structure of a MOS field effect transistor in Example 2. FIG.
8 is a circuit diagram showing a circuit configuration inside a MOS field effect transistor in Embodiment 2. FIG.
FIG. 9 is a circuit diagram showing a circuit configuration for detecting a main current Io of a MOS field effect transistor in a conventional example.
[Explanation of symbols]
1. . . MOS field effect transistor,
10. . . Main unit cell,
11. . . Main source terminal,
100. . . Semiconductor substrate,
12 . . Drain terminal,
120. . . Gate electrode,
121. . . Gate oxide,
122. . . Insulation film,
13. . . Gate terminal,
140. . . P-type channel region,
150. . . Barrier layer,
160. . . n + type source region,
20. . . Unit cell for detection,
21. . . Source terminal for detection,

Claims (3)

裏面にドレイン電極が導電接合されたｐ型又はｎ型である第１導電型の半導体基体と，該半導体基体の表面にゲート絶縁膜を介して配設された主ゲート電極と，上記ゲート絶縁膜を介して上記主ゲート電極の少なくとも一部と対峙するように上記半導体基体の上記表面に形成され，上記第１導電型とは異なる導電型である第２導電型のチャネル領域と，該チャネル領域の中に形成された上記第１導電型のソース領域と，該ソース領域に導電接合された主ソース電極とを備え，上記主ゲート電極に印加する電圧に応じて，上記主ソース電極と上記ドレイン電極との間の電流を制御するＭＯＳ型電界効果トランジスタセルよりなる主単位セルと，
該主単位セルとドレイン電極を共通とし，上記主ゲート電極と接触しない位置であって上記半導体基体の表面にゲート絶縁膜を介して配設された検出用ゲート電極と，上記ゲート絶縁膜を介して上記検出用ゲート電極の少なくとも一部と対峙するように上記半導体基体の上記表面に形成された上記第２導電型のチャネル領域と，該チャネル領域の中に形成された上記第１導電型のソース領域と，該ソース領域に導電接合された検出用ソース電極とを備え，該検出用ソース電極と上記ドレイン電極との間の電流値を検出するためのＭＯＳ型電界効果トランジスタセルよりなる検出用単位セルとを有しており，
上記主ゲート電極と上記検出用ゲート電極とは共通のゲート端子に接続されており，
上記半導体基体の上記表面近傍であって，上記主単位セルと上記検出用単位セルとの間には，上記第２導電型のバリア層が形成されており，かつ，該バリア層は上記検出用ソース電極と導電接続されていることを特徴とするＭＯＳ型電界効果トランジスタ。 A p-type or n-type first conductivity type semiconductor substrate having a drain electrode conductively bonded to the back surface , a main gate electrode disposed on the surface of the semiconductor substrate via a gate insulation film, and the gate insulation film A channel region of a second conductivity type which is formed on the surface of the semiconductor substrate so as to face at least a part of the main gate electrode via the first electrode and has a conductivity type different from the first conductivity type; and the channel region and said first conductivity type source region formed in, and a main source electrode conductively bonded to said source region, depending on the voltage applied to the main gate electrode, the main source electrode and the drain A main unit cell composed of a MOS field effect transistor cell for controlling a current between the electrodes ;
The main unit cell and the drain electrode are shared, and the detection gate electrode is disposed on the surface of the semiconductor substrate via the gate insulating film at a position not in contact with the main gate electrode, and the gate insulating film is interposed therebetween. A channel region of the second conductivity type formed on the surface of the semiconductor base so as to face at least a part of the gate electrode for detection, and the first conductivity type of channel formed in the channel region. a source region, and a detection source electrode conductively bonded to said source region, a detection consisting of MOS-type field effect transistor cells for detecting the current value between the sensing source electrode and the drain electrode Unit cell,
The main gate electrode and the detection gate electrode are connected to a common gate terminal,
The second conductivity type barrier layer is formed in the vicinity of the surface of the semiconductor substrate and between the main unit cell and the detection unit cell, and the barrier layer is used for the detection. A MOS field effect transistor characterized by being conductively connected to a source electrode. 請求項１において，上記バリア層は，上記ゲート絶縁膜を介して，上記検出用ゲート電極の少なくとも一部と対峙していることを特徴とするＭＯＳ型電界効果トランジスタ。2. The MOS field effect transistor according to claim 1, wherein the barrier layer opposes at least a part of the detection gate electrode through the gate insulating film. 請求項１又は２において，上記検出用ソース電極は，上記半導体基体上に形成してあると共に外部配線を接続するためのセンスパッド部を有しており，該センスパッド部に対峙する領域の少なくとも一部を含むように，上記バリア層が形成されていることを特徴とするＭＯＳ型電界効果トランジスタ。  3. The detection source electrode according to claim 1, wherein the detection source electrode has a sense pad portion formed on the semiconductor substrate and connected to an external wiring, and at least a region facing the sense pad portion. A MOS field effect transistor, wherein the barrier layer is formed so as to include a part thereof.
JP2002036913A 2002-02-14 2002-02-14 MOS field effect transistor with current detection function Expired - Fee Related JP3922038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002036913A JP3922038B2 (en) 2002-02-14 2002-02-14 MOS field effect transistor with current detection function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002036913A JP3922038B2 (en) 2002-02-14 2002-02-14 MOS field effect transistor with current detection function

Publications (2)

Publication Number Publication Date
JP2003243656A JP2003243656A (en) 2003-08-29
JP3922038B2 true JP3922038B2 (en) 2007-05-30

Family

ID=27778663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002036913A Expired - Fee Related JP3922038B2 (en) 2002-02-14 2002-02-14 MOS field effect transistor with current detection function

Country Status (1)

Country Link
JP (1) JP3922038B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
JP4973057B2 (en) * 2006-08-07 2012-07-11 トヨタ自動車株式会社 Semiconductor device
WO2009096412A1 (en) * 2008-01-29 2009-08-06 Fuji Electric Device Technology Co., Ltd. Semiconductor device
US8969960B2 (en) 2011-09-21 2015-03-03 Mitsubishi Electric Corporation Power semiconductor device
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
JP6565192B2 (en) * 2015-01-15 2019-08-28 富士電機株式会社 Semiconductor device
EP3511986A1 (en) * 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistor arrangement with a load transistor and a sense transistor
JP7224247B2 (en) * 2019-07-02 2023-02-17 三菱電機株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP2003243656A (en) 2003-08-29

Similar Documents

Publication Publication Date Title
US9837528B2 (en) Semiconductor device and manufacturing method of the same
JP3413569B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP6526981B2 (en) Semiconductor device and semiconductor module
JP5601863B2 (en) Power semiconductor device
JPH07312424A (en) Semiconductor device and its manufacture
JP3922038B2 (en) MOS field effect transistor with current detection function
US20040084753A1 (en) Integrated circuit including semiconductor power device and electrically isolated thermal sensor
JP3590207B2 (en) MOS capacitor
US6552393B2 (en) Power MOS transistor having increased drain current path
JP2005026279A (en) Semiconductor device
JP3105815B2 (en) Semiconductor integrated circuit device
JP2002222953A (en) Semiconductor device
KR20210147069A (en) Transistor Semiconductor Die With Increased Active Area
JP4029549B2 (en) Semiconductor device
JP7256254B2 (en) semiconductor equipment
JP2785792B2 (en) Power semiconductor device
JP2881907B2 (en) Power semiconductor device
JP3693321B2 (en) Semiconductor device and manufacturing method thereof
GB2433649A (en) SOI resistor formed by underlying substrate for current sensing in power semiconductor structures
JP2002334990A (en) Semiconductor device
JPH0258864A (en) Semiconductor device
JP2023073444A (en) Semiconductor device
JPH11154746A (en) Semiconductor device
JP2009016876A (en) Semiconductor element
JP3608520B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees