JP3910340B2

JP3910340B2 - Computer system

Info

Publication number: JP3910340B2
Application number: JP2000151828A
Authority: JP
Inventors: 明男戸田; 裕司大津; 康晴福島; 敏則仁熊; 三好　　守; 正年斎藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2007-04-25
Anticipated expiration: 2020-05-23
Also published as: JP2001331201A

Description

【０００１】
【発明の属する技術分野】
この発明は、例えばプログラマブルコントローラに適用して好適な計算機システムに関するものである。
【０００２】
【従来の技術】
従来例１．
図１７は、例えば特開平４−３６７９０３号公報に開示された従来の二重化計算機システムを示す構成図であり、図において１００は制御系または運転系のプログラマブルコントローラ、１１０は待機系のプログラマブルコントローラ、１０１は運転系のトラッキングバッファ、１１１は待機系のトラッキングバッファ、１０２は運転系のバッファ分割手段、１１２は待機系のバッファ分割手段、１１５はトラッキングケーブルである。この従来の二重化計算機システムの構成においてはトラッキングすべきデータを参照するプログラムのスキャン周期が高速か低速かを判断し、それぞれのプログラムが扱うデータ量を計算し、高速トラッキングデータ用や低速トラッキングデータ用にバッファを分割する。トラッキング処理時には、高速トラッキングのみ、低速トラッキングのみ、または両方のトラッキングが必要かを判定し、トラッキングバッファを選択しトラッキング処理を行う。
【０００３】
この従来の二重化計算機システムは、トラッキングバッファの分割によりオーバーヘッドを極力抑えるシステムとして構築されているが、待機系においても運転系と同一のアプリケーションを実行させておく方式（以下、ホットスタンバイ方式という）でこのシステムを運用する場合、トラッキングバッファのデータが待機系へ反映されるタイミングとアプリケーションの起動周期との同期を取る手段がないため、アプリケーション内で参照するメモリデータが運転系と待機系で同一であることを完全に保証できず、両系で同一の処理結果を保証することが難しい。
【０００４】
従来例２．
また、図１８は、例えば特開平４−３６７９０３号公報に開示された従来の二重化計算機システムを示す構成図であり、図において、２００は制御系プロセッサ、２１０は待機系プロセッサ、２０１は制御系プロセッサ２００のトラッキングバッファ、２１１は待機系プロセッサ２１０のトラッキングバッファ、２０２は制御系プロセッサ２００のバッファ分割手段、２１２は待機系プロセッサ２１０のバッファ分割手段、２１５はトラッキングケーブルである。
【０００５】
次に、この二重化計算機システムの動作について説明する。図１９は、この二重化計算機システムの動作を示すフローチャートであり、制御系プロセッサ２００がデータのトラッキングを行うとき、バッファ分割手段２０２は、トラッキングすべきデータを使用するプログラムのスキャン周期が高速か低速かを判断し、それぞれのプログラムが扱うデータ量を計算する（ステップＳＴ１００）。そして、得られたデータ量とトラッキングバッファ２０１のサイズからトラッキングバッファ２０１でのブロック数を計算する（ステップＳＴ１０１）。そして、データをトラッキングする場合、高速トラッキングのみか、低速トラッキングのみか、高速と低速の両方のトラッキングが必要かのトラッキング方式をチェックし（ステップＳＴ１０２）、高速、低速、混合の分割方式を選択し（ステップＳＴ１０３，ステップＳＴ１０４，ステップＳＴ１０５）、トラッキング処理を行う。
【０００６】
従来例３．
また、図２０は、例えば特開平４−３３２００２号公報に示された従来の計算機システムを示す構成図である。図において、３０１はプロセッサ、３０２はＣＰＵカード、３０２ａはプロセッサ３０１の命令実行部、３０３は入出力Ｉ／Ｆカード、３０３ａは入出力カードエラー情報、３０４−１，…，３０４−Ｎは入出力カード、３０４ａ−１，…，３０４ａ−Ｎは入出力カード３０４−１，…，３０４−Ｎのデータ領域を示す。３０５はＣＰＵカード３０２と入出力Ｉ／Ｆカード３０３とを接続した制御バス、３０６は入出力Ｉ／Ｆカード３０３と各入出力カード３０４−１，…，３０４−Ｎとを接続した入出力バスである。
【０００７】
プロセッサ３０１は、ＣＰＵカード３０２と、制御バス３０５により前記ＣＰＵカード３０２と接続された入出力Ｉ／Ｆカード３０３とから構成されていることを示す。前記ＣＰＵカード３０２は、命令実行部３０２ａにおいて前記入出力Ｉ／Ｆカード３０３と入出力バス３０６を介して入出力カード３０４−１，…，３０４−Ｎのデータ領域３０４ａ−１，…，３０４ａ−Ｎをアクセスする。
命令実行部３０２ａが入出力カード３０４−１，…，３０４−Ｎをアクセスしたときのエラー情報は、前記入出力Ｉ／Ｆカード３０３の入出力カードエラー情報３０３ａを読み出すことで認識できる。すなわち、前記エラー情報は、入出力カード３０４−１，…，３０４−Ｎのエラー情報として認識できる構成である。
【０００８】
また、この計算機システムの入出力Ｉ／Ｆカード３０３のメモリマップ３０７を図２１に示す。このメモリマップ３０７は、前記入出力カード３０４−１，…，３０４−Ｎに割り当てられたメモリ空間と前記入出力カードエラー情報３０３ａとから構成される。
【０００９】
次に、この計算機システムの動作について図２２に示すフローチャートに従って説明する。先ず、ＣＰＵカード３０２の命令実行部３０２ａは、入出力カード３０４−１，…，３０４−Ｎのデータ領域３０４ａ−１，…，３０４ａ−Ｎをアクセスし（ステップＳＴ１１１）、入出力Ｉ／Ｆカード３０３の入出力カードエラー情報３０３ａを読み出す（ステップＳＴ１１２）。そして、前記読み出した入出力カードエラー情報３０３ａによりエラーがあるかどうかを判定し（ステップＳＴ１１３）、エラーがなければ次のアドレスの入出力カードエラー情報３０３ａを取り出す（ステップＳＴ１１５）。一方、前記ステップＳＴ１１３においてエラーがあればエラー情報を登録する（ステップＳＴ１１４）。
【００１０】
従来例４．
また、図２３は、特開平４−３３２００２号公報に示された従来の計算機システムにおける制御プログラム実行時のプログラムカウンタ一致処理を示す構成図である。図において、４０１はプロセッサ５００の実行に必要な制御プログラムコード、制御データ、および起動管理テーブル等の制御情報の開発と保守を行う保守ツールである。４０５はプロセッサ５００の主メモリ、４０５ａは前記制御プログラムコード、４０５ｂは制御プログラムコード４０５ａの実行位置をそのカウンタ値として指し示すプログラムカウンタ、４０６は保守ツール４０１から送られてきた制御情報をプロセッサ５００に登録する要求処理部、４０６ａは保守ツール４０１からの保守操作情報であるプログラムカウンタ一致要求、４０７は制御プログラムコード４０５ａを実行するプログラム実行部、４０７ａは制御プログラムコード４０５ａの実行をサポートするプログラム実行処理である。プログラムカウンタ一致検出処理４０７ｂは要求処理部４０６からのプログラムカウンタ一致要求４０６ａによって登録される一致要求プログラムカウンタ４０７ｃのカウンタ値とプログラムカウンタ４０５ｂのカウンタ値との一致を検出するものである。
【００１１】
次に動作について図２４に示すフローチャートに従って説明する。
図２４に示すフローチャートは、プログラム実行部４０７がプログラムカウンタ一致を検出する動作フローを示しており、プログラム実行処理４０７ａは現在のプログラムカウンタ４０５ｂが指し示す制御プログラムコード格納位置を計算し、主メモリ４０５上から該当する制御プログラムコード４０５ａをフェッチして実行する（ステップＳＴ１２０）。そして、１つの制御プログラム実行後、プログラムカウンタ一致検出処理４０７ｂは、プログラムカウンタ一致要求の有無をチェックする（ステップＳＴ１２１）。このプログラムカウンタ一致要求がなければ次の制御プログラムコード４０５ａの実行へ移る。一方、プログラムカウンタ一致要求があれば、現在のプログラムカウンタ４０５ｂと一致要求プログラムカウンタ４０７ｃのカウンタ値を取り出し（ステップＳＴ２２）、比較する(ステップＳＴ１２３)。この結果、不一致であれば次の制御プログラムコード４０５ａの実行へ移る。一方、一致した場合には、アキュムレータや各レジスタ値などの制御プログラム実行時の情報を収集する（ステップＳＴ１２４）。情報の収集が完了した後、または要求処理部４０６からのプログラムカウンタ一致要求４０６ａがキャンセルされたときなどには、プログラムカウンタ一致要求４０６ａにより登録された一致要求プログラムカウンタ４０７ｃのカウンタ値をクリアする（ステップＳＴ１２５）。
【００１２】
【発明が解決しようとする課題】
従来の計算機システムは以上のように構成されていたので、前記従来例１の技術では、ホットスタンバイ方式で運用する場合にはトラッキングバッファを分割することなく全データの転送が必要であり、トラッキングのオーバヘッドを抑えることが難しいという課題があった。
【００１３】
また、前記従来例２の技術では、制御系でエラーが発生したり、手動操作による系の切り替わりが発生するまで、待機系のアプリケーションプログラムをＷＡＩＴ状態としておく方式（以下、コールドスタンバイ方式という）では問題とはならないが、前記ホットスタンバイ方式にて運用するシステムにおいては、待機系と制御系で同一アプリケーションプログラムを並行動作させる関係上、待機系にてトラッキング処理を行う際に、該当データが制御系にて書き換え中のタイミングとなる可能性が高く、また一旦制御系と待機系のトラッキング処理タイミングが合致すればそれ以降も連続して書き換え中の状態と重なり、データ読み出し不可状態が続くことが想定され、制御系と待機系のデータ同値化の信頼性が確保されないという課題があった。
【００１４】
また、前記従来例３の技術では、登録されたエラー情報に対し、命令のアクセス対象となる入出力カードのエラー情報か命令のアクセス対象以外の入出力カードのエラー情報かの判定が命令実行時に出来ないため、命令のアクセス対象以外の入出力カードが故障のときでもエラーを検出してしまうという課題があった。
【００１５】
また、前記従来例４の技術では、プログラムカウンタ一致要求がある場合に、一つの制御プログラム実行毎にプログラムカウンタ一致要求有無のチェックとプログラムカウンタの比較処理を行う必要があり、また、プログラムカウンタの不一致状態が続く間、オーバーヘッドが増大していくという課題があった。
【００１６】
この発明は上記のような課題を解決するためになされたものであり、待機系においても制御系と同一のアプリケーションを実行させておく方式において、制御系および待機系、両系のメモリデータを同一値とするトラッキング処理を実現する場合のトラッキングのオーバヘッドを抑制し、前記両系の制御アプリケーションについて同じ処理結果を保証できる計算機システムを得ることを目的とする。
【００１７】
また、この発明は、制御系と待機系のトラッキング処理タイミングが合致した場合に対しても、待機系においても制御系と同一のアプリケーションを実行させておく方式における制御系と待機系のデータ同値化の確保と信頼性向上を図れる計算機システムを得ることを目的とする。
【００１８】
また、この発明は、命令実行時のエラー情報として、命令のアクセス対象となる入出力カードのエラー情報のみ前記命令ごとに取り出すことが可能な計算機システムを得ることを目的とする。
【００１９】
また、この発明は、プログラムカウンタ一致検出処理のオーバーヘッドを削減し、プログラムカウンタ一致要求時の制御プログラム実行速度を向上できる計算機システムを得ることを目的とする。
【００２５】
【課題を解決するための手段】
この発明に係る計算機システムは、アプリケーションによって制御系が参照、更新する、前記アプリケーションの起動周期毎のトラッキングデータを、前記起動周期毎のトラッキング処理タイミングにおいて待機系の主メモリへ反映させ、前記待機系でのトラッキング処理タイミングに、前記制御系においてトラッキングデータの書き換え中であった場合、当該起動周期において実行すべきトラッキング処理以外の処理を先に実施した後、トラッキング処理手段が、再度、前記トラッキング処理を実施するようにしたものである。
【００２６】
この発明に係る計算機システムは、トラッキング処理以外の処理を先に実施した後、制御系においてトラッキングデータの書き換え中の状態が継続していると、トラッキング処理手段は、当該起動周期における該当トラッキングデータのトラッキング処理を放棄するようにしたものである。
【００３０】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。
実施の形態１．
図１は、この実施の形態１の計算機システムの構成を示すブロック図である。図において、１は常用系（運転系、制御系）システムと待機系システムとを備えたこの実施の形態１の計算機システム、１０は常用系システムの制御アプリケーション、１１はプログラム命令処理部、１２はメモリ、１３は制御系のトラッキングバッファ、１４は参照アドレス管理テーブルである。また、１５は前記常用系システムの制御アプリケーション１０と同一の待機系システムの制御アプリケーション、１６はプログラム命令処理部、１７はメモリ（待機系の主メモリ）、１８は待機系のトラッキングバッファである。１９は常用系システムと待機系システムとに共用されるトラッキング処理部（トラッキング処理手段）である。
【００３１】
２０は制御アプリケーション２１の作成などを行うための保守ツール、２１は保守ツール２０が備えている前記作成された制御アプリケーション(ソース)、２２は前記制御アプリケーション２１をコード化するコード変換処理部、２３は前記コード化された制御アプリケーション(コード)、２４は前記制御アプリケーションが参照、更新するメモリデータのアドレス情報を抽出する参照アドレス抽出部、２５は前記抽出したアドレス情報を保持する参照アドレス保持部である。
【００３２】
次に動作について説明する。
この実施の形態１の計算機システムでは、保守ツール２０で制御アプリケーション２１を作成し、該作成した制御アプリケーション２１をコード変換処理部２２において計算機システム１が高速に実行可能なコード化した制御アプリケーション２３に変換するコード変換処理の中で、前記制御アプリケーションが参照するメモリデータのアドレス情報を参照アドレス抽出部２４により抽出し、アプリケーション毎に設けた参照アドレス保持部２５ヘ保持する。そして、計算機システム１ヘ前記コード変換処理したアプリケーション２３を転送する。
【００３３】
図１に示す常用系システムの制御アプリケーション１０および待機系システムの制御アプリケーション１５は前記転送された制御アプリケーション２３により構成されている。
【００３４】
そして、前記制御アプリケーション２３の転送の際に、参照アドレス保持部２５に保持した前記アドレス情報も転送し、そのアプリケーションの起動周期に対応した参照アドレス管理テーブル１４に格納する。
【００３５】
制御アプリケーション実行時には、起動周期のタイミングで該当起動周期に実行すべきモジュールを実行する。そして、該当起動周期に実行すべきモジュールの実行が全て完了すると、参照アドレス管理テーブル１４に格納されている該当起動周期に更新するアドレス分のみのメモリデータをトラッキング処理部１９により常用系システムのメモリ１２から待機系システムのメモリ１７に転送する。
図４は、このトラッキング処理部１９によるトラッキング処理を示すタイミングチャートである。これにより、この起動周期で両系において実行された制御アプリケーションの参照データは同じメモリデータとなり、次の起動周期で同じ参照データにより実行されることが保証されるため、同じ実行結果を得ることが出来る。
【００３６】
次に、以上の動作を常用系システムにおける動作と待機系システムにおける動作とに分けて説明する。
最初に常用系システムの動作について説明する。
図２は、常用系システムのアプリケーション起動処理とトラッキング処理を示すフローチャートである。先ず、ステップＳＴｌにおいて時刻情報からアプリケーション起動タイミングかどうかを判定する。この判定の結果が“否定”の場合にはステップＳＴ１でアプリケーション起動タイミングかどうかの判定を繰り返す。一方、前記判定の結果が“肯定”の場合にはステップＳＴ２へ進み、該当起動周期に設定されたアプリケーションを実行する。そして、次のステップＳＴ３において該当起動周期に実行すべきモジュールが全て起動されたか、あるいは、該当起動周期におけるアプリケーションの実行可能時間が終了したかを判定する。
【００３７】
この判定の結果が“否定”の場合にはステップＳＴ２へ戻り、さらに前記アプリケーションの実行を続ける。一方、ステップＳＴ３で“肯定”の場合、続くステップＳＴ４へ進み、該当起動周期が起動周期１の完了タイミングかどうかを判定する。この判定の結果が“否定”の場合にはステップＳＴ６へ進む。一方、“肯定”の場合には、ステップＳＴ５へ進み、参照アドレス管理テーブル１４の起動周期１におけるメモリデータのアドレス情報をもとに、トラッキング処理部１９において、常用系システムのメモリ１２のデータを待機系システムのメモリ１７ヘトラッキング処理し、その後ステップＳＴ６へ進む。
【００３８】
ステップＳＴ６では、該当起動周期が起動周期２の完了タイミングかどうかを判定する。この判定の結果が“否定”の場合にはステップＳＴ１へ戻る。一方、前記判定の結果が“肯定”の場合にはステップＳＴ７へ進み、参照アドレス管理テーブル１４の起動周期２におけるメモリデータのアドレス情報をもとに、トラッキング処理部１９において、常用系システムのメモリ１２のデータを待機系システムのメモリ１７ヘトラッキング処理し、ステップＳＴｌへ戻る。
【００３９】
次に待機系システムにおける動作について説明する。
図３は、待機系システムでのアプリケーション起動処理とトラッキング処理を示すフローチャートである。先ず、ステップＳＴ１１において時刻情報からアプリケーション起動タイミングかどうかを判定する。この判定の結果、“否定”の場合にはアプリケーション起動タイミングかどうかの判定を繰り返す。一方、“肯定”の場合にはステップＳＴ１２へ進み、該当起動周期に設定されたアプリケーションを実行する。次のステップＳＴ１３では該当起動周期に実行すべきモジュールが全て起動されたか、または該当起動周期におけるアプリケーションの実行可能時間の終了かを判定する。この判定の結果が“否定”の場合にはステップＳＴ１２へ戻り、さらに前記アプリケーションの実行を続ける。一方、前記判定の結果が“肯定”の場合にはステップＳＴ１４へ進み、常用系システムのトラッキング処理によるトラッキングバッファ１８ヘの書込み完了を待つ。続くステップＳＴ１５では、該当起動周期が起動周期１の完了タイミングかどうかを判定する。この判定の結果が“否定”の場合にはステップＳＴ１７へ進む。一方、前記判定の結果が“肯定”の場合には、ステップＳＴ１６においてトラッキングバッファ１８から起動周期１におけるメモリデータであるトラッキングデータを待機系システムのメモリ１７ヘ転送し、続いてステップＳＴ１７へ進む。
【００４０】
ステップＳＴ１７では、該当起動周期が起動周期２の完了タイミングかどうかを判定する。この判定の結果が“否定”の場合にはステップＳＴ１１へ戻る。一方、前記判定の結果が“肯定”の場合にはステップＳＴ１８へ進み、トラッキングバッファ１８から起動周期２におけるメモリデータであるトラッキングデータを待機系システムのメモリ１７ヘ転送し、ステップＳＴ１１へ戻る。
【００４１】
以上の説明では、アプリケーションの起動周期は２種類であったが、３種類以上の起動周期が混在した場合でもアプリケーション起動周期の判定振り分け処理を追加するだけで同様に実現可能である。
【００４２】
以上のように、この実施の形態１によれば、制御アプリケーション実行時に、起動周期のタイミングで該当起動周期に実行すべきモジュールを実行し、該当起動周期に実行すべきモジュールの実行が全て完了すると、参照アドレス管理テーブル１４に格納されている該当起動周期に更新するアドレス分のみのメモリデータをトラッキング処理部１９により常用系システムのメモリ１２から待機系システムのメモリ１７に転送する。これにより、この起動周期で両系において実行された制御アプリケーションの参照データは同じメモリデータとなり、次の起動周期で同じ参照データにより実行されることが保証され、常用系システムと待機系システムとで同じ実行結果が得られる計算機システムが得られる効果がある。
【００４３】
また、異なる起動周期のアプリケーションを実行する命令の同期を保証できないシステムにおいても、同一命令が参照するソースデータの値について同一であることを保証できるため、故障切り替えの際にもアプリケーションの再実行をすることなく、瞬時に切り替えることが出来る計算機システムが得られる効果がある。
【００４４】
なお、以上の説明では、参照アドレス抽出部２４を保守ツール２０側に設けた例を示したが、計算機システム１側に設け、アプリケーション転送時に前記アドレス情報を抽出し参照アドレス管理テーブル１４に格納することでも同様の効果を得ることが出来る。
【００４５】
実施の形態２．
図５は、この実施の形態２の計算機システムの構成を示すブロック図である。図において、３１は制御系(常用系)の計算機システム、３２は制御系の計算機システム３１の中央演算処理装置（トラッキング処理手段）、３３は主メモリ、３３ａはソースメモリ、３３ｂはトラッキングデータ転送用バッファ、３４はトラッキングメモリ、３５はトラッキング転送用ＤＭＡ（トラッキング処理手段）、３６は演算実行処理、３７はソースメモリ３３ａからモジュールＡの実行に伴うトラッキングデータを抽出し、トラッキングデータ転送用バッファ３３ｂへ格納するトラッキングデータ抽出処理、３８はトラッキング転送ＤＭＡ起動処理、３９はトラッキングデータ転送用バッファ３３ｂからトラッキングデータをトラッキング転送用ＤＭＡ３５によりトラッキングメモリ３４へ転送するＤＭＡ転送処理を示す。
【００４６】
４０は待機系の計算機システム、４１は待機系の計算機システム４０の中央演算処理装置（トラッキング処理手段）、４２は主メモリ、４２ａはソースメモリ、４２ｂはトラッキングデータ転送用バッファ、４３はトラッキング転送用ＤＭＡ（トラッキング処理手段）、４４は演算実行処理、４５はトラッキングデータ取込処理、４６はトラッキング転送ＤＭＡ起動処理、４７はＤＭＡ転送処理、４８はトラッキングバスを示す。
【００４７】
次に動作について説明する。
最初に制御系の計算機システム３１のトラッキング関連動作について説明する。
図８は、制御系の計算機システム３１のトラッキング関連動作を示すフローチャートであり、先ず、ステップＳＴ２１においてアプリケーションプログラムの起動タイミングを判定し、この判定の結果が“否定”であれば前記アプリケーションプログラムの起動タイミングについての判定を繰り返す。一方、前記判定の結果が“肯定”であれば、続くステップＳＴ２２において該当する前記アプリケーションプログラムを実行する。続くステップＳＴ２３では、前記アプリケーションプログラムの実行完了、または、１起動周期内におけるアプリケーション実行可能時間が終了したか否かを判定し、この判定の結果が“否定”であればステップＳＴ２２へ戻り、前記アプリケーションプログラムの実行を続行する。一方、前記ステップＳＴ２３における判定の結果が“肯定”であればステップＳＴ２４へ進み、制御系トラッキング処理を行う。
【００４８】
この制御系トラッキング処理は、ソースメモリ３３ａからモジュールＡの実行に伴うトラッキングデータを抽出し、トラッキングデータ転送用バッファ３３ｂへ格納するトラッキングデータ抽出処理３７と、トラッキングデータ転送用バッファ３３ｂから前記トラッキングデータをトラッキング転送用ＤＭＡ３５によりトラッキングメモリ３４へ転送するＤＭＡ転送処理３９である。
【００４９】
この制御系トラッキング処理が完了すると、続くステップＳＴ２５において前記起動周期内で処理すべき通信処置を実行し、さらに次のステップＳＴ２６でＩ／Ｏ入出力処理等を実行し、ステップＳＴ２１へ戻り、次の起動周期まで待機する。
【００５０】
以上のように、この制御系の計算機システム３１では各起動周期毎に前記アプリケーションプログラムの実行からI／Ｏ入出力処理までを繰り返し行う。
【００５１】
次に、待機系システムの計算機４０のトラッキング関連処理動作について説明する。
図９は、待機系システムの計算機４０のトラッキング関連処理動作を示すフローチャートであり、先ず、ステップＳＴ３１においてアプリケーションプログラムの起動タイミングを判定し、この判定の結果が“否定”であれば前記アプリケーションプログラムについての起動タイミングの判定を繰り返す。一方、前記判定の結果が“肯定”であれば、続くステップＳＴ３２において該当する前記アプリケーションプログラムを実行する。続くステップＳＴ３３では、前記アプリケーションプログラムの実行完了、または、１起動周期内におけるアプリケーション実行可能時間が経過したか否かを判定し、この判定の結果が“否定”であればステップＳＴ３２へ戻り、前記アプリケーションプログラムの実行を続行する。一方、前記ステップＳＴ３３における判定の結果が“肯定”であればステップＳＴ３４へ進み、該当するトラッキングメモリ３４が制御系トラッキング処理により書き換え中か否かのチェックを行い、この結果、書き換え中であった場合には該当するトラッキング処理を行なわず、ステップＳＴ３８でこの起動周期で処理すべき通信処理を実行し、さらに続くステップＳＴ３９でＩ／Ｏ入出力処理等を実施し、これら通信処理およびＩ／Ｏ入出力処理完了後、ステップＳＴ４０で再度該当するトラッキングメモリ３４の書き換え中か否かについてチェックを行う。このとき、該当するトラッキングメモリ３４の書き換えが完了していれば、ステップＳＴ４１で待機系トラッキング処理を行うが、未だ該当するトラッキングメモリが書き換え中であった場合には、ステップＳＴ３１へ戻り、この起動周期での待機系トラッキング処理は行なわずに、次の起動周期まで待機する。
【００５２】
前記ステップＳＴ３４において書き換え中か否かのチェックを行なった結果、書き換え中でない場合、続くステップＳＴ３５で待機系トラッキング処理を行い、その完了後、次のステップＳＴ３６で通信処理を実行し、さらに次のステップＳＴ３７でＩ／Ｏ入出力処理等を実施し、ステップＳＴ３１へ戻り、次の起動周期まで待機する。
【００５３】
この場合の待機系の計算機システム４０で行う待機系トラッキング処理は、トラッキングメモリ３４から前記トラッキングデータを待機系の計算機システム４０のトラッキングデータ転送用バッファ４２ｂへ、トラッキング転送用ＤＭＡ４３を介して転送するＤＭＡ転送処理４７と、トラッキングデータ転送用バッファ４２ｂのトラッキングデータをソースメモリ４２ａへ取り込むトラッキングデータ取込処理４５などである。
【００５４】
そして、各起動周期毎に、アプリケーションプログラムの実行からＩ／Ｏ入出力処理、または待機系トラッキング処理のリトライまでを繰り返し行う。
【００５５】
図６は、図８のフローチャートに示した制御系システムのトラッキング関連処理動作と図９のフローチャートに示した待機系システムのトラッキング関連処理動作を、１起動周期についてタイミングチャートとして示した説明図である。
【００５６】
図７は１起動周期を５ｍｓｅｃとした場合に、起動周期が５ｍｓｅｃ、実行所要時間が２ｍｓｅｃで動作するモジュールＡと、起動周期が２０ｍｓｅｃ、実行所要時間が５ｍｓｅｃで動作するモジュールＢの２つのモジュールが登録された場合を想定し、１起動周期を５ｍｓｅｃ、アプリケーション実行可能時間４ｍｓｅｃとした場合の制御系システムまたは待機系システムのトラッキング関連処理動作をタイミングチャートとして示した説明図である。
【００５７】
図７に示すタイミングチャートを制御系の計算機システム３１におけるトラッキング関連処理動作とした場合、符号Ｔ１，Ｔ２で示す期間はモジュールＡに関連したメモリデータについての制御系トラッキング処理期間、符号Ｔ３，Ｔ４で示す期間はモジュールＡ，Ｂに関連したメモリデータについての制御系トラッキング処理期間である。
【００５８】
また、図７に示すタイミングチャートを待機系の計算機システム４０におけるトラッキング関連処理動作とした場合、符号Ｔ１，Ｔ２で示す期間はモジュールＡに関連したメモリデータについての待機系トラッキング処理期間、符号Ｔ３，Ｔ４で示す期間はモジュールＡ，Ｂに関連したメモリデータについての待機系トラッキング処理期間である。
【００５９】
以上のように、この実施の形態２によれば、制御系の計算機システム３１と待機系の計算機システム４０ともにアプリケーションプログラムを実行させておくホットスタンバイ方式、制御系の計算機システム３１でエラーが発生したり、手動操作による系の切り替わりが発生するまで、待機系の計算機システム４０のアプリケーションプログラムをＷＡＩＴ状態としておくコールドスタンバイ方式いずれにおいても、トラッキング処理のオーバーヘッド時間を最短に押さえつつ、制御系の計算機システム３１と待機系の計算機システム４０のソースメモリ３３ａ，４２ａの内容を常に同値化できる計算機システムが得られる効果がある。
【００６０】
実施の形態３．
図１０は、この実施の形態３の計算システムの構成を示すブロック図である。
なお、この計算機システムは、ＣＰＵカード、入出力Ｉ／Ｆカード、および複数の入出力アドレスを持った複数の分散型の入出力カードなどから構成される計算機システムである。図において、５１はプロセッサ、５２はＣＰＵカード（エラー情報取得手段）、５２ａは命令実行部、５２ｂは初期化処理部、５２ｃはエラー情報アドレステーブルである。５３は入出力Ｉ／Ｆカード、５３ａはエラー情報テーブル、５３ｂは接続情報テーブル、５４−１から５４−Ｎは入出力カード、５４ａ−１は入出力カード５４−１のデータ領域、５４ａ−Ｎは入出力カード５４−Ｎのデータ領域、５５はＣＰＵカード５２と入出力Ｉ／Ｆカード５３とを接続した制御バス、５６は入出力Ｉ／Ｆカード５３と入出力カード５４−１，…，５４−Ｎとを接続した入出力バスである。
【００６１】
プロセッサ５１は、ＣＰＵカード５２と、入出力Ｉ／Ｆカード５３と、前記ＣＰＵカード５２と前記入出力Ｉ／Ｆカード５３とを接続した制御バス５５とを備えていることを示す。前記ＣＰＵカード５２は、初期化処理部５２ｂと、その初期化処理部５２ｂが生成するエラー情報アドレステーブル５２ｃと、命令実行部５２ａとを備えている。
【００６２】
入出力I／Ｆカード５３はエラー情報テーブル５３ａと接続情報テーブル５３ｂとを備え、入出力バス５６を介して入出力カード５４−１，…，５４−Ｎと接続されている。前記入出力カード５４−１，…，５４−Ｎはデータ領域５４ａ−１，…，５４ａ−Ｎを備えている。
【００６３】
エラー情報アドレステーブル５２ｃは、入出力アドレスと、その入出力アドレスに対応したエラー情報テーブルの入出力カードアドレスとが格納されたテーブルである。
【００６４】
エラー情報テーブル５３ａは、各入出力カード５４−１，…，５４−Ｎごとにそのエラー情報が格納されたテーブルである。
【００６５】
接続情報テーブル５３ｂは、入出力カードと、その入出力カードに対応するサイズ情報(例えば、ポートの数)とを格納したテーブルである。
【００６６】
図１１は、エラー情報アドレステーブル５２ｃの構成を示す説明図である。図１２は、入出力Ｉ／Ｆカード５３のメモリマップ５７、エラー情報テーブル５３ａ、接続情報テーブル５３ｂの構成を示す説明図である。
【００６７】
次に動作について説明する。
図１３は、この計算機システムにおける初期化時のエラー情報アドレステーブル登録動作を示すフローチャートである。図１４は、命令実行時のエラー情報の取り出し動作を示すフローチャートである。
図１３に示すフローチャートにおいて、先ず、初期化時に、ステップＳＴ５１において入出力アドレスの指定が行われると、続くステップＳＴ５２において、前記ＣＰＵカード５２の初期化処理部５２ｂは前記指定された入出力アドレスに対し入出力アドレス単位で入出力I／Ｆカード５３の接続情報テーブル５３ｂを読み出す。続くステップＳＴ５３では、前記接続情報テーブル５３ｂから対応する入出力カード５４−１，…，５４−Ｎの入出力ポート数などのサイズ情報を取り出し各入出力カード５４−１，…，５４−Ｎのアドレスを計算する。
【００６８】
そして、次のステップＳＴ５４では、前記計算した各入出力カード５４−１，…，５４−Ｎのアドレスから、前記入出力アドレスに対応する入出力カード５４−１，…，５４−Ｎのエラー情報テーブル５３ａにおける入出力カードアドレスを取り出し、続くステップＳＴ５５で前記取り出したエラー情報テーブル５３ａにおける入出力カードアドレスを前記入出力アドレスに対応させてエラー情報アドレステーブル５２ｃに保存する。
【００６９】
そして、次のステップＳＴ５６では、順次、同様に次の入出力アドレスを指定し、ステップＳＴ５７でエンドアドレスと判定されるまで、前記指定した入出力アドレスに対応するエラー情報テーブル５３ａの入出力カードアドレスを入出力の最終アドレスまでエラー情報アドレステーブル５２ｃへ保存していく。
【００７０】
次に、命令実行時には、図１４のフローチャートに示すように、先ずステップＳＴ６１で前記ＣＰＵカード５２の命令実行部５２ａは入出力アドレスをアクセスした後、続くステップＳＴ６２でエラー情報アドレステーブル５２ｃから前記入出力アドレスをもとにエラー情報テーブル５３ａの入出力カードアドレスを取り出す。次に、ステップＳＴ６３において該当する入出力カード５４−１，…，５４−Ｎのエラー情報を、前記取り出した入出力カードアドレスをもとにそのエラー情報テーブル５３ａより取り出す。
【００７１】
そして、続くステップＳＴ６４でエラーがあるかどうかを判定し、この判定の結果、エラーがなければステップＳＴ６６へ進み、次のアドレスを取り出す。一方、ステップＳＴ６４においてエラーがあれば、ステップＳＴ６５へ進んで前記入出力アドレスをアクセスした命令に対しエラー情報を登録する。
【００７２】
以上のように、この実施の形態３によれば、命令のアクセス対象となる入出力カードのエラー情報のみを、命令実行時にエラー情報のアドレスを計算することなく前記命令ごとに取り出すことが出来、また、入出力カードの変更等により入出力のアドレスが変更された場合や入出力カードが拡張された場合にも対応できる計算機システムが得られる効果がある。
【００７３】
実施の形態４．
図１５は、この実施の形態４の計算機システムにおけるプログラムカウンタ一致検出処理を実現する構成を示すブロック図である。図において、６０は計算機システムのプロセッサ、６１はプロセッサ６０の実行に必要な制御プログラムコード、制御データ、および起動管理テーブル等の制御情報の開発と保守を行う保守ツールである。
【００７４】
また、６２はプロセッサ６０の主メモリ、６２ａは前記制御プログラムコード、６２ｂは制御プログラムコード６２ａの実行位置を指し示すプログラムカウンタ、６４は保守ツール６１から送られてきた制御情報をプロセッサ６０に登録する要求処理部、６４ａは保守ツール６１からの保守操作情報であるプログラムカウンタ一致要求、６３は制御プログラムコード６２ａを実行するプログラム実行部、６３ａは制御プログラムコード６２ａの実行をサポートするプログラム実行処理である。６３ｂは制御プログラムコード６２ａにプログラムカウンタ一致フラグが登録されているかをチェックするプログラムカウンタ一致検出処理(プログラムカウンタ一致検出処理手段)、６５は一致要求プログラムカウンタ、６６は一致フラグ登録処理（一致検出情報登録手段）である。
【００７５】
一致フラグ登録処理６６は、制御プログラムのプログラムカウンタ一致要求があると、あらかじめ制御プログラムの実行前に、一致要求されたプログラムカウンタ６２ｂのカウンタ値をもとに該当する制御プログラムコード位置を計算し、その該当する制御プログラムコード内にプログラムカウンタ一致フラグを設定するものであり、制御プログラムコード６２ａを実行する前に、保守ツール６１からのプログラムカウンタ一致要求６４ａにより、要求処理部６４から要求された一致要求プログラムカウンタ６５のカウンタ値に従って主メモリ６２上の制御プログラムコード６２ａにプログラムカウンタ一致フラグを登録する。
【００７６】
次に動作について説明する。
図１６は、この実施の形態４の計算機システムにおけるプログラムカウンタ一致検出処理動作を示すフローチャートである。
先ず、ステップＳＴ７１において、プログラム実行処理６３ａはプログラムカウンタ６２ｂが指し示す制御プログラムコード格納位置を計算し、主メモリ６２上から制御プログラムコード６２ａをフェッチし実行する。続くステップＳＴ７２では、制御プログラム実行後、プログラムカウンタ一致検出処理６３ｂは、制御プログラムコード６２ａにプログラムカウンタ一致フラグが登録されているかをチェックする。この結果、登録されていない場合には次の制御プログラムコード６２ａのフェッチ、実行に移る。一方、登録されている場合には、ステップＳＴ７３においてアキュムレータや各レジスタ値などの制御プログラム実行時の情報を収集する。そして、続くステップＳＴ７４では、情報の収集が完了したり要求処理部６４からのプログラムカウンタ一致要求６４ａがキャンセルされたときなどに制御プログラムコード６２ａからプログラムカウンタ一致フラグを削除し、次のステップＳＴ７５において、プログラムカウンタ一致要求６４ａにより登録された一致要求プログラムカウンタ６５をクリアする。
【００７７】
以上のように、この実施の形態４によれば、プログラムカウンタ一致要求があるときの制御プログラム実行前に、制御プログラム内に一致情報としてプログラムカウンタ一致フラグを登録することにより、１制御プログラム実行毎のプログラムカウンタ一致検出のための処理を前記プログラムカウンタ一致フラグが登録されているかいないかを判定するだけで行うことが出来、１制御プログラム実行毎のプログラムカウンタ一致検出のオーバーヘッドを削減することが出来、プログラムカウンタ一致要求時の制御プログラム実行速度を向上できる計算機システムが得られる効果がある。
【００７８】
また、初期状態の制御プログラムコード６２ａをフラッシュメモリやバックアップＳＲＡＭメモリに登録し、計算機システムの立ち上がり時に主メモリ６２上にコピーして使用することにより、プログラムカウンタ一致フラグが制御プログラムコード６２ａ内に登録された状態でシステムリセットされた場合でも、再立ち上がり時に主メモリ６２上へコピーし直すことで初期状態の制御プログラムコード６２ａを復旧することが出来る計算機システムが得られる効果がある。
【００８４】
【発明の効果】
この発明によれば、アプリケーションによって制御系が参照、更新する、前記アプリケーションの起動周期毎のトラッキングデータを、前記起動周期毎のトラッキング処理タイミングにおいて待機系の主メモリへ反映させるトラッキング処理手段を備えるように構成したので、待機系においても制御系と同一のアプリケーションを実行させておく方式において、前記制御系および前記待機系、両系のメモリデータを同一値とするトラッキング処理を実現する場合のオーバヘッドが抑制でき、前記両系の制御アプリケーションについて同じ処理結果を保証でき、前記待機系でのトラッキング処理タイミングに、前記制御系においてトラッキングデータの書き換え中であった場合、当該起動周期において実行すべきトラッキング処理以外の処理を先に実施した後、トラッキング処理手段が、再度、前記トラッキング処理を実施するように構成したので、前記制御系と待機系のトラッキング処理タイミングが合致した場合に対しても、待機系においても制御系と同一のアプリケーションを実行させておく方式における前記制御系と前記待機系のメモリデータの同値化を確保でき信頼性向上を図れる効果がある。
【００８５】
この発明によれば、トラッキング処理以外の処理を先に実施した後、制御系においてトラッキングデータの書き換え中の状態が継続していると、トラッキング処理手段が、当該起動周期における該当トラッキングデータのトラッキング処理を放棄するように構成したので、待機系においても制御系と同一のアプリケーションを実行させておく方式、制御系でエラーが発生したり、手動操作による系の切り替わりが発生するまで、待機系のアプリケーションプログラムをＷＡＩＴ状態としておく方式いずれに対しても、トラッキング処理のオーバーヘッド時間を最短に押さえつつ、前記制御系と前記待機系のメモリデータの内容を常に同値化できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１の計算機システムの構成を示すブロック図である。
【図２】この発明の実施の形態１の計算機システムにおける常用系システムのアプリケーション起動処理とトラッキング処理を示すフローチャートである。
【図３】この発明の実施の形態１の計算機システムにおける待機系システムでのアプリケーション起動処理とトラッキング処理を示すフローチャートである。
【図４】この発明の実施の形態１の計算機システムにおけるトラッキング処理部によるトラッキング処理を示すタイミングチャートである。
【図５】この発明の実施の形態２の計算機システムの構成を示すブロック図である。
【図６】この発明の実施の形態２の計算機システムにおける常用系システムおよび待機系システムのトラッキング関連処理動作を示すタイミングチャートである。
【図７】この発明の実施の形態２の計算機システムにおける制御系システムまたは待機系システムのトラッキング関連処理動作をタイミングチャートとして示した説明図である。
【図８】この発明の実施の形態２の計算機システムにおける制御系システムのトラッキング関連動作を示すフローチャートである。
【図９】この発明の実施の形態２の計算機システムにおける待機系システムのトラッキング関連動作を示すフローチャートである。
【図１０】この発明の実施の形態３の計算機システムの構成を示すブロック図である。
【図１１】この発明の実施の形態３の計算機システムにおけるエラー情報アドレステーブルの構成を示す説明図である。
【図１２】この発明の実施の形態３の計算機システムにおける入出力Ｉ／Ｆカードのメモリマップとエラー情報テーブルと接続情報テーブルの構成を示す説明図である。
【図１３】この発明の実施の形態３の計算機システムにおける初期化時のエラー情報アドレステーブル登録動作を示すフローチャートである。
【図１４】この発明の実施の形態３の計算機システムにおける命令実行時のエラー情報の取り出し動作を示すフローチャートである。
【図１５】この発明の実施の形態４の計算機システムの構成を示すブロック図である。
【図１６】この実施の形態４の計算機システムにおけるプログラムカウンタ一致検出処理動作を示すフローチャートである。
【図１７】特開平４−３６７９０３号公報に開示された従来の二重化計算機システムを示す構成図である。
【図１８】特開平４−３６７９０３号公報に開示された従来の二重化計算機システムを示す構成図である。
【図１９】特開平４−３６７９０３号公報に開示された従来の二重化計算機システムにおける二重化計算機システムの動作を示すフローチャートである。
【図２０】特開平４−３３２００２号公報に示された従来の計算機システムを示す構成図である。
【図２１】特開平４−３３２００２号公報に示された従来の計算機システムの入出力Ｉ／Ｆカードのメモリマップを示す説明図である。
【図２２】特開平４−３３２００２号公報に示された従来の計算機システムの動作を示すフローチャートである。
【図２３】特開平４−３３２００２号公報に示された従来の計算機システムにおける制御プログラム実行時のプログラムカウンタ一致処理を示す構成図である。
【図２４】特開平４−３３２００２号公報に示された従来の計算機システムにおける制御プログラム実行部によるプログラムカウンタ一致検出動作を示すフローチャートである。
【符号の説明】
１計算機システム、１３制御系のトラッキングバッファ、１４参照アドレス管理テーブル、１７メモリ（待機系の主メモリ）、１８待機系のトラッキングバッファ、１９トラッキング処理部(トラッキング処理手段)、２４参照アドレス抽出部、３１制御系の計算機システム、３２，４１中央演算処理装置（トラッキング処理手段）、３５，４３トラッキング転送用ＤＭＡ（トラッキング処理手段）、４０待機系の計算機システム、５２ＣＰＵカード（エラー情報取得手段）、５２ｃエラー情報アドレステーブル、５３入出力Ｉ／Ｆカード、５３ａエラー情報テーブル、５３ｂ接続情報テーブル、５４−１，…，５４−Ｎ入出力カード、６３ｂプログラムカウンタ一致検出処理（プログラムカウンタ一致検出処理手段）、６６一致フラグ登録処理（一致検出情報登録手段）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a computer system suitable for application to, for example, a programmable controller.
[0002]
[Prior art]
Conventional Example 1
FIG. 17 is a block diagram showing a conventional dual computer system disclosed in, for example, Japanese Patent Laid-Open No. 4-367903. In the figure, 100 is a control system or operation system programmable controller, 110 is a standby system programmable controller, 101. Is a tracking buffer for the operating system, 111 is a tracking buffer for the standby system, 102 is a buffer dividing means for the operating system, 112 is a buffer dividing means for the standby system, and 115 is a tracking cable. In this conventional dual computer system configuration, it is determined whether the scan cycle of the program that references the data to be tracked is high speed or low speed, the amount of data handled by each program is calculated, and the high speed tracking data or low speed tracking data is used. Split the buffer into At the time of tracking processing, it is determined whether only high-speed tracking, only low-speed tracking, or both are necessary, and a tracking buffer is selected to perform tracking processing.
[0003]
This conventional redundant computer system is constructed as a system that suppresses overhead as much as possible by dividing the tracking buffer. In the standby system, the same application as the operation system is executed (hereinafter referred to as the hot standby system). When operating this system, there is no means to synchronize the timing at which the tracking buffer data is reflected in the standby system and the application startup cycle, so the memory data referenced in the application is the same in the operating system and the standby system. It cannot be completely guaranteed that there is, and it is difficult to guarantee the same processing result in both systems.
[0004]
Conventional Example 2
FIG. 18 is a block diagram showing a conventional dual computer system disclosed in, for example, Japanese Patent Laid-Open No. 4-367903. In the figure, 200 is a control processor, 210 is a standby processor, and 201 is a control processor. Reference numeral 200 denotes a tracking buffer, 211 denotes a tracking buffer of the standby processor 210, 202 denotes buffer dividing means of the control processor 200, 212 denotes buffer dividing means of the standby processor 210, and 215 denotes a tracking cable.
[0005]
Next, the operation of this redundant computer system will be described. FIG. 19 is a flowchart showing the operation of this redundant computer system. When the control processor 200 performs data tracking, the buffer dividing means 202 determines whether the scan cycle of the program that uses the data to be tracked is high or low. And the amount of data handled by each program is calculated (step ST100). Then, the number of blocks in the tracking buffer 201 is calculated from the obtained data amount and the size of the tracking buffer 201 (step ST101). Then, when tracking data, check the tracking method whether high-speed tracking only, low-speed tracking only, or both high-speed and low-speed tracking are required (step ST102), and select a high-speed, low-speed, and mixed division method. (Step ST103, Step ST104, Step ST105), tracking processing is performed.
[0006]
Conventional Example 3
FIG. 20 is a block diagram showing a conventional computer system disclosed in, for example, Japanese Patent Laid-Open No. 4-332002. In the figure, 301 is a processor, 302 is a CPU card, 302a is an instruction execution unit of the processor 301, 303 is an input / output I / F card, 303a is input / output card error information, 304-1, ..., 304-N are input / output. Cards 304a-1,..., 304a-N indicate data areas of the input / output cards 304-1,. Reference numeral 305 denotes a control bus connecting the CPU card 302 and the input / output I / F card 303, and reference numeral 306 denotes an input / output bus connecting the input / output I / F card 303 to each of the input / output cards 304-1,. It is.
[0007]
The processor 301 is composed of a CPU card 302 and an input / output I / F card 303 connected to the CPU card 302 via a control bus 305. The CPU card 302 includes data areas 304a-1,..., 304a- of the input / output cards 304-1,..., 304-N via the input / output I / F card 303 and the input / output bus 306 in the instruction execution unit 302a. N is accessed.
Error information when the instruction execution unit 302a accesses the input / output cards 304-1,..., 304-N can be recognized by reading the input / output card error information 303a of the input / output I / F card 303. That is, the error information can be recognized as error information of the input / output cards 304-1,..., 304-N.
[0008]
A memory map 307 of the input / output I / F card 303 of this computer system is shown in FIG. This memory map 307 includes a memory space allocated to the input / output cards 304-1,..., 304-N and the input / output card error information 303a.
[0009]
Next, the operation of this computer system will be described with reference to the flowchart shown in FIG. First, the instruction execution unit 302a of the CPU card 302 accesses the data areas 304a-1, ..., 304a-N of the input / output cards 304-1, ..., 304-N (step ST111), and the input / output I / F card. The input / output card error information 303a of 303 is read (step ST112). Then, it is determined whether or not there is an error based on the read input / output card error information 303a (step ST113). If there is no error, the input / output card error information 303a of the next address is extracted (step ST115). On the other hand, if there is an error in step ST113, error information is registered (step ST114).
[0010]
Conventional Example 4
FIG. 23 is a block diagram showing a program counter matching process when a control program is executed in a conventional computer system disclosed in Japanese Patent Laid-Open No. 4-332002. In the figure, 401 is a maintenance tool for developing and maintaining control information such as control program code, control data, and startup management table necessary for execution of the processor 500. 405 is a main memory of the processor 500, 405a is the control program code, 405b is a program counter indicating the execution position of the control program code 405a as its counter value, and 406 is registered with the processor 500 the control information sent from the maintenance tool 401 406a is a program counter matching request that is maintenance operation information from the maintenance tool 401, 407 is a program execution unit that executes the control program code 405a, and 407a is a program execution process that supports execution of the control program code 405a. is there. The program counter coincidence detection process 407b detects a coincidence between the counter value of the coincidence request program counter 407c registered by the program counter coincidence request 406a from the request processing unit 406 and the counter value of the program counter 405b.
[0011]
Next, the operation will be described with reference to the flowchart shown in FIG.
The flowchart shown in FIG. 24 shows an operation flow in which the program execution unit 407 detects the match of the program counter, and the program execution processing 407a calculates the control program code storage location indicated by the current program counter 405b and stores it on the main memory 405. The corresponding control program code 405a is fetched and executed from (step ST120). Then, after executing one control program, the program counter match detection processing 407b checks whether there is a program counter match request (step ST121). If there is no program counter match request, the process proceeds to execution of the next control program code 405a. On the other hand, if there is a program counter match request, the counter values of the current program counter 405b and match request program counter 407c are extracted (step ST22) and compared (step ST123). As a result, if they do not match, the next control program code 405a is executed. On the other hand, if they match, information at the time of execution of the control program such as an accumulator and each register value is collected (step ST124). After the collection of information is completed or when the program counter match request 406a from the request processing unit 406 is canceled, the counter value of the match request program counter 407c registered by the program counter match request 406a is cleared ( Step ST125).
[0012]
[Problems to be solved by the invention]
Since the conventional computer system is configured as described above, in the technique of the conventional example 1, when operating in the hot standby system, it is necessary to transfer all data without dividing the tracking buffer. There was a problem that it was difficult to suppress the overhead.
[0013]
Further, in the technique of the above-described conventional example 2, the standby application program is kept in the WAIT state (hereinafter referred to as a cold standby method) until an error occurs in the control system or the system is switched manually. Although not a problem, in the system operated by the hot standby method, when the tracking process is performed in the standby system because the same application program is operated in parallel in the standby system and the control system, the corresponding data is transferred to the control system. It is highly likely that the timing during rewriting will be reached, and once the tracking processing timing of the control system and standby system match, it will continue to overlap with the state being rewritten and continue to be in an unreadable state. However, there is a problem that the reliability of data equivalence between the control system and standby system is not ensured. Was Tsu.
[0014]
In the technique of the conventional example 3, it is determined whether the error information of the input / output card that is the access target of the instruction or the error information of the input / output card other than the access target of the instruction with respect to the registered error information when the instruction is executed. Since this is not possible, there is a problem in that an error is detected even when an input / output card other than the instruction access target fails.
[0015]
Further, in the technique of the conventional example 4, when there is a program counter match request, it is necessary to perform a program counter match request check and a program counter comparison every time one control program is executed. There was a problem that the overhead increased while the inconsistency state continued.
[0016]
The present invention has been made in order to solve the above-described problems. In the system in which the same application as the control system is executed in the standby system, the memory data in the control system, the standby system, and both systems are the same. It is an object of the present invention to obtain a computer system capable of suppressing the tracking overhead when realizing the tracking processing as a value and guaranteeing the same processing result for the control applications of both systems.
[0017]
In addition, the present invention provides data equalization between the control system and the standby system in a system in which the same application as the control system is executed in the standby system even when the tracking processing timings of the control system and the standby system match. The purpose is to obtain a computer system that can secure and improve reliability.
[0018]
It is another object of the present invention to obtain a computer system that can extract only error information of an input / output card as an access target of an instruction for each instruction as error information at the time of instruction execution.
[0019]
Another object of the present invention is to obtain a computer system that can reduce the overhead of the program counter coincidence detection process and improve the control program execution speed when a program counter coincidence is requested.
[0025]
[Means for Solving the Problems]
The computer system according to the present invention is:The control system is referred to and updated by the application, and the tracking data for each activation cycle of the application is reflected in the main memory of the standby system at the tracking processing timing for each activation cycle.In the tracking processing timing in the standby system,SaidWhen the tracking data is being rewritten in the control system, the tracking processing means performs the tracking processing again after performing processing other than the tracking processing to be executed in the start cycle first. is there.
[0026]
In the computer system according to the present invention, after the processing other than the tracking processing is performed first, and the tracking data is being rewritten in the control system, the tracking processing means The tracking process is abandoned.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing the configuration of the computer system according to the first embodiment. In the figure, reference numeral 1 denotes a computer system according to the first embodiment having an ordinary system (operation system, control system) and a standby system, 10 is a control application of an ordinary system, 11 is a program command processing unit, and 12 is A memory, 13 is a tracking buffer of the control system, and 14 is a reference address management table. Reference numeral 15 denotes a standby system control application that is the same as the normal system control application 10, reference numeral 16 denotes a program command processing unit, reference numeral 17 denotes a memory (standby main memory), and reference numeral 18 denotes a standby tracking buffer. Reference numeral 19 denotes a tracking processing unit (tracking processing means) shared by the normal system and the standby system.
[0031]
20 is a maintenance tool for creating the control application 21, 21 is the created control application (source) included in the maintenance tool 20, 22 is a code conversion processing unit that codes the control application 21, 23 Is a coded control application (code), 24 is a reference address extracting unit for extracting address information of memory data to be referenced and updated by the control application, and 25 is a reference address holding unit for holding the extracted address information. is there.
[0032]
Next, the operation will be described.
In the computer system according to the first embodiment, a control application 21 is created by the maintenance tool 20, and the created control application 21 is converted into a coded control application 23 that can be executed at high speed by the computer system 1 in the code conversion processing unit 22. In the code conversion process to be converted, the address information of the memory data referred to by the control application is extracted by the reference address extracting unit 24 and held in the reference address holding unit 25 provided for each application. Then, the code conversion-processed application 23 is transferred to the computer system 1.
[0033]
The normal system control application 10 and the standby system control application 15 shown in FIG. 1 are constituted by the transferred control application 23.
[0034]
When the control application 23 is transferred, the address information held in the reference address holding unit 25 is also transferred and stored in the reference address management table 14 corresponding to the activation cycle of the application.
[0035]
When executing the control application, a module to be executed in the corresponding activation cycle is executed at the timing of the activation cycle. When the execution of the modules to be executed in the corresponding activation cycle is completed, memory data for only the address updated in the corresponding activation cycle stored in the reference address management table 14 is stored in the memory of the normal system by the tracking processing unit 19. 12 to the memory 17 of the standby system.
FIG. 4 is a timing chart showing the tracking processing by the tracking processing unit 19. As a result, the reference data of the control application executed in both systems in this start cycle becomes the same memory data, and it is guaranteed that the same reference data is executed in the next start cycle, so that the same execution result can be obtained. I can do it.
[0036]
Next, the above operation will be described separately for the operation in the normal system and the operation in the standby system.
First, the operation of the regular system will be described.
FIG. 2 is a flowchart showing application activation processing and tracking processing of the regular system. First, in step ST1, it is determined from the time information whether it is an application activation timing. If the result of this determination is “No”, the determination as to whether it is the application activation timing is repeated in step ST1. On the other hand, if the result of the determination is “Yes”, the process proceeds to step ST2, and the application set in the corresponding activation cycle is executed. Then, in the next step ST3, it is determined whether all the modules to be executed in the corresponding activation cycle have been activated or whether the application executable time in the corresponding activation cycle has ended.
[0037]
If the result of this determination is “No”, the process returns to step ST2, and further the execution of the application is continued. On the other hand, if “Yes” in step ST3, the process proceeds to step ST4, where it is determined whether the corresponding activation cycle is the completion timing of the activation cycle 1. If the result of this determination is “No”, the process proceeds to step ST6. On the other hand, if “Yes”, the process proceeds to step ST 5, and the tracking processor 19 stores the data in the memory 12 of the regular system based on the address information of the memory data in the activation period 1 of the reference address management table 14. Tracking processing is performed on the memory 17 of the standby system, and then the process proceeds to step ST6.
[0038]
In step ST6, it is determined whether or not the corresponding activation cycle is the completion timing of activation cycle 2. If the result of this determination is “No”, the process returns to step ST1. On the other hand, if the result of the determination is “Yes”, the process proceeds to step ST7, and the tracking processor 19 uses the memory information of the normal system based on the address information of the memory data in the activation period 2 of the reference address management table 14. 12 data is tracked to the memory 17 of the standby system, and the process returns to step STl.
[0039]
Next, the operation in the standby system will be described.
FIG. 3 is a flowchart showing application activation processing and tracking processing in the standby system. First, in step ST11, it is determined from the time information whether it is an application activation timing. If the result of this determination is “No”, it is repeatedly determined whether or not it is the application activation timing. On the other hand, if “Yes”, the process proceeds to step ST12, and the application set in the corresponding activation cycle is executed. In the next step ST13, it is determined whether all modules to be executed in the corresponding activation cycle have been activated or whether the application executable time in the corresponding activation cycle has ended. If the result of this determination is “No”, the process returns to step ST12, and further execution of the application is continued. On the other hand, if the result of the determination is “Yes”, the process proceeds to step ST14 and waits for completion of writing to the tracking buffer 18 by the tracking processing of the regular system. In subsequent step ST15, it is determined whether or not the corresponding activation cycle is the completion timing of activation cycle 1. If the result of this determination is “No”, the process proceeds to step ST17. On the other hand, if the result of the determination is “Yes”, the tracking data that is the memory data in the activation cycle 1 is transferred from the tracking buffer 18 to the memory 17 of the standby system in step ST16, and then the process proceeds to step ST17.
[0040]
In step ST17, it is determined whether or not the corresponding activation cycle is the completion timing of the activation cycle 2. If the result of this determination is “No”, the process returns to step ST11. On the other hand, if the result of the determination is “Yes”, the process proceeds to step ST18, where the tracking data, which is the memory data in the activation cycle 2, is transferred from the tracking buffer 18 to the memory 17 of the standby system, and the process returns to step ST11.
[0041]
In the above description, there are two types of application start cycles. However, even when three or more types of start cycles are mixed, the application start cycle can be similarly realized by adding the application start cycle determination distribution process.
[0042]
As described above, according to the first embodiment, when the control application is executed, the module to be executed in the corresponding activation cycle is executed at the timing of the activation cycle, and all the modules to be executed in the corresponding activation cycle are completed. Then, the memory data for only the address updated in the corresponding activation cycle stored in the reference address management table 14 is transferred from the memory 12 of the normal system to the memory 17 of the standby system by the tracking processing unit 19. As a result, the reference data of the control application executed in both systems in this startup cycle becomes the same memory data, and it is guaranteed that the same reference data will be executed in the next startup cycle. There is an effect that a computer system capable of obtaining the same execution result can be obtained.
[0043]
In addition, even in a system that cannot guarantee the synchronization of instructions that execute applications with different startup cycles, it can be guaranteed that the source data values referenced by the same instructions are the same, so the application can be re-executed even when switching faults. There is an effect of obtaining a computer system that can be switched instantaneously without having to do so.
[0044]
In the above description, the reference address extraction unit 24 is provided on the maintenance tool 20 side. However, the reference address extraction unit 24 is provided on the computer system 1 side, and the address information is extracted and stored in the reference address management table 14 when the application is transferred. The same effect can be obtained.
[0045]
Embodiment 2. FIG.
FIG. 5 is a block diagram showing the configuration of the computer system according to the second embodiment. In the figure, 31 is a control system (ordinary system) computer system, 32 is a central processing unit (tracking processing means) of the control system 31, 33 is a main memory, 33 a is a source memory, and 33 b is for tracking data transfer. Buffer, 34 is a tracking memory, 35 is a DMA for tracking transfer (tracking processing means), 36 is an operation execution process, 37 is a tracking memory extracted from the source memory 33a, and tracking data is transferred to the tracking data transfer buffer 33b. The tracking data extraction process to be stored, 38 is a tracking transfer DMA activation process, and 39 is a DMA transfer process in which tracking data is transferred from the tracking data transfer buffer 33b to the tracking memory 34 by the tracking transfer DMA 35.
[0046]
40 is a standby computer system, 41 is a central processing unit (tracking processing means) of the standby computer system 40, 42 is a main memory, 42a is a source memory, 42b is a tracking data transfer buffer, and 43 is a tracking transfer. DMA (tracking processing means), 44 is an operation execution process, 45 is a tracking data fetch process, 46 is a tracking transfer DMA activation process, 47 is a DMA transfer process, and 48 is a tracking bus.
[0047]
Next, the operation will be described.
First, the tracking-related operation of the control computer system 31 will be described.
FIG. 8 is a flowchart showing the tracking-related operation of the computer system 31 of the control system. First, the activation timing of the application program is determined in step ST21. If the result of this determination is “No”, the application program is activated. Repeat the determination on timing. On the other hand, if the result of the determination is “Yes”, the corresponding application program is executed in subsequent step ST22. In the subsequent step ST23, it is determined whether or not the execution of the application program has been completed, or whether or not the application executable time within one activation cycle has ended. If the result of this determination is “No”, the process returns to step ST22. Continue execution of the application program. On the other hand, if the result of determination in step ST23 is “Yes”, the process proceeds to step ST24, where control system tracking processing is performed.
[0048]
In this control system tracking process, tracking data associated with the execution of module A is extracted from the source memory 33a and stored in the tracking data transfer buffer 33b. The tracking data is extracted from the tracking data transfer buffer 33b. This is a DMA transfer process 39 for transferring to the tracking memory 34 by the tracking transfer DMA 35.
[0049]
When this control system tracking process is completed, a communication procedure to be processed within the start cycle is executed in the subsequent step ST25, and further an I / O input / output process or the like is executed in the next step ST26, and the process returns to step ST21. Wait until the start cycle.
[0050]
As described above, in the computer system 31 of the control system, the execution from the execution of the application program to the I / O input / output processing is repeatedly performed at each start cycle.
[0051]
Next, the tracking related processing operation of the computer 40 of the standby system will be described.
FIG. 9 is a flowchart showing the tracking-related processing operation of the computer 40 of the standby system. First, the activation timing of the application program is determined in step ST31. If the result of this determination is “No”, the application program is determined. Repeat the start timing determination. On the other hand, if the result of the determination is “Yes”, the corresponding application program is executed in the subsequent step ST32. In the following step ST33, it is determined whether or not the application program has been executed or whether the application executable time within one activation cycle has elapsed. If the result of this determination is “No”, the process returns to step ST32. Continue execution of the application program. On the other hand, if the result of the determination in step ST33 is “Yes”, the process proceeds to step ST34, where it is checked whether or not the corresponding tracking memory 34 is being rewritten by the control system tracking process. In this case, the corresponding tracking process is not performed, and the communication process to be processed in this start cycle is executed in step ST38, and the I / O input / output process and the like are further performed in step ST39. After completion of the input / output processing, it is checked again whether or not the corresponding tracking memory 34 is being rewritten in step ST40. At this time, if rewriting of the corresponding tracking memory 34 is completed, standby tracking processing is performed in step ST41. If the corresponding tracking memory is still being rewritten, the process returns to step ST31, and this activation is performed. Waiting until the next start cycle is performed without performing the standby tracking processing in the cycle.
[0052]
As a result of checking whether or not rewriting is in progress in step ST34, if rewriting is not in progress, standby system tracking processing is performed in subsequent step ST35. After the completion, communication processing is executed in next step ST36, and further the next step In step ST37, I / O input / output processing and the like are performed, and the process returns to step ST31 and waits for the next activation cycle.
[0053]
In this case, the standby tracking processing performed in the standby computer system 40 is a DMA that transfers the tracking data from the tracking memory 34 to the tracking data transfer buffer 42b of the standby computer system 40 via the tracking transfer DMA 43. A transfer process 47 and a tracking data fetch process 45 for fetching the tracking data in the tracking data transfer buffer 42b into the source memory 42a.
[0054]
Then, for each activation cycle, the process from the execution of the application program to the retry of the I / O input / output process or standby system tracking process is repeated.
[0055]
FIG. 6 is an explanatory diagram showing the tracking-related processing operation of the control system shown in the flowchart of FIG. 8 and the tracking-related processing operation of the standby system shown in the flowchart of FIG. 9 as a timing chart for one activation cycle. .
[0056]
FIG. 7 shows that when one activation cycle is set to 5 msec, two modules, a module A that operates at a startup cycle of 5 msec and a required execution time of 2 msec, and a module B that operates at a startup cycle of 20 msec and a required execution time of 5 msec. FIG. 10 is an explanatory diagram showing, as a timing chart, tracking-related processing operations of a control system or standby system when one registered period is assumed to be 5 msec and an application executable time is 4 msec.
[0057]
When the timing chart shown in FIG. 7 is a tracking-related processing operation in the control-system computer system 31, the periods indicated by the symbols T1 and T2 are the control-system tracking processing periods for the memory data related to the module A, and the symbols T3 and T4. The period shown is a control system tracking process period for memory data related to modules A and B.
[0058]
When the timing chart shown in FIG. 7 is a tracking-related processing operation in the standby computer system 40, the periods indicated by reference characters T1 and T2 are standby-related tracking processing periods for memory data related to the module A, reference symbols T3 and T3. A period indicated by T4 is a standby tracking process period for memory data related to modules A and B.
[0059]
As described above, according to the second embodiment, an error occurs in the control computer system 31 in the hot standby system where the control computer system 31 and the standby computer system 40 execute application programs. In any of the cold standby systems in which the application program of the standby computer system 40 is kept in the WAIT state until the system is switched by manual operation, the control computer system is kept while keeping the tracking processing overhead time to a minimum. Thus, there is an effect that a computer system can be obtained in which the contents of the source memories 33a and 42a of the 31 and the standby computer system 40 can always be made equivalent.
[0060]
Embodiment 3 FIG.
FIG. 10 is a block diagram showing the configuration of the calculation system of the third embodiment.
This computer system is a computer system including a CPU card, an input / output I / F card, and a plurality of distributed input / output cards having a plurality of input / output addresses. In the figure, 51 is a processor, 52 is a CPU card (error information acquisition means), 52a is an instruction execution unit, 52b is an initialization processing unit, and 52c is an error information address table. 53 is an input / output I / F card, 53a is an error information table, 53b is a connection information table, 54-1 to 54-N are input / output cards, 54a-1 is a data area of the input / output card 54-1, 54a-N Is a data area of the input / output card 54-N, 55 is a control bus connecting the CPU card 52 and the input / output I / F card 53, 56 is an input / output I / F card 53 and the input / output card 54-1,. 54 is an input / output bus connected to 54-N.
[0061]
The processor 51 includes a CPU card 52, an input / output I / F card 53, and a control bus 55 that connects the CPU card 52 and the input / output I / F card 53. The CPU card 52 includes an initialization processing unit 52b, an error information address table 52c generated by the initialization processing unit 52b, and an instruction execution unit 52a.
[0062]
The input / output I / F card 53 includes an error information table 53a and a connection information table 53b, and is connected to the input / output cards 54-1,. The input / output cards 54-1,..., 54-N include data areas 54a-1,.
[0063]
The error information address table 52c is a table in which an input / output address and an input / output card address of the error information table corresponding to the input / output address are stored.
[0064]
The error information table 53a is a table in which error information is stored for each of the input / output cards 54-1,.
[0065]
The connection information table 53b is a table that stores input / output cards and size information (for example, the number of ports) corresponding to the input / output cards.
[0066]
FIG. 11 is an explanatory diagram showing the configuration of the error information address table 52c. FIG. 12 is an explanatory diagram showing the configuration of the memory map 57, error information table 53a, and connection information table 53b of the input / output I / F card 53.
[0067]
Next, the operation will be described.
FIG. 13 is a flowchart showing an error information address table registration operation at the time of initialization in this computer system. FIG. 14 is a flowchart showing an error information extraction operation during instruction execution.
In the flowchart shown in FIG. 13, first, when an input / output address is designated in step ST51 during initialization, in step ST52, the initialization processing unit 52b of the CPU card 52 sets the designated input / output address. On the other hand, the connection information table 53b of the input / output I / F card 53 is read in units of input / output addresses. In the next step ST53, size information such as the number of input / output ports of the corresponding input / output cards 54-1,..., 54-N is extracted from the connection information table 53b, and each of the input / output cards 54-1,. Calculate the address.
[0068]
In the next step ST54, error information of the input / output cards 54-1,..., 54-N corresponding to the input / output addresses is calculated from the calculated addresses of the input / output cards 54-1,. In step ST55, the input / output card address in the table 53a is extracted, and the input / output card address in the extracted error information table 53a is stored in the error information address table 52c in association with the input / output address.
[0069]
In the next step ST56, the next input / output address is sequentially designated in the same manner, and the input / output card address of the error information table 53a corresponding to the designated input / output address until it is determined as the end address in step ST57. Are stored in the error information address table 52c up to the final input / output address.
[0070]
Next, when executing an instruction, as shown in the flowchart of FIG. 14, the instruction execution unit 52a of the CPU card 52 first accesses the input / output address in step ST61, and then in the subsequent step ST62, the input from the error information address table 52c. Based on the output address, the input / output card address of the error information table 53a is extracted. Next, in step ST63, the error information of the corresponding input / output cards 54-1,..., 54-N is extracted from the error information table 53a based on the extracted input / output card address.
[0071]
In step ST64, it is determined whether there is an error. If there is no error as a result of this determination, the process proceeds to step ST66, and the next address is extracted. On the other hand, if there is an error in step ST64, the process proceeds to step ST65 to register error information for the instruction that accessed the input / output address.
[0072]
As described above, according to the third embodiment, only the error information of the input / output card to be accessed by the instruction can be extracted for each instruction without calculating the address of the error information at the time of executing the instruction. In addition, there is an effect that a computer system can be obtained that can cope with the case where the input / output address is changed due to the change of the input / output card or the input / output card is expanded.
[0073]
Embodiment 4 FIG.
FIG. 15 is a block diagram showing a configuration for realizing the program counter coincidence detection process in the computer system according to the fourth embodiment. In the figure, 60 is a processor of the computer system, and 61 is a maintenance tool for developing and maintaining control information such as control program code, control data, and startup management table necessary for execution of the processor 60.
[0074]
62 is a main memory of the processor 60, 62a is the control program code, 62b is a program counter indicating the execution position of the control program code 62a, and 64 is a request for registering control information sent from the maintenance tool 61 in the processor 60. A processing unit 64a is a program counter matching request that is maintenance operation information from the maintenance tool 61, 63 is a program execution unit that executes the control program code 62a, and 63a is a program execution process that supports the execution of the control program code 62a. 63b is a program counter match detection process (program counter match detection processing means) for checking whether a program counter match flag is registered in the control program code 62a, 65 is a match request program counter, 66 is a match flag registration process (match detection information) Registration means).
[0075]
When there is a program counter match request for the control program, the match flag registration process 66 calculates the corresponding control program code position based on the counter value of the program counter 62b requested to match before executing the control program in advance. The program counter match flag is set in the corresponding control program code, and the match requested from the request processing unit 64 by the program counter match request 64a from the maintenance tool 61 before executing the control program code 62a. A program counter match flag is registered in the control program code 62a on the main memory 62 according to the counter value of the request program counter 65.
[0076]
Next, the operation will be described.
FIG. 16 is a flowchart showing the program counter match detection processing operation in the computer system of the fourth embodiment.
First, in step ST71, the program execution process 63a calculates the control program code storage location indicated by the program counter 62b, and fetches and executes the control program code 62a from the main memory 62. In subsequent step ST72, after executing the control program, the program counter coincidence detection process 63b checks whether a program counter coincidence flag is registered in the control program code 62a. As a result, if it is not registered, the next control program code 62a is fetched and executed. On the other hand, if registered, information at the time of executing the control program such as an accumulator and each register value is collected in step ST73. In the subsequent step ST74, the program counter match flag is deleted from the control program code 62a when information collection is completed or the program counter match request 64a from the request processing unit 64 is canceled, and in the next step ST75. The match request program counter 65 registered by the program counter match request 64a is cleared.
[0077]
As described above, according to the fourth embodiment, before executing the control program when there is a program counter match request, by registering the program counter match flag as match information in the control program, It is possible to perform the process for detecting the program counter coincidence only by determining whether or not the program counter coincidence flag is registered, and the overhead of detecting the program counter coincidence for each control program execution can be reduced. There is an effect that a computer system capable of improving the control program execution speed at the time of the program counter coincidence request can be obtained.
[0078]
In addition, the control program code 62a in the initial state is registered in the flash memory or the backup SRAM memory, and the program counter match flag is registered in the control program code 62a by copying it to the main memory 62 when the computer system starts up. Even when the system is reset in the state of being executed, there is an effect that a computer system can be obtained in which the control program code 62a in the initial state can be restored by copying it back to the main memory 62 at the time of restart.
[0084]
【The invention's effect】
According to this invention,Since the control system is referred to and updated by the application, the tracking data for each activation cycle of the application is provided with tracking processing means for reflecting to the main memory of the standby system at the tracking processing timing for each activation cycle. In the system in which the same application as the control system is executed in the system, the overhead in the case of realizing the tracking processing for setting the memory data of the control system, the standby system, and both systems to the same value can be suppressed. The same processing result can be guaranteed for the control application ofIn the tracking processing timing in the standby system,SaidWhen tracking data is being rewritten in the control system, after performing processing other than the tracking processing to be executed in the start cycle first, the tracking processing means is configured to perform the tracking processing again. Even if the tracking processing timings of the control system and the standby system match, the memory data of the control system and the standby system are made equivalent in a system in which the same application as the control system is executed in the standby system. Can be ensured and the reliability can be improved.
[0085]
According to the present invention, after the processing other than the tracking processing is performed first, if the state in which the tracking data is being rewritten continues in the control system, the tracking processing means performs the tracking processing of the corresponding tracking data in the start cycle. Since the system is configured to abandon the system, the standby system will continue until the same application as the control system is executed in the standby system, until an error occurs in the control system or the system is switched manually. In any of the methods in which the program is set in the WAIT state, there is an effect that the contents of the memory data of the control system and the standby system can always be made equivalent while the tracking processing overhead time is minimized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a computer system according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing application activation processing and tracking processing of a normal system in the computer system according to Embodiment 1 of the present invention;
FIG. 3 is a flowchart showing an application activation process and a tracking process in the standby system in the computer system according to the first embodiment of the present invention.
FIG. 4 is a timing chart showing tracking processing by a tracking processing unit in the computer system according to Embodiment 1 of the present invention;
FIG. 5 is a block diagram showing a configuration of a computer system according to a second embodiment of the present invention.
FIG. 6 is a timing chart showing tracking-related processing operations of the normal system and the standby system in the computer system according to the second embodiment of the present invention.
FIG. 7 is an explanatory diagram showing, as a timing chart, tracking-related processing operations of the control system or standby system in the computer system according to the second embodiment of the present invention.
FIG. 8 is a flowchart showing tracking-related operations of the control system in the computer system according to the second embodiment of the present invention.
FIG. 9 is a flowchart showing tracking-related operations of the standby system in the computer system according to the second embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of a computer system according to a third embodiment of the present invention.
FIG. 11 is an explanatory diagram showing a configuration of an error information address table in the computer system according to the third embodiment of the present invention.
FIG. 12 is an explanatory diagram showing the configurations of an input / output I / F card memory map, an error information table, and a connection information table in the computer system according to the third embodiment of the present invention;
FIG. 13 is a flowchart showing an error information address table registration operation at the time of initialization in the computer system according to the third embodiment of the present invention.
FIG. 14 is a flowchart showing an error information extraction operation when an instruction is executed in the computer system according to the third embodiment of the present invention;
FIG. 15 is a block diagram showing a configuration of a computer system according to a fourth embodiment of the present invention.
FIG. 16 is a flowchart showing a program counter match detection processing operation in the computer system according to the fourth embodiment.
FIG. 17 is a block diagram showing a conventional redundant computer system disclosed in Japanese Patent Laid-Open No. 4-367903.
FIG. 18 is a block diagram showing a conventional redundant computer system disclosed in Japanese Patent Laid-Open No. 4-367903.
FIG. 19 is a flowchart showing the operation of the redundant computer system in the conventional redundant computer system disclosed in Japanese Patent Laid-Open No. 4-367903.
FIG. 20 is a block diagram showing a conventional computer system disclosed in Japanese Patent Laid-Open No. 4-332002.
FIG. 21 is an explanatory diagram showing a memory map of an input / output I / F card of a conventional computer system disclosed in Japanese Patent Application Laid-Open No. 4-332002.
FIG. 22 is a flowchart showing the operation of a conventional computer system disclosed in Japanese Patent Laid-Open No. 4-332002.
FIG. 23 is a block diagram showing program counter matching processing when a control program is executed in a conventional computer system disclosed in Japanese Patent Laid-Open No. 4-332002.
FIG. 24 is a flowchart showing a program counter coincidence detection operation by a control program execution unit in a conventional computer system disclosed in Japanese Patent Laid-Open No. 4-332002.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Computer system, 13 Control system tracking buffer, 14 Reference address management table, 17 Memory (standby system main memory), 18 Standby system tracking buffer, 19 Tracking processing part (tracking processing means), 24 Reference address extraction part, 31 Computer system of control system, 32, 41 Central processing unit (tracking processing means), 35, 43 DMA for tracking transfer (tracking processing means), 40 Computer system of standby system, 52 CPU card (error information acquisition means), 52c Error information address table, 53 I / O I / F card, 53a Error information table, 53b Connection information table, 54-1, ..., 54-N I / O card, 63b Program counter match detection processing (program counter match detection processing means , 66 match flag registration process (matching detection information registration means).

Claims

In a computer system configured with a dual system that executes instructions of the same application in both a control system and a standby system having a central processing unit and a main memory,
The tracking data for each activation cycle of the application, which is referred to and updated by the control system by the application, is reflected in the main memory of the standby system at the tracking processing timing for each activation cycle,
The tracking processing timing in the standby, indicating an in rewriting the tracking data in the control system, after performing a process other than the tracking process should be performed in the activation period before again performing the tracking process A computer system comprising a tracking processing means.

Tracking processing means
The tracking processing of the corresponding tracking data in the start cycle is abandoned when the state in which the tracking data is being rewritten in the control system continues after the processing other than the tracking processing is performed first. The computer system described.