JP3905944B2

JP3905944B2 - CONTROL CIRCUIT ELEMENT FOR MAGNETIC DISK DEVICE AND MAGNETIC DISK DEVICE HAVING THE CONTROL CIRCUIT ELEMENT

Info

Publication number: JP3905944B2
Application number: JP04681197A
Authority: JP
Inventors: 正勝服部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-02-28
Filing date: 1997-02-28
Publication date: 2007-04-18
Anticipated expiration: 2017-02-28
Also published as: JPH10241263A

Description

【０００１】
【発明の属する技術分野】
本発明は、磁気ディスク媒体に記録されたサーボデータに基づいてヘッドを当該ディスク媒体の目標位置にシーク・位置決めする磁気ディスク装置に係り、特にサーボブロック、コントローラブロック及びメモリブロックが同一チップ上に集積化された磁気ディスク装置用制御回路素子及同制御回路素子を備えた磁気ディスク装置に関する。
【０００２】
【従来の技術】
従来、磁気ディスク装置（ハードディスク装置）は図９に示すように構成されているのが一般的であった。図９の構成において、ホスト装置（例えばパーソナルコンピュータ本体）と磁気ディスク媒体２１０との間のデータの流れは、ホスト装置からのデータを書き込む場合を例にとると次のようになる。
【０００３】
まずホスト装置からインタフェース信号線２２０を通して送られたデータ（ライトデータ）は、ハードディスクコントローラ（ＨＤＣ）２３０内のホストインタフェース２３１で受信された後、バッファ制御回路（バッファマネージャ回路）２３２の制御により、例えばＲＡＭにより構成された外部のバッファメモリ２４０にメモリバス２４１を介して一旦蓄えられる。
【０００４】
この状態で磁気ディスク媒体２１０への書き込みの準備が整うと、バッファメモリ２４０に蓄えられているデータがバッファ制御回路２３２の制御のもとでディスク制御回路２３３に送られ、同期用のデータ（ＰＬＯ領域）、シンクバイト領域（ＳＹＮＣ領域）のデータ、及びエラー検出訂正用のデータが付加された後、リードライト回路（リードライトＩＣ）２５０に送られる。
【０００５】
リードライト回路２５０では、まずＨＤＣ２３０（内のディスク制御回路２３３）から送られたデータに対して、所定の生成多項式により演算が加えられる。次に、このデータはエンコード回路で変調され、（一般にヘッドＩＣと呼ばれる）プリアンプ回路２６０に送られる。プリアンプ回路２６０では、このデータを書き込み電流に変換してヘッド２７０に流し、磁気ディスク媒体２１０への書き込みを行う。このヘッド２７０を目標位置にシーク・位置決めする処理については後述する。
【０００６】
次に、図９の磁気ディスク装置において、磁気ディスク媒体２１０からデータを読み出してホスト装置に転送する信号再生時のデータの流れは次のようになる。
【０００７】
まず、磁気ディスク媒体２１０の目標シリンダ上にシーク・位置決めされたヘッド２７０により当該媒体２１０から読み取られた信号（リードデータ）は、プリアンプ回路２６０で増幅されてリードライト回路２５０に送られる。この増幅された信号はリードライト回路２５０内でＡＧＣ（自動利得制御）アンプでー定の電圧に増幅される。ＡＧＣアンプで増幅された信号は、リードライト回路２５０内でイコライザによりチャネルの特性に合わせた形で等価され、Ａ／Ｄ（アナログ／ディジタル）変換された後、ビタビ復号される。この復号された信号は例えば８／９コードの逆変換が施され、ＮＲＺデータとなる。
【０００８】
リードライト回路２５０は、このＮＲＺデータ（リードデータ）をＨＤＣ２３０内のディスク制御回路２３３に送る。ディスク制御回路２３３では、リードライト回路２５０からのデータのエラーの有無がＥＣＣ（エラー検出訂正）回路にてチェックされ、バッファ制御回路２３２の制御のもとでバッファメモリ２４０に蓄えられる。このバッファメモリ２４０内のリードデータは、ホスト装置への転送の準備ができると、メモリバス２４１、バッファ制御回路２３２及びホストインタフェース２３１を介してホスト装置に転送される。
【０００９】
図１０に磁気ディスク媒体２１０のディスクフォーマットの一例を示す。この図１０の例は、いわゆるセクタサーボ方式（埋め込みサーボ方式）とＣＤＲ（Constant Density Recording）方式を適用した場合であり、磁気ディスク媒体２１０の記録面上には、その中心から各トラックを渡って放射状に、複数のサーボ領域２１１が一定間隔で配置されている（サーボセクタ方式のフォーマット）。このサーボ領域２１１には、ヘッドの位置決め等に用いられるサーボデータが記録されている（埋め込まれている）。
【００１０】
サーボ領域２１１間は、少なくとも１つ（一般には複数）のデータセクタ（物理セクタ、実セクタ）が配置されるユーザ領域（データ領域）２１２となっている。サーボ領域２１１と当該サーボ領域２１１に隣接するユーザ領域２１２とからなる領域は、サーボセクタ２１３と呼ばれる。図では、作図の都合上、サーボセクタ２１３の数（即ちサーボ領域２１１の数）が８となっているが、実際にはもっと多いのが一般的である（例えば５０）。
【００１１】
また、図１０の磁気ディスク媒体２１０では、トラック（シリンダ）の物理的な周の長さが長くなる媒体２１０上の外周側の領域を有効に使用してディスクのフォーマット効率を上げるために、当該媒体２１０の記録面を半径方向に複数のゾーン“０”（Ｚ０）〜“ｍ”（Ｚｍ）に分割し、各ゾーン毎に、シリンダ（トラック）当たりのデータセクタ数が異なる（外周側のゾーンほど多くなる）構成、即ちデータ転送速度（転送レート）が異なる（外周側のゾーンのシリンダほど速くなる）構成をとっている（ＣＤＲ方式）。ここで、１つのゾーン内の各シリンダのデータ転送速度は等しい。
【００１２】
サーボ領域２１１は、図１１（ａ）に示すように、信号の振幅を安定化するために一定の周波数のデータが記録されたＡＧＣ安定化領域（振幅ＡＧＣ領域）２１１ａ、イレーズとサーボ領域識別用のサーボ検出パターン（サーボマークＭＫ）と当該サーボ領域２１１（を持つサーボセクタ２１３）に固有のセクタ番号（サーボセクタ番号）を示すセクタデータとが記録されたセクタデータ領域２１１ｂ、シリンダ番号を示すシリンダデータ（シリンダコード）が記録されたシリンダデータ領域２１１ｃ、及び当該シリンダデータの示すシリンダ内でのヘッド位置を検出するためのバーストデータが記録されたバースト領域２１１ｄを有する。バースト領域２１１ｄに記録されるバーストデータは、例えば４つのバースト信号Ａ，Ｂ，Ｃ，Ｄから構成されており、バースト信号ＡとＢの組み合わせと、バースト信号ＣとＤの組み合わせの一方を選択的に使用して図９中のヘッド２７０の位置決め制御が行われる。
【００１３】
ユーザ領域２１２に配置されるデータセクタは、図１１（ｂ）に示すように、回転変動、回路の遅延等を吸収するための領域（ＧＡＰ領域）２１２ａ、周波数の引き込み領域（ＰＬＯ領域）２１２ｂ、データ領域の始まりを示す領域（ＳＹＮＣ領域）２１２ｃ、データ（例えば５１２バイトのデータ）が記録される領域（ＤＡＴＡ領域）２１２ｄ、及びＤＡＴＡ領域２１２ｄのデータに一定の生成多項式の演算を行うことで得られるエラー検出訂正用の情報（ＥＣＣ情報）が記録される領域（ＥＣＣ領域）２１２ｅからなる。
【００１４】
図１０の例のような、セクタサーボ方式＋ＣＤＲ方式のフォーマットの磁気ディスク媒体２１０においては、データセクタはトラック上に設定されたサーボ領域２１１とは無関係に配置されていくため、データセクタによってはサーボ領域２１１によって分割される状態が発生する。この状態はデータ（データセクタ）がスプリットした状態（データスプリット状態）と呼ばれ、セクタサーボ方式＋ＣＤＲ方式に特有な現象である。
【００１５】
ここで、図９の磁気ディスク装置におけるサーボデータに基づくシーク・位置決め制御について述べる。
【００１６】
まず、ヘッド２７０でサーボ領域２１１のデータ（サーボデータ）が読み取られたものとする。ヘッド２７０で読み取られたサーボデータ（リードデータ）はプリアンプ回路２６０で増幅され、更にリードライト回路２５０でＡＧＣアンプによりー定の電圧に増幅された後、パルス化回路２５１でパルス化される。
【００１７】
サーボ制御回路２８０内のサーボマーク検出回路２８１は、リードライト回路２５０内のパルス化回路２５１の出力（パルス化リードデータ）から、サーボ領域２１１中に記録されているサーボマークＭＫを検出し、サーボマーク検出信号ＳＶＧＴＤを出力する。
【００１８】
サーボ制御回路２８０内のサーボデコーダ２８２は、上記サーボマーク検出信号ＳＶＧＴＤを基準に、サーボマークＭＫに続くセクタデータ（サーボセクタデータ）及びシリンダデータを取り込むためのタイミング信号であるサンプルウィンドウを生成し、上記パルス化リードデータの中から、このサンプルウィンドウ内のデータをシフトレジスタ（図示せず）に取り込む。このシフトレジスタに取り込まれたサーボセクタデータはそのままサーボセクタデータレジスタにセットされ、シリンダデータはグレイコードに変換されてシリンダデータレジスタ（いずれも図示せず）にセットされる。このサーボ制御回路２８０内の両レジスタの内容は、（ＲＯＭ２９２に格納されている制御プログラムに従って、スピンドルモータの起動制御、サーボのシーク制御、位置決め制御、及びデータのフロー制御等を司る）ＣＰＵ２９０によりＣＰＵバス２９１を介して読み込まれる。
【００１９】
一方、サーボ制御回路２８０内のサーボカウンタ（メインカウンタ）２８３は、上記サーボマーク検出信号ＳＶＧＴＤによりクリアされ、基準クロック（サーボクロック）でカウントを行う。バーストデコーダ２８４は、サーボカウンタ２８３のカウント値をデコードすることで、サーボ領域２１１内のバースト領域２１１ｄに記録されている各バースト信号Ａ〜Ｄのピークホールドのタイミング信号（バーストタイミング信号）を生成し、リードライト回路２５０に出力する。
【００２０】
リードライト回路２５０は、ー定の電圧に増幅されたリードデータに含まれているバースト信号Ａ〜Ｄの振幅を、バーストデコーダ２８４からのバーストタイミング信号でピークホールドすることで、当該バースト信号Ａ〜Ｄを抽出する。このバースト信号Ａ〜ＤはＣＰＵ２９０のＡ／Ｄコンバータによりディジタル量に変換され、バーストデータＢＳＴＡ〜ＢＳＴＤとして当該ＣＰＵ２９０に取り込まれる。
【００２１】
ＣＰＵ２９０は、サーボ制御回路２８０内のシリンダデータレジスタから読み込んだシリンダデータの示すシリンダ位置（現在のヘッド位置）と目標シリンダとの距離をもとに、（ヘッド２７０を磁気ディスク媒体２１０の半径方向に目標シリンダまで移動するのに必要な駆動力を与える）ボイスコイルモータ（ＶＣＭ）に流す電流（ＶＣＭ電流）を決める。そしてＣＰＵ２９０は、そのＶＣＭ電流に比例した電圧をボイスコイルモータ駆動用のドライバ（ＶＣＭドライバ）に与える。この制御を繰り返して、ＣＰＵ２９０はヘッド２７０を目標シリンダに位置決めする。
【００２２】
以上の動作（シーク動作）が完了すると、ＣＰＵ２９０は位置決め動作に入る。即ちＣＰＵ２９０は、バーストデータＢＳＴΑ〜ＢＳＴＤを取り込んで、バーストデータＢＳＴΑ，ＢＳＴΒの組、またはバーストデータＢＳＴＣ，ＢＳＴＤの組をもとに、ヘッド２７０の目標シリンダ（トラック）の中心からの位置誤差を計算し、その位置誤差がゼロになるようにボイスコイルモータを駆動制御するフィードバック制御を実行する。
【００２３】
このようにして、ヘッド２７０が目標シリンダにシーク・位置決めされると、ＨＤＣ２３０によるリードまたはライト動作、即ち目標シリンダ上のリードまたはライトの開始対象となるデータセクタ（開始データセクタ）から始まる、指定数のデータセクタを対象とするリードまたはライト動作が可能となる。
【００２４】
ここで、開始データセクタの検出動作を、ライト時を例に述べる。
【００２５】
今、開始データセクタのセクタ番号がＬであるものとする。この場合、ＨＤＣ２３０内のディスク制御回路２３３には、データセクタ番号がＬの開始データセクタ（データセクタ“Ｌ”）が、どのサーボセクタ２１３（これを目標サーボセクタと呼ぶ）の何番目のデータセクタであるかの情報（開始データセクタ位置）がセットされている。この情報は、ＣＰＵ２９０の計算により求められるもので、当該ＣＰＵ２９０によりＣＰＵバス２９１を介してセットされる。ここで、目標サーボセクタのセクタ番号がＮであるものとする。
【００２６】
ディスク制御回路２６３は、開始データセクタ“Ｌ”が存在するサーボセクタ２１３（サーボセクタ“Ｎ”）を探す。この処理は、サーボ制御回路２８０内のサーボデコーダ２８２で検出されてサーボセクタデータレジスタにセットされたセクタデータ、即ちサーボセクタ番号を、ＣＰＵインタフェース２３４を介してＣＰＵ２９０から受け取って、先にセットされている目標サーボセクタ“Ｎ”のサーボセクタ番号Ｎと比較回路にて比較することで行われる。
【００２７】
例えば、開始データセクタ“Ｌ”が、サーボセクタ“Ｎ”内の２番目のデータセクタであるものとすると、ディスク制御回路２３３はまず、サーボセクタ“Ｎ”を探し、しかる後にデータセクタパルス生成回路（ＤＳＰ生成回路）２３５によりデータセクタの始端のタイミングで出力されるデータセクタパルス（ＤＳＰ）の数のカウントを開始し、２つ目のＤＳＰをカウントした時点で、ライトゲート（リードの場合であればリードゲート）を開く。この状態でディスク制御回路２３３は、バッファ制御回路２３２を介してバッファメモリ２４０からデータを読み出し、ＥＣＣ回路によりエラー検出訂正コードを付加してリードライト回路２５０に転送する。
【００２８】
ここで、目標サーボセクタ及び開始データセクタの決定について図１２を参照して説明する。
【００２９】
まず、磁気ディスク媒体２１０の各トラック（シリンダ）上の各データセクタの番号は、管理の容易さのために、サーボセクタ番号が０のサーボセクタ２１３（サーボセクタ“０”）内の１番目のデータセクタから順番に，１，２，３…のように割り当てられるのが一般的である。この場合、シーケンシャルアクセスで、あるシリンダ“Ｍ”の最終データセクタをアクセスした後、次のシリンダ“Ｍ＋１”の番号１のデータセクタをアクセスしようとすると、もしその１シリンダ分のシーク動作に最大ｐデータセクタ分の時間を要するならば、シーク完了時には、ヘッド２７０はシリンダ“Ｍ＋１”の当該番号１のデータセクタから最大ｐデータセクタ分ずれた位置に移動するため、回転待ちが発生する。このｐの値は、ゾーン毎に異なる。
【００３０】
そこで従来は、この回転待ちを減らすために、シリンダ“Ｍ”の隣接シリンダ、例えばシリンダ“Ｍ＋１”では、シリンダ“Ｍ”の例えば最終データセクタからｐデータセクタ分ずらした直後にあるシリンダ“Ｍ＋１”のデータセクタを番号１のデータセクタ、即ちシリンダ“Ｍ＋１”の開始データセクタとして扱うようにしていた。このずれをスキュー（シリンダスキュー）と呼ぶ。図１２は、開始データセクタの位置を４データセクタ分（ｐ＝４の場合）ずらした場合（実際には、もっと大きな値となる）、即ち１トラックスキュー分ずらした場合のシリンダスキューの例を示している。
【００３１】
図１２の例では、スキューなしの目標サーボセクタがサーボセクタ“Ｎ”、開始データセクタが当該サーボセクタ“Ｎ”の１番目データセクタであるものとすると、スキューを考慮した実際の目標サーボセクタは、４データセクタ分のスキューによりサーボセクタ“Ｎ＋１”となり、開始データセクタは、当該サーボセクタ“Ｎ＋１”の１番目のデータセクタとなる。
【００３２】
このスキューを考慮した目標サーボセクタ及び開始データセクタの変換処理（即ちスキュー処理）と、その変換（スキュー処理）後の目標サーボセクタ及び開始データセクタ（目標サーボセクタ内の何番目のデータセクタであるかにより示される）の設定はＣＰＵ２９０により行われる。しかも、１サーボセクタ内のデータセクタ数は、同一ゾーンであってもデータスプリットの影響でサーボセクタによって異なり、スキュー処理が複雑となることから、スキュー処理に伴うＣＰＵ２９０の負荷が大きい。
【００３３】
次に、上記ＤＳＰ生成回路２３５へのＣＰＵ２９０からの情報設定動作と、当該ＤＳＰ生成回路２３５によるＤＳＰ生成動作（セクタリング処理）について、図１３を参照して説明する。
【００３４】
まずＣＰＵ２９０は、サーボ制御回路２８０（内のサーボデコーダ２８２）により検出されてサーボセクタデータレジスタにセットされたサーボセクタ番号をＣＰＵバス２９１を介して読み込む。
【００３５】
次にＣＰＵ２９０は、読み込んだサーボセクタ番号により（図９中の）ＲＯＭ２９２内の所定テーブル（ＤＳＰ生成情報テーブル）を参照して、次のサーボセクタ番号のサーボセクタにおける最初のデータセクタの（当該サーボセクタ内のサーボマーク位置を基準とする）位置に対応したＤＳＰ位置（１st ＤＳＰ位置）、データセクタの間隔に対応するＤＳＰ間隔、及び当該サーボセクタ内のデータセクタ数に対応したＤＳＰ数からなるＤＳＰ生成情報を読み込む。
【００３６】
次にＣＰＵ２９０は、読み込んだＤＳＰ生成情報をＤＳＰ生成回路２３５内にセットする。
【００３７】
ＤＳＰ生成回路２３５はまず、サーボ制御回路２８０内のサーボマーク検出回路２８１からのサーボマーク検出信号ＳＶＧＴＤのタイミングで基準クロック（サーボクロック）によりカウント動作を開始し、ＣＰＵ２９０により当該ＤＳＰ生成回路２３５内に設定されたＤＳＰ生成情報中の１st ＤＳＰ位置（最初のデータセクタ位置）に対応する数をカウントすると、最初のＤＳＰを出力する。
【００３８】
ＤＳＰ生成回路２３５はＤＳＰを出力する毎に、再度基準クロックによるカウント動作を開始し、上記設定されたＤＳＰ生成情報中のＤＳＰ間隔に対応する数をカウントすると、次のＤＳＰを出力する動作を繰り返す。
【００３９】
ＤＳＰ生成回路２３５は、上記設定されたＤＳＰ生成情報中のＤＳＰ数に一致するＤＳＰ出力を行うと、一連のＤＳＰ出力動作を停止する。
【００４０】
ＣＰＵ２９０は、上記の（１st ＤＳＰ位置、ＤＳＰ間隔、ＤＳＰ数からなる）ＤＳＰ生成情報の読み込みとＤＳＰ生成回路２３５への設定動作を、サーボ制御回路２８０内のサーボデコーダ２８２でサーボセクタが検出される毎に、即ちサーボセクタ単位で行う。
【００４１】
【発明が解決しようとする課題】
上記したように従来の磁気ディスク装置では、サーボ制御回路（以下、サーボブロックと呼ぶ）と、ＨＤＣ（以下、コントローラブロックと呼ぶ）と、バッファメモリ（以下、メモリブロックと呼ぶ）とが、独立した集積回路素子から構成されており、その間は、バス、その他の入出力信号線で接続されていた。また、サーボブロックとコントローラブロックは、ＣＰＵのバス（ＣＰＵバス）を介して接続されており、ＣＰＵは、両ブロック間のデータ授受等をＣＰＵバスを介して制御していた。
【００４２】
このため、従来の磁気ディスク装置では、以下に列挙する問題があった。
【００４３】
（１）サーボブロックとコントローラブロックのデータの授受にＣＰＵが介在しておりパフォーマンスの低下の原因になっていた。特にスキュー処理では、ＣＰＵは、サーボブロックで検出されたサーボセクタ番号をサーボセクタデータレジスタから読み込み、それにスキュー分のデータセクタ数を加えたサーボセクタ内のデータセクタの位置がリードまたはライト動作の開始位置となるように、スキューを考慮した目標サーボセクタと当該サーボセクタ内の開始データセクタ位置とを算出してコントローラブロックに設定しなければならず、それに要する処理時間がパフォーマンス低下の原因の１つとなっていた。
【００４４】
（２）データセクタパルス（ＤＳＰ）の生成を、サーボセクタ毎にＣＰＵが制御し、サーボブロックで検出されたサーボセクタ番号（サーボセクタデータ）をサーボセクタデータレジスタから読み込んで、当該サーボセクタ番号からデータパルスの生成に必要な情報（ＤＳＰ生成情報）を生成してコントローラブロック内のデータセクタパルス生成回路に設定していたため、シーケンシャルアクセスのようにシーク時間が短い場合には、ＣＰＵの処理が間に合わなくなる恐れがあった。
【００４５】
（３）バッファメモリとＨＤＣとが互いに独立のチップ上に形成され、両者間は外部のメモリバスで接続されているため、バッフアメモリのバンド幅（アクセス速度）が制限されていた。
【００４６】
（４）接続する信号線が多く、素子の数も多いため、実装効率が悪かった。
【００４７】
本発明は上記事情を考慮してなされたものでその目的は、サーボブロック、コントローラブロック及びメモリブロックが同一チップ上に形成され、特にサーボブロック内で抽出されたサーボセクタのセクタ番号がコントローラブロックから直接参照可能な構成とすることで、処理の高速化とパフォーマンスの向上が図れる磁気ディスク装置用制御回路素子及び同制御回路素子を備えた磁気ディスク装置を提供することにある。
【００４８】
本発明の他の目的は、サーボセクタ内に配置されている各データセクタ位置のタイミングを表すデータセクタパルスをデータセクタパルス生成回路にて生成するのに必要な情報が、ＣＰＵを介在することなく簡単に設定できる磁気ディスク装置用制御回路素子及び同制御回路素子を備えた磁気ディスク装置を提供することにある。
【００４９】
本発明の更に他の目的は、シーケンシャルアクセスにおけるシリンダ間のスキュー処理が、ＣＰＵでの特別の計算を必要とすることなく簡単に且つ高速に行える磁気ディスク装置用制御回路素子及び同制御回路素子を備えた磁気ディスク装置を提供することにある。
【００５０】
【課題を解決するための手段】
本発明の第１の観点に係る磁気ディスク装置用制御回路素子は、サーボブロック、メモリブロック、及びコントローラブロックを同一チップ上に集積化して構成され、上記サーボブロックには、ヘッドにより磁気ディスク媒体から読み取られたサーボデータのパルス化データからサーボセクタ番号及びシリンダ番号を抽出するサーボデコーダを持たせ、上記メモリブロックには、上記磁気ディスク媒体とホスト装置との間で転送されるデータを一時格納するためのデータ領域と、各サーボセクタに配置される各データセクタの位置に対応したタイミングのデータセクタパルス（ＤＳＰ）を生成するのに必要なデータセクタパルス生成情報（ＤＳＰ生成情報）を格納するためのデータセクタパルス生成情報領域（ＤＳＰ生成情報領域）とが設定されたバッファメモリを持たせ、そして上記コントローラブロックには、上記サーボデコーダにより抽出されたサーボセクタ番号の示すサーボセクタ内に配置される各データセクタ位置のタイミングを示すＤＳＰを、そのサーボセクタに対応したＤＳＰ生成情報をもとに出力するＤＳＰ生成回路（データセクタパルス生成回路）と、上記サーボデコーダにより抽出されたサーボセクタ番号を上記サーボブロックから入力して目標サーボセクタのセクタ番号と比較し、上記ヘッドが磁気ディスク媒体の目標シリンダ位置にシーク・位置決めされている状態で一致を検出した場合に、上記ＤＳＰ生成回路から出力されるＤＳＰの数をカウントして目標サーボセクタにおけるリードまたはライトの開始データセクタ位置を検出することで、ディスクリード動作またはディスクライト動作の開始タイミングを制御するディスク制御回路と、上記バッファメモリをアクセス制御するバッファ制御回路であって、上記サーボデコーダにより抽出されたサーボセクタ番号を上記サーボブロックから入力し、当該サーボセクタ番号の示すサーボセクタの次のサーボセクタに対応したＤＳＰ生成情報を上記バッファメモリのＤＳＰ生成情報領域から読み込んで上記ＤＳＰ生成回路に設定するＤＳＰ生成情報ローダ（データセクタパルス生成情報ローダ）を内蔵するバッファ制御回路とを持たせたことを特徴とする。
【００５１】
ここで、磁気ディスク媒体のディスクフォーマットに、セクタサーボ方式（埋め込みサーボ方式）のみを適用し、ＣＤＲ方式は適用していない場合には、ＤＳＰ生成情報は、対象となるサーボセクタのセクタ番号のみによって決まる。この場合、各サーボセクタ番号に対応したバッファメモリのＤＳＰ生成情報領域内のアドレスに、該当するサーボセクタ用のＤＳＰ生成情報を格納するならば、ＤＳＰ生成情報ローダは、サーボブロック内のサーボデコーダによって抽出されたサーボセクタ番号から、当該セクタ番号の示すサーボセクタ用のＤＳＰ生成情報の格納先アドレスを生成するアドレス変換を行うことで、そのＤＳＰ生成情報を読み込むことができる。また、セクタサーボ方式とＣＤＲ方式とを併用している場合には、ＤＳＰ生成情報は、対象となるサーボセクタのセクタ番号と当該サーボセクタが属するゾーンのゾーン番号との組み合わせによって決まることから、そのセクタ番号（サーボセクタ番号）とゾーン番号との組み合わせに対応したバッファメモリのＤＳＰ生成情報領域内のアドレスに、該当するサーボセクタ用のＤＳＰ生成情報を格納するならば、ＤＳＰ生成情報ローダは、サーボブロック内のサーボデコーダによって抽出されたサーボセクタ番号とゾーン番号との組み合わせから、該当するサーボセクタ用のＤＳＰ生成情報の格納先アドレスを生成するアドレス変換を行うことで、そのＤＳＰ生成情報を読み込むことができる。
【００５２】
このような構成の磁気ディスク装置用制御回路素子では、サーボブロック内のサーボデコーダにより抽出されたサーボセクタ番号を、コントローラブロック（具体的には、コントローラブロック内のディスク制御回路、バッファ制御回路に内蔵のＤＳＰ生成情報ローダ）が、磁気ディスク装置における（モータ起動制御、サーボのシーク・位置決め制御、データのフロー制御等を司る）ＣＰＵの介在なしに当該サーボブロックから直接入力することが可能となるため、処理の高速化を図ると共にＣＰＵの負荷を減らすことが可能となる。
【００５３】
また、ＤＳＰ生成回路に対するサーボセクタ単位のＤＳＰ情報の設定が、ＤＳＰ生成情報ローダによりＣＰＵの介在なしで行えるため、この点からも処理の高速化を図ると共にＣＰＵの負荷を減らすことが可能となる。
【００５４】
また、メモリブロック内のバッファメモリと当該バッファメモリをアクセス制御するコントローラブロック内のバッファ制御回路とが同一チップ上に設けられており、従来のような外部のメモリバスを介してのアクセス制御とはならないことから、バッファメモリのアクセスが高速に行える。
【００５５】
また、上記磁気ディスク装置用制御回路素子を使用した場合、磁気ディスク装置におけるプリント基板上での接続信号線数も少なくて済み、実装する素子も削減される。
【００５６】
本発明の第２の観点に係る磁気ディスク装置用制御回路素子は、シリンダ間のスキューを、従来のディスクセクタ単位ではなくてシリンダ単位で設定する構成を適用し、上記第１の観点に係る磁気ディスク装置用制御回路素子におけるディスク制御回路に、シリンダスキュー操作前の目標サーボセクタのセクタ番号（スキューなし目標サーボセクタ番号）とサーボセクタ単位で設定されるシリンダスキュー値とを加算してシリンダスキューを考慮した目標サーボセクタのセクタ番号を生成するスキュー処理回路を設けたことを特徴とする。
【００５７】
このような構成では、シーケンシャルアクセスの場合には、（１）スキューなし目標サーボセクタ番号は、隣接シリンダへのシーク直前のサーボセクタの次のサーボセクタのセクタ番号であり、（２）加算するスキュー値は１シリンダシークのずれ量であって固定値であり、（３）（キューを考慮した）目標サーボセクタ内の開始データセクタ位置は、そのサーボセクタ内の最初のデータセクタ位置となって固定であることから、これらの情報を設定するのにＣＰＵは計算処理は何も必要なく、またスキューの加算処理もＣＰＵは行う必要がないため、この点でも、処理の高速化が可能となる。
【００５８】
【発明の実施の形態】
以下、本発明の実施の形態につき図面を参照して説明する。
【００５９】
図１は本発明の一実施形態に係る磁気ディスク装置の全体構成を示すブロック図であり、図９と同一部分には同一符号を付してある。
【００６０】
図１の磁気ディスク装置の特徴は、図９中のサーボ制御回路２８０（サーボブロック）、バッファメモリ２４０（メモリブロック）、及びＨＤＣ２３０（コントローラブロック）代えて、サーボブロック、メモリブロック、及びコントローラブロックの機能が１チップに集積化された制御回路（磁気ディスク装置用制御回路素子）１０を備えていることである。
【００６１】
なお、本実施形態では、図９の磁気ディスク装置と同一ＣＰＵが用いられているが、当該ＣＰＵの処理が軽減されていることから、図９とは異なる符号（３０）を付してある。このＣＰＵの処理の違いは、制御プログラムの違いによるものであるが、当該制御プログラムを格納したＲＯＭには、説明の都合上、図９と同一符号（２９２）を付してある。
【００６２】
制御回路１０は、サーボブロック１１、メモリブロック１２、及びコントローラブロック１３の３ブロックに大別される。
【００６３】
サーボブロック１１は、図２に示すように、サーボマーク検出回路１１１、サーボデコーダ１１２、サーボカウンタ１１３、バーストデコーダ１１４、サーボセクタデータレジスタ１１５、シリンダデータレジスタ１１６、及びフォルト検出回路１１７を含む。
【００６４】
サーボマーク検出回路１１１は、図１中のリードライト回路２５０内のパルス化回路２５１の出力、即ちヘッド２７０により磁気ディスク媒体２１０から読み取られてプリアンプ回路２６０で増幅され、更にリードライト回路２５０でー定の電圧に増幅された後にパルス化されたデータ（パルス化リードデータ）から、図１１に示したサーボ領域２１１（内のセクタデータ領域２１１ｂ）中のサーボマークＭＫを検出して、サーボマーク検出信号ＳＶＧＴＤを出力するデコーダである。
【００６５】
磁気ディスク媒体２１０のディスクフォーマットは、法が異なる点を除けば、図９中の磁気ディスク媒体２１０と同様であり、必要があれば図１０及び図１１を参照されたい。即ち磁気ディスク媒体２１０はセクタサーボ方式とＣＤＲ方式を適用しており、その記録面上には、図１０に示したように、その中心から各トラックを渡って放射状に、複数のサーボ領域２１１が一定間隔で配置されている。サーボ領域２１１間は、少なくとも１つのデータセクタ（ここでは複数のデータセクタ）が配置されるユーザ領域２１２となっている。磁気ディスク媒体２１０の記録面は半径方向に複数のゾーン“０”（Ｚ０）〜“ｍ”（Ｚｍ）に分割され、各ゾーン毎に、シリンダ（トラック）当たりのデータセクタ数が異なる構成となっている。
【００６６】
サーボデコーダ１１２は、サーボマーク検出回路１１１からのサーボマーク検出信号ＳＶＧＴＤを基準に、サーボ領域２１１内のセクタデータ領域２１１ｂ中のサーボマークＭＫに続くセクタデータ（サーボセクタデータ）及び、次のシリンダデータ領域中のシリンダデータを取り込むためのタイミング信号であるサンプルウィンドウを生成する。サーボデコーダ１１２はまた、リードライト回路２５０内のパルス化回路２５１から出力されるパルス化リードデータの中から、このサンプルウィンドウ内のデータを切り出して、サーボセクタデータ（サーボセクタ番号）及びシリンダデータ（シリンダ番号）を抽出する。サーボデコーダ１１２はシフトレジスタ（図示せず）を内蔵しており、抽出したサーボセクタデータ及びシリンダデータは当該シフトレジスタに順にシリアル入力される。シフトレジスタに入力されたサーボセクタデータはそのままサーボセクタデータレジスタ１１５にセットされ、シリンダデータはグレイコードに変換されてシリンダデータレジスタ１１６にセットされる。
【００６７】
サーボカウンタ１１３は、サーボ制御のタイミングを決定するための基本的なカウンタ（メインカウンタ）であり、上記サーボマーク検出信号ＳＶＧＴＤによりクリアされ、サーボＰＬＬ回路１３８からの基準クロック（サーボクロック）ＳＶＣＬＫでカウントを行う。
【００６８】
バーストデコーダ１１４は、サーボカウンタ１１３のカウント値をデコードすることで、サーボ領域２１１内のバースト領域２１１ｄに記録されている各バースト信号Ａ〜Ｄのピークホールドのタイミング信号（バーストタイミング信号）を生成し、リードライト回路２５０に出力する。
【００６９】
フォルト検出回路１１７は、予め定められた各種のフォルト信号を入力し、そのうちのいずれか１つが真になると、リードライト回路２５０のライトチャネルの動作を停止させて、異常状態で磁気ディスク媒体２１０へのライト動作が行われて既存のデータが破壊されるのを防止すると共に、後述するディスク制御回路１３３にフォルトを通知してライトゲートを閉じさせる。ここで適用されるフォルト信号には、磁気ディスク装置に所定値異常の衝撃が加わったことが検出された場合に出力される衝撃検出信号、電源電圧異常が検出された場合に出力される電源電圧異常検出信号、ヘッド２７０の異常が検出された場合に出力されるヘッドアンセーフ信号等がある。
【００７０】
次にメモリブロック１２は、例えばＤＲＡＭにより構成されたバッファメモリ１２０を有している。このバッファメモリ１２０は、コントローラブロック１３内のホストインタフェース１３１と磁気ディスク媒体２１０（を対象とするリード／ライトをプリアンプ回路２６０、ヘッド２７０を介して行うリードライト回路２５０）との間で転送されるデータ（リードデータまたはライトデータ）を一時格納するためのバッファメモリ部をなすデータ領域１２１と、ディフェクト情報領域１２２と、ＤＳＰ（データセクタパルス）生成情報領域１２３とに分割して管理される。
【００７１】
ディフェクト情報領域１２２は、磁気ディスク媒体２１０の各シリンダについて、リードまたはライト時にスキップすべき欠陥（ディフェクト）データセクタ位置を各サーボセクタ毎に示すディフェクト情報を格納するのに用いられる。このディフェクト情報は、例えば磁気ディスク媒体２１０の特定領域に保存されていて、立ち上げ時にＣＰＵ３０のメモリ（ＲＡＭ）に読み込まれるものであるが、本実施形態ではこの際に、バッファメモリ１２０のディフェクト情報領域１２２にも格納するようにしている。このようにディフェクト情報領域１２２にディフェクト情報を格納しておくことで、目標シリンダにシーク・位置決めしてリードまたはライトを行う場合に、対応するディフェクト情報をディフェクト情報領域１２２からディスク制御回路１３３内に読み込んで、リードまたはライトの対象範囲にディフェクトデータセクタがあるか否かをチェックし、ディフェクトデータセクタがある場合には、その位置をスキップ対象として設定する動作を、ＣＰＵ３０の介在なくして行うことができる。このスキップ位置設定と、そのスキップ位置設定に基づくスキップ動作の詳細は本発明に関係しないため説明を省略する。
【００７２】
ＤＳＰ生成情報領域１２３は、磁気ディスク媒体２１０上の各サーボセクタ２１３単位で設定される、ＤＳＰ（データセクタパルス）生成のタイミングに関する情報（ＤＳＰ生成情報）を、各サーボセクタ毎で且つ各ゾーン別に格納しておくのに用いられる。ここで、１つのＤＳＰ生成情報は、該当するゾーンの該当するサーボセクタ２１３内に配置されている最初のデータセクタ位置に対応したＤＳＰの出力位置（１st ＤＳＰ位置）をサーボクロックＳＶＣＬＫ数で示す１バイト情報と、データセクタの間隔に対応したＤＳＰの間隔をサーボクロックＳＶＣＬＫ数で示す１．５バイト（１２ビット）情報と、当該サーボセクタ２１３内のデータセクタ数に対応したＤＳＰの数を示す４ビット（０．５バイト）情報から構成される３バイト情報である。
【００７３】
このため、ＤＳＰ生成情報領域１２３は、３番地分の領域を単位に分割して管理され、各ゾーンと各サーボセクタの組み合わせで特定される各３番地分の領域（３バイト領域）毎に、それぞれ対応するＤＳＰ生成情報が格納される。このＤＳＰ生成情報領域１２３には、例えば５０サーボセクタ、１０ゾーンの装置では、５０×１０×３＝１５００バイトが必要となる。但し実際には、ＤＳＰ生成情報は１つのゾーン内で循環することが多いため、半分以下の容量で済む可能性が高い。
【００７４】
図３に、各ゾーンと各サーボセクタの組み合わせに対するＤＳＰ生成情報領域１２３内の各３バイト領域（の先頭位置を示すバッファメモリ１２０のアドレス）の割り当て例を示す。図中のアドレスの末尾の“Ｈ”は１６進表現であることを示す。
【００７５】
ここでは、各３バイト領域の第１バイトには、３バイトのＤＳＰ生成情報中の１st ＤＳＰ位置（を示す１バイト情報）が、第２バイトには、ＤＳＰ間隔（を示す１．５バイト情報中）の下位１バイトが、第３バイトには、ＤＳＰ数（を示す４ビット情報）及びＤＳＰ間隔（を示す１．５バイト情報中）の上位４ビットからなる１バイトが、それぞれ格納される。
【００７６】
通常、上記のＤＳＰ生成情報は、ＣＰＵバス２９１に接続されたＲＯＭ２９２内に、ＤＳＰ生成情報テーブル２９３として予め格納されている（図１参照）。本実施形態では、このＤＳＰ生成情報テーブル２９３の内容（ＤＳＰ生成情報）を立ち上げ時に上記のアドレス割り当て形態でバッファメモリ１２０のＤＳＰ生成情報領域１２３にロードするようにしている。
【００７７】
コントローラブロック１３は、ホストインタフェース１３１、バッファ制御回路１３２、ディスク制御回路１３３、ＣＰＵインタフェース１３４、ＤＳＰ生成回路（データセクタパルス生成回路）１３５、ディスクＦＩＦＯ１３６、ＥＣＣ回路１３７、及びクロック生成回路１３８を含む。
【００７８】
ホストインタフェース１３１は、所定のインタフェースで規定されたタイミング及びプロトコルに従い、ホスト装置との間のデータ及びコマンドの授受を行う。このホストインタフェース１３１は、バッファメモリ１２０とホスト装置との間のデータ転送における転送速度の違いを吸収するための図示せぬＦＩＦＯ（ホストＦＩＦＯ）を有している。またホストインタフェース１３１は、コマンドの解読を行うコマンドデコーダ、インタフェースタイミングの生成回路（いずれも図示せず）も有している。
【００７９】
バッファ制御回路１３２は、メモリバス１４によりメモリブロック１２内のバッファメモリ１２０と接続されており、当該メモリバス１４を介してバッファクロックＢＦＣＬＫに従うバッファメモリ１２０のアクセスを制御する。このバッファ制御回路１３２の制御により処理されるデータの移動は、実際には、ディスクＦＩＦＯ１３６とバッファメモリ１２０との間、及びホストインタフェース１３１内のホストＦＩＦＯとバッファメモリ１２０との間で行われる。
【００８０】
バッファ制御回路１３２には、サーボブロック１１内のサーボセクタデータレジスタ１１５と接続されるＤＳＰ生成情報ローダ１３２ａが設けられている。ＤＳＰ生成情報ローダ１３２ａは、ＣＰＵ３０から与えられるヘッド２７０が位置するゾーン（の情報）と、サーボセクタデータレジスタ１１５に保持されたサーボセクタデータ、即ちヘッド２７０が位置する当該ゾーン内のサーボセクタを示すサーボセクタ番号（の情報）とから、次のサーボセクタに対応するＤＳＰ生成情報が格納されているバッファメモリ１２０のＤＳＰ生成情報領域１２３内の３バイト領域のアドレス（開始アドレス）を生成して当該メモリブロック１２をリードアクセスし、対応するＤＳＰ生成情報を読み込んでコントローラブロック１３内のＤＳＰ生成回路１３５にロードする。
【００８１】
ディスク制御回路１３３は、リードライト回路２５０、プリアンプ回路２６０を介して行われる磁気ディスク媒体２１０を対象とするリードまたはライトのタイミングを制御する。
【００８２】
ディスク制御回路１３３は、サーボブロック１１内のサーボセクタデータレジスタ１１５と接続されて、当該レジスタ１１５の内容を直接参照できるようになっている。ディスク制御回路１３３は、ＣＰＵ３０の制御によるシーク・位置決めが完了してリードまたはライトが可能となると（具体的には、リード実行フラグまたはライト実行フラグがセットされると）、目標サーボセクタをサーチする動作を行う。これは、サーボセクタデータレジスタ１１５を監視して、当該レジスタ１１５に目標サーボセクタのセクタ番号に一致するサーボセクタ番号が保持されるのを待つという動作となる。
【００８３】
ディスク制御回路１３３は、コントローラブロック１３は、サーボセクタデータレジスタ１１５に目標サーボセクタのセクタ番号に一致するサーボセクタ番号が保持されたことを検出すると、ＤＳＰ生成回路１３５から出力されるＤＳＰの数をカウントし、開始データセクタ位置に対応するＤＳＰの数をカウントすると、リードゲートまたはライトゲートを開く。リードの場合は、リードライト回路２５０内のリードチャネルがデータを再生する。
【００８４】
ＣＰＵインタフェース１３４は、ＣＰＵ３０とコントローラブロック１３との間のデータ授受等を行う。
【００８５】
ＤＳＰ生成回路１３５は、サーボブロック１１内のサーボデコーダ１１２によりサーボセクタが検出される毎に、バッファ制御回路１３２内のＤＳＰ生成情報ローダ１３２ａによりバッファメモリ１２０内のＤＳＰ生成情報領域１２３から読み込まれてロードされる、次のサーボセクタに対応するＤＳＰ生成情報をもとに、当該次のサーボセクタ内に配置される各データセクタの位置に対応したＤＳＰを生成出力する。
【００８６】
ＥＣＣ回路（エラー検出訂正回路）１３７は、ライト時には、バッファ制御回路１３２によりバッファメモリ１２０内のデータ領域１２１から読み出されたライトデータが、ディスクＦＩＦＯ１３６を介してディスク制御回路１３３内のシフトレジスタ（図示せず）に入力されてリードライト回路２５０に出力されるまでの間に、ＥＣＣコード（エラー検出訂正コード）を生成して、当該コードを１データセクタ分のライトデータ（通常５１２バイト）の後ろに付加する。また、このライトデータの前には、同期用のデータ（ＰＬＯ領域）、シンクバイト領域（ＳＹＮＣ領域）のデータ等がディスク制御回路１３３により付加され、連続してリードライト回路２５０に送られる。
【００８７】
これに対してリード時には、ＥＣＣ回路１３７は、磁気ディスク媒体２１０から読み出されてリードライト回路２５０により復号されたリードデータがディスク制御回路１３３内のシフトレジスタにシフト入力されてから、バッファ制御回路１３２の制御のもとで、ディスクＦＩＦＯ１３６を介してバッファメモリ１２０内のデータ領域１２１に転送し終えるまでのデータ移動の間に、ＥＣＣチェックを行う。ＥＣＣ回路１３７は、エラーを検出した場合には訂正可否を判断し、可能であれば、バッファメモリ１２０内のデータ領域１２１のデータを対象とする訂正処理を行う。ＥＣＣ回路１３７は、この訂正処理を、次のデータセクタのデータがバッファメモリ１２０に書き込まれる前に完了させる。
【００８８】
クロック生成回路１３８は、ＣＰＵ３０から与えられる基準のクロックＣＬＫをもとにサーボクロックＳＶＣＬＫを生成出力するサーボＰＬＬ回路１３８ａと、同じく基準クロックＣＬＫをもとにバッファクロックＢＦＣＬＫを生成出力するバッファＰＬＬ回路１３８ｂとの２つの位相ロックループ回路（シンセサイザ）からなる。
【００８９】
以上の構成において、制御回路１０のコントローラブロック１３内のディスク制御回路１３３によるリードまたはライト時の基本的な処理の手順は次の通りである。この処理は、シーケンサ５１２（図５参照）によってファームウェア（ＦＷ）に従って行われる。
【００９０】
まずディスク制御回路１３３（内のシーケンサ５１２）は、立ち上げ時には、動作モード、データセクタ内のデータフィールドの開始バイト数、シンクバイトの定義など、データフォーマットに関する初期設定を予め行う。また、ホスト装置からのコマンドの実行開始時には、エラー訂正を適用するか否か、エラーストップモードなどを表すデータ転送の属性、データ転送を開始するバッファメモリ１２０（内のデータ領域１２１）のアドレス位置、転送長の制御レジスタ（図示せず）への初期設定を行う。
【００９１】
このコマンド実行開始時の初期設定の後、ホスト装置の要求したディスクアクセスの論理アドレス（要求アドレス）からＣＰＵ３０により求められた目標シリンダ（の番号）が目標シリンダレジスタ（図示せず）にセットされ、目標シリンダにシークするためのシーク制御が（サーボブロック１１を利用して）ＣＰＵ３０により行われる。
【００９２】
次にディスク制御回路１３３はディスクＦＩＦＯ１３６を初期化し、バッファ制御回路１３２によるディスクＦＩＦＯ１３６とバッファメモリ１２０との間のデータ転送を起動する。ここでディスク制御回路１３３は、ライトの場合であれば、ディスクＦＩＦＯ１３６に予めデータ（ライトデータ）を準備しておく。バッファ制御回路１３２は、転送できるデータがバッファメモリ１２０内（のデータ領域１２１）にあれば、当該バッファメモリ１２０からディスクＦＩＦＯ１３６へのデータ転送を開始し、データがなければ、ホスト装置からのデータを待つ。またバッファ制御回路１３２は、ディスクＦＩＦＯ１３６が満杯（ＦＵＬＬ）になれば、当該ディスクＦＩＦＯ１３６からデータが送出されるのを待つ。
【００９３】
次にディスク制御回路１３３では、目標シリンダ内でのリードまたはライトの開始対象となる目標サーボセクタのセクタ番号と、当該目標サーボセクタ内でのリードまたはライトの開始対象となる開始データセクタの位置（目標サーボセクタ内の何番目のデータセクタかを示す情報）と、目標シリンダ内でのリードまたはライトの対象データセクタ数が設定される。
【００９４】
ここで、ディスク制御回路１３３における目標サーボセクタのセクタ番号及び開始データセクタ位置の設定について述べる。
【００９５】
通常、ＣＰＵ３０は、ホスト装置の要求アドレス（論理アドレス）を物理アドレスに変換して、ヘッド、シリンダ、データセクタの各アドレスを求める。次に、ＣＰＵ３０は、リードまたはライトを開始すべきデータセクタ（開始データセクタ）が、どのサーボセクタに属するかを計算により求め、更に、そのサーボセクタ内の何番目のデータセクタとなるか（開始データセクタ位置）を計算により求めている。したがって、開始データセクタ位置の設定には時間を要する。従来、この計算は、シーケンシャルアクセス（シーケンシャルシーク）でも、ランダムアクセス（ランダムシーク）でも同じように行われており、ほぼ同じ計算時間を要していた。特に従来は、データセクタ単位でスキューを設定していたために［従来の技術］の欄で述べたようにスキュー処理が複雑となり、１シリンダ分のシークが行われるシーケンシャルアクセス、即ちシーク時間が短いシーケンシャルシークでは、ＣＰＵ３０の計算処理が間に合わなくなる恐れがあった。
【００９６】
そこで本実施形態では、従来のデータセクタ単位のスキュー値設定（図１２参照）とは異なって、図４に示すように、サーボセクタ単位のスキュー値設定を行うようにしている。このスキュー値設定は、隣接するシリンダにシークしてリードまたはライトする場合に、そのリードまたはライトの開始データセクタ位置は、対象となるサーボセクタ内の最初のデータセクタ位置となることを示す。つまり、次のシリンダのサーボセクタの位置を求めれば、開始対象となるデータセクタは、そのサーボセクタ内の最初のデータセクタであるため、計算する必要がないということである。隣接シリンダ間のスキュー値は、各ゾーンに無関係に一定である。図４の例では、シリンダ間のスキュー値は作図の都合で１サーボセクタ分としているが、実際にはそれより多く、例えば５サーボセクタ分である。
【００９７】
シーケンシャルアクセスは、ホスト装置から要求されたリードまたはライトの対象データセクタ数が多く、複数シリンダ（トラック）にまたがるリードまたはライトとなる場合に発生する。この場合、ホスト装置からのディスクアクセス要求は、ＣＰＵ３０により各シリンダ単位の要求に分割され、各シリンダ毎に、そのシリンダが目標シリンダとして設定されて、そのシリンダへのシーク動作が行われる。
【００９８】
最初の目標シリンダへのシーク（ランダムシーク）に際しては、当該目標シリンダ、当該目標シリンダにおける（スキューを考慮しない）目標サーボセクタ並びに当該目標サーボセクタ内の開始データセクタ位置、及びスキュー値が、ホスト装置からの要求アドレスをもとにＣＰＵ３０にて計算される。
【００９９】
これに対し、後続の目標シリンダへのシーク（１シリンダシーク、即ちシーケンシャルシーク）に際しては、当該目標シリンダは現在ヘッド２７０が位置しているシリンダの次のシリンダであり、当該目標シリンダにおける（スキューを考慮しない）目標サーボセクタは、現在ヘッド２７０が位置しているサーボセクタ（１シリンダシーク開始前にヘッド２７０が位置しているサーボセクタ）の次のサーボセクタであり、開始データセクタ位置はサーボセクタ内の最初のデータセクタの位置であり、サーボセクタ単位のスキュー値は固定値（図４の例では１）であることから、ＣＰＵ３０での計算は不要である。
【０１００】
さて、サーボ単位のスキュー値設定を適用すると、スキューを考慮した目標サーボセクタを求める操作が、単にスキューを考慮しない目標サーボセクタ番号（スキューなし目標サーボセクタ番号）にスキュー値を加算するだけで済むため、簡単にハードウェア化可能となる。本実施形態では、このハードウェア回路であるスキュー処理回路１３３ａをディスク制御回路１３３に設けている。なお、スキュー値は、シーケンシャルアクセスにおけるシーク動作（シーケンシャルシーク）の場合には、１シリンダ分のずれ量となるため固定であるが、ランダムアクセスにおけるシーク動作（ランダムシーク）の場合には、そのシークシリンダ数分だけスキュー量が加えられていくために計算が必要となる。しかし、ランダムシークではシーク時間も長いため、計算が間に合わなくなる恐れはない。
【０１０１】
図５は、ディスク制御回路１３３内の主要部の構成を、当該ディスク制御回路１３３内のスキュー処理回路１３３ａの内部構成と共に示す。
【０１０２】
スキュー処理回路１３３ａは、レジスタ５０１，５０２及び加算器５０３から構成される。
【０１０３】
レジスタ（第１の目標サーボセクタ番号レジスタ）５０１には、ホスト装置の要求アドレスからＣＰＵ３０により求められた、目標シリンダにおけるスキューなし目標サーボセクタのセクタ番号（第１の目標サーボセクタ番号）が当該ＣＰＵ３０によってセットされる。なお、シーケンシャルシーク（隣接シリンダへのシーク）が行われる場合には、シーク直前のサーボセクタの次のサーボセクタがスキューなし目標サーボセクタ番号となり、ＣＰＵ３０での計算は行われない。
【０１０４】
レジスタ（スキュー値レジスタ）５０２には、スキュー値がＣＰＵ３０によってセットされる。このスキュー値は、シーケンシャルアクセスの場合には、一定値（図４の例では１サーボセクタ分、即ち１）である。このとき、スキューを考慮した目標サーボセクタにおいて最初にリードまたはライトすべきデータセクタ（開始データセクタ）の位置（目標サーボセクタ内の何番目のデータセクタかを示す情報）がＣＰＵ３０によってレジスタ（開始データセレクタ位置レジスタ）５０９にセットされる。このレジスタ５０９にセットされる値は、シーケンシャルアクセスの場合には、目標サーボセクタ内の最初のデータセクタを示す１（固定値）であり、ＣＰＵ３０での計算は不要である。
【０１０５】
以上のレジスタ５０１，５０２，５０９へのセット動作は、ＣＰＵ３０により例えば目標シリンダ位置へのシーク開始時に行われる。
【０１０６】
加算器５０３はレジスタ５０１，５０２の設定値を加算する。この加算器５０３の加算結果は、スキューを考慮した、実際のアクセス対象サーボセクタ（目標サーボセクタ）のセクタ番号として、レジスタ（第２の目標サーボセクタ番号レジスタ）５０４にセットされる。したがって、図３において、セクタ番号がＮのサーボセクタ（サーボセクタ“Ｎ”）がスキューなしの目標サーボセクタであった場合には、レジスタ５０４にはサーボセクタ“Ｎ＋１”を示すセクタ番号Ｎ＋１がセットされることになる。
【０１０７】
レジスタ５０４の出力は、比較器５０５の一方の入力に接続されている。この比較器５０５の他方の入力には、図１中のサーボブロック１１内に設けられているサーボセクタデータレジスタ１１５の出力が接続されている。比較器５０５は、ＣＰＵ３０の制御によるシーク・位置決めが完了してリードまたはライトが可能となると（具体的には、リード実行フラグまたはライト実行フラグがセットされると）比較可能状態となり、レジスタ５０４の値、即ち（スキューを考慮した）目標サーボセクタのセクタ番号と、シーク動作に応じて変化するレジスタ１１５の値、即ちサーボデコーダ１１２によって検出された、現在ヘッド２７０が位置しているサーボセクタ２１３のセクタ番号とを比較する。そして比較器５０５は、レジスタ１１５の値がレジスタ５０４の値に一致するようになると、サーボセクタ一致検出信号５０６を出力する。
【０１０８】
比較器５０５からサーボセクタ一致検出信号５０６が出力されるとフリップフロップ（Ｆ／Ｆ）５０７がセットされ、目標サーボセクタが検出されたことが示される。
【０１０９】
すると、ＤＳＰカウンタ５０８が起動され、ＤＳＰ生成回路１３５から出力されるＤＳＰの数のカウントを開始する。このＤＳＰ生成回路１３５は、ヘッド２７０が位置しているサーボセクタ２１３におけるサーボマークＭＫの位置（サーボマーク検出信号ＳＶＧＴＤのタイミング）を基準に、当該サーボセクタ２１３内に配置されている各データセクタの位置に対応したタイミングでＤＳＰ（データセクタパルス）を出力するものであり、その構成並びに動作の詳細については後述する。
【０１１０】
比較器５１０は、レジスタ５０９の設定値（開始データセクタが目標サーボセクタ内の何番目のデータセクタであるかを示す値）とＤＳＰカウンタ５０８のカウント値とを比較しており、ＤＳＰカウンタ５０８がレジスタ５０９の設定値に一致する数のＤＳＰをカウントすると、開始データセクタが検出されたことを示すデータセクタ一致検出信号５１１をシーケンサ５１２に出力する。するとシーケンサ５１２は、リードの場合であればリードゲート（ＲＧ）を、ライトの場合であればライトゲート（ＷＧ）を開く。これによりディスクリードまたはディスクライト動作が開始される。
【０１１１】
このとき、ＤＳＰ生成回路１３５からのＤＳＰの数をカウントする動作がＤＳＰカウンタ５０８と同様のカウンタ（図示せず）で開始される。そして、ＣＰＵ３０により指定されたリードまたはライトの対象データセクタ数分のＤＳＰがカウントされると、即ちリードまたはライトの対象データセクタ数分のリードまたはライト動作が行われると、シーケンサ５１２によりリードゲート（ＲＧ）またはライトゲート（ＷＧ）が閉じられ、リードまたはライト動作が停止する。
【０１１２】
ここで、ディスクデータのリードまたはライトにおけるデータ転送は、シーケンサ５１２の制御のもとでバッファ制御回路１３２と協同して行われる。その際の具体的動作は、本発明に直接関係しないため説明を省略する。
【０１１３】
図６に、ＤＳＰ生成回路１３５とその周辺の回路とのＤＳＰ生成に関する接続関係を示す。この図６では、ＣＰＵ３０が目標シリンダ位置にシーク・位置決めを行った後に、制御回路１０（内のコントローラブロック１３）に対してセクタリング開始をゾーン番号と共に指定するだけで、制御回路１０内で自動的にＤＳＰが生成される様子が示されている。
【０１１４】
ＣＰＵ３０は目標シリンダ位置にシーク・位置決めを行うと、制御回路１０内のコントローラブロック１３にセクタリング開始をゾーン番号と共に指定する。するとバッファ制御回路１３２内のＤＳＰ生成情報ローダ１３２ａが起動される。
【０１１５】
ＤＳＰ生成情報ローダ１３２ａは、サーボブロック１１内のサーボデコーダ１１２によりヘッド２７０が位置するサーボセクタが検出されて、そのセクタ番号がサーボセクタデータレジスタ１１５に保持される毎に、当該レジスタ１１５に保持されたセクタ番号（サーボセクタ番号）とＣＰＵ３０から指定されたゾーン番号で決まるバッファメモリ１２０のＤＳＰ生成情報領域１２３内の３バイト領域から、次のサーボセクタに対応したＤＳＰ生成情報を読み込んでＤＳＰ生成回路１３５にロードする。
【０１１６】
するとＤＳＰ生成回路１３５は、ＤＳＰ生成情報ローダ１３２ａによりロードされたＤＳＰ生成情報の示すタイミングで、サーボセクタデータレジスタ１１５に保持されたセクタ番号の示すサーボセクタの次のサーボセクタ内に配置される各データセクタの位置に対応したＤＳＰを生成出力する。
【０１１７】
この制御回路１０におけるＤＳＰ生成に関する各部の構成の詳細を図７に示す。
【０１１８】
図７において、（リードライト回路２５０からの）パルス化されたリードデータからサーボデコーダ１１２によりサーボマーク検出信号ＳＶＧＴＤに応じてサーボセクタ番号（サーボセクタデータ）が検出される毎に、そのサーボセクタ番号はサーボセクタデータレジスタ１１５にセットされる。サーボセクタデータレジスタ１１５にセットされたサーボセクタ番号は、ＣＰＵ３０により指定されたゾーン番号と共にバッファ制御回路１３２内のＤＳＰ生成情報ローダ１３２ａに導かれる。
【０１１９】
ＤＳＰ生成情報ローダ１３２ａは、アドレス変換回路１３２ｂ及びロード回路１３２ｃから構成される。
【０１２０】
アドレス変換回路１３２ｂは、ゾーン番号とサーボセクタデータレジスタ１１５にセットされているサーボセクタ番号から、次のサーボセクタに対応したＤＳＰ生成情報が格納されているバッファメモリ１２０内のＤＳＰ生成情報領域１２３における３バイト領域のアドレスを生成する。
【０１２１】
ＤＳＰ生成情報ローダ１３２ａは、このアドレスによりバッファメモリ１２０をリードアクセスして、そのアドレスから始まる３番地分の領域（３バイト領域）のデータ（ＤＳＰ情報）を順次読み込む。ここで、３番地分の領域の第１バイトには１st ＤＳＰ位置を示す１バイト情報が、第２バイトにはＤＳＰ間隔を示す１．５バイト（１２ビット）情報の下位１バイト（８ビット）が、そして第３バイトにはＤＳＰ数を示す４ビット情報及びＤＳＰ間隔を示す１．５バイト情報の上位４ビット（０．５バイト）からなる１バイト情報が格納されている。
【０１２２】
ロード回路１３２ｃは、上記３番地分の領域から最初に読み込まれた１バイト情報（１st ＤＳＰ位置を示す１バイト情報）をＤＳＰ生成回路１３５内のレジスタ（１st ＤＳＰ位置レジスタ）７０１に、次に読み込まれた１バイト情報（１st ＤＳＰ位置を示す１．５バイト情報の下位１バイト）及び最後に読み込まれた１バイト情報中の下位４ビット（ＤＳＰ間隔を示す１．５バイト情報の上位４ビット）からなる１．５バイトをレジスタ（ＤＳＰ間隔レジスタ）７０２に、そして最後に読み込まれた１バイト情報中の上位４ビット（ＤＳＰ数を示す４ビット情報）をレジスタ（ＤＳＰ数レジスタ）７０３に、順次ロードする。
【０１２３】
まず、ＤＳＰ生成回路１３５に設けられているＤＳＰ生成用のカウンタ７０５及び生成ＤＳＰ数計数用のカウンタ７０６は、サーボブロック１１内のサーボマーク検出回路２８１からのサーボマーク検出信号ＳＶＧＴＤのタイミングでクリアされる。このとき、ＤＳＰ生成回路１３５内のロード回路７０４は、上記サーボマーク検出信号ＳＶＧＴＤのタイミングで、レジスタ７０１の内容（１st ＤＳＰ位置）をカウンタ７０５に、レジスタ７０３の内容（ＤＳＰ数）をカウンタ７０６に、それぞれロード（プリセット）する。このサーボマーク検出信号ＳＶＧＴＤのタイミングは、現在サーボセクタデータレジスタ１１５にセットされているサーボセクタ番号の示すサーボセクタの次のサーボセクタ（内のサーボ領域２１１のセクタデータ領域２１１ｂに記録されているサーボマークＭＫ）の位置に対応する。
【０１２４】
カウンタ７０５は、（クロック生成回路１３８内のサーボＰＬＬ回路１３８ａからの）サーボクロックＳＶＣＬＫに応じてカウント動作（ここではダウンカウント動作）を行い、レジスタ７０１の示す値（１st ＤＳＰ位置）をカウントするとボロー信号を出力する。このボロー信号はＤＳＰとして用いられる。この場合のＤＳＰの出力タイミングは、現在サーボセクタデータレジスタ１１５にセットされているサーボセクタ番号の示すサーボセクタの次のサーボセクタ内の最初のデータセクタの位置に一致する。このカウンタ７０５からのＤＳＰ（ボロー信号）は、カウンタ７０６のクロック及びロード回路７０４に対するＤＳＰ間隔ロード要求信号として用いられる。
【０１２５】
そこでロード回路７０４は、カウンタ７０５からＤＳＰが出力される毎に、レジスタ７０２の内容（ＤＳＰ間隔）を当該カウンタ７０５にロードする。これによりカウンタ７０５はダウンカウント動作を再開し、今度はレジスタ７０２の示す値（ＤＳＰ間隔）をカウントするとＤＳＰを出力する。
【０１２６】
このようにしてカウンタ７０５では、サーボマーク検出信号ＳＶＧＴＤに応じてクリアされてから最初のＤＳＰが出力された後は、ＤＳＰ間隔をカウントする毎にＤＳＰを出力する動作が繰り返される。このＤＳＰが繰り返し出力されるタイミングは、現在サーボセクタデータレジスタ１１５にセットされているサーボセクタ番号の示すサーボセクタの次のサーボセクタ内の２番目以降の各データセクタの位置に一致する。
【０１２７】
一方、カウンタ７０６はカウンタ７０５から出力されるＤＳＰの数をカウントする。そしてカウンタ７０６は、レジスタ７０３の示す値（ＤＳＰ数）をカウントするとボロー信号を出力する。カウンタ７０５はこの信号によりクリアされ、これによりＤＳＰ生成回路１３５でのＤＳＰ生成動作は停止する。このＤＳＰ生成動作が再開されるのは、次のサーボセクタ（のサーボ領域２１１）からサーボマーク検出回路１１２によりサーボマークＭＫが検出された際である。
【０１２８】
このように本実施形態においては、サーボブロック１１内のサーボマーク検出回路１１１からサーボマーク検出信号ＳＶＧＴＤが出力される毎に、即ちサーボセクタが検出される毎に、そのサーボセクタ内に配置される各データセクタの位置に対応したタイミングでＤＳＰがＤＳＰ生成回路１３５から出力される動作が、ＣＰＵ３０によるサーボセクタ単位のＤＳＰ生成情報読み込みと、そのＤＳＰ生成情報の設定動作を必要とすることなく、自動的に行われる。
【０１２９】
以上に述べた図１の構成の磁気ディスク装置における全体の動作を説明する。
【０１３０】
まず、ヘッド２７０で磁気ディスク媒体２１０上のサーボ領域２１１のデータ（サーボデータ）が読み取られたものとする。ヘッド２７０で読み取られたサーボデータ（リードデータ）はプリアンプ回路２６０で増幅され、更にリードライト回路２５０でＡＧＣアンプによりー定の電圧に増幅された後、パルス化回路２５１でパルス化されて、制御回路１０内のサーボブロック１１に送られる。
【０１３１】
サーボブロック１１内のサーボマーク検出回路１１１は、リードライト回路２５０内のパルス化回路２５１の出力（パルス化リードデータ）から、サーボ領域２１１内のセクタデータ領域２１１ｂ中に記録されているサーボマークＭＫを検出し、対応する検出信号（サーボマーク検出信号）ＳＶＧＴＤを出力する。
【０１３２】
サーボブロック１１内のサーボデコーダ１１２は、サーボマーク検出回路１１１からのサーボマーク検出信号ＳＶＧＴＤを基準に、サーボマークＭＫに続くセクタデータ（サーボセクタデータ）及びシリンダデータを取り込むためのタイミング信号であるサンプルウィンドウを生成し、上記パルス化リードデータの中から、このサンプルウィンドウ内のデータをを切り出して、サーボセクタデータ（サーボセクタ番号）及びシリンダデータ（シリンダ番号）を抽出する。ここで抽出されたサーボセクタデータはそのままサーボセクタデータレジスタ１１５にセットされ、シリンダデータはグレイコードに変換されてシリンダデータレジスタ１１６にセットされる。このサーボブロック１１内の両レジスタ１１５，１１６の内容（サーボセクタデータ及びシリンダデータ）はＣＰＵ３０によりＣＰＵバス２９１を介して読み込まれる。
【０１３３】
一方、サーボブロック１１内のサーボカウンタ１１３は、上記サーボマーク検出信号ＳＶＧＴＤによりクリアされ、サーボＰＬＬ回路１３８ａからの基準クロック（サーボクロック）ＳＶＣＬＫでカウントを行う。バーストデコーダ１１４は、サーボカウンタ１１３のカウント値をデコードすることで、サーボ領域２１１内のバースト領域２１１ｄに記録されている各バースト信号Ａ〜Ｄのピークホールドのタイミング信号（バーストタイミング信号）を生成し、リードライト回路２５０に出力する。
【０１３４】
リード／ライト回路２５０は、リードライト回路２５０でＡＧＣアンプによりー定の電圧に増幅されたリードデータに含まれているバースト信号Ａ〜Ｄの振幅を、バーストデコーダ１１４からのバーストタイミング信号でピークホールドすることで、当該バースト信号Ａ，Ｂ，Ｃ，Ｄを抽出する。このバースト信号Ａ，Ｂ，Ｃ，Ｄは例えばＣＰＵ３０のＡ／Ｄコンバータ３１（ＣＰＵ３０から独立に設けられていても構わない）によりディジタル量に変換され、バーストデータＢＳＴＡ，ＢＳＴＢ，ＢＳＴＣ，ＢＳＴＤとして当該ＣＰＵ３０に取り込まれる。
【０１３５】
ＣＰＵ３０は、サーボブロック１１内のシリンダデータレジスタ１１６から読み込んだシリンダデータの示すシリンダ、即ち現在ヘッド２７０が位置しているシリンダから目標シリンダまでの移動距離を計算すると共に、ヘッド２７０の移動速度を計算し、当該移動速度と上記移動距離から求められる目標速度との差分をもとに、（ヘッド２７０を磁気ディスク媒体２１０の半径方向に目標シリンダまで移動するのに必要な駆動力を与える）ボイスコイルモータ（ＶＣＭ）に流す電流（ＶＣＭ電流）を決める。そしてＣＰＵ３０は、そのＶＣＭ電流に比例した電圧をシリアルポートを介して（ボイスコイルモータを駆動する）ＶＣＭドライバ（図示せず）に与える。
【０１３６】
このようにＣＰＵ３０は、目標速度と移動速度との差がゼロになるように、ボイスコイルモータを駆動制御するフィードバック制御を実行することで、ヘッド２７０を目標シリンダに位置決めする。
【０１３７】
以上の動作（シーク動作）が完了すると、ＣＰＵ３０は位置決め動作に入る。即ちＣＰＵ３０は、バーストデータＢＳＴΑ，ＢＳＴΒ，ＢＳＴＣ，ＢＳＴＤを取り込んで、そのバーストデータＢＳＴΑ，ＢＳＴΒの組、またはバーストデータＢＳＴＣ，ＢＳＴＤの組をもとに、ヘッド２７０の目標シリンダ（トラック）の中心からの位置誤差（ヘッド２７０が独立のリード専用ヘッドとライト専用ヘッドからなる複合型ヘッドの場合で、且つライトのための位置決め動作の場合には、リード専用ヘッドとライト専用ヘッドとの間隔を考慮した位置誤差となる）を計算し、その位置誤差がゼロになるようにボイスコイルモータを駆動制御するフィードバック制御を実行する。
【０１３８】
このようにして、ヘッド２７０が目標シリンダにシーク・位置決めされると、サーボブロック１１内のコントローラブロック１３によるリードまたはライト動作、即ち目標シリンダ上のリードまたはライト対象となる先頭のデータセクタ（開始データセクタ）から始まる、指定数のデータセクタを対象とするリードまたはライト動作が可能となる。ここで、開始データセクタ位置の検出動作の具体例を、ライトの場合のランダムアクセスを例に、図８のタイミングチャートを参照して説明する。
【０１３９】
今、ディスク制御回路１３３内のレジスタ（目標サーボセクタレジスタ）５０４には、（サーボセクタ“Ｎ”を示す）サーボセクタ番号Ｎがセットされ、レジスタ（開始データセクタ位置レジスタ）５０９には、開始データセクタ位置として、目標サーボセクタ内の２番目のデータセクタであることを示す２がセットされているものとする。ここで、目標サーボセクタは、サーボセクタ“Ｎ”であることから、そのサーボセクタ“Ｎ”内の２番目のデータセクタ、即ち開始データセクタは、図８から明らかなようにデータセクタ“Ｌ”である。ここで、レジスタ５０９の値（開始データセクタ位置）２は、ＣＰＵ３０の計算により求められてセットされたものであり、レジスタ５０４の値Ｌは、スキュー処理回路１３３ａのスキュー処理によりセットされたものである。前記したように、シーケンシャルアクセスの場合には、レジスタ５０９の設定値は１（固定値）となり、レジスタ５０４の示す目標サーボセクタ内の最初のデータセクタ位置が示される。
【０１４０】
ディスク制御回路１３３内の比較器５０５は、サーボデコーダ１１２によりサーボセクタ（内のサーボ領域）単位でサーボマーク検出信号ＳＶＧＴＤのタイミングで更新されるサーボセクタデータレジスタ１１５の値（サーボデコーダ１１２により検出されたサーボセクタ２１３のセクタ番号）、即ち現在ヘッド２７０が位置しているサーボセクタ２１３のサーボセクタ番号を、レジスタ５０４にセットされている目標サーボセクタのサーボセクタ番号Ｎと比較する。
【０１４１】
比較器５０５は、サーボデコーダ１１２によりサーボセクタ“Ｎ”が検出され、その結果サーボセクタデータレジスタ１１５にサーボセクタ番号Ｎがセットされると、サーボセクタ一致検出信号５０６を出力する。この信号５０６は、開始データセクタ“Ｌ”が存在する目標サーボセクタ“Ｎ”にヘッド２７０が位置していることを示す。
【０１４２】
比較器５０５からサーボセクタ一致検出信号５０６が出力されると、フリップフロップ５０７がセットして、ＤＳＰカウンタ５０８がカウント可能状態となる。これによりＤＳＰカウンタ５０８は、ＤＳＰ生成回路１３５から各サーボセクタ２１３毎に、そのサーボセクタ２１３内の各データセクタ位置のタイミングで出力されるＤＳＰの数をカウントする動作を開始する。
【０１４３】
比較器５１０は、このＤＳＰカウンタ５０８のカウント値を、レジスタ５０９の値（開始データセクタ位置）２と比較する。そして比較器５１０は、目標サーボセクタ“Ｎ”内の２番目のデータセクタ位置（＝開始データセクタ位置）に対応したＤＳＰがＤＳＰ生成回路１３５から出力され、その結果ＤＳＰカウンタ５０８のカウント値が２となると、データセクタ一致検出信号５１１を出力する。
【０１４４】
するとシーケンサ５１２は、ライトゲートＷＧ（リードの場合であればリードゲートＲＧ）を開く。この状態でシーケンサ５１２は、バッファ制御回路１３２を介してバッファメモリ１２０内のデータ領域１２１からデータを読み出し、ＥＣＣ回路１３７にて生成されるエラー検出訂正コードを付加してリードライト回路２５０に転送する。
【０１４５】
【発明の効果】
以上詳述したように本発明によれば、サーボブロック、コントローラブロック及びメモリブロックを同一チップ上に集積化すると共に、サーボブロック内で抽出されたサーボセクタのセクタ番号がコントローラブロックから直接参照可能な構成としたことにより、処理の高速化とパフォーマンスの向上を図ることができる。
【０１４６】
また、本発明によれば、メモリブロック内のバッファメモリに確保した特定領域（ＤＳＰ生成情報領域）から、サーボブロック内で抽出されたサーボセクタ番号の示すサーボセクタに対応するＤＳＰ生成情報をＣＰＵの介在なしに読み込んでＤＳＰ生成回路に自動設定できる。
【０１４７】
また、本発明によれば、サーボセクタ単位のスキュー値設定を行うことでスキュー処理のハードウェア化が図れ、シーケンシャルアクセスにおけるシリンダ間のスキュー処理がＣＰＵでの特別の計算を必要とすることなく簡単に且つ高速に行える。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る磁気ディスク装置の全体構成を示すブロック図。
【図２】図１中の制御回路１０の構成を示すブロック図。
【図３】図１中のバッファメモリ１２０のＤＳＰ生成情報領域１２３における各ゾーンと各サーボセクタの組み合わせ毎のＤＳＰ生成情報格納先アドレスの割り当て例を示す図。
【図４】同実施形態におけるサーボセクタ単位のスキュー値設定を説明するための図。
【図５】図２中のディスク制御回路１３３内の主要部の構成を、当該ディスク制御回路１３３内のスキュー処理回路１３３ａの内部構成と共に示す図。
【図６】図２中のＤＳＰ生成回路１３５とその周辺の回路とのＤＳＰ生成に関する接続関係を示す図。
【図７】ＤＳＰ生成に関する各部の詳細構成を示す図。
【図８】同実施形態における開始データセクタ位置の検出動作の具体例を説明するためのタイミングチャート。
【図９】従来の磁気ディスク装置の構成を示すブロック図。
【図１０】磁気ディスク媒体の代表的なフォーマットの概念図。
【図１１】サーボ領域及びデータセクタの代表的なフォーマットの概念図。
【図１２】従来のトラック内データセクタ配置においてスキューを考慮した目標サーボセクタ及び開始データセクタの決定方式を説明するための図。
【図１３】従来の磁気ディスク装置におけるＤＳＰ生成回路へのＣＰＵからの情報設定動作と、当該ＤＳＰ生成回路によるＤＳＰ生成動作を説明するための図。
【符号の説明】
１０…制御回路（磁気ディスク装置用制御回路素子）
１１…サーボブロック
１２…メモリブロック
１３…コントローラブロック
１４…メモリバス
３０…ＣＰＵ
１１１…サーボマーク検出回路
１１２…サーボデコーダ
１１５…サーボセクタデータレジスタ
１２０…バッファメモリ
１２１…データ領域
１２２…ディフェクト情報領域
１２３…ＤＳＰ生成情報領域
１３２…バッファ制御回路
１３２ａ…ＤＳＰ生成情報ローダ
１３２ｂ…アドレス変換回路
１３２ｃ…ロード回路
１３３…ディスク制御回路
１３３ａ…スキュー処理回路
１３５…ＤＳＰ（データセクタパルス）生成回路
２１０…磁気ディスク媒体
５０１…第１の目標サーボセクタ番号レジスタ
５０２…スキュー値レジスタ
５０３…加算器
５０４…第２の目標サーボセクタ番号レジスタ
５０５，５１０…比較器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magnetic disk apparatus that seeks and positions a head at a target position of a disk medium based on servo data recorded on the magnetic disk medium, and in particular, a servo block, a controller block, and a memory block are integrated on the same chip. The present invention relates to a magnetic disk device control circuit element and a magnetic disk device including the control circuit element.
[0002]
[Prior art]
Conventionally, a magnetic disk device (hard disk device) is generally configured as shown in FIG. In the configuration of FIG. 9, the flow of data between the host device (for example, the personal computer main body) and the magnetic disk medium 210 is as follows when data from the host device is written as an example.
[0003]
First, data (write data) sent from the host device through the interface signal line 220 is received by the host interface 231 in the hard disk controller (HDC) 230 and then controlled by the buffer control circuit (buffer manager circuit) 232, for example. The data is temporarily stored in an external buffer memory 240 constituted by a RAM via a memory bus 241.
[0004]
In this state, when preparation for writing to the magnetic disk medium 210 is completed, the data stored in the buffer memory 240 is sent to the disk control circuit 233 under the control of the buffer control circuit 232, and data for synchronization (PLO) Area), sync byte area (SYNC area) data, and error detection / correction data are added to the read / write circuit (read / write IC) 250.
[0005]
In the read / write circuit 250, first, an operation is added to the data sent from the HDC 230 (internal disk control circuit 233) by a predetermined generator polynomial. Next, this data is modulated by an encoding circuit and sent to a preamplifier circuit 260 (generally called a head IC). The preamplifier circuit 260 converts this data into a write current and sends it to the head 270 to write to the magnetic disk medium 210. Processing for seeking and positioning the head 270 at the target position will be described later.
[0006]
Next, in the magnetic disk device of FIG. 9, the data flow during signal reproduction for reading data from the magnetic disk medium 210 and transferring it to the host device is as follows.
[0007]
First, a signal (read data) read from the medium 210 by the head 270 that has been sought and positioned on the target cylinder of the magnetic disk medium 210 is amplified by the preamplifier circuit 260 and sent to the read / write circuit 250. This amplified signal is amplified to a constant voltage in the read / write circuit 250 by an AGC (automatic gain control) amplifier. The signal amplified by the AGC amplifier is equalized in the read / write circuit 250 by an equalizer in accordance with the channel characteristics, A / D (analog / digital) converted, and then Viterbi decoded. This decoded signal is subjected to, for example, inverse conversion of 8/9 code and becomes NRZ data.
[0008]
The read / write circuit 250 sends this NRZ data (read data) to the disk control circuit 233 in the HDC 230. In the disk control circuit 233, the ECC (error detection and correction) circuit checks whether or not there is an error in the data from the read / write circuit 250 and stores it in the buffer memory 240 under the control of the buffer control circuit 232. When the read data in the buffer memory 240 is ready for transfer to the host device, the read data is transferred to the host device via the memory bus 241, the buffer control circuit 232, and the host interface 231.
[0009]
FIG. 10 shows an example of the disk format of the magnetic disk medium 210. The example of FIG. 10 is a case where a so-called sector servo system (embedded servo system) and CDR (Constant Density Recording) system are applied. On the recording surface of the magnetic disk medium 210, a radial pattern extends from the center to each track. In addition, a plurality of servo areas 211 are arranged at regular intervals (a servo sector format). Servo data used for head positioning and the like is recorded (embedded) in the servo area 211.
[0010]
Between the servo areas 211 is a user area (data area) 212 in which at least one (generally plural) data sector (physical sector, real sector) is arranged. An area composed of the servo area 211 and the user area 212 adjacent to the servo area 211 is called a servo sector 213. In the figure, for the sake of drawing, the number of servo sectors 213 (that is, the number of servo areas 211) is 8, but in practice, it is generally more (for example, 50).
[0011]
Further, in the magnetic disk medium 210 of FIG. 10, in order to increase the disk format efficiency by effectively using the outer peripheral area on the medium 210 in which the physical circumference of the track (cylinder) becomes longer, The recording surface of the medium 210 is divided into a plurality of zones “0” (Z0) to “m” (Zm) in the radial direction, and the number of data sectors per cylinder (track) is different for each zone (the outer zone). The configuration is such that the data transfer speed (transfer rate) is different (the cylinder in the outer peripheral zone is faster) (CDR method). Here, the data transfer rate of each cylinder in one zone is equal.
[0012]
As shown in FIG. 11A, the servo area 211 includes an AGC stabilization area (amplitude AGC area) 211a in which data having a constant frequency is recorded in order to stabilize the amplitude of the signal. Sector data area 211b in which the servo detection pattern (servo mark MK) and sector data indicating the sector number (servo sector number) unique to the servo area 211 (servo sector 213) are recorded, and cylinder data ( Cylinder data area 211c in which the cylinder code) is recorded, and a burst area 211d in which burst data for detecting the head position in the cylinder indicated by the cylinder data is recorded. The burst data recorded in the burst area 211d is composed of, for example, four burst signals A, B, C, and D. One of the combination of burst signals A and B and the combination of burst signals C and D is selectively selected. 9 is used for positioning control of the head 270 in FIG.
[0013]
As shown in FIG. 11B, the data sector arranged in the user area 212 includes an area (GAP area) 212a for absorbing rotational fluctuation, circuit delay, etc., a frequency pull-in area (PLO area) 212b, It is obtained by performing a constant generator polynomial operation on the data in the area (SYNC area) 212c indicating the start of the data area, the data (DATA area) 212d in which data (for example, 512-byte data) is recorded, and the DATA area 212d. Error detection and correction information (ECC information) is recorded (ECC area) 212e.
[0014]
In the magnetic disk medium 210 of the sector servo system + CDR system format as in the example of FIG. 10, the data sector is arranged regardless of the servo area 211 set on the track. The state divided by 211 occurs. This state is called a state in which data (data sector) is split (data split state), and is a phenomenon peculiar to the sector servo system + CDR system.
[0015]
Here, seek / positioning control based on servo data in the magnetic disk apparatus of FIG. 9 will be described.
[0016]
First, it is assumed that data (servo data) in the servo area 211 is read by the head 270. Servo data (read data) read by the head 270 is amplified by the preamplifier circuit 260, further amplified to a constant voltage by the AGC amplifier by the read / write circuit 250, and then pulsed by the pulse circuit 251.
[0017]
The servo mark detection circuit 281 in the servo control circuit 280 detects the servo mark MK recorded in the servo area 211 from the output (pulsed read data) of the pulse circuit 251 in the read / write circuit 250, and servo A mark detection signal SVGTD is output.
[0018]
The servo decoder 282 in the servo control circuit 280 generates a sample window which is a timing signal for taking in sector data (servo sector data) and cylinder data following the servo mark MK with reference to the servo mark detection signal SVGTD, Of the pulsed read data, the data in this sample window is taken into a shift register (not shown). The servo sector data fetched into the shift register is set in the servo sector data register as it is, and the cylinder data is converted into a Gray code and set in a cylinder data register (none of which is shown). The contents of both registers in the servo control circuit 280 are stored in the CPU 290 by the CPU 290 (in charge of the spindle motor start control, servo seek control, positioning control, data flow control, etc., according to the control program stored in the ROM 292). It is read via the bus 291.
[0019]
On the other hand, the servo counter (main counter) 283 in the servo control circuit 280 is cleared by the servo mark detection signal SVGTD and counts with the reference clock (servo clock). The burst decoder 284 generates a peak hold timing signal (burst timing signal) of each burst signal A to D recorded in the burst area 211d in the servo area 211 by decoding the count value of the servo counter 283. To the read / write circuit 250.
[0020]
The read / write circuit 250 holds the amplitude of the burst signals A to D included in the read data amplified to a constant voltage with the burst timing signal from the burst decoder 284, so that the burst signals A to D are read. D is extracted. The burst signals A to D are converted into digital quantities by the A / D converter of the CPU 290 and taken into the CPU 290 as burst data BSTA to BSTD.
[0021]
Based on the distance between the cylinder position (current head position) indicated by the cylinder data read from the cylinder data register in the servo control circuit 280 and the target cylinder, the CPU 290 moves the head 270 in the radial direction of the magnetic disk medium 210. The current (VCM current) that flows through the voice coil motor (VCM) that gives the driving force necessary to move to the target cylinder is determined. Then, the CPU 290 gives a voltage proportional to the VCM current to a driver for driving the voice coil motor (VCM driver). By repeating this control, the CPU 290 positions the head 270 on the target cylinder.
[0022]
When the above operation (seek operation) is completed, the CPU 290 enters a positioning operation. That is, the CPU 290 takes in the burst data BSTΑ to BSTD, and calculates a position error from the center of the target cylinder (track) of the head 270 based on the set of burst data BSTΑ and BST または or the set of burst data BSTC and BSTD. Then, feedback control is performed to drive and control the voice coil motor so that the position error becomes zero.
[0023]
In this way, when the head 270 is sought and positioned in the target cylinder, the designated number starts from the data sector (start data sector) that is the start target of the read or write operation by the HDC 230, that is, the read or write on the target cylinder. It is possible to perform a read or write operation on the data sector.
[0024]
Here, the detection operation of the start data sector will be described by taking writing as an example.
[0025]
Assume that the sector number of the start data sector is L. In this case, in the disk control circuit 233 in the HDC 230, the start data sector (data sector “L”) whose data sector number is L is the number of which data sector of which servo sector 213 (this is called the target servo sector). Information (start data sector position) is set. This information is obtained by calculation by the CPU 290 and is set by the CPU 290 via the CPU bus 291. Here, it is assumed that the sector number of the target servo sector is N.
[0026]
The disk control circuit 263 searches for the servo sector 213 (servo sector “N”) where the start data sector “L” exists. In this process, the sector data detected by the servo decoder 282 in the servo control circuit 280 and set in the servo sector data register, that is, the servo sector number, is received from the CPU 290 via the CPU interface 234 and set first. This is done by comparing the servo sector number N of the target servo sector “N” with a comparison circuit.
[0027]
For example, if the start data sector “L” is the second data sector in the servo sector “N”, the disk control circuit 233 first searches for the servo sector “N” and then the data sector pulse generation circuit (DSP). Generation circuit) 235 starts counting the number of data sector pulses (DSP) output at the start timing of the data sector, and when the second DSP is counted, the write gate (read in the case of reading) Open the gate. In this state, the disk control circuit 233 reads data from the buffer memory 240 via the buffer control circuit 232, adds an error detection correction code by the ECC circuit, and transfers it to the read / write circuit 250.
[0028]
Here, determination of the target servo sector and the start data sector will be described with reference to FIG.
[0029]
First, the number of each data sector on each track (cylinder) of the magnetic disk medium 210 is determined from the first data sector in the servo sector 213 (servo sector “0”) whose servo sector number is 0 for ease of management. In general, they are assigned as 1, 2, 3,. In this case, after accessing the last data sector of a certain cylinder “M” by sequential access and then attempting to access the data sector of number 1 of the next cylinder “M + 1”, if the seek operation for that one cylinder is maximum p If a time corresponding to the data sector is required, when the seek is completed, the head 270 moves to a position shifted by the maximum p data sectors from the number 1 data sector of the cylinder “M + 1”, so that a rotation wait occurs. The value of p varies from zone to zone.
[0030]
Therefore, conventionally, in order to reduce this waiting time for rotation, in the cylinder adjacent to the cylinder “M”, for example, the cylinder “M + 1”, for example, the cylinder “M + 1” immediately after shifting from the last data sector of the cylinder “M” by p data sectors. The data sector No. 1 is handled as the data sector of number 1, that is, the start data sector of the cylinder “M + 1”. This deviation is called skew (cylinder skew). FIG. 12 shows an example of cylinder skew when the position of the start data sector is shifted by 4 data sectors (when p = 4) (actually a larger value), that is, when the position of the start data sector is shifted by 1 track skew. Show.
[0031]
In the example of FIG. 12, if the target servo sector without skew is the servo sector “N” and the start data sector is the first data sector of the servo sector “N”, the actual target servo sector considering the skew is 4 data sectors. The servo sector “N + 1” is caused by the skew of the minute, and the start data sector becomes the first data sector of the servo sector “N + 1”.
[0032]
The target servo sector and start data sector conversion processing (that is, skew processing) in consideration of the skew, and the target servo sector and start data sector (the number of data sectors in the target servo sector) after the conversion (skew processing) are indicated. Is set by the CPU 290. In addition, the number of data sectors in one servo sector differs depending on the servo sector due to the effect of data split even in the same zone, and the skew processing becomes complicated. Therefore, the load on the CPU 290 accompanying the skew processing is large.
[0033]
Next, an information setting operation from the CPU 290 to the DSP generation circuit 235 and a DSP generation operation (sectoring process) by the DSP generation circuit 235 will be described with reference to FIG.
[0034]
First, the CPU 290 reads the servo sector number detected by the servo control circuit 280 (internal servo decoder 282) and set in the servo sector data register via the CPU bus 291.
[0035]
Next, the CPU 290 refers to a predetermined table (DSP generation information table) in the ROM 292 (in FIG. 9) based on the read servo sector number, and reads the servo data of the first data sector (servo in the servo sector) of the servo sector of the next servo sector number. The DSP generation information including the DSP position (1st DSP position) corresponding to the position (based on the mark position), the DSP interval corresponding to the data sector interval, and the DSP number corresponding to the number of data sectors in the servo sector is read.
[0036]
Next, the CPU 290 sets the read DSP generation information in the DSP generation circuit 235.
[0037]
First, the DSP generation circuit 235 starts a count operation with a reference clock (servo clock) at the timing of the servo mark detection signal SVGTD from the servo mark detection circuit 281 in the servo control circuit 280, and the CPU 290 enters the DSP generation circuit 235 into the DSP generation circuit 235. When the number corresponding to the 1st DSP position (first data sector position) in the set DSP generation information is counted, the first DSP is output.
[0038]
Each time the DSP generation circuit 235 outputs a DSP, it again starts a count operation using the reference clock. When the number corresponding to the DSP interval in the set DSP generation information is counted, the operation of outputting the next DSP is repeated. .
[0039]
When the DSP generation circuit 235 performs a DSP output that matches the number of DSPs in the set DSP generation information, the DSP generation circuit 235 stops a series of DSP output operations.
[0040]
The CPU 290 reads the DSP generation information (consisting of the 1st DSP position, the DSP interval, and the number of DSPs) and the setting operation to the DSP generation circuit 235 every time a servo sector is detected by the servo decoder 282 in the servo control circuit 280. That is, it is performed in units of servo sectors.
[0041]
[Problems to be solved by the invention]
As described above, in a conventional magnetic disk device, a servo control circuit (hereinafter referred to as a servo block), an HDC (hereinafter referred to as a controller block), and a buffer memory (hereinafter referred to as a memory block) are independent. It is composed of integrated circuit elements, and is connected by a bus and other input / output signal lines. The servo block and the controller block are connected via a CPU bus (CPU bus), and the CPU controls data exchange and the like between both blocks via the CPU bus.
[0042]
For this reason, the conventional magnetic disk device has the following problems.
[0043]
(1) The CPU intervenes in the exchange of data between the servo block and the controller block, which causes a decrease in performance. In particular, in skew processing, the CPU reads the servo sector number detected in the servo block from the servo sector data register, and adds the number of data sectors corresponding to the skew to the position of the data sector in the servo sector as the start position of the read or write operation. Thus, the target servo sector in consideration of the skew and the start data sector position in the servo sector must be calculated and set in the controller block, and the processing time required for this has been one of the causes of performance degradation.
[0044]
(2) The data sector pulse (DSP) generation is controlled by the CPU for each servo sector, the servo sector number (servo sector data) detected in the servo block is read from the servo sector data register, and the data pulse is calculated from the servo sector number. Since information necessary for generation (DSP generation information) is generated and set in the data sector pulse generation circuit in the controller block, if the seek time is short as in sequential access, the CPU processing may not be in time. there were.
[0045]
(3) Since the buffer memory and the HDC are formed on independent chips and are connected by an external memory bus, the bandwidth (access speed) of the buffer memory is limited.
[0046]
(4) Since many signal lines are connected and the number of elements is large, the mounting efficiency is poor.
[0047]
The present invention has been made in consideration of the above circumstances, and its purpose is that the servo block, the controller block, and the memory block are formed on the same chip, and in particular, the sector number of the servo sector extracted in the servo block is directly from the controller block. It is an object of the present invention to provide a control circuit element for a magnetic disk device and a magnetic disk device including the control circuit element, which can increase the processing speed and improve the performance by adopting a referable configuration.
[0048]
Another object of the present invention is that information necessary for generating a data sector pulse representing the timing of each data sector position arranged in a servo sector by a data sector pulse generation circuit can be simplified without intervention of a CPU. It is an object of the present invention to provide a magnetic disk device control circuit element that can be set to 1 and a magnetic disk device including the control circuit element.
[0049]
Still another object of the present invention is to provide a control circuit element for a magnetic disk device and a control circuit element for the same that can perform skew processing between cylinders in sequential access easily and at high speed without requiring a special calculation in the CPU. An object of the present invention is to provide a magnetic disk device provided.
[0050]
[Means for Solving the Problems]
A control circuit element for a magnetic disk device according to a first aspect of the present invention is configured by integrating a servo block, a memory block, and a controller block on the same chip. The servo block is separated from a magnetic disk medium by a head. A servo decoder for extracting a servo sector number and a cylinder number from pulsed data of the read servo data is provided, and the memory block temporarily stores data transferred between the magnetic disk medium and the host device. For storing data sector pulse generation information (DSP generation information) necessary to generate a data sector pulse (DSP) at a timing corresponding to the position of each data sector arranged in each servo sector Sector pulse generation information area (DSP generation information area) is set The controller block has a DSP indicating the timing of each data sector arranged in the servo sector indicated by the servo sector number extracted by the servo decoder, and a DSP corresponding to the servo sector is generated. A DSP generation circuit (data sector pulse generation circuit) that outputs based on the information, and the servo sector number extracted by the servo decoder is input from the servo block and compared with the sector number of the target servo sector. When coincidence is detected in a state where seek is performed and positioned at the target cylinder position of the medium, the number of DSPs output from the DSP generation circuit is counted to detect the start data sector position of read or write in the target servo sector. By the disk A disk control circuit for controlling the start timing of a read operation or a disk write operation, and a buffer control circuit for controlling access to the buffer memory, wherein the servo sector number extracted by the servo decoder is input from the servo block, A buffer containing a DSP generation information loader (data sector pulse generation information loader) that reads DSP generation information corresponding to the servo sector next to the servo sector indicated by the servo sector number from the DSP generation information area of the buffer memory and sets it in the DSP generation circuit It is characterized by having a control circuit.
[0051]
Here, when only the sector servo system (embedded servo system) is applied to the disk format of the magnetic disk medium, and the CDR system is not applied, the DSP generation information is determined only by the sector number of the target servo sector. In this case, if the DSP generation information for the corresponding servo sector is stored at the address in the DSP generation information area of the buffer memory corresponding to each servo sector number, the DSP generation information loader is extracted by the servo decoder in the servo block. The DSP generation information can be read by performing address conversion for generating the storage destination address of the DSP generation information for the servo sector indicated by the sector number from the servo sector number. Further, when the sector servo system and the CDR system are used together, the DSP generation information is determined by the combination of the sector number of the target servo sector and the zone number of the zone to which the servo sector belongs. If the DSP generation information for the corresponding servo sector is stored at the address in the DSP generation information area of the buffer memory corresponding to the combination of the servo sector number) and the zone number, the DSP generation information loader is used as the servo decoder in the servo block. The DSP generation information can be read by performing address conversion for generating the storage destination address of the DSP generation information for the corresponding servo sector from the combination of the servo sector number and the zone number extracted by.
[0052]
In the control circuit element for the magnetic disk device having such a configuration, the servo sector number extracted by the servo decoder in the servo block is stored in the controller block (specifically, the disk control circuit and the buffer control circuit in the controller block). Since the DSP generation information loader can directly input from the servo block without the intervention of the CPU (which controls motor start control, servo seek / positioning control, data flow control, etc.) in the magnetic disk device, It is possible to increase the processing speed and reduce the load on the CPU.
[0053]
In addition, since setting of DSP information for each servo sector in the DSP generation circuit can be performed without the intervention of the CPU by the DSP generation information loader, the processing speed can be increased and the load on the CPU can be reduced.
[0054]
In addition, the buffer memory in the memory block and the buffer control circuit in the controller block for controlling access to the buffer memory are provided on the same chip. What is access control via an external memory bus as in the prior art? Therefore, the buffer memory can be accessed at high speed.
[0055]
When the control circuit element for the magnetic disk device is used, the number of connection signal lines on the printed circuit board in the magnetic disk device can be reduced, and the number of elements to be mounted can be reduced.
[0056]
A control circuit element for a magnetic disk device according to a second aspect of the present invention applies a configuration in which the skew between cylinders is set in units of cylinders instead of in conventional disk sectors, and the magnetic according to the first aspect. Target that considers cylinder skew by adding the sector number of the target servo sector before cylinder skew operation (target servo sector number without skew) and the cylinder skew value set for each servo sector to the disk control circuit in the disk device control circuit element A skew processing circuit for generating a sector number of the servo sector is provided.
[0057]
In such a configuration, in the case of sequential access, (1) the target servo sector number without skew is the sector number of the servo sector next to the servo sector immediately before seeking to the adjacent cylinder, and (2) the skew value to be added is 1. This is the cylinder seek displacement amount and is a fixed value. (3) Since the start data sector position in the target servo sector (considering the queue) is fixed as the first data sector position in the servo sector, The CPU does not need any calculation processing to set these pieces of information, and the CPU does not need to perform the skew addition processing, so the processing can be speeded up in this respect as well.
[0058]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0059]
FIG. 1 is a block diagram showing the overall configuration of a magnetic disk apparatus according to an embodiment of the present invention. The same parts as those in FIG.
[0060]
The magnetic disk device of FIG. 1 is characterized in that the servo control circuit 280 (servo block), buffer memory 240 (memory block), and HDC 230 (controller block) in FIG. 9 are replaced with a servo block, a memory block, and a controller block. The function is provided with a control circuit (control circuit element for magnetic disk device) 10 integrated in one chip.
[0061]
In this embodiment, the same CPU as that of the magnetic disk device of FIG. 9 is used, but since the processing of the CPU is reduced, the reference numeral (30) different from FIG. 9 is attached. The difference in the processing of the CPU is due to the difference in the control program, but the ROM storing the control program is given the same reference numeral (292) as FIG. 9 for convenience of explanation.
[0062]
The control circuit 10 is roughly divided into three blocks: a servo block 11, a memory block 12, and a controller block 13.
[0063]
As shown in FIG. 2, the servo block 11 includes a servo mark detection circuit 111, a servo decoder 112, a servo counter 113, a burst decoder 114, a servo sector data register 115, a cylinder data register 116, and a fault detection circuit 117.
[0064]
The servo mark detection circuit 111 is read from the magnetic disk medium 210 by the output of the pulse circuit 251 in the read / write circuit 250 in FIG. Servo mark detection is performed by detecting the servo mark MK in the servo area 211 (internal sector data area 211b) shown in FIG. 11 from the data pulsed after being amplified to a constant voltage (pulsed read data). It is a decoder that outputs a signal SVGTD.
[0065]
The disk format of the magnetic disk medium 210 is the same as that of the magnetic disk medium 210 in FIG. 9 except that the method is different. Refer to FIGS. 10 and 11 if necessary. That is, the magnetic disk medium 210 employs a sector servo system and a CDR system, and a plurality of servo areas 211 are constant on the recording surface, as shown in FIG. Arranged at intervals. Between the servo areas 211 is a user area 212 in which at least one data sector (here, a plurality of data sectors) is arranged. The recording surface of the magnetic disk medium 210 is divided into a plurality of zones “0” (Z0) to “m” (Zm) in the radial direction, and the number of data sectors per cylinder (track) is different for each zone. ing.
[0066]
The servo decoder 112 uses the servo mark detection signal SVGTD from the servo mark detection circuit 111 as a reference, sector data (servo sector data) following the servo mark MK in the sector data area 211b in the servo area 211, and the next cylinder data. A sample window that is a timing signal for capturing cylinder data in the region is generated. The servo decoder 112 also cuts out data in this sample window from the pulsed read data output from the pulsed circuit 251 in the read / write circuit 250, and generates servo sector data (servo sector number) and cylinder data (cylinder data). Number). The servo decoder 112 includes a shift register (not shown), and the extracted servo sector data and cylinder data are serially input to the shift register in order. The servo sector data input to the shift register is set in the servo sector data register 115 as it is, and the cylinder data is converted into a gray code and set in the cylinder data register 116.
[0067]
The servo counter 113 is a basic counter (main counter) for determining the timing of servo control, is cleared by the servo mark detection signal SVGTD, and is counted by the reference clock (servo clock) SVCLK from the servo PLL circuit 138. I do.
[0068]
The burst decoder 114 decodes the count value of the servo counter 113 to generate a peak hold timing signal (burst timing signal) of each burst signal A to D recorded in the burst area 211d in the servo area 211. To the read / write circuit 250.
[0069]
The fault detection circuit 117 inputs various predetermined fault signals, and when any one of them becomes true, the operation of the write channel of the read / write circuit 250 is stopped, and the magnetic disk medium 210 is abnormally operated. The write operation is performed to prevent the existing data from being destroyed, and a fault is notified to the disk control circuit 133 described later to close the write gate. The fault signal applied here includes an impact detection signal that is output when an abnormal impact is detected on the magnetic disk device, and a power supply voltage that is output when an abnormal power supply voltage is detected. There are an abnormality detection signal, a head unsafe signal output when an abnormality of the head 270 is detected, and the like.
[0070]
Next, the memory block 12 has a buffer memory 120 constituted by, for example, a DRAM. The buffer memory 120 is transferred between the host interface 131 in the controller block 13 and the magnetic disk medium 210 (read / write circuit 250 that performs read / write for the target via the preamplifier circuit 260 and the head 270). The data area 121 that constitutes a buffer memory unit for temporarily storing data (read data or write data), a defect information area 122, and a DSP (data sector pulse) generation information area 123 are divided and managed.
[0071]
The defect information area 122 is used to store defect information indicating the position of a defect data sector to be skipped at the time of reading or writing for each cylinder of the magnetic disk medium 210 for each servo sector. This defect information is stored, for example, in a specific area of the magnetic disk medium 210 and is read into the memory (RAM) of the CPU 30 at the time of start-up. In this embodiment, at this time, the defect information in the buffer memory 120 is read. The area 122 is also stored. By storing the defect information in the defect information area 122 in this way, the corresponding defect information is read from the defect information area 122 into the disk control circuit 133 when seeking or positioning to the target cylinder for reading or writing. Reading and checking whether or not there is a defect data sector in the read or write target range. If there is a defect data sector, the operation of setting the position as a skip target can be performed without intervention of the CPU 30. it can. The details of the skip position setting and the skip operation based on the skip position setting are not related to the present invention, and thus the description thereof is omitted.
[0072]
The DSP generation information area 123 stores information (DSP generation information) related to DSP (data sector pulse) generation timing set for each servo sector 213 on the magnetic disk medium 210 for each servo sector and for each zone. Used to keep. Here, one DSP generation information is one byte indicating the output position (1st DSP position) of the DSP corresponding to the first data sector position arranged in the corresponding servo sector 213 in the corresponding zone by the number of servo clocks SVCLK. Information, 1.5 bytes (12 bits) indicating the DSP interval corresponding to the data sector interval in terms of the number of servo clocks SVCLK, and 4 bits indicating the number of DSPs corresponding to the number of data sectors in the servo sector 213 ( 0.5 byte) information is 3 byte information.
[0073]
For this reason, the DSP generation information area 123 is managed by dividing the area for three addresses into units, and for each area for three addresses (3-byte area) specified by the combination of each zone and each servo sector, respectively. Corresponding DSP generation information is stored. In this DSP generation information area 123, for example, 50 × 10 × 3 = 1500 bytes are required in an apparatus with 50 servo sectors and 10 zones. However, in reality, the DSP generation information often circulates within one zone, so it is highly possible that the capacity is less than half.
[0074]
FIG. 3 shows an example of assignment of each 3-byte area (address of the buffer memory 120 indicating the head position) in the DSP generation information area 123 to the combination of each zone and each servo sector. “H” at the end of the address in the figure indicates hexadecimal representation.
[0075]
Here, the 1st DSP position (indicating 1 byte information indicating) in the 3 byte DSP generation information is indicated in the first byte of each 3 byte area, and the DSP interval (indicating 1.5 byte information indicating the DSP interval). 1 byte consisting of the upper 4 bits of the number of DSPs (indicating 4-bit information) and the DSP interval (inside 1.5-byte information indicating) are stored in the third byte. .
[0076]
Normally, the above DSP generation information is stored in advance as a DSP generation information table 293 in a ROM 292 connected to the CPU bus 291 (see FIG. 1). In the present embodiment, the contents (DSP generation information) of the DSP generation information table 293 are loaded into the DSP generation information area 123 of the buffer memory 120 in the above-described address assignment mode at the time of startup.
[0077]
The controller block 13 includes a host interface 131, a buffer control circuit 132, a disk control circuit 133, a CPU interface 134, a DSP generation circuit (data sector pulse generation circuit) 135, a disk FIFO 136, an ECC circuit 137, and a clock generation circuit 138.
[0078]
The host interface 131 exchanges data and commands with the host device in accordance with the timing and protocol defined by a predetermined interface. The host interface 131 has a FIFO (host FIFO) (not shown) for absorbing a transfer rate difference in data transfer between the buffer memory 120 and the host device. The host interface 131 also includes a command decoder for decoding commands and an interface timing generation circuit (none of which are shown).
[0079]
The buffer control circuit 132 is connected to the buffer memory 120 in the memory block 12 by the memory bus 14 and controls access of the buffer memory 120 according to the buffer clock BFCLK via the memory bus 14. The movement of data processed under the control of the buffer control circuit 132 is actually performed between the disk FIFO 136 and the buffer memory 120 and between the host FIFO and the buffer memory 120 in the host interface 131.
[0080]
The buffer control circuit 132 is provided with a DSP generation information loader 132 a connected to the servo sector data register 115 in the servo block 11. The DSP generation information loader 132a includes a zone (information) provided by the CPU 30 where the head 270 is located and servo sector data held in the servo sector data register 115, that is, a servo sector indicating a servo sector in the zone where the head 270 is located. The address (start address) of the 3-byte area in the DSP generation information area 123 of the buffer memory 120 in which the DSP generation information corresponding to the next servo sector is stored is generated from the number (information) and the memory block 12 Is read, and the corresponding DSP generation information is read and loaded into the DSP generation circuit 135 in the controller block 13.
[0081]
The disk control circuit 133 controls the timing of reading or writing for the magnetic disk medium 210 performed via the read / write circuit 250 and the preamplifier circuit 260.
[0082]
The disk control circuit 133 is connected to the servo sector data register 115 in the servo block 11 so that the contents of the register 115 can be directly referred to. The disk control circuit 133 searches the target servo sector when the seek / positioning under the control of the CPU 30 is completed and reading or writing becomes possible (specifically, when the read execution flag or the write execution flag is set). I do. This is an operation of monitoring the servo sector data register 115 and waiting for the register 115 to hold a servo sector number matching the sector number of the target servo sector.
[0083]
When the controller block 13 detects that the servo sector data register 115 holds a servo sector number that matches the sector number of the target servo sector, the disk control circuit 133 counts the number of DSPs output from the DSP generation circuit 135. When the number of DSPs corresponding to the start data sector position is counted, the read gate or the write gate is opened. In the case of reading, the read channel in the read / write circuit 250 reproduces data.
[0084]
The CPU interface 134 performs data exchange between the CPU 30 and the controller block 13.
[0085]
The DSP generation circuit 135 is read and loaded from the DSP generation information area 123 in the buffer memory 120 by the DSP generation information loader 132 a in the buffer control circuit 132 every time a servo sector is detected by the servo decoder 112 in the servo block 11. Based on the DSP generation information corresponding to the next servo sector, a DSP corresponding to the position of each data sector arranged in the next servo sector is generated and output.
[0086]
At the time of writing, the ECC circuit (error detection / correction circuit) 137 writes write data read from the data area 121 in the buffer memory 120 by the buffer control circuit 132 via the disk FIFO 136 into the shift register ( ECC code (error detection / correction code) is generated before being input to the read / write circuit 250, and the code is stored in one data sector of write data (usually 512 bytes). Append to the back. Further, before this write data, data for synchronization (PLO area), data in the sync byte area (SYNC area), etc. are added by the disk control circuit 133 and sent to the read / write circuit 250 continuously.
[0087]
On the other hand, at the time of reading, the ECC circuit 137 shifts the read data read from the magnetic disk medium 210 and decoded by the read / write circuit 250 to the shift register in the disk control circuit 133 before the buffer control circuit. Under the control of 132, an ECC check is performed during data movement until transfer to the data area 121 in the buffer memory 120 is completed via the disk FIFO 136. The ECC circuit 137 determines whether correction is possible when an error is detected, and performs correction processing on the data in the data area 121 in the buffer memory 120 if possible. The ECC circuit 137 completes this correction process before the data of the next data sector is written into the buffer memory 120.
[0088]
The clock generation circuit 138 generates and outputs a servo clock SVCLK based on a reference clock CLK supplied from the CPU 30, and a buffer PLL circuit 138b generates and outputs a buffer clock BFCLK based on the reference clock CLK. And two phase-locked loop circuits (synthesizers).
[0089]
In the above configuration, the basic processing procedure at the time of reading or writing by the disk control circuit 133 in the controller block 13 of the control circuit 10 is as follows. This process is performed according to the firmware (FW) by the sequencer 512 (see FIG. 5).
[0090]
First, the disk control circuit 133 (the sequencer 512 therein) performs initial settings regarding the data format in advance, such as the operation mode, the number of start bytes of the data field in the data sector, and the definition of the sync byte. Also, at the start of execution of a command from the host device, whether to apply error correction, an attribute of data transfer indicating an error stop mode, etc., an address position of the buffer memory 120 (in the data area 121) for starting data transfer Then, the transfer length control register (not shown) is initialized.
[0091]
After the initial setting at the start of command execution, the target cylinder (number) obtained by the CPU 30 from the logical address (request address) of the disk access requested by the host device is set in the target cylinder register (not shown), Seek control for seeking to the target cylinder is performed by the CPU 30 (using the servo block 11).
[0092]
Next, the disk control circuit 133 initializes the disk FIFO 136 and starts data transfer between the disk FIFO 136 and the buffer memory 120 by the buffer control circuit 132. Here, in the case of writing, the disk control circuit 133 prepares data (write data) in the disk FIFO 136 in advance. The buffer control circuit 132 starts data transfer from the buffer memory 120 to the disk FIFO 136 if there is data that can be transferred (in the data area 121). If there is no data, the buffer control circuit 132 receives data from the host device. wait. Further, when the disk FIFO 136 becomes full (FULL), the buffer control circuit 132 waits for data to be transmitted from the disk FIFO 136.
[0093]
Next, in the disk control circuit 133, the sector number of the target servo sector to be read or written in the target cylinder and the position of the start data sector to be read or written in the target servo sector (target servo sector) And the number of data sectors to be read or written in the target cylinder.
[0094]
Here, the setting of the sector number of the target servo sector and the start data sector position in the disk control circuit 133 will be described.
[0095]
Normally, the CPU 30 converts the request address (logical address) of the host device into a physical address, and obtains the head, cylinder, and data sector addresses. Next, the CPU 30 obtains by calculation which servo sector the data sector (start data sector) to start reading or writing belongs to, and further determines which data sector in the servo sector (start data sector) Position) by calculation. Therefore, it takes time to set the start data sector position. Conventionally, this calculation is performed in the same way for both sequential access (sequential seek) and random access (random seek), and approximately the same calculation time is required. In particular, since skew has been set for each data sector in the past, the skew processing becomes complicated as described in the column of [Prior Art], and sequential access in which seek for one cylinder is performed, that is, sequential time is short. In seeking, there is a possibility that the calculation processing of the CPU 30 may not be in time.
[0096]
Therefore, in this embodiment, unlike the conventional skew value setting for each data sector (see FIG. 12), the skew value setting for each servo sector is performed as shown in FIG. This skew value setting indicates that when reading or writing is performed by seeking to an adjacent cylinder, the start data sector position of the read or write is the first data sector position in the target servo sector. That is, if the position of the servo sector of the next cylinder is obtained, the data sector to be started is the first data sector in the servo sector, and thus it is not necessary to calculate. The skew value between adjacent cylinders is constant regardless of each zone. In the example of FIG. 4, the skew value between cylinders is set to one servo sector for the convenience of drawing, but is actually more than that, for example, five servo sectors.
[0097]
Sequential access occurs when the number of data sectors to be read or written requested by the host device is large and the read or write is performed over a plurality of cylinders (tracks). In this case, the disk access request from the host device is divided into requests for each cylinder by the CPU 30, and for each cylinder, that cylinder is set as a target cylinder, and a seek operation is performed on that cylinder.
[0098]
When seeking to the first target cylinder (random seek), the target cylinder, the target servo sector (not considering skew) in the target cylinder, the start data sector position in the target servo sector, and the skew value are obtained from the host device. Calculated by the CPU 30 based on the request address.
[0099]
On the other hand, in the subsequent seek to the target cylinder (one cylinder seek, that is, sequential seek), the target cylinder is the cylinder next to the cylinder where the head 270 is currently located, (Not considered) The target servo sector is the servo sector next to the servo sector where the head 270 is currently located (the servo sector where the head 270 is located before the start of one cylinder seek), and the start data sector position is the first data in the servo sector. Since it is the position of the sector and the skew value for each servo sector is a fixed value (1 in the example of FIG. 4), calculation by the CPU 30 is unnecessary.
[0100]
Now, applying the skew value setting for each servo unit makes it easy to find the target servo sector that takes into account the skew by simply adding the skew value to the target servo sector number that does not take into account the skew (the target servo sector number without skew). It becomes possible to make it hardware. In this embodiment, the disk control circuit 133 is provided with a skew processing circuit 133a which is this hardware circuit. The skew value is fixed because it is a shift amount for one cylinder in the case of a seek operation in sequential access (sequential seek), but in the case of a seek operation in random access (random seek), the skew value is fixed. Since the skew amount is added by the number of cylinders, calculation is required. However, since the seek time is long in random seek, there is no fear that the calculation will not be in time.
[0101]
FIG. 5 shows the configuration of the main part in the disk control circuit 133 together with the internal configuration of the skew processing circuit 133 a in the disk control circuit 133.
[0102]
The skew processing circuit 133a includes registers 501 and 502 and an adder 503.
[0103]
In the register (first target servo sector number register) 501, the sector number (first target servo sector number) of the target servo sector without skew in the target cylinder obtained by the CPU 30 from the request address of the host device is set by the CPU 30. The When a sequential seek (seek to an adjacent cylinder) is performed, the servo sector next to the servo sector immediately before the seek becomes the target servo sector number without skew, and the calculation by the CPU 30 is not performed.
[0104]
A skew value is set in the register (skew value register) 502 by the CPU 30. In the case of sequential access, this skew value is a constant value (one servo sector, ie, 1 in the example of FIG. 4). At this time, the position of the data sector (start data sector) to be read or written first in the target servo sector in consideration of the skew (information indicating the number of the data sector in the target servo sector) is registered by the CPU 30 (start data selector position). Register) 509. In the case of sequential access, the value set in this register 509 is 1 (fixed value) indicating the first data sector in the target servo sector, and calculation by the CPU 30 is unnecessary.
[0105]
The above setting operation to the registers 501, 502, and 509 is performed by the CPU 30 at the start of seeking to the target cylinder position, for example.
[0106]
An adder 503 adds the set values of the registers 501 and 502. The addition result of the adder 503 is set in the register (second target servo sector number register) 504 as the sector number of the actual servo sector (target servo sector) to be accessed in consideration of the skew. Therefore, in FIG. 3, when the servo sector with the sector number N (servo sector “N”) is the target servo sector without skew, the sector number N + 1 indicating the servo sector “N + 1” is set in the register 504. Become.
[0107]
The output of the register 504 is connected to one input of the comparator 505. The other input of the comparator 505 is connected to the output of the servo sector data register 115 provided in the servo block 11 in FIG. The comparator 505 is in a comparable state when the seek / positioning under the control of the CPU 30 is completed and reading or writing is possible (specifically, when the read execution flag or write execution flag is set), the comparator 505 Value, that is, the sector number of the target servo sector (considering the skew) and the value of the register 115 that changes according to the seek operation, that is, the sector number of the servo sector 213 where the head 270 is located, detected by the servo decoder 112 And compare. The comparator 505 outputs a servo sector coincidence detection signal 506 when the value of the register 115 coincides with the value of the register 504.
[0108]
When the servo sector coincidence detection signal 506 is output from the comparator 505, the flip-flop (F / F) 507 is set to indicate that the target servo sector has been detected.
[0109]
Then, the DSP counter 508 is activated and starts counting the number of DSPs output from the DSP generation circuit 135. The DSP generation circuit 135 uses the position of the servo mark MK in the servo sector 213 where the head 270 is located (the timing of the servo mark detection signal SVGTD) as a reference to the position of each data sector arranged in the servo sector 213. A DSP (data sector pulse) is output at a corresponding timing, and the details of the configuration and operation will be described later.
[0110]
The comparator 510 compares the set value of the register 509 (a value indicating what number data sector in the target servo sector is the start data sector) with the count value of the DSP counter 508, and the DSP counter 508 When the number of DSPs matching the set value 509 is counted, a data sector coincidence detection signal 511 indicating that the start data sector has been detected is output to the sequencer 512. Then, the sequencer 512 opens the read gate (RG) in the case of reading, and opens the write gate (WG) in the case of writing. As a result, the disk read or disk write operation is started.
[0111]
At this time, the operation of counting the number of DSPs from the DSP generation circuit 135 is started by a counter (not shown) similar to the DSP counter 508. When the DSPs for the number of target data sectors to be read or written specified by the CPU 30 are counted, that is, when the read or write operation for the number of target data sectors for read or write is performed, the sequencer 512 reads the read gate ( RG) or write gate (WG) is closed, and the read or write operation is stopped.
[0112]
Here, data transfer in reading or writing of disk data is performed in cooperation with the buffer control circuit 132 under the control of the sequencer 512. Since the specific operation at that time is not directly related to the present invention, the description thereof is omitted.
[0113]
FIG. 6 shows a connection relationship relating to DSP generation between the DSP generation circuit 135 and its peripheral circuits. In FIG. 6, after the CPU 30 seeks / positions to the target cylinder position, the control circuit 10 (inside the controller block 13) simply designates the start of sectoring together with the zone number, and the control circuit 10 automatically The manner in which a DSP is generated is shown.
[0114]
When the CPU 30 seeks / positions to the target cylinder position, it designates the start of sectoring to the controller block 13 in the control circuit 10 together with the zone number. Then, the DSP generation information loader 132a in the buffer control circuit 132 is activated.
[0115]
The DSP generation information loader 132a is stored in the register 115 each time the servo decoder 112 in the servo block 11 detects the servo sector where the head 270 is located and the sector number is stored in the servo sector data register 115. The DSP generation information corresponding to the next servo sector is read from the 3-byte area in the DSP generation information area 123 of the buffer memory 120 determined by the sector number (servo sector number) and the zone number specified by the CPU 30 and loaded into the DSP generation circuit 135. To do.
[0116]
Then, the DSP generation circuit 135 has the data sectors arranged in the servo sector next to the servo sector indicated by the sector number held in the servo sector data register 115 at the timing indicated by the DSP generation information loaded by the DSP generation information loader 132a. A DSP corresponding to the position of is generated and output.
[0117]
Details of the configuration of each part relating to DSP generation in the control circuit 10 are shown in FIG.
[0118]
In FIG. 7, each time a servo sector number (servo sector data) is detected from the pulsed read data (from the read / write circuit 250) by the servo decoder 112 in accordance with the servo mark detection signal SVGTD, the servo sector number is Set in the sector data register 115. The servo sector number set in the servo sector data register 115 is guided to the DSP generation information loader 132a in the buffer control circuit 132 together with the zone number designated by the CPU 30.
[0119]
The DSP generation information loader 132a includes an address conversion circuit 132b and a load circuit 132c.
[0120]
The address conversion circuit 132b calculates 3 bytes in the DSP generation information area 123 in the buffer memory 120 in which the DSP generation information corresponding to the next servo sector is stored from the zone number and the servo sector number set in the servo sector data register 115. Generate the address of the region.
[0121]
The DSP generation information loader 132a performs read access to the buffer memory 120 using this address, and sequentially reads data (DSP information) in an area (3-byte area) for three addresses starting from the address. Here, 1 byte information indicating the 1st DSP position is stored in the first byte of the area corresponding to the 3rd address, and the lower 1 byte (8 bits) of 1.5 bytes (12 bits) indicating the DSP interval is stored in the second byte. In the third byte, 4-byte information indicating the number of DSPs and 1-byte information including upper 4 bits (0.5 bytes) of 1.5-byte information indicating the DSP interval are stored.
[0122]
The load circuit 132c first reads 1-byte information (1-byte information indicating the 1st DSP position) read from the area for the above-mentioned three addresses into the register (1st DSP position register) 701 in the DSP generation circuit 135. 1 byte information (the lower 1 byte of 1.5 byte information indicating the 1st DSP position) and the lower 4 bits in the last read 1 byte information (the upper 4 bits of 1.5 byte information indicating the DSP interval) Are sequentially transferred to the register (DSP interval register) 702, and the upper 4 bits (4 bit information indicating the DSP number) in the last read 1 byte information to the register (DSP number register) 703. Load it.
[0123]
First, the DSP generation counter 705 and the generation DSP count counter 706 provided in the DSP generation circuit 135 are cleared at the timing of the servo mark detection signal SVGTD from the servo mark detection circuit 281 in the servo block 11. The At this time, the load circuit 704 in the DSP generation circuit 135 sets the contents of the register 701 (1st DSP position) to the counter 705 and the contents of the register 703 (the number of DSPs) to the counter 706 at the timing of the servo mark detection signal SVGTD. , Load (preset) each. The timing of this servo mark detection signal SVGTD is the servo sector next to the servo sector indicated by the servo sector number currently set in the servo sector data register 115 (the servo mark MK recorded in the sector data area 211b of the servo area 211). Corresponds to the position of.
[0124]
The counter 705 performs a count operation (here, a down count operation) in accordance with the servo clock SVCLK (from the servo PLL circuit 138a in the clock generation circuit 138), and borrows when the value (1st DSP position) indicated by the register 701 is counted. Output a signal. This borrow signal is used as a DSP. In this case, the output timing of the DSP coincides with the position of the first data sector in the servo sector next to the servo sector indicated by the servo sector number currently set in the servo sector data register 115. The DSP (borrow signal) from the counter 705 is used as a clock for the counter 706 and a DSP interval load request signal for the load circuit 704.
[0125]
Therefore, each time the DSP is output from the counter 705, the load circuit 704 loads the contents of the register 702 (DSP interval) into the counter 705. As a result, the counter 705 resumes the down-count operation, and this time, when the value (DSP interval) indicated by the register 702 is counted, the DSP is output.
[0126]
In this way, the counter 705 repeats the operation of outputting the DSP every time the DSP interval is counted after the first DSP is output after being cleared according to the servo mark detection signal SVGTD. The timing at which this DSP is repeatedly output coincides with the positions of the second and subsequent data sectors in the servo sector next to the servo sector indicated by the servo sector number currently set in the servo sector data register 115.
[0127]
On the other hand, the counter 706 counts the number of DSPs output from the counter 705. The counter 706 outputs a borrow signal when the value (the number of DSPs) indicated by the register 703 is counted. The counter 705 is cleared by this signal, whereby the DSP generation operation in the DSP generation circuit 135 is stopped. The DSP generation operation is resumed when the servo mark MK is detected by the servo mark detection circuit 112 from the next servo sector (servo area 211 thereof).
[0128]
As described above, in the present embodiment, each time the servo mark detection signal SVGTD is output from the servo mark detection circuit 111 in the servo block 11, that is, every time a servo sector is detected, each data arranged in the servo sector. The operation in which the DSP is output from the DSP generation circuit 135 at the timing corresponding to the position of the sector is automatically performed without requiring the CPU 30 to read the DSP generation information for each servo sector and set the DSP generation information. Is called.
[0129]
The overall operation of the magnetic disk apparatus having the configuration shown in FIG. 1 described above will be described.
[0130]
First, it is assumed that data (servo data) in the servo area 211 on the magnetic disk medium 210 is read by the head 270. Servo data (read data) read by the head 270 is amplified by the preamplifier circuit 260, further amplified to a constant voltage by the AGC amplifier by the read / write circuit 250, and then pulsed by the pulse circuit 251. It is sent to the servo block 11 in the control circuit 10.
[0131]
The servo mark detection circuit 111 in the servo block 11 receives the servo mark MK recorded in the sector data area 211b in the servo area 211 from the output (pulsed read data) of the pulse circuit 251 in the read / write circuit 250. And a corresponding detection signal (servo mark detection signal) SVGTD is output.
[0132]
The servo decoder 112 in the servo block 11 is a sample which is a timing signal for capturing sector data (servo sector data) and cylinder data following the servo mark MK with reference to the servo mark detection signal SVGTD from the servo mark detection circuit 111. A window is generated, and data in this sample window is cut out from the pulsed read data, and servo sector data (servo sector number) and cylinder data (cylinder number) are extracted. The servo sector data extracted here is set in the servo sector data register 115 as it is, and the cylinder data is converted into a Gray code and set in the cylinder data register 116. The contents (servo sector data and cylinder data) of both registers 115 and 116 in the servo block 11 are read by the CPU 30 via the CPU bus 291.
[0133]
On the other hand, the servo counter 113 in the servo block 11 is cleared by the servo mark detection signal SVGTD and counts with the reference clock (servo clock) SVCLK from the servo PLL circuit 138a. The burst decoder 114 decodes the count value of the servo counter 113 to generate a peak hold timing signal (burst timing signal) of each burst signal A to D recorded in the burst area 211d in the servo area 211. To the read / write circuit 250.
[0134]
The read / write circuit 250 peaks the amplitude of the burst signals A to D contained in the read data amplified to a constant voltage by the AGC amplifier in the read / write circuit 250 with the burst timing signal from the burst decoder 114. By holding, the burst signals A, B, C, and D are extracted. The burst signals A, B, C, and D are converted into digital quantities by, for example, an A / D converter 31 of the CPU 30 (which may be provided independently from the CPU 30), and the burst signals BSTA, BSTB, BSTC, BSTD It is captured by the CPU 30.
[0135]
The CPU 30 calculates the moving distance from the cylinder indicated by the cylinder data read from the cylinder data register 116 in the servo block 11, that is, the cylinder where the head 270 is currently located to the target cylinder, and the moving speed of the head 270. Based on the difference between the moving speed and the target speed obtained from the moving distance, the voice coil (provides the driving force necessary to move the head 270 to the target cylinder in the radial direction of the magnetic disk medium 210). The current (VCM current) that flows to the motor (VCM) is determined. Then, the CPU 30 supplies a voltage proportional to the VCM current to a VCM driver (not shown) via the serial port (driving the voice coil motor).
[0136]
In this way, the CPU 30 positions the head 270 on the target cylinder by executing feedback control for driving and controlling the voice coil motor so that the difference between the target speed and the moving speed becomes zero.
[0137]
When the above operation (seek operation) is completed, the CPU 30 enters a positioning operation. That is, the CPU 30 takes in the burst data BSTΑ, BSTΒ, BSTC, BSTD, and from the center of the target cylinder (track) of the head 270 based on the set of burst data BSTΑ, BSTΒ, or the set of burst data BSTC, BSTD. Position error (when the head 270 is a composite head composed of independent read-only heads and write-only heads, and in the positioning operation for writing, the distance between the read-only head and the write-only head is considered. (Which becomes a position error) is calculated, and feedback control is performed to drive and control the voice coil motor so that the position error becomes zero.
[0138]
When the head 270 is seeked and positioned in the target cylinder in this way, the read or write operation by the controller block 13 in the servo block 11, that is, the head data sector (start data) to be read or written on the target cylinder. A read or write operation for a specified number of data sectors starting from (sector) can be performed. Here, a specific example of the operation of detecting the start data sector position will be described with reference to the timing chart of FIG. 8 taking the random access in the case of writing as an example.
[0139]
Now, the servo sector number N (indicating the servo sector “N”) is set in the register (target servo sector register) 504 in the disk control circuit 133, and the start data sector position is stored in the register (start data sector position register) 509. Assume that 2 is set to indicate the second data sector in the target servo sector. Here, since the target servo sector is the servo sector “N”, the second data sector in the servo sector “N”, that is, the start data sector is the data sector “L” as apparent from FIG. Here, the value (start data sector position) 2 of the register 509 is obtained and set by calculation of the CPU 30, and the value L of the register 504 is set by skew processing of the skew processing circuit 133a. is there. As described above, in the case of sequential access, the set value of the register 509 is 1 (fixed value), and the first data sector position in the target servo sector indicated by the register 504 is indicated.
[0140]
The comparator 505 in the disk control circuit 133 is the value of the servo sector data register 115 (detected by the servo decoder 112) updated by the servo decoder 112 at the timing of the servo mark detection signal SVGTD in servo sector (internal servo area) units. The servo sector number of the servo sector 213), that is, the servo sector number of the servo sector 213 where the head 270 is currently located is compared with the servo sector number N of the target servo sector set in the register 504.
[0141]
When the servo sector “N” is detected by the servo decoder 112 and the servo sector number N is set in the servo sector data register 115 as a result, the comparator 505 outputs a servo sector coincidence detection signal 506. This signal 506 indicates that the head 270 is located in the target servo sector “N” where the start data sector “L” exists.
[0142]
When the servo sector coincidence detection signal 506 is output from the comparator 505, the flip-flop 507 is set and the DSP counter 508 becomes countable. As a result, the DSP counter 508 starts an operation of counting the number of DSPs output from the DSP generation circuit 135 for each servo sector 213 at the timing of each data sector position in the servo sector 213.
[0143]
The comparator 510 compares the count value of the DSP counter 508 with the value (start data sector position) 2 of the register 509. The comparator 510 outputs a DSP corresponding to the second data sector position (= start data sector position) in the target servo sector “N” from the DSP generation circuit 135, and as a result, the count value of the DSP counter 508 is 2. Then, the data sector coincidence detection signal 511 is output.
[0144]
Then, the sequencer 512 opens the write gate WG (read gate RG in the case of reading). In this state, the sequencer 512 reads data from the data area 121 in the buffer memory 120 via the buffer control circuit 132, adds an error detection correction code generated by the ECC circuit 137, and transfers it to the read / write circuit 250. .
[0145]
【The invention's effect】
As described above in detail, according to the present invention, the servo block, the controller block, and the memory block are integrated on the same chip, and the sector number of the servo sector extracted in the servo block can be directly referred to from the controller block. As a result, the processing speed can be increased and the performance can be improved.
[0146]
According to the present invention, the DSP generation information corresponding to the servo sector indicated by the servo sector number extracted in the servo block from the specific area (DSP generation information area) secured in the buffer memory in the memory block is not involved in the CPU. Can be automatically set in the DSP generation circuit.
[0147]
In addition, according to the present invention, the skew value can be set in hardware by setting the skew value in units of servo sectors, and the skew processing between cylinders in sequential access can be easily performed without requiring any special calculation in the CPU. And it can be done at high speed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing the overall configuration of a magnetic disk device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a control circuit 10 in FIG.
FIG. 3 is a diagram showing an example of assignment of DSP generation information storage destination addresses for each combination of zones and servo sectors in the DSP generation information area 123 of the buffer memory 120 in FIG. 1;
FIG. 4 is a view for explaining skew value setting for each servo sector in the embodiment;
5 is a diagram showing a configuration of a main part in the disk control circuit 133 in FIG. 2 together with an internal configuration of a skew processing circuit 133a in the disk control circuit 133. FIG.
6 is a diagram showing a connection relationship regarding DSP generation between the DSP generation circuit 135 and its peripheral circuits in FIG. 2; FIG.
FIG. 7 is a diagram showing a detailed configuration of each unit related to DSP generation.
FIG. 8 is a timing chart for explaining a specific example of a start data sector position detection operation in the embodiment;
FIG. 9 is a block diagram showing a configuration of a conventional magnetic disk device.
FIG. 10 is a conceptual diagram of a typical format of a magnetic disk medium.
FIG. 11 is a conceptual diagram of a representative format of a servo area and a data sector.
FIG. 12 is a diagram for explaining a method for determining a target servo sector and a start data sector in consideration of skew in a conventional data sector arrangement in a track.
FIG. 13 is a diagram for explaining an information setting operation from a CPU to a DSP generation circuit and a DSP generation operation by the DSP generation circuit in a conventional magnetic disk device.
[Explanation of symbols]
10. Control circuit (control circuit element for magnetic disk device)
11. Servo block
12 ... Memory block
13 ... Controller block
14 ... Memory bus
30 ... CPU
111 ... Servo mark detection circuit
112 ... Servo decoder
115: Servo sector data register
120: Buffer memory
121 ... Data area
122 ... Defect information area
123 ... DSP generation information area
132: Buffer control circuit
132a ... DSP generation information loader
132b ... Address conversion circuit
132c ... Load circuit
133: Disk control circuit
133a ... Skew processing circuit
135... DSP (data sector pulse) generation circuit
210: Magnetic disk medium
501: First target servo sector number register
502 ... Skew value register
503 ... Adder
504 ... Second target servo sector number register
505, 510 ... Comparator

Claims

A one-chip control circuit element for a magnetic disk device applied to a magnetic disk device, wherein the magnetic disk device has a servo sector number for identifying a servo sector, on a recording surface, radially across each track from the center. A magnetic disk medium in which a plurality of servo areas in which servo data including a cylinder number for cylinder identification and burst data for head position detection in the cylinder are recorded are arranged at regular intervals, and the magnetic disk medium by a head A CPU for performing control for seeking and positioning the head at a target cylinder position of the magnetic disk medium based on the cylinder number and burst data in the servo data read from
The control circuit element for the magnetic disk device is configured to start a read or write operation by detecting a start data sector position in a target servo sector after the seek / positioning .
The control circuit element for the magnetic disk device comprises:
A servo block including a servo decoder that extracts the servo sector number and the cylinder number from the pulsed data of the servo data read by the head, and a servo sector data register that holds the servo sector number extracted by the servo decoder; ,
To generate a data area for temporarily storing data transferred between the magnetic disk medium and the host device, and a data sector pulse having a timing corresponding to the position of each data sector arranged in each servo sector. A memory block including a buffer memory in which at least a data sector pulse generation information area for storing necessary data sector pulse generation information is set;
A data sector pulse generation information corresponding to the servo sector is displayed as a data sector pulse indicating the timing of each data sector position arranged in the servo sector indicated by the servo sector number held in the servo sector data register in the servo block. The data sector pulse generation circuit to be originally output is connected to the output of the servo sector data register, and the servo sector number held in the register is input from the register and compared with the sector number of the target servo sector, When a match is detected while the head is seeking and positioned at the target cylinder position of the magnetic disk medium, the number of the data sector pulses output from the data sector pulse generation circuit is counted to Lead or Is connected to the disk control circuit for controlling the start timing of the disk read operation or the disk write operation and the output of the servo sector data register, and the servo sector held in the register is detected. The data sector pulse generation information corresponding to the servo sector next to the servo sector indicated by the servo sector number is read from the data sector pulse generation information area of the buffer memory and input to the data sector pulse generation circuit. A controller block including a data sector pulse generation information loader to be set and including a buffer control circuit for controlling access to the buffer memory and a CPU interface serving as an interface with the CPU; Magnetic disk device control circuit element according to symptoms.

The disk control circuit is connected to the output of the servo sector data register and compares the servo sector number held in the register with the sector number of the target servo sector; and the head is the magnetic disk medium. A data sector that counts the number of data sector pulses output from the data sector pulse generation circuit when a match is detected by the first comparison circuit while seeking and positioning at the target cylinder position A second counter circuit that compares a pulse counter, a count value of the data selector pulse counter, and a timing value corresponding to a read or write start data sector position in the target servo sector; Disk read operation or disk write depending on match detection Magnetic disk device control circuit device according to claim 1, wherein a sequencer for controlling the start timing of work characterized by containing Mukoto.

The disk control circuit adds a cylinder skew value set for each servo sector to a sector number of the target servo sector before the cylinder skew operation , and is a sector number of the target servo sector, which is the sector number of the target servo sector. 2. The magnetic circuit according to claim 1 , wherein a skew processing circuit for generating a servo is built in, and the servo sector number input from the servo sector data register is compared with a sector number of the target servo sector generated by the skew processing circuit. Control circuit element for disk device.

The disk control circuit is connected to a target servo sector number register that holds a sector number of the target servo sector generated by the skew processing circuit, and each output of the servo sector data register and the target servo sector number register, and the servo sector data A first comparison circuit that compares the servo sector number held in the register with the sector number of the target servo sector held in the target servo sector number register; and the head seeks to a target cylinder position of the magnetic disk medium. A data sector pulse counter that counts the number of data sector pulses output from the data sector pulse generation circuit when the first comparison circuit detects a match in the positioned state; and the data selector Pulse count And a second comparison circuit that compares a count value of the target servo sector with a timing value corresponding to a read or write start data sector position, and a disk read operation or magnetic disk device control circuit device according to claim 3, wherein a sequencer for controlling the start timing of the disk write operation, characterized in containing Mukoto.

Servo data including a servo sector number for servo sector identification, a cylinder number for cylinder identification, and burst data for head position detection in the cylinder is recorded on the recording surface in a radial pattern across each track. A magnetic disk medium in which a plurality of servo areas are arranged at regular intervals;
A CPU that performs control for seeking and positioning the head at a target cylinder position of the magnetic disk medium based on a cylinder number and burst data in the servo data read from the magnetic disk medium by the head;
Magnetic disk apparatus characterized by comprising said magnetic disk device control circuit device according to any one of claims 1 to 4 are connected via the CPU interface and the CPU.